KR102672607B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102672607B1
KR102672607B1 KR1020160159663A KR20160159663A KR102672607B1 KR 102672607 B1 KR102672607 B1 KR 102672607B1 KR 1020160159663 A KR1020160159663 A KR 1020160159663A KR 20160159663 A KR20160159663 A KR 20160159663A KR 102672607 B1 KR102672607 B1 KR 102672607B1
Authority
KR
South Korea
Prior art keywords
pixel
pixels
circuit
column
pixel circuit
Prior art date
Application number
KR1020160159663A
Other languages
English (en)
Other versions
KR20180060309A (ko
Inventor
길민선
강세현
이태연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160159663A priority Critical patent/KR102672607B1/ko
Priority to US15/632,751 priority patent/US10355051B2/en
Priority to CN201710781134.5A priority patent/CN108122936B/zh
Publication of KR20180060309A publication Critical patent/KR20180060309A/ko
Priority to US16/437,619 priority patent/US20190296087A1/en
Application granted granted Critical
Publication of KR102672607B1 publication Critical patent/KR102672607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서는, 일 방향을 따라 연장되는 복수의 로우 라인들, 복수의 제1 칼럼 라인들 및 복수의 제2 칼럼 라인들을 포함하며, 상기 로우 라인들과 교차하는 복수의 칼럼 라인들, 및 상기 로우 라인들 및 상기 칼럼 라인들을 따라 배치되며, 제1 광전 소자, 제2 광전 소자, 제1 광전 소자에 연결되는 제1 픽셀 회로 및 제2 광전 소자에 연결되는 제2 픽셀 회로를 각각 포함하는 복수의 픽셀들을 포함하고, 상기 제1 칼럼 라인들 각각은 둘 이상의 상기 제1 픽셀 회로들에 의해 공유되며, 상기 제2 칼럼 라인들 각각은 둘 이상의 상기 제2 픽셀 회로들에 의해 공유된다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하기 위한 회로 등을 포함할 수 있다. 이미지 센서는 사진이나 동영상을 촬영하기 위한 카메라 이외에, 스마트폰, 태블릿 PC, 랩톱 컴퓨터, 텔레비전 등에 폭넓게 적용될 수 있다. 특히 최근에는 서로 다른 색상의 빛으로부터 전하를 생성하는 복수의 광전 소자들이 각각의 픽셀에 포함되는 이미지 센서에 대한 연구가 활발히 진행되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 픽셀 신호 리드아웃 시 발생하는 잡음을 줄이고, 데이터 재배열(Re-ordering) 방법을 단순화할 수 있는 이미지 센서를 제공하는 데에 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 일 방향을 따라 연장되는 복수의 로우 라인들, 복수의 제1 칼럼 라인들 및 복수의 제2 칼럼 라인들을 포함하며, 상기 로우 라인들과 교차하는 복수의 칼럼 라인들, 및 상기 로우 라인들 및 상기 칼럼 라인들을 따라 배치되며, 제1 광전 소자, 제2 광전 소자, 제1 광전 소자에 연결되는 제1 픽셀 회로 및 제2 광전 소자에 연결되는 제2 픽셀 회로를 각각 포함하는 복수의 픽셀들을 포함하고, 상기 제1 칼럼 라인들 각각은 둘 이상의 상기 제1 픽셀 회로들에 의해 공유되며, 상기 제2 칼럼 라인들 각각은 둘 이상의 상기 제2 픽셀 회로들에 의해 공유된다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 로우 라인들 및 복수의 칼럼 라인들을 따라 배열되는 복수의 픽셀들을 포함하는 이미지 센서에 있어서, 상기 픽셀들 각각은, 제1 파장 대역의 빛으로부터 제1 전하들을 생성하는 유기 포토 다이오드, 상기 제1 파장 대역과 다른 제2 파장 대역의 빛으로부터 제2 전하들을 생성하며, 상기 유기 포토 다이오드와 적층되는 반도체 포토 다이오드, 상기 칼럼 라인들에 포함되는 제1 칼럼 라인들과 연결되며, 상기 제1 전하들로부터 제1 픽셀 신호를 생성하는 제1 픽셀 회로, 및 상기 칼럼 라인들에 포함되는 제2 칼럼 라인들과 연결되며, 상기 제2 전하들로부터 제2 픽셀 신호를 생성하는 제2 픽셀 회로를 포함하며, 상기 제1 칼럼 라인들 각각은, 상기 픽셀들 중 서로 인접한 둘 이상의 픽셀들 각각에 포함되는 상기 제1 픽셀 회로들에 의해 공유된다.
본 발명의 다양한 실시예에 따르면, 서로 인접한 픽셀들 각각에 포함되는 제1 광전 소자들에 연결되는 제1 픽셀 회로들이 하나의 칼럼 라인을 공유하고, 제2 광전 소자들에 연결되는 제2 픽셀 회로들도 하나의 칼럼 라인을 공유할 수 있다. 제1 및 제2 픽셀 회로들로부터 같은 방식으로 픽셀 신호를 검출할 수 있어, 데이터 재배열(re-ordering) 프로세스를 단순화하고, 제1 및 제2 광전소자들 간의 커플링 차이로 인해 발생하는 노이즈를 최소화할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 이미지 처리 장치를 나타낸 블록도이다.
도 2 및 도 3은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀을 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다.
도 6은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 설명하기 위해 제공되는 도면이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 이미지 센서의 픽셀 신호 검출 방법을 설명하기 위해 제공되는 도면이다.
도 8 및 도 9는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 설명하기 위해 제공되는 도면이다.
도 11a 및 도 11b는 본 발명의 실시예에 따른 이미지 센서의 픽셀 신호 검출 방법을 설명하기 위해 제공되는 도면이다.
도 12 및 도 13은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 나타내는 도면이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서가 적용될 수 있는 전자 기기를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 이미지 처리 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이미지 처리 장치(1)는 이미지 센서(10)와 이미지 프로세서(20)를 포함할 수 있다. 이미지 센서(10)는, 픽셀 어레이(11), 로우 드라이버(12), 리드아웃 회로(15), 및 타이밍 컨트롤러(16) 등을 포함할 수 있다.
이미지 센서(10)는 이미지 프로세서(20)의 제어 명령에 따라 동작할 수 있으며, 객체(object, 30)로부터 전달되는 빛을 전기 신호로 변환하여 이미지 프로세서(20)로 출력할 수 있다. 이미지 센서(10)에 포함되는 픽셀 어레이(11)는 복수의 로우(row) 라인들 및 복수의 칼럼(column) 라인들을 따라 배열되는 복수의 픽셀(PX)을 포함할 수 있다. 복수의 픽셀(PX) 각각은 빛을 받아들여 전하를 생성하는 광전 소자, 예를 들어 포토 다이오드(Photo Diode, PD)를 포함할 수 있다. 일 실시예에서, 복수의 픽셀(PX) 각각은 둘 이상의 광전 소자를 포함할 수 있으며, 하나의 픽셀(PX)에 포함되는 둘 이상의 광전 소자는 서로 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 하나의 픽셀(PX)에 포함되는 둘 이상의 광전 소자는 서로 적층 배치될 수 있으며, 적어도 하나의 광전 소자는 유기(organic) 물질을 포함하는 유기 포토 다이오드일 수 있다.
한편 복수의 픽셀(PX) 각각은 광전 소자가 생성하는 전하로부터 픽셀 신호를 생성하기 위한 픽셀 회로를 포함할 수 있다. 일 실시예로, 픽셀 회로는 복수의 트랜지스터를 포함할 수 있으며, 일 실시예에서 구동 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터 등을 포함할 수 있다. 하나의 픽셀(PX)이 둘 이상의 광전소자를 갖는 경우, 각 픽셀(PX)은 둘 이상의 광전소자 각각에서 생성된 전하를 처리하기 위해 둘 이상의 픽셀 회로들을 포함할 수 있다. 일 실시예로, 하나의 픽셀(PX)에 제1 및 제2 광전 소자가 포함되는 경우, 픽셀 회로는 제1 및 제2 광전 소자 각각에 연결되어 제1 및 제2 픽셀 신호를 각각 생성하는 제1 및 제2 픽셀 회로를 포함할 수 있다. 이때, 제1 및 제2 픽셀 회로는 서로 다른 구조의 회로로 구현될 수 있다.
로우 드라이버(12)는 픽셀 어레이(11)를 로우 라인 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(12)는 픽셀 회로들에 포함되는 트랜지스터들을 제어하기 위한 신호를 생성할 수 있다.
리드아웃 회로(15)는 제1 리드아웃 회로(14) 및 제2 리드아웃 회로(13)를 포함할 수 있다. 제1 리드아웃 회로(14) 및 제2 리드아웃 회로(13) 각각은 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상관 이중 샘플러는, 로우 드라이버(12)가 구동하는 행에 연결되는 픽셀(PX)들로부터 픽셀 신호를 수신하여 상관 이중 샘플링을 수행할 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러의 출력을 디지털 신호로 변환할 수 있다.
제1 리드아웃 회로(14)는 복수의 제1 칼럼 라인들을 통해 복수의 픽셀(PX)에 연결될 수 있으며, 제2 리드아웃 회로(13)는 복수의 제2 칼럼 라인들을 통해 복수의 픽셀(PX)에 연결될 수 있다. 일 실시예에서, 하나의 픽셀(PX)에 포함되는 제1 픽셀 회로는 제1 칼럼 라인을 통해 제1 리드아웃 회로(14)와 연결되고, 제2 픽셀 회로는 제2 칼럼 라인을 통해 제2 리드아웃 회로(13)와 연결될 수 있다.
리드아웃 회로(15)는 아날로그-디지털 컨버터가 생성한 디지털 신호를 임시로 저장할 수 있는 래치 또는 버퍼 회로와, 증폭 회로 등을 포함할 수 있으며, 아날로그-디지털 컨버터가 생성한 디지털 신호를 임시 저장하거나 증폭하여 이미지 데이터를 생성할 수 있다. 로우 드라이버(12), 리드아웃 회로(15) 등의 동작 타이밍은 타이밍 컨트롤러(16)에 의해 결정될 수 있다. 타이밍 컨트롤러(16)는 이미지 프로세서(20)가 전송하는 제어 명령에 의해 동작할 수 있다. 이미지 프로세서(20)는 타이밍 컨트롤러(16)를 통해 로우 드라이버(12)와 리드아웃 회로(15)를 제어함과 동시에, 리드아웃 회로(15)가 전달하는 이미지 데이터를 디스플레이 장치 등에 출력하거나 메모리 등의 저장 장치에 저장할 수 있다.
도 2 및 도 3은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀을 나타낸 도이다.
우선 도 2를 참조하면, 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀들(100A, 100B) 각각은, 제1 광전 소자(110), 제2 광전 소자(120), 픽셀 회로(130) 등을 포함할 수 있다. 제1 광전 소자(110) 및 제2 광전 소자(120)는 마이크로 렌즈(170)와 보호층(180)의 하부에 마련되며, 픽셀 회로(130)는 제1 광전 소자(110) 및 제2 광전 소자(120)의 하부에 마련될 수 있다. 본 발명의 실시예에 따른 이미지 센서는 이면조사형 이미지 센서일 수 있다.
픽셀들(100A, 100B)은 이미지 센서(10)의 픽셀 어레이(11) 내에서 M x N 행렬(M, N은 2 이상의 자연수) 형태로 배열될 수 있으며, 서로 인접한 픽셀들(100A, 100B) 사이에는 크로스토크(crosstalk) 방지를 위한 분리 영역(101)이 마련될 수 있다. 한편, 서로 인접한 제1 픽셀(100A)과 제2 픽셀(100B)에 각각 포함되는 제1 칼라 필터(160A)와 제2 칼라 필터(160B)는 서로 다른 색상의 빛을 통과시킬 수 있다. 일 실시예로, 제1 칼라 필터(160A)는 적색 색상의 빛을, 제2 칼라 필터(160B)는 청색 색상의 빛을 통과시켜 제2 광전 소자(120)에 전달할 수 있다.
픽셀들(100A, 100B) 각각은 적층 방향을 따라 배치되는 제1 및 제2 광전 소자들(110, 120)을 포함할 수 있다. 제1 및 제2 광전 소자들(110, 120)은 서로 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 일 실시예에서, 제1 광전 소자(110)는 유기 광전 소자, 즉, 유기 포토 다이오드일 수 있으며, 제2 광전 소자(120)는 반도체 광전 소자, 즉, 반도체 포토 다이오드일 수 있다. 제2 광전 소자(120)는 반도체 기판(105) 내에 형성될 수 있으며, 제1 및 제2 컬러 필터들(160A, 160B) 각각을 통과하는 빛을 받아들여 전하 캐리어를 생성할 수 있다. 제1 및 제2 컬러 필터들(160A, 160B) 각각이 통과시키는 빛의 색상은, 제1 광전 소자(110)가 받아들이는 빛의 색상과 서로 다를 수 있다.
제1 광전 소자(110)는 서로 마주보는 상부 및 하부 전극층(111, 112)과, 그 사이에 배치되는 컬러 선택층(113)을 포함할 수 있다. 컬러 선택층(113)은 광전 효과에 의해 빛으로부터 전하를 생성할 수 있으며, 유기 물질을 포함할 수 있다. 컬러 선택층(113)은 주 캐리어가 정공인 p형층 및 주 캐리어가 전자인 n형층을 포함할 수 있다. 컬러 선택층(113)은 특정한 파장 대역의 빛에 반응하여 전하를 생성할 수 있으며, 일 실시예로 녹색 색상의 빛에 반응하여 전하를 생성할 수 있다. 이 경우, 녹색을 제외한 다른 색상의 빛은 컬러 필터(160A, 160B)를 통해 제2 광전 소자(120)로 전달될 수 있다.
상부 및 하부 전극층(111, 112)은 ITO, IZO, ZnO, 또는 SnO2 등과 같은 투명한 도전성 물질, 또는 금속 박막 등의 반투명 물질로 형성될 수 있다. 일 실시예에서, 상부 전극층(111)은 하부 전극층(112)보다 크거나 같은 일함수(work function)를 가질 수 있다.
픽셀 회로(130)는 웰 영역(103) 내에 형성되는 제1 픽셀 회로(131) 및 제2 픽셀 회로(132)를 포함할 수 있다. 제1 픽셀 회로(131)는 제1 광전 소자(110)와 연결되며, 제1 광전 소자(110)가 생성하는 전하로부터 제1 픽셀 신호를 생성할 수 있다. 제2 픽셀 회로(132)는 제2 광전 소자(120)와 연결되며, 제2 광전 소자(120)가 생성하는 전하로부터 제2 픽셀 신호를 생성할 수 있다.
제1 픽셀 회로(131)는 비아(150)를 통해 제1 광전 소자(110)와 연결될 수 있다. 비아(150)는 마이크로 관통 실리콘 비아(micro through silicon via, μTSV)일 수 있다. 비아(150)는 절연부(151) 및 도전부(152)를 포함할 수 있으며, 도전부(152)는 픽셀(100)의 측벽을 따라 연장되어 제1 광전 소자(110)를 제1 픽셀 회로(131)와 연결할 수 있다. 일 실시예에서, 도전부(152)의 일면은 제1 광전 소자(110)의 하부 전극층(112)에 연결될 수 있으며, 도전부(152)의 나머지 일면은 제1 픽셀 회로(131)에 포함되는 복수의 회로 소자 중 어느 하나에 연결될 수 있다. 일 실시예로, 도전부(152)는 제1 픽셀 회로(131)에 포함되는 플로팅 디퓨전(Floating Diffusion) 노드에 직접 연결될 수 있다. 한편, 절연부(151)는 SiO2, SiN, Al2O3, HfOx 등의 절연 물질로 형성될 수 있다.
제1 픽셀 회로(131)와 제2 픽셀 회로(132)는 서로 다른 구조의 회로를 포함할 수 있다. 일 실시예에서, 제1 픽셀 회로(131)는 전송 트랜지스터를 포함하지 않는 3T 회로로 구현될 수 있으며, 제2 픽셀 회로(132)는 전송 트랜지스터를 포함하는 4T 회로 또는 전송 트랜지스터를 포함하지 않는 3T 회로로 구현될 수 있다. 제1 광전 소자(110)는 비아(150)를 통해 제1 픽셀 회로(131)와 연결되며, 따라서 4T 회로와 연결되는 데에 필요한 PPD(Pinned Photo Diode) 구조를 갖기가 어려울 수 있다. 따라서, 제1 픽셀 회로(131)는 전송 트랜지스터를 포함하지 않는 3T 회로로 구현될 수 있다.
다음으로 도 3을 참조하면, 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀들(200A, 200B) 각각은, 제1 광전 소자(210), 제2 광전 소자들(220), 픽셀 회로(230) 등을 포함할 수 있다. 도 2에 도시한 실시예와 유사하게, 제1 광전 소자(210) 및 제2 광전 소자들(220)은 마이크로 렌즈(270)와 보호층(280)의 하부에 마련되며, 픽셀 회로(230)는 제1 광전 소자(210) 및 제2 광전 소자들(220)의 하부에 마련될 수 있다.
도 2에 도시한 실시예와 달리, 도 3에 도시한 실시예에서 픽셀들(200A, 200B) 각각은 복수의 제2 광전 소자들(220)을 포함할 수 있다. 일 실시예에서, 제2 광전 소자들(220)은 상부 광전 소자(221) 및 하부 광전 소자(222)를 포함할 수 있으며, 상부 광전 소자(221)와 하부 광전 소자(222)는 서로 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 일 실시예로, 하부 광전 소자(222)는 상부 광전 소자(221)에 비해 상대적으로 긴 파장 대역의 빛, 예를 들어 적색에 대응하는 파장 대역의 빛을 받아들여 전하를 생성할 수 있다.
도 3에 도시한 실시예에서, 제2 픽셀 회로(232)는 제2 광전 소자들(220)에 연결되는 복수의 회로들을 포함할 수 있다. 일 실시예로, 상부 광전 소자(221)에 연결되는 회로는 제1 픽셀 회로(231)와 같은 3T 회로로 구현될 수 있으며, 하부 광전 소자(222)에 연결되는 회로는 4T 회로로 구현될 수 있다. 제1 광전 소자(210)와 마찬가지로 상부 광전 소자(221)는 비아를 통해 제2 픽셀 회로(232)에 연결되므로, 4T 회로에 필요한 PPD 구조로 형성되지 않을 수 있다. 따라서, 상부 광전 소자(221)는 전송 트랜지스터를 포함하지 않는 3T 회로와 연결될 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다. 도 4a 및 도 4b에 도시한 픽셀 회로는, 도 2에 도시한 실시예에서 제1 광전 소자(110)와 연결되는 제1 픽셀 회로(131)의 실시예에 대응할 수 있고, 도 3에 도시한 실시예에서 제1 광전 소자(210)와 연결되는 제1 픽셀 회로(231)의 실시예에 대응할 수 있다.
우선 도 4a에 도시한 실시예에 따른 제1 픽셀 회로(301)는, 복수의 트랜지스터(RX, DX, SX)를 포함할 수 있으며, 3T 회로 구조를 가질 수 있다. 일 실시예로 제1 픽셀 회로(301)는 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있다. 구동 트랜지스터(DX)의 게이트 단자는 플로팅 디퓨전(FD)과 연결되며, 플로팅 디퓨전(FD)에는 제1 광전 소자(OPD)에서 생성된 전하가 축적될 수 있다. 일 실시예에서 제1 광전 소자(OPD)는, 유기 물질을 포함하는 유기 포토 다이오드일 수 있다.
구동 트랜지스터(DX)는 플로팅 디퓨전(FD)에 축적되는 전하에 의해 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)로 동작할 수 있다. 구동 트랜지스터(DX)는 플로팅 디퓨전(FD)에 축적된 전하를 증폭시켜 선택 트랜지스터(SX)로 전달할 수 있다.
한편, 선택 트랜지스터(SX)는 로우 드라이버가 입력하는 선택 제어 신호(SEL)에 의해 동작할 수 있으며, 스위칭 및 어드레싱 동작을 수행할 수 있다. 로우 드라이버로부터 선택 제어 신호(SEL)가 인가되면, 선택 트랜지스터(SX)에 연결된 제1 칼럼 라인으로 제1 픽셀 신호(VOpix)가 출력될 수 있다. 제1 픽셀 신호(VOpix)는 제1 리드아웃 회로에 의해 검출될 수 있다.
리셋 트랜지스터(RX)는 로우 드라이버가 입력하는 리셋 제어 신호(RG)에 의해 동작할 수 있다. 리셋 제어 신호(RG)에 의해, 리셋 트랜지스터(RX)는 플로팅 디퓨전(FD)의 전압을 리드아웃 전압(VRD)으로 리셋할 수 있다.
도 4a에 도시한 실시예에서 제1 광전 소자(OPD)는, 정공을 주 전하 캐리어로 이용할 수 있다. 정공이 주 전하 캐리어로 이용되는 경우, 제1 광전 소자(OPD)의 캐소드는 플로팅 디퓨전(FD)에 연결되고, 제1 광전 소자(OPD)의 애노드는 상부 전극 전압(Vtop)에 연결될 수 있다. 일 실시예에서, 상부 전극 전압(Vtop)은 수 볼트, 예를 들어 3.0 V 내외의 전압을 가질 수 있다. 제1 광전 소자(OPD)에서 주 전하 캐리어로 정공이 생성되기 때문에, 리셋 트랜지스터(RX)의 드레인 단자는 전원 전압(VDD)과 다른 값을 갖는 리드 전압(VRD)에 연결될 수 있다. 정공을 주 전하 캐리어로 이용하도록 제1 픽셀 회로(301)를 구현함으로써 암전류 특성을 개선할 수 있다.
다음으로 도 4b를 참조하면, 제1 픽셀 회로(302)는 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함하는 3T 회로일 수 있다. 도 4a에 도시한 실시예와 비교하면, 도 4b에 도시한 실시예에서 제1 광전 소자(OPD)는 전자를 주 전하 캐리어로 이용할 수 있다. 전자가 주 전하 캐리어로 이용되기 때문에, 제1 광전 소자(OPD)는 애노드가 플로팅 디퓨전(FD)에, 캐소드가 접지 전압에 연결될 수 있다. 또한, 리셋 트랜지스터(RX)의 드레인 단자는 구동 트랜지스터(DX)의 드레인 단자와 함께 전원 전압(VDD)에 연결될 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다. 도 5a 및 도 5b에 도시한 픽셀 회로는, 도 2에 도시한 실시예에서 제2 광전 소자(120)와 연결되는 제2 픽셀 회로(132)의 일 실시예에 대응할 수 있고, 도 3에 도시한 실시예에서 제2 광전 소자(220)와 연결되는 제2 픽셀 회로(232)의 실시예에 대응할 수 있다.
우선 도 5a를 참조하면, 제2 픽셀 회로(303)는 4개의 트랜지스터를 포함하는 4T 회로일 수 있다. 제2 픽셀 회로(303)는 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX) 외에 전송 트랜지스터(TX)를 더 포함할 수 있다. 제2 픽셀 회로(303)와 연결되는 제2 광전 소자(SPD)는 반도체 포토 다이오드일 수 있으며, 전송 트랜지스터(TX)를 통해 플로팅 디퓨전(FD)과 연결될 수 있다. 즉, 도 4a 또는 도 4b에 도시한 실시예와 달리, 제2 광전 소자(SPD)의 캐소드 또는 애노드가 플로팅 디퓨전(FD)과 직접 연결되지 않을 수 있다.
전송 트랜지스터(TX)는 로우 드라이버로부터 전달되는 전송 제어 신호(TG)에 기초하여 제2 광전 소자(SPD)에 축적된 전하를 플로팅 디퓨전(FD)으로 전달할 수 있다. 제2 광전 소자(SPD)는 전자를 주 캐리어로 이용할 수 있다. 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)의 동작은 앞서 도 4a 및 도 4b를 설명한 바와 유사할 수 있으며, 선택 트랜지스터(SX)에 연결된 제2 칼럼 라인을 통해 제2 픽셀 신호(VSpix)가 출력될 수 있다. 제2 픽셀 신호(VSpix)는 제2 리드아웃 회로에 의해 검출될 수 있다.
다음으로 도 5b를 참조하면 제2 픽셀 회로(304)는 구동 트랜지스터(DX), 리셋 트랜지스터(RX), 및 전송 트랜지스터(TX)를 포함할 수 있다. 전송 트랜지스터(TX)가 전송 제어 신호(TG)에 의해 턴-온되면, 제2 광전 소자(SPD)에 생성된 전하가 플로팅 디퓨전(FD)으로 전달되며, 구동 트랜지스터(DX)는 이를 증폭시켜 제2 픽셀 신호(VSpix)를 출력할 수 있다.
제2 광전 소자(SPD)와 연결되는 제2 픽셀 회로(303, 304)는 전송 트랜지스터(TX)를 포함하며, 전송 트랜지스터(TX)는 로우 드라이버로부터 전달되는 전송 제어 신호(TG)에 의해 제어될 수 있다. 전송 제어 신호(TG)에 의해 제2 광전 소자(SPD)에서 생성된 전하가 플로팅 디퓨전(FD)으로 이동되는지 여부가 결정되므로, 서로 인접한 픽셀들에 포함되는 제2 픽셀 회로(303, 304)는 전송 트랜지스터(TX)를 제외한 구동 트랜지스터(DX), 리셋 트랜지스터(RX), 선택 트랜지스터(SX) 등을 공유할 수 있다. 따라서, 서로 인접한 픽셀들에 포함되는 제2 픽셀 회로(303, 304)가 하나의 제2 칼럼 라인을 공유할 수 있으므로, 회로의 집적도를 개선할 수 있다.
본 발명의 일 실시예에서는, 서로 인접한 픽셀들에 포함되는 제2 픽셀 회로(303, 304)는 물론, 제1 픽셀 회로(301, 302)도 하나의 제1 칼럼 라인을 공유할 수 있다. 이때, 서로 인접한 픽셀들에 포함되는 제1 픽셀 회로(301, 302)가 하나의 제1 칼럼 라인을 공유하는 방식은, 제2 픽셀 회로(303, 304)가 제2 칼럼 라인을 공유하는 방식과 동일할 수 있다. 따라서, 제1 칼럼 라인 및 제2 칼럼 라인 각각을 통해 제1 픽셀 신호(VOpix) 및 제2 픽셀 신호(VSpix)를 검출하는 과정에서 발생할 수 있는 노이즈를 최소화할 수 있다. 동시에, 제1 리드아웃 회로와 제2 리드아웃 회로가 같은 순서로 제1 픽셀 신호(VOpix) 및 제2 픽셀 신호(VSpix)를 검출하므로, 데이터 재배열(re-ordering) 프로세스를 단순화할 수 있다.
도 6은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 설명하기 위해 제공되는 도면이다.
도 6을 참조하면 본 발명의 실시예에 따른 이미지 센서는 복수의 픽셀들을 포함할 수 있으며, 복수의 픽셀들 중 서로 인접하여 배치되는 일부의 픽셀들은 하나의 픽셀 그룹을 형성할 수 있다. 도 6에 도시한 실시예에서는 32개의 픽셀들과 8개의 픽셀 그룹들(401-408)만을 도시하였으나, 그 개수가 변경될 수 있음은 물론이다. 픽셀 그룹들(401-408) 각각은 4개의 픽셀들을 포함하며, 픽셀 그룹들(401-408) 각각에 포함되는 4개의 픽셀들은 2 x 2 행렬 형태로 배열될 수 있다. 픽셀 그룹들(401-408) 각각에 포함되는 픽셀들의 개수와 그 배열 형태는 다양하게 변형될 수 있다.
도 6을 참조하면 설명의 편의를 위하여 픽셀들 및 픽셀 그룹들(401-408) 각각에서 제1 광전 소자에 연결되는 제1 픽셀 회로와, 제2 광전 소자에 연결되는 제2 픽셀 회로를 분리하여 도시하였다. 도 6에 도시한 실시예에서, 유기 포토 다이오드에 연결되는 제1 픽셀 회로(Organic Pixel Circuit, OPC)는 우측에, 반도체 포토 다이오드에 연결되는 제2 픽셀 회로(Silicon Pixel Circuit, SPC)는 좌측에 도시되었다. 실제로 구현되는 이미지 센서에서는, 픽셀들 각각이 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)를 모두 포함하므로, 도 6의 우측과 좌측에 도시한 제1 및 제2 픽셀 회로(OPC, SPC)가 겹쳐지는 것으로 이해될 수 있을 것이다.
각 픽셀들에 포함되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)는 칼럼 라인들(OC0, OC1, SC0, SC1) 및 로우 라인들(R0-R15)에 연결될 수 있다. 특히, 픽셀 그룹들(401-408) 각각에서, 제1 픽셀 회로(OPC)는 제1 칼럼 라인들(OC0, OC1)에 연결되며, 제2 픽셀 회로(SPC)는 제2 칼럼 라인들(SC0, SC1)에 연결될 수 있다. 실시예에서, 픽셀 그룹들(401-408) 각각에 포함되는 픽셀들의 제1 픽셀 회로(OPC)는 제1 칼럼 라인들(OC0, OC1) 중 하나를 공유할 수 있다. 유사하게, 픽셀 그룹들(401-408) 각각에 포함되는 픽셀들의 제2 픽셀 회로(SPC)는 제2 칼럼 라인들(SC0, SC1) 중 하나를 공유할 수 있다.
도 6을 참조하면, 제1 픽셀 그룹(401)에 포함되는 픽셀들의 제1 픽셀 회로(OPC)는 첫 번째 제1 칼럼 라인(OC0)을 공유할 수 있다. 제1 픽셀 그룹(401)에 포함되는 픽셀들의 제2 픽셀 회로(SPC)는 첫 번째 제2 칼럼 라인(SC0)을 공유할 수 있다. 제2 픽셀 그룹(402)의 픽셀들에 포함되는 제1 픽셀 회로(OPC)는 첫 번째 제1 칼럼 라인(OC0)을 공유하며, 제2 픽셀 회로(SPC)는 첫 번째 제2 칼럼 라인(SC0)을 공유할 수 있다. 한편, 제3 내지 제6 픽셀 그룹들(403-406) 각각에 포함되는 픽셀들의 제1 픽셀 회로(OPC)는 두 번째 제1 칼럼 라인(OC1)을 공유하며, 제2 픽셀 회로(SPC)는 두 번째 제2 칼럼 라인(SC1)을 공유할 수 있다.
도 6에 도시한 실시예에서, 서로 다른 제1 칼럼 라인들(0C0, 0C1)에 연결되는 제1 픽셀 회로(OPC)가 출력하는 제1 픽셀 신호는 동시에 검출될 수 있다. 유사하게, 서로 다른 제2 칼럼 라인들(SC0, SC1)에 연결되는 제2 픽셀 회로(SPC)가 출력하는 제2 픽셀 신호 역시 동시에 검출될 수 있다. 제1 및 제2 칼럼 라인들(OC0, OC1, SC0, SC1)과 로우 라인들(R0-R15)의 교차 지점을 각 픽셀들의 주소로 정의할 경우, 주소 [0,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[4,0]) 각각이 출력하는 제1 픽셀 신호가, 제1 리드아웃 회로에 의해 동시에 검출될 수 있다. 주소 [0,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[4,0])는 서로 다른 제1 칼럼 라인들(0C0, OC1)에 연결되므로, 신호 중첩이 발생하지 않는다.
마찬가지로, 주소 [0,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[4,0]) 각각이 출력하는 제2 픽셀 신호가, 제2 리드아웃 회로에 의해 동시에 검출될 수 있다. 주소 [0,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[4,0])는 서로 다른 제2 칼럼 라인들(SC0, SC1)에 연결되므로, 신호 중첩이 발생하지 않는다.
상기와 같은 방식으로 픽셀 신호를 검출하는 경우, 각 스캔 주기에서 픽셀 신호가 검출되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)가 서로 같은 픽셀에 포함될 수 있다. 즉, 하나의 스캔 주기 동안 서로 다른 픽셀에 포함되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)로부터 픽셀 신호를 검출하지 않을 수 있다. 따라서, 하나의 스캔 주기 동안 픽셀 신호를 검출하는 픽셀 간 좌표 차이로 인해 발생하는 노이즈 성분을 최소화할 수 있다. 또한, 각 스캔 주기 동안 서로 같은 픽셀에 포함되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)로부터 픽셀 신호를 검출하므로, 픽셀 신호를 디지털 이미지 데이터로 변환한 후, 디지털 이미지 데이터를 픽셀들의 주소에 따라 정리하는 재배열(re-ordering) 프로세스가 단순화될 수 있다. 이하, 도 7a 및 도 7b를 함께 참조하여 설명하기로 한다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 이미지 센서의 픽셀 신호 검출 방법을 설명하기 위해 제공되는 도이다.
우선 도 7a를 참조하면, 로우 라인들(R0-R8)과 칼럼 라인들(OC0-OC3, SC0-SC3)의 교차 지점에 배열된 픽셀들이 도시되어 있다. 제1 칼럼 라인들(OC0-OC3)은 픽셀들 각각의 제1 픽셀 회로와 연결되며, 제2 칼럼 라인들(SC0-SC3)은 픽셀들 각각의 제2 픽셀 회로와 연결될 수 있다. 픽셀들은 로우 라인들(R0-R8)을 통해 로우 드라이버로부터 선택 신호를 입력받을 수 있다. 선택 신호가 입력된 픽셀에 포함되는 제1 픽셀 회로와 제2 픽셀 회로는, 제1 칼럼 라인들(OC0-OC3) 중 하나와 제2 칼럼 라인들(SC0-SC3) 중 하나로 제1 픽셀 신호 및 제2 픽셀 신호를 각각 출력할 수 있다.
도 7a 및 도 7b를 참조하면, 각 스캔 주기마다 복수의 픽셀들로부터 픽셀 신호가 동시에 검출될 수 있다. 첫 번째 스캔 주기(H1)에서는 주소 [0,0], [4,0], [0,2], [4,2]에 위치한 4개의 픽셀들 각각에 포함되는 제1 픽셀 회로 및 제2 픽셀 회로로부터 제1 픽셀 신호 및 제2 픽셀 신호가 동시에 검출될 수 있다. 앞서 도 6을 참조하여 설명한 바와 같이, 2 x 2 행렬 형태로 서로 인접한 4개의 픽셀들은 하나의 픽셀 그룹을 형성할 수 있으며, 각 픽셀 그룹에 포함되는 4개의 픽셀들은 칼럼 라인들(OC0-OC3, SC0-SC3) 중 어느 하나를 공유할 수 있다. 따라서, 칼럼 라인들(OC0-OC3, SC0-SC3) 중 서로 다른 라인에 연결된 픽셀들을 적절히 선택하여 픽셀 신호를 중첩 없이 검출할 수 있다.
제1 픽셀 회로를 예시로 설명하면, 주소 [0,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[0,0])는 첫 번째 제1 칼럼 라인(OC0)에 연결되는 반면, 주소 [4,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[4,0])는 두 번째 제1 칼럼 라인(OC1)에 연결될 수 있다. 따라서, 상기 제1 픽셀 회로들(OPC[0,0], OPC[4,0]) 각각에서 생성되는 제1 픽셀 신호는 신호 간섭 없이 검출될 수 있다.
첫 번째 스캔 주기가 종료된 후 도래하는 두 번째 스캔 주기(H2)에서는 주소 [0,1], [4,1], [0,3], [4,3]에 위치한 4개의 픽셀들로부터 제1 및 제2 픽셀 신호가 동시에 검출될 수 있다. 다음에 도래하는 세 번째 스캔 주기(H3)에서는 주소 [1,0], [5,0], [1,2], [5,2]에 위치한 4개의 픽셀들로부터 제1 및 제2 픽셀 신호가 동시에 검출될 수 있다. 네 번째 스캔 주기(H4)에서는 주소 [1,1], [5,1], [1,3], [5,3]에 위치한 4개의 픽셀들로부터 제1 및 제2 픽셀 신호가 동시에 검출될 수 있다. 첫 번째부터 네 번째 스캔 주기(H1-H4)가 경과함으로써, 4개의 픽셀 그룹들에 포함되는 픽셀들이 출력하는 픽셀 신호 검출이 완료될 수 있다. 다섯 번째부터 여덟 번째 스캔 주기(H5-H8)에서는 첫 번째부터 네 번째 스캔 주기(H1-H4)에서 픽셀 신호가 검출되지 않은, 다른 4개의 픽셀 그룹들에 포함되는 픽셀들로부터 픽셀 신호를 검출할 수 있다.
도 7a 및 도 7b에 도시한 바와 같이, 본 발명의 실시예에 따른 이미지 센서에서는 각각의 스캔 주기(H1-H8) 동안, 같은 픽셀에 포함되는 제1 픽셀 회로 및 제2 픽셀 회로로부터 제1 픽셀 신호 및 제2 픽셀 신호를 검출할 수 있다. 즉, 스캔 주기(H1-H8) 각각에서, 서로 다른 픽셀에 포함되는 제1 픽셀 회로 및 제2 픽셀 회로가 동시에 선택되지 않는다. 따라서, 각각의 스캔 주기(H1-H8)에서 생성되는 픽셀 사이의 커플링 성분이 크게 변동하지 않으므로, 수평 방향의 고정 패턴 잡음(Horizontal Fixed Pattern Noise, HFPN)의 발생 가능성을 줄일 수 있다. 또한, 각각의 스캔 주기(H1-H8) 동안, 같은 픽셀에 포함되는 제1 및 제2 픽셀 회로들로부터 제1 및 제2 픽셀 신호를 검출하므로, 로우 드라이버를 간단히 설계할 수 있다. 또한, 제1 및 제2 픽셀 신호로부터 생성한 이미지 데이터를 픽셀들의 주소에 따라 정렬하는 데이터 재배열(re-ordering) 프로세스를 단순화할 수 있다.
도 8 및 도 9는 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 나타내는 도이다. 도 8은 도 6의 제1 픽셀 그룹(401)에 대응하는 실시예일 수 있으며, 도 9는 도 6의 제3 픽셀 그룹(403)에 대응하는 실시예일 수 있다.
우선 도 8을 참조하면, 제1 픽셀 그룹(401)은 2 x 2 행렬 형태로 배열되는 4개의 픽셀들을 포함할 수 있다. 제1 픽셀 그룹(401)에 포함되는 4개의 픽셀들 각각은 제1 픽셀 회로와 제2 픽셀 회로를 포함할 수 있다. 제1 픽셀 회로는 유기 포토 다이오드(OPD1-OPD4)에 연결되어 제1 픽셀 신호를 생성할 수 있으며, 제2 픽셀 회로는 반도체 포토 다이오드(SPD1-SPD4)에 연결되어 제2 픽셀 신호를 생성할 수 있다. 제1 픽셀 그룹(401)은 제1 칼럼 라인(OC0) 및 제2 칼럼 라인(SC0)과 연결될 수 있다. 제1 칼럼 라인(OC0)은 제1 픽셀 신호를 출력하며, 제2 칼럼 라인(SC0)은 제2 픽셀 신호를 출력할 수 있다.
제1 픽셀 회로들 각각은 3개의 트랜지스터를 포함하는 3T 회로로 구현될 수 있다. 일 실시예에서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 제1 픽셀 회로는, 리셋 트랜지스터(OR1), 구동 트랜지스터(OD1), 선택 트랜지스터(OS1)를 포함할 수 있다. 리셋 트랜지스터(OR1)와 선택 트랜지스터(OS1) 각각은, 로우 드라이버가 입력하는 리셋 신호(ORG[1])와 선택 신호(OSEL[1])에 의해 제어될 수 있다. 각 스캔 주기에서 로우 드라이버는, 제1 픽셀 그룹(401)의 제1 픽셀 회로들 각각에 포함되는 4개의 선택 트랜지스터들(OS1-OS4) 중 어느 하나만을 턴-온할 수 있다. 따라서, 제1 픽셀 그룹(401)에 포함되는 4개의 제1 픽셀 회로들이 제1 칼럼 라인(OC0)을 공유할 수 있다.
한편, 제2 픽셀 회로들 각각은 4개의 트랜지스터를 포함하는 4T 회로로 구현될 수 있다. 일 실시예에서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 제2 픽셀 회로는 전송 트랜지스터(TX1), 리셋 트랜지스터(RX1), 구동 트랜지스터(DX1), 및 선택 트랜지스터(SX1)를 포함할 수 있다. 리셋 트랜지스터(RX1), 구동 트랜지스터(DX1), 및 선택 트랜지스터(SX1)는 다른 픽셀들에 포함되는 전송 트랜지스터들(TX2-TX4)과도 연결될 수 있다. 즉, 제1 픽셀 그룹(401)에 포함되는 제2 픽셀 회로들은, 리셋 트랜지스터(RX1), 구동 트랜지스터(DX1), 및 선택 트랜지스터(SX1)를 공유할 수 있다.
제2 픽셀 회로들에 포함되는 전송 트랜지스터들(TX1-TX4)은 각각 서로 다른 전송 신호(TG[1]-TG[4])에 의해 제어될 수 있다. 각 스캔 주기에서 로우 드라이버는, 전송 신호(TG[1]-TG[4])를 이용하여 전송 트랜지스터들(TX1-TX4) 중 어느 하나만을 턴-온할 수 있다. 따라서, 제1 픽셀 그룹(401)에 포함되는 4개의 제2 픽셀 회로들이 리셋 트랜지스터(RX1), 구동 트랜지스터(DX1), 선택 트랜지스터(SX1), 및 제2 칼럼 라인(SC0)을 공유할 수 있다. 제1 칼럼 라인(OC0) 및 제2 칼럼 라인(SC0)을 통한 제1 및 제2 픽셀 신호의 출력 순서는, 도 7a 및 도 7b를 참조하여 설명한 바와 유사할 수 있다.
우선 첫 번째 스캔 주기(H1)에서 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 선택 트랜지스터(OS1)가 턴-온될 수 있다. 반면, 다른 픽셀들에 포함되는 선택 트랜지스터들(OS2-OS4)는 모두 턴-오프될 수 있다. 따라서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 제1 픽셀 회로가 생성하는 제1 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제1 칼럼 라인(OC0)을 통해 출력될 수 있다.
동시에 첫 번째 스캔 주기(H1)에서는, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 전송 트랜지스터(TX1)가 턴-온될 수 있다. 반면, 다른 픽셀들에 포함되는 전송 트랜지스터들(TX2-TX4)는 모두 턴-오프될 수 있다. 따라서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 제2 픽셀 회로가 생성하는 제2 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제2 칼럼 라인(SC0)을 통해 출력될 수 있다. 상기와 같은 방식으로 첫 번째 내지 네 번째 스캔 주기들(H1-H4) 각각에서 선택 트랜지스터(OS1-OS4) 중 하나만을 턴-온함으로써, 제1 픽셀 그룹(401)에 포함되는 제1 픽셀 회로들이 하나의 제1 칼럼 라인(OC0)을 공유할 수 있다. 마찬가지로, 첫 번째 내지 네 번째 스캔 주기들(H1-H4) 각각에서 전송 트랜지스터(TX1-TX4) 중 하나만을 턴-온함으로써, 제1 픽셀 그룹(401)에 포함되는 제2 픽셀 회로들이 하나의 제2 칼럼 라인(SC0)을 공유할 수 있다.
다음으로 도 9를 참조하면, 제3 픽셀 그룹(403)은 제1 픽셀 그룹(401)과 유사한 형태를 가질 수 있다. 즉, 제3 픽셀 그룹(403)에 포함되는 4개의 픽셀들 각각은 제1 픽셀 회로와 제2 픽셀 회로를 포함할 수 있다. 제3 픽셀 그룹(403)에 포함되는 4개의 제1 픽셀 회로들은 하나의 제1 칼럼 라인(OC1)을 공유하며, 유사하게 제3 픽셀 그룹(403)에 포함되는 4개의 제2 픽셀 회로들은 하나의 제2 칼럼 라인(SC1)을 공유할 수 있다.
제3 픽셀 그룹(403)에 포함되는 제1 픽셀 회로들이 공유하는 제1 칼럼 라인(OC1)은, 제1 픽셀 그룹(401)에 포함되는 제1 픽셀 회로들이 공유하는 제1 칼럼 라인(OC0)과 다를 수 있다. 또한, 제3 픽셀 그룹(403)에 포함되는 제2 픽셀 회로들이 공유하는 제2 칼럼 라인(SC1)은, 제1 픽셀 그룹(401)에 포함되는 제2 픽셀 회로들이 공유하는 제2 칼럼 라인(SC0)과 다를 수 있다. 따라서, 제1 픽셀 그룹(401)에 포함되는 픽셀들과, 제3 픽셀 그룹(403)에 포함되는 픽셀들로부터 동시에 픽셀 신호가 검출될 수 있다.
첫 번째 스캔 주기(H1)에서는, 주소 [4,0]에 대응하는 픽셀(PX[4,0])에 포함된 선택 트랜지스터(OS5)가 턴-온되고, 나머지 픽셀들에 포함되는 선택 트랜지스터들(OS6-OS8)은 모두 턴-오프될 수 있다. 따라서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])에 포함되는 유기 포토 다이오드(OPD5)의 전하로부터 생성된 제1 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제1 칼럼 라인(OC1)을 통해 출력될 수 있다.
또한, 첫 번째 스캔 주기(H1)에서는, 주소 [4,0]에 대응하는 픽셀(PX[4,0])의 전송 트랜지스터(TX5)가 턴-온되고, 다른 픽셀들에 포함되는 전송 트랜지스터들(TX6-TX8)는 모두 턴-오프될 수 있다. 따라서, 주소 [4,0]에 대응하는 픽셀(PX[4,0])에 포함되는 반도체 포토 다이오드(SPD4)의 전하로부터 생성된 제2 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제2 칼럼 라인(SC1)을 통해 출력될 수 있다. 따라서, 서로 다른 제1 칼럼 라인(OC0, OC1) 또는 서로 다른 제2 칼럼 라인(SC0, SC1)을 공유하는 픽셀 그룹들(401, 403)에 포함되는 픽셀들로부터, 제1 픽셀 신호 및 제2 픽셀 신호가 동시에 검출될 수 있다.
도 10은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 설명하기 위해 제공되는 도면이다.
도 10을 참조하면, 설명의 편의를 위하여 픽셀들 및 픽셀 그룹들(501-508) 각각에서 제1 광전 소자에 연결되는 제1 픽셀 회로와, 제2 광전 소자에 연결되는 제2 픽셀 회로를 분리하여 도시하였다. 도 10에 도시한 실시예에서, 유기 포토 다이오드에 연결되는 제1 픽셀 회로(OPC)는 우측에, 반도체 포토 다이오드에 연결되는 제2 픽셀 회로(SPC)는 좌측에 도시되었다. 도 6에 도시한 실시예와 마찬가지로, 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)는 실제 이미지 센서에서 픽셀들 각각에 함께 포함될 수 있다.
각 픽셀들에 포함되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)는 칼럼 라인들(OC0, OC1, SC0, SC1) 및 로우 라인들(R0-R15)에 연결될 수 있다. 특히 서로 인접한 픽셀들은 픽셀 그룹들(501-508)을 형성할 수 있다. 픽셀 그룹들(501-508) 각각에서, 제1 픽셀 회로(OPC)는 제1 칼럼 라인들(OC0, OC1)에 연결되고, 제2 픽셀 회로(SPC)는 제2 칼럼 라인들(SC0, SC1)에 연결될 수 있다. 도 6에 도시한 실시예와 달리, 도 10에 도시한 실시예에서는 픽셀 그룹들(501-508) 각각에서 픽셀들이 4 x 2 행렬 형태로 배열될 수 있다.
도 10에 도시한 실시예에서, 서로 다른 제1 칼럼 라인들(0C0, 0C1)에 연결되는 제1 픽셀 회로(OPC)가 출력하는 제1 픽셀 신호는 동시에 검출될 수 있다. 유사하게, 서로 다른 제2 칼럼 라인들(SC0, SC1)에 연결되는 제2 픽셀 회로(SPC)가 출력하는 제2 픽셀 신호 역시 동시에 검출될 수 있다. 칼럼 라인들(OC0, OC1, SC0, SC1) 및 로우 라인들(R0-R15)의 교차 지점을 각 픽셀들의 주소로 정의할 경우, 주소 [0,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제1 픽셀 회로(OPC[4,0]) 각각이 출력하는 제1 픽셀 신호는, 제1 리드아웃 회로에 의해 동시에 검출될 수 있다. 마찬가지로, 주소 [0,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[0,0])와, 주소 [4,0]에 위치한 픽셀의 제2 픽셀 회로(SPC[4,0]) 각각이 출력하는 제2 픽셀 신호가, 제2 리드아웃 회로에 의해 동시에 검출될 수 있다.
상기와 같은 방식으로 픽셀 신호를 검출하는 경우, 각 스캔 주기에서 픽셀 신호가 검출되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)가 서로 같은 픽셀에 포함될 수 있다. 따라서 픽셀 신호를 검출하는 픽셀들의 좌표 차이로 인해 발생하는 노이즈 성분을 최소화할 수 있으며, 픽셀 신호를 디지털화하여 생성한 이미지 데이터의 재배열(re-ordering) 프로세스가 단순화될 수 있다. 또한, 각 스캔 주기마다 같은 픽셀에 포함되는 제1 픽셀 회로(OPC)와 제2 픽셀 회로(SPC)로부터 픽셀 신호를 검출하므로, 로우 드라이버를 간단히 구현할 수 있다.
도 11a 및 도 11는 본 발명의 실시예에 따른 이미지 센서의 픽셀 신호 검출 방법을 설명하기 위해 제공되는 도이다.
도 11a 및 도 11b는 도 10에 도시한 바와 같이 픽셀들이 칼럼 라인들 공유하는 이미지 센서에서, 픽셀 신호를 검출하는 실시예를 나타낸 도이다. 도 11a를 참조하면, 첫 번째 스캔 주기(H1) 동안, 주소 [0,0], [4,0], [0,2], [4,2]에 위치한 4개의 픽셀들 각각에 포함되는 제1 픽셀 회로 및 제2 픽셀 회로로부터 제1 및 제2 픽셀 신호가 동시에 검출될 수 있다. 즉, 첫 번째 스캔 주기(H1)에서 제1 및 제2 픽셀 신호가 검출되는 픽셀들의 주소는, 도 7a 및 도 7b에 도시한 실시예와 같을 수 있다.
앞서 설명한 바와 같이 도 6과 도 10에 도시한 실시예들은 픽셀 그룹들 내에서 픽셀의 배열 형태에서 서로 차이점을 가질 수 있다. 따라서, 도 7a 및 도 7b에 도시한 실시예와 달리, 두 번째 스캔 주기(H2)에서 제1 및 제2 픽셀 신호를 출력하는 픽셀들의 주소는, [1,0], [4,1], [1,2], [4,2]일 수 있다. 즉, 가로 방향으로 주소가 이동하는 도 7a 및 도 7b의 실시예와 달리 도 11a 및 도 11b에서는 스캔 주기 경과에 따라 픽셀들의 주소가 세로 방향으로 이동할 수 있다. 따라서, 도 7a 및 도 11a 각각에 도시된 실시예와 같이, 스캔 주기 경과에 따른 픽셀 신호 검출 방향이 서로 다를 수 있다.
도 12 및 도 13은 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀 회로들과 칼럼 라인들의 연결 구조를 나타내는 도이다.
우선 도 12는 도 10에 도시한 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502)에 대응할 수 있다. 도 12를 참조하면, 4 x 2 행렬 형태로 배열되는 8개의 픽셀들이 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502) 포함될 수 있다. 제1 픽셀 그룹(501)에 포함되는 4개의 픽셀들과 제2 픽셀 그룹(502)에 포함되는 4개의 픽셀들 각각은 유기 포토 다이오드(OPD1-OPD4, OPD9-OPD12)에 연결되는 제1 픽셀 회로와 반도체 포토 다이오드(SPD1-SPD4, SPD9-SPD12)에 연결되는 제2 픽셀 회로를 포함할 수 있다. 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502)에 포함되는 제1 픽셀 회로들은 제1 칼럼 라인(OC0)을 공유하며, 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502)에 포함되는 제2 픽셀 회로들은 제2 칼럼 라인(SC0)을 공유할 수 있다. 제1 픽셀 그룹(501) 및 제2 픽셀 그룹(502) 내에서 제2 픽셀 회로는 전송 트랜지스터(TX1-TX4, TX9-TX12)를 제외한 나머지 트랜지스터들(RX1, DX1, SX1)을 공유할 수 있다.
첫 번째 스캔 주기(H1)에서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])에 포함되는 선택 트랜지스터(OS1)가 턴-온되고, 다른 픽셀들에 포함되는 선택 트랜지스터들(OS2-OS4, OS9-OS12)는 모두 턴-오프될 수 있다. 따라서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])에 포함되는 유기 포토 다이오드(OPD1)의 전하로부터 생성된 제1 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제1 칼럼 라인(OC0)을 통해 출력될 수 있다.
한편 첫 번째 스캔 주기(H1)에서는, 주소 [0,0]에 대응하는 픽셀(PX[0,0])의 전송 트랜지스터(TX1)가 턴-온될 수 있다. 반면, 다른 픽셀들에 포함되는 전송 트랜지스터들(TX2-TX4, TX9-TX12)는 모두 턴-오프 상태를 유지할 수 있다. 따라서, 주소 [0,0]에 대응하는 픽셀(PX[0,0])에 포함되는 반도체 포토 다이오드(SPD1)의 전하로부터 생성된 제2 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제2 칼럼 라인(SC0)을 통해 출력될 수 있다. 상기와 같은 방식으로 스캔 주기들(H1-H8)마다 하나의 픽셀에 포함되는 제1 픽셀 회로와 제2 픽셀 회로가 제1 칼럼 라인(OC0) 및 제2 칼럼 라인(SC0)에 연결될 수 있다.
다음으로 도 13은 도 10에 도시한 제3 픽셀 그룹(503) 및 제4 픽셀 그룹(504)에 대응할 수 있다. 도 13을 참조하면, 제3 픽셀 그룹(503)에 포함되는 4개의 픽셀들과, 제4 픽셀 그룹(504)에 포함되는 4개의 픽셀들 각각은 제1 픽셀 회로와 제2 픽셀 회로를 포함할 수 있다. 제3 픽셀 그룹(503)과 제4 픽셀 그룹(503)에 포함되는 제1 픽셀 회로들은 하나의 제1 칼럼 라인(OC1)을 공유하며, 마찬가지로 제2 픽셀 회로들은 하나의 제2 칼럼 라인(SC1)을 공유할 수 있다.
다만, 제3 픽셀 그룹(503)과 제4 픽셀 그룹(504)에 포함되는 제1 픽셀 회로들이 공유하는 제1 칼럼 라인(OC1)은, 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502)에 포함되는 제1 픽셀 회로들이 공유하는 제1 칼럼 라인(OC0)과 다를 수 있다. 또한, 제3 픽셀 그룹(503)과 제4 픽셀 그룹(504)에 포함되는 제2 픽셀 회로들이 공유하는 제2 칼럼 라인(SC1)은, 제1 픽셀 그룹(501)과 제2 픽셀 그룹(502)에 포함되는 제2 픽셀 회로들이 공유하는 제2 칼럼 라인(SC0)과 다를 수 있다. 따라서, 제1 픽셀 그룹(501) 및 제2 픽셀 그룹(502)에 포함되는 픽셀들과, 제3 픽셀 그룹(503) 및 제4 픽셀 그룹(504)에 포함되는 픽셀들로부터 동시에 픽셀 신호가 검출될 수 있다.
일 실시예로, 첫 번째 스캔 주기(H1)에서는, 주소 [4,0]에 대응하는 픽셀(PX[4,0])에 포함된 선택 트랜지스터(OS5)가 턴-온되고, 나머지 선택 트랜지스터들(OS6-OS8, OS13-OS16)은 모두 턴-오프될 수 있다. 따라서, 주소 [4,0]에 대응하는 픽셀(PX[4,0])에 포함되는 유기 포토 다이오드(OPD5)의 전하로부터 생성된 제1 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제1 칼럼 라인(OC1)을 통해 출력될 수 있다.
또한, 첫 번째 스캔 주기(H1)에서는, 주소 [4,0]에 대응하는 픽셀(PX[4,0])의 전송 트랜지스터(TX5)가 턴-온되고, 다른 전송 트랜지스터들(TX6-TX8, TX13-TX16)는 모두 턴-오프될 수 있다. 따라서, 주소 [4,0]에 대응하는 픽셀(PX[4,0])에 포함되는 반도체 포토 다이오드(SPD5)의 전하로부터 생성된 제2 픽셀 신호가, 첫 번째 스캔 주기(H1) 동안 제2 칼럼 라인(SC1)을 통해 출력될 수 있다. 따라서, 도 11a 및 도 11b에 도시한 실시예와 같이, 서로 다른 제1 칼럼 라인(OC0, OC1) 또는 서로 다른 제2 칼럼 라인(SC0, SC1)을 공유하는 픽셀 그룹들에 포함되는 픽셀들로부터, 제1 픽셀 신호 및 제2 픽셀 신호가 동시에 검출될 수 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서가 적용될 수 있는 전자 기기를 나타낸 도이다.
도 14를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(1010)는 컴퓨터 장치(1000)에 적용될 수 있다. 도 14에 도시한 실시예에 따른 컴퓨터 장치(1000)는 이미지 센서(1010) 외에 입출력 장치(1020), 메모리(1030), 프로세서(1040), 및 포트(1050) 등을 포함할 수 있다. 이외에 컴퓨터 장치(1000)는 유무선 통신 장치, 전원 장치 등을 더 포함할 수 있다. 도 14에 도시된 구성 요소 가운데, 포트(1050)는 컴퓨터 장치(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 컴퓨터 장치(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
프로세서(1040)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1040)는 중앙 처리 장치(CPU) 또는 마이크로프로세서 유닛(MCU)일 수 있으며, 버스(1060)를 통해 메모리 장치(1030), 입출력 장치(1020), 이미지 센서(1010) 및 포트(1050)에 연결된 다른 장치들과 통신할 수 있다.
메모리(1030)는 컴퓨터 장치(1000)의 동작에 필요한 데이터, 또는 멀티미디어 데이터 등을 저장하는 저장 매체일 수 있다. 메모리(1030)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리나, 또는 플래시 메모리 등과 같은 비휘발성 메모리를 포함할 수 있다. 또한 메모리(1030)는 저장장치로서 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및 광학 드라이브(ODD) 중 적어도 하나를 포함할 수도 있다. 입출력 장치(1020)는 사용자에게 제공되는 키보드, 마우스, 터치스크린 등과 같은 입력 장치 및 디스플레이, 오디오 출력부 등과 같은 출력 장치를 포함할 수 있다.
이미지 센서(1010)는 버스(1060) 또는 다른 통신 수단에 의해 프로세서(1040)와 연결될 수 있다. 프로세서(1040)는 도 1에 도시한 이미지 프로세서(20)의 기능을 실행할 수 있다. 이미지 센서(1010)는 본 발명의 다양한 실시예를 포함할 수 있다.
즉, 이미지 센서(1010)는 복수의 픽셀들을 포함하고, 서로 인접한 둘 이상의 픽셀들이 모여서 픽셀 그룹을 형성할 수 있다. 하나의 픽셀 그룹 내에서 픽셀들 각각에 포함되는 픽셀 회로가 하나의 칼럼 라인을 공유함으로써, 각각의 스캔 주기 동안, 같은 픽셀에 포함되는 픽셀 회로들로부터 픽셀 신호를 검출할 수 있다. 따라서, 픽셀 신호를 검출할 때, 픽셀들 내에서 서로 적층된 유기 포토 다이오드와 반도체 포토 다이오드에서 발생하는 커플링 성분을 효과적으로 제거할 수 있으므로, 수평 방향의 고정 패턴 잡음 발생을 억제할 수 있다. 또한, 각 스캔 주기마다 서로 다른 픽셀에 포함되는 픽셀 회로들로부터 픽셀 신호가 검출되는 것을 막을 수 있기 때문에, 이미지 데이터의 재배열 프로세스를 단순화할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100A, 100B, 200A, 200B: 픽셀
401-408, 501-508: 픽셀 그룹들
OC0, OC1: 제1 칼럼 라인들
SC0, SC1: 제1 칼럼 라인들

Claims (10)

  1. 일 방향을 따라 연장되는 복수의 로우 라인들;
    복수의 제1 칼럼 라인들 및 복수의 제2 칼럼 라인들을 포함하며, 상기 로우 라인들과 교차하는 복수의 칼럼 라인들; 및
    상기 로우 라인들 및 상기 칼럼 라인들을 따라 배치되는 복수의 픽셀들 중 두 개 이상의 픽셀들을 각각 포함하는 복수의 픽셀 그룹들; 을 포함하며,
    상기 픽셀들 각각은 제1 광전 소자에 연결되는 제1 픽셀 회로 및 제2 광전 소자에 연결되는 제2 픽셀 회로를 포함하고,
    상기 픽셀 그룹들 각각에서 상기 일 방향을 따라 배치되는 일부의 픽셀들에 포함되는 상기 제1 픽셀 회로들은 상기 제1 칼럼 라인들 중 하나를 공유하고, 상기 일부의 픽셀들에 포함되는 상기 제2 픽셀 회로들은 상기 제2 칼럼 라인들 중 하나를 공유하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 광전 소자는 유기 포토 다이오드이며, 상기 제2 광전 소자는 반도체 포토 다이오드인 이미지 센서.
  3. 제1항에 있어서,
    상기 픽셀 그룹들 각각에 포함되는 상기 제1 픽셀 회로들은 하나의 상기 제1 칼럼 라인에 순차적으로 연결되며, 상기 픽셀 그룹들 각각에 포함되는 상기 제2 픽셀 회로들은 하나의 상기 제2 칼럼 라인에 순차적으로 연결되는 이미지 센서.
  4. 제3항에 있어서,
    상기 픽셀 그룹들 각각에서, 상기 제1 픽셀 회로들이 하나의 상기 제1 칼럼 라인에 연결되는 순서와 상기 제2 픽셀 회로들이 하나의 상기 제2 칼럼 라인에 연결되는 순서는 서로 같은 이미지 센서.
  5. 제1항에 있어서,
    상기 제1 픽셀 회로들 각각은, 상기 제1 광전 소자에서 생성되는 전하가 축적되는 플로팅 디퓨전, 상기 플로팅 디퓨전의 전압을 리셋하는 리셋 트랜지스터, 상기 플로팅 디퓨전의 전압을 증폭하여 제1 픽셀 신호를 생성하는 소스 팔로워 트랜지스터, 및 상기 제1 칼럼 라인으로 상기 제1 픽셀 신호를 출력하는 선택 트랜지스터를 포함하며,
    상기 플로팅 디퓨전은 비아(via)를 통해 상기 제1 광전 소자와 직접 연결되는 이미지 센서.
  6. 제1항에 있어서,
    상기 제2 픽셀 회로들 각각은, 상기 제2 광전 소자에서 생성되는 전하가 축적되는 플로팅 디퓨전, 상기 플로팅 디퓨전의 전압을 리셋하는 리셋 트랜지스터, 상기 제2 광전 소자에서 생성되는 전하를 상기 플로팅 디퓨전에 전달하는 전송 트랜지스터, 상기 플로팅 디퓨전의 전압을 증폭하여 제2 픽셀 신호를 생성하는 소스 팔로워 트랜지스터, 및 상기 제2 칼럼 라인으로 상기 제2 픽셀 신호를 출력하는 선택 트랜지스터를 포함하는 이미지 센서.
  7. 제6항에 있어서,
    하나의 상기 제2 칼럼 라인을 공유하는 상기 제2 픽셀 회로들은, 상기 플로팅 디퓨전, 상기 소스 팔로워 트랜지스터, 상기 리셋 트랜지스터, 및 상기 선택 트랜지스터를 공유하는 이미지 센서.
  8. 제1항에 있어서,
    소정의 스캔 주기마다 상기 픽셀들 중 일부를 선택하고, 선택한 픽셀들 각각에 포함되는 상기 제1 픽셀 회로 및 상기 제2 픽셀 회로에 제1 스캔 신호 및 제2 스캔 신호를 각각 입력하는 로우 드라이버;
    상기 제1 칼럼 라인들과 연결되고, 상기 선택한 픽셀들 각각에 포함되는 상기 제1 픽셀 회로가 출력하는 제1 픽셀 신호를 검출하는 제1 리드아웃 회로; 및
    상기 제2 칼럼 라인들과 연결되고, 상기 선택한 픽셀들 각각에 포함되며 상기 제1 픽셀 회로와 다른 상기 제2 픽셀 회로가 출력하는 제2 픽셀 신호를 검출하는 제2 리드아웃 회로; 를 포함하는 이미지 센서.
  9. 복수의 로우 라인들 및 복수의 칼럼 라인들을 따라 배열되는 복수의 픽셀들을 포함하는 이미지 센서에 있어서, 상기 픽셀들 각각은,
    제1 파장 대역의 빛으로부터 제1 전하들을 생성하는 유기 포토 다이오드;
    상기 제1 파장 대역과 다른 제2 파장 대역의 빛으로부터 제2 전하들을 생성하며, 상기 유기 포토 다이오드와 적층되는 반도체 포토 다이오드;
    상기 칼럼 라인들에 포함되는 제1 칼럼 라인들과 연결되며, 상기 제1 전하들로부터 제1 픽셀 신호를 생성하는 제1 픽셀 회로; 및
    상기 칼럼 라인들에 포함되는 제2 칼럼 라인들과 연결되며, 상기 제2 전하들로부터 제2 픽셀 신호를 생성하는 제2 픽셀 회로; 를 포함하며,
    상기 픽셀들 각각에 포함되는 상기 제1 픽셀 회로와 상기 제2 픽셀 회로는 하나의 스캔 주기 내에서 상기 제1 칼럼 라인 및 상기 제2 칼럼 라인에 각각 연결되며,
    상기 픽셀들 중 서로 인접한 두 개 이상의 픽셀들은 하나의 픽셀 그룹을 제공하며, 상기 하나의 픽셀 그룹에서 상기 복수의 로우 라인들이 연장되는 일 방향으로 인접하는 일부의 픽셀들은 하나의 상기 제1 칼럼 라인 및 하나의 상기 제2 칼럼 라인에 공통으로 연결되는 이미지 센서.
  10. 제9항에 있어서,
    상기 제1 전하와 상기 제2 전하는 서로 다른 도전형을 갖는 이미지 센서.


KR1020160159663A 2016-11-28 2016-11-28 이미지 센서 KR102672607B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160159663A KR102672607B1 (ko) 2016-11-28 2016-11-28 이미지 센서
US15/632,751 US10355051B2 (en) 2016-11-28 2017-06-26 Semiconductor device
CN201710781134.5A CN108122936B (zh) 2016-11-28 2017-09-01 图像传感器
US16/437,619 US20190296087A1 (en) 2016-11-28 2019-06-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159663A KR102672607B1 (ko) 2016-11-28 2016-11-28 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180060309A KR20180060309A (ko) 2018-06-07
KR102672607B1 true KR102672607B1 (ko) 2024-06-07

Family

ID=62190981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159663A KR102672607B1 (ko) 2016-11-28 2016-11-28 이미지 센서

Country Status (3)

Country Link
US (2) US10355051B2 (ko)
KR (1) KR102672607B1 (ko)
CN (1) CN108122936B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6920110B2 (ja) * 2017-06-13 2021-08-18 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
KR102358317B1 (ko) * 2017-07-20 2022-02-08 에스케이하이닉스 주식회사 이미지 센서
US10819936B2 (en) * 2019-02-13 2020-10-27 Omnivision Technologies, Inc. Bias circuit for use with divided bit lines
CN110784634B (zh) * 2019-11-15 2021-10-29 Oppo广东移动通信有限公司 图像传感器、控制方法、摄像头组件及移动终端
US11069402B1 (en) * 2020-03-17 2021-07-20 Globalfoundries U.S. Inc. Integrated pixel and three-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
WO2023146907A1 (en) * 2022-01-25 2023-08-03 University Of Southern California Embedded rom-based multi-bit, multi-kernel, multi-channel weights in individual pixels for in-pixel computing
WO2024092503A1 (en) * 2022-11-01 2024-05-10 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Imaging device and imaging system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769535B2 (ja) 2005-10-06 2011-09-07 富士フイルム株式会社 固体撮像素子
JP4866656B2 (ja) 2006-05-18 2012-02-01 富士フイルム株式会社 光電変換膜積層型カラー固体撮像装置
JP4887079B2 (ja) 2006-06-06 2012-02-29 富士フイルム株式会社 光電変換膜積層型固体撮像素子
JP4701130B2 (ja) 2006-06-15 2011-06-15 富士フイルム株式会社 光電変換膜積層型カラー固体撮像素子
KR20110085768A (ko) * 2010-01-21 2011-07-27 삼성전자주식회사 Ｃｍｏｓ 이미지 센서, 상기 이미지 센서의 데이터 리드아웃 방법, 및 상기 이미지 센서를 포함하는 전자 시스템
WO2012105259A1 (ja) 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP6183718B2 (ja) * 2012-06-25 2017-08-23 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
JP6368115B2 (ja) * 2013-05-10 2018-08-01 キヤノン株式会社 固体撮像装置およびカメラ
KR102105284B1 (ko) 2013-06-21 2020-04-28 삼성전자 주식회사 이미지 센서, 이의 제조 방법, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
JP2015115345A (ja) 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
KR102136852B1 (ko) * 2013-12-30 2020-07-22 삼성전자 주식회사 Tfa 기반의 시모스 이미지 센서 및 그 동작방법
KR102140482B1 (ko) 2013-12-30 2020-08-04 삼성전자주식회사 적층형 이미지 센서의 단위 픽셀 및 이를 포함하는 적층형 이미지 센서
KR20150123088A (ko) * 2014-04-24 2015-11-03 삼성전자주식회사 스큐드 픽셀 구조를 갖는 이미지 센서를 포함하는 이미지 데이터 처리 장치
KR102292136B1 (ko) * 2014-04-28 2021-08-20 삼성전자주식회사 광전 변환 소자들을 포함하는 픽셀을 포함하는 이미지 센서와 이를 포함하는 이미지 처리 장치
KR102328769B1 (ko) * 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
CN108122936B (zh) 2021-11-30
US20190296087A1 (en) 2019-09-26
US10355051B2 (en) 2019-07-16
US20180151626A1 (en) 2018-05-31
KR20180060309A (ko) 2018-06-07
CN108122936A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102672607B1 (ko) 이미지 센서
KR102684972B1 (ko) 이미지 센서
US10714517B2 (en) Image sensor
KR102065633B1 (ko) 이미지 센서, 이의 동작 방법, 및 이를 포함하는 시스템
US20120268566A1 (en) Three-dimensional color image sensors having spaced-apart multi-pixel color regions therein
KR20140024707A (ko) 이미지 센서 및 이를 포함하는 전자 기기
US11665451B2 (en) Image sensor, imaging device having the image sensor, and operating method thereof
KR20200118723A (ko) 픽셀 그룹들을 포함하는 이미지 센서 및 이를 포함하는 전자 장치
KR102114343B1 (ko) 센싱 픽셀 및 이를 포함하는 이미지 센서
CN102025928A (zh) 图像传感器、用于操作其的方法及具有其的图像拾取设备
US11088193B2 (en) Image sensor and an image processing device including the same
CN108696701B (zh) 图像传感器
US20110109762A1 (en) Pixel and image processing devices having the same
KR102656526B1 (ko) 이미지 센서
TWI547171B (zh) 影像感測器
KR102037283B1 (ko) 이미지 센서, 이미지 신호 프로세서 및 이들을 포함하는 전자 장치
US20190371860A1 (en) Organic image sensors
KR20150084362A (ko) 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이
US11330201B2 (en) Light sensing circuit and image sensor including the same
US20240205566A1 (en) Image processing device and operation method thereof
KR20240130363A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)