JP6183718B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP6183718B2
JP6183718B2 JP2014522387A JP2014522387A JP6183718B2 JP 6183718 B2 JP6183718 B2 JP 6183718B2 JP 2014522387 A JP2014522387 A JP 2014522387A JP 2014522387 A JP2014522387 A JP 2014522387A JP 6183718 B2 JP6183718 B2 JP 6183718B2
Authority
JP
Japan
Prior art keywords
wiring
signal line
photoelectric conversion
feedback signal
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014522387A
Other languages
English (en)
Other versions
JPWO2014002367A1 (ja
Inventor
徳彦 玉置
徳彦 玉置
浩久 大槻
浩久 大槻
良平 宮川
良平 宮川
基範 石井
基範 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014002367A1 publication Critical patent/JPWO2014002367A1/ja
Application granted granted Critical
Publication of JP6183718B2 publication Critical patent/JP6183718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置に関し、特に多画素化に適用可能な画素回路配置に関する。
汎用半導体製造技術を流用しやすいＣＭＯＳイメージセンサは、近年イメージセンサの主流となり、更なる多画素化及び高感度化が進展しつつある。ＣＭＯＳイメージセンサはＣＣＤイメージセンサと同じく、シリコン基板に形成したフォトダイオードを光電変換素子として用いる。この場合、多画素化に伴う画素サイズ縮小により、フォトダイオード上面に位置する配線層により光電変換効率が悪化する課題が顕在化してきている。
このため、特許文献１には、シリコン基板上ではなく配線上に光電変換素子（光電変換膜）を形成する新しいイメージセンサ（積層型イメージセンサ）が提案されている。
特開２０１２−１９１６９号公報
上記積層型イメージセンサは、光電変換素子で生成された信号電荷をシリコン基板上のダイオード接合に転送して蓄積する必要がある。フォトダイオード（ＰＤ）を用いた従来型のＭＯＳセンサーでは、フォトダイオード内の信号電荷は全て蓄積ダイオードに移動させる（完全転送）ことが可能なのに対して、上記積層型イメージセンサでは、転送またはリセット時に発生するｋＴＣノイズと呼ばれる熱雑音により信号電荷を完全に転送することは困難である。
また、特許文献１には、積層型イメージセンサのこの熱雑音を打ち消す為のフィードバック回路及び画素構成などが提案されている。しかしながら、画素の微細化を進めてゆくと、３μｍ以下の微細画素サイズでは、上記フィードバック回路を導入するだけでは正確にノイズを打ち消すには不十分であることが判明してきた。具体的には、フィードバックは信号読み出しと同じく行毎に実行され、ある行のフィードバック動作を終えた後、フィードバック信号電圧は次行以降のフィードバック動作のため変化する。しかし、上記フィードバック信号電圧が印加される配線ノードと電荷蓄積ノードとの間には、有限のカップリング容量が存在する。これにより、上記フィードバック信号電圧の変化は上記カップリング容量を介して電荷蓄積ノードに重畳され誤差を生じさせてしまう。
本発明は上記課題に鑑みてなされたものであり、微細な画素セルにおいて低ノイズの画像を取得できる固体撮像装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、行列状に配置され、入射光に応じた画素信号を生成する複数の画素セルと、列毎に配置され、前記画素信号を周辺回路へ伝達する主信号線と、列毎に配置され、対応する列に属する前記画素セルに電源電圧を供給する電源配線と、列毎に配置され、前記周辺回路からのフィードバック信号を対応する列に属する前記画素セルに伝達するフィードバック信号線とを備え、前記複数の画素セルのそれぞれは、基板の上方に形成され、前記入射光を光電変換して信号電荷を生成する光電変換素子と、前記基板と前記光電変換素子との間に形成され、前記信号電荷に応じた電圧を出力する増幅トランジスタ及び当該増幅トランジスタのゲート端子をリセットするリセットトランジスタを構成する拡散層と、前記拡散層と前記光電変換素子との間に配置され、前記拡散層と前記光電変換素子とを電気接続する配線であって、前記信号電荷を蓄積する電荷蓄積ノードとを備え、前記フィードバック信号線と、前記電荷蓄積ノードの一部であるメタル配線と、前記主信号線及び前記電源配線の少なくとも一方とは、同じ層内に形成され、前記主信号線及び前記電源配線の少なくとも一方は、前記フィードバック信号線と前記メタル配線との間に配置されていることを特徴とする。
上記構成によれば、微細化された画素セルにおいて、フィードバック信号が印加されるフィードバック信号線と電荷蓄積ノードとの間に配置された電源配線及び主信号線の少なくとも一方が、フィードバック信号線と電荷蓄積ノードとを電気的にシールドする。これにより、フィードバック信号線と電荷蓄積ノードとの間のカップリング容量を低減することが可能となる。また、フィードバック信号線と電荷蓄積ノードとの間隔を接近させても十分小さな配線カップリング容量を達成できる。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となる。
また、前記複数の画素セルのそれぞれは、さらに、前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続するローカル配線を有し、前記フィードバック信号線は、前記ローカル配線と前記光電変換素子との間に積層配置された複数の配線層のうち、前記ローカル配線側から２層目以上の配線層に形成されている、としてもよい。
これにより、ローカル配線に近接する最下層の配線層にはフィードバック信号線が配置されないので、電荷蓄積ノードの一部を構成するローカル配線とフィードバック信号線との間隔を確保することができる。よって、フィードバック信号線と電荷蓄積ノードとの間のカップリング容量を低減することが可能となる。
また、前記複数の画素セルのそれぞれは、さらに、前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続する配線を有し、前記配線と前記フィードバック信号線とは、前記拡散層と前記光電変換素子との間に積層配置された複数の配線層に形成されている、としてもよい。
また、前記フィードバック信号線、前記主信号線及び前記電源配線は、前記複数の画素セルにおいて互いに平行に配置されている、としてもよい。
これにより、フィードバック信号線と電荷蓄積ノードとは、主信号線及び電源配線の少なくとも一方により、複数の画素セルで構成された画素部において均一かつ効果的に電気的にシールドされる。
また、本発明の一態様に係る固体撮像装置は、行列状に配置され、入射光に応じた画素信号を生成する複数の画素セルと、列毎に配置され、前記画素信号を周辺回路へ伝達し、かつ、前記画素信号に対応したフィードバック信号を対応する列に属する前記画素セルに伝達する主信号線と、列毎に配置され、対応する列に属する前記画素セルに電源電圧を供給する電源配線とを備え、前記複数の画素セルのそれぞれは、基板の上方に形成され、前記入射光を光電変換して信号電荷を生成する光電変換素子と、前記基板と前記光電変換素子との間に形成され、前記信号電荷に応じた電圧を出力する増幅トランジスタ及び当該増幅トランジスタのゲート端子をリセットするリセットトランジスタを構成する拡散層と、前記拡散層と前記光電変換素子との間に配置され、前記拡散層と前記光電変換素子とを電気接続する配線であって、前記信号電荷を蓄積する電荷蓄積ノードとを備え、前記主信号線と、前記電荷蓄積ノードの一部であるメタル配線と、前記電源配線とは、同じ層内に形成され、前記電源配線は、前記主信号線と前記メタル配線との間に配置されていることを特徴とする。
本構成は、ランダムノイズを打ち消すためのフィードバック信号線の機能と、画素信号を伝達する機能とを、主信号線が兼用している。本構成においても、微細化された画素セルにおいて、フィードバック信号が印加される主信号線と電荷蓄積ノードとの間に配置された電源配線が、主信号線と電荷蓄積ノードとを電気的にシールドする。これにより、主信号線と電荷蓄積ノードとの間のカップリング容量を低減することが可能となる。また、主信号線と電荷蓄積ノードとの間隔を接近させても十分小さな配線カップリング容量を達成できる。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となる。また、フィードバック信号の伝達専用のフィードバック信号線が省略されているので、画素回路を簡略化でき、高画素化が促進される。
また、前記複数の画素セルのそれぞれは、さらに、前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続するローカル配線を有し、前記主信号線は、前記ローカル配線と前記光電変換素子との間に積層配置された複数の配線層のうち、前記ローカル配線側から２層目以上の配線層に形成されている、としてもよい。
これにより、ローカル配線に近接する最下層の配線層には主信号線が配置されないので、電荷蓄積ノードの一部を構成するローカル配線と主信号線との間隔を確保することができる。よって、主信号線と電荷蓄積ノードとの間のカップリング容量を低減することが可能となる。
また、前記複数の画素セルのそれぞれは、さらに、前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続する配線を有し、前記配線と前記主信号線とは、前記拡散層と前記光電変換素子との間に積層配置された複数の配線層に形成されている、としてもよい。
また、前記主信号線及び前記電源配線は、前記複数の画素セルにおいて互いに平行に配置されている、としてもよい。
これにより、主信号線と電荷蓄積ノードとは、電源配線により、複数の画素セルで構成された画素部において均一かつ効果的に電気的にシールドされる。
また、前記光電変換素子は、光電変換膜を上部透明電極と下部画素電極とで挟まれた構造であり、前記下部画素電極は、前記電荷蓄積ノードと電気的に接続されている、としてもよい。
これにより、上部透明電極には正のバイアス電圧が印加され、入射光により光電変換膜で発生した電子正孔対のうち、正孔が下部画素電極へ移動する。上記正孔は、画素セル毎に下部画素電極で集められ、電荷蓄積ノードに効率よく蓄積される。
本発明に係る固体撮像装置によれば、微細化された画素セルにおいて、フィードバック信号が印加される配線と電荷蓄積ノードとの間に電源配線及び主信号線の少なくとも一方が配置されるので、当該配線と電荷蓄積ノードとの間のカップリング容量が低減される。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となる。
なお、本発明は微細セルで特に効果的ではあるが、３μｍを超えるような大きな画素セルにおいても更に特性を改善する手段として有効である。
図１は、実施の形態１に係る固体撮像装置の回路構成を示す図である。 図２は、実施の形態１に係る固体撮像装置の単位画素セルのレイアウト平面図である。 図３Ａは、実施の形態１に係る固体撮像装置の画素部の断面構造を示す図である。 図３Ｂは、実施の形態１に係る固体撮像装置の画素部断面構造の第１の変形例を示す図である。 図３Ｃは、実施の形態１に係る固体撮像装置の画素部断面構造の第２の変形例を示す図である。 図４は、配線カップリング容量とランダムノイズとの関係を表すグラフである。 図５は、電荷蓄積ノード及びフィードバック信号線の間隔と配線カップリング容量との関係を表すグラフである。 図６は、実施の形態２に係る固体撮像装置の回路構成を示す図である。 図７は、実施の形態２に係る固体撮像装置の単位画素セルのレイアウト平面図である。 図８Ａは、実施の形態２に係る固体撮像装置の画素部の断面構造を示す図である。 図８Ｂは、実施の形態２に係る固体撮像装置の画素部断面構造の第１の変形例を示す図である。 図８Ｃは、実施の形態２に係る固体撮像装置の画素部断面構造の第２の変形例を示す図である。 図９は、比較例に係る単位画素セルのレイアウト平面図である。 図１０は、比較例に係る画素部の断面構造を示す図である。 図１１は、実施の形態１または２に係る固体撮像装置を搭載した撮像装置の機能ブロック図である。
以下、実施の形態に係る固体撮像装置について、図面を参照しながらその詳細を説明する。
（実施の形態１）
図１は、実施の形態１に係る固体撮像装置の回路構成を示す図である。また、図２は、実施の形態１に係る固体撮像装置の単位画素セルのレイアウト平面図である。
本実施の形態に係る固体撮像装置１００は、行列状に単位画素セル２０が配置された画素部を有する。図１に記載された単位画素セル２０は、増幅トランジスタ２１と、リセットトランジスタ２２と、アドレストランジスタ２３と、光電変換素子２４と、これらを結線する配線とで構成された画素セルであり、入射光に応じた画素信号を生成する。
増幅トランジスタ２１のソースには、垂直方向に走る電源配線２７が接続されている。リセットトランジスタ２２のゲートには、水平方向に走るリセット信号線２８が接続され、ソースには垂直方向に走るフィードバック信号線３０が接続されている。アドレストランジスタ２３のゲートには、水平方向に走るアドレス信号線２９が接続され、ドレインには垂直方向に走る垂直信号線２６が接続されている。
垂直信号線２６は、列毎に配置され、画素信号を周辺回路へ伝達する主信号線である。電源配線２７は、列毎に配置され、対応する列に属する単位画素セル２０に電源電圧を供給する。フィードバック信号線３０は、列毎に配置され、周辺回路からのフィードバック信号を対応する列に属する単位画素セル２０に伝達する。
単位画素セル２０内の光電変換素子２４で生成された信号電荷は、電荷蓄積ノード２５で電圧に変換され、増幅トランジスタ２１で増幅され、画素信号として垂直信号線２６に出力される。画素信号が読み出された後、電荷蓄積ノード２５に蓄積された電荷はリセットされる。ここで、リセット後に残存するランダムノイズの乗った蓄積電荷を打ち消すために、フィードバック信号線３０とフィードバックアンプ３１とが１対で配置されている。フィードバックアンプ３１の負入力端子には垂直信号線２６が接続され、フィードバックアンプ３１の出力端子には、スイッチを介してフィードバック信号線３０が接続されている。
上記構成において、電荷蓄積ノード２５に蓄積された電荷がリセットトランジスタ２２によりリセットされる際（リセットトランジスタ２２が導通状態）には、電荷蓄積ノード２５に発生するランダムノイズは、増幅トランジスタ２１、アドレストランジスタ２３、垂直信号線２６、周辺回路の一部であるフィードバックアンプ３１及びフィードバック信号線３０を介して、リセットトランジスタ２２のソースに負帰還フィードバックされる。これにより、電荷蓄積ノード２５のノイズ成分が打ち消され、ランダムノイズを低減することができる。
積層型イメージセンサでは、信号電荷を転送またはリセットする際に、ランダムノイズが発生する。リセット時にランダムノイズが残存すると、次に蓄積される信号電荷は残存ノイズに加算される為、当該信号電荷を読み出す際に当該ランダムノイズが重畳された信号が出力されることになる。そこで、本実施の形態に係る固体撮像装置１００は、このランダムノイズを除去するためにフィードバック回路を備え、各単位画素セルから出力されたランダムノイズ信号を検知して、ランダムノイズが重畳された蓄積電荷を打ち消すように各単位画素セルへ信号をフィードバックさせる。
次に、本実施の形態に係る単位画素セル２０内の配置レイアウトについて説明する。単位画素セル２０は、例えば、０．９μｍ×０．９μｍのサイズを有する微細セルである。図２に示されるように、増幅トランジスタ２１とアドレストランジスタ２３とは、同一活性領域上で直列に接続されている。また、増幅トランジスタ２１のドレインには電源配線２７が接続され、アドレストランジスタ２３のソースには垂直信号線２６が接続されている。リセットトランジスタ２２は、増幅トランジスタ２１及びアドレストランジスタ２３とは異なる活性領域上に形成されており、リセットトランジスタ２２のドレインは、フィードバック信号線３０に接続されている。アドレストランジスタ２３及びリセットトランジスタ２２のゲートには、水平方向に走るアドレス信号線２９及びリセット信号線２８がそれぞれ接続されている。リセットトランジスタ２２のソースと増幅トランジスタ２１のゲートと光電変換素子２４とは、配線により結線され電荷蓄積ノード２５を構成している。上述した、各トランジスタ及び光電変換素子の配置レイアウトにより、図２に示された回路構成が実現される。光電変換素子２４で生成された信号電荷は、電荷蓄積ノード２５で電圧に変換され、増幅トランジスタ２１で増幅される。
ここで、本実施の形態に係る固体撮像装置１００の特徴を容易に把握するため、比較例を用いて説明する。
図９は、比較例に係る単位画素セルのレイアウト平面図である。同図に示された単位画素セル５２０では、フィードバック信号線３０及び電荷蓄積ノード２５が、それぞれ、リセットトランジスタ２２のドレイン及びソースに接続され隣接する。図４に示された従来のレイアウトでは、光電変換素子２４で生成された信号電荷に対する変換ゲインを高めることを目的として、電荷蓄積ノード２５の容量を抑制するために配線の引き回しを最短にすべくフィードバック信号線３０と電荷蓄積ノード２５とを隣接させる。しかし、この場合には、フィードバック信号線３０と電荷蓄積ノード２５との間の配線カップリング容量が大きくなってしまう。つまり、図９の画素レイアウトでは、画素構成上、フィードバック信号線３０と電荷蓄積ノード２５とで構成されるカップリング容量が誤差発生の原因となる。
これに対して、実施の形態１に係る固体撮像装置の単位画素セル２０では、図２に示されるように、リセットトランジスタ２２のソース、増幅トランジスタ２１のゲート及び光電変換素子２４を結線する電荷蓄積ノード２５が、電源配線２７に対してフィードバック信号線３０と反対側に配置されているので、電荷蓄積ノード２５とフィードバック信号線３０との間の配線カップリング容量の増大を回避することが可能となる。
上述した画素レイアウトを実現する断面構造について、図３Ａを用いて説明する。
図３Ａは、実施の形態１に係る固体撮像装置の画素部の断面構造を示す図である。同図に記載された断面図は、図２のレイアウト平面図におけるＡ−Ａ’線の断面図である。図３Ａに示されるように、Ｎ型拡散層２は、Ｐ型のシリコン基板１上に形成され、増幅トランジスタ２１及びリセットトランジスタ２２を構成する拡散層である。ローカル配線４は、Ｎ型拡散層２の上に形成され、増幅トランジスタ２１のゲート電極３とリセットトランジスタのソースとを接続する。なお、図３Ａでは、ローカル配線４は、一例として、Ｎ型ポリシリコンで形成されている。図１及び図２に記載された光電変換素子２４は、Ｎ型拡散層２の上方に形成され、下部電極９、有機材料からなる光電変換膜１０及び上部透明電極１１で構成されている。上部透明電極１１には正のバイアス電圧が印加され、マイクロレンズ１３及びカラーフィルタ１２を介して入射した光により光電変換膜１０で発生した電子正孔対のうち、正孔が下部電極９へ移動する。上記正孔は、単位画素セル２０毎に下部電極９で集められ、Ｃｕからなる第３配線層８、Ｃｕからなる第２配線層７、Ｃｕからなる第１配線層６、コンタクトプラグ５、シリコン基板１内に形成されリセットトランジスタ２２のソースとなるＮ型拡散層２、シリコン基板１上に形成され増幅トランジスタ２１のゲートとなるゲート電極３、ローカル配線４によって構成される電荷蓄積ノード２５に蓄積される。つまり、電荷蓄積ノード２５は、Ｎ型拡散層２と、光電変換素子２４との間に配置され、Ｎ型拡散層２と光電変換素子２４とを電気接続する配線であって信号電荷を蓄積する機能を有する。
垂直信号線２６、電源配線２７及びフィードバック信号線３０は、同方向に走るように、全て第２配線層７に配置されている。この配置状態で、電荷蓄積ノード２５のうちの第２配線層７の部分であるメタル配線４０と同一単位画素セル内に配置されたフィードバック信号線３０との間には電源配線２７が配置されている。これを実現するため、ローカル配線４へのコンタクトプラグ５の落とし場所を、フィードバック信号線３０から遠ざけている。これにより、メタル配線４０と同一単位画素セル２０内のフィードバック信号線３０との間に電源配線２７を配置するスペースが確保される。よって、メタル配線４０とフィードバック信号線３０との間の配線カップリング容量が抑制される。また、メタル配線４０と隣接単位画素セルに配置されたフィードバック信号線３０との間には垂直信号線２６が配置されている。つまり、フィードバック信号線３０と、電荷蓄積ノード２５の一部であるメタル配線４０と、垂直信号線２６と、電源配線２７とは、同じ第２配線層７内に形成され、垂直信号線２６及び電源配線２７は、それぞれ、フィードバック信号線３０とメタル配線４０との間に配置されている。
なお、本実施の形態における図３Ａでは、増幅トランジスタ２１のゲート電極３とリセットトランジスタ２２のソースとを接続する為にＮ型ポリシリコンを材料とするローカル配線４を用い、フィードバック信号線３０と電源配線２７との配置を入れ替えている。ローカル配線４は、画素内での配線であり、配線抵抗が高くとも問題がないことから、Ｎ型ポリシリコンが用いられている。これに対し、配線抵抗の問題を優先させる場合には、図３Ｂに表された本実施の形態の第１の変形例または図３Ｃに表された本実施の形態の第２の変形例で示されるように、上層配線と同様にＣｕ配線層数を増やし、最下層の第１配線層６を増幅トランジスタ２１のゲート電極３とリセットトランジスタ２２のソースとを接続する配線として用いることが出来る。図３Ｂに表された構造では、拡散層と光電変換素子との間に、第４配線層６０を含む４層の配線層が設けられている。また、図３Ｃに表された構造では、上記配線とフィードバック信号線３０とは、拡散層と光電変換素子との間に積層配置された複数の配線層に形成されている。
ここで、図１０に記載された比較例を用いて説明する。
図１０は、比較例に係る画素部の断面構造を示す図である。同図には、図９に示された単位画素セル５２０のレイアウト平面図におけるＢ−Ｂ’線の断面図が表されている。垂直信号線２６、電源配線２７及びフィードバック信号線３０が、同方向に走るように、全て第２配線層７に配置されている点は、図３Ａの断面構造と同様であるが、メタル配線４０と同一単位画素セル５２０内に配置されたフィードバック信号線３０とは隣接している。このメタル配線４０とフィードバック信号線３０との配置関係の場合には、メタル配線４０とフィードバック信号線３０との間の配線カップリング容量が増大してしまう。
図４は、配線カップリング容量とランダムノイズとの関係を表すグラフである。同図に表された特性図は、電荷蓄積ノード２５とフィードバック信号線３０との間の配線カップリング容量により、フィードバック回路を適用してもどの程度のランダムノイズが残存するかを示したものである。画素の微細化を進めるにつれ、電荷蓄積ノード２５とフィードバック信号線３０との間隔は狭くなっていく。これに呼応して上記配線カップリング容量が大きくなると、フィードバック回路を導入してもランダムノイズを充分に打ち消すことができないことを、発明者らは初めて見出した。これは、蓄積ダイオードに残存したノイズが配線カップリング容量を介してフィードバック電圧に帰還されることにより誤差を生じさせることによるものである。図４において、ランダムノイズが２ｅｌｅ（電子）に抑制された画像を出力するためには、上記配線カップリング容量は、少なくとも０．００５ｆＦを下回らなければならないことがわかる。
図５は、電荷蓄積ノード及びフィードバック信号線の間隔と配線カップリング容量との関係を表すグラフである。同図の横軸は、メタル配線４０とフィードバック信号線３０との間隔を示し、縦軸は配線カップリング容量値を示している。図中、実線は実施の形態１に係る単位画素セル２０における特性を表し、破線は比較例に係る単位画素セル５２０における特性を表す。
前述の図４で示した、配線カップリング容量が０．００５ｆＦである基準値を達成するには、従来構造を有する単位画素セル５２０では、メタル配線４０とフィードバック信号線３０との間隔を４００ｎｍ以上確保しなければならず、単位画素セルサイズとして１．５μｍ未満が要求される固体撮像装置ではレイアウト配置は困難である。
これに対して、実施の形態１に係る固体撮像装置１００が有する単位画素セル２０では、メタル配線４０とフィードバック信号線３０との間に垂直信号線２６または電源配線２７が挿入配置されていることにより、垂直信号線２６または電源配線２７がメタル配線４０とフィードバック信号線３０とを電気的にシールドする。また、フィードバック信号線３０、垂直信号線２６及び電源配線２７は、複数の単位画素セル２０において、互いに平行に配置されている。これにより、フィードバック信号線３０と電荷蓄積ノード２５とは、垂直信号線２６及び電源配線２７の少なくとも一方により、複数の単位画素セル２０で構成された画素部において均一かつ効果的に電気的にシールドされる。よって、メタル配線４０とフィードバック信号線３０との間隔を２００ｎｍに接近させても０．００５ｆＦ以下の配線カップリング容量を充分達成できる。なお、本実施の形態において、メタル配線４０とフィードバック信号線３０との間隔が２００ｎｍ程度であることは、画素の微細化に対して影響を与えない。
また、フィードバック信号線３０は、ローカル配線４と光電変換素子２４との間に積層配置された複数の配線層のうち、ローカル配線４側から２層目以上の配線層である第２配線層７に形成されている。これにより、ローカル配線４に近接する第１配線層６にはフィードバック信号線３０が配置されないので、電荷蓄積ノード２５の一部を構成するローカル配線４とフィードバック信号線３０との間隔を確保することができる。よって、フィードバック信号線３０と電荷蓄積ノード２５との間のカップリング容量を低減することが可能となる。
以上、本実施の形態に係る固体撮像装置１００は、光電変換素子２４とトランジスタの拡散層とが電荷蓄積ノード２５で結線されている単位画素セル２０と、当該単位画素セル２０からの画素信号を引き出す垂直信号線２６と、単位画素セル２０に電源電圧を供給する電源配線２７と、周辺回路から単位画素セル２０へ電圧をフィードバックするためのフィードバック信号線３０とを備える。ここで、固体撮像装置１００は、フィードバック信号線３０と同層に配置されたメタル配線４０とフィードバック信号線３０との間に垂直信号線２６または電源配線２７が同層で配置されている。
上記構成によれば、微細化された単位画素セル２０において、フィードバック信号が印加されるフィードバック信号線３０と電荷蓄積ノード２５との間に配置された電源配線２７及び垂直信号線２６の少なくとも一方が、フィードバック信号線３０と電荷蓄積ノード２５とを電気的にシールドする。これにより、メタル配線４０と電荷蓄積ノード２５との間のカップリング容量を低減することが可能となる。また、フィードバック信号線３０と電荷蓄積ノード２５との間隔を接近させても十分小さな配線カップリング容量を達成できる。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となる。
つまり、フィードバック信号線３０とメタル配線４０とが直接隣接することを回避する構成とすることにより、フィードバック信号線３０とメタル配線４０との間に存在する配線カップリング容量を低減させることが可能となる。これにより、フィードバック動作を終えた後に、次行以降のフィードバック動作のためフィードバック信号線の電圧が変化する場合でも、当該変化が寄生容量を介して電荷蓄積ノードに重畳され誤差を生じることを防止できる。よって、微細画素サイズ構造にフィードバック回路を導入しても、正確にノイズを打ち消し、低ノイズの画像を得ることが可能となる。
なお、本実施の形態では、配線カップリング容量が基準値（０．００５ｆＦ）より大きくなりやすい微細セルを例としたが、基準値を満たしている大きな画素セルに適用することによって更に特性を改善する為にも本実施の形態は有効である。
（実施の形態２）
図６は、実施の形態２に係る固体撮像装置の回路構成を示す図である。また、図７は、実施の形態２に係る固体撮像装置の単位画素セルのレイアウト平面図である。
本実施の形態に係る固体撮像装置１１０は、行列状に単位画素セル５０が配置された画素部を有する。図６に記載された単位画素セル５０は、増幅トランジスタ２１と、リセットトランジスタ２２と、アドレストランジスタ２３と、光電変換素子２４と、これらを結線する配線とで構成されている。増幅トランジスタ２１のソースには、垂直方向に走る電源配線２７が接続されている。リセットトランジスタ２２のゲートには、水平方向に走るリセット信号線２８が接続され、ソースには垂直方向に走る垂直信号線３２が接続されている。アドレストランジスタ２３のゲートには、水平方向に走るアドレス信号線２９が接続され、ドレインには垂直信号線２６が接続されている。
本実施の形態に係る固体撮像装置１１０は、実施の形態１に係る固体撮像装置１００がフィードバック信号線３０を垂直信号線２６と独立に配置しているのに対し、垂直信号線３２にフィードバック信号を伝達する機能を兼用させており、フィードバック信号線が存在しない点が異なる。実施の形態１では、電荷蓄積ノード２５に発生するランダムノイズは、フィードバックアンプ３１及びフィードバック信号線３０を用いて負帰還フィードバックすることにより低減させる。これに対して、本実施の形態では、フィードバックアンプの替わりに画素内の増幅トランジスタ２１、リセットトランジスタ２２及びアドレストランジスタ２３を用いてフィードバック動作を実現する。駆動力の低い画素内のトランジスタでフィードバック動作を行うため、動作周波数には制限が生じるが、回路の簡素化という利点を有する。
次に、本実施の形態に係る単位画素セル５０内の配置レイアウトについて説明する。単位画素セル５０は、実施の形態１に係る単位画素セル２０の構成と比較して、配線構成及び結線方法が異なっている。図７に示されるように、単位画素セル５０では、フィードバック信号線３０が省かれ、垂直信号線３２と２本の電源配線２７とが垂直方向に配置されている。垂直信号線３２は、列毎に配置され、画素信号を周辺回路へ伝達し、また、画素信号に対応したフィードバック信号を、対応する列に属する単位画素セル５０に伝達するする主信号線である。リセットトランジスタ２２のドレインは、アドレストランジスタ２３のソースと同じく垂直信号線３２に接続されている。本実施の形態に係る単位画素セル５０は、２本に分岐した電源配線２７で電荷蓄積ノード２５を挟み込むことにより、フィードバック信号を伝達する垂直信号線３２と電荷蓄積ノード２５との間の配線カップリング容量の増大を回避することが可能となる。
上述した画素レイアウトを実現する断面構造について、図８Ａを用いて説明する。
図８Ａは、実施の形態２に係る固体撮像装置の画素部の断面構造を示す図である。同図に記載された断面図は、図７のレイアウト平面図におけるＣ−Ｃ’線の断面図である。第２配線層７に配置された、２本に分岐した電源配線２７により、垂直信号線３２及びメタル配線４０が電気的にシールドされる。つまり、垂直信号線３２と、電荷蓄積ノード２５の一部であるメタル配線４０と、電源配線２７とは、同じ第２配線層７内に形成され、電源配線２７は、垂直信号線３２とメタル配線４０との間に配置されている。
上記構成によれば、微細化された単位画素セル５０において、フィードバック信号が印加される垂直信号線３２とメタル配線４０との間に配置された電源配線２７が、垂直信号線３２と電荷蓄積ノード２５とを電気的にシールドする。これにより、垂直信号線３２と電荷蓄積ノード２５との間のカップリング容量を低減することが可能となる。また、垂直信号線３２とメタル配線４０との間隔を接近させても十分小さな配線カップリング容量を達成できる。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となる。
また、垂直信号線３２及び電源配線２７は、複数の単位画素セル５０において、互いに平行に配置されている。これにより、垂直信号線３２と電荷蓄積ノード２５とは、電源配線２７により、複数の単位画素セル５０で構成された画素部において均一かつ効果的に電気的にシールドされる。
また、垂直信号線３２は、ローカル配線４と光電変換素子２４との間に積層配置された複数の配線層のうち、ローカル配線４側から２層目以上の配線層である第２配線層７に形成されている。これにより、ローカル配線４に近接する第１配線層６には垂直信号線３２が配置されないので、電荷蓄積ノード２５の一部を構成するローカル配線４と垂直信号線３２との間隔を確保することができる。よって、垂直信号線３２と電荷蓄積ノード２５との間のカップリング容量を低減することが可能となる。
なお、本実施の形態における図８Ａでは、増幅トランジスタ２１のゲート電極３とリセットトランジスタ２２のソースとを接続する為にＮ型ポリシリコンを材料とするローカル配線４を用い、フィードバック信号線３０と電源配線２７との配置を入れ替えている。ローカル配線４は、画素内での配線であり、配線抵抗が高くとも問題がないことから、Ｎ型ポリシリコンを用いられている。これに対し、実施の形態１と同様に、配線抵抗の問題を優先させる場合は、図８Ｂに表された本実施の形態の第１の変形例または、図８Ｃに表された本実施の形態の第２の変形例で示されるように、上層配線と同様にＣｕ配線層数を増やし、最下層の第１配線層６を増幅トランジスタ２１のゲート電極３とリセットトランジスタ２２のソースとを接続する配線として用いることが出来る。図８Ｂに表された構造では、拡散層と光電変換素子との間に、第４配線層６０を含む４層の配線層が設けられている。また、図８Ｃに表された構造では、上記配線と垂直信号線３２とは、拡散層と光電変換素子との間に積層配置された複数の配線層に形成されている。
以上、本実施の形態に係る固体撮像装置１１０は、垂直信号線３２にフィードバック信号を伝達する役割を持たせており、この場合には、メタル配線４０と垂直信号線３２との間に電源配線２７を同層で配置することにより、メタル配線４０と垂直信号線３２との間の配線カップリング容量を大幅に低減することが可能となる。
以上、本開示の固体撮像装置について、実施の形態１及び２に基づいて説明してきたが、本発明に係る固体撮像装置は、実施の形態１及び２に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置を内蔵した撮像装置（カメラ）など各種機器も本発明に含まれる。
図１１は、実施の形態１または２に係る固体撮像装置を搭載した撮像装置の機能ブロック図である。同図に記載された撮像装置は、固体撮像装置２００とＤＳＰ３００とを備える。
固体撮像装置２００は、実施の形態１または２に係る固体撮像装置１００または１１０であり、例えば、行列状に配置された単位画素セル２０または５０を行単位で選択し、画素のリセットや読み出しを制御する垂直走査回路と、当該単位画素セルから読み出された画素信号をＡＤ変換する列ＡＤ回路と、変換されたデジタル画素信号の読み出しを駆動する水平走査回路とを備える。
ＤＳＰ３００は、固体撮像装置２００から出力されたデジタル画素信号を受けて、カメラ信号処理として必要な、ガンマ補正、色補間処理や空間補間処理、オートホワイトバランスなどの処理を行うＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等である。また、ＤＳＰ３００は、ユーザで指定された各種の設定に従って、固体撮像装置２００の制御を行い、撮像装置の全体動作を統合するマイクロコンピュータ等である。イメージセンサである固体撮像装置２００から出力された信号はＤＳＰ３００で処理され最適なリセット電圧（ＶＲＧ、ＶＲＢ、ＶＲＲ）を算出し固体撮像装置２００にフィードバックしている。ここで、上記リセット電圧は、フィードバック信号線３０または垂直信号線３２から伝達されたフィードバック信号であってもよい。固体撮像装置２００とＤＳＰ３００とは、一つの半導体装置として製造することも可能であり、それにより、固体撮像装置２００を用いた電子機器を小型化することが可能である。
この固体撮像装置２００を備えた撮像装置は、微細化された画素セルにおいて、フィードバック信号が印加されるフィードバック信号線と電荷蓄積ノードとの間に配置された電源配線及び主信号線の少なくとも一方が、フィードバック信号線と電荷蓄積ノードとを電気的にシールドする。あるいは、微細化された画素セルにおいて、フィードバック信号が印加される主信号線と電荷蓄積ノードとの間に配置された電源配線が、主信号線と電荷蓄積ノードとを電気的にシールドする。これにより、フィードバック信号線と電荷蓄積ノードとの間のカップリング容量または主信号線と電荷蓄積ノードとの間のカップリング容量を低減することが可能となる。よって、フィードバック誤差が抑制され高精度にランダムノイズを打ち消すことが可能となり高画質の動画像を取得できる。
なお、実施の形態１及び２に係る固体撮像装置１００及び１１０において、単位画素セル２０及び５０は、それぞれ１つの光電変換素子、アドレストランジスタ、電荷蓄積ノード、リセットトランジスタ及び増幅トランジスタを有する構造、いわゆる１画素１セル構造をとっている。しかし、本発明の固体撮像装置は、上記１画素１セル構造のほか、複数の光電変換素子を含み、さらに、電荷蓄積ノード、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造であっても用いることが出来る。
また、実施の形態１及び２では、ｐ型ＭＯＳトランジスタを一例として適用したが、本発明はこれに限定を受けるものではない。例えばｎ型ＭＯＳトランジスタを採用することも可能である。
本発明は、特にデジタルスチルカメラやビデオカメラに有用であり、高精細かつ高画質の静止画像や滑らかな動画像が必要な固体撮像装置及びカメラに用いるのに最適である。
１ シリコン基板
２ Ｎ型拡散層
３ ゲート電極
４ ローカル配線
５ コンタクトプラグ
６ 第１配線層
７ 第２配線層
８ 第３配線層
９ 下部電極
１０ 光電変換膜
１１ 上部透明電極
１２ カラーフィルタ
１３ マイクロレンズ
２０、５０、５２０ 単位画素セル
２１ 増幅トランジスタ
２２ リセットトランジスタ
２３ アドレストランジスタ
２４ 光電変換素子
２５ 電荷蓄積ノード
２６、３２ 垂直信号線
２７ 電源配線
２８ リセット信号線
２９ アドレス信号線
３０ フィードバック信号線
３１ フィードバックアンプ
４０ メタル配線
６０ 第４配線層
１００、１１０、２００ 固体撮像装置

Claims (11)

  1. 行列状に配置され、入射光に応じた画素信号を生成する複数の画素セルと、
    列毎に配置され、前記画素信号を周辺回路へ伝達する主信号線と、
    列毎に配置され、対応する列に属する前記画素セルに電源電圧を供給する電源配線と、
    列毎に配置され、前記周辺回路からのフィードバック信号を対応する列に属する前記画素セルに伝達するフィードバック信号線とを備え、
    前記複数の画素セルのそれぞれは、
    基板の上方に形成され、前記入射光を光電変換して信号電荷を生成する光電変換素子と、
    前記基板と前記光電変換素子との間に形成され、前記信号電荷に応じた電圧を出力する増幅トランジスタ及び当該増幅トランジスタのゲート端子をリセットするリセットトランジスタを構成する拡散層と、
    前記拡散層と前記光電変換素子との間に配置され、前記拡散層と前記光電変換素子とを電気接続する配線であって、前記信号電荷を蓄積する電荷蓄積ノードとを備え、
    前記フィードバック信号線と、前記電荷蓄積ノードの一部であるメタル配線と、前記主信号線及び前記電源配線の少なくとも一方とは、同じ層内に形成され、前記主信号線及び前記電源配線の少なくとも一方は、前記フィードバック信号線と前記メタル配線との間に配置されている
    固体撮像装置。
  2. 前記フィードバック信号線と、前記メタル配線と、前記主信号線とは、同じ層内に形成され、前記主信号線は、前記フィードバック信号線と前記メタル配線との間に配置されている、
    請求項１に記載の固体撮像装置。
  3. 前記フィードバック信号線と、前記メタル配線と、前記電源配線とは、同じ層内に形成され、前記電源配線は、前記フィードバック信号線と前記メタル配線との間に配置されている、
    請求項１に記載の固体撮像装置。
  4. 前記複数の画素セルのそれぞれは、さらに、
    前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続するローカル配線を有し、
    前記フィードバック信号線は、前記ローカル配線と前記光電変換素子との間に積層配置された複数の配線層のうち、前記ローカル配線側から２層目以上の配線層に形成されている
    請求項１〜３のいずれか１項に記載の固体撮像装置。
  5. 前記複数の画素セルのそれぞれは、さらに、
    前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続する配線を有し、
    前記配線と前記フィードバック信号線とは、前記拡散層と前記光電変換素子との間に積層配置された複数の配線層に形成されている
    請求項１〜３のいずれか１項に記載の固体撮像装置。
  6. 前記フィードバック信号線、前記主信号線及び前記電源配線は、前記複数の画素セルにおいて互いに平行に配置されている
    請求項１〜３のいずれか１項に記載の固体撮像装置。
  7. 行列状に配置され、入射光に応じた画素信号を生成する複数の画素セルと、
    列毎に配置され、前記画素信号を周辺回路へ伝達し、かつ、前記画素信号に対応したフィードバック信号を対応する列に属する前記画素セルに伝達する主信号線と、
    列毎に配置され、対応する列に属する前記画素セルに電源電圧を供給する電源配線とを備え、
    前記複数の画素セルのそれぞれは、
    基板の上方に形成され、前記入射光を光電変換して信号電荷を生成する光電変換素子と、
    前記基板と前記光電変換素子との間に形成され、前記信号電荷に応じた電圧を出力する増幅トランジスタ及び当該増幅トランジスタのゲート端子をリセットするリセットトランジスタを構成する拡散層と、
    前記拡散層と前記光電変換素子との間に配置され、前記拡散層と前記光電変換素子とを電気接続する配線であって、前記信号電荷を蓄積する電荷蓄積ノードとを備え、
    前記主信号線と、前記電荷蓄積ノードの一部であるメタル配線と、前記電源配線とは、同じ層内に形成され、前記電源配線は、前記主信号線と前記メタル配線との間に配置されている
    固体撮像装置。
  8. 前記複数の画素セルのそれぞれは、さらに、
    前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続するローカル配線を有し、
    前記主信号線は、前記ローカル配線と前記光電変換素子との間に積層配置された複数の配線層のうち、前記ローカル配線側から２層目以上の配線層に形成されている
    請求項７に記載の固体撮像装置。
  9. 前記複数の画素セルのそれぞれは、さらに、
    前記拡散層の上に形成され、前記増幅トランジスタのゲート端子と前記リセットトランジスタのソース端子とを接続する配線を有し、
    前記配線と前記主信号線とは、前記拡散層と前記光電変換素子との間に積層配置された複数の配線層に形成されている
    請求項７に記載の固体撮像装置。
  10. 前記主信号線及び前記電源配線は、前記複数の画素セルにおいて互いに平行に配置されている
    請求項７に記載の固体撮像装置。
  11. 前記光電変換素子は、光電変換膜を上部透明電極と下部画素電極とで挟まれた構造であり、
    前記下部画素電極は、前記電荷蓄積ノードと電気的に接続されている
    請求項１〜１０のいずれか１項に記載の固体撮像装置。
JP2014522387A 2012-06-25 2013-05-20 固体撮像装置 Active JP6183718B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012142469 2012-06-25
JP2012142469 2012-06-25
PCT/JP2013/003186 WO2014002367A1 (ja) 2012-06-25 2013-05-20 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017137197A Division JP2017195410A (ja) 2012-06-25 2017-07-13 固体撮像装置

Publications (2)

Publication Number Publication Date
JPWO2014002367A1 JPWO2014002367A1 (ja) 2016-05-30
JP6183718B2 true JP6183718B2 (ja) 2017-08-23

Family

ID=49782569

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014522387A Active JP6183718B2 (ja) 2012-06-25 2013-05-20 固体撮像装置
JP2017137197A Pending JP2017195410A (ja) 2012-06-25 2017-07-13 固体撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017137197A Pending JP2017195410A (ja) 2012-06-25 2017-07-13 固体撮像装置

Country Status (3)

Country Link
US (5) US9653510B2 (ja)
JP (2) JP6183718B2 (ja)
WO (1) WO2014002367A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183718B2 (ja) * 2012-06-25 2017-08-23 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6344555B2 (ja) * 2014-05-28 2018-06-20 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6390856B2 (ja) * 2014-12-26 2018-09-19 パナソニックＩｐマネジメント株式会社 撮像装置
US10212372B2 (en) 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP2017118378A (ja) * 2015-12-25 2017-06-29 セイコーエプソン株式会社 画像読取装置及び半導体装置
US10355051B2 (en) * 2016-11-28 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device
JP6920652B2 (ja) 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN108878462B (zh) 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机系统
CN108987420B (zh) 2017-06-05 2023-12-12 松下知识产权经营株式会社 摄像装置
US10847555B2 (en) * 2017-10-16 2020-11-24 Panasonic Intellectual Property Management Co., Ltd. Imaging device with microlens having particular focal point
KR102572059B1 (ko) 2018-02-12 2023-08-29 삼성전자주식회사 유기 광전층을 가지는 이미지 센서 및 그 제조 방법
US11515437B2 (en) * 2019-12-04 2022-11-29 Omnivision Technologies, Inc. Light sensing system and light sensor with polarizer
WO2022021418A1 (zh) * 2020-07-31 2022-02-03 深圳市大疆创新科技有限公司 图像传感器及其制作方法、搭载图像传感器的成像装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144447A (en) * 1988-03-31 1992-09-01 Hitachi, Ltd. Solid-state image array with simultaneously activated line drivers
JP3966557B2 (ja) * 1995-08-11 2007-08-29 株式会社東芝 画像システム並びにそこで用いられる固体撮像装置半導体集積回路および差分出力方法
US6018187A (en) 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
JP2002050752A (ja) 2000-08-01 2002-02-15 Canon Inc 光電変換装置およびこれを用いた撮像システム
JP2003007995A (ja) * 2001-06-20 2003-01-10 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP3793202B2 (ja) * 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
JP2005244355A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラ
JP4365247B2 (ja) 2004-03-17 2009-11-18 富士フイルム株式会社 光電変換膜積層型固体撮像素子
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
JP2006094249A (ja) * 2004-09-27 2006-04-06 Olympus Corp 固体撮像装置
JP2007011095A (ja) * 2005-07-01 2007-01-18 Hitachi Displays Ltd 液晶表示装置
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
FR2912077B1 (fr) 2007-02-06 2009-05-01 Eads Europ Aeronautic Defence Dispositif de maintien et de depose de matiere composite thermoplastique sur un outillage de mise en forme et procede de fabrication d'une piece composite
JP4990859B2 (ja) * 2007-09-07 2012-08-01 ドンブ ハイテック カンパニー リミテッド イメージセンサ及びその製造方法
US7960768B2 (en) * 2008-01-17 2011-06-14 Aptina Imaging Corporation 3D backside illuminated image sensor with multiplexed pixel structure
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JPWO2011058684A1 (ja) * 2009-11-12 2013-03-28 パナソニック株式会社 固体撮像装置
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
US20110156195A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
US20110156197A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
JP5422455B2 (ja) 2010-03-23 2014-02-19 パナソニック株式会社 固体撮像装置
JP2011249461A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 固体撮像装置
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5709418B2 (ja) * 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP2012015424A (ja) * 2010-07-02 2012-01-19 Panasonic Corp 固体撮像装置
JP2012015400A (ja) * 2010-07-02 2012-01-19 Canon Inc 固体撮像装置
JP5470181B2 (ja) * 2010-07-09 2014-04-16 パナソニック株式会社 固体撮像装置
JP2012019169A (ja) 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置
JP5530839B2 (ja) * 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
JP5934930B2 (ja) * 2011-02-04 2016-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその駆動方法
JPWO2012117670A1 (ja) * 2011-03-01 2014-07-07 パナソニック株式会社 固体撮像装置
JP6124217B2 (ja) * 2011-04-28 2017-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置及びそれを用いたカメラシステム
WO2012160802A1 (ja) * 2011-05-24 2012-11-29 パナソニック株式会社 固体撮像装置
CN103620783B (zh) * 2011-06-23 2016-08-17 松下电器产业株式会社 固体摄像装置
CN103703760B (zh) * 2011-08-04 2017-08-25 松下知识产权经营株式会社 固体摄像装置以及开关电路
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9601538B2 (en) * 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films
JP6183718B2 (ja) * 2012-06-25 2017-08-23 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2014002365A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
CN104520993B (zh) * 2012-08-09 2017-07-28 松下知识产权经营株式会社 固体摄像装置
WO2014087552A1 (ja) * 2012-12-05 2014-06-12 パナソニック株式会社 固体撮像装置
WO2014208047A1 (ja) * 2013-06-24 2014-12-31 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
US9967501B2 (en) * 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
US10212372B2 (en) * 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US20210005650A1 (en) 2021-01-07
US20190013340A1 (en) 2019-01-10
WO2014002367A1 (ja) 2014-01-03
US20150115339A1 (en) 2015-04-30
US20230223410A1 (en) 2023-07-13
US20170221944A1 (en) 2017-08-03
JPWO2014002367A1 (ja) 2016-05-30
US10103181B2 (en) 2018-10-16
JP2017195410A (ja) 2017-10-26
US9653510B2 (en) 2017-05-16
US10818707B2 (en) 2020-10-27
US11605656B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
JP6183718B2 (ja) 固体撮像装置
JP7241308B2 (ja) 撮像装置およびその駆動方法
KR101799262B1 (ko) 촬상소자 및 촬상장치
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
JP5688540B2 (ja) 固体撮像装置およびカメラ
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
JP6334203B2 (ja) 固体撮像装置、および電子機器
JP5967192B2 (ja) 固体撮像装置及び電子機器
JP2006073736A (ja) 光電変換装置、固体撮像装置及び固体撮像システム
JP2013080797A (ja) 固体撮像装置およびカメラ
US20150163464A1 (en) Solid-state imaging device
US9924120B2 (en) Pixel unit and image sensor
WO2011117949A1 (ja) 固体撮像装置
JP2013030510A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP2017139498A (ja) 固体撮像装置、および電子機器
WO2010090166A1 (ja) 固体撮像装置
JP2012099841A (ja) 光電変換装置の製造方法
JP5515372B2 (ja) 固体撮像素子
JP2010040997A (ja) 固体撮像素子
JP2015023117A (ja) 固体撮像素子および撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170713

R151 Written notification of patent or utility model registration

Ref document number: 6183718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151