KR20140047505A

KR20140047505A - 이미지 센서의 센싱 방법

Info

Publication number: KR20140047505A
Application number: KR1020130044293A
Authority: KR
Inventors: 정주환; 민동기; 진영구; 홍석용
Original assignee: 삼성전자주식회사
Priority date: 2012-10-12
Filing date: 2013-04-22
Publication date: 2014-04-22

Abstract

각각이 로우 라인들 각각 및 컬럼 라인들 각각과 접속된 픽셀들을 포함하는 이미지 센서의 센싱 방법은 스위치 신호들에 응답하여 상기 복수의 컬럼 라인들 중 한 쌍의 컬럼 라인들을 접속시키는 단계, 및 상기 접속된 한 쌍의 컬럼 라인들 각각과 접속된 제1픽셀과 제2픽셀 각각으로부터 출력되는 제1신호와 제2신호에 따라 결정되는 제1픽셀 신호를 감지하는 단계를 포함한다.

Description

이미지 센서의 센싱 방법{Sensing method of image sensor}

본 발명의 개념에 따른 실시 예는 이미지 센서에 관한 것으로, 특히 싱글(single) 트랜지스터 구조를 가지는 픽셀들을 포함하는 이미지 센서의 센싱 방법에 관한 것이다.

이미지 센서는 광학 이미지(optical image)를 전기적 신호로 변환하는 장치이다. 상기 이미지 센서는 복수의 픽셀들을 포함한다. 상기 복수의 픽셀들 각각이 전송(transfer) 트랜지스터, 리셋(reset) 트랜지스터, 선택(selection) 트랜지스터, 및 소스 팔로워(source follower) 트랜지스터를 포함할 때, 상기 픽셀들은 4T 픽셀들이라고 호칭될 수 있다.

기술이 발전함에 따라 픽셀의 사이즈는 감소하였다. 즉, 4T 픽셀 대신에 하나의 트랜지스터 구조를 가지는 픽셀이 개발되었다.

하지만, 상기 하나의 트랜지스터 구조를 가지는 픽셀들을 포함하는 이미지 센서의 구체적인 센싱 방법에 대해서는 아직 알려지지 않았다.

본 발명이 이루고자 하는 기술적인 과제는 하나의 트랜지스터 구조를 가지는 픽셀들을 포함하는 이미지 센서의 센싱 방법을 제공하는 것이다.

본 발명의 일 실시 예에 따른 각각이 로우 라인들 각각 및 컬럼 라인들 각각과 접속된 픽셀들을 포함하는 이미지 센서의 센싱 방법은 스위치 신호들에 응답하여 상기 복수의 컬럼 라인들 중 한 쌍의 컬럼 라인들을 접속시키는 단계, 및 상기 접속된 한 쌍의 컬럼 라인들 각각과 접속된 제1픽셀과 제2픽셀 각각으로부터 출력되는 제1신호와 제2신호에 따라 결정되는 제1픽셀 신호를 감지하는 단계를 포함한다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 접속된 한 쌍의 컬럼 라인들 중 어느 하나와 접속된 픽셀들을 제외한 나머지 픽셀들에서 광전자를 축적(integrate)하기 위해 상기 로우 라인들 각각에 제1전압 신호를 인가하는 단계를 더 포함할 수 있다.

상기 접속된 한 쌍의 컬럼 라인들 중 어느 하나와 접속된 픽셀들은 금속(metal)에 의해 가려(shield)진다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 제1신호와 상기 제2신호를 출력하기 위해 상기 한 쌍의 컬럼 라인들 각각에 서로 다른 전압 레벨을 가지는 제1컬럼 전압 신호와 제2컬럼 전압 신호를 인가하는 단계를 더 포함할 수 있다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 제1신호와 상기 제2신호를 출력하기 위해 상기 제1픽셀 및 상기 제2픽셀과 접속된 로우 라인에 제1전압 신호를 인가하는 단계를 더 포함할 수 있다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 스위치 신호들에 응답하여 상기 접속된 컬럼 라인들을 분리시키고(disconnect), 상기 분리된 컬럼 라인들 중 어느 하나와 인접한 컬럼 라인과, 상기 분리된 컬럼 라인들 중 어느 하나를 접속시키는 단계, 및 상기 제2신호와 상기 인접한 컬럼 라인과 접속한 제3픽셀로부터 출력되는 제3신호에 따라 결정되는 제2픽셀 신호를 감지하는 단계를 더 포함할 수 있다.

상기 제1픽셀 신호와 상기 제2픽셀 신호는 순차적으로 감지된다.

본 발명의 다른 실시 예에 따른 각각이 제1로우 라인들 각각 및 홀수번째 컬럼 라인들 각각과 접속된 홀수번째 픽셀들과 각각이 제2로우 라인들 각각 및 짝수번째 컬럼 라인들 각각과 접속된 짝수번째 픽셀들을 포함하는 이미지 센서의 센싱 방법은 스위치 신호들에 응답하여 상기 홀수번째 컬럼 라인들 각각과 상기 짝수번째 컬럼 라인들 각각을 접속시키는 단계, 및 각각이 상기 접속된 컬럼 라인들 각각과 접속된 제1픽셀과 제2픽셀 각각으로부터 출력되는 제1신호와 제2신호에 따라 결정되는 복수의 픽셀 신호들을 감지하는 단계를 포함한다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 짝수번째 컬럼 라인들 각각과 접속된 픽셀들에서 광전자를 축적하기 위해 상기 제2로우 라인들 각각에 제1전압 신호를 인가하는 단계를 더 포함할 수 있다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 홀수번째 컬럼 라인들 각각과 접속된 픽셀들에서 광전자를 축적하지 않기 위해 상기 제1로우 라인들 각각에 제2전압 신호를 인가하는 단계를 더 포함할 수 있다.

실시 예에 따라 상기 이미지 센서의 센싱 방법은 상기 제1신호와 상기 제2신호를 출력하기 위해 상기 홀수번째 컬럼 라인들과 상기 짝수번째 컬럼 라인들 각각에 서로 다른 전압 레벨을 가지는 제1컬럼 전압 신호와 제2컬럼 전압 신호를 인가하는 단계를 더 포함할 수 있다.

상기 복수의 픽셀 신호들은 동시에 감지된다.

본 발명의 실시 예에 따른 이미지 센서의 센싱 방법은 스위치 회로를 이용함으로써 하나의 트랜지스터 구조를 가지는 픽셀들로부터 출력되는 신호들을 센싱할 수 있다.

도 1은 본 발명의 실시 예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 2 내지 도 6 각각은 도 1에 도시된 이미지 센서의 일 실시 예에 따른 센싱 방법을 설명하기 위한 픽셀 어레이를 나타내는 블록도이다.
도 7은 도 1에 도시된 이미지 센서의 센싱 방법을 설명하기 위한 등가 회로를 나타내는 블록도이다.
도 8 내지 도 11 각각은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 센싱 방법을 설명하기 위한 픽셀 어레이를 나타내는 블록도이다.
도 12는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 센싱 방법을 설명하기 위한 흐름도이다.
도 13은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 센싱 방법을 설명하기 위한 흐름도이다.
도 14는 도 2에 도시된 픽셀의 일 실시 예를 나타내는 단면도이다.
도 15는 도 2에 도시된 픽셀의 다른 실시 예를 나타내는 단면도이다.
도 16은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 다른 실시 예를 나타내는 블록도이다.
도 17은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 일 실시 예를 나타내는 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 실시 예에 따른 이미지 처리 시스템을 나타내는 블록도이다.

도 1을 참조하면, 이미지 처리 시스템(10)은 이미지 센서(image sensor, 100), 디지털 이미지 프로세서(digital image processor; DSP, 200), 디스플레이 유닛(display unit, 300) 및 렌즈(500)를 포함할 수 있다.

이미지 센서(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(row driver, 160), 제어 레지스터 블록(control register block, 180) 및 리드 아웃 회로(readout circuit, 190)를 포함할 수 있다.

이미지 센서(100)는 DSP(200)의 제어에 의해 렌즈(500)를 통해 촬상된 대상물(object, 400)을 센싱한다. DSP(200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(300)에 출력할 수 있다. 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.

DSP(200)는 카메라 컨트롤 유닛(210), 이미지 신호 프로세서(image signal processor; ISP, 220) 및 PC I/F(230)를 포함할 수 있다. 카메라 컨트롤 유닛(210)은 제어 레지스터 블록(180)을 제어한다. 이때, 카메라 컨트롤 유닛(210)은 I²C(inter-integrated circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.

ISP(220)는 리드 아웃 회로(190)로부터 출력된 픽셀 신호를 사람이 보기 좋도록 가공 및 처리하여 가공 및 처리된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.

ISP(220)는 이미지 센서(100)와 별개의 칩들로 구현된다. 실시 예에 따라 ISP(220)와 이미지 센서(100)는 하나의 칩으로 구현될 수 있다.

픽셀 어레이(110)는 다수의 단위 픽셀들(unit pixels)을 포함할 수 있다. 상기 단위 픽셀들 각각은 하나의 싱글 트랜지스터(single transistor) 및 광전 변환 소자를 포함한다. 예컨대 상기 광전 변환 소자는 포토(photo) 다이오드 또는 핀드 포토 다이오드(pinned photo diode)이다. 단위 픽셀에서 하나의 싱글 트랜지스터만을 포함함으로써 이미지 센서(100)의 집적도는 높아질 수 있다. 예컨대, 이미지 센서(100)는 0.1 μm × 0.1 μm 이하 수준의 단위 픽셀들을 포함할 수 있다. 또한, 픽셀 어레이(110)는 다수의 광전 변환 소자들을 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 영상 신호를 생성한다.

타이밍 제너레이터(170)는 로우 드라이버(160) 및 리드아웃 회로(190)에 제어 신호 또는 클럭 신호를 인가하여 로우 드라이버(160) 및 리드아웃 회로(190)의 동작 또는 타이밍을 제어할 수 있다.

이때, 제어 레지스터 블록(180)은 카메라 컨트롤 유닛(210)의 제어에 따라 동작하며, 이미지 센서(100)의 동작에 필요한 각종 명령을 저장한다.

로우 드라이버(160)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 예컨대, 로우 드라이버(160)는 픽셀 어레이(110)를 구성하는 각 단위 픽셀의 싱글 트랜지스터에 전압 신호를 공급할 수 있다. 즉, 타이밍 제네레이터(170)로부터 출력되는 제어 신호를 디코딩하여 픽셀 어레이(110)의 각 행으로 게이트 전압 신호를 공급할 수 있다.

픽셀 어레이(110)는 로우 드라이버(160)로부터 제공된 게이트 전압 신호에 의해 선택되는 행(row)으로부터 출력되는 픽셀 신호를 리드아웃 회로(190)로 출력한다.

리드아웃 회로(190)는 픽셀 어레이(110)로부터 출력된 픽셀 신호를 리드하여 DSP(200)로 출력한다.

도 2 내지 도 6 각각은 도 1에 도시된 이미지 센서의 일 실시 예에 따른 센싱 방법을 설명하기 위한 픽셀 어레이를 나타내는 블록도이다. 도 2 내지 도 6 각각에 도시된 픽셀 어레이(110-1)는 도 1에 도시된 픽셀 어레이(110)의 일 실시 예를 나타낸다.

도 1과 도 2를 참조하면, 픽셀 어레이(110-1)는 복수의 픽셀들(111-1~111-4, 113-1~113-4)을 포함한다. 도 2에서는 5x4 형태의 픽셀 매트릭스(pixel matrix)가 도시었으나 실시 예에 따라 픽셀 매트릭스의 형태들은 다양할 수 있다.

픽셀들(111-1~111-4, 113-1~113-4)은 로우 라인들 및 컬럼 라인들과 접속된다. 픽셀들(111-1~111-4, 113-1~113-4)에서 트랜지스터의 게이트 단자(gate terminal)는 로우 라인과 접속되며, 픽셀들(111-1~111-4, 113-1~113-4)에서 트랜지스터의 소스 단자(source terminal)는 컬럼 라인들(CLE0~CLE4)과 접속된다. 픽셀들(111-1~111-4, 113-1~113-4)에서 트랜지스터의 드레인 단자(drain terminal)는 컬럼 라인들(CLO0~CLO4)과 접속된다.

픽셀들(111-1~111-4, 113-1~113-4)은 레퍼런스 픽셀들(reference pixels; 113-1~113-4)과 액티브 픽셀들(active pixels; 111-1~111-4)로 나뉠 수 있다. 레퍼런스 픽셀들(113-1~113-4)은 금속에 의해 가려(shield)진 픽셀들을 나타낸다. 따라서 레퍼런스 픽셀들(113-1~113-4)은 광전자를 축적(integrate)할 수 없다. 즉, 레퍼런스 픽셀들(113-1~113-4)은 포토 다이오드가 광전자를 생성하고 생성된 광전자를 축적하는 축적 동작(integration operation)을 수행하지 않는다. 도 2에서 레퍼런스 픽셀들(113-1~113-4)은 검은색으로 도시되었다.

액티브 픽셀들(111-1~111-4)에서 포토 다이오드가 광전자를 생성하고 생성된 광전자를 축적하는 축적 동작이 수행된다. 액티브 픽셀들(111-1~111-4)에서 상기 축적 동작을 수행하기 위해 로우 드라이버(160)는 제1전압 신호(V1)를 로우 라인들 각각에 인가한다. 예컨대, 제1전압 신호(V1)는 0V일 수 있다.

또한, 액티브 픽셀들(111-1~111-4)에서 상기 축적 동작을 수행하기 위해 타이밍 제너레이터(170)는 제1컬럼 전압 신호(VC1)를 컬럼 라인들(CLE0~CLE4) 각각에 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 0V일 수 있다.

리드 아웃 회로(190)는 스위치 회로(191)와 센싱 회로(195)를 포함한다. 스위치 회로(191)와 센싱 회로(195)에 대해서는 뒤에서 자세히 설명될 것이다.

도 1과 도 3을 참조하면, 축적 동작이 수행된 후, 포토 다이오드에 축적된 광전자에 대응하는 신호가 컬럼 라인을 통해 출력되는 리드아웃 동작이 수행된다.

액티브 픽셀(115)과 레퍼런스 픽셀(113-2)에서 신호들을 출력하기 위해 로우드라이버(160)는 액티브 픽셀(115) 및 레퍼런스 픽셀(113-2)과 접속된 로우 라인에 제2전압 신호(V2)를 인가한다. 로우 드라이버(160)는 상기 로우 라인을 제외한 나머지 로우 라인들 각각에는 제1전압 신호(V1)를 인가한다. 예컨대, 제1전압 신호(V1)는 0V이며, 제2전압 신호(V2)는 -3V이다.

또한, 액티브 픽셀(115)과 레퍼런스 픽셀(113-2)에서 신호들을 출력하기 위해 타이밍 제너레이터(170)는 제1컬럼 전압 신호(VC1)와 제2컬럼 전압 신호(VC2)를 컬럼 라인들(CLE3과 CLE4) 각각에 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 접지 전압이고, 제2컬럼 전압 신호(VC2)는 전원 전압일 수 있다.

스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 복수의 컬럼 라인들(CLO0~CLO4) 중 한 쌍의 컬럼 라인들(CLO3과 CLO4)을 접속시킨다.

도 7은 도 1에 도시된 이미지 센서의 센싱 방법을 설명하기 위한 등가 회로를 나타내는 블록도이다.

도 1, 도 3, 및 도 7을 참조하면, 픽셀들(115과 113-2)에 인가되는 신호들에 따라 픽셀들(115과 113-2)은 도 7에 도시된 등가 회로와 같이 나타낼 수 있다. 레퍼런스 픽셀(113-2)에서 트랜지스터의 소스 단자는 전원 단자(VDD)와 대응되며, 레퍼런스 픽셀(113-2)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 액티브 픽셀(115)에서 트랜지스터의 소스 단자는 접지 단자(GND)와 대응되며, 액티브 픽셀(115)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 스위치 회로(191)에 의해 한 쌍의 컬럼 라인들(CLO3과 CLO4)이 접속되었으므로 레퍼런스 픽셀(113-2)과 액티브 픽셀(115)은 출력 단자(VOUT)를 공유한다.

레퍼런스 픽셀(113-2)에서 출력되는 신호는 레퍼런스 저항(R_REF)에 따른 전압 신호 또는 전류 신호일 수 있다.

액티브 픽셀(115)에서 출력되는 신호는 액티브 저항(R_ACTIVE)에 따른 전압 신호 또는 전류 신호일 수 있다. 액티브 저항(R_ACTIVE)은 가변 저항이다. 액티브 저항(R_ACTIVE)은 포토 다이오드에서 축적된 광전자들의 수에 따라 달라진다.

센싱 회로(195)는 액티브 픽셀(115)과 레퍼런스 픽셀(113-2)로부터 출력되는 신호들(예컨대, 전압 신호들 또는 전류 신호들)에 따라 픽셀 신호를 센싱하여 DSP(200)로 출력한다. 출력 단자(VOUT)에서 픽셀 신호(전압 신호 또는 전류 신호)는 레퍼런스 저항(R_REF)과 액티브 저항(R_ACTIVE)에 따라 결정된다. 즉, 컬럼 라인들(CLE3와 CLE4) 각각에 제1컬럼 전압 신호(VC1)와 제2컬럼 전압 신호(VC2)가 인가될 때, 액티브 픽셀(115)과 레퍼런스 픽셀(113-2)이 공유하는 출력 단자(VOUT)에서 출력 전압은 액티브 픽셀(115)의 저항 변화량에 따라 대응되는 전압이다.

도 1과 도 4를 참조하면, 액티브 픽셀(115)에서 리드아웃 동작이 수행된 후 액티브 픽셀(117)에서 리드아웃 동작을 수행하기 위해 스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 한 쌍의 컬럼 라인들(CLO3과 CLO4)을 분리시키고, 컬럼 라인들(CLO2과 CLO3)을 접속시킨다.

로우 드라이버(160)는 액티브 픽셀들(115과 117)과 접속된 로우 라인에 제2전압 신호(V2)를 인가한다. 로우 드라이버(160)는 상기 로우 라인을 제외한 나머지 로우 라인들 각각에는 제1전압 신호(V1)를 인가한다. 타이밍 제너레이터(170)는 제1컬럼 전압 신호(VC1)과 제2컬럼 전압 신호(VC2)를 컬럼 라인들(CLE2와 CLE3) 각각에 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 접지 전압이고, 제2컬럼 전압 신호(VC2)는 전원 전압일 수 있다.

도 4와 도 7을 참조하면, 유사하게 픽셀들(115과 117)에 인가되는 신호들에 따라 픽셀들(115과 117)은 도 7에 도시된 등가 회로와 같이 나타낼 수 있다. 액티브 픽셀(115)에서 트랜지스터의 소스 단자는 전원 단자(VDD)와 대응되며, 액티브 픽셀(115)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 액티브 픽셀(117)에서 트랜지스터의 소스 단자는 접지 단자(GND)와 대응되며, 액티브 픽셀(117)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 액티브 픽셀(115)에서 출력되는 신호는 레퍼런스 저항(R_REF)에 따른 전압 신호 또는 전류 신호일 수 있다. 액티브 픽셀(117)에서 출력되는 신호는 액티브 저항(R_ACTIVE)에 따른 전압 신호 또는 전류 신호일 수 있다.

센싱 회로(195)는 액티브 픽셀들(115과 117)로부터 출력되는 신호들(예컨대, 전압 신호들 또는 전류 신호들)에 따라 픽셀 신호를 센싱하여 DSP(200)로 출력한다.

도 1, 도 5 및 도 6을 참조하면, 유사하게 스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 순차적으로 컬럼 라인들(CLO1과 CLO2)과 컬럼 라인들(CLO0과 CLO1)을 접속시킨다. 로우 드라이버(160)는 액티브 픽셀들(117, 119, 및 121)과 접속된 로우 라인에 제2전압 신호(V2)를 인가한다. 로우 드라이버(160)는 상기 로우 라인을 제외한 나머지 로우 라인들 각각에는 제1전압 신호(V1)를 인가한다. 타이밍 제너레이터(170)는 컬럼 전압 신호들(VC1와 VC2)을 순차적으로 컬럼 라인들(CLE2, CLE1, 및 CLE0)에 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 접지 전압이고, 제2컬럼 전압 신호(VC2)는 전원 전압일 수 있다.

센싱 회로(195)는 액티브 픽셀들(117과 119, 또는 119과 121)로부터 출력되는 신호들에 따라 픽셀 신호들을 순차적으로 센싱하여 DSP(200)로 출력한다.

도 8 내지 도 11 각각은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 센싱 방법을 설명하기 위한 픽셀 어레이를 나타내는 블록도이다. 도 8 내지 도 11 각각에 도시된 픽셀 어레이(110-2)는 도 1에 도시된 픽셀 어레이(110)의 다른 실시 예를 나타낸다.

도 1과 도 8을 참조하면, 픽셀 어레이(110-2)는 복수의 픽셀들(112-1~112-5) 을 포함한다. 도 2와 마찬가지로 도 8에서도 5x4 형태의 픽셀 매트릭스(pixel matrix)가 도시었으나 실시 예에 따라 픽셀 매트릭스의 형태들은 다양할 수 있다.

홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)에서 트랜지스터의 게이트 단자는 제1로우 라인들(RE1~RE4)과 접속되며, 짝수번째 픽셀들(예컨대, 112-2과 112-4)에서 트랜지스터의 게이트 단자는 제2로우 라인들(RO1~RO4)과 접속된다. 픽셀들(예컨대, 112-1~112-5)에서 트랜지스터의 소스 단자는 컬럼 라인들(CLE0~CLE4)과 접속된다. 픽셀들(예컨대, 112-1~112-5)에서 트랜지스터의 드레인 단자는 컬럼 라인들(CLO0~CLO4)과 접속된다.

짝수번째 픽셀들(예컨대, 112-2와 112-4)에서 포토 다이오드가 광전자를 생성하고 생성된 광전자를 축적하는 축적 동작이 수행된다. 짝수번째 픽셀들(예컨대, 112-2와 112-4)에서 상기 축적 동작을 수행하기 위해 로우 드라이버(160)는 제1전압 신호(VO1)를 제2로우 라인들(RO1~RO4) 각각에 인가한다. 예컨대, 제1전압 신호(VO1)는 0V일 수 있다.

홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)에서 상기 축적 동작을 수행하지 않도록 하기 위해 로우 드라이버(160)는 제2전압 신호(VE1)를 제1로우 라인들(RE1~RE4) 각각에 인가한다. 예컨대, 제2전압 신호(VE1)는 -2V일 수 있다. 도 8에서 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)은 검은색으로 도시되었다.

타이밍 제너레이터(170)는 제1컬럼 전압 신호(VC1)를 컬럼 라인들(CLE0~CLE4) 각각에 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 0V일 수 있다.

따라서 픽셀 어레이(110-2)에서 짝수번째 픽셀들(예컨대, 112-2와 112-4)은 축적 동작을 수행하는 반면, 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)은 축적 동작을 수행하지 않는다.

도 1과 도 9를 참조하면, 짝수번째 픽셀들(예컨대, 112-2와 112-4)에 대해 축적 동작이 수행된 후, 포토 다이오드에 축적된 광전자에 대응하는 신호가 컬럼 라인을 통해 출력되는 리드아웃 동작이 수행된다.

픽셀들(112-1과 112-2, 또는 112-3과 112-4)에서 신호들을 출력하기 위해 로우 드라이버(160)는 픽셀들(112-1과 112-2, 또는 112-3과 112-4)과 접속된 로우 라인들(RO2와 RE2)에 전압 신호들(VO2와 VE2)을 인가한다. 로우 드라이버(160)는 상기 로우 라인들(RO2과 RE2)을 제외한 나머지 로우 라인들 각각에는 전압 신호들(VO1과 VE3)를 인가한다. 예컨대, 전압 신호들(VO2과 VE2) 각각은 -3V이며, 전압 신호들(VO1과 VE3) 각각은 0V이다.

또한, 타이밍 제너레이터(170)는 컬럼 라인들(CLE1과 CLE3)에 제1컬럼 전압 신호(VC1)를 인가하고, 컬럼 라인들(CLE0, CLE2 및 CLE4)에 제2컬럼 전압 신호(VC2)를 인가한다. 예컨대, 제1컬럼 전압 신호(VC1)는 접지 전압이고, 제2컬럼 전압 신호(VC2)는 전원 전압일 수 있다.

스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 복수의 컬럼 라인들(CLO0~CLO4) 중 컬럼 라인들(CLO1과 CLO2, 및 CLO3과 CLO4)을 접속시킨다.

센싱 회로(195)는 픽셀들(112-1~112-5)로부터 출력되는 신호들에 따라 픽셀 신호들을 센싱하여 DSP(200)로 출력한다. 즉, 컬럼 라인들(CLE3와 CLE4) 각각에 제1컬럼 전압 신호(VC1)와 제2컬럼 전압 신호(VC2)가 인가될 때, 액티브 픽셀로 작용하는 짝수번째 픽셀(112-2)과 레퍼런스 픽셀로 작용하는 홀수번째 픽셀(112-1)이 공유하는 출력 단자(VOUT)에서 출력 전압은 짝수번째 픽셀(112-2)의 저항 변화량에 대응하는 전압이다. 상기 픽셀 신호들은 동시에 감지된다.

도 7과 도 9를 참조하면, 유사하게 픽셀들(112-1과 112-2)에 인가되는 신호들에 따라 픽셀들(112-1과 112-2)은 도 7에 도시된 등가 회로와 같이 나타낼 수 있다. 픽셀(112-1)에서 트랜지스터의 소스 단자는 전원 단자(VDD)와 대응되며, 픽셀(112-1)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 픽셀(112-2)에서 트랜지스터의 소스 단자는 접지 단자(GND)와 대응되며, 픽셀(112-2)에서 트랜지스터의 드레인 단자는 출력 단자(VOUT)와 대응된다. 픽셀(112-1)에서 출력되는 신호는 레퍼런스 저항(R_REF)에 따른 전압 신호 또는 전류 신호일 수 있다.픽셀(112-2)에서 출력되는 신호는 액티브 저항(R_ACTIVE)에 따른 전압 신호 또는 전류 신호일 수 있다.

센싱 회로(195)는 픽셀들(112-1~112-4)로부터 출력되는 신호들에 따라 픽셀 신호들을 동시에 센싱하여 DSP(200)로 출력한다.

도 1과 도 10을 참조하면, 도 8과 반대로 픽셀 어레이(110-2)에서 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)에서 축적 동작이 수행된다. 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)에서 상기 축적 동작을 수행하기 위해 로우 드라이버(160)는 전압 신호(VE3)를 제1로우 라인들(RE1~RE4) 각각에 인가한다. 예컨대, 전압 신호(VE3)는 0V일 수 있다.

짝수번째 픽셀들(예컨대, 112-2와 112-4)은 축적 동작을 수행하지 않는다. 짝수번째 픽셀들(예컨대, 112-2와 112-4)에서 상기 축적 동작을 수행하지 않기 위해 로우 드라이버(160)는 전압 신호(VO3)를 제2로우 라인들(RO1~RO4) 각각에 인가한다. 예컨대, 전압 신호(VO3)는 -2V일 수 있다. 도 10에서 짝수번째 픽셀들(예컨대, 112-2와 112-4)은 검은색으로 도시되었다.

홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)과 짝수번째 픽셀들(예컨대, 112-2와 112-4)은 교대로 축적 동작을 수행한다.

도 1과 도 11을 참조하면, 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)에 대해 축적 동작이 수행된 후, 포토 다이오드에 축적된 광전자에 대응하는 신호가 컬럼 라인을 통해 출력되는 리드아웃 동작이 수행된다.

센싱 회로(195)는 픽셀들(112-1~112-5)로부터 출력되는 신호들에 따라 픽셀 신호들을 센싱하여 DSP(200)로 출력한다. 즉, 컬럼 라인들(CLE3와 CLE4) 각각에 제1컬럼 전압 신호(VC1)와 제2컬럼 전압 신호(VC2)가 인가될 때, 액티브 픽셀로 작용하는 홀수번째 픽셀(112-1)과 레퍼런스 픽셀로 작용하는 짝수번째 픽셀(112-2)이 공유하는 출력 단자(VOUT)에서 출력 전압은 홀수번째 픽셀(112-2)의 저항 변화량에 대응하는 전압이다. 홀수번째 픽셀들(예컨대, 112-1, 112-3, 및 112-5)과 짝수번째 픽셀들(예컨대, 112-2와 112-4)은 교대로 리드아웃 동작을 수행한다.

도 12는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 센싱 방법을 설명하기 위한 흐름도이다.

도 1 내지 도 7, 및 도 12를 참조하면, 스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 복수의 컬럼 라인들(CLO0~CLO4) 중 한 쌍의 컬럼 라인들(CLO3과 CLO4)을 접속시킨다(S10).

센싱 회로(195)는 액티브 픽셀(115)과 레퍼런스 픽셀(113-2)로부터 출력되는 신호들에 따라 픽셀 신호를 센싱하여 DSP(200)로 출력한다(S20).

도 13은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 센싱 방법을 설명하기 위한 흐름도이다.

도 1, 도 7 내지 도 11, 및 도 13을 참조하면, 스위치 회로(191)는 타이밍 제너레이터(170)에서 출력되는 스위치 신호들(SW0~SW4)에 응답하여 복수의 컬럼 라인들(CLO0~CLO4) 중 홀수번째 컬럼 라인들(COL1과 COL3) 각각과 짝수번째 컬럼 라인들(COL2와 COL4) 각각을 서로 접속시킨다(S100).

센싱 회로(195)는 픽셀들(112-1~112-5)로부터 출력되는 신호들에 따라 픽셀 신호들을 센싱하여 DSP(200)로 출력한다(S200).

도 14는 도 2에 도시된 픽셀의 일 실시 예를 나타내는 단면도이다.

도 1, 도 2 및 도 14를 참조하면, 픽셀(111A-1)은 싱글 트랜지스터의 소스 단자(S), 게이트 단자(G), 드레인 단자(D), 채널(131), 웰 층(132), 포토 다이오드(133), 게이트 절연막(134), 제1에픽택셜 층(first epitaxial layer, 135) 및 제2에픽택셜 층(second epitaxial layer, 136)을 포함할 수 있다. 반도체 기판(140-1)은 실리콘(Si) 기판으로 구현될 수 있다.

소스 단자(S)와 드레인 단자(D)는 이온 주입(ion implantation) 공정을 수행함으로써 높은 농도로 도핑된 영역으로 형성될 수 있다. 싱글 트랜지스터가 PMOS 트랜지스터일 때, 소스 단자(S)와 드레인 단자(D)는 P+로 도핑된 p 영역(p region)일 수 있다. 반대로, 싱글 트랜지스터가 NMOS 트랜지스터일 때, 소스 단자(S)와 드레인 단자(D)는 N+로 도핑된 n 영역(n region)일 수 있다. 게이트 단자(G)는 폴리 실리콘(poly silicon)으로 형성될 수 있다.

채널(131)은 싱글 트랜지스터의 소스 단자(S)와 드레인 단자(D) 사이의 캐리어의 흐름을 원활히 하기 위해 형성될 수 있다. 싱글 트랜지스터가 PMOS 트랜지스터일 때, 상기 캐리어는 정공(hole)이며, 싱글 트랜지스터가 NMOS 트랜지스터일 때, 상기 캐리어는 전자(electron)이다. 채널(131)은 필수적인 것은 아니며, 선택적으로 형성될 수 있다.

싱글 트랜지스터가 PMOS일 때, 웰 층(132)은 N-로 도핑되고, 싱글 트랜지스터가 NMOS일 때, 웰 층(132)은 P-로 도핑될 수 있다.

포토 다이오드(133)는 웰 층(132) 내에 형성될 수 있다. 싱글 트랜지스터가 PMOS 트랜지스터일 때, 포토 다이오드(133)는 n으로 도핑되고, 싱글 트랜지스터가 NMOS 트랜지스터일 때, 포토 다이오드(133)는 p로 도핑될 수 있다.

게이트 절연막(134)은 게이트 단자(G)와 채널(131) 간의 절연을 위해 형성될 수 있다. 게이트 절연막(134)은 SiO2, SiON, SiN, Al2O3, Si3N4, GexOyNz, GexSiyOz 또는 고유전율 물질로 형성될 수 있다. 상기 고유전율 물질은 HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합 으로 형성될 수 있다.

싱글 트랜지스터가 PMOS 트랜지스터일 때, 제1 에픽택셜 층(135) 및 제2 에픽택셜 층(136)은 각각 P- 및 P+로 도핑될 수 있다. 반대로 싱글 트랜지스터가 NMOS 트랜지스터일 때, 제1 에픽택셜 층(135) 및 제2 에픽택셜 층(136)은 각각 P- 및 N+로 도핑될 수 있다.

실시 예에 따라 픽셀(111A-1)은 포토 다이오드의 수광 효율을 높이는 BSI(Back Side Illumination) 방식으로 구현될 수 있다.

도 15는 도 2에 도시된 픽셀의 다른 실시 예를 나타내는 단면도이다.

도 1, 도 2 및 도 15를 참조하면, 픽셀(111B-1)은 게이트 단자(G)가 식각 공정으로 반도체 기판(140-2) 내로 삽입되어 형성될 수 있다. 즉, 반도체 기판(140-2)은 리세스 게이트(recess gate) 구조로 형성될 수 있다.

따라서, 채널(131)도 반도체 기판(140-2) 내로 삽입되어 형성되며, 포토 다이오드(133)는 반도체 기판(140-2)의 내부에 형성된다. 이에 따라 포토 다이오드(133)와 소스 단자 (S) 사이의 거리, 또는 포토 다이오드(133)와 드레인 단자(D) 사이의 거리가 증가하게 된다.

포토 다이오드(133)와 소스 단자(S) 사이의 거리, 또는 포토 다이오드(133)와 드레인 단자(D) 사이의 거리가 증가함에 따라 채널(131)에 대한 포토 다이오드(133)의 영향력이 향상될 수 있다.

특히, 게이트 단자(G)의 길이(gate length)가 50 nm 이하일 때, 포토 다이오드(133)와 소스 단자(S) 사이의 거리, 또는 포토 다이오드(133)와 드레인 단자(D) 사이의 거리가 가까워서 싱글 트랜지스터의 동작이 원활히 이루어지지 않을 수 있다. 즉, 게이트(G)의 길이가 50 nm 이하일 때, 포토 다이오드(133)와 소스(S) 사이의 거리 또는 포토 다이오드(133)와 드레인(D) 사이의 거리가 가까워져 채널(131)에 대한 포토 다이오드(133)의 영향력이 감소된다. 이에 따라, 포토 다이오드(133)에 축적된 광전하에 둔감한 픽셀 신호가 생성될 수 있다.

따라서, 초소형 단위 픽셀로 구현되는 이미지 센서(100)는 리세스 게이트 구조로 픽셀 어레이(110)를 형성함이 바람직하다.

반도체 기판(140-2)은 상기 차이점을 제외하고 도 14에 도시된 반도체 기판(140-1)과 실질적으로 동일하다. 도 15에서 도시된 포토 다이오드(133), 웰 층(132), 제1에픽택셜 층(135) 및 제2에픽택셜 층(136)은 도 14에 도시된 포토 다이오드(133), 웰 층(132), 제1에픽택셜 층(135) 및 제2에픽택셜 층(136)과 동작 및 기능이 유사하므로 이에 대한 자세한 설명은 생략한다.

도 16은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 다른 실시 예를 나타내는 블록도이다.

도 1과 도 16을 참조하면, 이미지 처리 시스템(1600)은 MIPI 인터페이스(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA(personal digital assistants), PMP(portable multimedia player), IPTV(internet protocol television) 또는 스마트 폰(smart phone)으로 구현될 수 있다.

이미지 처리 시스템(1600)은 이미지 센서(100), 어플리케이션 프로세서(application processor;1610), 및 디스플레이(1650)를 포함한다.

어플리케이션 프로세서(1610)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1612)는 카메라 시리얼 인터페이스를 통하여 이미지 센서(100)의 CSI 장치(1641)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트(1612)는 광 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1641)는 광 시리얼라이저(serializer(SER))를 포함할 수 있다.

어플리케이션 프로세서(1610)에 구현된 DSI 호스트(1611)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1650)의 DSI 장치(1651)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1611)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1651)는 광 디시리얼라이저(DES)를 포함할 수 있다.

실시 예에 따라, 이미지 처리 시스템(1600)은 어플리케이션 프로세서(1610)와 통신할 수 있는 RF 칩(1660)을 더 포함할 수 있다. 어플리케이션 프로세서(1610)에 포함된 PHY(PHYsical channel; 1613)와 RF 칩(1660)에 포함된 PHY(1661)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

실시 예에 따라, 이미지 처리 시스템(1600)은 GPS(1620), 스토리지(storage; 1670), 마이크(microphone(MIC); 1680), DRAM(dynamic random access memory; 1685) 및 스피커(speaker; 1690)를 더 포함할 수 있다. 이미지 처리 시스템(1600)은 Wimax(world interoperability for microwave access; 1691), WLAN(wireless lan; 1693) 및/또는 UWB(ultra wideband; 1695) 등을 이용하여 통신할 수 있다.

도 17은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 일 실시 예를 나타내는 블록도이다.

도 1과 도 17을 참조하면, 이미지 처리 시스템(image processing system; 1700)은 이미지 센서(100), 프로세서(1710), 메모리(1720), 디스플레이 유닛(1730) 및 인터페이스(1740)를 포함할 수 있다.

프로세서(1710)는 이미지 센서(100)의 동작을 제어할 수 있다. 예컨대, 프로세서(1710)는 이미지 센서(100)로부터 출력되는 픽셀 신호를 처리하여 이미지 데이터를 생성할 수 있다.

메모리(1720)는 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 프로세서(1710)에 의해 생성된 이미지 데이터를 저장할 수 있다. 프로세서(1710)는 메모리(1720)에 저장된 프로그램을 실행할 수 있다. 예컨대, 메모리(1720)는 휘발성 메모리 또는 비휘발성 메모리로 구현될 수 있다.

디스플레이 유닛(1730)은 프로세서(1710) 또는 메모리(1720)로부터 출력되는 상기 이미지 데이터를 디스플레이할 수 있다. 예컨대, 디스플레이 유닛(1730)은 LCD(Liquid Crystal Display), LED 디스플레이, OLED 디스플레이, AMOLED(Active Matrix Organic Light Emitting Diodes) 디스플레이, 또는 플렉시블 디스플레이(flexible display)일 수 있다.

인터페이스(1740)는 이미지 데이터를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1740)는 무선 인터페이스로 구현될 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10; 이미지 처리 시스템
100; 이미지 센서
110; 픽셀 어레이
160; 로우 드라이버
180; 제어 레지스터 블록
190; 리드 아웃 회로
191; 스위치 회로
195; 센싱 회로
200; 디지털 이미지 프로세서
300; 디스플레이 유닛

Claims

각각이 로우 라인들 각각 및 컬럼 라인들 각각과 접속된 픽셀들을 포함하는 이미지 센서의 센싱 방법에 있어서,
스위치 신호들에 응답하여 상기 복수의 컬럼 라인들 중 한 쌍의 컬럼 라인들을 접속시키는 단계; 및
상기 접속된 한 쌍의 컬럼 라인들 각각과 접속된 제1픽셀과 제2픽셀 각각으로부터 출력되는 제1신호와 제2신호에 따라 결정되는 제1픽셀 신호를 감지하는 단계를 포함하는 이미지 센서의 센싱 방법.
제1항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 접속된 한 쌍의 컬럼 라인들 중 어느 하나와 접속된 픽셀들을 제외한 나머지 픽셀들에서 광전자를 축적(integrate)하기 위해 상기 로우 라인들 각각에 제1전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제1항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 제1신호와 상기 제2신호를 출력하기 위해 상기 한 쌍의 컬럼 라인들 각각에 서로 다른 전압 레벨을 가지는 제1컬럼 전압 신호와 제2컬럼 전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제3항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 제1신호와 상기 제2신호를 출력하기 위해 상기 제1픽셀 및 상기 제2픽셀과 접속된 로우 라인에 제1전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제1항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 스위치 신호들에 응답하여 상기 접속된 컬럼 라인들을 분리시키고(disconnect), 상기 분리된 컬럼 라인들 중 어느 하나와 인접한 컬럼 라인과, 상기 분리된 컬럼 라인들 중 어느 하나를 접속시키는 단계; 및
상기 제2신호와 상기 인접한 컬럼 라인과 접속한 제3픽셀로부터 출력되는 제3신호에 따라 결정되는 제2픽셀 신호를 감지하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
각각이 제1로우 라인들 각각 및 홀수번째 컬럼 라인들 각각과 접속된 홀수번째 픽셀들과 각각이 제2로우 라인들 각각 및 짝수번째 컬럼 라인들 각각과 접속된 짝수번째 픽셀들을 포함하는 이미지 센서의 센싱 방법에 있어서,
스위치 신호들에 응답하여 상기 홀수번째 컬럼 라인들 각각과 상기 짝수번째 컬럼 라인들 각각을 접속시키는 단계; 및
각각이 상기 접속된 컬럼 라인들 각각과 접속된 제1픽셀과 제2픽셀 각각으로부터 출력되는 제1신호와 제2신호에 따라 결정되는 복수의 픽셀 신호들을 감지하는 단계를 포함하는 이미지 센서의 센싱 방법.
제6항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 짝수번째 컬럼 라인들 각각과 접속된 픽셀들에서 광전자를 축적하기 위해 상기 제2로우 라인들 각각에 제1전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제6항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 홀수번째 컬럼 라인들 각각과 접속된 픽셀들에서 광전자를 축적하지 않기 위해 상기 제1로우 라인들 각각에 제2전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제6항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 제1신호와 상기 제2신호를 출력하기 위해 상기 홀수번째 컬럼 라인들과 상기 짝수번째 컬럼 라인들 각각에 서로 다른 전압 레벨을 가지는 제1컬럼 전압 신호와 제2컬럼 전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.
제9항에 있어서, 상기 이미지 센서의 센싱 방법은,
상기 제1신호와 상기 제2신호를 출력하기 위해 상기 제1픽셀 및 상기 제2픽셀과 접속된 로우 라인에 제1전압 신호를 인가하는 단계를 더 포함하는 이미지 센서의 센싱 방법.