CN112347724B - 一种像素单元的建模方法及其装置 - Google Patents

一种像素单元的建模方法及其装置 Download PDF

Info

Publication number
CN112347724B
CN112347724B CN201910719621.8A CN201910719621A CN112347724B CN 112347724 B CN112347724 B CN 112347724B CN 201910719621 A CN201910719621 A CN 201910719621A CN 112347724 B CN112347724 B CN 112347724B
Authority
CN
China
Prior art keywords
model
capacitance
region
data
mos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910719621.8A
Other languages
English (en)
Other versions
CN112347724A (zh
Inventor
雷述宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Abax Sensing Electronic Technology Co Ltd
Original Assignee
Ningbo Abax Sensing Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Abax Sensing Electronic Technology Co Ltd filed Critical Ningbo Abax Sensing Electronic Technology Co Ltd
Priority to CN201910719621.8A priority Critical patent/CN112347724B/zh
Publication of CN112347724A publication Critical patent/CN112347724A/zh
Application granted granted Critical
Publication of CN112347724B publication Critical patent/CN112347724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种像素单元的建模方法及其装置，该方法包括：获取掺杂区电流源模型；获取掺杂区形成的电容的第一电容模型；获取输出区域与隔离区构成形成的第二电容模型；获取传输栅与钳位层和隔离区构成的第一MOS管的第一MOS管模型；获取调制栅与第一掺杂区和存储区构成的第二MOS管的第二MOS管模型；获取调制栅与第一掺杂区和存储区构成的电阻模型；获取存储区域形成的电容的第二电容模型；将电流源模型、第一电容模型、第二电容模型、第一MOS管模型、第二MOS管模型、电阻模型以及第二电容模型进行组建，获得像素单元模型。从而获得一精确性较高像素单元模型，在对像素单元的建模时，可直接使用该像素单元模型，提高了像素单元建模的效率。

Description

一种像素单元的建模方法及其装置
技术领域
本发明涉及半导体领域，具体地，涉及一种像素单元的建模方法及其装置。
背景技术
图像传感器是一种将光信号转换为电信号的装置，其中，根据元件的不同，图像传感器可以分为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称为CMOS)图像传感器和电荷耦合元件(Charge Coupled Device，简称为CCD)图像传感器，在CMOS图像传感器与CCD图像传感器同样图像质量的场景下，CMOS图像传感器具有体积更小、功耗更低、集成度更高的优点，因而CMOS图像传感器得到了广泛的应用。
现有技术中，CMOS图像传感器至少包括：像素阵列、时序控制模块、模拟信号处理模块以及模数转换模块，像素阵列包括多个像素单元，其中，像素单元可以采用光电二极管实现光电转换。在设计像素单元过程中，研发人员可以通过调取TCAD(TechnologyComputer Aided Design)中现有的器件模型对像素单元进行建模以及仿真，以实现对像素单元的设计优化。
然而，本发明的发明人在对像素单元进行建模的过程中发现，现有器件模型建模中没有现有的像素单元模型，从而导致对像素单元进行建模的效率较低。
发明内容
本公开的目的是提供一种像素单元的建模方法及其装置，用以解决对像素单元进行建模的效率较低的问题。
为了实现上述目的，本公开实施例的第一方面提供一种像素单元的建模方法，包括：
获取掺杂区的光电转换数据，掺杂区包括：第一钳位层、第一掺杂区以及外延层构成的区域；
根据所述光电转换数据，确定电流源模型；
获取所述掺杂区形成的电容的第一电容数据；
根据所述第一电容数据，确定第一电容模型；
获取输出区与隔离区形成的电容的第二电容数据；
根据所述第二电容数据，确定第二电容模型；
获取传输栅与第二钳位层和所述隔离区构成的第一MOS管的第一电学数据；
根据所述第一电学数据，确定第一MOS管模型；
获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
根据所述第二电学数据，确定第二MOS管模型；
获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
根据所述电阻数据，确定电阻模型；获取所述存储区形成的电容的第三电容数据；
根据所述第三电容数据，确定第三电容模型；
将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型之前，还包括：
获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述外延层的厚度；
根据所述第一延迟参数信息，确定第一延时模型；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型之前，还包括：
获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差、所述第一掺杂区内部的初始电子个数、所述第一掺杂区的长度、所述传输栅的电压、调制栅尺寸、调制栅电压、两个调制栅之间的距离；
根据所述第二延迟参数信息，确定第二延时模型；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第三电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，所述第二MOS管模型，包括：
将所述第二MOS管模型的漏极电容设置为0，所述第二MOS管模型的源极电容设置为0。
进一步的，所述第一MOS管模型，包括：所述传输栅与所述第二钳位层构成的第一子MOS管模型，和所述传输栅与所述隔离区构成的第二子MOS管模型。
进一步的，所述第一MOS管模型，还包括：
将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0。
进一步的，所述将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0，包括：
将所述第一子MOS管模型的单位面积源漏结电容设置为0，所述第一子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第一子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第一子MOS管模型的栅源交叠电容设置为0；
将所述第二子MOS管模型的单位面积源漏结电容设置为0，所述第二子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第二子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第二子MOS管模型的栅源交叠电容设置为0。
进一步的，所述光电转换数据包括第一电流与漏电流之间的差值，所述第一电流包括所述像素单元获取的全部光波转换的电流，所述漏电流包括PN结反向流出的电流，所述PN结包括所述第一掺杂区与所述外延层之间形成的空间电荷区域。
本公开实施例的第二方面提供一种像素单元的建模装置，包括：
第一获取模块，用于获取掺杂区的光电转换数据，所述掺杂区PPD包括：钳位层、第一掺杂区PDN以及外延层构成的区域；
第一处理模块，用于根据所述光电转换数据，确定电流源模型；
第二获取模块，用于获取所述掺杂区形成的电容的第一电容数据；
第二处理模块，用于根据所述第一电容数据，确定第一电容模型；
第三获取模块，用于获取输出区与隔离区形成的电容的第二电容数据；
第三处理模块，用于根据所述第二电容数据，确定第二电容模型；
第四获取模块，用于获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据；
第四处理模块，用于根据所述第一电学数据，确定第一MOS管模型；
第五获取模块，用于获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
第五处理模块，用于根据所述第二电学数据，确定第二MOS管模型；
第六获取模块，用于获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
第六处理模块，用于根据所述电阻数据，确定电阻模型；
第七获取模块，用于获取存储区域形成的电容的第三电容数据；
第七处理模块，用于根据所述第三电容数据，确定第三电容模型；组建模块，用于将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，还包括：
第八获取模块，用于获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述第一掺杂区与所述传输栅之间的接触面积、所述外延层的厚度；
第八处理模块，用于根据所述第一延迟参数信息，确定第一延时模型；
所述第八获取模块，还用于获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差、所述第一掺杂区内部的初始电子个数、所述第一掺杂区的长度、所述传输栅的电压、调制栅尺寸、调制栅电压、两个调制栅之间的距离；
所述第八处理模块，还用于根据所述第二延迟参数信息，确定第二延时模型；
所述组建模块，还用于将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第三电容模型进行组建，获得像素单元模型。
通过上述技术方案，本公开所提供的像素单元的建模方法及其装置，通过获取掺杂区的光电转换数据，所述掺杂区PPD包括：钳位层、第一掺杂区以及外延层构成的区域，掺杂在所述第一掺杂区的第一类型材料与掺杂在所述钳位层和所述外延层的第二类型材料的半导体材料类型不同；根据所述光电转换数据，确定电流源模型；获取所述掺杂区形成的电容的第一电容数据；根据所述第一电容数据，确定第一电容模型；获取输出区域与隔离区构成形成的电容的第二电容数据；根据所述第二电容数据，确定第二电容模型；获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据；根据所述第一电学数据，确定第一MOS管模型；获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；根据所述第二电学数据，确定第二MOS管模型；获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；根据所述电阻数据，确定电阻模型；获取存储区域形成的电容的第三电容数据；根据所述第三电容数据，确定第三电容模型；将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。通过对上述实施例的实现，可以获得一精确性较高像素单元模型，在对像素单元的建模时，可以直接获得上述像素单元模型，并提高了对像素单元进行建模的效率。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本发明像素单元的建模方法一实施例的像素单元的剖面结构示意图；
图2是本发明像素单元的建模方法一实施例的像素单元的结构示意图；
图3是本发明像素单元的建模方法一实施例的示意图；
图4是本发明像素单元的建模装置一实施例的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
图1是本发明像素单元的建模方法一实施例的像素单元的剖面结构示意图，如图1所示，该像素单元的剖面结构具体包括：
在衬底上设置有外延层，在外延层的一区域内从下向上依次设置有第一掺杂区101和第一钳位层102，并在该第一钳位层102的至少一侧设置有调制栅103以及存储区104，其中，该存储区104设置在第二隔离区109中，同时该存储区104的上表面上设置有第二钳位层106，在第二钳位层106的一侧设置有传输栅107，并且传输栅107与输出区108连接。从而实现通过在调制栅上设置的电压，将第一掺杂区中的电子转移到存储区，进一步的，通过传输栅上设置的电压，将存储区中的电子转移到输出区，进而输出该像素单元。
本发明实施例提供一种另一像素单元的剖面结构，该像素单元的剖面结构在上述图1所示实施例的基础上，还包括，在第一掺杂区101和第一钳位层102的在至少另一侧对称设置有调制栅、第二钳位层、存储区、第二隔离区、传输栅、输出区和隔离区。
图2是本发明像素单元的建模方法一实施例的像素单元的结构示意图，如图2所示为上述另一像素单元的结构示意图，图1为图2的B-B1的剖面的部分结构的示意图。该像素单元包括：一组第一调制栅、一组第二调制栅、半导体区域21、第一存储区域221、第二存储区域222，在半导体区域21与第一存储区域221之间设置第一调制栅201，在半导体区域21与第二存储区域222之间设置第二调制栅202，在第一输出区域241与第一存储区域221之间设置第一输出区231，在第二输出区域242与第二存储区域221之间设置第二输出区，所述一组第一调制栅至少包括两个第一调制栅201，所述一组第二调制栅至少包括两个第二调制栅202；
所述一组第一调制栅与所述一组第二调制栅分别设置在所述半导体区域21的两侧，以使在所述一组第一调制栅设置的电压与在所述一组第二调制栅设置的电压不同时，改变所述半导体区域21中所述两侧的电位，同时控制所述信号电荷沿第二方向移动，所述第二方向包括所述信号电荷在所述半导体区域21中的移动方向；其中，通过设置在所述一组第一调制栅与所述一组第二调制栅电压，控制信号电荷沿第二方向移动的同时，也控制信号电荷夹在第一方向的范围内沿第二方向移动，所述第一方向与所述第二方向垂直，所述第一方向的范围包括：在所述第一方向上所述一组第一调制栅之间的距离范围，或在所述第一方向上所述一组第二调制栅之间的距离范围；
所述第一存储区域221与所述第一调制栅201直接连接，以使在所述第一存储区域221的电压高于所述第一调制栅201的电压时，所述第一存储区域221吸引所述第一调制栅201中存留的第一信号电荷到自身进行存储；
所述第二存储区域222与所述第二调制栅202直接连接，以使在所述第二存储区域222的电压高于所述第二调制栅202的电压时，所述第二存储区域222吸引所述第二调制栅202中存留的第二信号电荷到自身进行存储。
所述信号电荷至少包括所述第一信号电荷和/或所述第二信号电荷。
本实施例中的第一调制栅201以及第二调制栅202均是金属材质。
对于在半导体区域21上设置一组第一调制栅和一组第二调制栅的具体方法包括：
在半导体区域21沿第一方向设置的第一调制栅201的个数，与半导体区域21第一方向上宽度以及设置在第一调制栅201的电压值有关，也就是说，一组第一调制栅中相邻的两个第一调制栅201之间的宽度与设置在第一调制栅201的电压成正比，例如，在相邻的两个第一调制栅201上分别设置1V电压的场景下，两个第一调制栅201之间的宽度小于或等于2微米，在相邻的两个第一调制栅201上分别设置2V电压的场景下，两个第一调制栅201之间的宽度可以大于2微米。半导体区域21如何设置沿第一方向设置第二调制栅202与上述第一调制栅201的设置方法类似，在此不再赘述。
具体的，半导体元件中一组第一调制栅中包括的第一调制栅201的个数，以及一组第二调制栅中包括的第二调制栅202的个数，可以根据上述方法进行设置，因此，在半导体区域21的第一方向的宽度较大，设置在每个第一调制栅201的电压较小时，可以设置多个第一调制栅201，或者，在半导体区域21的第一方向的宽度较大，设置在每个第二调制栅202的电压较小时，可以设置多个第二调制栅202。如图1所示，半导体元件中一组第一调制栅包括4个第一调制栅201，一组第二调制栅包括4个第二调制栅202。将4个第一调制栅201等间距设置在半导体区域21的一侧，将4个第二调制栅202等间距设置在半导体区域21的另一侧，实现了在半导体区域21的两侧均匀设置有控制信号电荷的电极，从而控制半导体区中信号电荷夹在相邻的两个第一调制栅201之间的距离范围，或者夹在相邻的两个第一调制栅201之间的距离范围内，从第一调制栅201向第二调制栅202的方向进行有效快速的转移。
需要说明的是，半导体元件中一组第一调制栅所包括的第一调制栅201的个数可以与一组第二调制栅所包括的第二调制栅202的个数可以相同，也可以不相同。
具体的，在半导体区域21中产生信号电荷时，可以在第一调制栅201和第二调制栅202分别设置不同的电压，在第一调制栅201的电压高于第二调制栅202的电压时，半导体区域21中存储的信号电荷从第二调制栅202一侧向第一调制栅201一侧移动，需要说明的是，在信号电荷通过埋置区从第二调制栅202一侧向第一调制栅201一侧移动的过程中，有一小部分信号电荷移动到第一调制栅201内部，当停止对第一调制栅201输入电压，或者，输入第一调制栅201的电压高低于第二调制栅202的电压时，移动到第一调制栅201内部的信号电荷会从第一调制栅201中移回到半导体区域21，为了解决该现象影响下一次信号电荷输出的准确性，通过在第一存储区域221与所述第一调制栅201直接连接，并对第一调制栅201设置负电压时，第一存储区域221的电压高于第一调制栅201的电压，从而实现第一存储区域221吸引第一调制栅201存留的信号电荷，避免在第一调制栅201存留的信号电荷转移回半导体区域21中，导致对下一次输出信号电荷精确度。同样的，当移动到第二调制栅202内部的信号电荷会从第二调制栅202中移出到半导体区域21，为了解决该现象影响下一次信号电荷输出的准确性，通过在第二存储区域222与所述第二调制栅202直接连接，并对第二调制栅202设置负电压时，第二存储区域222的电压高于第二调制栅202的电压，从而实现第二存储区域222吸引第二调制栅202存留的信号电荷。
在本实施例中，通过上述一种像素单元的结构可以获得该像素单元的等效电路，具体包括：
电流源，所述电流源包括钳位层、第一掺杂区以及外延层构成的，用于进行光电转换并输出电流的区域；
第一电容，所述第一电容的一端设置在所述电流源与MOS管的源极之间，所述第一电容包括钳位层、第一掺杂区以及外延层构成的电容；
第二电容，输出区与隔离区构成的电容的。
所述第一MOS管，所述第一MOS管的源极与所述第一电容的一端连接，所述MOS管的漏极与第二电容的一端连接，所述第一MOS管包括传输栅与所述钳位层和所述隔离区构成MOS管；
第二MOS管，调制栅与所述第一掺杂区和存储区构成的MOS管。
电阻，调制栅与所述第一掺杂区和所述存储区构成的电阻。
第三电容，所述第三电容包括存储区域形成的电容。
图3是本发明像素单元的建模方法一实施例的示意图，如图3所示，本实施例提供一种像素单元的建模方法，该方法对应图1和图2中所示的像素单元进行建模，具体包括：
步骤301、获取掺杂区的光电转换数据。
本实施例中的所述掺杂区包括：钳位层、第一掺杂区以及外延层构成的区域，掺杂在所述第一掺杂区的第一类型材料与掺杂在所述钳位层和所述外延层的第二类型材料的材料类型不同。本实施例中的钳位层是通过第二类型材料的重掺杂而形成，从而使表面不饱和键失去活性，有效地减小暗电流的产生。
举例来讲，所述半导体材料包括P型半导体材料和N型半导体材料，也就是说，所述第一类型材料可以是P型半导体材料时，第二类型材料可以是N型半导体材料；或者，所述第一类型材料可以是N型半导体材料时，第二类型材料可以是P型半导体材料，其中，P型半导体材料可以是Ⅲ族元素或者Ⅱ族元素中任意一种元素的离子或其化合物，N型半导体材料可以是Ⅴ族元素中任意一种元素的离子或其化合物；需要说明的是，掺杂在所述钳位层的第二类型材料与掺杂在所述外延层的第二类型材料可以相同，也可以不同，例如，对于不同，掺杂在所述钳位层的第二类型材料为Ⅴ族元素中一种元素的离子或其化合物，掺杂在所述外延层的第二类型材料可以为Ⅴ族元素中另一种元素的离子或其化合物，其中，掺杂在所述钳位层的第二类型材料的浓度与掺杂在所述外延层的第二类型材料的浓度不同。
具体的，获取实际测得的多组数据，每组数据包括：设置在像素单元上的电压X以及与该电压X对应的掺杂区的输出电流I。
步骤302、根据所述光电转换数据，确定电流源模型；
具体的，首先，实际测得的设置在像素单元上的电压X以及与该电压X对应的掺杂区的输出电流I；接着，根据实际测得的多组数据，即I与X，
并通过第一公式：I＝A2+(A1-A2)/(1+(X/X0)ΛP)，
进过拟合，获得上述第一公式中参数的具体值，即A1、A2、X0，从而建立该电流源模型。
步骤303、获取所述掺杂区形成的电容的第一电容数据；
本实施例中的第一电容是钳位层、第一掺杂区以及外延层形成的电容。
具体的，获得实际测得的多组数据Q1与X，即设置在像素单元上的电压X以及与该电压X对应的掺杂区的电荷数Q1。
步骤304、根据所述第一电容数据，确定第一电容模型；
具体的，首先，实际测得的设置在像素单元上的电压X以及与该电压X对应的掺杂区的电荷数Q1；接着，根据实际测得的多组数据，即Q1与X，
并通过第二公式：Q1＝A2+(A1-A2)/(1+exp((X/X0)/dX))，
进过拟合，获得上述第二公式的参数，即A1、A2、X0、dX，从而建立该第一电容模型。
步骤305、获取输出区与隔离区形成的电容的第二电容数据；
具体的，实际测得多组Q2与X，即设置在像素单元上的电压X以及与该电压X对应的输出区与隔离区形成的电容的电荷数Q2。需要说的是，在MOS管栅极所加的电压足够大到MOS管导通时，设置在第二电容上的电压X与设置在第一电容上的电压X相等，否则在MOS管未完全导通时，设置在第二电容上的电压X与设置在第一电容上的电压X不相等。
步骤306、根据所述第二电容数据，确定第二电容模型；
具体的，首先，实际测得的设置在像素单元上的电压X以及与该电压X对应的掺杂区的电荷数Q2；接着，根据实际测得的多组Q2与X，
并通过第三公式：Q2＝A2+(A1-A2)/(1+exp((X/X0)/dX))，
进过拟合，获得上述第三公式的参数，即A1、A2、X0、dX，从而建立该第二电容模型。
步骤307、获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据；
步骤308、根据所述第一电学数据，确定第一MOS管模型；
步骤309、获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
步骤310、根据所述第二电学数据，确定第二MOS管模型；
步骤311、获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
步骤312、根据所述电阻数据，确定电阻模型；
步骤313、获取存储区域形成的电容的第三电容数据；
步骤314、根据所述第三电容数据，确定第三电容模型；
步骤315、将所述电流源模型、所述第一电容模型、所述第三电容模型以及所述MOS管模型进行组建，获得像素单元模型。
在本实施例中，通过获取掺杂区的光电转换数据，所述掺杂区PPD包括：钳位层、第一掺杂区以及外延层构成的区域，掺杂在所述第一掺杂区的第一类型材料与掺杂在所述钳位层和所述外延层的第二类型材料的半导体材料类型不同；根据所述光电转换数据，确定电流源模型；获取所述掺杂区形成的电容的第一电容数据；根据所述第一电容数据，确定第一电容模型；获取输出区域与隔离区构成形成的电容的第二电容数据；根据所述第二电容数据，确定第二电容模型；获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据；根据所述第一电学数据，确定第一MOS管模型；获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；根据所述第二电学数据，确定第二MOS管模型；获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；根据所述电阻数据，确定电阻模型；获取存储区域形成的电容的第三电容数据；根据所述第三电容数据，确定第三电容模型；将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。通过对上述实施例的实现，可以获得一精确性较高像素单元模型，在对像素单元的建模时，可以直接使用上述像素单元模型，从而避免重新对像素单元进行建模。进而提高了对像素单元进行建模的效率。
在上述实施例的基础上，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型之前，还包括：
获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述外延层的厚度；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第三电容模型进行组建，获得像素单元模型。
具体的，第一延时模型是用于模拟耗尽区中电子沿第一方向的移动时间信息，其中，该耗尽区包括第一掺杂区和外延层在外延层上形成的区域，举例来讲，第一延时模型包括：延迟时间与外延层的厚度成正比，延迟时间与接触面积成正比，该接触面积为第一掺杂区与所述传输栅之间的接触面积，延迟时间与第一掺杂区的形状成非线性关系，其中，第一掺杂区的掺杂浓度与延迟时间成反比，外延层的掺杂浓度与延迟时间成正比。
进一步的，在上述实施例的基础上，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型之前，还包括：
获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差，所述第一掺杂区内部的初始电子个数，所述第一掺杂区的长度，所述传输栅的电压、调制栅尺寸、调制栅电压，两个调制栅之间的距离；
根据所述第二延迟参数信息，确定第二延时模型；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第三电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第三电容模型进行组建，获得像素单元模型。
具体的，第二延时模型是用于模拟耗尽区中电子沿第二方向的移动时间信息，第二方向与第一方向垂直，第二方向可以是从第一掺杂区向输出区的方向，其中，该耗尽区包括第一掺杂区和外延层在外延层上形成的区域，举例来讲，第二延时模型包括：延时时间与第一掺杂区内部的初始电子个数、调制栅尺寸、调制栅电压成正比，与第一掺杂区的长度、两个调制栅之间的距离以及电压差成反比，与传输栅的电压成非线性关系。需要说明的是上述两个调制栅是指同时设置相同电压的调制栅。进一步的，在上述实施例的基础上，所述第二MOS管模型，包括：
将所述第二MOS管模型的漏极电容设置为0，所述第二MOS管模型的源极电容设置为0。
进一步的，在上述实施例的基础上，所述一MOS管模型，包括：所述传输栅与所述钳位层构成的第一子MOS管模型，和所述传输栅TX与所述隔离区构成的第二子MOS管模型。
进一步的，在上述实施例的基础上，所述第一MOS管模型，还包括：
将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0。
具体实现将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0的方法包括：
将所述第一子MOS管模型的单位面积源漏结电容设置为0，所述第一子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第一子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第一子MOS管模型的栅源交叠电容设置为0；
将所述第二子MOS管模型的单位面积源漏结电容设置为0，所述第二子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第二子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第二子MOS管模型的栅源交叠电容设置为0。
进一步的，在上述实施例的基础上，光电转换数据包括第一电流与漏电流之间的差值，所述第一电流包括所述像素单元获取的全部光波转换的电流，所述漏电流包括PN结反向流出的电流，所述PN结包括所述第一掺杂区与所述外延层之间形成的空间电荷区域。
通过对上述实施例的实现，可以获得一精确性较高像素单元模型，在对像素单元的建模时，可以直接获得上述像素单元模型，并提高了对像素单元进行建模的效率。
图4是本发明像素单元的建模装置一实施例的结构示意图，如图4所示，本实施例提供一种像素单元的建模装置，包括：第一获取模块401、第一处理模块402、第二获取模块403、第二处理模块404、第三获取模块405、第三处理模块406、第四获取模块407、第四处理模块408、第五获取模块409、第五处理模块410、第六获取模块411、第六处理模块412、第七获取模块413、第七处理模块414、组建模块415，其中，
第一获取模块401，用于获取掺杂区的光电转换数据，所述掺杂区PPD包括：钳位层、第一掺杂区PDN以及外延层构成的区域，掺杂在所述第一掺杂区PDN的第一类型材料与掺杂在所述钳位层和所述外延层的第二类型材料的半导体材料类型不同；
第一处理模块402，用于根据所述光电转换数据，确定电流源模型；
第二获取模块403，用于获取所述掺杂区形成的电容的第一电容数据；
第二处理模块404，用于根据所述第一电容数据，确定第一电容模型；
第三获取模块405，用于获取输出区与隔离区形成的电容的第二电容数据；
第三处理模块406，用于根据所述第二电容数据，确定第二电容模型；
第四获取模块407，用于获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据获取传输栅与所述钳位层CPX和所述隔离区构成的MOS管的电学数据；
第四处理模块408，用于根据所述第一电学数据，确定第一MOS管模型用于根据所述电学数据，确定MOS管模型；
第五获取模块409，用于获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
第五处理模块410，用于根据所述第二电学数据，确定第二MOS管模型；
第六获取模块411，用于获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
第六处理模块412，用于根据所述电阻数据，确定电阻模型；
第七获取模块413，用于获取存储区域形成的电容的第三电容数据；
第七处理模块414，用于根据所述第三电容数据，确定第三电容模型；
组建模块415，用于将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第三电容模型以及所述MOS管模型进行组建，获得像素单元模型。
具体的，本实施例中各模块的实现方式与上述图3所示的方法以及技术效果类似，在此不再赘述。
在本实施例中，通过获取掺杂区的光电转换数据，掺杂区PPD包括：钳位层、第一掺杂区PDN以及外延层构成的区域，掺杂在所述第一掺杂区PDN的第一类型材料与掺杂在所述钳位层和所述外延层的第二类型材料的半导体材料类型不同；根据所述光电转换数据，确定电流源模型；获取所述掺杂区形成的电容的第一电容数据；根据所述第一电容数据，确定第一电容模型；获取输出区与隔离区形成的电容的第二电容数据；根据所述第二电容shujushuu数据，确定第二电容模型；
数据，获取传输栅与所述钳位层CPX和所述隔离区构成的第一MOS管的第一电学数据；根据所述第一电学数据，确定第一MOS管模型；获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数；根据所述第二电学数据，确定第二MOS管模型；获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；根据所述电阻数据，确定电阻模型；获取存储区域形成的电容的第三电容数据；根据所述第三电容数据，确定第三电容模型；将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。通过对上述实施例的实现，可以获得一精确性较高像素单元模型，在对像素单元的建模时，可以直接使用上述像素单元模型，从而避免重新对像素单元进行建模。进而提高了对像素单元进行建模的效率。
在上述实施例的基础上，第八获取模块，用于获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述第一掺杂区与所述传输栅之间的接触面积，所述外延层的厚度；
第八处理模块，用于根据所述第一延迟参数信息，确定第一延时模型；
所述组建模块，用于将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，在上述实施例的基础上，
第九获取模块，用于获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差，所述第一掺杂区内部的初始电子个数，所述第一掺杂区的长度，所述传输栅的电压、调制栅尺寸、调制栅电压，两个调制栅之间的距离；
第九处理模块，用于根据所述第二延迟参数信息，确定第二延时模型；
所述组建模块，用于将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第三电容模型进行组建，获得像素单元模型。
进一步的，在上述实施例的基础上，所述第五处理模块，还用于将所述第二MOS管模型的漏极电容设置为0，所述第二MOS管模型的源极电容设置为0。
进一步的，在上述实施例的基础上，第四处理模块，用于将所述传输栅与所述钳位层构成的第一子MOS管模型，和所述传输栅与所述隔离区构成的第二子MOS管模型。
进一步的，在上述实施例的基础上，第四处理模块，还用于将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0。
进一步的，在上述实施例的基础上，第四处理模块，还用于将所述第一子MOS管模型的单位面积源漏结电容设置为0，所述第一子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第一子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第一子MOS管模型的栅源交叠电容设置为0；
将所述第二子MOS管模型的单位面积源漏结电容设置为0，所述第二子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第二子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第二子MOS管模型的栅源交叠电容设置为0。
进一步的，在上述实施例的基础上，所述光电转换数据包括第一电流与漏电流之间的差值，所述第一电流包括所述像素单元获取的全部光波转换的电流，所述漏电流包括PN结反向流出的电流，所述PN结包括所述第一掺杂区与所述外延层之间形成的空间电荷区域。
具体的，本实施例中各模块的实现方式与上述图3所示的方法以及技术效果类似，在此不再赘述。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。同时本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。本公开并不局限于上面已经描述出的精确结构，本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种像素单元的建模方法，其特征在于，包括：
获取掺杂区的光电转换数据，掺杂区包括：第一钳位层、第一掺杂区以及外延层构成的区域；
根据所述光电转换数据，确定电流源模型；
获取所述掺杂区形成的电容的第一电容数据；
根据所述第一电容数据，确定第一电容模型；
获取输出区与隔离区形成的电容的第二电容数据；
根据所述第二电容数据，确定第二电容模型；
获取传输栅与第二钳位层和所述隔离区构成的第一MOS管的第一电学数据；
根据所述第一电学数据，确定第一MOS管模型；
获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
根据所述第二电学数据，确定第二MOS管模型；
获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
根据所述电阻数据，确定电阻模型；
获取所述存储区形成的电容的第三电容数据；
根据所述第三电容数据，确定第三电容模型；
将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。
2.根据权利要求1所述的像素单元的建模方法，其特征在于，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第二电容模型进行组建，获得像素单元模型之前，还包括：
获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述外延层的厚度；
根据所述第一延迟参数信息，确定第一延时模型；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第二电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第二电容模型进行组建，获得像素单元模型。
3.根据权利要求2所述的像素单元的建模方法，其特征在于，所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第二电容模型进行组建，获得像素单元模型之前，还包括：
获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差、所述第一掺杂区内部的初始电子个数、所述第一掺杂区的长度、所述传输栅的电压、调制栅尺寸、调制栅电压、两个调制栅之间的距离；
根据所述第二延迟参数信息，确定第二延时模型；
所述将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、第一延时模型以及所述第二电容模型进行组建，获得像素单元模型，包括：
将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第二电容模型进行组建，获得像素单元模型。
4.根据权利要求3所述的像素单元的建模方法，其特征在于，所述第二MOS管模型，包括：
将所述第二MOS管模型的漏极电容设置为0，所述第二MOS管模型的源极电容设置为0。
5.根据权利要求4所述的像素单元的建模方法，其特征在于，所述第一MOS管模型，包括：所述传输栅与所述第二钳位层构成的第一子MOS管模型，和所述传输栅与所述隔离区构成的第二子MOS管模型。
6.根据权利要求5所述的像素单元的建模方法，其特征在于，所述第一MOS管模型，还包括：
将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0。
7.根据权利要求6所述的像素单元的建模方法，其特征在于，所述将所述第一子MOS管模型的漏极与所述第二子MOS管模型的源极直连，所述第一子MOS管模型的漏极电容设置为0，所述第二子MOS管模型的源极电容设置为0，包括：
将所述第一子MOS管模型的单位面积源漏结电容设置为0，所述第一子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第一子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第一子MOS管模型的栅源交叠电容设置为0；
将所述第二子MOS管模型的单位面积源漏结电容设置为0，所述第二子MOS管模型的单位长度源漏的侧壁结电容设置为0，所述第二子MOS管模型的单位宽度的栅漏交叠电容设置为0，所述第二子MOS管模型的栅源交叠电容设置为0。
8.根据权利要求1-7任一项所述的像素单元的建模方法，其特征在于，所述光电转换数据包括第一电流与漏电流之间的差值，所述第一电流包括所述像素单元获取的全部光波转换的电流，所述漏电流包括PN结反向流出的电流，所述PN结包括所述第一掺杂区与所述外延层之间形成的空间电荷区域。
9.一种像素单元的建模装置，其特征在于，包括：
第一获取模块，用于获取掺杂区的光电转换数据，所述掺杂区PPD包括：钳位层、第一掺杂区PDN以及外延层构成的区域；
第一处理模块，用于根据所述光电转换数据，确定电流源模型；
第二获取模块，用于获取所述掺杂区形成的电容的第一电容数据；
第二处理模块，用于根据所述第一电容数据，确定第一电容模型；
第三获取模块，用于获取输出区与隔离区形成的电容的第二电容数据；
第三处理模块，用于根据所述第二电容数据，确定第二电容模型；
第四获取模块，用于获取传输栅与所述钳位层和所述隔离区构成的第一MOS管的第一电学数据；
第四处理模块，用于根据所述第一电学数据，确定第一MOS管模型；
第五获取模块，用于获取调制栅与所述第一掺杂区和存储区构成的第二MOS管的第二电学数据；
第五处理模块，用于根据所述第二电学数据，确定第二MOS管模型；
第六获取模块，用于获取所述调制栅与所述第一掺杂区和所述存储区构成的电阻数据；
第六处理模块，用于根据所述电阻数据，确定电阻模型；
第七获取模块，用于获取存储区域形成的电容的第三电容数据；
第七处理模块，用于根据所述第三电容数据，确定第三电容模型；
组建模块，用于将所述电流源模型、所述第一电容模型、所述第二电容模型、所述第一MOS管模型、第二MOS管模型、所述电阻模型以及所述第三电容模型进行组建，获得像素单元模型。
10.根据权利要求9所述的像素单元的建模装置，其特征在于，还包括：
第八获取模块，用于获取所述掺杂区的第一延迟参数信息，所述第一延迟参数信息包括以下任意一项或其组合：所述掺杂区的参杂浓度、所述第一掺杂区的形状、所述第一掺杂区与所述传输栅之间的接触面积、所述外延层的厚度；
第八处理模块，用于根据所述第一延迟参数信息，确定第一延时模型；
所述第八获取模块，还用于获取第二延迟参数信息，所述第二延迟参数信息包括以下任意一项或其组合：所述第一掺杂区与所述输出区之间的电压差、所述第一掺杂区内部的初始电子个数、所述第一掺杂区的长度、所述传输栅的电压、调制栅尺寸、调制栅电压、两个调制栅之间的距离；
所述第八处理模块，还用于根据所述第二延迟参数信息，确定第二延时模型；
所述组建模块，还用于将所述电流源模型、所述第一电容模型、所述第二电容模型、以及所述第一MOS管模型、第二MOS管模型、所述电阻模型、所述第一延时模型、所述第二延时模型以及所述第二电容模型进行组建，获得像素单元模型。
CN201910719621.8A 2019-08-06 2019-08-06 一种像素单元的建模方法及其装置 Active CN112347724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910719621.8A CN112347724B (zh) 2019-08-06 2019-08-06 一种像素单元的建模方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910719621.8A CN112347724B (zh) 2019-08-06 2019-08-06 一种像素单元的建模方法及其装置

Publications (2)

Publication Number Publication Date
CN112347724A CN112347724A (zh) 2021-02-09
CN112347724B true CN112347724B (zh) 2022-07-29

Family

ID=74366311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910719621.8A Active CN112347724B (zh) 2019-08-06 2019-08-06 一种像素单元的建模方法及其装置

Country Status (1)

Country Link
CN (1) CN112347724B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199828B2 (en) * 2002-05-28 2007-04-03 Imagerlabs Active pixel sensor cell array
US8513102B2 (en) * 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
CN106682311B (zh) * 2016-12-27 2020-11-06 上海集成电路研发中心有限公司 一种图像传感器像素单元晶体管的建模方法

Also Published As

Publication number Publication date
CN112347724A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
JP3932399B2 (ja) パンチスルー電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法
CN102354698A (zh) 实现高动态cmos图像传感器的方法
KR20140015292A (ko) 고체 촬상 장치
Capoccia et al. Compact modeling of charge transfer in pinned photodiodes for CMOS image sensors
US20160119566A1 (en) Image pickup apparatus
CN103888692B (zh) 图像传感装置及其操作方法
CN101677106B (zh) 像素单元、图像传感器、系统及形成像素单元的方法
CN103716559A (zh) 像素单元读出装置及方法、像素阵列读出装置及方法
CN103139499A (zh) 具有可变转换增益的图像传感器有源像素及图像传感器
TW201513327A (zh) 具有緊鄰儲存閘極的雙重自我對準植入物之影像感測器像素單元
CN112347724B (zh) 一种像素单元的建模方法及其装置
CN110581190A (zh) 一种适应亚微米像素的utbb光电探测器、阵列和方法
KR20020061502A (ko) 분할된 광전변환부를 구비한 고체촬상장치
CN105489622A (zh) 具有具备中心接触件的沟道区域的光传感器
CN112347725B (zh) 一种像素单元的建模方法及其装置
CN103873792B (zh) 像素单元读出装置及方法、像素阵列读出装置及方法
CN102201421B (zh) Cmos图像传感器及其形成方法
CN103311260A (zh) Cmos图像传感器、其像素单元及像素单元制备方法
TW201935675A (zh) 用於改善影像感測器之效能之源極隨耦器裝置
CN102595064B (zh) Cmos图像传感器
CN101567337A (zh) Cmos图像传感器及其制造方法
CN103873791A (zh) 像素单元读出电路及其方法、像素阵列读出电路及其方法
CN204632761U (zh) 图像传感器
CN204069153U (zh) 有源像素结构及图像传感器
CN111289866B (zh) 一种光电二极管的测试方法以及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant