KR20130082111A - 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20130082111A
KR20130082111A KR1020130002500A KR20130002500A KR20130082111A KR 20130082111 A KR20130082111 A KR 20130082111A KR 1020130002500 A KR1020130002500 A KR 1020130002500A KR 20130002500 A KR20130002500 A KR 20130002500A KR 20130082111 A KR20130082111 A KR 20130082111A
Authority
KR
South Korea
Prior art keywords
temperature
gas atmosphere
single crystal
silicon
silicon wafer
Prior art date
Application number
KR1020130002500A
Other languages
English (en)
Other versions
KR101390024B1 (ko
Inventor
도시로 미나미
가즈히코 가시마
미츠오 히가사
스스무 마에다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20130082111A publication Critical patent/KR20130082111A/ko
Application granted granted Critical
Publication of KR101390024B1 publication Critical patent/KR101390024B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 서멀도너를 BMD의 석출핵으로 성장시키기 위한 저온 열처리를 필요로 하지 않고, 또한 열처리 시간이 단시간이라도, 표층부에서는 무결함층을 형성할 수 있으며, 벌크부에서는 BMD 밀도를 높일 수 있고, 웨이퍼 표층부의 산소 농도의 저하를 더 억제하며, 생산성이 높은 실리콘 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다. 이러한 실리콘 웨이퍼의 제조 방법은, 실리콘 융액에 질소를 첨가하는 CZ법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하며, 이것을 절단하여 웨이퍼형으로 만든 실리콘 웨이퍼를 평탄화 처리 및 경면 연마 처리하고, 이 실리콘 웨이퍼에 대하여, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1∼60초간 유지하는 급속 승강 온열 처리를 한다.

Description

실리콘 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING SILICON WAFER}
본 발명은, 실리콘 융액에 질소를 첨가하는 초크랄스키법(이하, CZ법이라고도 한다)에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서 실리콘 단결정을 육성하고, 그리고 실리콘 단결정으로부터 절단된 실리콘 웨이퍼를 열처리하는 실리콘 웨이퍼의 제조 방법에 관한 것이다.
반도체 디바이스 형성용 기판으로서 이용되는 실리콘 웨이퍼(이하, 간단히 웨이퍼라고도 한다)는, 디바이스 활성 영역이 되는 웨이퍼의 표층부(특히, 웨이퍼 표면에서 깊이 2 ㎛∼5 ㎛의 영역)에 있어서, COP(Crystal Originated Particle) 등의 Grown-in 결함이 존재하지 않는 것이 요구되고 있다. 게다가, 반도체 디바이스 프로세스 중에 혼입되는 금속 불순물 등에 대하여 게터링 능력을 향상시키기 위해서, 웨이퍼의 표층부보다 내층의 벌크부에서는, BMD(Bulk Micro Defect) 밀도를 높이는 것이 요구되고 있다.
이러한 Grown-in 결함이 존재하지 않는 실리콘 웨이퍼를 제조하는 방법으로서, 이하와 같은 방법이 알려져 있다. 예컨대, 일본 특개 평성08-330316호 공보(특허문헌 1)에는, CZ법에 의해, 무결함 영역을 형성하기 위해서 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하면서 실리콘 단결정을 육성하는 기술이 개시되어 있다.
또한, 예컨대, 일본 특허 공개 제2006-261632호 공보(특허문헌 2)에는, 웨이퍼를 불활성 가스나 환원성 가스 분위기 속에서, 1250℃ 이상의 고온하에서 1시간 이상 열처리함으로써, 웨이퍼의 표층부에서는 Grown-in 결함을 소멸시키고, 벌크부에서는 BMD를 석출시키는 기술이 개시되어 있다.
그러나, 특허문헌 1과 같은 무결함 영역의 육성은, BMD에 있어서 석출핵이 적은 Ni(Pi) 영역과 석출핵이 많은 Nv(Pv) 영역이 혼재하기 쉽기 때문에, 웨이퍼 전면에서, BMD의 석출핵을 높이는 것이 어렵다.
또한, 특허문헌 2와 같은 기술은, 열처리가 장시간이 되기 때문에, 생산성이 저하되고, 웨이퍼에 슬립이 발생하기 쉽다. 또한, 웨이퍼 표층부의 산소가 외측으로 확산되기 때문에, 상기 표층부의 산소 농도가 저하된다. 따라서, 이러한 웨이퍼를 반도체 디바이스 프로세스에서 사용한 경우, 이 프로세스에서 생기는 응력이나 왜곡의 인가로 인해서 발생한 전위(轉位)가 신장되기 쉬워진다. 이 때문에, 반도체 디바이스에서의 수율이 저하된다.
그래서, WO2007/013189호 공보(특허문헌 3)에는, 소규모의 산소 석출핵을 웨이퍼의 벌크 내에 고밀도로 형성시키는 기술이 개시되어 있다. 이것은, 수소 원자를 함유하는 물질이 포함된 불활성 가스 분위기 속에서, CZ법에 의해 실리콘 단결정을 육성하는 것으로, as-grown의 상태로 서멀도너(TD)를 벌크 결정 내에 고밀도로 형성시킨다. 게다가, 서멀도너가 고온 어닐링[비산화 분위기(Ar/H2) 속에서, 1000℃ 이상 1300℃ 이하로의 열처리]에 의해서 소멸되기 전에, 저온으로 열처리(400℃∼650℃)하는 것으로 달성된다.
또한, 일본 특표 제2001-509319호 공보(특허문헌 4)에는, 실리콘 웨이퍼에, 1150℃ 이상의 고온하에서 초단위의 급속 승강 온열 처리를 실시하는 것에 의해, 웨이퍼의 표층부에 무결함층을 형성하는 기술이 개시되어 있다.
게다가, 일본 특허 공개 제2006-312575호 공보(특허문헌 5)에는, 무결함의 표면 활성화 영역의 형성과 웨이퍼 내부에서의 BMD의 생성을 양립할 수 있는 기술이 개시되어 있다. 이것은, CZ법에 의한 실리콘 단결정의 육성에 있어서, 육성 장치내의 불활성 분위기 속에의 수소 분압을 40 Pa 이상, 400 Pa 이하로 하고, Grown-in 결함이 존재하지 않는 무결함 영역으로서 단결정 직선 원통형부를 육성한다. 그리고, 웨이퍼 전체면이 PI 영역이며, 산소 농도가 높은 웨이퍼를 급속 열 어닐링(rapid thermal annealing) 처리하는 것으로 달성된다.
그러나, 특허문헌 3에 기재된 기술은, 수소 원자를 함유하는 물질의 첨가에 의해 서멀도너 농도는 높아지지만, 최종적으로 BMD 밀도를 높이기 위해서는, 서멀도너를 BMD의 석출핵으로 성장시키기 위한 전술한 바와 같은 저온 열처리가 필요해진다. 따라서, 이 기술에서는, 공정수가 증가되고, 생산성이 저하된다고 하는 문제가 있다.
또한, 특허문헌 4에 기재된 기술은, BMD 밀도를 높이는 것을 목적으로 하는 것은 아니며, 또한 열처리 시간이 단시간이다. 따라서, 이 열처리만으로는, 벌크부의 BMD 밀도를 높이기에는 한계가 있다.
또한, 특허문헌 5에 기재된 기술은, V/G를 제어하여 무결함 영역인 실리콘 단결정을 육성하기 위해서, V(인상 속도)를 낮게 제어해야 한다. 이 때문에, 생산성이 저하된다고 하는 문제가 있다.
본 발명은 전술한 사정을 감안하여 이루어진 것이다. 본 발명은, 서멀도너를 BMD의 석출핵으로 성장시키기 위한 저온 열처리를 필요로 하지 않고, 또한 열처리 시간이 단시간이더라도, 표층부에서는 무결함층을 형성할 수 있으며, 벌크부에서는 BMD 밀도를 높일 수 있다. 게다가, 웨이퍼 표층부의 산소 농도의 저하를 억제하고, 생산성이 높은 실리콘 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서의 제1 양태는, 실리콘 융액에 질소를 첨가하는 초크랄스키법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형(空孔型) 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 그리고, 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정과, 상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 또한 경면 연마 처리하는 공정과, 상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 급속 승강 온열 처리를 행하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서의 제2 양태는, 실리콘 융액에 질소를 첨가하는 초크랄스키법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정과, 상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 또한 경면 연마 처리하는 공정과, 상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 불활성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제1 급속 승강 온열 처리를 행하는 공정과, 상기 제1 급속 승강 온열 처리후, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제2 급속 승강 온열 처리를 행하는 공정을 포함하는 것을 특징으로 한다.
상기 수소 가스를 첨가한 불활성 가스 분위기 속에 포함되는 수소 가스의 분압은 3% 이하인 것이 바람직하다.
본 발명에 따르면, 서멀도너를 BMD의 석출핵으로 성장시키기 위한 저온 열처리를 필요로 하지 않고, 또한 열처리 시간이 단시간이더라도, 표층부에서는 무결함층을 형성할 수 있으며, 벌크부에서는 BMD 밀도를 높일 수 있다. 게다가, 웨이퍼 표층부의 산소 농도의 저하를 억제하고, 생산성이 높은 실리콘 웨이퍼의 제조 방법이 제공된다.
도 1은, 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정의 육성 단계에서 적용되는 실리콘 단결정 인상 장치의 일례를 나타내는 단면 개념도이다.
도 2는, 제1 RTP와 제2 RTP를 연속하여 행하는 경우의 상기 RTP에서의 열처리 시퀀스의 일례를 도시하는 개념도이다.
이하, 본 발명의 실시형태에 대해서 도면 등을 참조하여 상세히 설명한다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서의 제1 양태는, 실리콘 융액에 질소를 첨가하는 CZ법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 그리고 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정을 포함한다. 그리고, 상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 또한 경면 연마 처리하는 공정을 포함한다. 또한, 상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 급속 승강 온열 처리[이하, 간단히 RTP(Rapid Thermal Process)라고도 한다]를 행하는 공정을 포함한다.
이와 같이, 본 발명은, 실리콘 단결정의 육성에 있어서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G를 제어하므로, 무결함 영역을 형성하는 경우보다도 인상 속도(V)를 높일 수 있다.
게다가, 수소 가스를 첨가한 불활성 가스 분위기 속에서 실리콘 단결정을 육성하므로, 실리콘 단결정 내에 BMD의 석출핵을 증가시킬 수 있고, 이후의 RTP에서, BMD 밀도를 높일 수 있다.
또한, 실리콘 융액에 질소를 첨가하여 실리콘 단결정을 육성하므로, 공공형 점 결함이 존재하는 영역을 형성한 경우더라도, 상기 영역에 포함되는 COP의 사이즈를 작게 할 수 있다. 따라서, 이후의 RTP에서, 웨이퍼 표층부의 COP를 소멸시킬 수 있다.
한편, 실리콘 융액에 질소를 첨가하는 방법은, 예컨대 실리콘 단결정의 육성 시작 전에 있어서, 석영 도가니 내에 원료가 되는 다결정 실리콘을 충전할 때에 질화막을 피막시킨 웨이퍼 조각을 동시에 충전하는 방법에 의해 행할 수 있다. 또는, 상기 불활성 가스 분위기 속에 수소 가스와 동시에 질소 가스를 첨가하는 방법 등의 주지의 방법에 의해 행할 수 있다.
게다가, 육성하는 실리콘 단결정의 산소 농도를 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤로 하고, 질소 농도를 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤로 함으로써, 웨이퍼의 벌크부에서 상기 증가시킨 BMD의 석출핵을, 이후의 RTP에서 소멸시키는 일없이, BMD로서 석출시킬 수 있다.
이 때문에, 전술한 바와 같은 서멀도너를 BMD의 석출핵으로 성장시키기 위해서, 저온 열처리를 행할 필요가 없다. 한편, 상기 산소 농도를 조정하는 방법은, 실리콘 단결정 육성시에 있어서, 석영 도가니의 회전수나 노(爐) 내압을 조정하는 등의 주지의 방법에 의해 행할 수 있다.
또한, RTP를 산화성 가스 분위기 속에서 행하기 때문에, 불활성 가스 분위기만(예컨대, Ar 100%)으로 행하는 것보다도, 표층부로부터의 산소의 외측 확산을 억제할 수 있다. 따라서, 산소 농도의 저하에 수반되는 슬립 전위의 핀닝력의 저하를 억제할 수 있다.
한편, 여기서 말하는 산화성 가스 분위기란, 산소 100% 가스뿐만 아니라, 불활성 가스 분위기(바람직하게는 아르곤 가스 분위기) 속에 분압으로 20%∼100%의 산소 가스(100%는 제외한다)가 포함된 혼합 가스 분위기인 경우도 포함된다.
또한, 상기 RTP를 1250℃∼1380℃의 최고 도달 온도로 행하기 때문에, 표층부에 존재하는 COP의 내벽 산화막을 용해시키기 쉬워진다. 게다가, 산화성 가스 분위기 속에서 행하기 때문에, 불활성 가스 분위기보다도 대량의 격자간 실리콘을 상기 표층부에 도입시킬 수 있다. 따라서, 열처리 시간이 단시간(1초∼60초)이더라도 표층부의 COP를 소멸시킬 수 있다.
상기 산소 농도가 1.0×1018 atoms/㎤ 미만인 경우, 또한 상기 산소 농도가 1.0×1018 atoms/㎤ 이상이더라도 질소 농도가 2.8×1014 atoms/㎤ 미만인 경우에는, 이후의 RTP에서, 상기 발생시킨 BMD의 석출핵이 소멸하기 쉬워지기 때문에 바람직하지 않다. 상기 산소 농도가 1.8×1018 atoms/㎤를 넘는 경우에는, 표층부의 산소 농도가 높아지기 때문에, 이후의 RTP에서, 표층부에 존재하는 COP의 내벽 산화막이 용해되기 어려워지는 경우가 있다. 그리고, 대량의 격자간 실리콘이 도입되더라도, COP 내를 매립할 수 없어지기 때문에, 상기 표층부에 COP가 잔존하는 경우가 있다. 상기 질소 농도가 5×1015 atoms/㎤를 넘는 경우에는, 실리콘 단결정 육성시에, 실리콘 융액 중에 질소 석출물이 발생하기 때문에, 무전위의 결정을 얻기 어려워진다.
상기 RTP에서의 최고 도달 온도가 1250℃ 미만인 경우에는, 표층부에 존재하는 COP의 내벽 산화막이 용해되기 어려워지기 때문에 표층부의 COP를 소멸시키는 것이 어려운 경우가 있다. 상기 최고 도달 온도가 1380℃를 넘는 경우에는, 온도가 높아지기 때문에 웨이퍼에 슬립 전위가 발생할 가능성이 높아지고, 또한 사용하는 RTP 장치로서의 수명의 관점으로부터도 바람직하지 못한 경우가 있다.
상기 RTP에서의 최고 도달 온도의 유지 시간이 1초 미만인 경우에는, 열처리 시간이 적기 때문에, 충분히 표층부의 COP를 소멸하면서, 벌크부의 BMD를 석출시키기가 어려운 경우가 있다. 상기 유지 시간이 60초를 넘는 경우에는, 생산성이 저하되는 경우가 있다.
도 1은, 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정의 육성 단계에 적용되는 실리콘 단결정 인상 장치의 일례를 도시하는 단면 개념도이다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정의 육성 단계에 적용되는 실리콘 단결정 인상 장치(10)는, 도 1에 도시한 바와 같이, 노 본체(12)와, 노 본체(12) 내에 배치되고, 실리콘 원료(주로, 폴리실리콘)를 유지하는 도가니(14)와, 도가니(14)의 외측 주위에 설치되어, 도가니(14)를 가열하고, 도가니(14) 내에 유지된 실리콘 원료를 용융하여 실리콘 융액(16)으로 만드는 히터(18)를 구비한다. 그리고, 실리콘 융액(16)의 상측에 배치되고, CZ법에 의해 실리콘 융액(16)으로부터 인상한 실리콘 단결정(도시하지 않음)에의 복사열을 차단하는 원통 형상의 열차폐체(20)를 구비한다.
도가니(14)는, 실리콘 융액(16)을 유지하는 석영 도가니(14a)와, 석영 도가니(14a)를 수용하는 카본 도가니(14b)를 구비한다.
히터(18)의 외측 주위에는 제1 보온 부재(22)가 설치되어 있다. 제1 보온 부재(22)의 상부에는, 히터(18)와 일정한 간격을 갖고서 제2 보온 부재(24)가 설치되어 있다.
열차폐체(20)의 상측에는, 열차폐체(20)의 내주측을 통과하고, 열차폐체(20)와 실리콘 융액(16)의 사이를 통과하여, 도가니(14)의 아래쪽에 위치하는 배출구(26)로부터 노 본체(12) 밖으로 배출되는 캐리어 가스(수소 가스를 첨가한 불활성 가스 분위기) G1을 공급하는 캐리어 가스 공급구(28)가 마련되어 있다.
도가니(14)의 상측에는, 실리콘 단결정(도시하지 않음)을 육성하기 위해서 이용되는 시드 결정(50)을 유지하는 시드 척(32)이 부착된 인상용 와이어(34)가 설치되어 있다. 인상용 와이어(34)는, 노 본체(12) 밖에 설치된 회전 승강 가능한 와이어 회전 승강 기구(36)에 부착되어 있다.
도가니(14)는, 노 본체(12)의 하부를 관통하고, 노 본체(12) 밖에 설치된 도가니 회전 승강 기구(38)에 의해서 회전 승강 가능한 도가니 회전축(40)에 부착되어 있다.
열차폐체(20)는, 제2 보온 부재(24)의 상면에 부착된 열차폐체 지지 부재(42)를 통해 도가니(14)의 상측에 유지되어 있다.
캐리어 가스 공급구(28)에는, 매스플로우 컨트롤러(43)를 통해, 노 본체(12) 내에 캐리어 가스 G1을 공급하는 캐리어 가스 공급부(44)가 접속되어 있다. 배출구(26)에는, 열차폐체(20)의 내주측을 통과하고 열차폐체(20)와 실리콘 융액(16) 사이를 통과한 캐리어 가스 G1을 배출하는 캐리어 가스 배출부(48)가 버터플라이 밸브(46)를 통해 접속되어 있다. 매스플로우 컨트롤러(43)를 조정함으로써 노 본체(12) 내에 공급하는 캐리어 가스 G1의 공급량을 제어하고, 버터플라이 밸브(46)를 조정함으로써 노 본체(12) 내에서 배출하는 배출 가스[캐리어 가스 G1 및 실리콘 융액(16)으로부터 발생한 SiOx 가스 등도 포함한다]의 배출량을 제어한다.
또한, 노 본체(12)에 설치된 감시창(12A)에서 촬상 수단(60)(CCD 카메라)에 의해, 실리콘 단결정을 육성하는 모습이나 실리콘 융액(16)의 액면 온도 등을 측정할 수 있다.
상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만드는 방법은, 와이어 쏘나 오목 블레이드를 이용하여, 주지의 방법에 의해 행한다.
상기 평탄화 처리는, 상기 실리콘 단결정을 절단하여 얻어진 실리콘 웨이퍼를, 유리(遊離) 지립을 이용하여 양면을 래핑하는 래핑(lapping) 처리, 다이아몬드 지립이 전착(電着)된 다이아몬드 지석을 이용하여 한면 또는 양면을 연삭하는 연삭 처리, 플루오르화수소산, 질산 및 초산의 혼합 용액이나, 수산화나트륨이나 수산화칼륨의 수용액을 이용하여 주로 양면을 케미컬 폴리싱하는 케미컬 폴리싱 처리 등을 이용하여, 주지의 방법에 의해 행한다.
상기 경면 연마 처리는, 매엽식 또는 배치식(batch mode)으로, 반도체 디바이스가 형성되는 표면 또는 양면을 연마포에 압박하고, 회전시키면서 연마제를 공급하는 주지의 방법에 의해 행한다.
한편, 본 발명에서 말하는 RTP란, 예컨대 일본 특허 공개 제2011-233556호의 도 1에 기재되어 있는 것 같은 주지의 RTP 장치를 이용한 열처리를 나타낸다. 상기 열처리는, 소정의 투입 온도(예컨대 400℃∼600℃)로 유지된 반응관 내에, 상기 경면 연마 처리된 실리콘 웨이퍼를 투입한다. 그 후, 상기 최고 도달 온도까지 1℃/초 이상의 승온 속도로 급속 승온하고, 상기 최고 도달 온도를 1초 이상 60초 이하 유지한 뒤, 상기 소정의 투입 온도까지 1℃/초 이상의 강온 속도로 급속 강온한다.
상기 승온 속도 및 강온 속도는 5℃/초∼200℃/초인 것이 바람직하다.
이러한 속도로 함으로써, 생산성이 높고, 또한 승온 및 강온시의 급격한 온도 변화에 의한 슬립의 발생을 억제할 수 있다.
상기 승온 속도 및 강온 속도는 10℃/초∼150℃/초인 것이 보다 바람직하다.
상기 수소 가스를 첨가한 불활성 가스 분위기 속에 포함되는 수소 가스의 분압은 3% 이하인 것이 바람직하다.
이러한 수소 가스 분압으로 함으로써, 실리콘 단결정에의 급격한 수소 첨가를 억제할 수 있기 때문에, 실리콘 단결정 내의 수소 결함의 발생을 억제할 수 있다.
상기 RTP에서의 최고 도달 온도는, 1250℃∼1300℃인 것이 보다 바람직하다.
상기 최고 도달 온도가 높으면 높을수록, 실리콘 단결정 육성시에 발생한 BMD의 석출핵이 BMD로는 되지 않고 소멸되는 경향이 있기 때문에, 이 온도 범위로 함으로써, BMD 밀도를 더 높일 수 있다.
한편, CZ법에 의한 실리콘 단결정의 육성에 있어서는, 그 육성 환경(히터 출력이나 인상 속도 등)의 변동(변화)에 의해서는, 육성되는 실리콘 단결정의 공공형 점 결함이 존재하는 영역 내에 발생하는 COP의 사이즈가 커지는 경우가 있다. 이 경우, 전술한 산화성 가스 분위기 속에서의 RTP만으로는, 표층부의 COP를 소멸시키기가 어려운 경우가 있다.
이 경우에는, 전술한 산화성 가스 분위기 속에서의 RTP 전에, 불활성 가스 분위기 속에서의 RTP를 추가로 가하는 것이 바람직하다.
즉, 본 발명의 실리콘 웨이퍼의 제조 방법에 있어서의 제2 양태는, 실리콘 융액에 질소를 첨가하는 초크랄스키법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 그리고 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정(이하, 제1 공정이라 한다)과, 상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 경면 연마 처리하는 공정(이하, 제2 공정이라 한다)과, 상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 불활성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제1 급속 승강 온열 처리를 하는 공정(이하, 제3 공정이라 한다)과, 상기 제1 급속 승강 온열 처리후, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제2 급속 승강 온열 처리를 하는 공정(이하, 제4 공정이라 한다)을 포함하는 것을 특징으로 한다.
한편, 상기 제1 공정, 제2 공정 및 제4 공정은, 전술한 것과 마찬가지이므로, 설명을 생략한다.
이상으로부터, CZ법에 의한 실리콘 단결정 육성시에 있어서, 육성 환경의 변동에 의해 실리콘 단결정의 공공형 점 결함이 존재하는 영역 내에 발생하는 COP의 사이즈가 커진 경우에도, 상기 제3 공정을 행하는 것에 의해, 상기 COP의 내벽 산화막을 용해시켜, COP 사이즈를 작게 할 수 있다. 따라서, 표층부에서 보다 확실하게 무결함층을 형성할 수 있다. 또한, 상기 제3 공정은, 열처리 시간이 단시간(1초∼60초)이므로, 이 공정의 추가로 인한 생산성의 저하도 최소한으로 억제할 수 있다.
한편, 상기 제3 공정은, 불활성 가스 분위기로 행해지기 때문에, 표층부의 산소가 외측으로 확산하여, 이 표층부의 산소 농도가 저하되는 경우가 있다. 그러나, 이후의 제4 공정에서, 상기 표층부에 산소를 내측으로 확산시킬 수 있기 때문에, 상기 제3 공정에서 저하된 산소 농도를 상기 제4 공정에서 보충할 수 있다. 따라서, 웨이퍼 표층부의 산소 농도의 저하를 억제할 수 있다.
상기 제3 공정에서의 제1 RTP는, 불활성 가스 분위기 속에서 행하는 것이 바람직하다.
상기 제1 RTP가 질소 가스 분위기인 경우에는, 상기 RTP에서 웨이퍼의 표면에 질화막이 형성된다. 그러나, 이 질화막의 제거를 위해서, 새롭게 에칭 공정 등을 늘리지 않으면 안 되어 생산성이 크게 저하되기 때문에 바람직하지 않다.
상기 제1 RTP가 수소 가스 분위기인 경우에는, 이후의 제4 공정에서, 산화성 가스가 도입되는 관계상, 폭발 등의 위험성이 있기 때문에 바람직하지 않다.
또한, 상기 제1 RTP가 산화성 가스 분위기인 경우에는, 상기 제2 RTP를 실질적으로 2회 행하게 된다. 이 경우, 산화성 가스 분위기에 의한 열처리 시간이 길어지기 때문에, 열처리 후반에 있어서 표층부의 산소 농도가 높아진다. 이 단계에서, 실리콘 단결정 육성시에 발생한 COP의 사이즈가 크기 때문에 소멸할 수 없고 잔존해 있는 COP 내에, 내벽 산화막이 형성되어 버린다. 이 때문에, 산화성 가스 분위기에 의해, 대량의 격자간 실리콘이 도입되더라도, 표층부에 COP가 잔존하여 버리는 경우가 있다.
상기 불활성 가스는, 아르곤 가스인 것이 바람직하다. 아르곤 가스를 이용함으로써, 질화막 등의 다른 막의 형성이나 화학적 반응 등이 생기는 일이 없고, 상기 제1 RTP를 행할 수 있다.
상기 제3 공정에서의 제1 RTP는, 1250℃∼1380℃의 최고 도달 온도로 행하는 것이 바람직하다.
상기 제1 RTP를 상기 최고 도달 온도로 행함으로써, 표층부에 존재하는 COP의 내벽 산화막을 용해시키기 쉽고, 표층부의 COP의 사이즈를 작게 또는 소멸시킬 수 있다. 따라서, 열처리 시간이 단시간(1초∼60초)이더라도 표층부의 COP를 저감시킬 수 있다.
상기 제1 RTP에서의 최고 도달 온도가 1250℃ 미만인 경우에는, 표층부에 존재하는 COP의 내벽 산화막이 용해되기 어려워지기 때문에 표층부의 COP를 저감시키기가 어려운 경우가 있다. 상기 최고 도달 온도가 1380℃를 넘는 경우에는, 온도가 높아지기 때문에 웨이퍼에 슬립 전위가 발생할 가능성이 높아지고, 또한 사용하는 RTP 장치로서의 수명의 관점에서도 바람직하지 못한 경우가 있다.
상기 제1 RTP와 상기 제2 RTP는, 각각 개별적으로 행하더라도 좋고, 연속하여 행하더라도 좋다.
도 2는, 제1 RTP와 제2 RTP를 연속하여 행하는 경우의 상기 RTP에서의 열처리 시퀀스의 일례를 도시하는 개념도이다.
상기 제1 RTP와 제2 RTP를 연속하여 행하는 경우는, 도 2에 도시한 바와 같이, 원하는 온도 T0(예컨대, 400℃)로 유지된 주지의 RTP 장치의 반응관 내에 상기 경면 연마 처리된 실리콘 웨이퍼를 설치한다. 그리고, 불활성 가스 분위기 속에서, 제1 승온 속도 ΔTu1로, 제1 온도(1250℃∼1380℃) T1까지 급속 승온하고, 상기 제1 온도 T1를 소정 시간(1초∼60초) t1 유지한다. 계속해서, 제1 강온 속도 ΔTd1로, 상기 제1 온도 T1에서 제2 온도 T2까지 급속 강온하고, 상기 제2 온도 T2를 소정 시간 t2 유지한다(제1 RTP). 그 후, 이 제1 RTP에 계속해서, 상기 제2 온도 T2에서 상기 불활성 가스 분위기로부터 산화성 가스 분위기로 전환한다. 또한, 상기 제2 온도 T2를 소정 시간 t3 유지한 뒤, 제2 승온 속도 ΔTu2로 상기 제2 온도 T2에서 제3 온도(1250℃∼1380℃) T3까지 급속 승온한다. 그리고, 상기 제3 온도 T3를 소정 시간(1초∼60초) t4 유지한 뒤, 제2 강온 속도 ΔTd2로 상기 제3 온도 T3에서 웨이퍼 반출 온도(예컨대, T0)까지 급속 강온한다(제2 RTP).
상기 제2 온도 T2는, 600℃∼800℃인 것이 바람직하다.
상기 제2 온도 T2가 600℃ 미만인 경우에는, RTP로서의 생산성이 나빠지는 경우가 있다. 상기 제2 온도 T2가 800℃를 넘는 경우에는, 불활성 가스 분위기로부터 산화성 가스 분위기로 전환할 때에 거친 표면이 발생하는 경우가 있다.
상기 제2 온도 T2를 유지하는 유지 시간 t2, t3은, 각각 1초∼30초인 것이 바람직하다. 이에 따라 생산성이 높은 RTP를 실현할 수 있다. 상기 유지 시간 t2, t3은, 각각 1초∼15초인 것이 더 바람직하다.
상기 승온 속도 ΔTu1, ΔTu2 및 강온 속도 ΔTd1, ΔTd2는 5℃/초∼200℃/초인 것이 바람직하다.
이러한 속도로 함으로써, 생산성이 높고, 또한 승온 및 강온시의 급격한 온도 변화로 인한 슬립의 발생을 억제할 수 있다.
상기 승온 속도 ΔTd1, ΔTd2 및 강온 속도 ΔTd1, ΔTd2는 10℃/초∼150℃/초인 것이 보다 바람직하다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은, 하기 실시예에 의해 한정 해석되는 것은 아니다.
[시험 1]
도 1에 도시한 바와 같은 실리콘 단결정 인상 장치(10)를 이용하여, 직경 32인치의 석영 유리 도가니(14a)에 실리콘 원료 및 질화막을 피막시킨 웨이퍼 부재를 충전한 뒤, 히터(18)에 의해 용해시켜 실리콘 융액(16)으로 만들었다.
다음에, 가스 분압으로 3%의 수소 가스를 첨가한 불활성 가스 분위기를 캐리어 가스 G1로서 노 본체(12) 내에 공급하고, 시드 결정(50)을 실리콘 융액(16)에 침지시켰다. 그 후, 상기 시드 결정(50)을 인상하여, 대시넥킹법에 의해 직경 4 ㎜∼5 ㎜의 네크부를 200 ㎜ 육성후, 결정 직경을 310 ㎜까지 확경시키는 확경부를 육성했다. 또한, 직경을 310 ㎜로 유지하면서, 길이가 1800 ㎜인 직선 원통형부를 갖는 실리콘 단결정을 육성했다. 이때, 직선 원통형부에 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 0.20 ㎟/(℃· min.)∼0.35 ㎟/(℃· min.)로 제어하고, 평가 부분의 산소 농도 및 질소 농도를 변화시켜서 각각 실리콘 단결정을 육성했다.
그 밖의 구체적인 제조 조건은 하기와 같다.
· 캐리어 가스 G1의 공급량: 50 L/min
· 노 내압 : 90 mbar∼100 mbar
· 시드 결정(50)의 회전수: 10 rpm
· 도가니(14)의 회전수: 1 rpm∼5 rpm
· 시드 결정(50) 및 도가니(14)의 회전 방향: 반대 방향
얻어진 각각의 실리콘 단결정의 직선 원통형부를, 와이어 쏘를 이용하여 웨이퍼형으로 절단했다. 절단에 의해서 얻어진 실리콘 웨이퍼에, 래핑 처리, 양면 연삭 처리 및 플루오르화수소산, 질산 및 초산의 혼합 용액에 의한 양면 케미컬 에칭 처리를 했다. 더욱, 양면을 경면 연마하여, 각각 직경 300 ㎜, 두께 750 ㎛의 양면 연마된 실리콘 웨이퍼를 제작했다.
다음에, 주지의 RTP 장치를 이용하여, 400℃로 유지된 반응관 내에, 상기 양면 연마된 실리콘 웨이퍼를 투입했다. 그 후, 산소 가스 100% 분위기 속에서, 승온 속도 10℃/초로 1250℃(최고 도달 온도)까지 급속 승온하고, 상기 최고 도달 온도를 30초간 유지한 뒤, 400℃까지 강온 속도 50℃/초로 급속 강온했다. 이 열처리에 의해서, 상기 실리콘 단결정의 육성 조건마다 어닐링 웨이퍼를 제작했다.
얻어진 어닐링 웨이퍼에 대하여, 레이텍스사 제조 LSTD 스캐너 MO601을 이용하여, 표면에서 깊이 5 ㎛ 영역까지의 표층부의 결함 밀도를 평가했다.
또한, 얻어진 어닐링 웨이퍼에 대하여, 1000℃로 16시간 열처리를 행한 뒤, 벌크부(깊이 5 ㎛ 이후)의 BMD 밀도를 IR 단층 촬영(주식회사 레이텍스 제조 MO-411)으로 평가했다.
또한, 얻어진 어닐링 웨이퍼에 대하여, 웨이퍼 이면에 발생하는 슬립 길이를 X선 포토그래피(주식회사 리가쿠 제조 XRT300)로 측정함으로써, 면내에 발생하고 있는 슬립 길이의 최대치를 평가했다.
표 1에, 시험 1에 있어서의 시험 조건 및 시험 결과를 나타낸다.
Figure pat00001
표 1에 나타낸 바와 같이, 질소 농도가 2.0×1014 atoms/㎤인 경우는, 산소 농도가 1.8×1018이더라도, BMD 밀도가 1×109개/㎤ 미만이 되는 것을 확인할 수 있다(비교예 1∼5). 질소 농도가 2.8×1014 atoms/㎤ 이상인 경우는, 산소 농도가 0.8×1018 atoms/㎤인 경우(비교예 6, 7)를 제외하고, BMD 밀도가 1×109개/㎤ 이상인 것을 확인할 수 있다(실시예 1∼8). 또한, 각 조건에서, 표층부의 결함 밀도는 1.0개/㎠ 미만이며, 슬립 길이도 짧고 문제없는 것을 확인할 수 있다.
[시험 2]
RTP의 최고 도달 온도를 1300℃로 하고, 그 밖은 시험 1과 마찬가지 방법에 의해, 조건마다 어닐링 웨이퍼를 제작했다.
얻어진 어닐링 웨이퍼에 대하여, 시험 1과 마찬가지 방법에 의해, 표면에서 깊이 5 ㎛ 영역까지의 표층부의 결함 밀도, 벌크부(깊이 5 ㎛ 이후)의 BMD 밀도 및 슬립 길이를 각각 평가했다.
표 2에, 시험 2에 있어서의 시험 조건 및 시험 결과를 나타낸다.
Figure pat00002
표 2에 나타낸 바와 같이, RTP의 최고 도달 온도를 1300℃로 한 경우에도, 시험 1과 같이, 질소 농도가 2.0×1014 atoms/㎤인 경우는, 산소 농도가 1.8×1018이더라도, BMD 밀도가 1×109 개/㎤ 미만인 것을 확인할 수 있다(비교예 8∼12). 질소 농도가 2.8×1014 atoms/㎤ 이상인 경우는, 산소 농도가 0.8×1018 atoms/㎤인 경우(비교예 13, 14)를 제외하고, BMD 밀도가 1×109개/㎤ 이상인 것을 확인할 수 있다(실시예 9∼16). 또한, 각 조건에서 표층부의 결함 밀도는 1.0개/㎠ 미만이며, 슬립 길이도 짧고 문제없는 것을 확인할 수 있다.
[시험 3]
RTP의 최고 도달 온도를 1350℃로 하고, 그 밖은 시험 1과 마찬가지 방법에 의해, 조건마다 어닐링 웨이퍼를 제작했다.
얻어진 어닐링 웨이퍼에 대하여, 시험 1과 마찬가지 방법에 의해, 표면에서 깊이 5 ㎛ 영역까지의 표층부의 결함 밀도, 벌크부(깊이 5 ㎛ 이후)의 BMD 밀도 및 슬립 길이를 각각 평가했다.
표 3에, 시험 3에 있어서의 시험 조건 및 시험 결과를 나타낸다.
Figure pat00003
표 3에 나타낸 바와 같이, RTP의 최고 도달 온도를 1350℃로 한 경우에도, 시험 1과 마찬가지로, 질소 농도가 2.0×1014 atoms/㎤인 경우는, 산소 농도가 1.8×1018 atoms/㎤이더라도, BMD 밀도가 1×109개/㎤ 미만인 것을 확인할 수 있다(비교예 15∼19). 질소 농도가 2.8×1014 atoms/㎤ 이상인 경우는, 산소 농도가 0.8×1018 atoms/㎤인 경우(비교예 20, 21)를 제외하고 1×109개/㎤ 이상인 것을 확인할 수 있다(실시예 17∼24). 또한, 각 조건에서 표층부의 결함 밀도는 1.0개/㎠ 미만이며, 슬립 길이도 짧고 문제없는 것을 확인할 수 있다.
한편, 표 1에서 표 3의 결과로부터, RTP에서의 최고 도달 온도를 높게 하면 할수록, BMD 밀도가 저하되는 경향을 대강 확인할 수 있다. 이것은, 열처리 온도가 높아지면 높아질수록, 실리콘 단결정 육성시에 증가시킨 BMD의 석출핵이 RTP에 의해서 소멸되고 있는 것으로 고려된다. 이 때문에, BMD 밀도를 보다 높이는 관점에서, 상기 RTP에서의 최고 도달 온도는, 1250℃∼1300℃인 것이 보다 바람직하다.
[시험 4]
시험 1과 마찬가지 조건으로 얻어진 질소 농도 및 산소 농도가 다른 직경 300 ㎜, 두께 750 ㎛의 양면 연마된 실리콘 웨이퍼를, 주지의 RTP 장치를 이용하여, 400℃로 유지된 반응관 내에 투입했다. 그 후, 제1 온도 T1(제1 RTP에서의 최고 도달 온도)를 1250℃로 하여, 도 2에 도시한 바와 같은 열처리 시퀀스로, 제1 RTP 및 제2 RTP를 행했다.
제1 RTP 및 제2 RTP에서의 그 밖의 구체적인 제조 조건은 하기와 같다.
(a) 제1 RTP
· 불활성 가스 분위기: 아르곤 100% 가스
· 승온 속도 ΔTu1: 10℃/초
· 제1 온도 T1의 유지 시간 t1: 30초
· 강온 속도 ΔTd1: 50℃/초
· 제2 온도 T2: 800℃
· 제2 온도 T2의 유지 시간 t2: 15초
(b) 제2 RTP
· 산화성 가스 분위기: 산소100% 가스
· 제2 온도 T2의 유지 시간 t3: 15초
· 승온 속도 ΔTu2: 10℃/초
· 제3 온도 T3: 1250℃
· 제3 온도 T3의 유지 시간 t4: 30초
· 강온 속도 ΔTd2: 50℃/초
얻어진 어닐링 웨이퍼에 대하여, 시험 1과 마찬가지 방법에 의해, 표면에서 깊이 5 ㎛ 영역까지의 표층부의 결함 밀도, 벌크부(깊이 5 ㎛ 이후)의 BMD 밀도 및 슬립 길이의 최대치를 각각 평가했다.
또한, 얻어진 어닐링 웨이퍼에 대하여, 표면에서 5 ㎛까지의 깊이 방향의 산소 농도 프로파일을 2차 이온 질량 분석 장치(SIMS; 카메카사 제조 Ims-6f)로 측정함으로써, 이 산소 농도 프로파일에 있어서의 산소 농도의 최소치를 평가했다.
표 4에, 시험 4에 있어서의 시험 조건 및 시험 결과를 나타낸다.
Figure pat00004
표 4에 나타낸 바와 같이, 산화성 가스 분위기에 의한 RTP(제2 RTP)의 전에, 불활성 가스 분위기에 의한 RTP(제1 RTP)를 행하면, 표 1과 비교하여, 벌크부의 BMD 밀도는 증가되지 않고, 오히려 저하되는 경향이 있는 것을 확인할 수 있다. 이것은, 제1 RTP에서의 열처리 온도가 1250℃ 이상으로 고온이기 때문에, 실리콘 단결정 육성시에 있어서 발생시킨 BMD의 석출핵이 상기 제1 RTP에서 소멸하여 버리는 것으로 생각된다. 그러나 이 경우이더라도, 실시예 25∼32에 대해서는, BMD 밀도가 1×109개/㎤ 이상인 것을 확인할 수 있다.
또한, 얻어진 어닐링 웨이퍼의 표면에서 5 ㎛까지의 깊이 방향의 산소 농도 프로파일에 있어서의 산소 농도의 최소치는, 어느 쪽의 조건에 있어서도, 실리콘 단결정 인상시의 산소 농도 이상이며, 웨이퍼 표층부의 산소 농도의 저하는 확인할 수 없었다.

Claims (4)

  1. 실리콘 융액에 질소를 첨가하는 초크랄스키법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형(空孔型) 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 산소 농도가 1.0×1018∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정과,
    상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 경면 연마 처리하는 공정, 그리고
    상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 급속 승강 온열 처리를 하는 공정
    을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 실리콘 융액에 질소를 첨가하는 초크랄스키법에 의해, 수소 가스를 첨가한 불활성 가스 분위기 속에서, 공공형 점 결함이 존재하는 영역이 형성되도록 V/G(V: 인상 속도, G: 실리콘 단결정의 인상축 방향의 온도 구배)를 제어하고, 산소 농도가 1.0×1018 atoms/㎤∼1.8×1018 atoms/㎤이며, 질소 농도가 2.8×1014 atoms/㎤∼5.0×1015 atoms/㎤인 실리콘 단결정을 육성하는 공정과,
    상기 육성된 실리콘 단결정을 절단하여 실리콘 웨이퍼로 만든 뒤, 평탄화 처리하고, 경면 연마 처리하는 공정과,
    상기 경면 연마 처리된 실리콘 웨이퍼에 대하여, 불활성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제1 급속 승강 온열 처리를 하는 공정, 그리고
    상기 제1 급속 승강 온열 처리후, 산화성 가스 분위기 속에서, 1250℃∼1380℃의 최고 도달 온도로 1초∼60초간 유지하는 제2 급속 승강 온열 처리를 하는 공정
    을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제1항에 있어서, 상기 수소 가스를 첨가한 불활성 가스 분위기 속에 포함되는 수소 가스의 분압은 3% 이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 제2항에 있어서, 상기 수소 가스를 첨가한 불활성 가스 분위기 속에 포함되는 수소 가스의 분압은 3% 이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
KR1020130002500A 2012-01-10 2013-01-09 실리콘 웨이퍼의 제조 방법 KR101390024B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012002564 2012-01-10
JPJP-P-2012-002564 2012-01-10
JPJP-P-2012-007992 2012-01-18
JP2012007992A JP2013163598A (ja) 2012-01-10 2012-01-18 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20130082111A true KR20130082111A (ko) 2013-07-18
KR101390024B1 KR101390024B1 (ko) 2014-04-29

Family

ID=48743383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002500A KR101390024B1 (ko) 2012-01-10 2013-01-09 실리콘 웨이퍼의 제조 방법

Country Status (4)

Country Link
US (1) US20130175726A1 (ko)
JP (1) JP2013163598A (ko)
KR (1) KR101390024B1 (ko)
TW (1) TWI461577B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160103944A (ko) * 2015-02-25 2016-09-02 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20200016359A (ko) * 2017-06-26 2020-02-14 가부시키가이샤 사무코 실리콘 웨이퍼
KR20210125942A (ko) * 2020-04-09 2021-10-19 가부시키가이샤 사무코 실리콘 웨이퍼 및 그의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101822479B1 (ko) * 2014-01-14 2018-01-26 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
JP6333182B2 (ja) * 2015-01-05 2018-05-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
FR3034108A1 (fr) * 2015-03-24 2016-09-30 Soitec Silicon On Insulator Methode de reduction de defauts et fabrication de substrat
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
CN106591939A (zh) * 2015-10-15 2017-04-26 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN106884203A (zh) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
JP6981750B2 (ja) * 2016-12-21 2021-12-17 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
CN109830437B (zh) * 2019-01-25 2021-05-28 西安奕斯伟硅片技术有限公司 一种晶圆热处理方法和晶圆
JP7252884B2 (ja) * 2019-12-05 2023-04-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法
CN115233293A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种轻掺p型硅单晶及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
KR100398505B1 (ko) * 2003-02-05 2003-09-19 코닉 시스템 주식회사 단결정 실리콘 웨이퍼의 cop 제거방법
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
DE05806093T1 (de) * 2005-07-27 2008-08-21 Sumco Corp. Siliziumwafer und prozess zu seiner herstellung
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5542383B2 (ja) * 2009-07-27 2014-07-09 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160103944A (ko) * 2015-02-25 2016-09-02 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20200016359A (ko) * 2017-06-26 2020-02-14 가부시키가이샤 사무코 실리콘 웨이퍼
KR20210125942A (ko) * 2020-04-09 2021-10-19 가부시키가이샤 사무코 실리콘 웨이퍼 및 그의 제조 방법

Also Published As

Publication number Publication date
TWI461577B (zh) 2014-11-21
US20130175726A1 (en) 2013-07-11
TW201333277A (zh) 2013-08-16
KR101390024B1 (ko) 2014-04-29
JP2013163598A (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
US7977219B2 (en) Manufacturing method for silicon wafer
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
JP2010040587A (ja) シリコンウェーハの製造方法
US8399341B2 (en) Method for heat treating a silicon wafer
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP2013163597A (ja) シリコンウェーハの製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
WO2010140323A1 (ja) シリコンウェーハ及びシリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP2013201303A (ja) シリコンウェーハの製造方法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2011035129A (ja) シリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 6