KR20130067156A

KR20130067156A - 게이트 쉬프트 레지스터

Info

Publication number: KR20130067156A
Application number: KR1020110134029A
Authority: KR
Inventors: 신홍재; 이청아
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-12-13
Filing date: 2011-12-13
Publication date: 2013-06-21
Also published as: US20130148775A1; CN103165189A; KR101960846B1; CN103165189B; US8731136B2

Abstract

본 발명은 스위칭 소자의 수를 줄이면서도 양 방향 쉬프트 동작이 가능한 게이트 쉬프트 레지스터에 관한 것으로, 다수의 게이트 쉬프트 클럭들을 입력받아 순차적으로 스캔펄스를 출력하는 다수의 스테이지들을 포함하고; 상기 스테이지들 중 제 k 스테이지는 제 1 및 제2 입력단자를 통해 입력되는 전단 캐리신호들과 제 3 및 제 4 입력단자를 통해 입력되는 후단 캐리신호들에 응답하여 스캔 방향을 전환하기 위해 제 1 및 제 2 순방향 TFT와 제 1 및 제 2 역방향 TFT로 구성된 스캔방향 제어부와; Q1 및 Q2 노드와 QB1 및 QB2 노드의 충방전을 제어하기 위해 제 1 내지 제 18 TFT로 구성된 노드 제어부와; 상기 Q1 및 Q2 노드와 상기 QB1 및 QB2 노드의 전압레벨에 따라 2 개의 스캔펄스를 출력하기 위한 제 1 및 제 2 풀업 TFT와 제 1 내지 제 4 풀다운 TFT로 구성된 출력부를 포함하는 것을 특징으로 한다.

Description

게이트 쉬프트 레지스터{GATE SHIFT REGISTER}

본 발명은 스위칭 소자의 수를 줄이면서도 양 방향 쉬프트 동작이 가능한 게이트 쉬프트 레지스터에 관한 것이다.

최근, 양 방향 쉬프트 동작이 가능한 게이트 쉬프트 레지스터가 제안된 바 있다. 양 방향 게이트 쉬프트 레지스터는 양 방향 제어회로를 포함하여 순방향 쉬프트 모드 또는 역방향 쉬프트 모드로 동작한다.

그런데, 종래의 양 방향 게이트 쉬프트 레지스터는 단 방향성 게이트 쉬프트 레지스터에 추가된 양 방향 제어회로 인하여 내장형 게이트 드라이버의 설계 면적을 증가시키는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 스위칭 소자의 수를 줄이면서도 양 방향 쉬프트 동작이 가능한 게이트 쉬프트 레지스터를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위해 본 발명에 따른 게이트 쉬프트 레지스터는 다수의 게이트 쉬프트 클럭들을 입력받아 순차적으로 스캔펄스를 출력하는 다수의 스테이지들을 포함하고; 상기 스테이지들 중 제 k 스테이지는 제 1 및 제2 입력단자를 통해 입력되는 전단 캐리신호들과 제 3 및 제 4 입력단자를 통해 입력되는 후단 캐리신호들에 응답하여 스캔 방향을 전환하기 위해 제 1 및 제 2 순방향 TFT와 제 1 및 제 2 역방향 TFT로 구성된 스캔방향 제어부와; Q1 및 Q2 노드와 QB1 및 QB2 노드의 충방전을 제어하기 위해 제 1 내지 제 18 TFT로 구성된 노드 제어부와; 상기 Q1 및 Q2 노드와 상기 QB1 및 QB2 노드의 전압레벨에 따라 2 개의 스캔펄스를 출력하기 위한 제 1 및 제 2 풀업 TFT와 제 1 내지 제 4 풀다운 TFT로 구성된 출력부를 포함하는 것을 특징으로 한다.

상기 게이트 쉬프트 클럭들은 3 수평기간의 펄스폭을 가지고 1 수평기간씩 위상이 쉬프트되는 6상 순환 클럭으로 발생되며; 서로 이웃한 클럭들은 2 수평기간씩 서로 중첩되는 것을 특징으로 한다.

상기 제 1 스캔펄스는 제 1 캐리신호로서 기능하고; 상기 제 2 스캔펄스는 제 2 캐리신호로서 기능하며; 상기 제 1 입력단자는 제 k-2 스테이지의 제 2 출력노드에 연결되고, 상기 제 2 입력단자는 제 k-1 스테이지의 제 1 출력노드에 연결되고, 상기 제 3 입력단자는 제 k+1 스테이지의 제 2 출력노드에 연결되며, 상기 제 4 입력단자는 제 k+2 스테이지의 제 1 출력노드에 연결되는 것을 특징으로 한다.

상기 제 1 순방향 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 순방향 구동전압을 상기 Q1 노드에 인가하고, 상기 제 2 순방향 TFT는 상기 제 2 입력단자를 통해 입력되는 상기 제 k-1 스테이지의 제 1 캐리신호에 응답하여 상기 순방향 구동전압을 상기 Q2 노드에 인가하고, 상기 제 1 역방향 TFT는 상기 제 3 입력단자를 통해 입력되는 상기 제 k+1 스테이지의 제 2 캐리신호에 응답하여 역방향 구동전압을 상기 Q1 노드에 인가하고, 상기 제 2 역방향 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 상기 역방향 구동전압을 상기 Q2 노드에 인가하는 것을 특징으로 한다.

상기 제 1 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 Q1 노드를 저전위 전압으로 방전시키고, 상기 제 2 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 Q1 노드를 상기 저전위 전압으로 방전시키고, 상기 제 3 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 순방향 구동전압을 상기 QB1 노드에 인가하고, 상기 제 4 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 역방향 구동전압을 상기 QB1 노드에 인가하고, 상기 제 5 TFT는 게이트 및 소스전극이 오드 교류 구동전압 공급라인에 접속되어 오드 교류 구동전압을 제 1 노드에 인가하고, 상기 제 6 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 제 1 노드를 상기 저전위 전압으로 방전시키고, 상기 제 7 TFT는 상기 제 1 노드의 전압레벨에 따라 상기 오드 교류 구동전압을 상기 QB1 노드에 인가하고, 상기 제 8 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 제 1 노드를 상기 저전위 전압으로 방전시키고, 상기 제 9 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 QB1 노드를 상기 저전위 전압으로 방전시키고, 상기 제 10 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 Q2 노드를 상기 저전위 전압으로 방전시키고, 상기 제 11 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 Q2 노드를 상기 저전위 전압으로 방전시키고, 상기 제 12 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 상기 순방향 구동전압을 상기 QB2 노드에 인가하고, 상기 제 13 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 상기 역방향 구동전압을 상기 QB2 노드에 인가하고, 상기 제 14 TFT는 게이트 및 소스전극이 이븐 교류 구동전압 공급라인에 접속되어 이븐 교류 구동전압을 제 2 노드에 인가하고, 상기 제 15 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 제 2 노드를 상기 저전위 전압으로 방전시키고, 상기 제 16 TFT는 상기 제 2 노드의 전압레벨에 따라 상기 이븐 교류 구동전압을 상기 QB2 노드에 인가하고, 상기 제 17 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 제 2 노드를 상기 저전위 전압으로 방전시키고, 제 18 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 QB2 노드를 상기 저전위 전압으로 방전시키는 것을 특징으로 한다.

상기 제 1 풀업 TFT는 상기 Q1 노드의 전압레벨에 따라 A 번째 게이트 쉬프트 클럭을 상기 제 1 출력노드에 공급하고, 상기 제 2 풀업 TFT는 상기 Q2 노드의 전압레벨에 따라 A+1 번째 게이트 쉬프트 클럭을 상기 제 2 출력노드에 공급하고, 상기 제 1 풀다운 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 제 1 출력노드를 저전위 전압으로 방전시키고, 상기 제 2 풀다운 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 제 2 출력노드를 상기 저전위 전압으로 방전시키고, 상기 제 3 풀다운 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 제 1 출력노드를 상기 저전위 전압으로 방전시키고, 상기 제 4 풀다운 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 제 2 출력노드를 상기 저전위 전압으로 방전시키는 것을 특징으로 한다.

본 발명에 따른 게이트 쉬프트 레지스터는 TFT의 수를 28개로 줄이면서도 Q1 노드 및 Q2 노드를 빠른 속도로 충전시켜 고속구동에 유리하고 저온환경에서의 신뢰성을 높일 수 있다.

도 1은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 구성도이다.
도 2는 실시 예에 따른 제 k 스테이지(STk)의 회로도이다.
도 3은 순방향 쉬프트 동작시, 제 k 스테이지(STk)의 입력 및 출력 신호를 나타낸다.
도 4는 역방향 쉬프트 동작시, 제 k 스테이지(STk)의 입력 및 출력 신호를 나타낸다.
도 5는 본 발명의 효과를 설명하기 위한 시뮬레이션이다.

이하, 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터를 첨부된 도면을 참조하여 보다 상세히 설명한다.

도 1은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 구성도이다.

도 1에 도시된 게이트 쉬프트 레지스터는 종속적으로 접속된 다수의 스테이지(ST1~STn)와, 적어도 2개의 더미 스테이지(DT0, DTn+1)을 포함한다.

각 스테이지들(ST1 ~ STn)은 2개의 출력 채널을 구비하여 2개의 스캔펄스를 출력한다. 스캔펄스는 평판 표시장치의 스캔라인들에 인가됨과 동시에, 전단 스테이지와 후단 스테이지로 전달되는 캐리신호로서 역할을 한다.

이하의 설명에서 “전단 스테이지”는 기준이 되는 스테이지의 상부에 위치하는 것으로, 예컨대 제 k(1<k<n) 스테이지(STk)에 기준한 전단 스테이지는 “제 k-1 스테이지(ST(k-1)) ~ 제 1 더미 스테이지(DT(0))” 중 어느 하나를 지시한다. 그리고, “후단 스테이지”는 기준이 되는 스테이지의 하부에 위치하는 것으로, 예컨대 제 k 스테이지(STk)에 기준한 후단 스테이지는 “제 k+1 스테이지(STk+1) ~ 제 2 더미 스테이지(DTn+1)” 중 어느 하나를 지시한다. 제 1 더미 스테이지(DT(0))는 후단 스테이지에 입력될 캐리신호(Vd1)를 출력하고, 제2 더미 스테이지(DT(n+1))는 전단 스테이지에 입력될 캐리신호(Vd2)를 출력한다.

스테이지들(ST1 ~ STn)은 순방향 쉬프트 모드에서 “제 1 스테이지(ST1) ~ 제 k 스테이지(STk) ~ 제 n 스테이지(STn)” 순으로 스캔펄스(VOUT(1)1 ~ VOUT(n)2)를 출력한다. 순방향 쉬프트 모드에서, 각 스테이지들(ST1 ~ STn)은 제 1 및 제 2 입력단자(VST1, VST2)에 스타트신호로 인가되는 서로 다른 2개의 전단 스테이지들의 캐리신호들과, 제 3 및 제 4 입력단자(NEXT1, NEXT2)에 리셋신호로 인가되는 서로 다른 2개의 후단 스테이지들의 캐리신호들에 응답하여 동작한다. 순방향 쉬프트 모드에서, 제 1 스테이지(ST1)의 제 1 및 제 2 입력단자(VST1, VST2)에는 외부(타이밍 콘트롤러)에서 순방향 게이트 스타트 펄스가 인가된다.

스테이지들(ST1 ~ STn)은 역방향 쉬프트 모드에서 “제 n 스테이지(STn) ~ 제 k 스테이지(STk) ~ 제 1 스테이지(ST1)” 순으로 스캔펄스(VOUT(n)2 ~ VOUT(1)1)를 출력한다. 역방향 쉬프트 모드에서, 각 스테이지들(ST1 ~ STn)은 제 1 및 제 2 입력단자(VST1, VST2)에 리셋신호로 인가되는 서로 다른 2개의 전단 스테이지들의 캐리신호들과, 제 3 및 제 4 입력단자(NEXT1, NEXT2)에 스타트신호로 인가되는 서로 다른 2개의 후단 스테이지들의 캐리신호들에 응답하여 동작한다. 역방향 쉬프트 모드에서, 제 n 스테이지(STn)의 제 3 및 제4 입력단자(NEXT1, NEXT2)에는 외부에서 역방향 게이트 스타트 펄스가 인가된다.

실시 예에 따른 게이트 쉬프트 레지스터는 소정 시간만큼 서로 중첩(overlap)된 스캔펄스(VOUT(1)1 ~ VOUT(n)2)를 출력한다. 이를 위하여, 각 스테이지들(ST1 ~ STn)에는 소정 시간만큼 중첩되고 순차적으로 지연되는 i(i는 양의 짝수) 상 게이트 쉬프트 클럭들 중에 2 개의 게이트 쉬프트 클럭들이 입력된다. 게이트 쉬프트 클럭들은 240Hz 이상의 고속 구동시 충분한 충전시간 확보를 위해 6상 이상으로 구현됨이 바람직하다. 이하에서 설명할 6상 게이트 쉬프트 클럭들(CLK1 ~ CLK6)은 각각 3 수평기간(3H)의 펄스폭을 가지고 1 수평기간씩 쉬프트되며, 이웃한 클럭들은 2 수평기간씩 서로 중첩된다.

6 상 게이트 쉬프트 클럭들(CLK1 ~ CLK6)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 스테이지들(ST1 ~ STn)에는 도 3 및 도 4와 같이 소정 기간을 주기로 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 180도의 위상차를 갖고 서로 반대로 스윙되는 교류 구동전압들(VDD_E, VDD_O)이 공급되고, 기저전압(GND) 또는 게이트 로우 전압(VGL) 레벨의 저전위 전압(VSS)이 공급된다.

순방향 쉬프트 모드에서, 스테이지들(ST1 ~ STn)에는 게이트 하이 전압(VGH) 레벨의 순방향 구동전압(VDD_F)과 게이트 로우 전압(VGL) 레벨의 역방향 구동전압(VDD_R)이 공급된다. 역방향 쉬프트 모드에서, 스테이지들(ST1 ~ STn)에는 게이트 하이 전압(VGH) 레벨의 역방향 구동전압(VDD_R)과 게이트 로우 전압(VGL) 레벨의 순방향 구동전압(VDD_F)이 공급된다.

게이트 하이 전압(VGH)은 평판 표시장치의 TFT 어레이에 형성된 TFT들의 문턱전압 보다 큰 전압으로 설정되고, 게이트 로우 전압(VGL)은 표시장치의 TFT 어레이에 형성된 TFT들의 문턱전압보다 작은 전압으로 설정된다. 예를 들어, 게이트 하이 전압(VGH)은 20V ~ 30V로 설정될 수 있고, 게이트 로우 전압(VGL)은 -5V로 설정될 수 있다.

도 2는 실시 예에 따른 제 k 스테이지(STk)의 회로도이다. 제 k 스테이지(STk)의 회로 구성은 나머지 스테이지들과 동일하다.

도 2를 참조하면, 제 k 스테이지(STk)의 클럭 단자에는 6상 클럭들(CLK1 ~ CLK6) 중에서 2개의 게이트 쉬프트 클럭(CLKA, CLKA+1)이 입력된다.

제 k 스테이지(STk)는 제 1 및 제 2 입력단자(VST1, VST2)를 통해 입력되는 전단 캐리신호들과 제 3 및 제 4 입력단자(NEXT1, NEXT2)를 통해 입력된는 후단 캐리신호들에 응답하여 스캔 방향을 전환하는 스캔방향 제어부(10)와, Q1 및 Q2 노드와 QB1 및 QB2 노드의 충방전을 제어하는 노드 제어부(20)와, Q1 및 Q2 노드와 QB1 및 QB2 노드의 전압레벨에 따라 2 개의 스캔펄스(VOUT(k)1, 2)를 출력하는 출력부(30)를 포함한다.

스캔방향 제어부(10)는 4 개의 TFT를 포함한다. 구체적으로, 스캔방향 제어부(10)는 제 1 및 제 2 순방향 TFT(TF1, TF2)와 제 1 및 제 2 역방향 TFT(TR1, TR2)를 포함한다.

제 1 순방향 TFT(TF1)는 제 1 입력단자(VST1)를 통해 입력되는 제 k-2 스테이지(STk-2)의 제 2 캐리신호(VOUT(k-2)2)에 응답하여 순방향 구동전압(VDD_F)을 Q1 노드에 인가한다.

제 2 순방향 TFT(TF2)는 제 2 입력단자(VST2)를 통해 입력되는 제 k-1 스테이지(STk-1)의 제 1 캐리신호(VOUT(k-1)1)에 응답하여 순방향 구동전압(VDD_F)을 Q2 노드에 인가한다.

제 1 역방향 TFT(TR1)는 제 3 입력단자(NEXT1)를 통해 입력되는 제 k+1 스테이지(STk+1)의 제 2 캐리신호(VOUT(k+1)2)에 응답하여 역방향 구동전압(VDD_R)을 Q1 노드에 인가한다.

제 2 역방향 TFT(TR2)는 제 4 입력단자(NEXT2)를 통해 입력되는 제 k+2 스테이지(STk+2)의 제 1 캐리신호(VOUT(k+2)1)에 응답하여 역방향 구동전압(VDD_R)을 Q2 노드에 인가한다.

노드 제어부(20)는 18 개의 TFT, 즉 제 1 내지 제 18 TFT(T1 ~ T18)를 포함한다.

제 1 TFT(T1)는 QB2 노드의 전압레벨에 따라 Q1 노드를 저전위 전압(VSS)으로 방전시킨다.

제 2 TFT(T2)는 QB1 노드의 전압레벨에 따라 Q1 노드를 저전위 전압(VSS)으로 방전시킨다.

제 3 TFT(T3)는 제 4 입력단자(NEXT2)를 통해 입력되는 제 k+2 스테이지(STk+2)의 제 1 캐리신호(VOUT(k+2)1)에 응답하여 순방향 구동전압(VDD_F)을 QB1 노드에 인가한다.

제 4 TFT(T4)는 제 1 입력단자(VST1)를 통해 입력되는 제 k-2 스테이지(STk-2)의 제 2 캐리신호(VOUT(k-2)2)에 응답하여 역방향 구동전압(VDD_R)을 QB1 노드에 인가한다.

제 5 TFT(T5)는 게이트 및 소스전극이 오드 교류 구동전압(VDD_O) 공급라인에 접속되어 오드 교류 구동전압(VDD_O)을 제 1 노드(N1)에 인가한다.

제 6 TFT(T6)는 Q1 노드의 전압레벨에 따라 제 1 노드(N1)를 저전위 전압(VSS)으로 방전시킨다.

제 7 TFT(T7)는 제 1 노드(N1)의 전압레벨에 따라 오드 교류 구동전압(VDD_O)을 QB1 노드에 인가한다.

제 8 TFT(T8)는 Q2 노드의 전압레벨에 따라 제 1 노드(N1)를 저전위 전압(VSS)으로 방전시킨다.

제 9 TFT(T9)는 Q1 노드의 전압레벨에 따라 QB1 노드를 저전위 전압(VSS)으로 방전시킨다.

제 10 TFT(T10)는 QB1 노드의 전압레벨에 따라 Q2 노드를 저전위 전압(VSS)으로 방전시킨다.

제 11 TFT(T11)는 QB2 노드의 전압레벨에 따라 Q2 노드를 저전위 전압(VSS)으로 방전시킨다.

제 12 TFT(T12)는 제 4 입력단자(NEXT2)를 통해 입력되는 제 k+2 스테이지(STk+2)의 제 1 캐리신호(VOUT(k+2)1)에 응답하여 순방향 구동전압(VDD_F)을 QB2 노드에 인가한다.

제 13 TFT(T13)는 제 1 입력단자(VST1)를 통해 입력되는 제 k-2 스테이지(STk-2)의 제 2 캐리신호(VOUT(k-2)2)에 응답하여 역방향 구동전압(VDD_R)을 QB2 노드에 인가한다.

제 14 TFT(T14)는 게이트 및 소스전극이 이븐 교류 구동전압(VDD_E) 공급라인에 접속되어 이븐 교류 구동전압(VDD_E)을 제 2 노드(N2)에 인가한다.

제 15 TFT(T15)는 Q2 노드의 전압레벨에 따라 제 2 노드(N2)를 저전위 전압(VSS)으로 방전시킨다.

제 16 TFT(T16)는 제 2 노드(N2)의 전압레벨에 따라 이븐 교류 구동전압(VDD_E)을 QB2 노드에 인가한다.

제 17 TFT(T17)는 Q1 노드의 전압레벨에 따라 제 2 노드(N2)를 저전위 전압(VSS)으로 방전시킨다.

제 18 TFT(T18)는 Q2 노드의 전압레벨에 따라 QB2 노드를 저전위 전압(VSS)으로 방전시킨다.

출력부(30)는 6 개의 TFT를 포함한다. 구체적으로, 출력부(30)는 제 1 및 제 2 풀업 TFT(TU1, TU2)와, 제 1 내지 제 4 풀다운 TFT(TD1 ~ TD4)를 포함한다.

제 1 풀업 TFT(TU1)는 Q1 노드의 전압레벨에 따라 A 번째 게이트 쉬프트 클럭을 제 1 출력노드(NO1)에 공급한다.

제 2 풀업 TFT(TU2)는 Q2 노드의 전압레벨에 따라 A+1 번째 게이트 쉬프트 클럭을 제 2 출력노드(NO2)에 공급한다.

제 1 풀다운 TFT(TD1)는 QB1 노드의 전압레벨에 따라 제 1 출력노드(NO1)를 저전위 전압(VSS)으로 방전시킨다.

제 2 풀다운 TFT(TD2)는 QB1 노드의 전압레벨에 따라 제 2 출력노드(NO1)를 저전위 전압(VSS)으로 방전시킨다.

제 3 풀다운 TFT(TD3)는 QB2 노드의 전압레벨에 따라 제 1 출력노드(NO1)를 저전위 전압(VSS)으로 방전시킨다.

제 4 풀다운 TFT(TD4)는 QB2 노드의 전압레벨에 따라 제 2 출력노드(NO2)를 저전위 전압(VSS)으로 방전시킨다.

이상과 같이, 실시 예에 따른 각 스테이지들(ST1 ~ STn)은 4 개의 TFT로 구성된 스캔방향 제어부(10)와, 18 개의 TFT로 구성된 노드 제어부(20)와, 6 개의 TFT로 구성된 출력부(30)를 포함한다. 즉, 종래의 양 방향 게이트 쉬프트 레지스터는 각 스테이지가 양 방향 쉬프트 동작을 위해 적어도 30개의 TFT를 구비하였으나, 실시 예에 따른 스테이지는 TFT의 수를 28 개로 줄여 내장형 게이트 드라이버의 설계 면적을 줄일 수 있다.

도 3은 순방향 쉬프트 동작시, 제 k 스테이지(STk)의 입력 및 출력 신호를 나타낸다. 제 k 스테이지(STk)의 순방향 쉬프트 동작을 도 2 및 도 3을 참조하여 단계적으로 설명하면 다음과 같다.

순방향 쉬프트 모드시 순방향 게이트 스타트 펄스(미도시)가 발생되고, 6 상 게이트 쉬프트 클럭들(CLK1 ~CLK6)은 제 1 게이트 쉬프트 클럭(CLK1)부터 제 6 게이트 쉬프트 클럭(CLK6)까지 순차적으로 지연되는 순환 클럭이 발생된다. 순방향 쉬프트 모드시 순방향 구동전압(VDD_F)은 게이트 하이 전압(VGH)으로 입력되고, 역방향 구동전압(VDD_R)은 게이트 로우 전압(VGL)으로 입력된다. 순방향 쉬프트 모드에서 제 k 스테이지(STk)에 입력되는 “CLKA”는 “CLK1”로 가정하고, “CLKA+1”는 “CLK2”로 가정한다.

먼저, 순방향 쉬프트 모드시 제 k 스테이지(STk)가 기수 프레임(Odd Frame)에 동작하는 것을 설명한다. 기수 프레임(Odd Frame)에 오드 교류 구동전압(VDD_O)은 게이트 하이 전압(VGH) 레벨로 입력되고, 이븐 교류 구동전압(VDD_E)은 게이트 로우 전압(VGL) 레벨로 입력된다. 한편, QB2 노드는 게이트 로우 전압(VGL) 레벨로 유지된다. 따라서, 게이트전극이 QB2 노드에 연결된 TFT들(T1, T10, TD3, TD4)은 계속해서 턴-오프 상태를 유지한다.

T1 및 T2 기간에는, 제 1 입력단자(VST1)를 통해 제 k-2 스테이지(STk-2)의 제 2 캐리신호(VOUT(k-2)2)가 스타트 신호로서 입력된다. 이 스타트 신호에 응답하여 제 1 순방향 TFT(TF1), 제 4 TFT(T4), 제 13 TFT(T13)가 턴-온 된다. 그 결과, Q1 노드는 게이트 하이 전압(VGH)으로 충전되고, QB1 노드 및 QB2 노드는 게이트 로우 전압(VGL)으로 방전된다.

T2 및 T3 기간에는, 제 2 입력단자(VST2)를 통해 제 k-1 스테이지(STk-1)의 제 1 캐리신호(VOUT(k-1)1)가 스타트 신호로서 입력된다. 이 스타트 신호에 응답하여 제 2 순방향 TFT(TF2)가 턴-온 된다. 그 결과, Q2 노드는 게이트 하이 전압(VGH)으로 충전된다.

T3 및 T4 기간에는, 제 1 풀업 TFT(TU1)의 드레인 전극에 인가되는 제 1 게이트 쉬프트 클럭(CLK1)이 게이트 하이 전압(VGH) 레벨로 입력된다. Q1 노드의 전압은 제 1 풀업 TFT(TU1)의 게이트-드레인전극 간의 기생용량에 의해 부트스트래핑 됨으로써 게이트 하이 전압(VGH)보다 높은 전압 레벨로 상승되어 제 1 풀업 TFT(TU1)를 턴-온 시킨다. 이에 따라, 제 k 스테이지(STk)는 게이트 하이 전압(VGH)으로 라이징된 제 1 스캔펄스(VOUT(k)1)를 출력한다.

T4 및 T5 기간에는, 제 2 풀업 TFT(TU2)의 드레인 전극에 인가되는 제 2 게이트 쉬프트 클럭(CLK2)이 게이트 하이 전압(VGH) 레벨로 입력된다. Q2 노드의 전압은 제 2 풀업 TFT(TU2)의 게이트-드레인전극 간의 기생용량에 의해 부트스트래핑 됨으로써 게이트 하이 전압(VGH)보다 높은 전압 레벨로 상승되어 제 2 풀업 TFT(TU2)를 턴-온 시킨다. 이에 따라, 제 k 스테이지(STk)는 게이트 하이 전압(VGH)으로 라이징된 제 2 스캔펄스(VOUT(k)2)를 출력한다.

T5 기간에는, 제 3 입력단자(NEXT1)를 통해서 제 k+1 스테이지(STk+1)의 제 2 캐리신호(VOUT(k+1)2)가 리셋 신호로서 입력된다. 이 리셋 신호에 응답하여, 제 1 역방향 TFT(TR1), 제 3 TFT(T3)가 턴-온 된다. 그 결과, Q1 노드는 게이트 로우 전압(VGL)으로 방전되며, QB1 노드는 게이트 하이 전압(VGH)으로 충전된다. Q1 노드의 방전으로 인해 제 1 풀업 TFT(TU1)는 턴-오프 되며,

된다. 한편, Q1 노드의 방전으로 인해 제 6 TFT(T6)가 턴-오프 되더라도 제 1 노드(N1)는 제 8 TFT(T8)의 턴-온 으로 인해 게이트 로우 전압(VGL)을 유지한다. 따라서, 제 6 TFT(T6)은 턴-오프 되며 QB1 노드는 게이트 로우 전압(VGL)을 유지한다. T5 기간에 제 1 스캔펄스(VOUT(k)1)는 폴링된다.

T6 기간에는, 제 4 입력단자(NEXT2)를 통해서 제 k+2 스테이지(STk+2)의 제 1 캐리신호(VOUT(k+2)1)가 리셋 신호로서 입력된다. 이 리셋 신호에 응답하여, 제 2 역방향 TFT(TR2), 제 3 TFT(T3)가 턴-온 된다. 그 결과, Q2 노드는 게이트 로우 전압(VGL)으로 방전되고, QB1 노드는 게이트 하이 전압(VGH)으로 충전된다. Q2 노드의 방전으로 인해 제 2 풀업 TFT(TU2)는 턴-오프 되며, QB1 노드의 충전으로 인해 제 1 및 제 2 풀다운 TFT(TD1, TD2)가 턴-온 된다. 이에 따라, 제 k 스테이지(STk)는 제 1 스캔펄스(VOUT(k)1)의 폴링을 유지하고, 제 2 스캔펄스(VOUT(k)2)를 폴링시킨다.

이어서, 순방향 쉬프트 모드에서 제 k 스테이지(STk)가 우수 프레임(Even Frame)에 동작하는 것을 설명한다. 우수 프레임(Even Frame)에 이븐 교류 구동전압(VDD_E)은 게이트 하이 전압(VGH) 레벨로 입력되고, 오드 교류 구동전압(VDD_O)은 게이트 로우 전압(VGL) 레벨로 입력된다. 한편, QB1 노드는 게이트 로우 전압(VGL) 레벨로 유지된다. 따라서, 게이트전극이 QB1 노드에 연결된 TFT들(T2, T10, TD1, TD2)은 계속해서 턴-오프 상태를 유지한다. 우수 프레임(Even Frame)에서의 동작은, QB2 노드에 의해 제 1 및 제 2 스캔펄스(VOUT(k)1, 2)의 폴링이 제어되는 점이 기수 프레임(Odd Frame)에서의 동작과 다를 뿐, 제 1 및 제 2 스캔펄스(VOUT(k)1, 2)의 발생 타이밍은 실질적으로 기수 프레임에서와 동일하다. 따라서, 우수 프레임(Even Frame)에서의 자세한 설명은 기수 프레임(Odd Frame)에 대한 동작 설명으로 대신하기로 한다.

도 4는 역방향 쉬프트 동작시, 제 k 스테이지(STk)의 입력 및 출력 신호를 나타낸다. 제 k 스테이지(STk)의 역방향 쉬프트 동작을 도 2 및 도 4를 참조하여 단계적으로 설명하면 다음과 같다.

역방향 쉬프트 모드시 역방향 게이트 스타트 펄스(미도시)가 발생되고, 6 상 게이트 쉬프트 클럭들(CLK1 ~CLK6)은 제 6 게이트 쉬프트 클럭(CLK6)부터 제 1 게이트 쉬프트 클럭(CLK1)까지 순차적으로 지연되는 순환 클럭이 발생된다. 역방향 쉬프트 모드시 역방향 구동전압(VDD_R)은 게이트 하이 전압(VGH)으로 입력되고, 순방향 구동전압(VDD_F)은 게이트 로우 전압(VGL)으로 입력된다. 역방향 쉬프트 모드에서 제 k 스테이지(STk)에 입력되는 “CLKA”는 “CLK5”로 가정하고, “CLKA+1”는 “CLK6”로 가정한다.

먼저, 역방향 쉬프트 모드시 제 k 스테이지(STk)가 기수 프레임(Odd Frame)에 동작하는 것을 설명한다. 기수 프레임(Odd Frame)에 오드 교류 구동전압(VDD_O)은 게이트 하이 전압(VGH) 레벨로 입력되고, 이븐 교류 구동전압(VDD_E)은 게이트 로우 전압(VGL) 레벨로 입력된다. 한편, QB2 노드는 게이트 로우 전압(VGL) 레벨로 유지된다. 따라서, 게이트전극이 QB2 노드에 연결된 TFT들(T1, T10, TD3, TD4)은 계속해서 턴-오프 상태를 유지한다.

T1 및 T2 기간에는, 제 4 입력단자(NEXT2)를 통해서 제 k+2 스테이지(STk+2)의 제 1 캐리신호(VOUT(k+2)1)가 스타트 신호로서 입력된다. 이 스타트 신호에 응답하여 제 2 역방향 TFT(TR2), 제 3 TFT(T3)가 턴-온 된다. 그 결과, Q2 노드는 게이트 하이 전압(VGH)으로 충전되고, QB1 노드는 게이트 로우 전압(VGL)으로 방전된다.

T2 및 T3 기간에는, 제 3 입력단자(NEXT1)를 통해서 제 k+1 스테이지(STk+1)의 제 2 캐리신호(VOUT(k+1)2)가 스타트 신호로서 입력된다. 이 스타트 신호에 응답하여 제 1 역방향 TFT(TR1)이 턴-온 된다. 그 결과, Q1 노드는 게이트 하이 전압(VGH)으로 충전된다.

T3 및 T4 기간에는, 제 2 풀업 TFT(TU2)의 드레인 전극에 인가되는 제 6 게이트 쉬프트 클럭(CLK6)이 게이트 하이 전압(VGH) 레벨로 입력된다. Q2 노드의 전압은 제 2 풀업 TFT(TU2)의 게이트-드레인전극 간의 기생용량에 의해 부트스트래핑 됨으로써 게이트 하이 전압(VGH)보다 높은 전압 레벨로 상승되어 제 2 풀업 TFT(TU2)를 턴-온 시킨다. 이에 따라, 제 k 스테이지(STk)는 게이트 하이 전압(VGH)으로 라이징된 제 2 스캔펄스(VOUT(k)2)를 출력한다.

T4 및 T5 기간에는, 제 1 풀업 TFT(TU1)의 드레인 전극에 인가되는 제 5 게이트 쉬프트 클럭(CLK5)이 게이트 하이 전압(VGH) 레벨로 입력된다. Q2 노드의 전압은 제 1 풀업 TFT(TU1)의 게이트-드레인전극 간의 기생용량에 의해 부트스트래핑 됨으로써 게이트 하이 전압(VGH)보다 높은 전압 레벨로 상승되어 제 1 풀업 TFT(TU2)를 턴-온 시킨다. 이에 따라, 제 k 스테이지(STk)는 게이트 하이 전압(VGH)으로 라이징된 제 1 스캔펄스(VOUT(k)1)를 출력한다.

T5 기간에는, 제 2 입력단자(VST2)를 통해서 제 k-1 스테이지(STk-1)의 제 1 캐리신호(VOUT(k-1)1)가 리셋 신호로서 입력된다. 이 리셋 신호에 응답하여, 제 2 순방향 TFT(TF2)가 턴-온 된다. 그 결과, Q2 노드는 게이트 로우 전압(VGL)으로 방전되며, 그로 인해 제 2 풀업 TFT(TU2)가 턴-오프 된다. 한편, Q2 노드의 방전으로 인해 제 15 TFT(T15)가 턴-오프 되더라도 제 2 노드(N2)는 제 17 TFT(T17)의 턴-온 으로 인해 게이트 로우 전압(VGL)을 유지한다. 따라서, 제 16 TFT(T16)은 턴-오프 되며 QB2 노드는 게이트 로우 전압(VGL)을 유지한다. T5 기간에 제 2 스캔펄스(VOUT(k)2)는 폴링된다.

T6 기간에는, 제 1 입력단자(VST1)를 통해서 제 k-2 스테이지(STk-2)의 제 2 캐리신호(VOUT(k-2)2)가 리셋 신호로서 입력된다. 이 리셋 신호에 응답하여 제 1 순방향 TFT(TF1), 제 4 TFT(T4), 제 12 TFT(T12), 제 13 TFT(T13)가 턴-온 된다. 그 결과, Q1 노드는 게이트 로우 전압(VGL)으로 방전되고, QB1 노드는 게이트 하이 전압(VGH)으로 충전된다. Q1 노드의 방전으로 인해 제 1 풀업 TFT(TU1)는 턴-오프 되며, QB1 노드의 충전으로 인해 제 1 및 제 2 풀다운 TFT(TD1, TD2)가 턴-온 된다. 이에 따라, 제 k 스테이지(STk)는 제 2 스캔펄스(VOUT(k)2)의 폴링을 유지하고, 제 1 스캔펄스(VOUT(k)1)를 폴링시킨다.

이어서, 역방향 쉬프트 모드에서 제 k 스테이지(STk)가 우수 프레임(Even Frame)에 동작하는 것을 설명한다. 우수 프레임(Even Frame)에 이븐 교류 구동전압(VDD_E)은 게이트 하이 전압(VGH) 레벨로 입력되고, 오드 교류 구동전압(VDD_O)은 게이트 로우 전압(VGL) 레벨로 입력된다. 한편, QB1 노드는 게이트 로우 전압(VGL) 레벨로 유지된다. 따라서, 게이트전극이 QB1 노드에 연결된 TFT들(T2, T10, TD1, TD2)은 계속해서 턴-오프 상태를 유지한다. 우수 프레임(Even Frame)에서의 동작은, QB2 노드에 의해 제 1 및 제 2 스캔펄스(VOUT(k)1, 2)의 폴링이 제어되는 점이 기수 프레임(Odd Frame)에서의 동작과 다를 뿐, 제 1 및 제 2 스캔펄스(VOUT(k)1, 2)의 발생 타이밍은 실질적으로 기수 프레임에서와 동일하다. 따라서, 우수 프레임(Even Frame)에서의 자세한 설명은 기수 프레임(Odd Frame)에 대한 동작 설명으로 대신하기로 한다.

상술한 바와 같이, 실시 예는 TFT의 수를 28개로 줄이면서도 Q1 노드 및 Q2 노드를 빠른 속도로 충전시켜 고속구동에 유리하고 저온환경에서의 신뢰성을 높일 수 있다. Q1 노드 및 Q2 노드를 빠른 속도로 충전시킬 수 있는 이유는 다음과 같다. 즉, 각 스테이지들(ST1 ~ STn)에 구비된 제 3 TFT(T3), 제 4 TFT(T4), 제 12 TFT(T12), 제 13 TFT(T13)는 Q1 노드 및 Q2 노드를 프리 차지시키는 기간에 QB1 노드 및 QB2 노드를 게이트 로우 전압(VGL)으로 방전시키는 역할을 한다. Q1 노드 및 Q2 노드를 빠른 속도로 충전시키기 위해서는 QB1 노드 및 QB2 노드가 빠르게 방전되어야 하는 바, 상기 TFT들(T3, T4, T12, T13)의 동작 속도가 빠를수록 Q1 노드 및 Q2 노드를 빠른 충전이 가능하다. 상기 TFT들(T3, T4, T12, T13)은 게이트전극이 제 1 입력단자(VST1) 또는 제 4 입력단자(NEXT2)로부터 고전압의 캐리신호를 직접 제공받으므로 동작 속도가 빠르고, Q1 노드 및 Q2 노드를 빠르게 충전시킬 수 있다.

도 5는 본 발명의 효과를 설명하기 위한 시뮬레이션이다. 구체적으로, 도 5는 종래와 본 발명에 따른 Q 노드 및 QB 노드의 전압 파형을 나타내고 있다.

도 5를 참조하면, 본 발명에 따른 게이트 쉬프트 레지스터는 Q 노드가 프리 차지 되는 기간에 QB 노드가 빠르게 방전됨으로써 Q 노드의 충전 속도가 종래보다 빠른 것을 알 수 있다.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

VST1: 제 1 입력단자 VST2: 제 2 입력단자
NEXT1: 제 3 입력단자 NEXT2: 제 4 입력단자

Claims

다수의 게이트 쉬프트 클럭들을 입력받아 순차적으로 스캔펄스를 출력하는 다수의 스테이지들을 포함하고;
상기 스테이지들 중 제 k 스테이지는
제 1 및 제2 입력단자를 통해 입력되는 전단 캐리신호들과 제 3 및 제 4 입력단자를 통해 입력되는 후단 캐리신호들에 응답하여 스캔 방향을 전환하기 위해 제 1 및 제 2 순방향 TFT와 제 1 및 제 2 역방향 TFT로 구성된 스캔방향 제어부와;
Q1 및 Q2 노드와 QB1 및 QB2 노드의 충방전을 제어하기 위해 제 1 내지 제 18 TFT로 구성된 노드 제어부와;
상기 Q1 및 Q2 노드와 상기 QB1 및 QB2 노드의 전압레벨에 따라 2 개의 스캔펄스를 출력하기 위한 제 1 및 제 2 풀업 TFT와 제 1 내지 제 4 풀다운 TFT로 구성된 출력부를 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
제 1 항에 있어서,
상기 게이트 쉬프트 클럭들은 3 수평기간의 펄스폭을 가지고 1 수평기간씩 위상이 쉬프트되는 6상 순환 클럭으로 발생되며;
서로 이웃한 클럭들은 2 수평기간씩 서로 중첩되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
제 2 항에 있어서,
상기 제 1 스캔펄스는 제 1 캐리신호로서 기능하고;
상기 제 2 스캔펄스는 제 2 캐리신호로서 기능하며;
상기 제 1 입력단자는 제 k-2 스테이지의 제 2 출력노드에 연결되고, 상기 제 2 입력단자는 제 k-1 스테이지의 제 1 출력노드에 연결되고, 상기 제 3 입력단자는 제 k+1 스테이지의 제 2 출력노드에 연결되며, 상기 제 4 입력단자는 제 k+2 스테이지의 제 1 출력노드에 연결되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
제 3 항에 있어서,
상기 제 1 순방향 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 순방향 구동전압을 상기 Q1 노드에 인가하고,
상기 제 2 순방향 TFT는 상기 제 2 입력단자를 통해 입력되는 상기 제 k-1 스테이지의 제 1 캐리신호에 응답하여 상기 순방향 구동전압을 상기 Q2 노드에 인가하고,
상기 제 1 역방향 TFT는 상기 제 3 입력단자를 통해 입력되는 상기 제 k+1 스테이지의 제 2 캐리신호에 응답하여 역방향 구동전압을 상기 Q1 노드에 인가하고,
상기 제 2 역방향 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 상기 역방향 구동전압을 상기 Q2 노드에 인가하는 것을 특징으로 하는 게이트 쉬프트 레지시터.
제 3 항에 있어서,
상기 제 1 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 Q1 노드를 저전위 전압으로 방전시키고,
상기 제 2 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 Q1 노드를 상기 저전위 전압으로 방전시키고,
상기 제 3 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 순방향 구동전압을 상기 QB1 노드에 인가하고,
상기 제 4 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 역방향 구동전압을 상기 QB1 노드에 인가하고,
상기 제 5 TFT는 게이트 및 소스전극이 오드 교류 구동전압 공급라인에 접속되어 오드 교류 구동전압을 제 1 노드에 인가하고,
상기 제 6 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 제 1 노드를 상기 저전위 전압으로 방전시키고,
상기 제 7 TFT는 상기 제 1 노드의 전압레벨에 따라 상기 오드 교류 구동전압을 상기 QB1 노드에 인가하고,
상기 제 8 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 제 1 노드를 상기 저전위 전압으로 방전시키고,
상기 제 9 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 QB1 노드를 상기 저전위 전압으로 방전시키고,
상기 제 10 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 Q2 노드를 상기 저전위 전압으로 방전시키고,
상기 제 11 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 Q2 노드를 상기 저전위 전압으로 방전시키고,
상기 제 12 TFT는 상기 제 4 입력단자를 통해 입력되는 상기 제 k+2 스테이지의 제 1 캐리신호에 응답하여 상기 순방향 구동전압을 상기 QB2 노드에 인가하고,
상기 제 13 TFT는 상기 제 1 입력단자를 통해 입력되는 상기 제 k-2 스테이지의 제 2 캐리신호에 응답하여 상기 역방향 구동전압을 상기 QB2 노드에 인가하고,
상기 제 14 TFT는 게이트 및 소스전극이 이븐 교류 구동전압 공급라인에 접속되어 이븐 교류 구동전압을 제 2 노드에 인가하고,
상기 제 15 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 제 2 노드를 상기 저전위 전압으로 방전시키고,
상기 제 16 TFT는 상기 제 2 노드의 전압레벨에 따라 상기 이븐 교류 구동전압을 상기 QB2 노드에 인가하고,
상기 제 17 TFT는 상기 Q1 노드의 전압레벨에 따라 상기 제 2 노드를 상기 저전위 전압으로 방전시키고,
제 18 TFT는 상기 Q2 노드의 전압레벨에 따라 상기 QB2 노드를 상기 저전위 전압으로 방전시키는 것을 특징으로 하는 게이트 쉬프트 레지스터.
제 3 항에 있어서,
상기 제 1 풀업 TFT는 상기 Q1 노드의 전압레벨에 따라 A 번째 게이트 쉬프트 클럭을 상기 제 1 출력노드에 공급하고,
상기 제 2 풀업 TFT는 상기 Q2 노드의 전압레벨에 따라 A+1 번째 게이트 쉬프트 클럭을 상기 제 2 출력노드에 공급하고,
상기 제 1 풀다운 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 제 1 출력노드를 저전위 전압으로 방전시키고,
상기 제 2 풀다운 TFT는 상기 QB1 노드의 전압레벨에 따라 상기 제 2 출력노드를 상기 저전위 전압으로 방전시키고,
상기 제 3 풀다운 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 제 1 출력노드를 상기 저전위 전압으로 방전시키고,
상기 제 4 풀다운 TFT는 상기 QB2 노드의 전압레벨에 따라 상기 제 2 출력노드를 상기 저전위 전압으로 방전시키는 것을 특징으로 하는 게이트 쉬프트 레지스터.