KR102122532B1 - 게이트 쉬프트 레지스터 및 그의 구동 방법 - Google Patents

게이트 쉬프트 레지스터 및 그의 구동 방법 Download PDF

Info

Publication number
KR102122532B1
KR102122532B1 KR1020130161361A KR20130161361A KR102122532B1 KR 102122532 B1 KR102122532 B1 KR 102122532B1 KR 1020130161361 A KR1020130161361 A KR 1020130161361A KR 20130161361 A KR20130161361 A KR 20130161361A KR 102122532 B1 KR102122532 B1 KR 102122532B1
Authority
KR
South Korea
Prior art keywords
voltage
node
gate
stage
low potential
Prior art date
Application number
KR1020130161361A
Other languages
English (en)
Other versions
KR20150073544A (ko
Inventor
장형욱
허승호
최정미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130161361A priority Critical patent/KR102122532B1/ko
Publication of KR20150073544A publication Critical patent/KR20150073544A/ko
Application granted granted Critical
Publication of KR102122532B1 publication Critical patent/KR102122532B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Abstract

본 발명은 게이트 쉬프트 레지스터 및 그의 구동 방법에 관한 것으로, 다수의 게이트 쉬프트 클럭을 이용하여 스캔 펄스를 순차적으로 출력하는 다수의 스테이지를 포함하고; 상기 각 스테이지는 입력된 제1 및 제2 교류 전압을 스위칭하여 고전위 전압 또는 저전위 전압을 생성하는 전압 생성부와; 상기 전압 생성부로부터 제공된 상기 고전위 전압 또는 상기 저전위 전압을 이용하여 Q 노드 및 QB 노드의 충전과 방전을 제어하는 노드 제어부와; 상기 Q 노드 및 상기 QB 노드의 전압 레벨에 따라 상기 스캔 펄스를 출력하는 출력부를 구비하고; 상기 제1 및 제2 교류 전압은 게이트 하이 전압 또는 게이트 로우 전압을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대인 것을 특징으로 한다.

Description

게이트 쉬프트 레지스터 및 그의 구동 방법{GATE SHIFT REGISTER AND AND DRIVING METHOD THE SAME}
본 발명은 게이트 쉬프트 레지스터 및 그의 구동 방법에 관한 것이다.
최근, 평판 표시 장치(Flat Panel Display)의 부피와 무게를 감소시키기 위하여 게이트 드라이버를 표시 패널에 내장하는 GIP(Gate In Panel)형 표시 장치가 제안되었다. GIP형 표시 장치에서 게이트 드라이버는 비정질 실리콘 박막 트랜지스터(이하, TFT)로 구성되고, 표시 패널의 비표시 영역에 내장된다. 이러한 게이트 드라이버는 스캔 펄스를 순차적으로 출력하는 게이트 쉬프트 레지스터를 포함한다.
한편, 최근의 평판 표시 장치는 고해상도 추세, 네로우 베젤(narrow bezel) 추세에 있다. 따라서, 표시 패널에 내장되는 게이트 드라이버의 설계 면적을 줄이기 위한 노력은 지속적으로 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 네로우 베젤 설계가 용이한 게이트 쉬프트 레지스터 및 그의 구동 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터는 다수의 게이트 쉬프트 클럭을 이용하여 스캔 펄스를 순차적으로 출력하는 다수의 스테이지를 포함하고; 상기 각 스테이지는 입력된 제1 및 제2 교류 전압을 스위칭하여 고전위 전압 또는 저전위 전압을 생성하는 전압 생성부와; 상기 전압 생성부로부터 제공된 상기 고전위 전압 또는 상기 저전위 전압을 이용하여 Q 노드 및 QB 노드의 충전과 방전을 제어하는 노드 제어부와; 상기 Q 노드 및 상기 QB 노드의 전압 레벨에 따라 상기 스캔 펄스를 출력하는 출력부를 구비하고; 상기 제1 및 제2 교류 전압은 게이트 하이 전압 또는 게이트 로우 전압을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대인 것을 특징으로 한다.
상기 전압 생성부는 상기 제1 교류 전압에 따라 스위칭 되고, 상기 제1 교류 전압이 상기 게이트 하이 전압이고, 상기 제2 교류 전압이 상기 게이트 로우 전압인 홀수 프레임 기간에 턴-온되어, 상기 제2 교류 전압을 상기 저전위 전압으로서 출력하는 제1 스위치와; 상기 제2 교류 전압에 따라 스위칭 되고, 상기 제2 교류 전압이 상기 게이트 하이 전압이고, 상기 제1 교류 전압이 상기 게이트 로우 전압인 짝수 프레임 기간에 턴-온되어, 상기 제1 교류 전압을 상기 저전위 전압으로서 출력하는 제2 스위치를 구비하는 것을 특징으로 한다.
상기 전압 생성부는 상기 제1 교류 전압에 따라 스위칭 되고, 상기 홀수 프레임 기간에 턴-온되어, 상기 제1 교류 전압을 상기 고전위 전압으로서 출력하는 제3 스위치와; 상기 제2 교류 전압에 따라 스위칭 되고, 상기 짝수 프레임 기간에 턴-온되어, 상기 제2 교류 전압을 상기 고전위 전압으로서 출력하는 제4 스위치를 더 구비하는 것을 특징으로 한다.
상기 노드 제어부는 이전단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 전단 캐리 신호와, 다음단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 후단 캐리 신호에 응답하여, 상기 Q 노드와, 상기 QB 노드의 충전과 방전을 제어하는 다수의 TFT를 구비하는 것을 특징으로 한다.
상기 각 스테이지는 제1 및 제2 스캔 펄스를 각각 출력하고, 동일한 회로 구성을 갖는 제1 및 제2 서브 스테이지를 구비하고; 상기 제1 및 제2 서브 스테이지 각각은 노드 제어부와 출력부를 구비하고; 상기 노드 제어부는 제1 입력 단자로 입력된 상기 전단 캐리 신호에 응답하여 상기 전압 생성부로부터 제공된 상기 고전위 전압을 상기 Q 노드에 인가하는 제1 TFT와; 제2 입력 단자로 입력된 상기 후단 캐리 신호에 응답하여 상기 전압 생성부로부터 제공된 상기 저전위 전압을 상기 Q 노드에 인가하는 제2 TFT와; 제1 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 Q 노드에 인가하는 제3 TFT와; 제2 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 Q 노드에 인가하는 제4 TFT와; 상기 전단 캐리 신호에 응답하여 상기 저전위 전압을 상기 제1 QB 노드에 인가하는 제5 TFT와; 상기 제1 교류 전압에 따라 상기 제1 교류 전압을 세트 노드에 인가하거나, 또는 상기 제2 교류 전압에 따라 상기 제2 교류 전압을 상기 세트 노드에 인가하는 제6 TFT와; 상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 세트 노드에 인가하는 제7 TFT와; 상기 세트 노드의 전압 상태에 따라 상기 제1 교류 전압을 상기 제1 QB 노드에 인가하는 제8 TFT와; 상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 제1 QB 노드에 인가하는 제9 TFT와; 상기 제1 서브 스테이지의 상기 Q 노드의 전압 상태 또는 상기 제2 서브 스테이지의 상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 세트 노드에 인가하는 제10 TFT를 구비하고; 상기 출력부는 상기 Q 노드의 전압 상태에 따라 상기 입력된 게이트 쉬프트 클럭을 출력 단자에 인가하는 풀업 TFT와; 상기 제1 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 출력 단자에 인가하는 제1 풀다운 TFT와; 상기 제2 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 출력 단자에 인가하는 제2 풀다운 TFT를 구비하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 구동 방법은 다수의 게이트 쉬프트 클럭을 이용하여 스캔 펄스를 순차적으로 출력하는 다수의 스테이지를 구비하고, 상기 각 스테이지가 전압 생성부와, 노드 제어부와 출력부를 구비하는 쉬프트 레지스터의 구동 방법에 있어서, 상기 전압 생성부가 입력된 제1 및 제2 교류 전압을 스위칭하여 고전위 전압 또는 저전위 전압을 생성하는 단계와; 상기 노드 제어부가 상기 전압 생성부로부터 제공된 상기 고전위 전압 또는 상기 저전위 전압을 이용하여 Q 노드 및 QB 노드의 충전과 방전을 제어하는 단계와; 상기 출력부가 상기 Q 노드 및 상기 QB 노드의 전압 레벨에 따라 상기 스캔 펄스를 출력하는 단계를 포함하고; 상기 제1 및 제2 교류 전압은 게이트 하이 전압 또는 게이트 로우 전압을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대인 것을 특징으로 한다.
상기 전압 생성부가 저전위 전압을 생성하는 단계는 상기 제1 교류 전압이 상기 게이트 하이 전압이고 상기 제2 교류 전압이 상기 게이트 로우 전압인 홀수 프레임 기간에, 상기 제1 교류 전압에 따라 스위칭 되는 제1 스위치를 이용하여, 상기 제2 교류 전압을 상기 저전위 전압으로서 출력하는 단계와; 상기 제2 교류 전압이 상기 게이트 하이 전압이고 상기 제1 교류 전압이 상기 게이트 로우 전압인 짝수 프레임 기간에, 상기 제2 교류 전압에 따라 스위칭 되는 제2 스위치를 이용하여, 상기 제1 교류 전압을 상기 저전위 전압으로서 출력하는 제2 스위치를 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 전압 생성부가 고전위 전압을 생성하는 단계는 상기 홀수 프레임 기간에, 상기 제1 교류 전압에 따라 스위칭 되는 제3 스위치를 이용하여, 상기 제1 교류 전압을 상기 고전위 전압으로서 출력하는 단계와; 상기 짝수 프레임 기간에, 상기 제2 교류 전압에 따라 스위칭 되는 제4 스위치를 이용하여, 상기 제2 교류 전압을 상기 고전위 전압으로서 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 노드 제어부는 이전단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 전단 캐리 신호와, 다음단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 후단 캐리 신호에 응답하여, 상기 Q 노드와, 상기 QB 노드의 충전과 방전을 제어하는 것을 특징으로 한다.
본 발명의 게이트 쉬프트 레지스터는 각 스테이지가 전압 생성부를 이용하여, 고전위 전압 또는 저전위 전압을 자체적으로 생성한다. 따라서, 본 발명의 게이트 쉬프트 레지스터는 외부에서 고전위 전압 및 저전위 전압을 별도로 공급하지 않아도 된다. 따라서, 본 발명에 의한 게이트 쉬프트 레지스터는 고전위 전압 공급 라인과, 저전위 전압 공급 라인을 삭제할 수 있다. 따라서, 본 발명은 GIP형 평판 표시 장치에서 게이트 드라이버를 구동하기 위한 신호 라인의 설계 면적을 줄여 네로우 베젤 설계가 용이하다. 또한, 고전위 전압이나 저전위 전압을 공급하는 역할을 하였던 타이밍 컨트롤러나 전원 공급부는 출력핀의 수를 줄일 수 있으므로 제조 비용이 절감된다.
도 1은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 구성도이다.
도 2는 도 1에 도시된 게이트 쉬프트 레지스터의 구동 파형도이다.
도 3은 도 1에 도시된 제1 스테이지(ST1)의 구성도이다.
도 4는 도 3에 도시된 전압 생성부(30)의 구성도이다.
도 5는 본 발명의 다른 실시 예에 따른 제1 스테이지(ST1)의 구성도이다.
도 6은 본 발명의 또 다른 실시 예에 따른 제1 스테이지(ST1)의 구성도이다.
이하, 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터 및 그의 구동 방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 구성도이다. 도 2는 도 1에 도시된 게이트 쉬프트 레지스터의 구동 파형도이다.
도 1을 참조하면, 게이트 쉬프트 레지스터는 종속적으로 접속된 다수의 스테이지(ST)와, 적어도 2개의 더미 스테이지(DT)를 포함한다.
다수의 스테이지(ST)는 다수의 게이트 쉬프트 클럭(CLKs)을 이용하여 스캔 펄스(VOUT)를 순차적으로 출력한다. 이를 위해, 각 스테이지(ST)에는 다수의 게이트 쉬프트 클럭(CLKs)과, 적어도 하나의 스타트 펄스(Vst1, Vst2)와, 제1 및 제2 교류 전압(VDD_O, VDD_E)이 외부로부터 공급된다.
특히, 본 발명의 게이트 쉬프트 레지스터는 각 스테이지(ST)가 전압 생성부(도 2, 30 참조)를 이용하여, 고전위 전압(VDD) 또는 저전위 전압(VSS)을 자체적으로 생성한다. 따라서, 본 발명의 게이트 쉬프트 레지스터는 외부에서 고전위 전압(VDD) 및 저전위 전압(VSS)을 별도로 공급하지 않아도 된다. 따라서, 본 발명에 의한 게이트 쉬프트 레지스터는 고전위 전압(VDD) 공급 라인과, 저전위 전압(VSS) 공급 라인을 삭제할 수 있다. 따라서, 본 발명은 GIP형 평판 표시 장치에서 게이트 드라이버를 구동하기 위한 신호 라인의 설계 면적을 줄여 네로우 베젤 설계가 용이하다. 또한, 고전위 전압(VDD)이나 저전위 전압(VSS)을 공급하는 역할을 하였던 타이밍 컨트롤러나 전원 공급부는 출력핀의 수를 줄일 수 있으므로 제조 비용이 절감된다. 이와 관련하여서는 도 2 내지 도 7을 참조하여 구체적으로 후술한다.
각 스테이지(ST)는 2개의 출력 단자를 구비하여 스캔 펄스(VOUT)를 2개씩 출력한다. 스캔 펄스(VOUT)는 평판 표시 장치의 게이트 라인에 인가됨과 동시에, 전단 스테이지와 후단 스테이지로 공급되는 캐리 신호로서 역할을 한다.
이하의 설명에서, "전단 스테이지"는 기준이 되는 스테이지의 상부에 위치하는 것으로, 예컨대 제 k(1<k<n) 스테이지(STk)에 기준한 전단 스테이지는 "제k-1 스테이지(STk-1) ~ 제1 더미 스테이지(DT0)" 중 어느 하나를 지시한다. "후단 스테이지"는 기준이 되는 스테이지의 하부에 위치하는 것으로, 예컨대 제k 스테이지(STk)에 기준한 후단 스테이지는 "제k+1 스테이지(STk+1) ~ 제2 및 제3 더미 스테이지" 중 어느 하나를 지시한다. 제1 더미 스테이지(DT(0))는 후단 스테이지에 입력될 캐리 신호를 출력하고, 제2 및 제3 더미 스테이지는 전단 스테이지에 입력될 캐리 신호를 출력한다.
각 스테이지(ST)는 제1 및 제3 입력단자(IN1, IN3)에 인가되는 서로 다른 2개의 전단 스테이지들의 캐리 신호들과, 제2 및 제4 입력단자(IN2, IN4)에 인가되는 서로 다른 2개의 후단 스테이지들의 캐리 신호들에 응답하여 동작한다. 제1 스테이지(ST1)의 제1 및 제3 입력 단자(IN1, IN3)에는 전단 스테이지의 캐리 신호 대신에 외부(타이밍 컨트롤러)로부터 제공된 제1 및 제2 스타트 펄스(Vst1, Vst2)가 각각 입력된다.
도 2를 참조하면, 게이트 쉬프트 클럭들(CLKs)은 1 수평 기간씩 쉬프트되며, 6상으로 구현된다. 각 게이트 쉬프트 클럭(CLK)은 3 수평기간(3H)의 펄스 폭을 갖는다. 그리고 게이트 쉬프트 클럭들(CLKs)은 연속적으로 출력된 2개의 게이트 쉬프트 클럭(CLK)들은 2 수평기간씩 서로 중첩된다. 그리고 게이트 쉬프트 클럭들(CLKs)은 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)을 갖고서 반복적으로 스윙한다. 제1 및 제2 교류 전압(VDD_O, VDD_E)은 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대이다. 예를 들어, 제1 교류 전압(VDD_O)은 홀수 프레임 기간에 게이트 하이 전압(VGH)이고, 짝수 프레임 기간에 게이트 로우 전압(VGL)이다. 그리고 제2 교류 전압(VDD_E)은 홀수 프레임 기간에 게이트 로우 전압(VGL)이고, 짝수 프레임 기간에 게이트 하이 전압(VGH)이다.
도 3은 도 1에 도시된 제1 스테이지(ST1)의 구성도이다. 도 4는 도 3에 도시된 전압 생성부(30)의 구성도이다.
제1 스테이지(ST1)의 회로 구성은 나머지 스테이지들과 동일하며, 이하에서는 제1 스테이지(ST1)를 대표하여 설명한다.
도 3을 참조하면, 제1 스테이지(ST)는 입력된 제1 및 제2 교류 전압(VDD_O, VDD_E)을 스위칭하여 고전위 전압(VDD) 또는 저전위 전압(VSS)을 생성하는 전압 생성부(30)를 구비한다.
본 발명의 전압 생성부(30)는 제1 및 제2 교류 전압(VDD_O, VDD_E)이 매프레임마다 서로 번갈아가면서 게이트 로우 전압(VGL)을 갖는 특징을 이용하여, 게이트 로우 전압(VGL)을 저전위 전압(VSS)으로서 출력한다. 이를 위해, 전압 생성부(30)는 도 4에 도시한 바와 같이, 제1 교류 전압(VDD_O)에 따라 스위칭 되고, 홀수 프레임 기간에 턴-온되어, 제2 교류 전압(VDD_E)을 저전위 전압(VSS)으로서 출력하는 제1 스위치(SW1)와; 제2 교류 전압(VDD_E)에 따라 스위칭 되고, 짝수 프레임 기간에 턴-온되어, 제1 교류 전압(VDD_O)을 저전위 전압(VSS)으로서 출력하는 제2 스위치(SW2)를 구비한다.
제1 및 제2 스위치(SW1, SW2)는 매프레임 기간마다 서로 번갈아가면서 턴-온된다. 따라서, 전압 생성부(30)는 홀수 프레임 기간에는 제2 교류 전압(VDD_E)을 저전위 전압(VSS)으로서 출력하고, 짝수 프레임 기간에는 제1 교류 전압(VDD_O)을 저전위 전압(VSS)으로서 출력한다. 따라서, 전압 생성부(30)는 매프레임 기간마다 게이트 로우 전압(VGL)을 저전위 전압(VSS)으로서 출력할 수 있다.
한편, 본 발명의 전압 생성부(30)는 제1 및 제2 교류 전압(VDD_O, VDD_E)이 매프레임마다 서로 번갈아가면서 게이트 하이 전압(VGH)을 갖는 특징을 이용하여, 게이트 하이 전압(VGH)을 고전위 전압(VDD)으로서 출력한다. 이를 위해, 전압 생성부(30)는 도 4에 도시한 바와 같이, 제1 교류 전압(VDD_O)에 따라 스위칭 되고, 홀수 프레임 기간에 턴-온되어, 제1 교류 전압(VDD_O)을 고전위 전압(VDD)으로서 출력하는 제3 스위치(SW3)와; 제2 교류 전압(VDD_E)에 따라 스위칭 되고, 짝수 프레임 기간에 턴-온되어, 상기 제2 교류 전압(VDD_E)을 고전위 전압(VDD)으로서 출력하는 제4 스위치(SW4)를 더 구비한다.
제3 및 제4 스위치(SW3, SW4)는 매프레임 기간마다 서로 번갈아가면서 턴-온된다. 따라서, 전압 생성부(30)는 홀수 프레임 기간에는 제1 교류 전압(VDD_O)을 고전위 전압(VDD)으로서 출력하고, 짝수 프레임 기간에는 제2 교류 전압(VDD_E)을 고전위 전압(VDD)으로서 출력한다. 따라서, 전압 생성부(30)는 매프레임 기간마다 게이트 하이 전압(VGH)을 고전위 전압(VDD)으로서 출력할 수 있다.
본 발명의 다른 실시 예에서 전압 생성부(30)는 제1 내지 제4 스위치(SW1~SW4) 중에서 제1 및 제2 스위치(SW1, SW2)만을 구비할 수 있다. 이 경우, 도 5에 도시한 바와 같이, 각 스테이지(ST)는 고전위 전압(VDD)은 외부로부터 제공받고, 저전위 전압(VSS)은 자체적으로 생성한다.
또한, 본 발명의 또 다른 실시 예에서 전압 생성부(30)는 제1 내지 제4 스위치(SW1~SW4) 중에서 제3 및 제4 스위치(SW3, SW4)만을 구비할 수 있다. 이 경우, 도 6에 도시한 바와 같이, 각 스테이지(ST)는 저전위 전압(VSS)은 외부로부터 제공받고, 고전위 전압(VDD)은 자체적으로 생성한다.
참고로, 게이트 하이 전압(VGH)은 표시 패널에 형성된 TFT들의 문턱 전압 보다 큰 전압으로 설정되고, 게이트 로우 전압(VGL)은 표시 패널에 형성된 TFT들의 문턱 전압보다 작은 전압으로 설정된다. 예를 들어, 게이트 하이 전압(VGH)은 20V ~ 30V로 설정될 수 있고, 게이트 로우 전압(VGL)은 -5V로 설정될 수 있다. 고전위 전압(VDD)은 저전위 전압(VSS)보다 큰 전압을 갖는다. 예를 들어, 고전위 전압(VDD)은 게이트 하이 전압(VGH)이고, 저전위 전압(VSS)은 게이트 로우 전압(VGL)일 수 있다.
전압 생성부(30)로부터 생성된 저전위 전압(VSS) 및 고전위 전압(VSS)은 노드 제어부에 공급되어, 노드 제어부가 Q 노드 및 QB 노드의 방전을 제어하는데 이용된다. 또한, 전압 생성부(30)로부터 생선된 저전위 전압(VSS)은 출력부에 공급되어, 출력부가 출력 단자를 방전시키는데 이용된다. 이를 구체적으로 설명하면 다음과 같다.
도 3을 참조하면, 제1 스테이지(ST1)는 제1 및 제2 스캔 펄스(VOUT1, VOUT2)를 각각 출력하고, 동일한 회로 구성을 갖는 제1 및 제2 서브 스테이지(10, 20)를 구비한다. 그리고 제1 및 제2 서브 스테이지(10, 20) 각각은 노드 제어부와, 출력부를 구비한다. 제1 및 제2 서브 스테이지(10)는 회로 구성이 동일하므로, 이하에서는 제1 서브 스테이지(10)의 구성만을 대표하여 설명한다.
노드 제어부는 이전단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 전단 캐리 신호와, 다음단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 후단 캐리 신호에 응답하여, 상기 Q 노드와, 상기 QB 노드의 충전과 방전을 제어하는 다수의 TFT를 구비한다.
출력부는 적어도 하나의 Q 노드의 전압 상태에 따라 입력된 게이트 쉬프트 클럭을 출력 단자에 인가하는 적어도 하나의 풀업 TFT와, 적어도 하나의 QB의 전압 레벨에 따라 저전위 전압을 출력 단자에 인가하는 적어도 하나의 풀다운 TFT를 구비한다.
도 3에서 제1 서브 스테이지(10)에 구비된 Q 노드는 'Q1'로 표시하고, 제2 서브 스테이지(20)의 Q 노드는 'Q2'로 표시하였다. 또한, 도 3에서 제1 서브 스테이지(10)에 구비된 제1 및 제2 QB 노드는 'QB11'과 'QB12'로 표시하고, 제2 서브 스테이지(20)에 구비된 제1 및 제2 QB 노드는 'QB21'과 'QB22'로 표시하였다.
노드 제어부( T1 ~ T10 )
노드 제어부는 제1 내지 제10 TFT(T1~T10)를 구비한다.
제1 TFT(T1)는 제1 입력 단자(IN1)로 입력된 전단 캐리 신호에 응답하여 전압 생성부로(30)부터 제공된 고전위 전압(VDD)을 Q 노드(Q1)에 인가한다. 제1 스테이지(ST1)의 제1 입력 단자(IN1)에는 전단 캐리 신호 대신에 제1 스타트 펄스(Vst1)가 입력된다. 제2 서브 스테이지(20)에 구비된 제1 TFT(T1)는 제3 입력 단자(IN3)로 입력된 전단 캐리 신호(제1 입력 단자에 입력된 것과는 다름)에 응답하여 동작한다. 제1 스테이지(ST1)의 제3 입력 단자(IN3)에는 전단 캐리 신호 대신에 제2 스타트 펄스(Vst2)가 입력된다.
제2 TFT(T2)는 제2 입력 단자(IN2)로 입력된 후단 캐리 신호에 응답하여 전압 생성부(30)로부터 제공된 저전위 전압(VSS)을 Q 노드(Q1)에 인가한다. 제2 서브 스테이지(20)에 구비된 제2 TFT(T2)는 제4 입력 단자(IN4)로 입력된 후단 캐리 신호(제2 입력 단자에 입력된 것과 다름)에 응답하여 동작한다.
제3 TFT(T3)는 제1 QB 노드(QB11)의 전압 상태에 따라 저전위 전압(VSS)을 Q 노드(Q1)에 인가한다.
제4 TFT(T4)는 제2 QB 노드(QB12)의 전압 상태에 따라 저전위 전압(VSS)을 Q 노드(Q1)에 인가한다.
제5 TFT(T5)는 제1 입력 단자(IN1)로 입력된 전단 캐리 신호 응답하여 저전위 전압(VSS)을 제1 QB 노드(QB11)에 인가한다.
제6 TFT(T6)는 제1 교류 전압(VDD_O)에 따라 제1 교류 전압(VDD_O)을 세트 노드(SN)에 인가하거나, 제2 교류 전압(VDD_E)에 따라 제2 교류 전압(VDD_E)을 세트 노드(SN)에 인가한다.
제7 TFT(T7)는 Q 노드(Q1)의 전압 상태에 따라 저전위 전압(VSS)을 세트 노드(SN)에 인가한다.
제8 TFT(T8)는 세트 노드(SN)의 전압 상태에 따라 제1 교류 전압(VDD_O_을 제1 QB 노드(QB11)에 인가한다.
제9 TFT(T9)는 Q 노드(Q1)의 전압 상태에 따라 저전위 전압(VSS)을 제1 QB 노드(QB11)에 인가한다.
제10 TFT(T10)는 제1 서브 스테이지(10)의 Q 노드(Q1)의 전압 상태 또는 제2 서브 스테이지(20)의 Q 노드(Q2)의 전압 상태에 따라 저전위 전압(VSS)을 세트 노드(SN)에 인가한다.
출력부( TU , TD1 , TD2 )
출력부는 풀업 TFT(TU)와, 제1 및 제2 풀다운 TFT(TD1, TD2)를 구비한다.
풀업 TFT(TU)는 Q 노드(Q1)의 전압 상태에 따라 입력된 게이트 쉬프트 클럭을 출력 단자에 인가한다. 제1 및 제2 서브 스테이지(10, 20) 각각에는 연속적으로 출력된 2개의 게이트 쉬프트 클럭(CLK)들이 입력된다. 예를 들어, 제1 서브 스테이지(10)에는 제1 게이트 쉬프트 클럭(CLK1)이 입력되고, 제2 서브 스테이지(20)에는 제2 게이트 쉬프트 클럭(CLK2)이 입력될 수 있다.
제1 풀다운 TFT(TD1)는 제1 QB 노드(QB11)의 전압 상태에 따라 저전위 전압(VSS)을 출력 단자에 인가한다.
제2 풀다운 TFT(TD2)는 제2 QB 노드(QB12)의 전압 상태에 따라 저전위 전압(VSS)을 출력 단자에 인가한다.
한편, 제1 및 제2 서브 스테이지(10, 20)는 도 3에 도시한 바와 같이, 제1 및 제2 QB 노드를 서로 공유한다. 구체적으로, 제1 서브 스테이지(10)의 제1 QB 노드(QB11)는 제2 서브 스테이지(20)의 제2 QB 노드(QB22)와 접속된다. 제1 서브 스테이지(10)의 제2 QB 노드(QB12)는 제2 서브 스테이지(20)의 제1 QB 노드(QB21)와 접속된다. 이에 따라, 본 발명은 제1 및 제2 서브 스테이지(10, 20) 각각에 구비된 제1 및 제2 QB 노드를 충전 및 방전시키기 위한 TFT의 개수를 절반으로 줄일 수 있고, GIP형 평판 표시 장치에서 게이트 드라이버의 설계 면적을 줄여 네로우 베젤 설계가 용이하다.
이하, 도 2 및 도 3을 결부하여, 제1 스테이지(ST1)의 구동 방법을 단계적으로 설명한다. 그리고 홀수 프레임 기간을 예를 들어 설명한다.
홀수 프레임 기간에는 제1 교류 전압(VDD_O)이 게이트 하이 전압(VGH)이고, 제2 교류 전압(VDD_E)이 게이트 로우 전압(VGL)이다. 전압 생성부(30)는 제1 내지 제4 스위치(SW1~SW4)를 이용하여 제1 및 제2 교류 전압(VDD_O, VDD_E)을 스위칭하고, 고전위 전압(VDD)과 저전위 전압(VSS)을 출력한다.
먼저, 제1 및 제2 기간(t1, t2)에는, 제1 입력 단자(IN1)를 통해 제1 게이트 스타트 펄스(Vst1)가 전단 캐리 신호로서 입력되고, 제3 입력 단자(IN3)를 통해 제2 게이트 스타트 펄스(Vst2)가 다른 전단 캐리 신호로서 입력된다. 그러면, 제1 게이트 스타트 펄스(Vst1)에 응답하여 제1 및 제5 TFT(T1, T5)가 턴-온되고, 제1 및 제2 서브 스테이지(10, 20)의 Q 노드들(Q1, Q2)에 고전위 전압(VDD)이 순차적으로 인가된다. 그러면, 제5 TFT(T5)는 제1 및 제2 서브 스테이지(10, 20) 각각의 제1 및 제2 QB 노드(QB11, QB12, QB21, QB22)에 저전위 전압(VSS)을 인가하여, 제1 및 제2 QB 노드들(QB11, QB12, QB21, QB22)을 방전시키고 초기화한다.
한편, Q 노드들(Q1, Q2)에 고전위 전압(VDD)이 인가됨에 따라, 제9 및 제10 TFT(T9, T10)가 턴-온 된다. 그러면, 제9 TFT(T9)는 제1 및 제2 서브 스테이지(10, 20) 각각의 제1 및 제2 QB 노드(QB11, QB12, QB21, QB22)에 저전위 전압(VSS)을 인가하여, 제1 및 제2 QB 노드들(QB11, QB12, QB21, QB22)을 방전시키고 초기화한다. 그리고 제10 TFT(T10)는 제1 및 제2 서브 스테이지(10, 20)에 구비된 세트 노드들(SN)에 저전위 전압(VSS)을 인가하여, 세트 노드들(SN)을 초기화한다.
이어서, 제3 및 제4 기간(t3, t4)에는, 제1 및 제2 게이트 쉬프트 클럭(CLK1, CLK2)이 게이트 하이 전압(VGH) 상태로 출력되어, 풀업 TFT(TU)의 드레인에 공급된다. 그러면, Q 노드들(Q1, Q2)의 전압 레벨은 풀업 TFT(TU)의 게이트-드레인 간의 기생 용량에 의해 부트스트래핑되고, 게이트 하이 전압(VGH)보다 높은 전압으로 상승된다. 그러면, 풀업 TFT(TU)는 완전하게 턴-온되며, 풀업 TFT(TU)를 통해 게이트 하이 전압(VGH) 상태인 제1 및 제2 게이트 쉬프트 클럭(CLK1, CLK2)이 스캔 펄스(VOUT1, VOUT2)로서 출력된다.
이어서, 제5 및 제6 기간(t5, t6)에는, 제2 입력 단자(IN2)를 통해 후단 캐리 신호가 입력되고, 제4 입력 단자(IN4)를 통해 다른 후단 캐리 신호가 입력된다. 그러면, 후단 캐리 신호들에 응답하여 제2 TFT(T2)가 턴-온되고, Q 노드들(Q1, Q2)에 저전위 전압(VSS)이 순차적으로 인가된다. 그러면, 풀업 TFT들(TU)과, 제9 및 제10 TFT(T9, T10)가 턴-오프된다. 이때, 제1 서브 스테이지(10)의 제6 TFT(T6)는 세트 노드(SN)에 게이트 하이 전압(VGH)인 제1 교류 전압(VDD_O)을 인가한다. 따라서, 제1 서브 스테이지(10)의 제8 TFT(T8)는 턴-온되어 게이트 하이 전압(VGH)인 제1 교류 전압(VDD_O)을 제1 서브 스테이지(10)의 제1 QB 노드(QB11)와, 제2 서브 스테이지(20)의 제2 QB 노드(QB22)에 공급한다. 그러면, 제1 서브 스테이지(10)의 제1 풀다운 TFT(TD1)와, 제2 서브 스테이지(20)의 제2 풀다운 TFT(TD2)는 턴-온된다. 이에 따라, 제1 및 제2 서브 스테이지(10, 20)의 출력 단자는 저전위 전압(VSS)으로 방전된다.
짝수 프레임에서 제1 스테이지(ST1)의 구동 방법은 제1 서브 스테이지(10)의 제2 풀다운 TFT(TD2)와, 제2 서브 스테이지(20)의 제1 풀다운 TFT(TD1)에 의해 스캔 펄스들(VOUT1, VOUT2)의 방전이 제어되는 점이 다르다.
상술한 바와 같이, 본 발명의 게이트 쉬프트 레지스터는 각 스테이지(ST)가 전압 생성부(도 3, 30 참조)를 이용하여, 고전위 전압(VDD) 또는 저전위 전압(VSS)을 자체적으로 생성한다. 따라서, 본 발명의 게이트 쉬프트 레지스터는 외부에서 고전위 전압(VDD) 및 저전위 전압(VSS)을 별도로 공급하지 않아도 된다. 따라서, 본 발명에 의한 게이트 쉬프트 레지스터는 고전위 전압(VDD) 공급 라인과, 저전위 전압(VSS) 공급 라인을 삭제할 수 있다. 따라서, 본 발명은 GIP형 평판 표시 장치에서 게이트 드라이버를 구동하기 위한 신호 라인의 설계 면적을 줄여 네로우 베젤 설계가 용이하다. 또한, 고전위 전압(VDD)이나 저전위 전압(VSS)을 공급하는 역할을 하였던 타이밍 컨트롤러나 전원 공급부는 출력핀의 수를 줄일 수 있으므로 제조 비용이 절감된다.
한편, 이상에서 설명한 본 발명의 실시 예는 게이트 쉬프트 레지스터에 구비된 각 스테이지가 스캔 펄스를 2개씩 출력하도록 구성되었다. 하지만, 본 발명은 본원 출원인에 의해 제안된 대한민국 공개특허공보 제10-2007-0043079호 등에 개시된 바와 같이, 제1 및 제2 교류 전압을 이용하여 각 스테이지를 구동하는 듀얼 풀 다운(Dual Pull Down) 방식을 채용한다면, 어떠한 쉬프트 레지스터에도 적용이 가능할 것이다.
따라서, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
30: 전압 생성부 VDD_O: 제1 교류 전압
VDD_E: 제2 교류 전압 VDD: 고전위 전압
VSS: 저전위 전압

Claims (10)

  1. 다수의 게이트 쉬프트 클럭을 이용하여 스캔 펄스를 순차적으로 출력하는 다수의 스테이지를 포함하고;
    상기 각 스테이지는
    입력된 제1 및 제2 교류 전압을 스위칭하여 고전위 전압 또는 저전위 전압을 생성하는 전압 생성부와;
    상기 전압 생성부로부터 제공된 상기 고전위 전압 또는 상기 저전위 전압을 이용하여 Q 노드 및 QB 노드의 충전과 방전을 제어하는 노드 제어부와;
    상기 Q 노드 및 상기 QB 노드의 전압 레벨에 따라 상기 스캔 펄스를 출력하는 출력부를 구비하고;
    상기 제1 및 제2 교류 전압은 게이트 하이 전압 또는 게이트 로우 전압을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대인 것을 특징으로 하는 게이트 쉬프트 레지스터.
  2. 청구항 1에 있어서,
    상기 전압 생성부는
    상기 제1 교류 전압에 따라 스위칭 되고, 상기 제1 교류 전압이 상기 게이트 하이 전압이고, 상기 제2 교류 전압이 상기 게이트 로우 전압인 홀수 프레임 기간에 턴-온되어, 상기 제2 교류 전압을 상기 저전위 전압으로서 출력하는 제1 스위치와;
    상기 제2 교류 전압에 따라 스위칭 되고, 상기 제2 교류 전압이 상기 게이트 하이 전압이고, 상기 제1 교류 전압이 상기 게이트 로우 전압인 짝수 프레임 기간에 턴-온되어, 상기 제1 교류 전압을 상기 저전위 전압으로서 출력하는 제2 스위치를 구비하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  3. 청구항 2에 있어서,
    상기 전압 생성부는
    상기 제1 교류 전압에 따라 스위칭 되고, 상기 홀수 프레임 기간에 턴-온되어, 상기 제1 교류 전압을 상기 고전위 전압으로서 출력하는 제3 스위치와;
    상기 제2 교류 전압에 따라 스위칭 되고, 상기 짝수 프레임 기간에 턴-온되어, 상기 제2 교류 전압을 상기 고전위 전압으로서 출력하는 제4 스위치를 더 구비하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  4. 청구항 1에 있어서,
    상기 노드 제어부는
    이전단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 전단 캐리 신호와, 다음단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 후단 캐리 신호에 응답하여, 상기 Q 노드와, 상기 QB 노드의 충전과 방전을 제어하는 다수의 TFT를 구비하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  5. 청구항 4에 있어서,
    상기 각 스테이지는 제1 및 제2 스캔 펄스를 각각 출력하고, 동일한 회로 구성을 갖는 제1 및 제2 서브 스테이지를 구비하고;
    상기 제1 및 제2 서브 스테이지 각각은 노드 제어부와 출력부를 구비하고;
    상기 노드 제어부는
    제1 입력 단자로 입력된 상기 전단 캐리 신호에 응답하여 상기 전압 생성부로부터 제공된 상기 고전위 전압을 상기 Q 노드에 인가하는 제1 TFT와;
    제2 입력 단자로 입력된 상기 후단 캐리 신호에 응답하여 상기 전압 생성부로부터 제공된 상기 저전위 전압을 상기 Q 노드에 인가하는 제2 TFT와;
    제1 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 Q 노드에 인가하는 제3 TFT와;
    제2 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 Q 노드에 인가하는 제4 TFT와;
    상기 전단 캐리 신호에 응답하여 상기 저전위 전압을 상기 제1 QB 노드에 인가하는 제5 TFT와;
    상기 제1 교류 전압에 따라 상기 제1 교류 전압을 세트 노드에 인가하거나, 또는 상기 제2 교류 전압에 따라 상기 제2 교류 전압을 상기 세트 노드에 인가하는 제6 TFT와;
    상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 세트 노드에 인가하는 제7 TFT와;
    상기 세트 노드의 전압 상태에 따라 상기 제1 교류 전압을 상기 제1 QB 노드에 인가하는 제8 TFT와;
    상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 제1 QB 노드에 인가하는 제9 TFT와;
    상기 제1 서브 스테이지의 상기 Q 노드의 전압 상태 또는 상기 제2 서브 스테이지의 상기 Q 노드의 전압 상태에 따라 상기 저전위 전압을 상기 세트 노드에 인가하는 제10 TFT를 구비하고;
    상기 출력부는
    상기 Q 노드의 전압 상태에 따라 상기 입력된 게이트 쉬프트 클럭을 출력 단자에 인가하는 풀업 TFT와;
    상기 제1 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 출력 단자에 인가하는 제1 풀다운 TFT와;
    상기 제2 QB 노드의 전압 상태에 따라 상기 저전위 전압을 상기 출력 단자에 인가하는 제2 풀다운 TFT를 구비하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  6. 청구항 5에 있어서,
    상기 제1 서브 스테이지의 제1 QB 노드는 상기 제2 서브 스테이지의 제2 QB 노드와 접속되고, 상기 제2 서브 스테이지의 제2 QB 노드는 상기 제1 서브 스테이지의 제1 QB 노드와 접속되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  7. 다수의 게이트 쉬프트 클럭을 이용하여 스캔 펄스를 순차적으로 출력하는 다수의 스테이지를 구비하고, 상기 각 스테이지가 전압 생성부와, 노드 제어부와 출력부를 구비하는 쉬프트 레지스터의 구동 방법에 있어서,
    상기 전압 생성부가 입력된 제1 및 제2 교류 전압을 스위칭하여 고전위 전압 또는 저전위 전압을 생성하는 단계와;
    상기 노드 제어부가 상기 전압 생성부로부터 제공된 상기 고전위 전압 또는 상기 저전위 전압을 이용하여 Q 노드 및 QB 노드의 충전과 방전을 제어하는 단계와;
    상기 출력부가 상기 Q 노드 및 상기 QB 노드의 전압 레벨에 따라 상기 스캔 펄스를 출력하는 단계를 포함하고;
    상기 제1 및 제2 교류 전압은 게이트 하이 전압 또는 게이트 로우 전압을 갖고, 매프레임마다 위상이 바뀌며, 서로 위상이 반대인 것을 특징으로 하는 게이트 쉬프트 레지스터의 구동 방법.
  8. 청구항 7에 있어서,
    상기 전압 생성부가 저전위 전압을 생성하는 단계는
    상기 제1 교류 전압이 상기 게이트 하이 전압이고 상기 제2 교류 전압이 상기 게이트 로우 전압인 홀수 프레임 기간에, 상기 제1 교류 전압에 따라 스위칭 되는 제1 스위치를 이용하여, 상기 제2 교류 전압을 상기 저전위 전압으로서 출력하는 단계와;
    상기 제2 교류 전압이 상기 게이트 하이 전압이고 상기 제1 교류 전압이 상기 게이트 로우 전압인 짝수 프레임 기간에, 상기 제2 교류 전압에 따라 스위칭 되는 제2 스위치를 이용하여, 상기 제1 교류 전압을 상기 저전위 전압으로서 출력하는 단계를 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터의 구동 방법.
  9. 청구항 8에 있어서,
    상기 전압 생성부가 고전위 전압을 생성하는 단계는
    상기 홀수 프레임 기간에, 상기 제1 교류 전압에 따라 스위칭 되는 제3 스위치를 이용하여, 상기 제1 교류 전압을 상기 고전위 전압으로서 출력하는 단계와;
    상기 짝수 프레임 기간에, 상기 제2 교류 전압에 따라 스위칭 되는 제4 스위치를 이용하여, 상기 제2 교류 전압을 상기 고전위 전압으로서 출력하는 단계를 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터의 구동 방법.
  10. 청구항 7에 있어서,
    상기 노드 제어부는 이전단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 전단 캐리 신호와, 다음단 스테이지들 중 적어도 하나로부터 제공된 적어도 하나의 후단 캐리 신호에 응답하여, 상기 Q 노드와, 상기 QB 노드의 충전과 방전을 제어하는 것을 특징으로 하는 게이트 쉬프트 레지스터의 구동 방법.
KR1020130161361A 2013-12-23 2013-12-23 게이트 쉬프트 레지스터 및 그의 구동 방법 KR102122532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130161361A KR102122532B1 (ko) 2013-12-23 2013-12-23 게이트 쉬프트 레지스터 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161361A KR102122532B1 (ko) 2013-12-23 2013-12-23 게이트 쉬프트 레지스터 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20150073544A KR20150073544A (ko) 2015-07-01
KR102122532B1 true KR102122532B1 (ko) 2020-06-26

Family

ID=53787048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161361A KR102122532B1 (ko) 2013-12-23 2013-12-23 게이트 쉬프트 레지스터 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR102122532B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558288B (zh) * 2015-09-25 2019-08-09 天钰科技股份有限公司 栅极驱动电路、显示装置与门极脉冲调变方法
CN106098008B (zh) * 2016-08-17 2019-06-14 武汉华星光电技术有限公司 Goa电路及液晶显示面板
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN108320695B (zh) * 2018-03-30 2021-07-09 上海天马有机发光显示技术有限公司 移位寄存单元及其驱动方法、驱动电路、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127630A (ja) * 2004-10-28 2006-05-18 Alps Electric Co Ltd シフトレジスタ及び液晶ドライバ
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터

Also Published As

Publication number Publication date
KR20150073544A (ko) 2015-07-01

Similar Documents

Publication Publication Date Title
US8731136B2 (en) Gate shift register
WO2018188285A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
US9626895B2 (en) Gate driving circuit
JP4225508B2 (ja) 平板表示装置用シフトレジスト
TWI594219B (zh) 移位寄存器及利用該移位寄存器的閘極驅動電路
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
JP5436335B2 (ja) 走査線駆動回路
JP5632001B2 (ja) シフトレジスタ及び表示装置
US20090256794A1 (en) Shift register
JP5737893B2 (ja) 駆動回路及び画像表示装置
KR102056674B1 (ko) 게이트 쉬프트 레지스터 및 그의 구동 방법
KR101407740B1 (ko) 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20150126286A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20140098880A (ko) 쉬프트 레지스터
JP2010086640A (ja) シフトレジスタ回路
KR102122532B1 (ko) 게이트 쉬프트 레지스터 및 그의 구동 방법
TWI512713B (zh) 顯示面板
KR101980754B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20130110306A (ko) 쉬프트 레지스터
WO2013002192A1 (ja) 表示駆動回路、表示パネル、及び表示装置
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102180072B1 (ko) 쉬프트 레지스터
KR101941449B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant