CN106098008B - Goa电路及液晶显示面板 - Google Patents

Goa电路及液晶显示面板 Download PDF

Info

Publication number
CN106098008B
CN106098008B CN201610679337.9A CN201610679337A CN106098008B CN 106098008 B CN106098008 B CN 106098008B CN 201610679337 A CN201610679337 A CN 201610679337A CN 106098008 B CN106098008 B CN 106098008B
Authority
CN
China
Prior art keywords
signal
pmos transistor
output end
inverting amplifier
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610679337.9A
Other languages
English (en)
Other versions
CN106098008A (zh
Inventor
龚强
陈归
洪光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610679337.9A priority Critical patent/CN106098008B/zh
Priority to US15/321,389 priority patent/US10235957B2/en
Priority to PCT/CN2016/101913 priority patent/WO2018032594A1/zh
Publication of CN106098008A publication Critical patent/CN106098008A/zh
Application granted granted Critical
Publication of CN106098008B publication Critical patent/CN106098008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种GOA电路，其包括第一驱动模块以及第二驱动模块，第一驱动模块包括第一驱动单元、第一输出单元以及第一复位单元；第二驱动模块包括第二驱动单元、第二输出单元以及第二复位单元；其中第一输出单元用于使用级联驱动信号以及第一状态的时钟信号通过时钟反相器，生成本级的扫描驱动信号以及本级的级联信号；第二输出单元用于使用级联驱动信号以及第二状态的时钟信号通过传输门，生成本级的扫描驱动信号以及本级的级联信号。本发明还提供一种液晶显示面板。

Description

GOA电路及液晶显示面板
技术领域
本发明涉及显示屏驱动领域，特别是涉及一种GOA电路及液晶显示面板。
背景技术
Gate Driver On Array，简称GOA电路，也就是利用现有薄膜晶体管液晶显示器的阵列基板制程将扫描线驱动电路制作在阵列基板上，从而实现对扫描线的逐行扫描。
目前的GOA电路包括级联信号锁存模块、栅极驱动信号生成模块以及栅极驱动信号输出模块。上述模块中均具有多个薄膜晶体管，但是由于现有的GOA电路的各个模块中具有较多的薄膜晶体管，导致GOA电路的占据空间较大，不利于相应的液晶显示面板的窄边框设计。
故，有必要提供一种GOA电路及液晶显示面板，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种可较好的实现液晶显示面板的窄边框设计的GOA电路及液晶显示面板，以解决现有的液晶显示面板中的GOA电路的占据空间较大，不利于液晶显示面板的窄边框设计的技术问题。
本发明实施例提供一种GOA电路，其包括用于对奇数行像素单元进行驱动的第一驱动模块以及对偶数行像素单元进行驱动的第二驱动模块；
其中所述第一驱动模块包括：
第一驱动单元，用于接收上一级的级联信号，并根据所述级联信号生成级联驱动信号以及复位信号；
第一输出单元，用于使用所述级联驱动信号以及第一状态的时钟信号通过时钟反相器，生成本级的扫描驱动信号以及本级的级联信号；以及
第一复位单元，用于根据所述复位信号，消除所述本级的扫描驱动信号；
所述第二驱动模块包括：
第二驱动单元，用于接收上一级的级联信号，并根据所述级联信号生成级联驱动信号以及复位信号；
第二输出单元，用于使用所述级联驱动信号以及第二状态的时钟信号通过传输门，生成本级的扫描驱动信号以及本级的级联信号；以及
第二复位单元，用于根据所述复位信号，消除所述本级的扫描驱动信号；
其中所述第一状态的时钟信号和所述第二状态的时钟信号的电位相反。
在本发明所述的GOA电路中，所述第一驱动单元包括第一PMOS晶体管、第一NMOS晶体管以及第一反相放大器；
所述第一PMOS晶体管的控制端连接复位信号源，所述第一PMOS晶体管的输入端连接高电平信号源，所述第一PMOS晶体管的输出端分别与所述第一反相放大器的输入端以及所述第一NMOS晶体管的输出端连接；
所述第一NMOS晶体管的控制端输入所述上一级的级联信号，所述第一NMOS晶体管的输入端连接低电平信号源。
在本发明所述的GOA电路中，所述第一输出单元包括时钟反相器、第二反相放大器、第三反相放大器以及第四反相放大器；
所述时钟反相器的控制端与所述第一驱动单元的输出连接，所述时钟反相器的输入端输入所述第一状态的时钟信号，所述时钟反相器的输出端与所述第二反相放大器的输入端连接；
所述第二反相放大器的输出端与所述第三反相放大器的输入端连接，所述第三反相放大器的输出端与所述第四反相放大器的输入端连接，所述第四反相放大器的输出端输出所述本级的扫描驱动信号；所述第二反相放大器的输出端输出所述本级的级联信号。
在本发明所述的GOA电路中，所述第一复位单元包括第二PMOS晶体管、第三PMOS晶体管以及第四PMOS晶体管；
所述第二PMOS晶体管的输出端与所述第一PMOS晶体管的输出端连接，所述第二PMOS晶体管的控制端输入所述上一级的级联信号，所述第二PMOS晶体管的输入端与所述第三PMOS晶体管的输出端连接；
所述第三PMOS晶体管的控制端输入所述本级的级联信号；所述第三PMOS晶体管的输入端连接所述高电平信号源；
所述第四PMOS晶体管的输入端连接所述高电平信号源，所述第四PMOS晶体管的输出端与所述时钟反相器的输出端连接，所述第四PMOS晶体管的控制端与所述第一反相放大器的输出端连接。
在本发明所述的GOA电路中，所述第二驱动单元包括第五PMOS晶体管、第二NMOS晶体管以及第五反相放大器；
所述第五PMOS晶体管的控制端连接复位信号源，所述第五PMOS晶体管的输入端连接高电平信号源，所述第五PMOS晶体管的输出端分别与所述第五反相放大器的输入端以及所述第二NMOS晶体管的输出端连接；
所述第二NMOS晶体管的控制端输入所述上一级的级联信号，所述第二NMOS晶体管的输入端连接低电平信号源。
在本发明所述的GOA电路中，所述第二输出单元包括传输门、第六反相放大器、第七反相放大器以及第八反相放大器；
所述传输门的控制端与所述第二驱动单元的输出连接，所述传输门的输入端输入所述第一状态的时钟信号，所述传输门的输出端与所述第六反相放大器的输入端连接；
所述第六反相放大器的输出端与所述第七反相放大器的输入端连接，所述第七反相放大器的输出端与所述第八反相放大器的输入端连接，所述第八反相放大器的输出端输出所述本级的扫描驱动信号；所述第六反相放大器的输出端输出所述本级的级联信号。
在本发明所述的GOA电路中，所述第二复位单元包括第六PMOS晶体管、第七PMOS晶体管以及第八PMOS晶体管；
所述第六PMOS晶体管的输出端与所述第五PMOS晶体管的输出端连接，所述第六PMOS晶体管的控制端输入所述上一级的级联信号，所述第六PMOS晶体管的输入端与所述第七PMOS晶体管的输出端连接；
所述第七PMOS晶体管的控制端输入所述本级的级联信号；所述第七PMOS晶体管的输入端连接所述高电平信号源；
所述第八PMOS晶体管的输入端连接所述高电平信号源，所述第八PMOS晶体管的输出端与所述传输门的输出端连接，所述第八PMOS晶体管的控制端与所述第五反相放大器的输出端连接。
在本发明所述的GOA电路中，所述时钟信号以所述级联信号的传输周期进行状态变化。
在本发明所述的GOA电路中，当所述复位信号为低电平时，对相应的所述第一驱动模块或相应的所述第二驱动模块进行复位操作。
本发明实施例还提供一种使用上述GOA电路的液晶显示面板。
相较于现有的GOA电路及液晶显示面板，本发明的GOA电路及液晶显示面板通过设置第一驱动模块和第二驱动模块共用时钟信号，从而缩小GOA电路的占据空间，便于液晶显示面板的窄边框设计；解决了现有的液晶显示面板中的GOA电路的占据空间较大，不利于液晶显示面板的窄边框设计的技术问题。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1为本发明的GOA电路的优选实施例的结构示意图；
图2为本发明的GOA电路的优选实施例的一第一驱动模块和一第二驱动模块的具体电路图；
图3本发明的GOA电路的优选实施例的各信号的控制时序图；
图4为本发明的GOA电路的优选实施例的多个第一驱动模块以及多个第二驱动模块的具体电路图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的GOA电路的优选实施例的结构示意图。本优选实施例的GOA电路用于对相应的液晶显示面板进行扫描线的驱动，该GOA电路10包括用于对奇数行像素单元进行驱动的第一驱动模块11以及对偶数行像素单元进行驱动的第二驱动模块12。
其中第一驱动模块11包括第一驱动单元111、第一输出单元112以及第一复位单元113。第二驱动模块12包括第二驱动单元121、第二输出单元122以及第二复位单元123。
第一驱动单元111用于接收上一级的级联信号，并根据级联信号生成级联驱动信号以及复位信号。第一输出单元112用于使用级联驱动信号以及第一状态的时钟信号通过时钟反相器，生成本级的扫描驱动信号以及本级的级联信号。第一复位单元113用于根据复位信号，消除本级的扫描驱动信号。
第二驱动单元121用于接收上一级的级联信号，并根据级联信号生成级联驱动信号以及复位信号。第二输出单元122用于使用级联驱动信号以及第二状态的时钟信号通过传输门，生成本级的扫描驱动信号以及本级的级联信号。第二复位单元123用于根据复位信号，消除本级的扫描驱动信号。
其中第一状态的时钟信号以及第二状态的时钟信号的点位相反。
请参照图2，图2为本发明的GOA电路的优选实施例的一第一驱动模块和一第二驱动模块的具体电路图。第一驱动模块11的第一驱动单元111包括第一PMOS晶体管T11、第一NMOS晶体管T21以及第一反放大器D1。
第一PMOS晶体管T11的控制端连接复位信号源RST，第一PMOS晶体管T11的输入端连接高电平信号源VGH，第一PMOS晶体管T11的输出端分别与第一反相放大器D1的输入端以及第一NMOS晶体管T21的输出端连接；第一NMOS晶体管T21的控制端输入上一级的级联信号STN-1，第一NMOS晶体管T21的输入端连接低电平信号源VGL。
第一输出单元112包括时钟反相器DC1、第二反相放大器D2、第三反相放大器D3以及第四反相放大器D4。
时钟反相器DC1的控制端与第一驱动单元111的输出连接，时钟反相器DC1的输入端输入第一状态的时钟信号，时钟反相器DC1的输出端与第二反相放大器D2的输入端连接。第二反相放大器D2的输出端与第三反相放大器D3的输入端连接，第三反相放大器D3的输出端与第四反相放大器D4的输入端连接，第四反相放大器D4的输出端输出本级的扫描驱动信号GoutN，第二反相放大器D2的输出端输出本级的级联信号STN。
第一复位单元113包括第二PMOS晶体管T12、第三PMOS晶体管T13以及第四PMOS晶体管T14。
第二PMOS晶体管T12的输出端与第一PMOS晶体管T11的输出端连接，第二PMOS晶体管T12的控制端输入上一级的级联信号STN-1，第二PMOS晶体管T12的输入端与第三PMOS晶体管T13的输出端连接。第三PMOS晶体管T13的控制端输入本级的级联信号STN，第三PMOS晶体管T13的输入端连接高电平信号源VGH。第四PMOS晶体管T14的输入端连接高电平信号源VGH，第四PMOS晶体管T14的输入端连接高电平信号源VGH，第四PMOS晶体管T14的输出端与时钟反相器DC1的输出端连接，第四PMOS晶体管T14的控制端与第一反相放大器D1的输出端连接。
第二驱动模块12为第一驱动模块11的下一级驱动电路，即第一驱动模块11的本级的级联信号STN为第二驱动模块12的上一级的级联信号STN。
第二驱动模块12的第二驱动单元121包括第五PMOS晶体管T15、第二NMOS晶体管T22以及第五反相放大器D5。
第五PMOS晶体管T15的控制端连接复位信号源RST，第五PMOS晶体管T15的输入端连接高电平信号源VGH，第五PMOS晶体管T15的输出端分别与第五反相放大器D5的输入端以及第二NMOS晶体管T22的输出端连接；第二NMOS晶体管T22的控制端输入上一级的级联信号STN，第二NMOS晶体管T22的输入端连接低电平信号源VGL。
第二输出单元122包括传输门DC2、第六反相放大器D6、第七反相放大器D7以及第八反相放大器D8。
传输门DC2的控制端与第二驱动单元121的输出连接，传输门DC2的输入端输入第一状态的时钟信号，传输门DC2的输出端与第六反响放大器D6的输入端连接；第六反相放大器D6的输出端与第七反相放大器D7的输入端连接，第七反相放大器D7的输出端与第八反相放大器D8的输入端连接，第八反相放大器D8的输出端输出本级的扫描驱动信号GoutN+1，第六反响放大器D6的输出端输出本级的级联信号STN+1。
第二复位单元123包括第六PMOS晶体管T16、第七PMOS晶体管T17以及第八PMOS晶体管T18。
第六PMOS晶体管T16的输出端与第五PMOS晶体管T15的输出端连接，第六PMOS晶体管T16的控制端输入上一级的级联信号STN，第六PMOS晶体管T16的输入端与第七PMOS晶体管T17的输出端连接。第七PMOS晶体管T17的控制端输入本级的级联信号STN+1，第七PMOS晶体管T17的输入端连接高电平信号源VGH。第八PMOS晶体管T18的输入端连接高电平信号源VGH，第八PMOS晶体管T18的输出端与传输门DC2的输出端连接，第八PMOS晶体管T18的控制端与第五反相放大器D5的输出端连接。
本优选实施例的GOA电路使用时，请参照图3，图3本发明的GOA电路的优选实施例的各信号的控制时序图。当STN-1为高电平，RST也为高电平，第一NMOS晶体管T21导通，第一PMOS晶体管T11断开，低电平信号源VGL通过第一PMOS晶体管T11传输至第一反相放大器D1，第一反相放大器D1输出放大后的高电平信号至时钟反相器DC1。
时钟反相器DC1在高电平信号的控制下，对第一状态的时钟信号CK1(高电平状态)进行反相操作，输出低电平信号至第二反相放大器D2，第二反相放大器D2输出第一驱动模块11的高电平的本级级联信号STN，这时第四反相放大器D4输出第一驱动模块11的高电平的本级的扫描驱动信号GoutN。
随后高电平的本级级联信号STN传输至第二驱动模块12的第二驱动单元121，当STN为高电平，RST也为高电平，第二NMOS晶体管T22导通，第五PMOS晶体管T15断开，低电平信号源VGL通过第一PMOS晶体管传输T15至第五反相放大器D5，第五反相放大器D5输出放大后的高电平信号至传输门DC2。
传输门DC2在高电平信号的控制下，对第二状态的时钟信号CK1(低电平状态)进行正相传输操作，输出低电平信号至第六反相放大器D6，第六反相放大器D6输出第二驱动模块12的高电平的本级级联信号STN+1，这时第八反相放大器D8输出第二驱动模块12的高电平的本级的扫描驱动信号GoutN+1。
同时第一驱动模块11中的时钟信号也转换为第二状态，这时时钟反相器DC1在高电平信号的控制下，对第二状态的时钟信号CK1(低电平状态)进行反相操作，输出高电平信号至第二反相放大器D2，第二反相放大器D2将第一驱动模块11的高电平的本级级联信号STN拉至低电平，这时第四反相放大器D4将第一驱动模块11的高电平的本级的扫描驱动信号GoutN也拉至低电平。
由于第一驱动模块11的本级级联信号STN为低电平且第一驱动模块11的上一级的级联信号STN-1也为低电平，第三PMOS晶体管T13以及第二PMOS晶体管T12均导通，第一NMOS晶体管T21断开，从而高电平信号源VGH通过第三PMOS晶体管T13以及第二PMOS晶体管T12对Qn进行充电，使得Qn回复到高电平状态。同时第五PMOS晶体管T15也导通，高电平信号源VGH通过第五PMOS晶体管T15同时保证了第二反相放大器D2的输入端也为高电平状态。这样即完成了第一驱动模块11的本级扫描驱动信号GoutN的产生过程。
随后第二驱动模块12中的时钟信号也转换为第一状态，这时传输门DC2在高电平信号的控制下，对第一状态的时钟信号CK1(高电平状态)进行正相传输操作，输出高电平信号至第六反相放大器D6，第六反相放大器D6将第二驱动模块12的高电平的本级级联信号STN+1拉至低电平，这时第八反相放大器D8将第二驱动模块的高电平的本级的扫描驱动信号GoutN+1也拉至低电平。
由于第二驱动模块12的本级级联信号STN+1为低电平且第二驱动模块12的上一级的级联信号STN也为低电平，第七PMOS晶体管T17以及第六PMOS晶体管T16均导通，第二NMOS晶体管T22断开，从而高电平信号源VGH通过第七PMOS晶体管T17以及第六PMOS晶体管T16对Qn+1进行充电，使得Qn+1回复到高电平状态。同时第八PMOS晶体管T18也导通，高电平信号源VGH通过第八PMOS晶体管T18同时保证了第六反相放大器D6的输入端也为高电平状态。这样即完成了第二驱动模块12的本级扫描驱动信号GoutN+1的产生过程。
请参照图4，图4为本发明的GOA电路的优选实施例的多个第一驱动模块以及多个第二驱动模块的具体电路图。该GOA电路的一第一驱动模块和一第二驱动模块形成一个驱动单元，如图4中的驱动单元41、驱动单元42以及驱动单元43，其中驱动单元41的输入信号为复位信号RST、时钟信号CK1以及级联信号STV，其中级联信号STV形成驱动单元41的第一驱动模块的上级级联信号STN-1。驱动单元41的输出信号为第一驱动模块的扫描驱动信号Gout1、第二驱动模块的扫描驱动信号Gout2以及第二驱动模块生成的下一级级联信号STN+1，即级联信号ST2。
驱动单元42的输入信号为复位信号RST、时钟信号CK1以及级联信号ST2，其中级联信号ST2形成驱动单元42的第一驱动模块的上级级联信号STN-1。驱动单元42的输出信号为第一驱动模块的扫描驱动信号Gout3、第二驱动模块的扫描驱动信号Gout4以及第二驱动模块生成的下一级级联信号STN+1，即级联信号ST4。
驱动单元43的输入信号为复位信号RST、时钟信号CK1以及级联信号ST4，其中级联信号ST4形成驱动单元43的第一驱动模块的上级级联信号STN-1。驱动单元43的输出信号为第一驱动模块的扫描驱动信号Gout5、第二驱动模块的扫描驱动信号Gout6以及第二驱动模块生成的下一级级联信号STN+1，即级联信号ST6。
这样即完成了多个驱动单元的级联驱动过程。
本发明还提供一种液晶显示面板，该液晶显示面板包括数据线、扫描线、由数据线和扫描线组成的像素单元以及相应的GOA电路。
该GOA电路包括用于对奇数行像素单元进行驱动的第一驱动模块以及对偶数行像素单元进行驱动的第二驱动模块。
其中第一驱动模块包括第一驱动单元、第一输出单元以及第一复位单元。第二驱动模块包括第二驱动单元、第二输出单元以及第二复位单元。
第一驱动单元用于接收上一级的级联信号，并根据级联信号生成级联驱动信号以及复位信号。第一输出单元用于使用级联驱动信号以及第一状态的时钟信号通过时钟反相器，生成本级的扫描驱动信号以及本级的级联信号。第一复位单元用于根据复位信号，消除本级的扫描驱动信号。
第二驱动单元用于接收上一级的级联信号，并根据级联信号生成级联驱动信号以及复位信号。第二输出单元用于使用级联驱动信号以及第二状态的时钟信号通过传输门，生成本级的扫描驱动信号以及本级的级联信号。第二复位单元用于根据复位信号，消除本级的扫描驱动信号。
其中第一状态的时钟信号以及第二状态的时钟信号的点位相反。
本发明的液晶显示面板的具体工作原理与上述的GOA电路的优选实施例中的描述相同或相似，具体请参见上述GOA电路的优选实施例中的相关描述。
本发明的GOA电路及液晶显示面板通过设置第一驱动模块和第二驱动模块共用时钟信号，从而缩小GOA电路的占据空间，便于液晶显示面板的窄边框设计；解决了现有的液晶显示面板中的GOA电路的占据空间较大，不利于液晶显示面板的窄边框设计的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种GOA电路，其特征在于，包括用于对奇数行像素单元进行驱动的第一驱动模块以及对偶数行像素单元进行驱动的第二驱动模块；
其中所述第一驱动模块包括：
第一驱动单元，用于接收上一级的级联信号，并根据所述上一级的级联信号生成级联驱动信号以及复位信号；
第一输出单元，用于使用所述级联驱动信号以及第一状态的时钟信号通过时钟反相器，生成本级的扫描驱动信号以及本级的级联信号；以及
第一复位单元，用于根据所述复位信号，消除所述本级的扫描驱动信号；
所述第二驱动模块包括：
第二驱动单元，用于接收上一级的级联信号，并根据所述上一级的级联信号生成级联驱动信号以及复位信号；
第二输出单元，用于使用所述级联驱动信号以及第二状态的时钟信号通过传输门，生成本级的扫描驱动信号以及本级的级联信号；以及
第二复位单元，用于根据所述复位信号，消除所述本级的扫描驱动信号；
其中所述第一状态的时钟信号和所述第二状态的时钟信号的电位相反；
所述第一驱动单元包括第一PMOS晶体管、第一NMOS晶体管以及第一反相放大器；
所述第一PMOS晶体管的控制端连接复位信号源，所述第一PMOS晶体管的输入端连接高电平信号源，所述第一PMOS晶体管的输出端分别与所述第一反相放大器的输入端以及所述第一NMOS晶体管的输出端连接；
所述第一NMOS晶体管的控制端输入所述上一级的级联信号，所述第一NMOS晶体管的输入端连接低电平信号源。
2.根据权利要求1所述的GOA电路，其特征在于，所述第一输出单元包括时钟反相器、第二反相放大器、第三反相放大器以及第四反相放大器；
所述时钟反相器的控制端与所述第一驱动单元的输出连接，所述时钟反相器的输入端输入所述第一状态的时钟信号，所述时钟反相器的输出端与所述第二反相放大器的输入端连接；
所述第二反相放大器的输出端与所述第三反相放大器的输入端连接，所述第三反相放大器的输出端与所述第四反相放大器的输入端连接，所述第四反相放大器的输出端输出所述本级的扫描驱动信号；所述第二反相放大器的输出端输出所述本级的级联信号。
3.根据权利要求2所述的GOA电路，其特征在于，所述第一复位单元包括第二PMOS晶体管、第三PMOS晶体管以及第四PMOS晶体管；
所述第二PMOS晶体管的输出端与所述第一PMOS晶体管的输出端连接，所述第二PMOS晶体管的控制端输入所述上一级的级联信号，所述第二PMOS晶体管的输入端与所述第三PMOS晶体管的输出端连接；
所述第三PMOS晶体管的控制端输入所述本级的级联信号；所述第三PMOS晶体管的输入端连接所述高电平信号源；
所述第四PMOS晶体管的输入端连接所述高电平信号源，所述第四PMOS晶体管的输出端与所述时钟反相器的输出端连接，所述第四PMOS晶体管的控制端与所述第一反相放大器的输出端连接。
4.根据权利要求1所述的GOA电路，其特征在于，所述第二驱动单元包括第五PMOS晶体管、第二NMOS晶体管以及第五反相放大器；
所述第五PMOS晶体管的控制端连接复位信号源，所述第五PMOS晶体管的输入端连接高电平信号源，所述第五PMOS晶体管的输出端分别与所述第五反相放大器的输入端以及所述第二NMOS晶体管的输出端连接；
所述第二NMOS晶体管的控制端输入所述上一级的级联信号，所述第二NMOS晶体管的输入端连接低电平信号源。
5.根据权利要求4所述的GOA电路，其特征在于，所述第二输出单元包括传输门、第六反相放大器、第七反相放大器以及第八反相放大器；
所述传输门的控制端与所述第二驱动单元的输出连接，所述传输门的输入端输入所述第一状态的时钟信号，所述传输门的输出端与所述第六反相放大器的输入端连接；
所述第六反相放大器的输出端与所述第七反相放大器的输入端连接，所述第七反相放大器的输出端与所述第八反相放大器的输入端连接，所述第八反相放大器的输出端输出所述本级的扫描驱动信号；所述第六反相放大器的输出端输出所述本级的级联信号。
6.根据权利要求5所述的GOA电路，其特征在于，所述第二复位单元包括第六PMOS晶体管、第七PMOS晶体管以及第八PMOS晶体管；
所述第六PMOS晶体管的输出端与所述第五PMOS晶体管的输出端连接，所述第六PMOS晶体管的控制端输入所述上一级的级联信号，所述第六PMOS晶体管的输入端与所述第七PMOS晶体管的输出端连接；
所述第七PMOS晶体管的控制端输入所述本级的级联信号；所述第七PMOS晶体管的输入端连接所述高电平信号源；
所述第八PMOS晶体管的输入端连接所述高电平信号源，所述第八PMOS晶体管的输出端与所述传输门的输出端连接，所述第八PMOS晶体管的控制端与所述第五反相放大器的输出端连接。
7.根据权利要求1所述的GOA电路，其特征在于，所述时钟信号以所述上一级的级联信号的传输周期进行状态变化。
8.根据权利要求1所述的GOA电路，其特征在于，当所述复位信号为低电平时，对相应的所述第一驱动模块或相应的所述第二驱动模块进行复位操作。
9.一种使用权利要求1-8中任一的GOA电路的液晶显示面板。
CN201610679337.9A 2016-08-17 2016-08-17 Goa电路及液晶显示面板 Active CN106098008B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610679337.9A CN106098008B (zh) 2016-08-17 2016-08-17 Goa电路及液晶显示面板
US15/321,389 US10235957B2 (en) 2016-08-17 2016-10-12 Gate driver on array circuit and liquid crystal display panel
PCT/CN2016/101913 WO2018032594A1 (zh) 2016-08-17 2016-10-12 Goa电路及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610679337.9A CN106098008B (zh) 2016-08-17 2016-08-17 Goa电路及液晶显示面板

Publications (2)

Publication Number Publication Date
CN106098008A CN106098008A (zh) 2016-11-09
CN106098008B true CN106098008B (zh) 2019-06-14

Family

ID=58070020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610679337.9A Active CN106098008B (zh) 2016-08-17 2016-08-17 Goa电路及液晶显示面板

Country Status (3)

Country Link
US (1) US10235957B2 (zh)
CN (1) CN106098008B (zh)
WO (1) WO2018032594A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986609B (zh) * 2020-08-31 2021-11-23 武汉华星光电技术有限公司 栅极驱动电路及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708796B (zh) * 2012-02-29 2014-08-06 京东方科技集团股份有限公司 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
CN102903322B (zh) * 2012-09-28 2015-11-11 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置
CN102881248B (zh) * 2012-09-29 2015-12-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
KR102029395B1 (ko) * 2013-05-31 2019-11-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
CN103390392B (zh) * 2013-07-18 2016-02-24 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
CN104425035B (zh) * 2013-08-29 2017-07-28 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
KR102122532B1 (ko) * 2013-12-23 2020-06-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 그의 구동 방법
JP2017026936A (ja) * 2015-07-27 2017-02-02 シナプティクス・ジャパン合同会社 半導体装置、半導体デバイスモジュール、表示パネルドライバ及び表示モジュール
CN104992660B (zh) * 2015-07-29 2017-08-18 武汉华星光电技术有限公司 驱动电路
CN105448267B (zh) * 2016-01-07 2018-03-13 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器

Also Published As

Publication number Publication date
CN106098008A (zh) 2016-11-09
WO2018032594A1 (zh) 2018-02-22
US10235957B2 (en) 2019-03-19
US20180211621A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
US10127875B2 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
US10515602B1 (en) GOA circuit
WO2019134221A1 (zh) Goa电路
CN102270509B (zh) 移位寄存器电路
US20170039968A1 (en) Shift register, gate driving circuit, display apparatus and gate driving method
US20160372078A1 (en) Goa circuit and a driving method thereof, a display panel and a display apparatus
US10490151B2 (en) Gate driving circuit
WO2018120380A1 (zh) Cmos goa电路
US10013942B2 (en) GOA circuit, driving method thereof and liduid crystal display device
KR101799981B1 (ko) 표시 장치 및 그것의 구동 방법
US9786240B2 (en) Scan driving circuit
CN104200786A (zh) 一种阵列基板及其驱动方法、显示面板、显示装置
CN101976581B (zh) 移位寄存器电路
CN104091574A (zh) 移位寄存器、阵列基板、显示装置及其驱动方法
WO2019024324A1 (zh) Goa驱动电路及液晶面板
WO2018129786A1 (zh) Cmos goa电路
JP6555842B2 (ja) Ｇｏａ回路及びその駆動方法、液晶ディスプレイ
CN102237058B (zh) 显示控制器及液晶显示面板的驱动方法
CN103456277A (zh) 极性反转驱动方法和极性反转驱动电路
US8373811B2 (en) Liquid crystal display device with each pixel having plural capacitors coupling to switches and related driving method
CN105788557A (zh) Goa 驱动电路
US20170262115A1 (en) Gate drivers and the touch panels having the gate drivers
WO2019075792A1 (zh) 一种goa电路及液晶面板、显示装置
US20160178973A1 (en) Liquid Crystal Display Panel and Liquid Crystal Display Device
CN106098008B (zh) Goa电路及液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant