CN102270509B - 移位寄存器电路 - Google Patents

移位寄存器电路 Download PDF

Info

Publication number
CN102270509B
CN102270509B CN201110052352.8A CN201110052352A CN102270509B CN 102270509 B CN102270509 B CN 102270509B CN 201110052352 A CN201110052352 A CN 201110052352A CN 102270509 B CN102270509 B CN 102270509B
Authority
CN
China
Prior art keywords
transistor
electrically connected
signal
receiving
drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110052352.8A
Other languages
English (en)
Other versions
CN102270509A (zh
Inventor
杨欲忠
陈勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102270509A publication Critical patent/CN102270509A/zh
Application granted granted Critical
Publication of CN102270509B publication Critical patent/CN102270509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位寄存器电路，包含多级移位寄存器以提供多栅极信号，每一级移位寄存器包含驱动单元、输入单元、驱动调整单元及下拉单元。驱动单元用来根据系统时钟脉冲与驱动控制电压以输出栅极信号。输入单元用来根据输入控制信号与第一输入信号以输出驱动控制电压。驱动调整单元用来根据第二输入信号与第三输入信号以调整驱动控制电压。下拉单元用来根据第四输入信号以下拉栅极信号与驱动控制电压。

Description

移位寄存器电路
技术领域
本发明涉及一种移位寄存器电路，尤指一种可缩短栅极信号下拉时间的移位寄存器电路。
背景技术
液晶显示装置(Liquid Crystal Display；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及低辐射等优点。液晶显示装置的工作原理利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包含多像素单元、源极驱动器以及移位寄存器电路。源极驱动器用来提供多数据信号至多像素单元。移位寄存器电路包含多级移位寄存器以产生多栅极信号馈入多像素单元，据以控制多数据信号的写入运作。因此，移位寄存器电路即为控制数据信号写入操作的关键性元件。
然而，在公知移位寄存器电路的运作中，每一级移位寄存器所提供的栅极信号并无法随着系统时钟脉冲的电位切换而由高电位电压快速下降至低电位电压，如此会缩短像素单元的有效充电时间，故像素单元的充电率就难以提升。若为提升像素单元的充电率而将每一级移位寄存器的驱动晶体管尺寸加大，则整体功率消耗会随之大幅增加。尤其若为降低液晶显示装置的制造成本而将移位寄存器电路整合于包含像素阵列的显示面板上，亦即基于GOA(Gate-driver On Array)架构将移位寄存器电路的多级移位寄存器配合多栅极线而依序设置于显示面板的相当狭长的边框区域，则需提供较大面积的边框区域以设置具大尺寸驱动晶体管的多级移位寄存器。
发明内容
依据本发明的实施例，本发明公开一种移位寄存器电路，用以提供多栅极信号至多栅极线。此种移位寄存器电路包含多级移位寄存器，这些级移位寄存器的第N级移位寄存器包含驱动单元、输入单元、驱动调整单元、以及下拉单元。
电连接于第N栅极线的驱动单元用来根据系统时钟脉冲与第N驱动控制电压以输出第N栅极信号，其中第N栅极线用以传输第N栅极信号。电连接于驱动单元的输入单元用来根据输入控制信号与第一输入信号以输出第N驱动控制电压。电连接于驱动单元与输入单元的驱动调整单元用来根据第二输入信号与第三输入信号以调整第N驱动控制电压。电连接于输入单元与第N栅极线的下拉单元用来根据第四输入信号以下拉第N栅极信号与第N驱动控制电压。第一输入信号可为第(N-2)栅极信号，第二输入信号可为系统时钟脉冲或第N栅极信号，第三输入信号可为第(N-1)驱动控制电压，第四输入信号可为第(N+2)栅极信号。
附图说明
图1为本发明第一实施例的移位寄存器电路的示意图；
图2为图1所示的移位寄存器电路的工作相关信号波形示意图，其中横轴为时间轴；
图3为本发明第二实施例的移位寄存器电路的示意图；
图4为本发明第三实施例的移位寄存器电路的示意图；
图5为本发明第四实施例的移位寄存器电路的示意图；
图6为本发明第五实施例的移位寄存器电路的示意图；
图7为本发明第六实施例的移位寄存器电路的示意图。
其中，附图标记
100、200、300、400、500、600    移位寄存器电路
111、211、311、411、511、611    第(N-2)级移位寄存器
112、212、312、412、512、612    第(N-1)级移位寄存器
113、213、313、413、513、613    第N级移位寄存器
114、214、314、414、514、614    第(N+1)级移位寄存器
115、215、315、415、515、615    第(N+2)级移位寄存器
120                             输入单元
121                             第十七晶体管
125                             输入控制单元
126                             第十八晶体管
130                             驱动单元
131                             第十六晶体管
135、235、335、435、535、635    驱动调整单元
136、236、336、436、536、636    第一晶体管
137、237、337、437、537、637    第一电容
138、238                        第二电容
140                             第一下拉单元
141                             第十九晶体管
142                             第二十晶体管
150、550、650                   第二下拉单元
151                             第二晶体管
152                             第三晶体管
160                             第一控制单元
161                             第三晶体管
162                             第四晶体管
163                             第五晶体管
164                             第六晶体管
170、570、670                   第三下拉单元
171                             第九晶体管
172                             第十晶体管
180                             第二控制单元
181                             第十一晶体管
182                             第十二晶体管
183                             第十三晶体管
184                             第十四晶体管
553、653                        第八晶体管
573、673                        第十五晶体管
CPn                                            调整控制电压
GLn-2、GLn-1、GLn、GLn+1、GLn+2                栅极线
HC1、HC2、HC3、HC4                             系统时钟脉冲
LC1、LC2                                       下拉时钟脉冲
Sc1                                            第一控制信号
Sc2                                            第二控制信号
SGn-4、SGn-3、SGn-2、SGn-1、SGn、SGn+1、SGn+2、SGn+3、SGn+4
                                               栅极信号
Sic                                            输入控制信号
T1、T2、T3、T4、T5、T6、T7                     时段
Va1、Va2、Vh1、Vh2、Vh3                        电压
VQn-4、VQn-3、VQn-2、VQn-1、VQn、VQn+1、VQn+2  驱动控制电压
Vss                                            电源电压
具体实施方式
下文依本发明移位寄存器电路，特举实施例配合所附附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。
图1为本发明第一实施例的移位寄存器电路的示意图。如图1所示，移位寄存器电路100包含多级移位寄存器，为方便说明，移位寄存器电路100只显示第(N-2)级移位寄存器111、第(N-1)级移位寄存器112、第N级移位寄存器113、第(N+1)级移位寄存器114以及第(N+2)级移位寄存器115，其中只有第N级移位寄存器113显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器113，不另赘述。在移位寄存器电路100的运作中，第N级移位寄存器113用来根据第(N-2)级移位寄存器111产生的驱动控制电压VQn-2与栅极信号SGn-2、第(N-1)级移位寄存器112产生的驱动控制电压VQn-1、第(N+1)级移位寄存器114产生的栅极信号SGn+1、第(N+2)级移位寄存器115产生的栅极信号SGn+2、第一系统时钟脉冲HC1、第三系统时钟脉冲HC3、第一下拉时钟脉冲LC1、及反相于第一下拉时钟脉冲LC 1的第二下拉时钟脉冲LC2以产生栅极信号SGn与驱动控制电压VQn，其余级移位寄存器可同理类推。请注意，图1所示的第三系统时钟脉冲HC3与第一系统时钟脉冲HC1具有180度的相位差，第二系统时钟脉冲HC2与第一系统时钟脉冲HC1具有90度的相位差，第四系统时钟脉冲HC4与第二系统时钟脉冲HC2具有180度的相位差。
第N级移位寄存器113包含输入单元120、输入控制单元125、驱动单元130、驱动调整单元135、第一下拉单元140、第二下拉单元150、第一控制单元160、第三下拉单元170、及第二控制单元180。电连接于第(N-2)级移位寄存器111的输入控制单元125用来根据驱动控制电压VQn-2与第三系统时钟脉冲HC3以提供输入控制信号Sic。电连接于第(N-2)级移位寄存器111与输入控制单元125的输入单元120用来根据栅极信号SGn-2与输入控制信号Sic以输出驱动控制电压VQn。
电连接于输入单元120与栅极线GLn的驱动单元130用来根据驱动控制电压VQn与第一系统时钟脉冲HC1以输出栅极信号SGn，其中栅极线GLn用以传输栅极信号SGn。电连接于驱动单元130、输入单元120、第(N-1)级移位寄存器112与第(N+1)级移位寄存器114的驱动调整单元135用来根据驱动控制电压VQn-1、栅极信号SGn+1与第一系统时钟脉冲HC1以调整驱动控制电压VQn。电连接于输入单元120、第(N+2)级移位寄存器115与栅极线GLn的第一下拉单元140用来根据栅极信号SGn+2以下拉驱动控制电压VQn与栅极信号SGn。
电连接于输入单元120的第一控制单元160用来根据驱动控制电压VQn与第一下拉时钟脉冲LC1以产生第一控制信号Sc1。电连接于第一控制单元160、输入单元120与栅极线GLn的第二下拉单元150用来根据第一控制信号Sc1以下拉栅极信号SGn与驱动控制电压VQn。电连接于输入单元120的第二控制单元180用来根据驱动控制电压VQn与第二下拉时钟脉冲LC2以产生第二控制信号Sc2。电连接于第二控制单元180、输入单元120与栅极线GLn的第三下拉单元170用来根据第二控制信号Sc2以下拉栅极信号SGn与驱动控制电压VQn。
在图1的实施例中，驱动调整单元135包含第一晶体管136、第一电容137与第二电容138，第二下拉单元150包含第二晶体管151与第三晶体管152，第一控制单元160包含第四晶体管161、第五晶体管162、第六晶体管163与第七晶体管164，第三下拉单元170包含第九晶体管171与第十晶体管172，第二控制单元180包含第十一晶体管181、第十二晶体管182、第十三晶体管183与第十四晶体管184，驱动单元130包含第十六晶体管131，输入单元120包含第十七晶体管121，输入控制单元125包含第十八晶体管126，第一下拉单元140包含第十九晶体管141与第二十晶体管142。请注意，上述或以下所述的每一晶体管可为薄膜晶体管(Thin Film Transistor)、场效晶体管(Field EffectTransistor)或其他具开关切换功能的元件。
第一晶体管136包含第一端、第二端与栅极端，其中第一端用来接收第一系统时钟脉冲HC1，栅极端电连接于第(N-1)级移位寄存器112以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容137具有一电连接于第一晶体管136的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。第二电容138具有一电连接于第一晶体管136的第二端的第一端，及一电连接于第(N+1)级移位寄存器114以接收栅极信号SGn+1的第二端。请注意，在具有驱动调整单元135的移位寄存器电路100中，第一晶体管136的栅极端并不限以接收驱动控制电压VQn-1，而第二电容138的第二端并不限以接收栅极信号SGn+1，只要第一晶体管136的栅极端及第二电容138的第二端所接收的信号能使驱动调整单元135将驱动控制电压VQn从高电位电压调整至更高电压即可，譬如在另一实施例中，第二电容138的第二端可电连接于栅极线GLn以接收栅极信号SGn。
第十七晶体管121包含第一端、第二端与栅极端，其中第一端电连接于第(N-2)级移位寄存器111以接收栅极信号SGn-2，栅极端用来接收输入控制信号Sic，第二端用来输出驱动控制电压VQn。第十八晶体管126包含第一端、第二端与栅极端，其中第一端用来接收第三系统时钟脉冲HC3，栅极端电连接于第(N-2)级移位寄存器111以接收驱动控制电压VQn-2，第二端电连接于第十七晶体管121的栅极端。第十六晶体管131具有一用来接收第一系统时钟脉冲HC1的第一端、一电连接于第十七晶体管121的第二端的栅极端、及一电连接于栅极线GLn的第一端。第十九晶体管141包含第一端、第二端与栅极端，其中第一端电连接于栅极线GLn，栅极端电连接于第(N+2)级移位寄存器115以接收栅极信号SGn+2，第二端用来接收电源电压Vss。第二十晶体管142包含第一端、第二端与栅极端，其中第一端电连接于第十七晶体管121的第二端，栅极端电连接于第(N+2)级移位寄存器115以接收栅极信号SGn+2，第二端用来接收电源电压Vss。
第二晶体管151具有一电连接于栅极线GLn的第一端、一用来接收第一控制信号Sc1的栅极端、及一用来接收电源电压Vss的第二端。第三晶体管152具有一电连接于第十七晶体管121的第二端的第一端、一用来接收第一控制信号Sc1的栅极端、及一电连接于栅极线GLn的第二端。第四晶体管161包含第一端、第二端与栅极端，其中第一端用来接收第一下拉时钟脉冲LC1，第二端用来输出第一控制信号Sc1。第五晶体管162具有一电连接于第四晶体管161的第二端的第一端、一电连接于第十七晶体管121的第二端的栅极端、及一用来接收电源电压Vss的第二端。第六晶体管163具有一用来接收第一下拉时钟脉冲LC1的第一端、一用来接收第一下拉时钟脉冲LC1的栅极端、及一电连接于第四晶体管161的栅极端的第二端。第七晶体管164具有一电连接于第四晶体管161的栅极端的第一端、一电连接于第十七晶体管121的第二端的栅极端、及一用来接收电源电压Vss的第二端。
第九晶体管171具有一电连接于栅极线GLn的第一端、一用来接收第二控制信号Sc2的栅极端、及一用来接收电源电压Vss的第二端。第十晶体管172具有一电连接于第十七晶体管121的第二端的第一端、一用来接收第二控制信号Sc2的栅极端、及一电连接于栅极线GLn的第二端。第十一晶体管181包含第一端、第二端与栅极端，其中第一端用来接收第二下拉时钟脉冲LC2，第二端用来输出第二控制信号Sc2。第十二晶体管182具有一电连接于第十一晶体管181的第二端的第一端、一电连接于第十七晶体管121的第二端的栅极端、及一用来接收电源电压Vss的第二端。第十三晶体管183具有一用来接收第二下拉时钟脉冲LC2的第一端、一用来接收第二下拉时钟脉冲LC2的栅极端、及一电连接于第十一晶体管181的栅极端的第二端。第十四晶体管184具有一电连接于第十一晶体管181的栅极端的第一端、一电连接于第十七晶体管121的第二端的栅极端、及一用来接收电源电压Vss的第二端。
图2为图1所示的移位寄存器电路的工作相关信号波形示意图，其中横轴为时间轴。在图2中，由上往下的信号分别为第二系统时钟脉冲HC2、第三系统时钟脉冲HC3、第四系统时钟脉冲HC4、第一系统时钟脉冲HC1、驱动控制电压VQn-2、驱动控制电压VQn-1、驱动控制电压VQn、调整控制电压CPn、栅极信号SGn-2、栅极信号SGn、栅极信号SGn+1、以及栅极信号SGn+2。参阅图2与图1，于时段T1内，输入控制单元125可根据驱动控制电压VQn-2与第三系统时钟脉冲HC3的高电位电压以输出具高电位电压的输入控制信号Sic，而输入单元120就可根据栅极信号SGn-2与输入控制信号Sic的高电位电压将驱动控制电压VQn上拉至第一电压Vh1。于时段T2内，第三系统时钟脉冲HC3降为低电位电压，使输入控制信号Sic随之降为低电位电压以截止第十七晶体管121，据以使驱动控制电压VQn成为浮接电压。
于时段T3内，第一系统时钟脉冲HC1的电压升沿可通过第十六晶体管131的元件电容耦合作用将驱动控制电压VQn上拉至第二电压Vh2，从而导通第十六晶体管131以将栅极信号SGn上拉至高电位电压。此时，第一晶体管136可根据驱动控制电压VQn-1与第一系统时钟脉冲HC1的高电位电压以上拉调整控制电压CPn至电压Va1，而调整控制电压CPn于时段T3内的电压升沿亦可同过第一电容137的耦合作用以上拉驱动控制电压VQn，使其具有较高的第二电压Vh2。于时段T4内，由于驱动控制电压VQn-1降为低电位电压以截止第一晶体管136，故调整控制电压CPn成为浮接电压，此时栅极信号SGn+1的电压升沿可通过第二电容138的耦合作用将调整控制电压CPn从电压Va1上拉至电压Va2，而调整控制电压CPn于时段T4内的电压升沿可通过第一电容137的耦合作用将驱动控制电压VQn从第二电压Vh2调整至更高的第三电压Vh3。
于时段T5内，第一系统时钟脉冲HC1的电压降沿可通过第十六晶体管131的元件电容耦合作用将驱动控制电压VQn从第三电压Vh3下拉至约为第二电压Vh2，此时驱动控制电压VQn仍持续导通第十六晶体管131，故第一系统时钟脉冲HC1于时段T5内的低电位电压可将栅极信号SGn快速下拉至低电位电压。于时段T6内，栅极信号SGn+2的高电位电压可导通第二十晶体管142以下拉驱动控制电压VQn，从而使第十六晶体管131进入截止状态，栅极信号SGn+2的高电位电压另可导通第十九晶体管141以下拉栅极信号SGn。于时段T7内，栅极信号SGn+1的电压降沿可通过第二电容138的耦合作用以下拉调整控制电压CPn。
由上述可知，驱动单元130可在第一系统时钟脉冲HC1切换为低电位电压时，通过仍保持在导通状态的第十六晶体管131将栅极信号SGn快速下拉至低电位电压，亦即可显著缩短栅极信号下拉时间以增加像素单元的充电时间而达到高充电率，或着可缩小第十六晶体管131尺寸以降低移位寄存器电路100的整体功率消耗，并可缩小用来设置移位寄存器电路100的边框区域以降低生产成本。
图3为本发明第二实施例的移位寄存器电路的示意图。如图3所示，移位寄存器电路200包含多级移位寄存器，为方便说明，移位寄存器电路200只显示第(N-2)级移位寄存器211、第(N-1)级移位寄存器212、第N级移位寄存器213、第(N+1)级移位寄存器214以及第(N+2)级移位寄存器215，其中只有第N级移位寄存器213显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器213，不另赘述。第N级移位寄存器213类似于图1所示的第N级移位寄存器113，主要差异在于将驱动调整单元135置换为驱动调整单元235。电连接于驱动单元130、输入单元120、第(N-1)级移位寄存器212、第(N+1)级移位寄存器214与栅极线GLn的驱动调整单元235用来根据驱动控制电压VQn-1、栅极信号SGn+1与栅极信号SGn以调整驱动控制电压VQn。
在图3的实施例中，驱动调整单元235包含第一晶体管236、第一电容237与第二电容238。第一晶体管236包含第一端、第二端与栅极端，其中第一端电连接于栅极线GLn以接收栅极信号SGn，栅极端电连接于第(N-1)级移位寄存器212以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容237具有一电连接于第一晶体管236的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。第二电容238具有一电连接于第一晶体管236的第二端的第一端，及一电连接于第(N+1)级移位寄存器214以接收栅极信号SGn+1的第二端。同理，在具有驱动调整单元235的移位寄存器电路200中，第一晶体管236的栅极端并不限以接收驱动控制电压VQn-1，而第二电容238的第二端并不限以接收栅极信号SGn+1，只要第一晶体管236的栅极端及第二电容238的第二端所接收的信号能使驱动调整单元235将驱动控制电压VQn从高电位电压调整至更高电压即可。移位寄存器电路200执行栅极信号扫描运作的工作原理，可根据上述移位寄存器电路100的工作原理而同理类推，不再赘述。
图4为本发明第三实施例的移位寄存器电路的示意图。如图4所示，移位寄存器电路300包含多级移位寄存器，为方便说明，移位寄存器电路300只显示第(N-2)级移位寄存器311、第(N-1)级移位寄存器312、第N级移位寄存器313、第(N+1)级移位寄存器314以及第(N+2)级移位寄存器315，其中只有第N级移位寄存器313显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器313，不另赘述。在移位寄存器电路300的运作中，第N级移位寄存器313用来根据第(N-2)级移位寄存器311产生的驱动控制电压VQn-2与栅极信号SGn-2、第(N-1)级移位寄存器312产生的驱动控制电压VQn-1、第(N+2)级移位寄存器315产生的栅极信号SGn+2、第一系统时钟脉冲HC1、第三系统时钟脉冲HC3、第一下拉时钟脉冲LC1、及第二下拉时钟脉冲LC2以产生栅极信号SGn与驱动控制电压VQn，其余级移位寄存器可同理类推。
第N级移位寄存器313类似于图1所示的第N级移位寄存器113，主要差异在于将驱动调整单元135置换为驱动调整单元335。电连接于驱动单元130、输入单元120与第(N-1)级移位寄存器312的驱动调整单元335用来根据驱动控制电压VQn-1与第一系统时钟脉冲HC1以调整驱动控制电压VQn。在图4的实施例中，驱动调整单元335包含第一晶体管336与第一电容337。第一晶体管336包含第一端、第二端与栅极端，其中第一端用来接收第一系统时钟脉冲HC1，栅极端电连接于第(N-1)级移位寄存器312以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容337具有一电连接于第一晶体管336的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。同理，在具有驱动调整单元335的移位寄存器电路300中，第一晶体管336的栅极端并不限以接收驱动控制电压VQn-1，只要第一晶体管336的栅极端所接收的信号能使驱动调整单元335将驱动控制电压VQn从高电位电压调整至更高电压即可。移位寄存器电路300执行栅极信号扫描运作的工作原理，可根据上述移位寄存器电路100的工作原理而同理类推，不再赘述。
图5为本发明第四实施例的移位寄存器电路的示意图。如图5所示，移位寄存器电路400包含多级移位寄存器，为方便说明，移位寄存器电路400只显示第(N-2)级移位寄存器411、第(N-1)级移位寄存器412、第N级移位寄存器413、第(N+1)级移位寄存器414以及第(N+2)级移位寄存器415，其中只有第N级移位寄存器413显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器413，不另赘述。第N级移位寄存器413类似于图4所示的第N级移位寄存器313，主要差异在于将驱动调整单元335置换为驱动调整单元435。电连接于驱动单元130、输入单元120、第(N-1)级移位寄存器412与栅极线GLn的驱动调整单元435用来根据驱动控制电压VQn-1与栅极信号SGn以调整驱动控制电压VQn。
在图5的实施例中，驱动调整单元435包含第一晶体管436与第一电容437。第一晶体管436包含第一端、第二端与栅极端，其中第一端电连接于栅极线GLn以接收栅极信号SGn，栅极端电连接于第(N-1)级移位寄存器412以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容437具有一电连接于第一晶体管436的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。同理，在具有驱动调整单元435的移位寄存器电路400中，第一晶体管436的栅极端并不限以接收驱动控制电压VQn-1，只要第一晶体管436的栅极端所接收的信号能使驱动调整单元435将驱动控制电压VQn从高电位电压调整至更高电压即可。移位寄存器电路400执行栅极信号扫描运作的工作原理，可根据上述移位寄存器电路100的工作原理而同理类推，不再赘述。
图6为本发明第五实施例的移位寄存器电路的示意图。如图6所示，移位寄存器电路500包含多级移位寄存器，为方便说明，移位寄存器电路500只显示第(N-2)级移位寄存器511、第(N-1)级移位寄存器512、第N级移位寄存器513、第(N+1)级移位寄存器514以及第(N+2)级移位寄存器515，其中只有第N级移位寄存器513显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器513，不另赘述。第N级移位寄存器513类似于图4所示的第N级移位寄存器313，主要差异在于将驱动调整单元335置换为驱动调整单元535，并将第二下拉单元150及第三下拉单元170分别置换为第二下拉单元550及第三下拉单元570。
电连接于驱动单元130、输入单元120与第(N-1)级移位寄存器512的驱动调整单元535用来根据驱动控制电压VQn-1与第一系统时钟脉冲HC1以调整驱动控制电压VQn。在图6的实施例中，驱动调整单元535包含第一晶体管536与第一电容537。第一晶体管536包含第一端、第二端与栅极端，其中第一端用来接收第一系统时钟脉冲HC1，栅极端电连接于第(N-1)级移位寄存器512以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容537具有一电连接于第一晶体管536的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。同理，在具有驱动调整单元535的移位寄存器电路500中，第一晶体管536的栅极端并不限以接收驱动控制电压VQn-1，只要第一晶体管536的栅极端所接收的信号能使驱动调整单元535将驱动控制电压VQn从高电位电压调整至更高电压即可。
相较于图4所示的第二下拉单元150，第二下拉单元550另包含第八晶体管553，用来根据第一控制信号Sc1将调整控制电压CPn下拉至电源电压Vss。第八晶体管553具有一电连接于第一晶体管536的第二端的第一端、一用来接收第一控制信号Sc1的栅极端、及一用来接收电源电压Vss的第二端。相较于图4所示的第三下拉单元170，第三下拉单元570另包含第十五晶体管573，用来根据第二控制信号Sc2将调整控制电压CPn下拉至电源电压Vss。第十五晶体管573具有一电连接于第一晶体管536的第二端的第一端、一用来接收第二控制信号Sc2的栅极端、及一用来接收电源电压Vss的第二端。移位寄存器电路500执行栅极信号扫描运作的工作原理，可根据上述移位寄存器电路100的工作原理而同理类推，不再赘述。
图7为本发明第六实施例的移位寄存器电路的示意图。如图7所示，移位寄存器电路600包含多级移位寄存器，为方便说明，移位寄存器电路600只显示第(N-2)级移位寄存器611、第(N-1)级移位寄存器612、第N级移位寄存器613、第(N+1)级移位寄存器614以及第(N+2)级移位寄存器615，其中只有第N级移位寄存器613显示内部功能单元架构，其余级移位寄存器类同于第N级移位寄存器613，不另赘述。第N级移位寄存器613类似于图5所示的第N级移位寄存器413，主要差异在于将驱动调整单元435置换为驱动调整单元635，并将第二下拉单元150及第三下拉单元170分别置换为第二下拉单元650及第三下拉单元670。
电连接于驱动单元130、输入单元120、第(N-1)级移位寄存器612与栅极线GLn的驱动调整单元635用来根据驱动控制电压VQn-1与栅极信号SGn以调整驱动控制电压VQn。在图7的实施例中，驱动调整单元635包含第一晶体管636与第一电容637。第一晶体管636包含第一端、第二端与栅极端，其中第一端电连接于栅极线GLn以接收栅极信号SGn，栅极端电连接于第(N-1)级移位寄存器612以接收驱动控制电压VQn-1，第二端用来输出调整控制电压CPn。第一电容637具有一电连接于第一晶体管636的第二端的第一端，及一电连接于输入单元120与驱动单元130的第二端。同理，在具有驱动调整单元635的移位寄存器电路600中，第一晶体管636的栅极端并不限以接收驱动控制电压VQn-1，只要第一晶体管636的栅极端所接收的信号能使驱动调整单元635将驱动控制电压VQn从高电位电压调整至更高电压即可。
相较于图5所示的第二下拉单元150，第二下拉单元650另包含第八晶体管653，用来根据第一控制信号Sc1将调整控制电压CPn下拉至电源电压Vss。第八晶体管653具有一电连接于第一晶体管636的第二端的第一端、一用来接收第一控制信号Sc1的栅极端、及一用来接收电源电压Vss的第二端。相较于图5所示的第三下拉单元170，第三下拉单元670另包含第十五晶体管673，用来根据第二控制信号Sc2将调整控制电压CPn下拉至电源电压Vss。第十五晶体管673具有一电连接于第一晶体管636的第二端的第一端、一用来接收第二控制信号Sc2的栅极端、及一用来接收电源电压Vss的第二端。移位寄存器电路600执行栅极信号扫描运作的工作原理，可根据上述移位寄存器电路100的工作原理而同理类推，不再赘述。
综上所述，本发明移位寄存器电路的运作可显著缩短栅极信号下拉时间，所以可增加像素单元的充电时间以达到高充电率，据以提高画面显示品质，或着可缩小驱动晶体管尺寸以降低移位寄存器电路的整体功率消耗，并可缩小用来设置移位寄存器电路的边框区域以降低生产成本。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (17)

1.一种移位寄存器电路，其特征在于，用以提供多栅极信号至多栅极线，该移位寄存器电路包含多级移位寄存器，这些级移位寄存器的一第N级移位寄存器包含：
一驱动单元，电连接于这些栅极线的一第N栅极线，该驱动单元用来根据一第一系统时钟脉冲与一第N驱动控制电压以输出这些栅极信号的一第N栅极信号，其中该第N栅极线用以传输该第N栅极信号；
一输入单元，电连接于该驱动单元，该输入单元用来根据一输入控制信号与一第一输入信号以输出该第N驱动控制电压；
一驱动调整单元，电连接于该驱动单元与该输入单元，该驱动调整单元用来根据一第二输入信号与一第三输入信号以调整该第N驱动控制电压；以及
一第一下拉单元，电连接于该输入单元与该第N栅极线，该第一下拉单元用来根据一第四输入信号以下拉该第N栅极信号与该第N驱动控制电压；
其中该驱动调整单元包含：
一第一晶体管，包含一用来接收该第二输入信号的第一端、一用来输出一调整控制电压的第二端、及一用来接收该第三输入信号的栅极端；以及
一第一电容，具有一电连接于该第一晶体管的第二端的第一端，及一电连接于该输入单元与该驱动单元的第二端；以及
该第二输入信号为该第一系统时钟脉冲或该第N栅极信号，该第三输入信号为这些级移位寄存器的一第(N-1)级移位寄存器所输出的一第(N-1)驱动控制电压。
2.根据权利要求1所述的移位寄存器电路，其特征在于，该驱动调整单元还包含：
一第二电容，具有一电连接于该第一晶体管的第二端的第一端，及一用来接收一第五输入信号的第二端。
3.根据权利要求2所述的移位寄存器电路，其特征在于，该第五输入信号为该第N栅极信号或这些级移位寄存器的一第(N+1)级移位寄存器所输出的一第(N+1)栅极信号。
4.根据权利要求1所述的移位寄存器电路，其特征在于，还包含：
一第二下拉单元，电连接于该输入单元与该第N栅极线，该第二下拉单元用来根据一第一控制信号以下拉该第N栅极信号与该第N驱动控制电压；以及
一第一控制单元，电连接于该输入单元与该第二下拉单元，该第一控制单元用来根据该第N驱动控制电压与一第一下拉时钟脉冲以提供该第一控制信号。
5.根据权利要求4所述的移位寄存器电路，其特征在于：
该第二下拉单元包含：一第二晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第一控制信号的栅极端、及一用来接收一电源电压的第二端；以及一第三晶体管，具有一电连接于该输入单元与该驱动单元的第一端、一用来接收该第一控制信号的栅极端、及一电连接于该第N栅极线的第二端；以及
该第一控制单元包含：一第四晶体管，具有一用来接收该第一下拉时钟脉冲的第一端、一用来输出该第一控制信号的第二端、及一栅极端；一第五晶体管，具有一电连接于该第四晶体管的第二端的第一端、一电连接于该输入单元与该驱动单元的栅极端、及一用来接收该电源电压的第二端；一第六晶体管，具有一用来接收该第一下拉时钟脉冲的第一端、一用来接收该第一下拉时钟脉冲的栅极端、及一电连接于该第四晶体管的栅极端的第二端；以及一第七晶体管，具有电连接于该第六晶体管的第二端的第一端、一电连接于该第五晶体管的栅极端的栅极端、及一用来接收该电源电压的第二端。
6.根据权利要求5所述的移位寄存器电路，其特征在于，该第二下拉单元还包含：
一第八晶体管，具有一电连接于该第一晶体管的第二端的第一端、一用来接收该第一控制信号的栅极端、及一用来接收该电源电压的第二端；
其中该第八晶体管用来根据该第一控制信号以下拉该调整控制电压。
7.根据权利要求4所述的移位寄存器电路，其特征在于，还包含：
一第三下拉单元，电连接于该输入单元与该第N栅极线，该第三下拉单元用来根据一第二控制信号以下拉该第N栅极信号与该第N驱动控制电压；以及
一第二控制单元，电连接于该输入单元与该第三下拉单元，该第二控制单元用来根据该第N驱动控制电压与一反相于该第一下拉时钟脉冲的第二下拉时钟脉冲以提供该第二控制信号。
8.根据权利要求7所述的移位寄存器电路，其特征在于：
该第三下拉单元包含：一第九晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二控制信号的栅极端、及一用来接收一电源电压的第二端；以及一第十晶体管，具有一电连接于该输入单元与该驱动单元的第一端、一用来接收该第二控制信号的栅极端、及一电连接于该第N栅极线的第二端；以及
该第二控制单元包含：一第十一晶体管，具有一用来接收该第二下拉时钟脉冲的第一端、一用来输出该第二控制信号的第二端、及一栅极端；一第十二晶体管，具有一电连接于该第十一晶体管的第二端的第一端、一电连接于该输入单元与该驱动单元的栅极端、及一用来接收该电源电压的第二端；一第十三晶体管，具有一用来接收该第二下拉时钟脉冲的第一端、一用来接收该第二下拉时钟脉冲的栅极端、及一电连接于该第十一晶体管的栅极端的第二端；以及一第十四晶体管，具有电连接于该第十三晶体管的第二端的第一端、一电连接于该第十二晶体管的栅极端的栅极端、及一用来接收该电源电压的第二端。
9.根据权利要求8所述的移位寄存器电路，其特征在于，该第三下拉单元还包含：
一第十五晶体管，具有一电连接于该第一晶体管的第二端的第一端、一用来接收该第二控制信号的栅极端、及一用来接收该电源电压的第二端；
其中该第十五晶体管用来根据该第二控制信号以下拉该调整控制电压。
10.根据权利要求1所述的移位寄存器电路，其特征在于，还包含：
一输入控制单元，电连接于该输入单元，该输入控制单元用来根据一反相于该第一系统时钟脉冲的第三系统时钟脉冲与一第六输入信号以提供该输入控制信号。
11.根据权利要求10所述的移位寄存器电路，其特征在于，该输入控制单元包含一第十八晶体管，该第十八晶体管具有一用来接收该第三系统时钟脉冲的第一端、一用来接收该第六输入信号的栅极端、及一用来输出该输入控制信号的第二端。
12.根据权利要求11所述的移位寄存器电路，其特征在于，该第六输入信号为这些级移位寄存器的一第(N-2)级移位寄存器所输出的一第(N-2)驱动控制电压。
13.根据权利要求1所述的移位寄存器电路，其特征在于，该驱动单元包含一第十六晶体管，该第十六晶体管具有一用来接收该第一系统时钟脉冲的第一端、一用来接收该第N驱动控制电压的栅极端、及一电连接于该第N栅极线的第二端。
14.根据权利要求1所述的移位寄存器电路，其特征在于，该输入单元包含一第十七晶体管，该第十七晶体管具有一用来接收该第一输入信号的第一端、一用来接收该输入控制信号的栅极端、及一用来输出该第N驱动控制电压的第二端。
15.根据权利要求14所述的移位寄存器电路，其特征在于，该第一输入信号为这些级移位寄存器的一第(N-2)级移位寄存器所输出的一第(N-2)栅极信号。
16.根据权利要求1所述的移位寄存器电路，其特征在于，该第一下拉单元包含：
一第十九晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第四输入信号的栅极端、及一用来接收一电源电压的第二端；以及
一第二十晶体管，具有一电连接于该输入单元的第一端、一用来接收该第四输入信号的栅极端、及一用来接收该电源电压的第二端。
17.根据权利要求16所述的移位寄存器电路，其特征在于，该第四输入信号为这些级移位寄存器的一第(N+2)级移位寄存器所输出的一第(N+2)栅极信号。
CN201110052352.8A 2010-12-30 2011-03-02 移位寄存器电路 Active CN102270509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099147046 2010-12-30
TW099147046A TWI406503B (zh) 2010-12-30 2010-12-30 移位暫存器電路

Publications (2)

Publication Number Publication Date
CN102270509A CN102270509A (zh) 2011-12-07
CN102270509B true CN102270509B (zh) 2014-07-09

Family

ID=45052764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052352.8A Active CN102270509B (zh) 2010-12-30 2011-03-02 移位寄存器电路

Country Status (3)

Country Link
US (1) US8552961B2 (zh)
CN (1) CN102270509B (zh)
TW (1) TWI406503B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437823B (zh) * 2010-12-16 2014-05-11 Au Optronics Corp 移位暫存器電路
TWI425473B (zh) * 2011-12-29 2014-02-01 Au Optronics Corp 閘極驅動電路
TWI493872B (zh) * 2012-07-05 2015-07-21 Au Optronics Corp 移位暫存器
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
JPWO2014208123A1 (ja) * 2013-06-28 2017-02-23 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
CN103927958B (zh) * 2013-12-26 2017-07-25 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
TWI484495B (zh) 2014-04-07 2015-05-11 Au Optronics Corp 移位暫存器電路
TWI514365B (zh) * 2014-04-10 2015-12-21 Au Optronics Corp 閘極驅動電路及移位暫存器
TWI539435B (zh) * 2014-08-29 2016-06-21 友達光電股份有限公司 驅動電路
CN104332137B (zh) * 2014-11-28 2016-11-16 京东方科技集团股份有限公司 栅极驱动电路及显示装置
TWI563513B (en) * 2015-06-03 2016-12-21 Au Optronics Corp Shift register circuit
TWI556220B (zh) * 2015-06-25 2016-11-01 友達光電股份有限公司 移位暫存器及其輸出訊號下拉方法
CN105161134B (zh) * 2015-10-09 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元及其操作方法、移位寄存器
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
TWI578297B (zh) * 2016-07-06 2017-04-11 友達光電股份有限公司 移位暫存器
TWI602168B (zh) * 2016-11-28 2017-10-11 友達光電股份有限公司 移位暫存器及其時序控制方法
CN106601206B (zh) * 2016-12-30 2019-01-11 深圳市华星光电技术有限公司 Goa栅极驱动电路以及液晶显示装置
TWI631544B (zh) * 2017-03-03 2018-08-01 友達光電股份有限公司 顯示面板及驅動方法
JP2019074560A (ja) * 2017-10-12 2019-05-16 シャープ株式会社 表示装置
TWI625712B (zh) * 2017-10-23 2018-06-01 友達光電股份有限公司 閘極驅動器
CN109859701B (zh) * 2018-12-26 2020-12-22 惠科股份有限公司 移位暂存器和栅极驱动电路
TWI681400B (zh) 2019-03-11 2020-01-01 友達光電股份有限公司 移位暫存電路及閘極驅動器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359607C (zh) * 2003-06-04 2008-01-02 友达光电股份有限公司 移位寄存电路
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
KR20070013013A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 표시 장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR20080006037A (ko) * 2006-07-11 2008-01-16 삼성전자주식회사 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
TWI347611B (en) 2007-11-26 2011-08-21 Au Optronics Corp Shift register and pre-charge circuit
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
TWI394134B (zh) * 2008-12-12 2013-04-21 Au Optronics Corp 預下拉前級突波之移位暫存器
TWI402814B (zh) * 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
TWI421872B (zh) * 2009-03-24 2014-01-01 Au Optronics Corp 能降低耦合效應之移位暫存器
TWI400686B (zh) 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
CN101552040B (zh) * 2009-04-28 2011-04-13 友达光电股份有限公司 液晶显示器的移位寄存器
TWI410944B (zh) 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器

Also Published As

Publication number Publication date
US20120169703A1 (en) 2012-07-05
CN102270509A (zh) 2011-12-07
US8552961B2 (en) 2013-10-08
TW201228236A (en) 2012-07-01
TWI406503B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN102270509B (zh) 移位寄存器电路
CN102063858B (zh) 移位寄存器电路
CN103489425B (zh) 电平转换电路、阵列基板及显示装置
US9558843B2 (en) Shift register unit, gate driving circuit, and display device comprising the same
KR101817027B1 (ko) 액정 디스플레이용 goa회로 및 디스플레이 장치
US9305509B2 (en) Shift register unit, gate driving circuit and display apparatus
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN105957480B (zh) 栅极驱动电路及液晶显示装置
CN102184697B (zh) 移位缓存器电路
CN103680636B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN102201194B (zh) 移位寄存器电路
US20180211627A1 (en) Gate driving circuits and liquid crystal devices
CN101976581B (zh) 移位寄存器电路
CN101777386B (zh) 移位寄存器电路
CN102314828B (zh) 栅极驱动电路
US20150325190A1 (en) Shift register unit, gate driving circuit and display device
CN101388197B (zh) 具低漏电流控制机制的栅极驱动电路
CN107358931B (zh) Goa电路
US20160035304A1 (en) Array substrate, driving method thereof, and display device
WO2018120380A1 (zh) Cmos goa电路
CN102426817B (zh) 移位寄存器电路
JP2019502148A (ja) Ｇｏａ駆動回路、ｔｆｔ表示パネル及び表示装置
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
CN101303896A (zh) 可降低频率偶合效应的移位缓存器及移位缓存器单元
CN107331360B (zh) Goa电路及液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant