CN106409259A - 双向移位寄存器、多级串接移位寄存装置和液晶显示面板 - Google Patents
双向移位寄存器、多级串接移位寄存装置和液晶显示面板 Download PDFInfo
- Publication number
- CN106409259A CN106409259A CN201610997150.3A CN201610997150A CN106409259A CN 106409259 A CN106409259 A CN 106409259A CN 201610997150 A CN201610997150 A CN 201610997150A CN 106409259 A CN106409259 A CN 106409259A
- Authority
- CN
- China
- Prior art keywords
- signal
- transistor
- level
- shift register
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 77
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 11
- 230000008859 change Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 abstract description 2
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 13
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 13
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 13
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 13
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 11
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 8
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 8
- 230000002146 bilateral effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005138 cryopreservation Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种双向移位寄存器，包括：第一输入控制模块，包括第一信号输入端、第二信号输入端、第一电压输入端、第二电压输入端和第一输出控制节点；双向移位寄存器还包括第一输出模块，用于根据第一输出控制节点的电平值和第一时钟信号输入端的电平变化，调整第一扫描信号输出端的电平值；双向移位寄存器还包括第二输入控制模块，第二输出模块，第一放电单元，第二放电单元；本发明还公开了一种多级串接移位寄存装置，包括多个依次串接的双向移位寄存器；此外，本发明还公开了一种液晶显示面板，包括像素显示阵列，驱动电路，多级串接移位寄存装置。实施本发明提供的实施例，可实现双向扫描的驱动机制，提高可靠度，降低生产成本。
Description
技术领域
本发明涉及寄存器技术领域，尤其涉及一种双向移位寄存器、多级串接移位寄存装置和液晶显示面板。
背景技术
随着互联网的蓬勃发展、智能手机的普及与数字电视陆续开播，人类社会即将迈入全方位的数字时代新纪元，而显示器产品定位也将从以往“人机接口”的角色转变为“视讯之窗”，对产品特性的要求也相对提高，必须要能满足彩色化、高分辨率化及高画质化的需求。
液晶显示器(Liquid Crystal Display，LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管显示器(Cathode Ray Tube Display，CRT)，因而被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、平面电视，或移动电话等信息产品上。
驱动IC(Integrated Circuitry，集成电路)为液晶显示面板关键的零组件之一。传统液晶显示器的方式利用外部驱动芯片驱动面板上的芯片以显示图像。在尺寸变大或分辨率增加时，驱动面板上的IC数量也会随之增加，此即意味着其生产成本较高；同时在模块组立时，亦会造成良率随之下降。
发明内容
本发明所要解决的技术问题是，提供一种双向移位寄存器、多级串接移位寄存装置和液晶显示面板，实现双向扫描的驱动机制，提高可靠度和产品良率，减少驱动IC使用数量和引脚(Pin)数量，降低生产成本。
为解决以上技术问题，一方面，本发明提供了一种双向移位寄存器，包括：
第一输入控制模块，包括第一信号输入端、第二信号输入端、第一电压输入端、第二电压输入端和第一输出控制节点，用于根据第一信号输入端和第二信号输入端的信号切换移位寄存器的扫描方向，并根据第一电压输入端和第二电压输入端的信号控制所述第一输出控制节点的电平值；
第一输出模块，包括第一控制信号输入端、第一时钟信号输入端和第一扫描信号输出端；所述第一控制信号输入端与所述第一输出控制节点连接，用于根据所述第一输出控制节点的电平值和所述第一时钟信号输入端的电平变化，调整所述第一扫描信号输出端的电平值；
第二输入控制模块，包括第三信号输入端、第四信号输入端、第三电压输入端、第四电压输入端和第二输出控制节点，用于根据第三信号输入端和第四信号输入端的信号切换移位寄存器的扫描方向，并根据第三电压输入端和第四电压输入端的信号控制所述第二输出控制节点的电平值；
第二输出模块，包括第二控制信号输入端、第二时钟信号输入端和第二扫描信号输出端；所述第二控制信号输入端与所述第二输出控制节点连接，用于根据所述第二输出控制节点的电平值和所述第二时钟信号输入端的电平变化，调整所述第二扫描信号输出端的电平值；
第一放电单元，通过第一放电控制节点与第二放电单元连接，用于决策是否对所述第一输出控制节点的电平值进行上拉；
第二放电单元，通过第二放电控制节点与第一放电单元连接，用于决策是否对所述第二输出控制节点的电平值进行上拉。
另一方面，本发明还提供了一种多级串接移位寄存装置，包括：多个所述的依次串接的双向移位寄存器，其中：
第一级的双向移位寄存器的第一电压输入端和第三电压输入端分别接入外部起始信号，第二电压输入端和第四电压输入端分别与第二级的双向移位寄存器的第二扫描信号输出端连接；
最后一级的双向移位寄存器的第一电压输入端和第三电压输入端分别与前一级的第一扫描信号输出端连接；第二电压输入端和第四电压输入端分别接入外部复位信号；
中间各级的双向移位寄存器的第一电压输入端和第三电压输入端分别与前一级的第一扫描信号输出端连接；第二电压输入端和第四电压输入端分别与下一级的双向移位寄存器的第二扫描信号输出端连接。
再一方面，本发明还提供了一种液晶显示面板，包括：像素显示阵列，驱动电路，以及，M级串接移位寄存装置；M＞1；其中，所述M级串接移位寄存装置配置在所述像素显示阵列的第一侧；所述驱动电路包括数据驱动器和第一侧时序控制器；所述数据驱动器，用于经由数据线向所述像素显示阵列提供数据信号；所述第一侧时序控制器，用于向所述M级串接移位寄存装置提供多种脉冲控制信号。
本发明实施例提供的双向移位寄存器，在扫描的每一帧(frame)图像画面后通过采用两个放电单元进行交互放电，同时搭配多个外部控制信号，可以有效避免开关组件的高频率的开关操作，从而避免移位寄存器的开关组件因高频率的开关操作而产生应力效应(Stress Effect)，防止移位寄存器的误动作，提高移位寄存器的可靠性。本发明提供的双向移位寄存器作为一种高可靠性的移位寄存器的电路实现方式，依次串接为一种多级串接移位寄存装置，用于对液晶显示器的像素阵列进行驱动，具体实施时可以将原先配置于液晶显示器的驱动IC内部的移位寄存器转移内建在液晶显示器的玻璃基板上，不仅可节省驱动IC的使用数量，降低生产成本，同时，也因驱动IC数量的减少，大幅地减少引脚(Pin)数量。当在液晶显示面板两侧分别安装所述多级串接移位寄存装置作为驱动电路时，可以采用多个循环脉冲对不同位置的像素显示进行驱动，有效减小面板的边框宽度，进一步降低液晶显示面板的占用面积。
附图说明
图1是本发明提供的液晶显示面板的一个实施例的结构示意图。
图2是本发明提供的左侧多级串接移位寄存装置的一种电路连接图。
图3是本发明提供的右侧多级串接移位寄存装置的一种电路连接图。
图4是本发明提供的多级串接移位寄存装置中的单一级双向移位寄存器的结构示意图。
图5A是本发明提供的左侧的M级串接移位寄存装置的第一级双向移位寄存器的结构示意图；
图5B是本发明提供的左侧的M级串接移位寄存装置的第M级双向移位寄存器的结构示意图。
图6是本发明提供的双向移位寄存器的一种具体实现方式的电路图。
图7A是左侧M级串接移位寄存装置的正向扫描时序图；
图7B是右侧N级串接移位寄存装置的正向扫描时序图；
图7C是左侧M级串接移位寄存装置的反向扫描时序图；
图7D是右侧N级串接移位寄存装置的反向扫描时序图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
参见图1，是本发明提供的液晶显示面板的一个实施例的结构示意图。
在本实施例中，如图1所示，其应用本发明实施例之移位寄存器之液晶显示器100包括像素显示阵列112，驱动电路(Data Driver)120，以及，多级串接移位寄存装置114。其中，驱动电路120可进一步包括数据驱动器124与时序控制器124；多级串接移位寄存装置114可以根据实际应用场合设置在像素显示阵列112的任意一侧；具体地，所述多级串接移位寄存装置114为M(M＞1)级串接移位寄存装置114_L，所述M级串接移位寄存装置114_L配置在所述像素显示阵列112的一侧；所述驱动电路120包括数据驱动器122和第一侧时序控制器124_L；所述数据驱动器122，用于经由数据线向所述像素显示阵列112提供数据信号；所述第一侧时序控制器124_L，用于向所述M级串接移位寄存装置114_L提供多种脉冲控制信号。
进一步地，所述液晶显示面板100还包括：N(N＞1)级串接移位寄存装置114_R；其中，所述N级串接移位寄存装置114_R配置在所述像素显示阵列112的另一侧；所述驱动电路120还包括第二侧时序控制器124_R，用于向所述N级串接移位寄存装置114_R提供多种脉冲控制信号。
作为一种可实现的方式，所述M级串接移位寄存装置114_L配置在所述像素显示阵列112的左侧，用于对所述像素显示阵列112的偶数行(即“M”)像素进行开关操作；所述N级串接移位寄存装置114_R配置在所述像素显示阵列112的右侧，用于对所述像素显示阵列112的奇数行(即“N”)像素进行开关操作。M级串接移位寄存装置114_L和N级串接移位寄存装置114_R共同组成了对像素显示阵列112进行显示控制的双边移位寄存器作为扫描驱动器。具体实施时，像素显示阵列112的偶数行M和奇数行N根据实际场合的液晶显示面板的图像分辨率(Resolution)进行设定。例如，对于FHD(Full High Definition，全高清)图像帧，其分辨率为1920*1080(像素)，因此双边移位寄存器(包括M级串接移位寄存装置114_L和N级串接移位寄存装置114_R)的级数为1920，可以将像素显示阵列112的偶数行M和奇数行N分别设为960，左侧放置双边移位寄存器第1、3、5…1919级单元，右侧放置双边移位寄存器电路第2、4、6…1920级单元。
左侧的移位寄存器114_L可以经由扫瞄线路向像素显示阵列112奇数行像素提供扫描信号G(1)_1～G(M)_2；右侧的移位寄存器114_R向像素显示阵列112偶数行扫描信号G(1)_1～G(N)_2。此外，本实施例中的双边移位寄存器也可以对偶数列M和奇数列N像素进行分别控制。
时序控制器124为M级串接移位寄存装置114_L和N级串接移位寄存装置114_R提供多种脉冲控制信号。具体实施时，所述脉冲控制信号包括但不限于：左侧起始信号STVL和右侧起始信号STVR，左侧复位信号RSTL和右侧复位信号RSTR，不同相位的循环控制的时钟信号(如控制左侧移位寄存器114_L的八个相位时钟信号CKL_1～CKL_8；控制右侧移位寄存器114_L的八个相位时钟信号CKR_1～CKR_8)，扫描方向控制组合信号FW和BW，两侧的参考位转换组合信号VPWL_1/VPWL_2(左侧)和VPWR_1/VPWR_2(右侧)，通过以上各种控制信号的组合，可以实现对M级串接移位寄存装置114_L和N级串接移位寄存装置114_R的控制操作。在本实施例中，M级串接移位寄存装置114_L和N级串接移位寄存装置114_R各自本身可通过控制组合信号FW和BW，实现对输入图像进行正向扫描和反向扫描，因此，M级串接移位寄存装置114_L和N级串接移位寄存装置114_R各自分别为双向多级移位寄存器。
参看图2，是本发明提供的左侧多级串接移位寄存装置的一种电路连接图；参看图3，是本发明提供的右侧多级串接移位寄存装置的一种电路连接图。
以左侧的M级串接移位寄存装置114_L为例。第一级的双向移位寄存器SRL_(1)的第一电压输入端STV1和第三电压输入端STV2分别接入外部起始信号STVL，第一级的双向移位寄存器SRL_(1)的第二电压输入端RST1和第四电压输入端RST2分别与第二级的双向移位寄存器SRL_(2)的第二扫描信号G(2)_2输出端连接；最后一级的双向移位寄存器SRL_(M)的第一电压输入端STV1和第三电压输入端STV2分别与前一级SRL_(M-1)的第一扫描信号输出端G(M-1)_1连接；双向移位寄存器SRL_(M)的第二电压输入端RST1和第四电压输入端RST2分别接入外部复位信号RSTL；以及，中间各级的双向移位寄存器SRL_(i)的第一电压输入端STV1和第三电压输入端STV2分别与前一级SRL_(i-1)的第一扫描信号输出端STV1连接；双向移位寄存器SRL_(i)的第二电压输入端RST1和第四电压输入端RST2分别与下一级的双向移位寄存器SRL_(i+1)的第二扫描信号输出端G(i+1)_2连接。因此，在多级串接移位寄存装置中，各个构成单元的输入信号和输出信号依序相互关联，可大大减少外部输入控制信号的数量。
具体地，如图2所示，在本实施例中，左侧的M级串接移位寄存装置114_L包括M级依次串接在一起的双向移位寄存器SRL_(1)，SRL_(2)，……，SRL_(M)；并且，双向移位寄存器SRL_(1)～SRL_(M)分别有两个输出信号，如，移位寄存器SRL_(1)可以产生输出的扫描信号G(1)_1、G(1)_2，移位寄存器SRL_(M)可以产生输出的扫描信号G(M)_1、G(M)_2，用于开启像素显示阵列112的像素。特别地，本实施例中的左侧的M级串接移位寄存装置114_L的各个构成单元(即，双向移位寄存器)SRL_(1)～SRL_(M)所输出的扫描信号用于依序开启像素显示阵列112的奇数行的像素。第一级的双向移位寄存器SRL_(1)的第一电压输入端STV1和第三电压输入端STV2所接入的外部起始信号STVL由第一侧时序控制器124_L所产生；同样，最后一级移位寄存器SRL_(M)的复位端RST1/RST2与第一侧时序控制器124_L连接，用于接入时序产生器124_L所产生的RSTL信号。
对于右侧的N级串接移位寄存装置114_R，其结构组成与工作原理与左侧的M级串接移位寄存装置114_L相同。具体地，如图3所示，N级串接移位寄存装置114_R包括N级依次串接在一起的双向移位寄存器SRR_(1)～SRR_(N)，并且，双向移位寄存器SRR_(1)～SRR_(N)分别有两个输出信号，如，移位寄存器SRR_(1)可以产生输出的扫描信号G(1)_1、G(1)_2，移位寄存器SRR_(N)可以产生输出的扫描信号G(N)_1、G(N)_2，用于开启像素显示阵列112的像素。特别地，本实施例中的右侧的N级串接移位寄存装置114_R的各个构成单元(即，双向移位寄存器)SRR_(1)～SRR_(N)所输出的扫描信号用于依序开启像素显示阵列112的偶数行的像素。第一级的双向移位寄存器SRR_(1)的第一电压输入端STV1和第三电压输入端STV2所接入的外部起始信号STVR由第二侧时序控制器124_R所产生；同样，最后一级移位寄存器SRR_(N)的复位端RST1/RST2与第二侧时序控制器124_R连接，用于接入时序产生器124_R所产生的RSTR信号。N级串接移位寄存装置114_R中间各级的双向移位寄存器SRR_(i)的第一电压输入端STV1和第三电压输入端STV2分别与前一级SRR_(i-1)的第一扫描信号输出端STV1连接；双向移位寄存器SRR_(i)的第二电压输入端RST1和第四电压输入端RST2分别与下一级的双向移位寄存器SRR_(i+1)的第二扫描信号输出端G(i+1)_2连接。
在正向扫描时，各级的双向移位寄存器的第一信号输入端FW1和第三信号输入端FW2分别接入高电平，第二信号输入端BW1和第四信号输入端BW2分别接入低电平；
在反向扫描时，各级的双向移位寄存器的第一信号输入端FW1和第三信号输入端FW2分别接入低电平，第二信号输入端BW1和第四信号输入端BW2分别接入高电平。
参看图4，是本发明提供的多级串接移位寄存装置中的单一级双向移位寄存器的结构示意图。
具体地，多级串接移位寄存装置中的单一级(任意一级)双向移位寄存器SR_(i)，包括：
第一输入控制模块310_1，包括第一信号输入端FW1、第二信号输入端BW1、第一电压输入端STV1、第二电压输入端RST1和第一输出控制节点P1，用于根据第一信号输入端FW1和第二信号输入端BW1的信号切换移位寄存器的扫描方向，并根据第一电压输入端STV1和第二电压输入端RST1的信号控制所述第一输出控制节点P1的电平值；
第一输出模块320_1，包括第一控制信号输入端INC1、第一时钟信号输入端CK1和第一扫描信号输出端G(i)_1；所述第一控制信号输入端INC1与所述第一输出控制节点P1连接，用于根据所述第一输出控制节点P1的电平值和所述第一时钟信号输入端CK1的电平变化，调整所述第一扫描信号输出端G(i)_1的电平值；
第二输入控制模块310_2，包括第三信号输入端FW2、第四信号输入端BW2、第三电压输入端STV2、第四电压输入端RST2和第二输出控制节点P2，用于根据第三信号输入端FW2和第四信号输入端BW2的信号切换移位寄存器的扫描方向，并根据第三电压输入端STV2和第四电压输入端RST2的信号控制所述第二输出控制节点P2的电平值；
第二输出模块320_2，包括第二控制信号输入端INC2、第二时钟信号输入端CK2和第二扫描信号输出端G(i)_2；所述第二控制信号输入端INC2与所述第二输出控制节点P2连接，用于根据所述第二输出控制节点P2的电平值和所述第二时钟信号输入端CK2的电平变化，调整所述第二扫描信号输出端G(i)_2的电平值；
第一放电单元330_1，通过第一放电控制节点N1与第二放电单元330_2连接，用于决策是否对所述第一输出控制节点P1的电平值进行上拉；
第二放电单元330_2，通过第二放电控制节点N2与第一放电单元330_1连接，用于决策是否对所述第二输出控制节点P2的电平值进行上拉。
在本实施例中，当双向移位寄存器SR_(i)为顺向扫描的条件时，外部输入信号FW为一个VGH(高电平)的参考位，信号BW为一个VGL(低电平)的参考位；反向扫描的条件时，外部输入信号FW为一个VGL(低电平)的参考位，信号BW为一个VGH(高电平)的参考位。双向移位寄存器SR_(i)中的两个输出模块320_1和320_2接收到相应的输入控制模块(310_1或310_2)与放电单元330的信号，将会决定是否将输出的扫描信号G(i)_1与G(i)_2下拉到VGL(低电平)。两侧的时序控制器124依序将八个循环时钟控制信号CK1～CK8提供给移位寄存器SR中的时钟输入端CK1～CK2。
以左侧的M级串接移位寄存装置114_L为例。参见图5A，是本发明提供的左侧的M级串接移位寄存装置的第一级双向移位寄存器的结构示意图；参见图5B，是本发明提供的左侧的M级串接移位寄存装置的第M级双向移位寄存器的结构示意图。
在左侧的M级串接移位寄存装置114_L的第一级双向移位寄存器SRL_(1)中，其中的第一输入控制模块310_1的第一电压输入端STV1接入第一侧时序控制器124_L所产生的外部起始信号STVL；第二电压输入端RST1与第二级的双向移位寄存器SRL_(2)的第二扫描信号输出端G(2)_2连接；同理，第二输入控制模块310_2与第一输入控制模块310_1的结构相同，相应的引脚所接入的信号对应相同。
在左侧的M级串接移位寄存装置114_L的最后一级双向移位寄存器SRL_(M)中，其中的第一输入控制模块310_1的第一电压输入端STV1与前一级双向移位寄存器SRL_(M-1)的第一扫描信号输出端G(M-1)_1连接；其中的第二电压输入端RST1接入第一侧时序控制器124_L所产生的复位信号RSTL；同理，第二输入控制模块310_2与第一输入控制模块310_1的结构相同，相应的引脚所接入的信号对应相同。
在左侧的M级串接移位寄存装置114_L的中间各级的双向移位寄存器SRL_(i)，1<i<M，其结构与图4所示实施例的结构相同，在此不再赘述。
同理，右侧的N级串接移位寄存装置114_R中的各级双向移位寄存器SRR_(j)的结构与左侧的M级串接移位寄存装置114_L的各级双向移位寄存器的结构类似，其中1≤j≤N。
参看图6，是本发明提供的双向移位寄存器的一种具体实现方式的电路图。
在一种可实现的方式中，多级串接移位寄存装置114中的任意单一级的双向移位寄存器均可采用图6所示电路图进行实现。具体地，在所述的双向移位寄存器SR(i)中：
所述第一输入控制模块310_1包括：
第一晶体管M1，其源极为所述第一信号输入端FW1，其栅极为所述第一电压输入端STV1(用于连接外部起始信号或前一级双向移位寄存器的第一扫描信号输出端)；第二晶体管M2，其源极为所述第二信号输入端BW1，其栅极为所述第二电压输入端RST1(用于连接外部复位信号或下一级双向移位寄存器的第二扫描信号输出端)；所述第一晶体管M1的漏极与所述第二晶体管M2的漏极相连接，作为所述第一输出控制节点P1。
所述第一输出模块320_1包括：第一电容C1和第三晶体管M3；
所述第三晶体管M3的漏极用作所述第一时钟信号输入端CK1；
所述第三晶体管M3的栅极与所述第一电容C1的其中一端共同连接，作为所述第一控制信号输入端INC1，用于接收所述第一输出控制节点P1的信号；
所述第三晶体管M3的源极与所述第一电容C1的另一端共同连接，作为所述第一扫描信号输出端G(i)_1。
所述第一放电单元330_1包括：第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10；
所述第四晶体管M4的源极连接参考低电位VGL，漏极连接至所述第一输出控制节点P1，栅极与所述第二放电单元330_2的第二放电控制节点N2连接；
所述第五晶体管M5的源极连接参考低电位VGL，漏极连接至所述第一输出控制节点P1，栅极与所述第一放电单元330_1的第一放电控制节点N1连接；
所述第六晶体管M6的栅极与漏极相连接，用于接入第一外部控制信号VPWL_1；所述第七晶体管M7的栅极用于接入第二外部控制信号VPWL_2，源极连接参考低电位VGL，漏极与第六晶体管M6的源极相连接；
所述第八晶体管M8的漏极连接至所述第一输出控制节点P1，源极连接参考低电位VGL，栅极作为所述第一放电单元330_1的第一放电控制节点N1；
所述第九晶体管M9的栅极与所述第一放电单元330_1的第一放电控制节点N1连接，源极连接参考低电位VGL，漏极与所述第一输出模块310_1的第一扫描信号输出端G(i)_1连接；
所述第十晶体管M10的栅极与所述第二放电单元330_2的第二放电控制节点N2连接，源极连接参考低电位VGL，漏极与所述第一输出模块310_1的第一扫描信号输出端G(i)_1连接。
在本实施例中，优选地，所述第二输入控制模块310_2与所述第一输入控制模块310_1的电路内部结构相同；因此，在此不再对第二输入控制模块310_2的电路实现方式进行赘述。此外，进一步地，所述第一输出模块320_1还可以与所述第二输出模块320_2的电路结构相同；和/或者，所述第一放电单元330_1与第二放电单元330_2的电路结构相同。在此不再对第二输出模块320_2、第二放电单元330_2的电路结构进行赘述。第一放电单元330_1与第二放电单元330_2的区别点在于，与第一放电单元330_1中的第六晶体管M6相对应，在第二放电单元330_2中的第16晶体管M16的栅极与漏极相连接，用于接入第二外部控制信号VPWL_2；而与第一放电单元330_1中的第七晶体管M7相对应，在第二放电单元330_2中的第17晶体管M17的栅极用于接入第一外部控制信号VPWL_1；从而使得第一扫描信号输出端G(i)_1与第二扫描信号输出端G(i)_2之间存在一定的时间延迟，而达到对像素显示阵列112依次扫描的目的。
在时钟信号控制方面，左侧第一级双向移位寄存器SRL_(1)的第一输出模块320_1和第二输出模块320_2分别接收第一时钟信号CKL_1和第二时钟信号CKL_2；其中，第一时钟信号CKL_1和第二时钟信号CKL_2之间存在一定的时间延迟。第二级双向移位寄存器SRL_(2)的第一输出模块320_1和第二输出模块320_2分别接收第三时钟信号CKL_3和第四时钟信号CKL_4；其中，第三时钟信号CKL_3和第四时钟信号CKL_4之间存在一定的时间延迟；如此类推，最后一级双向移位寄存器SRL_(M)，分别接收第七时钟信号CKL_7和第八时钟信号CKL_8，第七时钟信号CKL_7和第八时钟信号CKL_8之间存在一定的时间延迟。在本实施例中，以8个循环时钟信号为例作为对各级双向移位寄存器SR_(i)的输出模块进行控制。需要说明的是，在实际应用中，本领域技术人员可以根据需要适当地增加或减少时钟信号的数量，以达到控制不同分辨率的液晶显示面板的像素显示的目的。
下文参照图6，以左侧的M级串接移位寄存装置114_L响应于时序信号CKL_1～CKL_8及外部输入的起始信号STVL的操作为例，对本发明实施例提供的双向移位寄存器的工作原理进行说明。其中，各级双向移位寄存器SR_(i)中的各个晶体管均采用N型薄膜晶体管(Thin Film Transistor，TFT)为例进行说明。
具体地，在第i级的双向移位寄存器SRL(i)的两个输入控制模块310_1和310_2中，包括分别晶体管M1和M2、晶体管M11和M12；其中，晶体管M1和M11的栅极接收第G(i-1)_1的输出扫描信号(当i＝1时，其接收的是外部起始信号STVL)，晶体管M1和M11的源极连接至控制信号FW；当扫描方向为正向扫描时，FW为一个高电平VGH的准位信号；当反向扫描时，FW为一个低电平VGL的准位信号；晶体管M1的漏极连接至节点P1，晶体管M11的漏极连接至节点P2。晶体管M2和M12的栅极接收G(i+1)_2的输出扫描信号(当i＝M时，其接收的是外部输入的复位信号RSTL)；晶体管M2和M12的源极连接至控制信号BW；当扫描方向为正向扫描时，BW为一个低电平VGL的准位信号，当反向扫描时，BW为一个高电平VGH的准位信号；晶体管M2的漏极连接至节点P1，M12的漏极连接至节点P2。
在第i级的双向移位寄存器SRL(i)的两个输出控制模块320_1和320_2中，包括晶体管M3或M13。晶体管M3的栅极经由节点P1点接收输入控制单元310_1的信号，晶体管M3的漏极连接第一时钟信号CK1，晶体管M3的源极第一输出扫描信号G(i)_1。晶体管M13的栅极经由节点P2点接收输入控制单元310_2的信号，晶体管M3的漏极连接第二时钟信号CK2，晶体管M3的源极输出扫描信号G(i)_2。电容C1一端连接至晶体管M3的栅极与节点P1，另一端连接至晶体管M3的源极；电容C2一端连接至晶体管M13的栅极与节点P2，另一端连接至晶体管M13的源极。
在第i级的双向移位寄存器SRL(i)的第一放电单元330_1中，晶体管M6的栅极与漏极连接在一起并接收控制信号VPWL_1。晶体管M7的栅极连接控制信号VPWL_2，源极连接参考位VGL(低电平)，漏极与晶体管M6源极连接在一起,其控制节点为N1。晶体管M8的栅极连接节点P1，该节点信号由输入控制模块产生信号来决定P1是否上拉，晶体管M8的源极连接参考位VGL(高电平)，漏极连接控制节点为N1。晶体管M5的栅极连接至控制节点N1，源极连接参考位VGL，漏极连接在其控制节点为P1。晶体管M9的栅极连接至控制节点N1，源极连接参考位VGL，漏极连接输出控制晶体管M3的源极,产生扫描信号Gi_1。晶体管M4的栅极连接至第二放电单元所产生的控制节点N2,源极连接参考位VGL，漏极连接在其控制节点为P1。晶体管M10的栅极连接至第二放电单元所产生的控制节点N2，源极连接参考位VGL，漏极连接输出控制晶体管M3的源极,产生扫描信号Gi_1。第一放电单元330_1的控制节点N1,同时用来控制第二放电单元晶体管M14与晶体管M20的栅极。
在第i级的双向移位寄存器SRL(i)的第二放电单元330_2,晶体管M16的栅极与漏极连接在一起并接收控制信号VPWL_2。晶体管M17的栅极连接控制信号VPWL_1，源极连接参考位VGL，漏极与M16源极连接在一起，其控制节点为N2。晶体管M18的栅极连接节点P2，该节点信号由输入控制模块产生信号来决定P2是否上拉，晶体管M18的源极连接参考位VGL，漏极连接控制节点为N2。晶体管M15的栅极连接至控制节点N2，源极连接参考位VGL，漏极连接在其控制节点为P2。晶体管M19的栅极连接至控制节点N2，源极连接参考位VGL，漏极连接输出控制晶体管M13的源极，产生扫描信号Gi_2。晶体管M14的栅极连接至第一放电单元所产生的控制节点N1，源极连接参考位VGL，漏极连接在其控制节点为P2。晶体管M20的栅极连接至第一放电单元所产生的控制节点N1，源极连接参考位VGL，漏极连接输出控制晶体管M13的源极,产生扫描信号Gi_2。第二放电单元330_2的控制节点N2，同时用来控制第二放电单元晶体管M4与晶体管M10的栅极。
以下结合各个控制信号的相位变化，说明多级串接移位寄存装置中的各级双向移位寄存器的工作过程。
图7A是左侧M级串接移位寄存装置的正向扫描时序图；图7B是右侧N级串接移位寄存装置的正向扫描时序图；图7C是左侧M级串接移位寄存装置的反向扫描时序图；图7D是右侧N级串接移位寄存装置的反向扫描时序图。
在第一阶段T1，当正向扫描时，如图7A或7B所示，控制信号FW为一个VGH(高电平)的参考位，控制信号BW为一个VGL(低电平)的参考位，组合信号VPWL1和VPWL2是一组极性相反交替的控制信号。当移位寄存器电路输入单元接收到G(i-1)_1的输出信号，P1节点与P2节点会上升到一个VGH准位，在这个状态下，晶体管M8与M18因P1与P2为高准位,此时晶体管M8与M18会导通,将N1与N2节点下拉至接近VGL准位，如此晶体管M4、M5、M9、M10、M14、M15、M19与M20会处于关闭状态。晶体管M3与M13栅极分别连接至P1与P2节点，P1与P2节点在VGH准位，所以晶体管M3与M13为导通状态，M,3与M13的漏级分别连接8个依序循环的控制信号中的CKL_1与CKL_2，此时CKL_1与CKL_2信号为VGL准位，故在第一阶段T1这个时间，输出信号G(i)_1与G(i)_2为VGL准位。
在第二阶段T2，P1节点与P2节点会维持VGH准位，在这个状态下，晶体管M8与M18因P1与P2为高准位，此时晶体管M8与M18会导通，将N1与N2节点下拉至接近VGL准位，如此晶体管M4、M5、M9、M10、M14、M15、M19与M20会处于关闭状态。晶体管M3与M13栅极分别连接至P1与P2节点，P1与P2节点在VGH准位，所以晶体管M3与M13为导通状态，M3与M13的漏级分别连接8个依序循环的控制信号中的CKL_1与CKL_2，此时第一输出单元330_1的晶体管M3接收到CKL_1信号，CKL_1先由VGL准位变成VGH准位，此时G(i)_1的输出信号由VGL准位，上拉至VGH准位。依序接着第二输出单元330_2的晶体管M13接收到CKL_2信号，CKL_2先由VGL准位变成VGH准位，此时输出端G(i)_2的输出信号由VGL准位上拉至VGH准位。
在第三阶段T3，输出端G(i+1)_2由VGL准位上拉至VGH，此时P1节点与P2节点会由VGH准位下拉至VGL准位，在这个状态下，晶体管M8与M18因P1与P2为低准位，此时晶体管M8与M18会由导通变为关闭。VPWL1为一个VGH准位，此时VPWL2为一个相反准位，故VPWL2为VGL准位,所以第一放电单元330_1中，晶体管M6会导通状态，晶体管M7则为关闭状态，所以控制节点N1将由VGL准位上升到VGH准位，同时晶体管M4与M9晶体管会导通,此时第一输出模块G(i)_1的输出信号由VGH准位，下拉至VGL准位。第二放电单元330_2晶体管M14与M20连接至第一放电单元330_1控制节点N1，此时N1为VGH准位，所以晶体管M14与M20将会导通，此时第二输出模块的输出端G(i)_2的输出信号由VGH准位下拉至VGL准位。
在第四阶段T4，输出端G(i+1)_2由VGH准位下拉至VGL准位，此时P1节点与P2节点会由维持在VGL准位，在这个状态下，晶体管M8与M18因P1与P2为低准位，此时晶体管M8与M18会维持关闭。VPWL1为一个VGH准位，此时VPWL2为一个相反准位，故VPWL2为VGL准位，所以第一放电单元330_1中，晶体管M6会导通状态，晶体管M7则为关闭状态，所以控制节点N1将会由VGL准位上升到VGH准位，同时晶体管M4与晶体管M9导通，此时第一输出模块的输出端G(i)_1的输出信号由会维持至VGL准位。第二放电单元330_2晶体管M14与M20连接至第一放电单元330_1控制节点N1，此时N1为VGH准位，所以M14与M20将会导通，此时第二输出模块G(i)_2的输出信号会维持至VGL准位。信号VPWL1和信号VPWL2可以实现寄存器的交互放电；电容C1和C2优选为Boost电容，当时钟信号CK1或CK2由低电平转变为高电平时，通过电容C1和C2可以使得晶体管M3的栅极电位变得更高以确保输出信号不会失真。
此外，在反向扫描或当外部时钟信号的数量增加或减少时，各个控制信号的组合逻辑和相位变化可以稍作改变，以实现对液晶显示阵列的有序驱动。在此不一一描述。
本发明实施例提供的双向移位寄存器，在扫描的每一帧(frame)图像画面后通过采用两个放电单元进行交互放电，同时搭配多个外部控制信号，可以有效避免开关组件的高频率的开关操作，从而避免移位寄存器的开关组件因高频率的开关操作而产生应力效应(Stress Effect)，防止移位寄存器的误动作，提高移位寄存器的可靠性。本发明提供的双向移位寄存器作为一种高可靠性的移位寄存器的电路实现方式，依次串接为一种多级串接移位寄存装置，用于对液晶显示器的像素阵列进行驱动，具体实施时可以将原先配置于液晶显示器的驱动IC内部的移位寄存器转移内建在液晶显示器的玻璃基板上，不仅可节省驱动IC的使用数量，降低生产成本，同时，也因驱动IC数量的减少，大幅地减少引脚(Pin)数量。此外，当在液晶显示面板两侧分别安装所述多级串接移位寄存装置作为驱动电路时，可以采用多个循环脉冲对不同位置的像素显示进行驱动，有效减小面板的边框宽度，进一步降低液晶显示面板的占用面积。
需要说明的是，本实施例提供的双向移位寄存器不仅可以应用在非晶硅薄膜晶体管液晶显示器(a-Si TFT LCD)上，任何利用本设计结构之显示器皆属本专利申请范围。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种双向移位寄存器，其特征在于，包括：
第一输入控制模块，包括第一信号输入端、第二信号输入端、第一电压输入端、第二电压输入端和第一输出控制节点，用于根据第一信号输入端和第二信号输入端的信号切换移位寄存器的扫描方向，并根据第一电压输入端和第二电压输入端的信号控制所述第一输出控制节点的电平值；
第一输出模块，包括第一控制信号输入端、第一时钟信号输入端和第一扫描信号输出端；所述第一控制信号输入端与所述第一输出控制节点连接，用于根据所述第一输出控制节点的电平值和所述第一时钟信号输入端的电平变化，调整所述第一扫描信号输出端的电平值；
第二输入控制模块，包括第三信号输入端、第四信号输入端、第三电压输入端、第四电压输入端和第二输出控制节点，用于根据第三信号输入端和第四信号输入端的信号切换移位寄存器的扫描方向，并根据第三电压输入端和第四电压输入端的信号控制所述第二输出控制节点的电平值；
第二输出模块，包括第二控制信号输入端、第二时钟信号输入端和第二扫描信号输出端；所述第二控制信号输入端与所述第二输出控制节点连接，用于根据所述第二输出控制节点的电平值和所述第二时钟信号输入端的电平变化，调整所述第二扫描信号输出端的电平值；
第一放电单元，通过第一放电控制节点与第二放电单元连接，用于决策是否对所述第一输出控制节点的电平值进行上拉；
第二放电单元，通过第二放电控制节点与第一放电单元连接，用于决策是否对所述第二输出控制节点的电平值进行上拉。
2.如权利要求1所述的双向移位寄存器，其特征在于，所述第一输入控制模块包括：
第一晶体管，其源极为所述第一信号输入端，其栅极为所述第一电压输入端；第二晶体管，其源极为所述第二信号输入端，其栅极为所述第二电压输入端；所述第一晶体管的漏极与所述第二晶体管的漏极相连接，作为所述第一输出控制节点。
3.如权利要求1所述的双向移位寄存器，其特征在于，所述第一输出模块包括：第一电容和第三晶体管；
所述第三晶体管的漏极用作所述第一时钟信号输入端；
所述第三晶体管的栅极与所述第一电容的其中一端共同连接，作为所述第一控制信号输入端，用于接收所述第一输出控制节点的信号；
所述第三晶体管的源极与所述第一电容的另一端共同连接，作为所述第一扫描信号输出端。
4.如权利要求1所述的双向移位寄存器，其特征在于，所述第一放电单元包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；
所述第四晶体管的源极连接参考低电位，漏极连接至所述第一输出控制节点，栅极与所述第二放电单元的第二放电控制节点连接；
所述第五晶体管的源极连接参考低电位，漏极连接至所述第一输出控制节点，栅极与所述第一放电单元的第一放电控制节点连接；
所述第六晶体管的栅极与漏极相连接，用于接入第一外部控制信号；所述第七晶体管的栅极用于接入第二外部控制信号，源极连接参考低电位，漏极与第六晶体管的源极相连接；
所述第八晶体管的漏极连接至所述第一输出控制节点，源极连接参考低电位，栅极作为所述第一放电单元的第一放电控制节点；
所述第九晶体管的栅极与所述第一放电单元的第一放电控制节点连接，源极连接参考低电位，漏极与所述第一输出模块的第一扫描信号输出端连接；
所述第十晶体管的栅极与所述第二放电单元的第二放电控制节点连接，源极连接参考低电位，漏极与所述第一输出模块的第一扫描信号输出端连接。
5.如权利要求1～4任一项所述的双向移位寄存器，其特征在于，所述第二输入控制模块与所述第一输入控制模块的电路内部结构相同；和/或者，所述第一输出模块与所述第二输出模块的电路结构相同；和/或者，所述第一放电单元与第二放电单元的电路结构相同。
6.一种多级串接移位寄存装置，其特征在于，包括：多个如权利要求1～5任一项所述的依次串接的双向移位寄存器，并且：
第一级的双向移位寄存器的第一电压输入端和第三电压输入端分别接入外部起始信号，第二电压输入端和第四电压输入端分别与第二级的双向移位寄存器的第二扫描信号输出端连接；
最后一级的双向移位寄存器的第一电压输入端和第三电压输入端分别与前一级的第一扫描信号输出端连接；第二电压输入端和第四电压输入端分别接入外部复位信号；以及，
中间各级的双向移位寄存器的第一电压输入端和第三电压输入端分别与前一级的第一扫描信号输出端连接；第二电压输入端和第四电压输入端分别与下一级的双向移位寄存器的第二扫描信号输出端连接。
7.如权利要求6所述的多级串接移位寄存装置，其特征在于，
在正向扫描时，各级的双向移位寄存器的第一信号输入端和第三信号输入端分别接入高电平，第二信号输入端和第四信号输入端分别接入低电平；
在反向扫描时，各级的双向移位寄存器的第一信号输入端和第三信号输入端分别接入低电平，第二信号输入端和第四信号输入端分别接入高电平。
8.一种液晶显示面板，其特征在于，包括：像素显示阵列，驱动电路，以及，如权利要求6或7所述的M级串接移位寄存装置；M＞1；
其中，所述M级串接移位寄存装置配置在所述像素显示阵列的一侧；
所述驱动电路包括数据驱动器和第一侧时序控制器；
所述数据驱动器，用于经由数据线向所述像素显示阵列提供数据信号；所述第一侧时序控制器，用于向所述M级串接移位寄存装置提供多种脉冲控制信号。
9.如权利要求8所述的液晶显示面板，其特征在于，所述液晶显示面板还包括：如权利要求6或7所述的N级串接移位寄存装置；N＞1；
其中，所述N级串接移位寄存装置配置在所述像素显示阵列的另一侧；
所述驱动电路还包括第二侧时序控制器，用于向所述N级串接移位寄存装置提供多种脉冲控制信号。
10.如权利要求9所述的液晶显示面板，其特征在于，所述M级串接移位寄存装置配置在所述像素显示阵列的左侧，用于对所述像素显示阵列的偶数行像素进行开关操作；所述N级串接移位寄存装置配置在所述像素显示阵列的右侧，用于对所述像素显示阵列的奇数行像素进行开关操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610997150.3A CN106409259A (zh) | 2016-11-10 | 2016-11-10 | 双向移位寄存器、多级串接移位寄存装置和液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610997150.3A CN106409259A (zh) | 2016-11-10 | 2016-11-10 | 双向移位寄存器、多级串接移位寄存装置和液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409259A true CN106409259A (zh) | 2017-02-15 |
Family
ID=59230211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610997150.3A Pending CN106409259A (zh) | 2016-11-10 | 2016-11-10 | 双向移位寄存器、多级串接移位寄存装置和液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409259A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106782284A (zh) * | 2017-03-02 | 2017-05-31 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置以及显示装置 |
| CN108735162A (zh) * | 2018-05-25 | 2018-11-02 | 京东方科技集团股份有限公司 | 显示装置、栅极驱动电路、移位寄存器及其控制方法 |
| CN110428789A (zh) * | 2019-08-09 | 2019-11-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN114333701A (zh) * | 2022-01-10 | 2022-04-12 | 信利(仁寿)高端显示科技有限公司 | 一种栅极驱动电路及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130067156A (ko) * | 2011-12-13 | 2013-06-21 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터 |
| CN103226979A (zh) * | 2013-02-18 | 2013-07-31 | 合肥京东方光电科技有限公司 | 一种双向移位寄存器单元、双向移位寄存器及显示装置 |
| CN104299583A (zh) * | 2014-09-26 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、驱动电路和显示装置 |
| US20150102991A1 (en) * | 2013-10-16 | 2015-04-16 | Hannstar Display Corporation | Liquid crystal display and bidirectional shift register apparatus thereof |
| CN104900189A (zh) * | 2015-06-19 | 2015-09-09 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
-
2016
- 2016-11-10 CN CN201610997150.3A patent/CN106409259A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130067156A (ko) * | 2011-12-13 | 2013-06-21 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터 |
| CN103226979A (zh) * | 2013-02-18 | 2013-07-31 | 合肥京东方光电科技有限公司 | 一种双向移位寄存器单元、双向移位寄存器及显示装置 |
| US20150102991A1 (en) * | 2013-10-16 | 2015-04-16 | Hannstar Display Corporation | Liquid crystal display and bidirectional shift register apparatus thereof |
| CN104299583A (zh) * | 2014-09-26 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、驱动电路和显示装置 |
| CN104900189A (zh) * | 2015-06-19 | 2015-09-09 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106782284A (zh) * | 2017-03-02 | 2017-05-31 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置以及显示装置 |
| CN106782284B (zh) * | 2017-03-02 | 2018-02-27 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置以及显示装置 |
| WO2018157572A1 (zh) * | 2017-03-02 | 2018-09-07 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置以及显示装置 |
| US10490150B2 (en) | 2017-03-02 | 2019-11-26 | Boe Technology Group Co., Ltd. | Shift register and drive method thereof, gate drive device and display device |
| CN108735162A (zh) * | 2018-05-25 | 2018-11-02 | 京东方科技集团股份有限公司 | 显示装置、栅极驱动电路、移位寄存器及其控制方法 |
| CN110428789A (zh) * | 2019-08-09 | 2019-11-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN110428789B (zh) * | 2019-08-09 | 2021-11-02 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN114333701A (zh) * | 2022-01-10 | 2022-04-12 | 信利(仁寿)高端显示科技有限公司 | 一种栅极驱动电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105741802B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN103050106B (zh) | 栅极驱动电路、显示模组和显示器 | |
| CN104505044B (zh) | 一种栅极驱动电路、阵列基板、显示面板和显示装置 | |
| CN104575409B (zh) | 液晶显示器及其双向移位暂存装置 | |
| CN104658506B (zh) | 移位寄存器、栅极驱动电路及其驱动方法、显示面板 | |
| CN104050935B (zh) | 移位寄存器、双向移位暂存装置及应用其的液晶显示面板 | |
| CN104575411B (zh) | 液晶显示器及其双向移位暂存装置 | |
| EP3571691B1 (en) | Shift register unit, gate drive circuit and method of driving the same | |
| CN106023943A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN104240765B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
| CN104900211A (zh) | 一种栅极驱动电路及其驱动方法、显示装置 | |
| CN101587700B (zh) | 液晶显示器及驱动液晶显示器的方法 | |
| CN104715733A (zh) | 移位寄存器单元、驱动电路和方法、阵列基板和显示装置 | |
| CN105719593A (zh) | 一种栅极驱动电路、显示面板以及电子设备 | |
| CN106409259A (zh) | 双向移位寄存器、多级串接移位寄存装置和液晶显示面板 | |
| CN106601175A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN110390903A (zh) | 栅极驱动电路及显示装置 | |
| CN106875890A (zh) | 阵列基板、显示面板、显示设备及驱动方法 | |
| CN105761663A (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| CN104658498B (zh) | 移位寄存器与栅极驱动电路 | |
| US11948489B2 (en) | Display panel, display device and driving method | |
| CN101349820B (zh) | 数据驱动器及应用其的液晶显示器 | |
| CN108538237A (zh) | 一种栅极驱动电路、方法及显示装置 | |
| CN103854622A (zh) | 一种栅极驱动电路 | |
| CN103226980A (zh) | 一种移位寄存单元、栅极驱动装置及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |