CN110428789B - 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN110428789B
CN110428789B CN201910733706.1A CN201910733706A CN110428789B CN 110428789 B CN110428789 B CN 110428789B CN 201910733706 A CN201910733706 A CN 201910733706A CN 110428789 B CN110428789 B CN 110428789B
Authority
CN
China
Prior art keywords
transistor
pull
potential
electrode
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910733706.1A
Other languages
English (en)
Other versions
CN110428789A (zh
Inventor
张佳立
张境轩
郭蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910733706.1A priority Critical patent/CN110428789B/zh
Publication of CN110428789A publication Critical patent/CN110428789A/zh
Application granted granted Critical
Publication of CN110428789B publication Critical patent/CN110428789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置其中，移位寄存器单元包括：第一下拉电路，用于在下拉节点的电位的控制下控制上拉节点与第一电压端之间连通；第二下拉电路，用于在下拉节点的电位的控制下控制上拉节点与第二电压端之间连通；第一下拉节点控制电路，用于根据上拉节点的电位和第二电压端提供的第二电压信号控制下拉节点的电位；第二下拉节点控制电路，用于根据上拉节点的电位和第一电压端提供的第一电压信号控制下拉节点的电位；扫描方向控制电路，用于将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。本发明提供的方案，能够延长显示装置的使用寿命。

Description

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。
背景技术
随着半导体技术的蓬勃发展，以薄膜晶体管-液晶显示器(Thin FilmTransistor-Liquid Crystal Display，简称TFT-LCD)为代表的显示装置，因具有轻薄、能耗低、无辐射、反应速度快、色纯度佳、以及对比度高等特点，受到广大消费者的青睐。
TFT-LCD在进行显示时，需要通过移位寄存器电路逐级产生栅极驱动信号，以对第一行至最后一行的像素进行逐行扫描。移位寄存器电路是由多级移位寄存器单元串联构成的，前一级移位寄存器单元的输出信号即为后一级移位寄存器单元的输入信号。合适的移位寄存器电路可以保证TFT-LCD的稳定工作。
但是，相关技术中的移位寄存器单元由于内部某些TFT在长期偏压工作产生特性漂移会产生的抖动横纹不良的现象，缩短显示装置的使用寿命。
发明内容
本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，以解决相关技术中的移位寄存器单元由于内部某些TFT在长期偏压下产生特性漂移会产生的抖动横纹不良的现象，缩短显示装置的使用寿命的问题。
为了解决上述技术问题，本发明提供技术方案如下：
第一方面，本发明实施例提供一种移位寄存器单元，包括：
第一下拉电路，用于在下拉节点的电位的控制下控制上拉节点与第一电压端之间连通；
第二下拉电路，用于在所述下拉节点的电位的控制下控制所述上拉节点与第二电压端之间连通；
第一下拉节点控制电路，用于根据所述上拉节点的电位和所述第二电压端提供的第二电压信号控制所述下拉节点的电位；
第二下拉节点控制电路，用于根据所述上拉节点的电位和所述第一电压端提供的第一电压信号控制所述下拉节点的电位；
扫描方向控制电路，用于基于所述上拉节点的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
进一步地，所述第一下拉节点控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
所述第一晶体管的控制极和第一极均与所述第二电压端连接，所述第一晶体管的第二极与所述第二晶体管的控制极连接；
所述第二晶体管的第一极与所述第二电压端连接，所述第二晶体管的第二极与所述下拉节点连接；
所述第三晶体管的控制极与所述上拉节点连接，所述第三晶体管的第一极与所述第一晶体管的第二极连接，所述第三晶体管的第二极与低电平信号端连接；
所述第四晶体管的控制极与所述上拉节点连接，所述第四晶体管的第一极与所述下拉节点连接，所述第四晶体管的第二极与低电平信号端连接。
进一步地，所述第二下拉节点控制电路包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第五晶体管的控制极和第一极均与所述第一电压端连接，所述第五晶体管的第二极与所述第六晶体管的控制极连接；
所述第六晶体管的第一极与所述第一电压端连接，所述第六晶体管的第二极与所述下拉节点连接；
所述第七晶体管的控制极与所述上拉节点连接，所述第七晶体管的第一极与所述第一晶体管的第二极连接，所述第七晶体管的第二极与低电平信号端连接；
所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与所述下拉节点连接，所述第八晶体管的第二极与低电平信号端连接。
进一步地，所述第三晶体管复用为所述第七晶体管，所述第四晶体管复用为所述第八晶体管。
进一步地，所述第一下拉电路包括第九晶体管和第十晶体管；
所述第九晶体管的控制极与所述下拉节点连接，所述第九晶体管的第一极与所述上拉节点连接，所述第九晶体管的第二极与所述第十晶体管的第一极连接；
所述第十晶体管的控制极与所述第十晶体管的第一极连接，所述第十晶体管的第二极与所述第一电压端连接。
进一步地，所述第二下拉电路包括第十一晶体管和第十二晶体管；
所述第十一晶体管的控制极与所述下拉节点连接，所述第十一晶体管的第一极与所述上拉节点连接，所述第十一晶体管的第二极与所述第十二晶体管的第一极连接；
所述第十二晶体管的控制极与所述第十二晶体管的第一极连接，所述第十二晶体管的第二极与所述第二电压端连接。
进一步地，所述扫描方向控制电路包括第十三晶体管、电容和扫描方向控制器；
所述第十三晶体管的控制极与检测信号端连接，所述第十三晶体管的第二极与所述扫描方向控制器的输入端连接，所述第十三晶体管的第一极与所述上拉节点连接；
所述电容的一端与所述十三晶体管的第二极连接，所述电容的另一端与接地端连接；
所述扫描方向控制器的第一输出端与所述第一电压端连接，所述扫描方向控制器的第二输出端与所述第二电压端连接，所述扫描方向控制器用于基于所述扫描方向控制器的输入端接收到的电压信号的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
第二方面，本发明实施例还提供一种如上所述的移位寄存器单元的工作方法，所述方法包括：
在预设时间段内，利用所述扫描方向控制电路检测所述上拉节点的电位值；
若所述上拉节点的电位值高于预设电位值，则利用所述扫描方向控制电路将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
第三方面，本发明实施例还提供一种栅极驱动电路，包括如上所述的移位寄存器单元。
第四方面，本发明实施例还提供一种显示装置，包括如上所述的栅极驱动电路。
本发明提供的技术方案中，通过在移位寄存器单元原本的第一下拉电路和第一下拉节点控制电路的基础上，增加第二下拉电路、第二下拉节点控制电路和扫描方向控制电路，这样在检测到第一下拉电路和第一下拉节点控制电路内的TFT长期偏压工作产生特性漂移而无法正常下拉上拉节点的电位时，能够通过扫描方向控制电路使之前未工作的第二下拉电路代替第一下拉电路、使之前未工作的第二下拉节点控制电路代替第二下拉节点控制电路，使上拉节点的电位正常下拉，避免显示装置显示时出现抖动横纹不良的现象，延长显示装置的使用寿命。因此，本发明提供的技术方案能够延长显示装置的使用寿命。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术中10T1C的移位寄存器单元的电路图；
图1b为图1正常工作的时序图；
图2a为现有技术中上拉节点无法正常下拉时的时序图；
图2b为对应图2a的波形图；
图3a为现有技术中出现抖动横纹现象时的时序图；
图3b为对应图3a的波形图；
图4为本发明一实施例提供的移位寄存器单元的电路图；
图5为本发明另一实施例提供的移位寄存器单元的电路图；
图6为本发明另一实施例提供的移位寄存器单元在正扫时的时序图；
图7为本发明另一实施例提供的移位寄存器单元在反扫时的时序图；
图8为本发明一实施例提供的移位寄存器单元的工作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，传统10T1C的移位寄存器单元如图1a所示，在移位寄存器单元正常工作状态下的时序如图1b所示。移位寄存器单元在高温运行过程中会产生两种抖动横纹不良现象，具体的，一种是由于图1a中的M10长时间高温偏压运行后，特性漂移，上拉节点(PU)无法正常下拉保持，降噪能力下降，此时的时序如图2a所示，波形如图2b所示；继续运行后，M10的特性漂移越来越严重，最终移位寄存器单元无法满足正常显示需求，PU继续抬升同时PU受时钟信号(CLK)耦合，下拉节点(PD)无法有效上拉，导致显示出现抖动横纹现象，此时的时序如图3a所示，波形如图3b所示。另一种是由于图1a中的M5和M9发生特性漂移，导致PD无法上拉引起PU无法下拉，导致显示出现抖动横纹现象，时序和波形与图3a和图3b一致。
本发明实施例针对上述问题，提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，能够解决相关技术中的移位寄存器单元由于内部某些TFT在长期偏压下产生特性漂移会产生的抖动横纹不良的现象，缩短显示装置的使用寿命的问题。
本发明实施例提供一种移位寄存器单元，如图4所示，包括：
第一下拉电路110，用于在下拉节点PD的电位的控制下控制上拉节点PU与第一电压端VSD之间连通；
第二下拉电路120，用于在所述下拉节点PD的电位的控制下控制所述上拉节点PU与第二电压端VDS之间连通；
第一下拉节点控制电路130，用于根据所述上拉节点PU的电位和所述第二电压端VDS提供的第二电压信号控制所述下拉节点PD的电位；
第二下拉节点控制电路140，用于根据所述上拉节点PU的电位和所述第一电压端VSD提供的第一电压信号控制所述下拉节点PD的电位；
扫描方向控制电路150，用于基于所述上拉节点PU的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
本发明实施例中，通过在移位寄存器单元原本的第一下拉电路和第一下拉节点控制电路的基础上，增加第二下拉电路、第二下拉节点控制电路和扫描方向控制电路，这样在检测到第一下拉电路和第一下拉节点控制电路内的TFT长期偏压工作产生特性漂移而无法正常下拉上拉节点的电位时，能够通过扫描方向控制电路使之前未工作的第二下拉电路代替第一下拉电路、使之前未工作的第二下拉节点控制电路代替第二下拉节点控制电路，使上拉节点的电位正常下拉，避免显示装置显示时出现抖动横纹不良的现象，延长显示装置的使用寿命。因此，本发明提供的技术方案能够延长显示装置的使用寿命。
上述第一下拉电路110的第一端与上拉节点PU连接，上述第一下拉电路110的第二端与第一电压端VSD连接，上述第一下拉电路110的控制端与下拉节点PD连接。在下拉节点PD控制第一下拉电路110的第一端与第一下拉电路110的第二端导通时，上拉节点PU与第一电压端VSD之间连通。
上述第二下拉电路120的第一端与上拉节点PU连接，上述第二下拉电路120的第二端与第二电压端VDS连接，上述第二下拉电路120的控制端与下拉节点PD连接。在下拉节点PD控制第二下拉电路120的第一端与第二下拉电路120的第二端导通时，上拉节点PU与第二电压端VDS之间连通。
上述第一下拉节点控制电路130的第一端与第二电压端VDS连接，上述第一下拉节点控制电路130的第二端与上拉节点PU连接，上述第一下拉节点控制电路130的第三端与下拉节点PD连接，上述第一下拉节点控制电路130的第四端与低电平信号端VGL连接。
上述第二下拉节点控制电路140的第一端与第一电压端VSD连接，上述第二下拉节点控制电路140的第二端与上拉节点PU连接，上述第二下拉节点控制电路140的第三端与下拉节点PD连接，上述第二下拉节点控制电路140的第四端与低电平信号端VGL连接。
上述扫描方向控制电路150的输入端与上拉节点PU连接，上述扫描方向控制电路150的第一输出端与第一电压端VSD连接，扫描方向控制电路150的第二输出端与第二电压端VDS连接。
在第一电压端VSD提供的第一电压信号为第一电位且第二电压端VDS提供的第二电压信号为第二电位时，第一下拉电路110和第一下拉节点控制电路130工作且第二下拉电路120和第二下拉节点控制电路140不工作，即上拉节点PU与第一电压端VSD之间连通，根据上拉节点PU的电位和第二电压端VDS提供的第二电压信号控制下拉节点PD的电位。
在第一电压端VSD提供的第一电压信号为第二电位且第二电压端VDS提供的第二电压信号为第一电位时，第二下拉电路120和第二下拉节点控制电路140工作且第一下拉电路110和第一下拉节点控制电路130不工作，即上拉节点PU与第二电压端VDS之间连通，根据上拉节点PU的电位和第一电压端VSD提供的第一电压信号控制下拉节点PD的电位。
需要说明的是，针对不同的情况，一种情况下：第一电位为高电位，第二电位为低电位，另一种情况下：第一电位为低电位，第二电位为高电位。
另外，移位寄存器单元还可以包括输入电路160、上拉节点复位电路170和输出电路180；
输入电路160的输入端与输入信号端INPUT连接，输入电路160的第一端与第二电压端VDS连接，输入电路160的输出端与上拉节点PU连接，输入电路160用于在输入信号的控制下导通第二电压端VDS与上拉节点PU之间的连接，其中，上述输入信号端INPUT可以是时序在前的其他移位寄存器单元的输出端。
如图4所示，输入电路160可以包括第十四晶体管T14，第十四晶体管T14的控制极与输入信号端INPUT连接，第十四晶体管T14的第一极与第二电压端VDS连接，第十四晶体管T14的第二极与上拉节点PU连接。
上拉节点复位电路170的第一端与第一电压端VSD连接，上拉节点复位电路170的第二端与上拉节点PU连接，上拉节点复位电路的控制端与复位信号端RESET连接，上拉节点复位电路170用于在复位信号的控制下导通上拉节点PU与第一电压端VSD之间的连接，其中，上述复位信号端RESET可以是时序在后的其他移位寄存器单元的输出端。
如图4所示，上拉节点复位电路170可以包括第十五晶体管T15，第十五晶体管T15的控制极与复位信号端RESET连接，第十五晶体管T15的第一极与第一电压端VSD连接，第十五晶体管T15的第二极与上拉节点PU连接。
输出电路180的输入端与上拉节点PU连接，输出电路180的级联时钟信号端与一根级联时钟信号线连接，输出电路180用于在上拉节点PU的电位的控制下输出级联时钟信号。
如图4所示，输出电路180可以包括第十六晶体管T16和第二电容C2，第十六晶体管T16的控制极与上拉节点PU连接，第十六晶体管T16的第一极与一根级联时钟信号线连接，第十六晶体管T16的第二极与输出端连接，第二电容C2的第一端与上拉节点PU连接，第二电容C2的另一端与第十六晶体管T16的第二极连接。
另外，如图4所示，移位寄存器单元还可以包括第十七晶体管T17和第十八晶体管T18。第十七晶体管T17的控制极与下拉节点PD连接，第十七晶体管T17的第一极与第十六晶体管T16的第二极连接，第十七晶体管T17的第二极与低电平信号端VGL连接；第十八晶体管T18的控制极与清屏信号端GCL连接，第十八晶体管T18的第一极与第十六晶体管T16的第二极连接，第十八晶体管T18的第二极与低电平信号端VGL连接。
进一步地，如图5所示，第一下拉节点控制电路130包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；
所述第一晶体管T1的控制极和第一极均与所述第二电压端VDS连接，所述第一晶体管T1的第二极与所述第二晶体管T2的控制极连接；
所述第二晶体管T2的第一极与所述第二电压端VDS连接，所述第二晶体管T2的第二极与所述下拉节点PD连接；
所述第三晶体管T3的控制极与所述上拉节点PU连接，所述第三晶体管T3的第一极与所述第一晶体管T1的第二极连接，所述第三晶体管T3的第二极与低电平信号端VGL连接；
所述第四晶体管T4的控制极与所述上拉节点PU连接，所述第四晶体管T4的第一极与所述下拉节点PD连接，所述第四晶体管T4的第二极与低电平信号端VGL连接。
在第一下拉节点控制电路130工作的情况下，第二电压信号为高电位，第一电压信号为低电位。此时，第二电压端VDS对上拉节点PU进行充电。
第二电压信号导通第一晶体管T1的第一极与第一晶体管T1的第二极之间的连接，从而第二电压信号分别传递至第二晶体管T2的控制极和第三晶体管T3的第一极。第二电压信号导通第二晶体管T2的第一极与第二晶体管T2的第二极之间的连接，第二电压信号传递至下拉节点PD。第三晶体管T3的控制极收到上拉节点PU的电位控制而导通第三晶体管T3的第一极与第三晶体管T3的第二极之间的连接，从而第二电压信号传递至第一电压端VSD。第四晶体管T4的控制极收到上拉节点PU的电位控制而导通第四晶体管T4的第一极与第四晶体管T4的第二极之间的连接，从而将下拉节点PD与第一电压端VSD连接。
进一步地，如图5所示，所述第二下拉节点控制电路包括第五晶体管T5、第六晶体管T6、第七晶体管和第八晶体管；
所述第五晶体管T5的控制极和第一极均与所述第一电压端VSD连接，所述第五晶体管T5的第二极与所述第六晶体管T6的控制极连接；
所述第六晶体管T6的第一极与所述第一电压端VSD连接，所述第六晶体管T6的第二极与所述下拉节点PD连接；
所述第七晶体管的控制极与所述上拉节点PU连接，所述第七晶体管的第一极与所述第一晶体管T1的第二极连接，所述第七晶体管的第二极与低电平信号端VGL连接；
所述第八晶体管的控制极与所述上拉节点PU连接，所述第八晶体管的第一极与所述下拉节点PD连接，所述第八晶体管的第二极与低电平信号端VGL连接。
上述第七晶体管的连接关系和图5中第三晶体管T3的连接关系相同，上述第八晶体管的连接关系与图5中第四晶体管T4的连接关系相同。
在第二下拉节点控制电路140工作的情况下，第一电压信号为高电位，第二电压信号为低电位。此时，第一电压端VSD对上拉节点PU进行充电。
第一电压信号导通第五晶体管T5的第一极与第五晶体管T5的第二极之间的连接，从而第一电压信号分别传递至第六晶体管T6的控制极和第七晶体管的第一极。第一电压信号导通第六晶体管T6的第一极与第六晶体管T6的第二极之间的连接，第一电压信号传递至下拉节点PD。第七晶体管的控制极收到上拉节点PU的电位控制而导通第七晶体管的第一极与第七晶体管的第二极之间的连接，从而第一电压信号传递至第二电压端VDS。第八晶体管的控制极收到上拉节点PU的电位控制而导通第八晶体管的第一极与第八晶体管的第二极之间的连接，从而将下拉节点PD与第二电压端VDS连接。
进一步地，所述第三晶体管T3复用为所述第七晶体管，所述第四晶体管T4复用为所述第八晶体管。
由于第三晶体管T3和第七晶体管的连接关系相同，而工作时间不同，因此可以通过第三晶体管T3代替第七晶体管，减少移位寄存器单元中晶体管的数量，降低成本。
同样的，由于第四晶体管T4和第八晶体管的连接关系相同，而工作时间不同，因此可以通过第四晶体管T4代替第八晶体管，减少移位寄存器单元中晶体管的数量，降低成本。
进一步地，如图5所示，所述第一下拉电路110包括第九晶体管T9和第十晶体管T10；
所述第九晶体管T9的控制极与所述下拉节点PD连接，所述第九晶体管T9的第一极与所述上拉节点PU连接，所述第九晶体管T9的第二极与所述第十晶体管T10的第一极连接；
所述第十晶体管T10的控制极与所述第十晶体管T10的第一极连接，所述第十晶体管T10的第二极与所述第一电压端VSD连接。
在第一下拉电路110工作的情况下，第二电压信号为高电位，第一电压信号为低电位。
第九晶体管T9的控制极受到下拉节点PD的电位的控制，导通第九晶体管T9的第一极与第九晶体管T9的第二极之间的连接，上拉节点PU的电位传输至第十晶体管T10的控制极。第十晶体管T10的控制极受到上拉节点PU的电位的控制，导通第十晶体管T10的第一极与第十晶体管T10的第二极之间的连接，从而实现上拉节点PU与第一电压端VSD之间的连接，实现对上拉节点PU的下拉。
其中，第十晶体管T10还能够在第一下拉电路110不工作、第二下拉电路120工作时，确保上拉节点PU只会被第二下拉电路120下拉，而不会导通第一电压端VSD和上拉节点PU之间的连接，避免第一电压端VSD向上拉节点PU充电。
进一步地，如图5所示，所述第二下拉电路120包括第十一晶体管T11和第十二晶体管T12；
所述第十一晶体管T11的控制极与所述下拉节点PD连接，所述第十一晶体管T11的第一极与所述上拉节点PU连接，所述第十一晶体管T11的第二极与所述第十二晶体管T12的第一极连接；
所述第十二晶体管T12的控制极与所述第十二晶体管T12的第一极连接，所述第十二晶体管T12的第二极与所述第二电压端VDS连接。
在第二下拉电路120工作的情况下，第一电压信号为高电位，第二电压信号为低电位。
第十一晶体管T11的控制极受到下拉节点PD的电位的控制，导通第十一晶体管T11的第一极与第十一晶体管T11的第二极之间的连接，上拉节点PU的电位传输至第十二晶体管T12的控制极。第十二晶体管T12的控制极受到上拉节点PU的电位的控制，导通第十二晶体管T12的第一极与第十二晶体管T12的第二极之间的连接，从而实现上拉节点PU与第二电压端VDS之间的连接，实现对上拉节点PU的下拉。
其中，第十二晶体管T12还能够在第二下拉电路120不工作、第一下拉电路110工作时，确保上拉节点PU只会被第一下拉电路110下拉，而不会导通第二电压端VDS和上拉节点PU之间的连接，避免第二电压端VDS向上拉节点PU充电。
进一步地，所述扫描方向控制电路150包括第十三晶体管T13、第一电容C1和扫描方向控制器151；
所述第十三晶体管T13的控制极与检测信号端Check连接，所述第十三晶体管T13的第二极与所述扫描方向控制器的输入端连接，所述第十三晶体管T13的第一极与所述上拉节点PU连接；
第一电容C1的一端与所述十三晶体管T13的第二极连接，第一电容C1的另一端与接地端GND连接；
所述扫描方向控制器151的第一输出端与所述第一电压端VSD连接，所述扫描方向控制器151的第二输出端与所述第二电压端VDS连接，所述扫描方向控制器151用于基于所述扫描方向控制器151的输入端接收到的电压信号的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
本实施例中，通过检测信号端Check在上拉节点未充电阶段向第十三晶体管T13的控制极提供检测信号，控制第十三晶体管T13的第一极与第十三晶体管T13的第二极之间导通，从而扫描方向控制器151与上拉节点PU之间导通，扫描方向控制器151从而能够检测上拉节点PU的电位。
如图1b所示，上述上拉节点PU包括第一次提升电位的输入阶段I、在第一次提升电位后进一步提升电位的输出阶段Ⅱ、从第二次提升电位后的复位阶段Ⅲ、以及维持复位后电位的输出截止保持阶段Ⅳ。上述上拉节点未充电阶段包括复位阶段Ⅲ和输出截止保持阶段Ⅳ，即对应图1b中上拉节点PU的电位低于0V的时间段。通过在上拉节点未充电阶段检测上拉节点PU的电位，若检测到上拉节点PU的电位低于0V，则可以认为上拉节点PU的电位下拉正常，无需切换扫描方向；若检测到上拉节点PU的电位高于0V，则可以认为上拉节点PU的电位下拉异常，需要切换扫描方向。
需要说明的是，上述0V只是举例说明，还可以是-1V、-0.5V等等，此处不作限定。
上述切换扫描方向，即改变第一电压端VSD提供的第一电压信号的电位和第二电压端VDS提供的第二电压信号的电位。
在第一电位为高电位，第二电位为低电位时，上述将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位，相当于将第一电压信号的电位由高电位切换为低电位，且将第二电压信号的电位由低电位切换为高电位。
在第一电位为低电位，第二电位为高电位时，上述将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位，相当于将第一电压信号的电位由低电位切换为高电位，且将第二电压信号的电位由高电位切换为低电位。
以第一电位为低电位、第二电位为高电位时移动寄存器单元正扫为例，如图6所示，显示时间段①内第二电压信号为高电平，第一电压信号、清屏信号GCL和低电平信号VGL低电平，此时第一晶体管T1、第二晶体管T2和第十晶体管T10工作，第五晶体管T5、第六晶体管T6和第十一晶体管T11不工作。可等效为10T1C GOA模型的工作过程，其中，空闲(Blanking)时间段②，第二电压信号和低电平信号VGL低电平，第一电压信号和清屏信号GCL高电平，此时第十一晶体管T11工作，在Blanking时间段②对上拉节点PU放电。
以第一电位为高电位、第二电位为低电位时移动寄存器单元反扫为例，如图7所示，显示时间段①内第一电压信号为高电平，第二电压信号、清屏信号GCL和低电平信号VGL低电平，此时第五晶体管T5、第六晶体管T6和第十一晶体管T11工作，第一晶体管T1、第二晶体管T2和第十晶体管T10不工作。可等效为10T1C GOA模型的工作过程，其中，Blanking时间段②，第一电压信号和低电平信号VGL低电平，第二电压信号和清屏信号GCL高电平，此时第九晶体管T9工作，在Blanking时间段②对上拉节点PU放电。
需要说明的是，本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例还提供一种如上所述的移位寄存器单元的工作方法，所述方法包括：
步骤801：在上拉节点未充电阶段，利用所述扫描方向控制电路检测所述上拉节点的电位值；
步骤802：若所述上拉节点的电位值高于预设电位值，则利用所述扫描方向控制电路将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
上述上拉节点未充电阶段，即对应图1b中上拉节点PU的电位低于0V的时间段。通过在上拉节点未充电阶段检测上拉节点PU的电位，若检测到上拉节点PU的电位低于预设电位值，则可以认为上拉节点PU的电位下拉正常，无需切换扫描方向；若检测到上拉节点PU的电位高于预设电位值，则可以认为上拉节点PU的电位下拉异常，需要切换扫描方向。
需要说明的是，上述预设电位值可以是0V，也可以是-1V，还可以是-0.5V等等，此处不作限定。
上述切换扫描方向，即改变第一电压端VSD提供的第一电压信号的电位和第二电压端VDS提供的第二电压信号的电位。
在第一电位为高电位，第二电位为低电位时，上述将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位，相当于将第一电压信号的电位由高电位切换为低电位，且将第二电压信号的电位由低电位切换为高电位。
在第一电位为低电位，第二电位为高电位时，上述将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位，相当于将第一电压信号的电位由低电位切换为高电位，且将第二电压信号的电位由高电位切换为低电位。
本发明实施例还提供一种栅极驱动电路，包括如上所述的移位寄存器单元。
本发明实施例还提供了一种显示装置，包括如上所述的像素电路。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (9)

1.一种移位寄存器单元，其特征在于，包括：
第一下拉电路，用于在下拉节点的电位的控制下控制上拉节点与第一电压端之间连通；
第二下拉电路，用于在所述下拉节点的电位的控制下控制所述上拉节点与第二电压端之间连通；
第一下拉节点控制电路，用于根据所述上拉节点的电位和所述第二电压端提供的第二电压信号控制所述下拉节点的电位；
第二下拉节点控制电路，用于根据所述上拉节点的电位和所述第一电压端提供的第一电压信号控制所述下拉节点的电位；
扫描方向控制电路，用于基于所述上拉节点的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位；
所述第一下拉节点控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
所述第一晶体管的控制极和第一极均与所述第二电压端连接，所述第一晶体管的第二极与所述第二晶体管的控制极连接；
所述第二晶体管的第一极与所述第二电压端连接，所述第二晶体管的第二极与所述下拉节点连接；
所述第三晶体管的控制极与所述上拉节点连接，所述第三晶体管的第一极与所述第一晶体管的第二极连接，所述第三晶体管的第二极与低电平信号端连接；
所述第四晶体管的控制极与所述上拉节点连接，所述第四晶体管的第一极与所述下拉节点连接，所述第四晶体管的第二极与低电平信号端连接。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二下拉节点控制电路包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第五晶体管的控制极和第一极均与所述第一电压端连接，所述第五晶体管的第二极与所述第六晶体管的控制极连接；
所述第六晶体管的第一极与所述第一电压端连接，所述第六晶体管的第二极与所述下拉节点连接；
所述第七晶体管的控制极与所述上拉节点连接，所述第七晶体管的第一极与所述第一晶体管的第二极连接，所述第七晶体管的第二极与低电平信号端连接；
所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与所述下拉节点连接，所述第八晶体管的第二极与低电平信号端连接。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第三晶体管复用为所述第七晶体管，所述第四晶体管复用为所述第八晶体管。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉电路包括第九晶体管和第十晶体管；
所述第九晶体管的控制极与所述下拉节点连接，所述第九晶体管的第一极与所述上拉节点连接，所述第九晶体管的第二极与所述第十晶体管的第一极连接；
所述第十晶体管的控制极与所述第十晶体管的第一极连接，所述第十晶体管的第二极与所述第一电压端连接。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二下拉电路包括第十一晶体管和第十二晶体管；
所述第十一晶体管的控制极与所述下拉节点连接，所述第十一晶体管的第一极与所述上拉节点连接，所述第十一晶体管的第二极与所述第十二晶体管的第一极连接；
所述第十二晶体管的控制极与所述第十二晶体管的第一极连接，所述第十二晶体管的第二极与所述第二电压端连接。
6.根据权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述扫描方向控制电路包括第十三晶体管、电容和扫描方向控制器；
所述第十三晶体管的控制极与检测信号端连接，所述第十三晶体管的第二极与所述扫描方向控制器的输入端连接，所述第十三晶体管的第一极与所述上拉节点连接；
所述电容的一端与所述十三晶体管的第二极连接，所述电容的另一端与接地端连接；
所述扫描方向控制器的第一输出端与所述第一电压端连接，所述扫描方向控制器的第二输出端与所述第二电压端连接，所述扫描方向控制器用于基于所述扫描方向控制器的输入端接收到的电压信号的电位将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
7.一种如权利要求1-6中任一项所述的移位寄存器单元的工作方法，其特征在于，所述方法包括：
在上拉节点未充电阶段，利用所述扫描方向控制电路检测所述上拉节点的电位值；
若检测到的所述上拉节点的电位值高于预设电位值，则利用所述扫描方向控制电路将第一电压信号的电位由第一电位切换为第二电位，且将第二电压信号的电位由第二电位切换至第一电位。
8.一种栅极驱动电路，其特征在于，包括如权利要求1-6中任一项所述的移位寄存器单元。
9.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动电路。
CN201910733706.1A 2019-08-09 2019-08-09 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 Active CN110428789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910733706.1A CN110428789B (zh) 2019-08-09 2019-08-09 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910733706.1A CN110428789B (zh) 2019-08-09 2019-08-09 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN110428789A CN110428789A (zh) 2019-11-08
CN110428789B true CN110428789B (zh) 2021-11-02

Family

ID=68415223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910733706.1A Active CN110428789B (zh) 2019-08-09 2019-08-09 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN110428789B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201715A1 (zh) * 2022-04-22 2023-10-26 京东方科技集团股份有限公司 栅极驱动电路、显示面板、驱动方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575306A (zh) * 2014-10-09 2016-05-11 群创光电股份有限公司 显示器面板与双向移位寄存器电路
CN106409259A (zh) * 2016-11-10 2017-02-15 信利（惠州）智能显示有限公司 双向移位寄存器、多级串接移位寄存装置和液晶显示面板
CN106710513A (zh) * 2017-03-21 2017-05-24 上海中航光电子有限公司 一种栅极扫描电路以及显示面板
CN109377934A (zh) * 2018-12-27 2019-02-22 厦门天马微电子有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN109616048A (zh) * 2019-01-31 2019-04-12 重庆京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085152B1 (ko) * 2013-07-24 2020-03-06 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575306A (zh) * 2014-10-09 2016-05-11 群创光电股份有限公司 显示器面板与双向移位寄存器电路
CN106409259A (zh) * 2016-11-10 2017-02-15 信利（惠州）智能显示有限公司 双向移位寄存器、多级串接移位寄存装置和液晶显示面板
CN106710513A (zh) * 2017-03-21 2017-05-24 上海中航光电子有限公司 一种栅极扫描电路以及显示面板
CN109377934A (zh) * 2018-12-27 2019-02-22 厦门天马微电子有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN109616048A (zh) * 2019-01-31 2019-04-12 重庆京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
CN110428789A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
US10269282B2 (en) Shift register, gate driving circuit, display panel and driving method
US11302276B2 (en) Gate drive circuit, touch display device and driving method
US9459730B2 (en) Shift register unit, display device and driving method
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US11749154B2 (en) Gate driver on array circuit and display panel
US11062654B2 (en) Shift register unit, gate driving circuit, display device and driving method
CN109147641B (zh) 关机残影消除电路、移位寄存器单元和显示装置
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US10777118B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
US20190295674A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Device
US11176863B2 (en) Shift register unit, gate driving circuit and display device
US20180122315A1 (en) Shift register and method for driving the same, gate driving circuit, and display apparatus
CN110136628B (zh) 防黑屏电路及方法、驱动电路、显示装置
CN109461402B (zh) 移位寄存器单元、驱动方法和显示装置
EP3427135B1 (en) Reset circuit, shift register unit, and gate scanning circuit
CN109215552B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN112927645B (zh) 驱动电路、驱动方法和显示装置
CN107909960B (zh) 移位寄存器单元、移位寄存器电路及显示面板
CN110428789B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN108717844B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant