KR20130035271A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20130035271A
KR20130035271A KR1020137004220A KR20137004220A KR20130035271A KR 20130035271 A KR20130035271 A KR 20130035271A KR 1020137004220 A KR1020137004220 A KR 1020137004220A KR 20137004220 A KR20137004220 A KR 20137004220A KR 20130035271 A KR20130035271 A KR 20130035271A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin film
resistant resin
heat resistant
manufacturing
Prior art date
Application number
KR1020137004220A
Other languages
English (en)
Inventor
야스노리 코지마
토시아키 이타바시
Original Assignee
히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 filed Critical 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤
Publication of KR20130035271A publication Critical patent/KR20130035271A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

반전 범프나 금 범프를 이용하는 플립 칩 접속에 많이 이용되는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물을 가지는 반도체 장치에 있어서, 특히 고온 고습하에 장기간 보관 유지된 후의 접착성을 개선하고, 반도체 장치의 신뢰성을 향상시키기 위한 반도체 장치의 제조 방법, 특히 표면 개질 처리 방법을 제공한다.
반도체 소자상에 형성하는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물층을 가지는 반도체 장치에 있어서, 에폭시계 수지 화합물층을 적층하는 내열성 수지막의 표면을, 질소, 암모니아, 히드라진의 적어도 1종을 함유하는 질소 원자 함유 가스를 이용하여 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 소자상에 형성하는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물층을 가지는 반도체 장치의 제조 방법에 관한 것이다. 구체적으로는, 땜납 범프나 금 범프를 이용하는 플립 칩 접속 구조의 반도체 장치에 있어서, 반도체 소자의 표면 보호막이나 응력 완화층 등에 적합하게 사용되는 내열성 수지막과, 그 위에 적층하는 에폭시계 수지 화합물층과의 접착성, 특히 고온 고습하에 보관 유지 후의 접착성을 개선하고, 반도체 장치의 신뢰성을 향상시키기 위해서, 플라즈마를 사용하여 내열성 수지막의 표면을 개질 처리하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자의 표면 보호막, 패키지 내 다층 배선의 층간 절연막 또는 응력 완화층으로서, 뛰어난 전기 특성, 기계 특성이 요구되는 경우에는, 폴리이미드막, 폴리아미드막, 폴리아미드이미드막, 폴리벤족사졸막 등의 내열성 수지막이 사용되고 있다.
최근, 반도체 소자의 고집적화, 패키지의 경박 단소화(輕薄短小化), 땜납 리플로우나 범프 기술에 따른 표면 실장화로의 이행에 따라, 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물로 이루어지는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재와의 접착성에 대한 요구가 더욱 더 고도화하고 있다. 특히, 열사이클을 받은 후 혹은 고온 고습 환경하에 보관 유지된 후에 있어서도, 열사이클을 받기 전 혹은 고온 고습 환경하에 보관 유지되기 전의 초기값과 동등한 접착성을 가지는 것이 요구되고 있다. 내열성 수지막과 에폭시계 수지 화합물의 접착성이 불충분하다면, 제품 수명이나 수율이 저하하는 등의 문제가 발생하기 때문에, 이 대책으로서 내열성 수지를 이용한 다층막을 형성하기 전에, 내열성 수지막의 표면을, 산소, 불화 탄화수소 혹은 이들의 혼합 가스, 아르곤 등의 불활성 가스를 이용하여 플라즈마 처리하는 것이 널리 행해지고 있다.
특허 문헌 1에는, 폴리이미드막에의 산소 플라즈마 처리에 의해, 이방성 도전 필름과의 접착성을 향상시키는 기술이 개시되어 있다. 산소 플라즈마에 의해, 폴리이미드막 표면의 유기 오염물을 제거하는 것과 동시에, 표면에 관능기를 형성하여, 접합 강도를 향상시킬 수 있는 것을 나타내고 있지만, 열사이클을 받은 후나 고온 고습하에 보관 유지된 후의 접착성에 대해서는 검토되어 있지 않다. 또한, 특허 문헌 2에는, 저온 플라즈마 처리를 실시한 폴리이미드막에 접착제 조성물을 개재하여 동박을 적층 일체화한 유연한(flexible) 인쇄 배선용 기판이 개시되어 있고, 저온 플라즈마 처리에 이용하는 가스종은 불활성 가스나 산소, 일산화탄소 등의 어느 것을 사용해도 동박과의 접착성을 향상시키는 것으로 나타나 있다. 그러나, 특허 문헌 1과 마찬가지로, 열사이클을 받은 후나 고온 고습하에 보관 유지된 후의 접착성에 대해서는 검토되어 있지 않다.
또한, 비특허 문헌 1에는, 여러 가지의 가스로 플라즈마 처리한 폴리이미드막과 금속막과의 접착성이 개시되어 있다. 상기의 특허 문헌 2와 달리, 동에 대해서는 질소 가스를 이용했을 경우만 효과가 있는 것으로 나타나 있지만, 고온 고습하에서의 접착 보관 유지성에 대한 검토는 행해지지 않았다. 한편, 비특허 문헌 2에는, 폴리이미드막끼리의 접착성에 미치는 여러 가지의 가스를 이용한 플라즈마 처리의 영향이 개시되어 있다. 그러나, 특허 문헌 1 및 2와는 다르게, 산소 플라즈마 처리는 초기값의 접합 강도에도 효과가 없고, 고온 고습의 가속 시험(PCT：pressure cooker test) 후의 접착성의 개선 효과도 달성할 수 없는 것으로 나타나 있다. 또한, 질소 플라즈마 처리는, 초기값의 접합 강도의 향상 효과는 인정되지만, 고온 고습하에 100시간을 넘어 보관 유지하면 접합 강도가 급격하게 저하하고, 산소＋사불화탄소의 혼합 가스를 이용한 플라즈마 처리만이, 초기값의 접합 강도 및 고온 고습하에 장기간 보관 유지된 후의 접합 강도의 향상 효과가 인정되는 것으로 기재되어 있다.
이와 같이, 플라즈마 처리를 이용하여 내열성 수지막의 접착성을 개선하는 종래 기술은, 그 위에 적층되는 재료에 따라, 또한, 플라즈마 처리에 사용하는 가스종에 따라, 크게 다른 결과를 나타내고 있다. 이것은, 최근의 반도체 장치에 요구되는 내열성 수지막의 접착성에 대한 고도의 요구에 대해서, 명확한 지침을 주는 정도에는 이르지 않았다. 게다가, 플라즈마 처리의 가스종에 따라서는, 내열성 수지막표면에 탄화층과 같은 열화층(劣化層)이 형성되는 것, 내열성 수지막 표면의 웨트(wet)성이 열화하는 것, 및 이것들의 원인으로, 다음 공정에서, 작업성이 저하하고, 결함이 증가하는 등의 문제가 발생하는 것이 경험적으로 알려져 있다. 또한, 반도체 장치에서 필수적으로 사용되는 내열성 수지막과 그 위에 적층되는 에폭시계 수지 화합물 등의 접착 재료의 고온 고습하에 보관 유지된 후의 접착성은, 전혀 검토되어 있지 않다. 따라서, 종래 기술에서 이용된 플라즈마 처리를, 지금의 범프 구조 실장의 반도체 장치에 그대로 적용할 수 없다.
특허 문헌 1：일본 특허공개공보 제2003-73862호 특허 문헌 2：일본 특허공개공보 제2003-163451호
비특허 문헌 1：Polymer Preprint, Japan Vol.38, NO.11호, pp3708-3710(1989) 비특허 문헌 2：전자 정보 통신 학회 논문지, C-Ⅱ, Vol. J74-C-Ⅱ, No.6, pp489-497(1991)
본 발명은, 종래 기술이 가지는 상기의 과제에 비추어, 반전 범프나 금 범프를 이용하는 플립 칩 접속에 많이 쓰이는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물을 가지는 반도체 장치에 있어서, 특히 고온 고습하에 장기간 보관 유지된 후의 접착성을 개선하고, 반도체 장치의 신뢰성을 향상시키기 위한 반도체 장치의 제조 방법, 특히 표면 개질 처리 방법을 제공하는 것을 목적으로 한다.
본 발명자 등은, 상기 목적을 달성하기 위해서 예의 연구한 결과, 종래의 플라즈마 처리에 의한 표면 개질 기술은, 내열성 수지막의 표면을 소수성으로 하는 것에 따른 흡습 열화의 방지와 물리적으로 요철을 부여하는 것에 의한 접착성의 개선을 의도하고 있고, 이러한 표면 개질 메카니즘에서는, 고온 고습하에 보관 유지된 후에 있어서의 내열성 수지막의 접착성 개선에는 한계가 있는 것, 그것에 대신하여, 에폭시계 수지 화합물을 적층하는 공정 전에, 반도체 소자의 제조 장치 중에서 질소 원자 함유 가스를 이용하는 추가적인 플라즈마 처리를 실시하는 것으로, 그 이전의 공정에 있어서의 플라즈마 처리에 따르지 않고, 내열성 수지막에 화학적으로 안정한 치환기를 도입할 수 있는 것, 그리고 이 화학적으로 안정한 치환기가 고온 고습하에 보관 유지된 후에 있어서의 내열성 수지막의 접착성 개선에 매우 큰 효과를 발휘하고, 내열성 수지막표면의 웨트성도 개선할 수 있다는 것을 지견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 반도체 소자상에 형성하는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물층을 가지는 반도체 장치에 있어서, 에폭시계 수지 화합물층을 적층하는 내열성 수지막의 표면을, 질소, 암모니아, 히드라진의 적어도 1종을 함유 하는 질소 원자 함유 가스를 이용하여 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명에 있어서는, 플라즈마 처리를, 상기 질소 원자 함유 가스와 수소 또는 불활성 가스를 포함하는 혼합 가스 중에서, 질소 원자 함유 가스의 비율이 20~100 용량%인 가스 중에서 실시할 수 있다. 또한, 반도체 소자상에 형성하는 내열성 수지막은, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸, 벤조시클로부텐, 또는 이러한 코폴리머로부터 선택되는 화합물을 1종 이상 포함하는 막인 것이 바람직하다. 또한, 플라즈마 처리를, 반도체 가공용으로 사용되는 드라이 에칭 장치 중에서 실시하는 것이 바람직하고, 드라이 에칭 장치의 계 내의 압력이 0.5Pa로부터 상압(常壓)인 범위인 것이 보다 바람직하다. 또한, 본 발명에 있어서, 내열성 수지막상에 적층하는 에폭시계 수지 화합물층은, 언더필재, 필름재, 접착재 또는 봉지재인 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법(표면 개질 처리 방법)에 의하면, 반도체 소자의 표면 보호막, 패키지 내 다층 배선의 층간 절연막 및 응력 완화층으로서 사용되는 내열성 수지막에, 에폭시계 수지 화합물로 이루어지는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재를 적층했을 경우에, 이들 적층 접합부는, 초기값의 접합 강도는 물론이고, 고온 고습 환경하에서 장기간 보존되어도 접착성이 양호하고, 장기간에 걸쳐 신뢰성이 높은 반도체 장치를 얻을 수 있는 효과를 나타낸다. 또한, 내열성 수지막표면의 웨트성도 개선할 수 있으므로, 내열성 수지막을 형성한 반도체의 기판상에, 에폭시계 수지 화합물을 적층할 때의 도공성이나 적층성이 좋고, 이 때문에 결함을 감소할 수 있는 효과를 나타낸다.
［도 1］본 발명에 있어서의 반도체 장치의 구조의 일례를 나타내는 도면이다.
발명을 실시하기 위한 최선의 형태
본 발명을 대상으로 하는 반도체 장치의 구조를, 도면 1에 일례로서 나타내고, 내열성 수지막에 에폭시계 수지 언더필재를 적용한 반도체 장치를 참조하면서 설명한다. 반도체 소자(1)은 통상 실리콘 등의 기판, 웨이퍼상에 공지의 방법으로 형성되고, 그 표면에는 표면 보호, 응력 완화, 다층 배선의 절연을 목적으로 하여 단층 또는 다층으로 폴리이미드 등의 내열성 수지막(2)가 형성되어 있다. 이 내열성 수지막(2)에는 신호나 전력을 공급하는 전극이 미리 형성되어 있고, 그 위에 실장 기판(5)의 접속용으로 반전 범프(3)가 형성된다. 통상, 여기까지의 공정은 웨이퍼 상태로 제조되고, 실장시에는 개편(個片)의 다이에 떼어내져, 실장 기판(5)에 위치를 맞춘 후, 리플로우로(瀘) 등에서 접합한다. 그리고 나서, 반도체 장치의 신뢰성 향상이나 내낙하성 향상을 목적으로 하여 언더필재(4)를 주입시키고, 경화 처리를 실시하여 실장 기판과 강고하게 접합한다. 본 발명의 질소 원자 함유 가스에 의한 플라즈마 표면 개질 처리는, 예를 들면, 상기 제조 공정의 범프 형성 후 웨이퍼 상태에서 처리된다.
본 발명에서 사용하는 내열성 수지는, 예를 들면, 일반식(1)
Figure pat00001
(식 중, R1 및 R2는 방향족 환상기, 지방족 환상기 또는 그것들을 포함하는 쇄상의 기를 나타낸다.)
로 표시되는 반복 단위를 가지는 폴리이미드 화합물이며, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸, 벤조시클로부텐 및 그들의 코폴리머 등을 들 수 있다. 또한, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로부터 선택되는 적어도 1종의 폴리머의 전구체도 사용할 수 있다. 이 때, 미리 감광성 처리된 폴리이미드, 폴리벤족사졸 등을 사용하는 것도 가능하다. 시판되고 있는 내열성 수지 화합물로서, 히타치 화성 듀퐁 마이크로 시스템즈(주)제조의 HD4000 시리즈, HD8800 시리즈, PIQ 시리즈 등을 들 수 있다.
본 발명의 내열성 수지가 감광성 수지의 경우, 수지 조성물은, 예를 들면, 회전 도포로 실리콘 기판상에 스핀 코트되고, 핫 플레이트상에서 용매를 증산시켜 프리베이크막을 얻는다. 얻어진 프리베이크막에 초고압 수은등을 광원으로 하는 노광 장치로, 예를 들면, 전극부를 개구(開口)하기 위해서 소정의 마스크 패턴을 프린트(print)하고, 그렇게 한 후에 현상액으로 패들 또는 스프레이 현상을 실시하여 릴리프 패턴을 얻는다. 얻어진 패턴 형성된 기판을 질소 분위기의 오븐 또는 큐어로에서 가열 처리를 실시하는 것으로 환화(環化) 반응시켜, 내열성 수지막을 얻는다. 이어서, 얻어진 내열성 수지막상에 스패터링법이나 도금법으로 UBM(언더 범프 메탈)이나 재배선층으로 이루어지는 금속막을 형성한다. 다층의 반도체 장치의 경우는, 재배선층을 형성한 후에, 상기의 내열성 수지막을 반복하여 도공하고 전극부를 형성한다. 이와 같이 하여 내열성 수지막 표면에 땜납 또는 금 등을 사용하여 범프를 형성하고, 후술하는 플라즈마 처리를 실시하고, 예를 들면, 플립 칩법으로 기판에 실장에 제공한다. 이 때, 땜납 범프의 경우는 실장 기판에 접속 후, 그 틈새에 언더필재를 주입, 경화하는 방법이 일반적이다. 스터드 범프, Ni-Au범프 등으로는 범프 형성 후, 후술하는 플라즈마 처리를 실시하고 나서 접착 필름 또는 페이스트를 개재하여 실장 기판에 열압착하는 방법 등이 이용되고 있다.
본 발명에 있어서, 내열성 수지막 상에, 에폭시계 수지 화합물로 이루어지는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재를 적층하는 경우, 1분자 내에 2개 이상의 옥실란환을 가지는 화합물, 즉, 에폭시계 수지 화합물이면, 특별히 한정되지 않고 사용할 수 있다. 시판되고 있는 에폭시계 수지 화합물로서 나믹스(주) 제조의 U8400 시리즈나 히타치 화성(주)제조 CEL-C-3700 시리즈 등을 들 수 있다.
언더필재, 필름재, 접착재, 봉지재 등의 패키지재는, 액상이나 페이스트상의 것이어도, 필름이나 분체 등의 고체상의 것이어도 좋고, 이들은, 도포, 첩부, 봉지 등의 공지의 수법에 따라 적층할 수 있다.
에폭시계 수지 화합물은, 예를 들면, 언더필재의 경우는 실장 기판과 플립 칩의 사이에 주입된 후 가열 경화처리를 실시하고, 필름재의 경우는 내열성 수지막에 압착된 후에 가열 경화 처리를 실시하여, 내열성 수지막과 강고하게 접합된다. 특히 언더필재인 경우는, 접합되는 내열성 수지막의 표면의 웨트성이 나쁘면, 주입 시간이 길어지고 작업성이 저하하며, 보이드 발생에 따른 수율의 저하나 신뢰성의 저하가 염려된다. 게다가, 반도체 소자와 실장 기판과의 접착성이 나쁘면, 예를 들면, 금 범프제품에서는 도통불량이 생기고, 땜납 범프제품에 있어서도 낙하 충격 내성이 나빠지는 등의 문제가 발생하므로, 내열성 수지막 표면의 웨트성이나, 내열성 수지막과 에폭시계 수지 화합물의 접착성은 매우 중요하다.
플라즈마 처리에 사용하는 장치로서는, 반응에 사용하는 가스의 공급부와 배기부를 구비한 일반적인 플라즈마 장치를 사용할 수 있지만, 반도체의 가공용으로 사용되는 드라이 에칭 장치를 사용하는 것이 바람직하다. 반도체 가공용의 드라이 에칭 장치를 사용하면, 반도체 장치를 개편으로 절단하지 않아도 반도체 장치 제조 라인 중에서, 기판인 그대로 일관 처리가 가능해진다. 플라즈마 처리 반응실의 내부에 내열성 수지막을 성막한 기판을 재치(載置)하고, 반응 실내부 또는 외부로부터 전계(電界)를 인가(印加)하고, 공급된 가스를 저온에서 활성화하여, 표면 처리를 실시한다.
플라즈마 처리에 사용하는 가스는, 질소, 암모니아, 히드라진으로 이루어지는 군으로부터 선택되는 질소 원자를 함유하는 가스종을 적어도 1종을 포함하고, 질소 또는 암모니아가 보다 바람직하다. 또한, 질소 원자를 함유하는 가스종은, 헬륨이나 아르곤 등의 불활성 가스나 수소를 포함할 수 있지만, 본 발명의 플라즈마 처리에 사용하는 가스 중의 질소 원자를 함유하는 가스종의 비율은 20~100용량%인 것이 바람직하다. 또한, 질소 원자를 함유하는 가스종은, 산소나 불화 탄화수소를 함유하지 않거나, 함유하는 경우는 산소나 불화 탄화수소의 비율을 50% 이하로 하는 것이 바람직하다.
이러한 질소 원자 함유 가스를 사용하여 플라즈마 처리를 실시하면, 내열성 수지막의 표면에 아미드(-NH-), 아민(-NH2) 등의 관능기가 형성된다(비특허 문헌 1). 이러한 관능기는, 내열성 수지막끼리의 적층에서는, 고온 고습하에 보관 유지된 후의 접착성을 개선하는 것은 달성되지 않는다(비특허 문헌 1). 그러나, 내열성 수지막상에 에폭시계 수지 화합물을 적층하는 경우는, 고온 고습하에 보관 유지된 후의 접착성을 현저하게 개선한다. 이것은, 내열성 수지막의 표면에 플라즈마 처리로 형성되는 아미드(-NH-), 아민(-NH2) 등의 관능기가, 에폭시계 수지 화합물의 옥실란환의 반복 구조와 강고한 화학 결합을 형성한다고 생각할 수 있다. 이것이, 내열성 수지막상에 에폭시계 수지 화합물을 적층하는 경우에, 뛰어난 초기값의 접합 강도에 더하여, 수소결합에서는 얻을 수 없는 고온 고습하에 보관 유지된 후의 접착성을 확보할 수 있는 이유라고 생각할 수 있다.
플라즈마 처리는, 상기의 질소 원자 함유 가스, 또는 질소 원자 함유 가스와 불활성 가스 혹은 수소 가스와의 혼합 가스를 도입한 후, 압력을 일정하게 유지하면서 고주파를 인가하고 일정시간 플라즈마 방전을 발생시킨다. 계 내의 프로세스 압력은 0.5Pa로부터 상압의 범위이며, 바람직하게는 50~700Pa이다. 플라즈마 발생 장치의 형식, 전원 주파수, 가스의 종류에 따라서, 적용할 수 있는 압력이 바뀌지만, 계 내의 압력이 상기 범위 내에 있으면, 플라즈마 방전을 유지할 수 있고, 표면 개질 처리를 양호하게 실시할 수 있다. 처리 시간은, 0.1~60분이며, 한 장씩 처리하는 매엽식 장치인 경우, 바람직하게는 0.5분~5분이다. 인가하는 전력, 바이어스 전압, 기판 온도 등 그 외의 조건은 공지의 방법을 사용할 수 있지만, 바람직하게는 양호한 표면을 유지하기 위해서, 기판 바이어스 또는 자기 바이어스 전압을 -200V 이하, 기판 온도를 200℃ 이하로 하는 것이 바람직하다.
또한, 본 발명은, 상기와 같이, 질소 원자 함유 가스로 플라즈마 처리를 실시하는 것에 의해, 내열성 수지막의 표면에 접착성 개선에 기여하는 관능기를 형성시키는 것이지만, 이 때, 내열성 수지막표면의 오염물이나 열화층의 제거, 표면의 요철성 개선 등을 목적으로, 예를 들면, 산소, 산소/사불화 탄소 혼합 가스 등으로 우선 플라즈마 처리를 실시하고, 이어서, 접착성 개선에 유효한 관능기 도입을 목적으로 하여, 본 발명의 질소 원자 함유 가스로 플라즈마 처리를 연속 또는 비연속으로 실시할 수 있다. 또한, 이 때 중요한 것은, 최종의 플라즈마 처리는, 질소 원자 함유 가스로 플라즈마 처리를 실시하는 것이다.
본 발명에 의해 내열성 수지막의 표면 개질 처리가 이루어진 반도체 소자는, 양호한 표면을 유지하기 때문에, 청정하면서 저습도인 환경에서 보관하고, 바람직하지는 6개월 이내에, 다음 공정에서, 본 발명에서 사용하는 옥실란환의 반복 구조를 가지는 화합물, 즉, 에폭시계 수지 화합물로 이루어지는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재를 적층한다. 다음 공정까지의 방치 시간이 길었던 경우에서도 그대로 적층할 수 있지만, 사전에 재차 질소 원자 함유 플라즈마 처리를 반복하거나, 혹은 흡착한 수분을 방출하기 위한 가열 처리 등을 실시할 수도 있다. 다만, 산소나 불화 탄화수소, 불활성 가스 등을 사용하여 플라즈마 처리를 실시한 채로는, 본 발명에 따른 표면에 내열성 수지막 표면에 형성한 관능기가 소실하므로, 소기의 성능을 얻을 수 없다.
적층에 이용하는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재는, 액상이나 페이스트상인 것이어도, 필름이나 분체 등의 고체상인 것이어도 좋고, 도포, 첩부, 봉지 등의 공지의 수법에 의해 적층 처리할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 상기한 바대로, 질소 원자 함유 가스로 플라즈마 표면 개질 처리가 이루어진 표면에, 에폭시계 수지 화합물로 이루어지는 언더필재, 필름재, 접착재, 봉지재 등의 패키지재를 적층 처리하는 공정을 제외한 공정은, 반도체 장치의 제조 방법에 이용되는 통상의 방법을 이용할 수 있다.
실시예 및 비교예
이하, 실시예에 의해 본 발명을 설명하지만, 이러한 실시예의 설명은 본 발명의 예시이며, 본 발명의 범위를 한정하는 것은 아니다. 또한, 이하의 실시예에서는, 폴리이미드 전구체 수지를 경화 처리한 후에, 질소 원자 함유 가스의 존재하에서의 고주파 플라즈마 처리에 따른 표면 개질 처리를 실시하고, 이 위에 에폭시계 수지 언더필재를 적층한 예를 나타낸다.
(실시예 1)
자기 접착성의 폴리이미드 전구체 수지 니스(히타치 화성 듀퐁 마이크로 시스템즈(주)제조 HD4000)를 5인치 실리콘 기판상에 약 3g 적하하고 3800 회전 30초로 스핀 코트 했다. 폴리이미드 전구체 수지 니스를 도포한 실리콘 기판은 80℃와 90℃로 유지한 핫 플레이트 상에서 각각 100초 가열 베이크하여 용매를 증산시키고, 막두께 10㎛의 폴리이미드 전구체 도막을 형성했다. 이 기판을 질소 분위기의 로체(瀘體)에서 375℃, 60분 가열하여 탈수 축합반응을 실시하고, 막두께 약 5㎛의 폴리이미드 수지막 기판을 얻었다. 표면 개질 처리는, 처음에, 실공정의 잔사제거를 상정하여, 얻어진 폴리이미드 수지막 기판을 일본진공(주)제조의 플라즈마 에칭 장치(CSE-1110)를 이용하여, 진공인장 후, 85%/15% 용량비의 산소/사불화 메탄 혼합 가스를 총유량 25cc/분으로 흘리면서, 계 내 압력 10Pa, 고주파 전력 100W에서 2분간 플라즈마 처리를 실시하고, 혼합 가스를 배기한 후, 대기 중으로 되돌렸다. 이어서, 같은 장치를 이용하여, 진공인장 후, 질소 100%용량비의 질소 가스를 총유량 25cc/분으로 흘리면서, 계 내 압력 10Pa, 고주파 전력 100W에서 2분간 플라즈마 처리를 실시했다. 폴리이미드 수지막 기판은 여러 개 준비하고, 반수는 플라즈마 처리 후의 폴리이미드 막표면의 웨트성의 측정에 사용했다.
웨트성의 평가는, 쿄와계면과학(주)제조 CA-D형 접촉각계를 이용하여, 폴리이미드 수지막 기판에 실린지를 이용하여 순수를 적하하고, 접촉각을 구했다. 반수는 에폭시계 수지 화합물로 이루어지는 언더필재와의 접합 강도 측정을 실시하기 위해, 다이아몬드 커터 부착 다이서로 1cm각으로 자르고, 동일한 1cm각의 틀을 기판상에 놓아 열경화형 에폭시계의 언더필재(나믹스(주)제조 8439-1)를 충전하고, 80℃의 핫 플레이트 상에서 프리베이크를 행한 후, 150℃의 오븐에서 60분 경화 처리를 실시하고, 틀을 제거하여 샘플편으로 했다. 샘플편은 복수개 준비하고, 반수는 또한 131℃, 85RH%의 가온 가습 시험기에 168시간 투입하고, 미처리 샘플과 함께 접합 강도 시험기에 의해 접합 강도와 파괴 모드의 비교 평가를 실시했다. 접합 강도의 측정에는 Dage사 제조 Series4000접합 강도 시험기를 이용하여, 상온에서의 접합 강도(전단 파괴 강도)의 측정과 확대경을 이용한 목시 검사로 파괴 모드의 관찰을 실시했다. 결과를 표 1에 나타낸다.
(실시예 2)
실시예 1과 동일하게 하여 제작한 플라즈마 처리를 끝낸 폴리이미드 수지막 기판을, 실온 대기 중에서 6개월 방치한 후, 실시예 1과 동일하게 하여, 샘플편을 제작하고, 접합 강도의 측정과 파괴 모드의 관찰을 실시했다. 결과를 표 1에 나타낸다.
(실시예 3)
질소 가스에 대신하여, 질소와 수소 3~10용량%의 혼합 가스인 포밍가스 100%용량비의 가스를 사용한 것을 제외하고, 실시예 1과 동일하게 하여 플라즈마 처리를 실시하고, 샘플편을 제작하여, 접합 강도의 측정과 파괴 모드의 평가, 및 웨트성의 평가를 실시했다. 결과를 표 1에 나타낸다.
(비교예 1)
실시예 1과 동일하게 하여 제작한 막두께 약 5㎛ 폴리이미드 수지막 기판에, 잔사 처리를 위한 플라즈마 처리 및 질소 원자 함유 가스 중에서의 플라즈마 처리를 하지 않고 샘플편을 제작하여, 이 샘플편에 대해서, 실시예 1과 동일하게 하여, 접합 강도의 측정과 파괴 모드의 평가, 및 웨트성 평가를 실시했다. 결과를 표 1에 나타낸다.
(비교예 2)
실시예 1과 동일하게 하여 제작한 막두께 약 5㎛의 폴리이미드 수지막 기판에, 잔사 처리를 위한 플라즈마 처리를 실시한 후에, 질소 원자 함유 가스로 플라즈마 처리를 하지 않고 샘플편을 제작하여, 이 샘플편에 대해서, 실시예 1과 동일하게 하여, 접합 강도의 측정과 파괴 모드의 평가, 및 웨트성 평가를 실시했다. 결과를 표 1에 나타낸다.
(비교예 3)
실시예 1과 동일하게 하여 제작한 막두께 약 5㎛의 폴리이미드 수지막 기판에, 잔사 제거를 위한 플라즈마 처리를 실시한 후, 야마토 과학제 산소 플라즈마 장치(제품번호 PC101A)를 이용하여, 산소 100%용량비의 산소 가스를 유량 100cc/분으로 흘리면서, 계 내 압력 133Pa, 고주파 전력 400W로 5분간 플라즈마 처리를 실시한 것을 제외하고, 실시예 1과 동일하게 하여, 샘플편을 제작하고, 접합 강도의 측정과 파괴 모드의 평가, 및 웨트성 평가를 실시했다. 결과를 표 1에 나타낸다.
(비교예 4)
실시예 1과 동일하게 하여 제작한 막두께 약 5㎛의 폴리이미드 수지막 기판에, 잔사 제거를 위한 플라즈마 처리를 실시한 후, 질소 가스에 대신하여, 사불화 메탄 100%용량비의 사불화 메탄가스를 이용한 것을 제외하고, 실시예 1과 동일하게 하여 플라즈마 처리를 실시하고, 샘플편을 제작하여, 접합 강도의 측정과 파괴 모드의 평가, 및 웨트성 평가를 실시했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pat00002
표 1에 나타낸 바와 같이, 질소 가스 중에서 플라즈마 처리를 실시했을 경우(실시예 1), 131℃, 85Rh%의 가습 가온 가속 시험의 후에도, 접합 강도의 저하가 적고, 또한, 파괴 모드는, 모두 적층한 에폭시계 언더필재의 응집 파괴였다. 또한, 질소 가스에 대신하여, 질소와 수소의 혼합 가스인 포밍가스를 이용했을 경우(실시예 3)에서도, 131℃, 85Rh%의 가습 가온 가속 시험 후의 파괴 모드는 에폭시계 수지 언더필재의 응집 파괴였다. 폴리이미드막 표면의 웨트성에 있어서는, 질소 가스로 플라즈마 처리를 실시했을 경우(실시예 1)는, 일반적으로 친수성 처리로서 많이 이용되는 산소 플라즈마 처리(비교예 3)와 동등 이상의 웨트성을 나타내고, 특히 적층하는 에폭시계 수지 화합물이 액상이나 페이스트상의 경우에, 프로세스 시간을 단축할 수 있는 것 외에, 보이드의 발생을 억제하고, 접착성의 향상과 아울러 수율이나 신뢰성을 현저하게 향상하는 것을 기대할 수 있다. 또한, 질소 가스 중에서 플라즈마 처리를 실시하고, 6개월간 방치했을 경우(실시예 2)에도, 초기값으로서의 접합 강도의 저하는 적어서, 본 발명의 플라즈마 처리는 그 효과를 장기간 유지할 수 있는 것을 알 수 있다.
한편, 플라즈마 처리를 전혀 실시하지 않는 경우(비교예 1)나, 잔사 제거를 목적으로 한 사불화 탄소와 산소의 혼합 가스에 의한 플라즈마 처리만을 실시했을 경우(비교예 2), 혹은 잔사 제거 후에도 산소나 사불화 탄소로 플라즈마 처리되었을 경우(비교예 3, 4)는, 초기값의 접합 강도는 높은 수준으로 유지되고 있지만, 131℃, 85Rh%의 조건으로 가습 가온 가속 시험을 실시하면, 접합 강도가 저하한다. 또한, 파괴 모드는, 폴리이미드막과 언더필재와의 계면파괴를 일으켜서, 접합 강도의 저하를 증명하고 있다. 산소 플라즈마 처리(비교예 3)는, 실시예 1과 거의 동등한 웨트성을 나타냈지만, 가습 가온 가속 시험 후의 접합 강도의 저하가 크다. 또한, 사불화 메탄에 의한 플라즈마 처리(비교예 4)에서는, 접촉각이 커서, 실시예 1 및 3과 비교하여 웨트성이 현저하게 나쁜 것이 관찰되었다. 이와 같이, 질소 원자 함유 가스로 플라즈마 처리를 실시하지 않는 경우는, 가습 가온 가속 시험 후의 접착성과 웨트성을 양립시킬 수 없었다.

Claims (7)

  1. 반도체 소자상에 형성하는 내열성 수지막과 그 위에 적층하는 에폭시계 수지 화합물층을 가지는 반도체 장치에 있어서, 에폭시계 수지 화합물층을 적층하는 내열성 수지막의 표면을, 질소, 암모니아, 히드라진의 적어도 1종을 함유하는 질소 원자 함유 가스를 이용하여 플라즈마 처리를 실시하고, 또한 고주파 플라즈마 처리는, 탄화층과 같은 열화층의 형성을 억제하기 위해, 플라즈마 처리 장치의 바이어스 전압 -200 V이하, 기판 온도 200℃ 이하의 저온에서 가스를 활성화하여, 내열성 수지막의 표면에 아미드 또는 아민의 관능기를 도입하여 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 플라즈마 처리를, 질소, 암모니아, 히드라진의 적어도 1종을 함유하는 질소원자함유 가스와 수소 또는 불활성 가스를 포함하는 혼합 가스 중에서 실시하는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 플라즈마 처리를, 질소, 암모니아, 히드라진의 적어도 1종을 함유하는 질소 원자 함유 가스의 비율이 20~100용량%인 가스 중에서 실시하는, 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 반도체 소자상에 형성하는 내열성 수지막이, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸, 벤조시클로부텐, 또는 이들의 코폴리머로부터 선택되는 화합물을 1종 이상 포함하는 막인, 반도체 장치의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 플라즈마 처리를, 반도체 가공용으로 사용되는 드라이 에칭 장치 중에서 실시하는, 반도체 장치의 제조 방법.
  6. 제 5항에 있어서, 드라이 에칭 장치의 계 내의 압력이 0.5Pa로부터 상압의 범위인, 반도체 장치의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 내열성 수지막상에 적층하는 에폭시계 수지 화합물층이 언더필재, 필름재, 접착재 또는 봉지재인, 반도체 장치의 제조 방법.
KR1020137004220A 2005-08-22 2006-08-22 반도체 장치의 제조 방법 KR20130035271A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005239610A JP4892209B2 (ja) 2005-08-22 2005-08-22 半導体装置の製造方法
JPJP-P-2005-239610 2005-08-22
PCT/JP2006/316345 WO2007023773A1 (ja) 2005-08-22 2006-08-22 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003171A Division KR101284512B1 (ko) 2005-08-22 2006-08-22 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130035271A true KR20130035271A (ko) 2013-04-08

Family

ID=37771518

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137004220A KR20130035271A (ko) 2005-08-22 2006-08-22 반도체 장치의 제조 방법
KR1020087003171A KR101284512B1 (ko) 2005-08-22 2006-08-22 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087003171A KR101284512B1 (ko) 2005-08-22 2006-08-22 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8975192B2 (ko)
EP (1) EP1918987B1 (ko)
JP (1) JP4892209B2 (ko)
KR (2) KR20130035271A (ko)
CN (1) CN101248520B (ko)
TW (1) TWI412090B (ko)
WO (1) WO2007023773A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7938976B2 (en) * 2007-02-27 2011-05-10 International Business Machines Corporation Method of removing graphitic and/or fluorinated organic layers from the surface of a chip passivation layer having Si-containing compounds
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
CN104051284B (zh) * 2013-03-15 2017-05-24 环旭电子股份有限公司 电子封装结构以及其制造方法
WO2016194431A1 (ja) * 2015-05-29 2016-12-08 リンテック株式会社 半導体装置の製造方法
CN104900548A (zh) * 2015-06-05 2015-09-09 华进半导体封装先导技术研发中心有限公司 低成本微凸点的制备工艺
JP2023062213A (ja) * 2020-03-23 2023-05-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
CN113540058A (zh) * 2021-06-03 2021-10-22 华润微集成电路(无锡)有限公司 一种高耐压光耦封装产品及制作方法
CN116759389A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 模拟封装模块及其制备方法、芯片封装结构的制备方法
CN116759390A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种模拟芯片及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104007A (en) 1979-02-01 1980-08-09 Kokoku Rubber Ind Adhesive anisotripic conductive substance and shorting member using same
JPS59158531A (ja) * 1983-02-28 1984-09-08 Sanken Electric Co Ltd 半導体素子の表面安定化法
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4971667A (en) * 1988-02-05 1990-11-20 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and apparatus
JP2664265B2 (ja) 1989-03-20 1997-10-15 株式会社日立製作所 金属／有機高分子合成樹脂複合体及びその製造方法
JPH03225993A (ja) 1990-01-31 1991-10-04 Hitachi Chem Co Ltd 配線板の製造法
US5522058A (en) * 1992-08-11 1996-05-28 Kabushiki Kaisha Toshiba Distributed shared-memory multiprocessor system with reduced traffic on shared bus
JPH0794540A (ja) * 1993-09-21 1995-04-07 Sony Corp 半導体装置の製造方法
DE69715203T2 (de) * 1997-10-10 2003-07-31 Bull Sa Ein Datenverarbeitungssystem mit cc-NUMA (cache coherent, non-uniform memory access) Architektur und im lokalen Speicher enthaltenem Cache-Speicher für Fernzugriff
JP3521721B2 (ja) 1997-12-25 2004-04-19 セイコーエプソン株式会社 電子部品の実装方法および装置
JP4239310B2 (ja) 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6605175B1 (en) * 1999-02-19 2003-08-12 Unaxis Balzers Aktiengesellschaft Process for manufacturing component parts, use of same, with air bearing supported workpieces and vacuum processing chamber
US6338123B2 (en) * 1999-03-31 2002-01-08 International Business Machines Corporation Complete and concise remote (CCR) directory
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US20020137360A1 (en) * 2001-03-22 2002-09-26 Cheng-Yuan Tsai Method for stabilizing low dielectric constant layer
JP2003049937A (ja) * 2001-08-07 2003-02-21 Aisin Aw Co Ltd 自動変速機の油圧制御装置
JP4460803B2 (ja) * 2001-09-05 2010-05-12 パナソニック株式会社 基板表面処理方法
JP2003145674A (ja) * 2001-11-08 2003-05-20 Learonal Japan Inc 樹脂複合材料の形成方法
JP2003163451A (ja) * 2001-11-27 2003-06-06 Shin Etsu Chem Co Ltd フレキシブル印刷配線用基板
US6973544B2 (en) * 2002-01-09 2005-12-06 International Business Machines Corporation Method and apparatus of using global snooping to provide cache coherence to distributed computer nodes in a single coherent system
KR100650714B1 (ko) * 2003-06-16 2006-11-27 주식회사 하이닉스반도체 반도체소자의 저유전체막 형성방법
JP2005183599A (ja) 2003-12-18 2005-07-07 Mitsubishi Gas Chem Co Inc Ｂステージ樹脂組成物シートおよびこれを用いたフリップチップ搭載用プリント配線板の製造方法。
JP4119380B2 (ja) * 2004-02-19 2008-07-16 株式会社日立製作所 マルチプロセッサシステム
JP2006005302A (ja) 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd フレキシブル基板およびその製造方法
JP4513532B2 (ja) 2004-12-01 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
US20060128165A1 (en) * 2004-12-13 2006-06-15 3M Innovative Properties Company Method for patterning surface modification
JP4691417B2 (ja) 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板

Also Published As

Publication number Publication date
EP1918987A4 (en) 2012-09-19
WO2007023773A1 (ja) 2007-03-01
KR101284512B1 (ko) 2013-07-16
EP1918987B1 (en) 2014-11-12
US8975192B2 (en) 2015-03-10
TWI412090B (zh) 2013-10-11
KR20080036191A (ko) 2008-04-25
EP1918987A1 (en) 2008-05-07
CN101248520B (zh) 2010-05-19
JP4892209B2 (ja) 2012-03-07
JP2007059440A (ja) 2007-03-08
CN101248520A (zh) 2008-08-20
TW200741903A (en) 2007-11-01
US20090137129A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
KR101284512B1 (ko) 반도체 장치의 제조 방법
KR100895779B1 (ko) 전자 장치 제조 동안의 접착성 생성 방법
KR101174606B1 (ko) 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판
TW201442168A (zh) 中介層用基板及其製造方法
JP5585133B2 (ja) 半導体素子及び半導体素子の製造方法
JP5580617B2 (ja) 埋め込みチップ集積を容易にするチップ取り付け接着剤、並びに関連するシステム及び方法
JP6525327B2 (ja) パワー半導体モジュール及びその製造方法
JP6589638B2 (ja) 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法
JP5428964B2 (ja) 半導体素子及び半導体素子の製造方法
JP2022002304A (ja) 積層体、硬化性樹脂組成物、積層体の製造方法、半導体装置及び撮像装置
JP4053483B2 (ja) 半導体装置の製造方法
JPH0425142A (ja) 半導体素子の実装方法
JP2002299505A (ja) 半導体素子の製造方法
JP2001267462A (ja) 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JP2005126712A (ja) 半導体素子用接着剤組成物、それを用いた接着シート及び接着テープ
TWI634182B (zh) 接著劑組成物
US7282424B2 (en) Method of manufacturing a plurality of assemblies
JP2005251779A (ja) 接着フィルムおよびそれを用いた半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application