CN116759389A - 模拟封装模块及其制备方法、芯片封装结构的制备方法 - Google Patents

模拟封装模块及其制备方法、芯片封装结构的制备方法 Download PDF

Info

Publication number
CN116759389A
CN116759389A CN202311028822.6A CN202311028822A CN116759389A CN 116759389 A CN116759389 A CN 116759389A CN 202311028822 A CN202311028822 A CN 202311028822A CN 116759389 A CN116759389 A CN 116759389A
Authority
CN
China
Prior art keywords
simulated
underfill
chip
bonding layer
crawling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311028822.6A
Other languages
English (en)
Inventor
郝俊峰
郭良奎
沈思涛
张章龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202311028822.6A priority Critical patent/CN116759389A/zh
Publication of CN116759389A publication Critical patent/CN116759389A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

本发明提供一种模拟封装模块及其制备方法、芯片封装结构的制备方法，模拟封装模块的制备方法包括：形成若干个模拟芯片，模拟芯片包括：透明衬底、透明键合层和模拟芯片互连件；若干模拟芯片构成模拟芯片单元；在支撑载板的一侧表面形成爬行键合层；在部分爬行键合层的表面形成模拟互连盘；将若干个模拟芯片设置在爬行键合层的一侧，透明键合层和爬行键合层之间形成毛细填充空间；在毛细填充空间中形成模拟底填胶层，包括：在模拟芯片单元的周缘和/或模拟芯片之间的间隙处涂覆模拟底填胶液，模拟底填胶液在毛细填充空间爬行过程中和模拟底填胶液接触到的表面形成接触角小于90度的浸润表面。模拟封装模块的制备方法的可靠性提高。

Description

模拟封装模块及其制备方法、芯片封装结构的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种模拟封装模块及其制备方法、芯片封装结构的制备方法。
背景技术
在制备功能芯片倒装结构（Flip-Chip）的底填（Underfill）工艺中，需要在功能芯片倒装结构的四周点涂底填胶液，通过功能芯片与布线基板之间的互连导电体构建出的毛细孔道，来实现对底填胶液的虹吸。然而，在这一漫长的虹吸过程中，如果点涂的底填胶液的体积量和点胶涂覆路径选择不当会在功能芯片正投影方向下的局部区域产生小气泡，而且随后的底填胶液高温固化过程会加速小气泡的不断聚集，进而形成体积相对较大的大气泡，并伴随底填胶液固化的高温进程而炸裂，给底填胶层的可靠性带来一系列不利的影响，因此，现有的底填工艺存在可靠性较差的问题。
发明内容
因此，本发明要解决的技术问题在于解决现有技术中底填工艺的可靠性较差的问题，从而提供一种模拟封装模块及其制备方法、芯片封装结构的制备方法。
本发明提供一种模拟封装模块，包括：支撑载板；位于所述支撑载板的一侧表面的爬行键合层；模拟互连盘，位于部分所述爬行键合层背离所述支撑载板的一侧表面；模拟芯片，所述模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片互连件；所述模拟芯片位于所述爬行键合层背离所述支撑载板的一侧，且所述模拟芯片互连件与所述模拟互连盘形成物理接触，所述透明键合层和所述爬行键合层之间形成毛细填充空间；由模拟底填胶液形成的模拟底填胶层，位于所述毛细填充空间中且包封所述模拟芯片互连件与所述模拟互连盘。
可选的，在可见光范围内所述爬行键合层与所述模拟底填胶液的颜色不同。
可选的，所述透明键合层在390nm-770nm波段的透光率高于60%，且所述透明衬底在390nm-770nm波段的透光率高于60%。
可选的，所述透明键合层的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。
可选的，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
可选的，所述模拟底填胶液与所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面形成接触角小于90度的浸润表面；其中，所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
可选的，所述爬行键合层具有能与所述模拟底填胶层形成氢键键合的基团。
可选的，所述爬行键合层的材料包括聚酰亚胺、聚苯并恶唑、苯并环丁烯或氮化硅。
本发明还提供一种模拟封装模块的制备方法，包括：形成若干个模拟芯片，所述模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片互连件；若干所述模拟芯片构成模拟芯片单元；提供支撑载板；在所述支撑载板的一侧表面形成爬行键合层；在部分所述爬行键合层背离所述支撑载板的一侧表面形成模拟互连盘；将若干个所述模拟芯片设置在所述爬行键合层背离所述支撑载板的一侧，且所述模拟芯片互连件与所述模拟互连盘形成物理接触，所述透明键合层和所述爬行键合层之间形成毛细填充空间；在所述毛细填充空间中形成包封所述模拟芯片互连件与所述模拟互连盘的模拟底填胶层，形成所述模拟底填胶层的步骤包括：在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液，所述模拟底填胶液在所述毛细填充空间爬行过程中和模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，其中，所述模拟底填胶液在爬行过程中接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
可选的，在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液的步骤包括：在所述模拟芯片单元的周缘涂覆模拟底填胶液；或者，在所述模拟芯片之间的间隙处涂覆模拟底填胶液；或者，在所述模拟芯片单元的周缘和所述模拟芯片之间的间隙处涂覆模拟底填胶液。
可选的，所述爬行键合层具有能与所述模拟底填胶液形成氢键键合的基团。
可选的，所述爬行键合层的材料包括聚酰亚胺、聚苯并恶唑、苯并环丁烯或氮化硅。
可选的，在可见光范围内所述爬行键合层与所述模拟底填胶液的颜色不同。
可选的，所述透明键合层的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。
可选的，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
本发明还提供一种芯片封装结构的制备方法，包括：通过本发明的模拟封装模块的制备方法，在所述透明衬底背离所述支撑载板的一侧监控所述模拟底填胶液在所述毛细填充空间爬行的过程中的流动情况；获取模拟底填胶液在所述毛细填充空间爬行的过程中无气泡存在时对应的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径；提供布线基板和若干个目标芯片，将若干个目标芯片倒装在所述布线基板的一侧，所述目标芯片和所述布线基板之间具有导电连接件；若干个目标芯片构成目标芯片单元；在所述目标芯片和所述布线基板之间形成包封所述导电连接件的底填胶层，形成所述底填胶层的步骤包括：在目标芯片单元的周缘和/或所述目标芯片之间的间隙处涂覆底填胶液，所述底填胶液沿着目标芯片和所述布线基板之间的空间爬行；底填胶液的点胶量根据所述模拟底填胶液的点胶量设置，底填胶液的涂覆路径根据模拟底填胶液的涂覆路径设置。
本发明的技术方案具有以下有益效果：
本发明技术方案中的模拟封装模块的制备方法，所述模拟底填胶液在所述毛细填充空间爬行的过程中与模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，进而为模拟底填胶液的流动提供了较好的浸润环境。由于透明衬底和透明键合层具有透明性，因此透过透明衬底和透明键合层能观察模拟底填胶液在模拟芯片与支撑载板之间的毛细填充空间中进行的流动方式，进而来不断优化模拟底填胶液的点胶量和模拟底填胶液的涂覆路径，使毛细填充空间中的空气随模拟底填胶液的爬行过程而被不断被排出，避免在毛细填充空间中形成不利于局部气泡排出的局部封闭空间，制备得到无气泡的模拟底填胶层，提高了模拟封装模块中模拟底填胶层的可靠性。
本发明提供的芯片封装结构的制备方法，通过模拟底填胶液的点胶量和模拟底填胶液的涂覆路径的选择，来监控模拟底填胶液在所述毛细填充空间内的流动过程，而模拟底填胶液的流动过程则反应了模拟底填胶液在爬行过程中不断排出所述毛细填充空间中空气的过程，合理的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径选择则可避免气泡被聚集在局部封闭的毛细填充空间中，避免被聚集在局部封闭的毛细填充空间中的气泡在后续高温固化过程中炸裂。根据所述模拟底填胶液的点胶量设置底填胶液的点胶量，根据模拟底填胶液的涂覆路径设置底填胶液的涂覆路径，这样在芯片封装结构的制备过程中，为形成无气泡的底填胶层选择合理的底填胶液的点胶量和底填胶液的涂覆路径。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明一实施例提供的模拟封装模块制备过程的流程图；
图2至图8为本发明一实施例提供的模拟封装模块制备过程的结构图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种模拟封装模块的制备方法，参考图1，包括：
步骤S1：形成若干个模拟芯片，所述模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片互连件；若干所述模拟芯片构成模拟芯片单元；
步骤S2：提供支撑载板；
步骤S3：在所述支撑载板的一侧表面形成爬行键合层；
步骤S4：在部分所述爬行键合层背离所述支撑载板的一侧表面形成模拟互连盘；
步骤S5：将若干个所述模拟芯片设置在所述爬行键合层背离所述支撑载板的一侧，且所述模拟芯片互连件与所述模拟互连盘形成物理接触，所述透明键合层和所述爬行键合层之间形成毛细填充空间；
步骤S6：在所述毛细填充空间中形成包封所述模拟芯片互连件与所述模拟互连盘的模拟底填胶层，形成所述模拟底填胶层的步骤包括：在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液，所述模拟底填胶液在所述毛细填充空间爬行过程中和模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，其中，所述模拟底填胶液在爬行过程中接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
本实施例中，所述模拟底填胶液在所述毛细填充空间爬行的过程中与模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，这样为模拟底填胶液的流动提供了较好的浸润环境。由于透明衬底和透明键合层具有透明性，因此透过透明衬底和透明键合层能观察模拟底填胶液在模拟芯片与支撑载板之间的毛细填充空间中进行的流动方式，使毛细填充空间中的空气随模拟底填胶液的爬行过程而被不断被排出，避免在毛细填充空间中形成不利于局部气泡排出的局部封闭空间，进而制备得到无气泡的模拟底填胶层，提高了模拟封装模块中模拟底填胶层的可靠性。
下面参考图2至图8介绍模拟封装模块的制备过程。
参考图2，形成若干个模拟芯片P，所述模拟芯片P包括：透明衬底10a；位于透明衬底10a的一侧表面的透明键合层11；位于部分所述透明键合层11背离所述透明衬底10a一侧表面的模拟芯片互连件。所述若干所述模拟芯片构成模拟芯片单元。
所述模拟芯片P用于模拟实际封装过程中使用的目标芯片的尺寸特征，所述目标芯片为功能芯片或伪芯片（Dummy Die）。
根据目标芯片中的芯片互连件的排布设置模拟芯片P中的模拟芯片互连件的排布。模拟底填胶液能与模拟芯片互连件的侧壁表面形成接触角小于90度的浸润表面。
在一些实施例中，所述模拟芯片互连件包括：位于部分所述透明键合层11背离所述透明衬底10a一侧表面的模拟叠层金属层121a；位于所述模拟叠层金属层121a背离所述透明键合层11一侧表面的模拟导电柱122；位于所述模拟导电柱122背离所述模拟叠层金属层121a一侧表面的物理连接件123。
所述模拟芯片互连件暴露出部分透明键合层11的表面。
在一些实施例中，所述透明衬底10a在390nm-770nm波段的透光率高于60%。
本实施例中，利用透明衬底10a和透明键合层11的透明特性，透过所述透明衬底10a和所述透明键合层11能够时刻目视监控后续模拟底填胶液在填充过程中的爬行路径，对模拟底填胶液的点胶量和模拟底填胶液的涂覆路径进行即时的可行性验证，因此，透明衬底10a的材料选择以能目视监控到模拟底填胶液爬行过程为参考基准。
在一些实施例中，所述透明衬底10a包括透光玻璃。
在一些实施例中，所述透明键合层11在390nm-770nm波段的透光率高于60%。
在一些实施例中，所述透明键合层11的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。在一些实施例中，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺（Polyimide，PI）基聚合物、聚苯并恶唑(Polybenzoxazole，PBO)基聚合物或苯并环丁烯(Benzocyclobutene，BCB)基聚合物。
在一些实施例中，所述透明键合层11表面能与模拟底填胶液形成小于90度的接触角。
所述模拟叠层金属层121a包括：在部分所述透明键合层11背离所述透明衬底10a的一侧表面依次层叠设置的第一子金属层至第W子金属层，W为大于或等于2的整数。
在一些实施例中，第一子金属层的材料为Ti或Ti基合金。
在一些实施例中，第W子金属层的材料和模拟导电柱122的材料相同。当W等于2时，第二子金属层的材料和模拟导电柱122的材料相同。
所述物理连接件123包括物理互联柱或胶黏膜。在一些实施例中，当所述物理连接件123为物理互联柱时，所述物理连接件123的材料为锡或锡基合金。在一些实施例中，当所述物理连接件123为胶黏膜时，通过所述胶黏膜来实现所述物理连接件123与模拟互连盘形成物理连接。
参考图3，提供支撑载板20；在所述支撑载板20的一侧表面形成爬行键合层21；在部分所述爬行键合层21背离所述支撑载板20的一侧表面形成模拟互连盘124。
所述模拟互连盘124与所述物理连接件123对应。
所述支撑载板20为所述模拟互连盘124的制备提供机械支撑，且具有能囊括单个模拟芯片单元范围的尺寸。
在一些实施例中，所述支撑载板20包括玻璃载板、不锈钢载板或硅载板。
在一些实施例中，所述支撑载板20的尺寸与4寸晶圆、6寸晶圆、8寸晶圆、12寸晶圆或者18寸晶圆的尺寸相同。
所述爬行键合层21具有能与模拟底填胶液形成氢键键合的基团，且所述爬行键合层21的颜色不同于模拟底填胶液的颜色，具体的，在可见光范围内所述爬行键合层21与模拟底填胶液的颜色不同。所述爬行键合层21的材料包括聚酰亚胺、聚苯并恶唑(Polybenzoxazole，PBO)、苯并环丁烯(Benzocyclobutene，BCB)或氮化硅。
在一些实施例中，所述模拟底填胶液的颜色呈黑色，所述爬行键合层21的颜色为不包括黑色的任意颜色，且所述支撑载板20的颜色与模拟底填胶液形成目视下的色差区分。
参考图4，将若干模拟芯片P设置在所述爬行键合层21背离所述支撑载板20的一侧，且所述模拟芯片互连件与所述模拟互连盘124形成物理接触，所述透明键合层11和所述爬行键合层21之间形成毛细填充空间。
所述模拟芯片互连件与所述模拟互连盘124形成物理接触，具体的，物理连接件123和模拟互连盘124形成物理接触。
由于模拟封装模块的制备过程中只需要寻找到最优的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径，不涉及到模拟底填胶液的高温固化过程，且也不需要进行后续相关的高温封装制程，因此，物理连接件123设置为与模拟互连盘124和模拟导电柱122物理连接就可以，无需考虑电流和信号在模拟导电柱122和模拟互连盘124之间传输的阻抗问题，也无需考虑模拟互连盘124和模拟导电柱122之间的物理连接强度。因此，所述物理连接件123设置为物理互联柱或胶黏膜均可以。
参考图5，图5为图4的一种俯视图，若干所述模拟芯片设置在所述爬行键合层背离所述支撑载板的一侧；若干所述模拟芯片构成模拟芯片单元。模拟芯片单元的数量为一个或多个。
为了方便描述，对不同的模拟芯片进行区别标号，图5中示出了模拟芯片p1、模拟芯片p21、模拟芯片p22、模拟芯片p23、模拟芯片p24、模拟芯片p25、模拟芯片p26、模拟芯片p27和模拟芯片p28。模拟芯片p21、模拟芯片p22、模拟芯片p23、模拟芯片p24、模拟芯片p25、模拟芯片p26、模拟芯片p27和模拟芯片p28围绕模拟芯片p1设置。
模拟芯片互连件与所述模拟互连盘124构成物理互联体。模拟芯片p1的底部具有物理互联体12A。模拟芯片p21的底部具有物理互联体12B。模拟芯片p22的底部具有物理互联体12C。模拟芯片p23的底部具有物理互联体12D。模拟芯片p24的底部具有物理互联体12E。模拟芯片p25的底部具有物理互联体12F。模拟芯片p26的底部具有物理互联体12G。模拟芯片p27的底部具有物理互联体12H。模拟芯片p28的底部具有物理互联体12K。
在一些实施例中，根据实际的芯片封装结构中的目标芯片的预设排布对若干个模拟芯片P进行相应排布，并在所述支撑载板20上形成彼此独立的模拟芯片单元，所述模拟芯片互连件与所述模拟互连盘形成物理连接，所述模拟芯片对应的所述透明键合层和所述模拟芯片单元对应的所述爬行键合层21之间形成毛细填充空间。
参考图6，在所述毛细填充空间中形成包封所述模拟芯片互连件与所述模拟互连盘124的模拟底填胶层30，形成所述模拟底填胶层30的步骤包括：在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液，所述模拟底填胶液在所述毛细填充空间爬行过程中和模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，其中，所述模拟底填胶液在爬行过程中接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层11的下表面。
在一些实施例中，在可见光范围（对应390nm-770nm的光谱波段）内所述爬行键合层21与模拟底填胶液的颜色不同，使沿着从模拟芯片到爬行键合层21的目视观察角度下能将模拟底填胶液和爬行键合层21区分开来，从而避免爬行键合层21的背景颜色对观察模拟底填胶液在所述毛细填充空间中的爬行路径时产生视觉上的色差干扰。
在一些实施例中，在所述模拟芯片单元的周缘涂覆模拟底填胶液；在一些实施例中，在所述模拟芯片之间的间隙处涂覆模拟底填胶液；在一些实施例中，在所述模拟芯片单元的周缘和所述模拟芯片之间的间隙处涂覆模拟底填胶液。
模拟底填胶液涂覆在爬行键合层21的表面。
参考图7，所述模拟芯片单元外侧的爬行键合层21的表面具有第一涂覆区域Q1。在模拟芯片p1和模拟芯片p21之间、模拟芯片p1和模拟芯片p22之间、模拟芯片p1和模拟芯片p23之间、以及模拟芯片p1和模拟芯片p24之间的爬行键合层21的表面具有第二涂覆区域Q2。在模拟芯片p1和模拟芯片p25之间、模拟芯片p1和模拟芯片p26之间、模拟芯片p1和模拟芯片p27之间、以及模拟芯片p1和模拟芯片p28之间的爬行键合层21的表面具有第三涂覆区域（未标示）。在模拟芯片p21和模拟芯片p22之间的爬行键合层21的表面具有第四涂覆区域（未标示）。在模拟芯片p22和模拟芯片p23之间的爬行键合层21的表面具有第五涂覆区域（未标示）。在模拟芯片p23和模拟芯片p24之间的爬行键合层21的表面具有第六涂覆区域（未标示）。在模拟芯片p25和模拟芯片p26之间的爬行键合层21的表面具有第七涂覆区域Q31。在模拟芯片p26和模拟芯片p27之间的爬行键合层21的表面具有第八涂覆区域Q32。在模拟芯片p27和模拟芯片p28之间的爬行键合层21的表面具有第九涂覆区域Q33。
参考图8，涂覆模拟底填胶液的涂覆路径包括：第一涂覆路径L1，第一涂覆路径L1对应第一涂覆区域Q1；第二涂覆路径L2；第三涂覆路径L3；第四涂覆路径L4。需要说明的是，图8中仅标示出部分涂覆路径，本领域的技术人员还可以设置其它的涂覆路径。
当所述毛细填充空间的分布较为简单且所述毛细填充空间的面积较小时，通常只需要采用第一涂覆路径L1匹配模拟底填胶液适量的点胶量即可实现模拟底填胶液在所述毛细填充空间中的无气泡式充分填充。
当所述毛细填充空间的分布较为复杂且所述毛细填充空间的面积较大时，除了需要设置第一涂覆路径L1，还需要匹配其它多种涂覆路径，模拟芯片p1底部的物理互联体12A在模拟芯片p1底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p21底部的物理互联体12B在模拟芯片p21底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p22底部的物理互联体12C在模拟芯片p22底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p23底部的物理互联体12D在模拟芯片p23底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p24底部的物理互联体12E在模拟芯片p24底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p25底部的物理互联体12F在模拟芯片p25底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p26底部的物理互联体12G在模拟芯片p26底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p27底部的物理互联体12H在模拟芯片p27底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道，模拟芯片p28底部的物理互联体12K在模拟芯片p28底部的毛细填充空间内构建出能为模拟底填胶液提供毛细力的毛细管道。然而，在相邻的模拟芯片之间的间隔空间内由于没有任何物理互联体而无法构建出毛细管道，导致模拟底填胶液在模拟芯片单元对应的整个毛细填充空间内爬行速度、爬行路径的不协调，尤其是相邻的模拟芯片之间的间隔空间内极容易由于毛细力的缺失而在间隔空间内形成不利于空气排出的局部封闭空间，因此，需要在所述间隔空间增加第二涂覆路径L2、第三涂覆路径L3和第四涂覆路径L4，并配合第一涂覆路径L1来共同排出模拟底填胶液中的空气。
通过观察模拟底填胶液在模拟芯片与支撑载板之间形成的毛细填充空间中的爬行速度和爬行路径，来不断优化模拟底填胶液的点胶量和模拟底填胶液的涂覆路径，使毛细填充空间中的空气随模拟底填胶液的爬行过程而被不断被排出，避免在毛细填充空间中形成不利于局部气泡排出的局部封闭空间，制备得到无气泡的模拟底填胶层，提高了模拟封装模块中模拟底填胶层的可靠性。
实施例2
本实施例提供一种芯片封装结构的制备方法，包括：
通过实施例1的模拟封装模块的制备方法，在所述透明衬底背离所述支撑载板的一侧监控所述模拟底填胶液在所述毛细填充空间爬行的过程中的流动情况；获取模拟底填胶液在所述毛细填充空间爬行的过程中无气泡存在时对应的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径；提供布线基板和若干个目标芯片，将目标芯片倒装在所述布线基板的一侧，所述目标芯片和所述布线基板之间具有导电连接件；若干个目标芯片构成目标芯片单元；在所述目标芯片和所述布线基板之间形成包封所述导电连接件的底填胶层，形成所述底填胶层的步骤包括：在目标芯片单元的周缘和/或所述目标芯片之间的间隙处涂覆底填胶液，所述底填胶液沿着目标芯片和所述布线基板之间的空间爬行；底填胶液的点胶量根据所述模拟底填胶液的点胶量设置，底填胶液的涂覆路径根据模拟底填胶液的涂覆路径设置。
具体的，在所述透明衬底背离所述支撑载板的一侧目视监控所述模拟底填胶液在所述毛细填充空间爬行的过程中的流动情况；验证模拟底填胶液在所述毛细填充空间爬行的过程中无气泡存在时对应的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径。
所述布线基板为所述目标芯片提供电路传输路径的载体，包括但不限于重布线结构（Re-Distribution Layer, RDL层）、PCB电路板、硅中介板（Si Interposer）。所述目标芯片为目标芯片或伪芯片（Dummy Die）。
所述模拟芯片P用于模拟实际封装过程的目标芯片。所述目标芯片包括：芯片本体和设置在芯片本体的有源面一侧的芯片互连件，在一个实施例中，芯片互连件包括叠层金属层、导电柱和焊接连接件。芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘。叠层金属层和芯片内置焊盘连接，所述导电柱位于叠层金属层背离芯片内置焊盘的一侧表面，焊接连接件位于导电柱背离叠层金属层的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。
所述布线基板的一侧表面设置有互连盘，将目标芯片倒装在所述布线基板的一侧的步骤中，将互连盘和焊接连接件焊接在一起，芯片互连件和互连盘构成导电连接件。
所述模拟互连盘124和所述互连盘的排布对应一致。所述模拟互连盘124的尺寸和所述互连盘的尺寸对应一致。所述模拟芯片P的尺寸和所模拟的目标芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底。所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。
所述透明键合层11对模拟底填胶液的浸润性用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，模拟底填胶液的材料和底填胶液的材料一致。
优选的，所述模拟导电柱122的材料和所述导电柱的材料对应一致。优选的，模拟叠层金属层121a的材料和所述叠层金属层的材料对应一致。
所述模拟导电柱122的尺寸和所述导电柱的尺寸对应一致。模拟叠层金属层121a的尺寸和所述叠层金属层的尺寸对应一致。
所述物理连接件123的尺寸和所述焊接连接件的尺寸对应一致。
同一个模拟芯片P中的模拟导电柱的排布也需要和所模拟的目标芯片中的导电柱的排布对应。
若干个所述模拟芯片P在封装过程中的排布和若干个目标芯片在封装过程中的排布一致。
综上，以尽可能缩小在封装过程中模拟底填胶液在模拟芯片的底部的爬行过程和底填胶液在目标芯片底部进行爬行过程之间的差异，使模拟芯片底部的模拟底填胶液能较准确的模拟出实际的底填胶液在目标芯片底部的爬行过程，为选择合适的底填胶液的点胶量和底填胶液的涂覆路径提供选择依据。
本实施例中，通过模拟底填胶液的点胶量和模拟底填胶液的涂覆路径的选择，来目视监控模拟底填胶液在所述毛细填充空间内的流动过程，而模拟底填胶液的流动过程则反应了模拟底填胶液在爬行过程中不断排出所述毛细填充空间中空气的过程，合理的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径选择则可避免气泡被聚集在局部封闭的毛细填充空间中，避免被聚集在局部封闭的毛细填充空间中的气泡在后续高温固化过程中炸裂。
根据所述模拟底填胶液的点胶量设置底填胶液的点胶量，根据模拟底填胶液的涂覆路径设置底填胶液的涂覆路径，为形成无气泡的底填胶层选择合理的底填胶液的点胶量和底填胶液的涂覆路径。
实施例3
本实施例提供一种封装结构，参考图6，包括：支撑载板20；位于所述支撑载板20的一侧表面的爬行键合层21；模拟互连盘124，位于部分所述爬行键合层21背离所述支撑载板20的一侧表面；模拟芯片P（参考图4），所述模拟芯片P包括：透明衬底10a；位于透明衬底10a的一侧表面的透明键合层11；位于部分所述透明键合层11背离所述透明衬底10a一侧表面的模拟芯片互连件；所述模拟芯片位于所述爬行键合层21背离所述支撑载板20的一侧，且所述模拟芯片互连件与所述模拟互连盘124形成物理接触，所述透明键合层11和所述爬行键合层21之间形成毛细填充空间；由模拟底填胶液形成的模拟底填胶层30，位于所述毛细填充空间中且包封所述模拟芯片互连件与所述模拟互连盘124。
在一些实施例中，所述爬行键合层21具有能与所述模拟底填胶层形成氢键键合的基团。所述爬行键合层21的材料包括聚酰亚胺、聚苯并恶唑(Polybenzoxazole，PBO)、苯并环丁烯(Benzocyclobutene，BCB)或氮化硅。
在一些实施例中，在可见光范围内所述爬行键合层21与所述模拟底填胶液的颜色不同。在可见光范围内所述爬行键合层与所述模拟底填胶液具有目视下的色差区分度。
在一些实施例中，所述透明键合层11在390nm-770nm波段的透光率高于60%。
在一些实施例中，所述透明键合层11的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。在一些实施例中，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺（Polyimide，PI）基聚合物、聚苯并恶唑(Polybenzoxazole，PBO)基聚合物或苯并环丁烯(Benzocyclobutene，BCB)基聚合物。
在一些实施例中，所述透明衬底10a在390nm-770nm波段的透光率高于60%。所述透明衬底10a包括透光玻璃。
所述模拟底填胶液与所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面形成接触角小于90度的浸润表面；其中，所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
所述模拟芯片P用于模拟实际封装过程的目标芯片。所述目标芯片包括：芯片本体和设置在芯片本体的有源面一侧的芯片互连件，在一个实施例中，芯片互连件包括叠层金属层、导电柱和焊接连接件。芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘。叠层金属层和芯片内置焊盘连接，所述导电柱位于叠层金属层背离芯片内置焊盘的一侧表面，焊接连接件位于导电柱背离叠层金属层的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。所述模拟芯片P的尺寸和所模拟的目标芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底。
所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。
所述透明键合层11对模拟底填胶液的浸润性用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，模拟底填胶液的材料和底填胶液的材料一致。
优选的，所述模拟导电柱122的材料和所述导电柱的材料对应一致。优选的，模拟叠层金属层121a的材料和所述叠层金属层的材料对应一致。
所述模拟导电柱122的尺寸和所述导电柱的尺寸对应一致。模拟叠层金属层121a的尺寸和所述叠层金属层的尺寸对应一致。
所述物理连接件123的尺寸和所述焊接连接件的尺寸对应一致。
同一个模拟芯片P中的模拟导电柱的排布也需要和所模拟的目标芯片中的导电柱的排布对应。
若干个所述模拟芯片P在封装过程中的排布和若干个目标芯片在封装过程中的排布一致。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种模拟封装模块，其特征在于，包括：
支撑载板；
位于所述支撑载板的一侧表面的爬行键合层；
模拟互连盘，位于部分所述爬行键合层背离所述支撑载板的一侧表面；
模拟芯片，所述模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片互连件；所述模拟芯片位于所述爬行键合层背离所述支撑载板的一侧，且所述模拟芯片互连件与所述模拟互连盘形成物理接触，所述透明键合层和所述爬行键合层之间形成毛细填充空间；
由模拟底填胶液形成的模拟底填胶层，位于所述毛细填充空间中且包封所述模拟芯片互连件与所述模拟互连盘。
2.根据权利要求1所述的模拟封装模块，其特征在于，在可见光范围内所述爬行键合层与所述模拟底填胶液的颜色不同。
3.根据权利要求1或2所述的模拟封装模块，其特征在于，所述透明键合层在390nm-770nm波段的透光率高于60%，且所述透明衬底在390nm-770nm波段的透光率高于60%。
4.根据权利要求1所述的模拟封装模块，其特征在于，所述透明键合层的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。
5.根据权利要求4所述的模拟封装模块，其特征在于，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
6.根据权利要求1所述的模拟封装模块，其特征在于，所述模拟底填胶液与所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面形成接触角小于90度的浸润表面；其中，所述模拟底填胶液在形成模拟底填胶层的过程中爬行所接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
7.根据权利要求1所述的模拟封装模块，其特征在于，所述爬行键合层具有能与所述模拟底填胶层形成氢键键合的基团。
8.根据权利要求1所述的模拟封装模块，其特征在于，所述爬行键合层的材料包括聚酰亚胺、聚苯并恶唑、苯并环丁烯或氮化硅。
9.一种模拟封装模块的制备方法，其特征在于，包括：
形成若干个模拟芯片，所述模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片互连件；若干所述模拟芯片构成模拟芯片单元；
提供支撑载板；
在所述支撑载板的一侧表面形成爬行键合层；
在部分所述爬行键合层背离所述支撑载板的一侧表面形成模拟互连盘；
将若干个所述模拟芯片设置在所述爬行键合层背离所述支撑载板的一侧，且所述模拟芯片互连件与所述模拟互连盘形成物理接触，所述透明键合层和所述爬行键合层之间形成毛细填充空间；
在所述毛细填充空间中形成包封所述模拟芯片互连件与所述模拟互连盘的模拟底填胶层，形成所述模拟底填胶层的步骤包括：在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液，所述模拟底填胶液在所述毛细填充空间爬行过程中和模拟底填胶液接触到的表面形成接触角小于90度的浸润表面，其中，所述模拟底填胶液在爬行过程中接触到的表面包括爬行键合层的上表面、模拟芯片互连件的侧壁表面、模拟互连盘的侧壁表面以及所述透明键合层的下表面。
10.根据权利要求9所述的模拟封装模块的制备方法，其特征在于，在所述模拟芯片单元的周缘和/或所述模拟芯片之间的间隙处涂覆模拟底填胶液的步骤包括：在所述模拟芯片单元的周缘涂覆模拟底填胶液；或者，在所述模拟芯片之间的间隙处涂覆模拟底填胶液；或者，在所述模拟芯片单元的周缘和所述模拟芯片之间的间隙处涂覆模拟底填胶液。
11.根据权利要求9所述的模拟封装模块的制备方法，其特征在于，所述爬行键合层具有能与所述模拟底填胶液形成氢键键合的基团。
12.根据权利要求9所述的模拟封装模块的制备方法，其特征在于，所述爬行键合层的材料包括聚酰亚胺、聚苯并恶唑、苯并环丁烯或氮化硅。
13.根据权利要求9所述的模拟封装模块的制备方法，其特征在于，在可见光范围内所述爬行键合层与所述模拟底填胶液的颜色不同。
14.根据权利要求9所述的模拟封装模块的制备方法，其特征在于，所述透明键合层的材料包括能与模拟底填胶液形成氢键基团的聚合物或者氮化硅。
15.根据权利要求14所述的模拟封装模块的制备方法，其特征在于，所述能与模拟底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
16.一种芯片封装结构的制备方法，其特征在于，包括：
通过权利要求9至15中任意一种模拟封装模块的制备方法，在所述透明衬底背离所述支撑载板的一侧监控所述模拟底填胶液在所述毛细填充空间爬行的过程中的流动情况；获取模拟底填胶液在所述毛细填充空间爬行的过程中无气泡存在时对应的模拟底填胶液的点胶量和模拟底填胶液的涂覆路径；
提供布线基板和若干个目标芯片，将若干个目标芯片倒装在所述布线基板的一侧，所述目标芯片和所述布线基板之间具有导电连接件；若干个目标芯片构成目标芯片单元；
在所述目标芯片和所述布线基板之间形成包封所述导电连接件的底填胶层，形成所述底填胶层的步骤包括：在目标芯片单元的周缘和/或所述目标芯片之间的间隙处涂覆底填胶液，所述底填胶液沿着目标芯片和所述布线基板之间的空间爬行；底填胶液的点胶量根据所述模拟底填胶液的点胶量设置，底填胶液的涂覆路径根据模拟底填胶液的涂覆路径设置。
CN202311028822.6A 2023-08-16 2023-08-16 模拟封装模块及其制备方法、芯片封装结构的制备方法 Pending CN116759389A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311028822.6A CN116759389A (zh) 2023-08-16 2023-08-16 模拟封装模块及其制备方法、芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311028822.6A CN116759389A (zh) 2023-08-16 2023-08-16 模拟封装模块及其制备方法、芯片封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN116759389A true CN116759389A (zh) 2023-09-15

Family

ID=87953582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311028822.6A Pending CN116759389A (zh) 2023-08-16 2023-08-16 模拟封装模块及其制备方法、芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN116759389A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248520A (zh) * 2005-08-22 2008-08-20 日立化成杜邦微系统股份有限公司 半导体装置的制造方法
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
US20120007230A1 (en) * 2010-07-08 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive bump for semiconductor substrate and method of manufacture
US20130200529A1 (en) * 2011-09-02 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Packaging Methods and Structures Thereof
CN105374693A (zh) * 2014-08-22 2016-03-02 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN109937476A (zh) * 2016-09-23 2019-06-25 密克罗奇普技术公司 晶片级封装和方法
CN112750706A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 集成电路器件和形成集成电路封装件的方法
CN115020253A (zh) * 2022-05-30 2022-09-06 电子科技大学 倒装芯片模塑底填工艺可视化平台的替代芯片的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248520A (zh) * 2005-08-22 2008-08-20 日立化成杜邦微系统股份有限公司 半导体装置的制造方法
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
US20120007230A1 (en) * 2010-07-08 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive bump for semiconductor substrate and method of manufacture
US20130200529A1 (en) * 2011-09-02 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Packaging Methods and Structures Thereof
CN105374693A (zh) * 2014-08-22 2016-03-02 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN109937476A (zh) * 2016-09-23 2019-06-25 密克罗奇普技术公司 晶片级封装和方法
CN112750706A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 集成电路器件和形成集成电路封装件的方法
CN115020253A (zh) * 2022-05-30 2022-09-06 电子科技大学 倒装芯片模塑底填工艺可视化平台的替代芯片的制备方法

Similar Documents

Publication Publication Date Title
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
JP4343296B2 (ja) 半導体デバイスの製造方法
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
CN106558574A (zh) 芯片封装结构和方法
TWI517351B (zh) 中介層封裝體裝置及中介層組件的建構方法
CN107731778A (zh) 一种制造半导体器件的方法、相应的器件及电路
US6969906B2 (en) Multi-chip package and method for manufacturing the same
KR20080111156A (ko) 캡슐화된 스루 와이어 인터커넥트(ｔｗｉ)를 갖는 반도체 컴포넌트 및 시스템과 웨이퍼 레벨 제조 방법
US6400034B1 (en) Semiconductor device
CN101853835B (zh) 倒装芯片封装的制造方法
CN113725153A (zh) 多层多芯片扇出型三维集成封装方法及结构
TW201209987A (en) Chip structure having TSV connections and its stacking application
TW200901396A (en) Semiconductor device package having chips
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
KR20220092785A (ko) 반도체 패키지 형성 방법 및 반도체 패키지
CN116759389A (zh) 模拟封装模块及其制备方法、芯片封装结构的制备方法
US8048721B2 (en) Method for filling multi-layer chip-stacked gaps
CN107564825A (zh) 一种芯片双面封装结构及其制造方法
KR20230157864A (ko) 집적 회로 패키지 및 그 형성 방법
CN110310929B (zh) 封装、叠层封装结构及制造叠层封装结构的方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
CN100552942C (zh) 具有无源元件的连接模块构造及其制造方法
US11929332B2 (en) Semiconductor device and manufacturing method thereof
US20220352109A1 (en) Package structure and manufacturing method thereof
TW200915458A (en) Test socket and test board for wafer level semiconductor testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination