KR20130018338A - 탄화규소 기판, 반도체 장치 및 soi 웨이퍼 - Google Patents

탄화규소 기판, 반도체 장치 및 soi 웨이퍼 Download PDF

Info

Publication number
KR20130018338A
KR20130018338A KR1020127033927A KR20127033927A KR20130018338A KR 20130018338 A KR20130018338 A KR 20130018338A KR 1020127033927 A KR1020127033927 A KR 1020127033927A KR 20127033927 A KR20127033927 A KR 20127033927A KR 20130018338 A KR20130018338 A KR 20130018338A
Authority
KR
South Korea
Prior art keywords
silicon carbide
layer
carbide substrate
substrate
thermal conductivity
Prior art date
Application number
KR1020127033927A
Other languages
English (en)
Other versions
KR101261898B1 (ko
Inventor
사토시 가와모토
마사키 나카무라
Original Assignee
가부시키가이샤 아드맵
미쯔이 죠센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드맵, 미쯔이 죠센 가부시키가이샤 filed Critical 가부시키가이샤 아드맵
Publication of KR20130018338A publication Critical patent/KR20130018338A/ko
Application granted granted Critical
Publication of KR101261898B1 publication Critical patent/KR101261898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

고주파 손실이 적고 또한 뛰어난 방열성을 나타내는 탄화규소 기판을 제공한다.　탄화규소 기판(S)은 다결정 탄화규소로 이루어지는 제1의 탄화규소층(1)과, 제1의 탄화규소층의 표면 상에 형성된 다결정 탄화규소로 이루어지는 제2의 탄화규소층(2)을 구비하고, 제2의 탄화규소층(2)은 제1의 탄화규소층(1)보다 작은 고주파 손실을 가지고, 제1의 탄화규소층(1)은 제2의 탄화규소층(2)보다 큰 열전도율을 가지고, 제2의 탄화규소층(2)의 표면측에 있어서의 주파수 20GHz에서의 고주파 손실이 2dB/mm 이하이고, 열전도율이 200W/mK 이상이다.

Description

탄화규소 기판, 반도체 장치 및 SOI 웨이퍼{SILICON CARBIDE SUBSTRATE, SEMICONDUCTOR DEVICE, AND SOI WAFER}
이 발명은 탄화규소 기판, 반도체 장치 및 SOI 웨이퍼에 관한 것으로서, 특히 고주파 영역에서 작동하는 반도체 소자를 탑재하기 위한 탄화규소 기판 및 그것을 이용한 반도체 장치와 SOI 웨이퍼에 관한 것이다.
종래부터 휴대전화 및 각종 통신기기 등의 전자 디바이스에는 고주파 영역에서 작동하는 반도체 소자가 이용되고 있고, 이러한 반도체 소자를 실장하기 위한 기판 재료로서 각종의 유전체 세라믹스가 제안되어 있다.
이들 유전체 세라믹스 중 특히 높은 기계적 강도와 안정한 화학적 특성을 겸비한 것으로서 탄화규소가 알려져 있지만, 종래의 기계 부품 등에 이용되고 있던 탄화규소는 고주파 영역에 있어서의 손실이 크기 때문에, 고주파용의 반도체 소자를 탑재하는 기판의 재료로는 적합하지 않았다.
그래서, 예를 들면 특허문헌 1에는 열처리를 가하는 등에 의해, 고주파 영역에 있어서의 손실을 저감시킨 다결정 탄화규소로 이루어지는 탄화규소 기판이 개시되어 있다.
일본 특허공개 2009－260117호 공보
이러한 탄화규소 기판을 이용하면, 탄화규소 기판의 표면 상에 반도체 소자를 탑재함으로써, 혹은 탄화규소 기판 상에 절연막을 개재하여 실리콘층을 형성한 후 이 실리콘층을 이용하여 소자를 형성함으로써, 고주파 손실이 적은 반도체 장치를 제작할 수가 있다.
그렇지만, 특허문헌 1에 개시된 탄화규소 기판은 열전도율이 높은 것은 아니기 때문에, 발열량이 큰 반도체 소자를 탑재하면 충분히 방열을 행할 수가 없을 우려가 있었다.
또, 특허문헌 1에 개시된 탄화규소 기판은 높은 절연성을 가지는 것을 알 수 있지만, 상술한 것처럼 열전도율이 높은 것은 아니기 때문에, 절연성과 열전도성의 쌍방에 있어서 뛰어난 특성이 요구되는 경우에는 적합하지 않았다.
이 발명은 이러한 종래의 문제점을 해소하기 위해서 이루어진 것으로, 고주파 손실이 적고 또한 뛰어난 방열성을 나타내는 탄화규소 기판을 제공하는 것을 목적으로 한다.
또, 이 발명은 뛰어난 절연성과 방열성을 나타내는 탄화규소 기판을 제공하는 것도 목적으로 한다.
또한, 이 발명은 이러한 탄화규소 기판을 이용한 반도체 장치 및 SOI 웨이퍼를 제공하는 것도 목적으로 하고 있다.
이 발명에 관계되는 제1의 탄화규소 기판은 다결정 탄화규소로 이루어지는 제1의 층과, 제1의 층의 표면 상에 형성된 다결정 탄화규소로 이루어지는 제2의 층을 구비하고, 제2의 층은 제1의 층보다 작은 고주파 손실을 가지고, 제1의 층은 제2의 층보다 큰 열전도율을 가지는 것이다.
바람직하게는, 제2의 층의 표면측에 있어서의 주파수 20GHz에서의 고주파 손실이 2dB/mm 이하이고, 열전도율이 200W/mK 이상이다.
또, 제2의 층은 탄화규소 기판의 전체 두께의 20% 이하이고 또한 10㎛ 이상의 두께를 가지는 것이 바람직하다.
이 발명에 관계되는 제2의 탄화규소 기판은 다결정 탄화규소로 이루어지는 제1의 층과, 제1의 층의 표면 상에 형성된 다결정 탄화규소로 이루어지는 제2의 층을 구비하고, 제2의 층은 제1의 층보다 큰 비저항을 가지고, 제1의 층은 제2의 층보다 큰 열전도율을 가지는 것이다.
바람직하게는, 제2의 층의 표면측에 있어서의 비저항이 104Ωcm 이상이고, 열전도율이 200W/mK 이상이다.
이들 제1의 탄화규소 기판 및 제2의 탄화규소 기판에 있어서, 제1의 층은 질소를 함유하는 분위기 중에서 CVD법에 의해 형성되고, 제2의 층은 질소를 함유하지 않는 분위기 중에서 CVD법에 의해 형성될 수가 있다.
이 발명에 관계되는 반도체 장치는 상술한 탄화규소 기판과, 탄화규소 기판의 제2의 층의 표면 상에 접합된 반도체 소자를 구비한 것이다.
또, 이 발명에 관계되는 SOI 웨이퍼는 상술한 탄화규소 기판과, 탄화규소 기판의 제2의 층의 표면 상에 형성된 절연층과, 절연층의 표면 상에 형성된 실리콘층을 구비한 것이다.
이 발명에 의하면, 각각 다결정 탄화규소로 이루어지는 제1의 층 및 제2의 층을 구비하고, 제2의 층은 제1의 층보다 작은 고주파 손실을 가지고, 제1의 층은 제2의 층보다 큰 열전도율을 가지므로, 고주파 손실이 적고 또한 뛰어난 방열성을 나타내는 탄화규소 기판이 얻어진다.
도 1은 이 발명의 실시의 형태 1에 관계되는 탄화규소 기판을 나타내는 단면도이다.
도 2는 제2의 탄화규소층의 두께와 탄화규소 기판 전체의 고주파 손실의 관계를 나타내는 그래프이다.
도 3은 제2의 탄화규소층의 두께와 탄화규소 기판 전체의 열전도율의 관계를 나타내는 그래프이다.
도 4는 실시의 형태 2에 관계되는 반도체 장치를 나타내는 단면도이다.
도 5는 실시의 형태 3에 관계되는 SOI 웨이퍼를 나타내는 단면도이다.
이하, 이 발명의 실시의 형태를 첨부 도면에 기초하여 설명한다.
실시의 형태 1
도 1에 실시의 형태 1에 관계되는 탄화규소 기판(S)을 나타낸다. 탄화규소 기판(S)은 두께 D1의 제1의 탄화규소층(1)과, 제1의 탄화규소층(1)의 표면 상에 형성된 두께 D2의 제2의 탄화규소층(2)으로 이루어지는 2층 구조를 가지고 있다. 이들 제1의 탄화규소층(1) 및 제2의 탄화규소층(2)은 모두 다결정 탄화규소로 이루어지고, 제2의 탄화규소층(2)은 제1의 탄화규소층(1)보다 작은 고주파 손실을 가지고, 제1의 탄화규소층(1)은 두께 방향으로 제2의 탄화규소층(2)보다 큰 열전도율을 가지고 있다.
예를 들면, 제1의 탄화규소층(1)의 열전도율은 약 260W/mK인데 반해, 제2의 탄화규소층(2)의 열전도율은 약 100W/mK이다.
또, 주파수 20GHz에 있어서의 고주파 손실은 제1의 탄화규소층(1)이 약 50dB/mm나 큰 값을 가지는데 반해, 제2의 탄화규소층(2)은 1.4~1.5dB/mm 정도의 극히 작은 값을 가지고 있다.
또한, 제2의 탄화규소층(2)은 104Ωcm 이상의 비저항을 가지고 있다.
이들 제1의 탄화규소층(1)과 제2의 탄화규소층(2)으로 이루어지는 2층 구조를 형성함으로써, 탄화규소 기판(S)은 제2의 탄화규소층(2)의 표면측에 있어서의 주파수 20GHz에서의 고주파 손실로서 2dB/mm 이하의 값을 가지고, 두께 방향으로 200W/mK 이상의 열전도율을 가지고 있다. 또, 탄화규소 기판(S)은 제2의 탄화규소층(2)의 표면측에 있어서의 비저항으로서 104Ωcm 이상의 값을 가지고 있다.
이러한 탄화규소 기판(S)은 다음과 같이 하여 제작할 수가 있다.
먼저, 흑연 기재를 CVD 장치 내에 보지(保持)시키고, CVD 장치 내의 압력을 예를 들면 1.3kPa로 하여, CVD 장치 내에 캐리어 가스인 수소 가스와 함께 탄화규소의 원료 가스로 되는 SiCl4, C3H8 등을 체적비로 5~20% 공급하고, 또한 이들 원료 가스에 대한 체적비 0.5~2.5%의 질소 가스를 공급하고, 예를 들면 1000~1600℃의 온도로 가열함으로써, 흑연 기재의 상면, 하면 및 측면에 탄화규소를 소정의 두께만큼 성장시킨다. 이 탄화규소가 제1의 탄화규소층(1)을 형성하게 된다.
다음에, CVD 장치 내를 일단 배기한 후, CVD 장치 내에 질소 가스를 공급하지 않는 외에는 상술한 제1의 탄화규소층(1)의 형성 방법과 마찬가지로 하여, 제1의 탄화규소층(1)의 표면 상에 탄화규소를 성장시켜 제2의 탄화규소층(2)을 형성한다.
이와 같이 하여 형성된 제2의 탄화규소층(2)의 표면을, 예를 들면 다이아몬드 지립을 이용하여 기계 연마한 후, 흑연 기재의 측면 상에 형성된 탄화규소를 연삭하여 제거함으로써, 흑연 기재의 상면 및 하면에 각각 제1의 탄화규소층(1)과 제2의 탄화규소층(2)의 2층 구조가 남아, 흑연 기재의 측면은 노출된 상태로 된다.
그 후 흑연 기재를 산소 분위기로 온도 900~1400℃에서 가열함으로써, 흑연 기재를 연소시켜 제거한다. 이에 의해 2매의 탄화규소 기판(S)이 얻어진다.
또한, 탄화규소의 원료 가스로서는 SiH4/CH4, SiH4/C2H4, SiH4/C3H8, SiCl4/CCl4, SiCl4/CH4, CH3SiCl3, (CH3)2SiCl2를 이용할 수도 있다.
또, 상술한 방법에서는 질소 가스를 공급하여 제1의 탄화규소층(1)을 형성한 후에, 질소 가스를 공급하지 않고 제1의 탄화규소층(1)의 표면 상에 제2의 탄화규소층(2)을 형성했지만, 이와는 반대로, 먼저 질소 가스를 공급하지 않는 조건에서 제2의 탄화규소층(2)을 형성하고, 그 후 질소 가스를 공급하여 제2의 탄화규소층(2)의 표면 상에 제1의 탄화규소층(1)을 형성할 수도 있다.
이들 제1의 탄화규소층(1)의 형성과 제2의 탄화규소층(2)의 형성은 질소 가스 공급에 관한 조건을 변경하여 연속적으로 행해도 좋고, 혹은 각각 독립한 다른 공정으로 행할 수도 있다.
여기서, 제1의 탄화규소층(1)과 제2의 탄화규소층(2)의 2층 구조로 이루어지는 탄화규소 기판(S)의 전체 두께 Dt를 500㎛로 하는 반면, 제2의 탄화규소층(2)의 두께 D2를 여러 가지 변화시킨 복수의 탄화규소 기판(S)을 제작하고, 각각의 탄화규소 기판(S)에 대해서 제2의 탄화규소층(2)의 표면측에 있어서의 주파수 20GHz에서의 고주파 손실을 측정한 결과를 도 2에 나타낸다.
제2의 탄화규소층(2)의 두께 D2가 10㎛ 정도보다 작은 경우에는, 이 두께 D2가 0에 가까워질수록 제2의 탄화규소층(2)의 표면측에 있어서의 고주파 손실의 값은 급격하게 증가하는 것을 알 수 있다. 이것은 제2의 탄화규소층(2)이 얇기 때문에 고주파의 영향이 표면층인 제2의 탄화규소층(2)뿐만이 아니라 제2의 탄화규소층(2)의 하측에 위치하는 제1의 탄화규소층(1)에까지 미치는 것에 기인한다고 생각된다.
이에 반해, 제2의 탄화규소층(2)의 두께 D2가 10㎛ 이상으로 되면, 제2의 탄화규소층(2)의 표면측에 있어서의 고주파 손실은 2dB/mm 이하로 작은 값을 나타내고, 이 두께 D2가 500㎛에 가까워질 정도로 커져도, 제2의 탄화규소층(2)의 표면측에 있어서의 고주파 손실은 1.4~1.5dB/mm로 안정되어 있다.
본 발명자들의 지견(知見)에 의하면, 주파수 20GHz에 있어서 2.0dB/mm 이하의 고주파 손실을 나타내는 기판이면, 고주파 영역에서 작동하는 반도체 소자를 실장하는데 실용상 문제가 없다. 따라서, 제2의 탄화규소층(2)의 두께 D2는 10㎛ 이상인 것이 바람직하다.
또, 예를 들면, 제1의 탄화규소층(1)의 열전도율을 264W/mK, 제2의 탄화규소층(2)의 열전도율을 약 105W/mK로 하고, 탄화규소 기판(S)의 전체 두께 Dt를 1650㎛로 한 경우의, 제2의 탄화규소층(2)의 두께 D2와 두께 방향에 있어서의 탄화규소 기판(S) 전체의 열전도율의 관계를 도 3에 나타낸다.
제2의 탄화규소층(2)의 두께 D2가 작아질수록 탄화규소 기판(S) 전체의 열전도율은 증가한다.
본 발명자들은 기판의 열전도율이 200W/mK 이상이면, 고주파 영역에서 작동하는 반도체 소자를 실장해도 충분한 방열 작용을 발휘할 수 있다고 생각하고 있다.
그래서, 도 3의 그래프로부터 열전도율 200W/mK에 대응하는 제2의 탄화규소층(2)의 두께 D2를 구하면 약 350㎛로 되고, 제2의 탄화규소층(2)의 두께 D2가 약 350㎛ 이하이면, 탄화규소 기판(S)의 열전도율은 200W/mK 이상의 값을 가지게 된다. 다만, 이 두께 D2=약 350㎛는 탄화규소 기판(S)의 전체 두께 Dt=1650㎛에 대해서 구해진 값이고, 탄화규소 기판(S)의 전체 두께 Dt가 바뀌면, 열전도율 200W/mK에 대응하는 제2의 탄화규소층(2)의 두께 D2도 변화한다. 제1의 탄화규소층(1)과 제2의 탄화규소층(2)의 열전도율이 각각 정해지면, 탄화규소 기판(S)의 열전도율은 탄화규소 기판(S)의 전체 두께 Dt에 대한 제2의 탄화규소층(2)의 두께 D2의 비율에 의해 결정된다고 생각된다. 전체 두께 Dt=1650㎛에 대한 두께 D2=350㎛의 비율은 약 20%이다.
따라서, 탄화규소 기판(S)이 200W/mK 이상의 열전도율을 가지기 위해서는, 제2의 탄화규소층(2)의 두께 D2는 탄화규소 기판(S)의 전체 두께 Dt의 20% 이하인 것이 바람직하다.
즉, 고주파 손실 및 방열성의 쌍방을 고려하면, 제2의 탄화규소층(2)의 두께 D2를, 탄화규소 기판(S)의 전체 두께 Dt의 20% 이하이고 또한 10㎛ 이상으로 설정하는 것이 매우 적합하다.
실시의 형태 2
도 4에 실시의 형태 2에 관계되는 반도체 장치의 구성을 나타낸다. 이 반도체 장치는 실시의 형태 1에 나타낸 탄화규소 기판(S)의 제2의 탄화규소층(2)의 표면 상에 반도체 소자(3)가 접합된 것이다. 반도체 소자(3)는 납땜 등에 의해 제2의 탄화규소층(2)의 표면 상에 접합된다. 또, 제2의 탄화규소층(2)의 표면 상에 소정의 도전 패턴을 형성하고, 도전 패턴 상에 납을 이용하여 반도체 소자(3)를 접합할 수도 있다.
이러한 구성의 반도체 장치에 의하면, 탄화규소 기판(S)이 반도체 소자(3)의 실장면인 제2의 탄화규소층(2)의 표면측에 있어서 주파수 20GHz에서 2dB/mm 이하의 작은 고주파 손실과 200W/mK 이상의 열전도율을 가지므로, 반도체 소자(3)가 고주파 영역에서 작동하는 소자이어도 신뢰성이 높은 안정한 동작을 행하는 것이 가능하게 된다.
또, 탄화규소 기판(S)이 제2의 탄화규소층(2)의 표면측에 있어서 104Ωcm 이상의 높은 비저항을 가지고 있으므로, 반도체 소자(3)를 이용하여 뛰어난 절연성이 요구되는 회로를 구성해도 안정한 동작이 확보된다.
실시의 형태 3
도 5에 실시의 형태 3에 관계되는 SOI(Silicon on Insulator) 웨이퍼의 구성을 나타낸다. SOI 웨이퍼는 실시의 형태 1에 나타낸 탄화규소 기판(S)의 제2의 탄화규소층(2)의 표면 상에 SiO2 등의 절연층(4)이 형성됨과 아울러, 절연층(4)의 표면 상에 실리콘층(5)이 형성된 것이다. 실리콘층(5)을 이용하여 회로 소자가 형성된다.
이 SOI 웨이퍼에 있어서도 탄화규소 기판(S)이 제2의 탄화규소층(2)의 표면측에 있어서 주파수 20GHz에서 2dB/mm 이하의 작은 고주파 손실과 200W/mK 이상의 열전도율을 가지므로, 실리콘층(5)을 이용하여 고주파 영역에서 작동하는 소자가 형성되어도 신뢰성이 높은 안정한 동작을 행하는 장치가 실현된다.
또, 탄화규소 기판(S)이 제2의 탄화규소층(2)의 표면측에 있어서 104Ωcm 이상의 높은 비저항을 가지므로, 실리콘층(5)을 이용하여 뛰어난 절연성이 요구되는 회로를 구성해도 신뢰성이 높은 안정한 동작이 가능하게 된다.
이외에 실시의 형태 1에 나타낸 탄화규소 기판(S)에 고주파 전송 선로를 형성하여, 마이크로파, 밀리파 등의 신호를 취급하기 위한 고주파용 배선 기판을 제작할 수도 있다. 탄화규소 기판(S)의 존재에 의해 고주파 신호의 전송 손실을 작게 한 고주파용 배선 기판이 얻어진다.
1: 제1의 탄화규소층 2: 제2의 탄화규소층
3: 반도체 소자 4: 절연층
5: 실리콘층 S: 탄화규소 기판

Claims (8)

  1. 다결정 탄화규소로 이루어지는 제1의 층과,
    상기 제1의 층의 표면 상에 형성된 다결정 탄화규소로 이루어지는 제2의 층을 구비하고,
    상기 제2의 층은 상기 제1의 층보다 작은 고주파 손실을 가지고, 상기 제1의 층은 상기 제2의 층보다 큰 열전도율을 가지는 것을 특징으로 하는 탄화규소 기판.
  2. 제1항에 있어서,
    상기 제2의 층의 표면측에 있어서의 주파수 20GHz에서의 고주파 손실이 2dB/mm 이하이고, 열전도율이 200W/mK 이상인 것을 특징으로 하는 탄화규소 기판.
  3. 제1항 또는 제2항에 있어서,　
    상기 제2의 층은 상기 탄화규소 기판의 전체 두께의 20% 이하이고 또한 10㎛ 이상의 두께를 가지는 것을 특징으로 하는 탄화규소 기판.
  4. 다결정 탄화규소로 이루어지는 제1의 층과,
    상기 제1의 층의 표면 상에 형성된 다결정 탄화규소로 이루어지는 제2의 층을 구비하고,
    상기 제2의 층은 상기 제1의 층보다 큰 비저항을 가지고, 상기 제1의 층은 상기 제2의 층보다 큰 열전도율을 가지는 것을 특징으로 하는 탄화규소 기판.
  5. 제4항에 있어서,
    상기 제2의 층의 표면측에 있어서의 비저항이 104Ωcm 이상이고, 열전도율이 200W/mK 이상인 것을 특징으로 하는 탄화규소 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 층은 질소를 함유하는 분위기 중에서 CVD법에 의해 형성되고, 상기 제2의 층은 질소를 함유하지 않는 분위기 중에서 CVD법에 의해 형성된 것을 특징으로 하는 탄화규소 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 탄화규소 기판과,
    상기 탄화규소 기판의 상기 제2의 층의 표면 상에 접합된 반도체 소자를 구비한 것을 특징으로 하는 반도체 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 기재된 탄화규소 기판과,
    상기 탄화규소 기판의 상기 제2의 층의 표면 상에 형성된 절연층과,
    상기 절연층의 표면 상에 형성된 실리콘층을 구비한 것을 특징으로 하는 SOI 웨이퍼.
KR1020127033927A 2010-07-06 2011-07-05 탄화규소 기판, 반도체 장치 및 soi 웨이퍼 KR101261898B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010153730A JP4956649B2 (ja) 2010-07-06 2010-07-06 炭化珪素基板、半導体装置およびｓｏｉウエハ
JPJP-P-2010-153730 2010-07-06
PCT/JP2011/065342 WO2012005237A1 (ja) 2010-07-06 2011-07-05 炭化珪素基板、半導体装置およびｓｏｉウエハ

Publications (2)

Publication Number Publication Date
KR20130018338A true KR20130018338A (ko) 2013-02-20
KR101261898B1 KR101261898B1 (ko) 2013-05-07

Family

ID=45441216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127033927A KR101261898B1 (ko) 2010-07-06 2011-07-05 탄화규소 기판, 반도체 장치 및 soi 웨이퍼

Country Status (7)

Country Link
US (1) US8507922B2 (ko)
EP (1) EP2592650B1 (ko)
JP (1) JP4956649B2 (ko)
KR (1) KR101261898B1 (ko)
CN (1) CN103003937A (ko)
TW (1) TWI536558B (ko)
WO (1) WO2012005237A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP2016092122A (ja) * 2014-10-31 2016-05-23 三井造船株式会社 炭化珪素基板
KR20170019676A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 반도체 장치의 제조 방법
JP6533451B2 (ja) * 2015-11-09 2019-06-19 住友電気工業株式会社 無線電力受電装置
KR102051668B1 (ko) * 2016-12-20 2019-12-04 주식회사 티씨케이 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
JP2018157165A (ja) 2017-03-21 2018-10-04 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
JP7322371B2 (ja) * 2018-09-27 2023-08-08 住友金属鉱山株式会社 炭化珪素多結晶基板の製造方法
US11942534B2 (en) 2022-03-08 2024-03-26 Globalfoundries U.S. Inc. Bipolar transistor with thermal conductor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
US20050070048A1 (en) * 2003-09-25 2005-03-31 Tolchinsky Peter G. Devices and methods employing high thermal conductivity heat dissipation substrates
US7361930B2 (en) * 2005-03-21 2008-04-22 Agilent Technologies, Inc. Method for forming a multiple layer passivation film and a device incorporating the same
JP5260127B2 (ja) * 2008-04-18 2013-08-14 国立大学法人東北大学 炭化珪素の製造方法

Also Published As

Publication number Publication date
US20130112997A1 (en) 2013-05-09
JP4956649B2 (ja) 2012-06-20
CN103003937A (zh) 2013-03-27
TWI536558B (zh) 2016-06-01
US8507922B2 (en) 2013-08-13
KR101261898B1 (ko) 2013-05-07
EP2592650A1 (en) 2013-05-15
EP2592650B1 (en) 2016-09-07
JP2012018960A (ja) 2012-01-26
TW201212225A (en) 2012-03-16
WO2012005237A1 (ja) 2012-01-12
EP2592650A4 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
KR101261898B1 (ko) 탄화규소 기판, 반도체 장치 및 soi 웨이퍼
KR102180947B1 (ko) 열적 비아들 내 다이아몬드의 선택적 증착
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
JP2019527925A5 (ko)
CN102460687A (zh) 层叠配线基板
US8465719B2 (en) Silicon carbide substrate, semiconductor device, wiring substrate, and silicon carbide manufacturing method
JP2016092122A (ja) 炭化珪素基板
TW200403885A (en) Semiconductor module structure incorporating antenna
CN105977197B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
JP7400634B2 (ja) Ｓｏｉ基板及びｓｏｉ基板の製造方法
CN105845617B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
US10600635B2 (en) Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
TWI817388B (zh) 陶瓷基板複合結構
US10847862B2 (en) High-frequency substrate and manufacturing method for high-performance, high-frequency applications
WO2023017775A1 (ja) 導波素子
JP7138257B1 (ja) 導波素子
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
TWI751352B (zh) 集成射頻元件用底材及其製作方法
WO2018081092A1 (en) Saw device with improved thermal conductivity
JP2010098500A (ja) インピーダンス整合回路
TW200901342A (en) Varying pitch adapter and a method of forming a varying pitch adapter
JP2005524986A (ja) ダイヤモンド材料よりなる電気抵抗コンポーネント
CN106098613B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法
JP5632900B2 (ja) 炭化珪素基板、半導体装置及び配線基板
Reichl Silicon substrates for chip interconnection

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7