JP2010098500A - インピーダンス整合回路 - Google Patents

インピーダンス整合回路 Download PDF

Info

Publication number
JP2010098500A
JP2010098500A JP2008267185A JP2008267185A JP2010098500A JP 2010098500 A JP2010098500 A JP 2010098500A JP 2008267185 A JP2008267185 A JP 2008267185A JP 2008267185 A JP2008267185 A JP 2008267185A JP 2010098500 A JP2010098500 A JP 2010098500A
Authority
JP
Japan
Prior art keywords
dielectric constant
matching circuit
impedance matching
substrate
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008267185A
Other languages
English (en)
Inventor
Yoshiaki Morino
芳昭 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008267185A priority Critical patent/JP2010098500A/ja
Publication of JP2010098500A publication Critical patent/JP2010098500A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

【課題】伝送線路の寸法上の設計自由度を確保すること。
【解決手段】一枚の絶縁性基板12に形成された伝送線路14を備え、伝送線路を伝送される高周波信号の入力側INと出力側OUTのインピーダンスを整合させるインピーダンス整合回路10であって、入力側の絶縁性基板121の誘電率と、出力側の絶縁性基板122の誘電率とが異なっていることを特徴とする。
【選択図】図1

Description

この発明は、高周波回路で用いられるインピーダンス整合回路に関する。
伝送線路に半導体装置が接続された高周波回路においては、一般に、伝送線路の特性インピーダンスを50Ωとする。半導体装置は、出力電力を確保するために、伝送線路に並列に接続することが広く行われる。一般に、半導体装置の特性インピーダンスは低いので、伝送線路と半導体装置との間にインピーダンス整合回路を設けることが従来から広く行われていた(例えば、特許文献1参照)。
特許文献1に開示されたインピーダンス整合回路は、一枚のセラミックス基板にマイクロストリップラインからなる伝送線路と、スタブとを備えている。しかし、このインピーダンス整合回路は、高周波信号の周波数、セラミックス基板の厚み及び誘電率、並びに整合すべきインピーダンスにより、スタブや伝送線路の寸法がほぼ一義に決まってしまい、設計自由度が非常に低い。
この問題点を解決するために、誘電率の異なる2枚の基板を用いて、インピーダンス整合回路を形成する技術が開示されている(例えば、非特許文献1参照)。
非特許文献1に開示されたインピーダンス整合回路は、互いに金線で結ばれた誘電率の異なる2枚の基板に跨って、インピーダンス整合回路を形成している。このように構成することにより、確かにインピーダンス整合回路の寸法上の設計自由度は向上する。
特開平6−6151号公報 三菱電機技報 Vol.78,No.3,2004,pp42〜45
しかし、非特許文献1のインピーダンス整合回路では、新たに、
(1)インピーダンス整合回路を構成する部品点数が増すことにより、製造工程数が増加してしまう
(2)インピーダンス整合回路を構成する2枚の基板を正確に位置合わせする必要がある
(3)インピーダンス整合回路の設計にあたり、2枚の基板の接続に用いられる金線に由来して余分なインダクタンス成分を考慮する必要がある等の問題点が生じる。
発明者らは、鋭意検討の結果、インピーダンス整合回路に用いられる絶縁性基板の誘電率を入力側と出力側とで変化させることで、上述した(1)〜(3)の問題を解決できることに想到した。
したがって、この発明の目的は、寸法上の設計自由度を確保しつつ、上述した(1)〜(3)の問題を解決するインピーダンス整合回路を提供することにある。
この発明のインピーダンス整合回路は、一枚の絶縁性基板に形成された伝送線路を備え、伝送線路を伝送される高周波信号の入力側と出力側のインピーダンスを整合させるインピーダンス整合回路であって、絶縁性基板の誘電率が、入力側から出力側にわたって変化していることを特徴とする。
このインピーダンス整合回路において、誘電率が階段状に変化することが好ましい。
また、このインピーダンス整合回路の絶縁性基板において、入力側の誘電率を一定の第1誘電率とし、出力側の誘電率を一定の第2誘電率としたとき、第2誘電率>第1誘電率であることが好ましい。
また、このインピーダンス整合回路において、誘電率が、漸次に変化することが好ましい。
また、このインピーダンス整合回路において、伝送線路が、入力側から出力側にかけて分岐していることが好ましい。
この発明では、インピーダンス整合回路に用いられる絶縁性基板の誘電率を、高周波信号の入力側と出力側とで異ならせている。その結果、この誘電率の変化の態様に応じて入力側と出力側とでインピーダンスを変化させることができる。
より詳細には、絶縁性基板の誘電率を大きくすれば、特性インピーダンスを変化させずに、高周波信号の伝播方向の長さ及び伝送線路の幅を短くすることができる。
換言すれば、伝送線路の長さが長く、所望の基板サイズからはみ出してしまう場合に、基板の誘電率を高くすることにより、特性インピーダンスを変化させずに、伝送線路の長さを短くすることができる。その結果、インピーダンス整合回路を所望の基板サイズ内に収めることができる。
以下、図面を参照して、この発明の実施の形態について説明する。なお、各図は、各構成要素の形状、大きさ及び配置関係について、この発明が理解できる程度に概略的に示したものにすぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、各図において、共通する構成要素には同符号を付し、その説明を省略することもある。
図1は、インピーダンス整合回路の構成を概略的に示す斜視図である。なお、図1において、絶縁性基板12の誘電率が変化している領域には、その領域を強調して示すために便宜的にハッチングを施して示している。また、図1及び図2において、後述する入力側INから出力側OUTに向かう方向をX方向と称し、図面内でX方向に直交する方向をY方向と称する。
この実施の形態のインピーダンス整合回路10は、一枚の絶縁性基板12に形成された伝送線路14を備えている。そして、インピーダンス整合回路10は、伝送線路14を伝送される高周波信号の入力側INと出力側OUTのインピーダンスを整合させる機能を有する。さらに、この絶縁性基板12は、入力側INから出力側OUTにわたって誘電率が階段状、特に例えば2段階に変化している。
ここで、入力側INにおける絶縁性基板12の領域の誘電率を第1誘電率D1とし、出力側OUTにおける絶縁性基板12の領域の誘電率を第2誘電率D2とすると、第1及び第2誘電率の間には、D2>D1という関係が成り立っている。
インピーダンス整合回路10は、マイクロストリップラインからなり、絶縁性基板12の裏面すなわち第2主面12bの全面には、金属膜16が形成されている。そして、絶縁性基板12の上面すなわち第1主面12aには、入力側INにおいて1個の入力端を備え、及び出力側OUTにおいて2個の出力端を備えるように、入力側INから出力側OUTにかけて2分岐する金属膜としての伝送線路14が形成されている。
以下、インピーダンス整合回路10を構成する要素について個々に説明する。
絶縁性基板12は、好ましくは、例えば誘電率が異なる矩形板状のセラミックス製の第1及び第2基板121及び122を、境界部Bにおいて貼り合わせたものとすることができる。
ここで、第1基板121は、上述した「入力側INにおける絶縁性基板12の領域」に対応する。また、第2基板122は、上述した「出力側OUTにおける絶縁性基板12の領域」に対応する。
従って、当然のことながら、第1基板121は第1誘電率D1を有し、第2基板122は第2誘電率D2を有する。
また、第1基板121の上面を121aで示す。同様に、第2基板122の上面を122aで示す。
第1及び第2基板121及び122は、この実施の形態では、厚みh(第1主面12aに対して垂直に測った長さ)が等しく、境界部Bで貼り合わされることで、平行平板状の一枚の絶縁性基板12が形成されている。なお、ここで、厚みhは、好ましくは例えば、100μm〜1000μmとする。
ここで、第1及び第2基板121及び122として用いるセラミックスとしては、好ましくは例えば、誘電率が5〜200の基板を用いるのがよい。より詳細には、第1基板の誘電率は、例えば40とし、及び第2基板の誘電率は、例えば80とする。
伝送線路14は、絶縁性基板12の第1主面12a側に蒸着された金属薄膜である。伝送線路14を構成する材料は、好ましくは例えば金(Au)とする。伝送線路14の厚みtは、例えば約4μmとする。
上述したように、伝送線路14は、入力側INから出力側OUTにかけて、2本に分岐されている。より詳細には、伝送線路14は、第1線路14aと、第2線路14bと、第3線路14c及び14cと、スタブ14d及び14dとを備えている。
第1線路14aは、第1基板121の上面121aに設けられており、外部回路から高周波信号が入力される入力端14INから、第2線路14bに至るまでX方向に延在している。
第2線路14bは、第1基板121の上面121aに設けられていて、第1線路14aを伝播してくる高周波信号を2分岐させる機能を有する。より詳細には、第2線路14bは、境界部Bの第1基板121側の上面121a上に、所定の長さにわたって設けられており、Y方向に延在している。そして、第2線路14bのY方向に関する中点に、上述した第1線路14aが接続されている。
第3線路14c及び14cは、第2基板122の上面122aに設けられており、X方向に延在している。より詳細には、第3線路14c及び14cは、それぞれ、第2線路14bのY方向に関する2つの端部と、スタブ14d,14dとの間を接続している。
なお、第1及び第2線路14a及び14bの高周波信号の伝播方向に直交し、かつ上面121a及び122aに平行な方向の幅W1は、場所によらず等しい。また、第3線路14c及び14cの幅W2は、場所によらず等しい。
スタブ14d及び14dは、インピーダンス整合回路10を伝播する高周波信号を半導体装置(不図示)に出力するために設けられている。
スタブ14d及び14dは、第3線路14c及び14cの端部から拡幅して、第3線路14c及び14cを矩形状に形成したものであり、それぞれ第3線路14c及び14cに電気的に接続されている。
金属膜16は、絶縁性基板12の第2主面12bの全面に設けられた金属製の膜状体である。金属膜16の材料としては、設計に応じて任意好適なものを用いることができるが、この実施の形態では、厚みが2.0μmのAuが用いられている。
続いて、この実施の形態のインピーダンス整合回路10において、誘電率の異なる2枚の第1基板121及び122を貼り合わせることにより生じる効果について説明する。
図2に示すような一般的なマイクロストリップラインにおいて、絶縁性基板12の誘電率εrと、特性インピーダンスZ0と、伝送線路14の幅Wと、絶縁性基板12の厚みhとの間には、以下に示す従来周知の関係が成り立つことが知られている。
W/h<1の場合:
Z0=(60/εff0.5)ln(8h/W+0.25W/h)・・・(1)
εff=(εr+1)/2+[(1+12h/W)−0.5+0.04(1−W/h)2]×(εr−1)/2・・・(2)
W/h≧1の場合:
Z0=120π/[εff0.5×(W/h+1.393+0.667ln(W/h+1.444)]・・・(3)
εff=(εr+1)+(1+12h/W)−0.5×(εr−1)/2・・・(4)
λ=c/(f×εff0.5)・・・(5)
なお、(5)式においてλは、電気長を表わし、伝送線路の高周波信号の伝播方向に関する長さに相当する量である。以下、電気長λのことを「伝送線路の長さλ」と称することもある。また、fは、高周波信号の周波数を示す。
これらの式によれば、特性インピーダンスZ0を一定にした場合、絶縁性基板12の誘電率εrが小さければ、伝送線路14の長さλ及び幅Wも大きくなり、及び絶縁性基板12の誘電率εrが大きければ、伝送線路14の長さλ及び幅Wが小さくなることが分かる。
これは、絶縁性基板12の誘電率εrを大きくすることにより、特性インピーダンスを一定に保ったまま、伝送線路14の長さλ及び幅Wを縮小できることを示している。
つまり、この実施の形態のインピーダンス整合回路10の場合には、第1誘電率D1(<第2誘電率D2)である第1基板121に形成された第1及び第2線路14a及び14bの長さに比べて、第2誘電率D2の第2基板122に形成された第3線路14cの長さ及び幅Wを、特性インピーダンスを保ったまま短くできる。
詳細な説明は省略するが、以上の議論はスタブ14dの長さ及び幅にも適用できる。つまり、絶縁性基板12の誘電率を高くすることにより、スタブ14dの長さ及び幅も小さくすることができる。
(1)〜(5)式を用いた計算で得られる数値の一例を具体的に挙げる。
(1)〜(5)式に初期値として与えた変数を以下に列記する。
(a)高周波信号の周波数fを2GHzとする。
(b)伝送線路14の厚みtを4μmとする。
(c)絶縁性基板12の厚みhを200μmとする。
(d)整合すべき特性インピーダンスを33.6Ωとする。
これらの条件において、以下の2条件の場合で、(3)式及び(4)式より電気長λ及び伝送線路の幅Wを求めた。
(条件1):絶縁性基板12の誘電率εrが40の場合
(条件2):絶縁性基板12の誘電率εrが80の場合
その結果、(条件1)では、W=100μm及び電気長λ=30.3mmであった。また、(条件2)では、W=35μm及び電気長λ=22.0mmであった。
つまり、絶縁性基板12の誘電率を増加させた場合(条件2)には、電気長λ、すなわち伝送線路の長さと、伝送線路の幅Wとを短くできることが分かる。
例えば、仮に絶縁性基板12全体、つまり第1及び第2基板121及び122の両者がともに誘電率εr=40であるとする。一般に出力側OUT(半導体装置との接続側)の方が入力側INよりも特性インピーダンスが小さくなる。その結果、第3線路14c及び14cと、スタブ14d及び14dの高周波信号の伝播方向に沿った長さと幅Wとを、大きくする必要がある。しかし、この実施の形態で説明したように第2基板122の誘電率εrを80とすることにより、第2基板122に形成された第3線路14c,14c及びスタブ14d,14dの高周波信号の伝播方向に沿った長さと、伝送線路の幅Wとを短くすることができる。
次に、図3を参照して、この実施の形態のインピーダンス整合回路の製造方法について説明する。
まず、図3(A)に示すように、誘電率の異なる2種類の第1及び第2グリーンシート181及び182を準備して、境界部Bとなる部分で貼り合わせる。これにより、第1及び第2グリーンシート181及び182が貼り合わされた前駆基板18が得られる。
なお、ここで、「グリーンシート」とは、セラミックスが焼成されるまえのシート状の材料を示す。つまり、グリーンシートを焼成することにより、セラミックス製の絶縁性基板が得られる。
そして、この前駆基板18を焼成する。その結果、第1基板121と第2基板122とが接合された絶縁性基板12が得られる。
続いて、この絶縁性基板12の第1主面12aの全面にフォトレジストを塗布する。その後、伝送線路14のパターン形状が描かれたマスクを用いて露光及び現像を行い、図3(B)に示すようにフォトレジストパターン24を形成する。
続いて、図3(C)に示すように、フォトレジストパターン24が形成された絶縁性基板12を金メッキ液中に浸漬して、金メッキを行う。これにより、絶縁性基板12の第1主面12aに伝送線路14が形成され、及び、絶縁性基板12の第2主面12b全面に金属膜16が形成される。その後、不要なフォトレジストパターン24を剥離することで、第1及び第2基板121及び122に跨る伝送線路14を形成する。これにより図1に示すようなインピーダンス整合回路10を完成させる。
続いて、この実施の形態のインピーダンス整合回路10の奏する効果について説明する。
(1)この実施の形態のインピーダンス整合回路10では、絶縁性基板12の誘電率を、高周波信号の入力側の第1基板121と、出力側の第2基板122とで異ならせている。より具体的には、第2基板122の誘電率D2を第1基板121の誘電率D1よりも大きくしている。その結果、インピーダンス整合回路10の特性インピーダンスを変化させずに、第2基板122に形成された第3線路14c,14c及びスタブ14d及び14dの高周波信号の伝播方向に沿った長さと、幅とを短くすることができる。
つまり、伝送線路14の長さが長く、望ましい基板サイズからはみ出してしまう場合に、基板の誘電率を高くすることにより、特性インピーダンスを変化させずに、伝送線路14の長さ及び幅を短くすることができる。その結果、インピーダンス整合回路を所望の基板サイズ内に収めることができる。
(2)また、上述した非特許文献1のインピーダンス整合回路における3つの課題((1)部品点数の増加、(2)正確な位置合わせの必要性、(3)余分なインダクタンスの発生)を解決することができる。
続いて、この実施の形態のインピーダンス整合回路10の変形例について説明する。
(1)この実施の形態のインピーダンス整合回路10は、第1基板121から第2基板122にわたって伝送線路14が2つに分岐されていた。しかし、伝送線路の分岐本数は2本には限定されない。
例えば、図4(A)に示すように、第1基板121及び第2基板122の間に、誘電率D3がD1<D3<D2である第3基板123を配置することで、絶縁性基板22の誘電率を3段にわたって変化させ、伝送線路20を4分岐させるようにしてもよい。
(2)また、この実施の形態のインピーダンス整合回路10では、絶縁性基板12の誘電率を階段状に変化させる場合について説明した。しかし、絶縁性基板12の誘電率は、この発明の目的を達成するならば、階段状に変化する場合に限定されない。
例えば、図4(B)に示すように、入力側INから出力側OUTにかけて漸次に誘電率が増加するような絶縁性基板32を形成してもよい。その場合には、伝送線路14の寸法を基板の誘電率の変化に合わせて、連続的に変化させることが好ましい。また、絶縁性基板12の誘電率を曲線(例えば円弧状の凸曲線又は凹曲線)に沿って減少させるように形成してもよい。
また、図4(B)に示したような絶縁性基板32としては、イオン注入により絶縁性基板32の誘電率を場所により変化させた、例えばGaAs基板やSi基板等の半導体基板を用いることができる。
インピーダンス整合回路の構成を概略的に示す斜視図である。 一般的なマイクロストリップラインの説明に供する斜視図である。 (A)〜(C)は、この実施の形態のインピーダンス整合回路の製造工程の説明に供する工程図である。 (A)は、インピーダンス整合回路の変形例を示す斜視図である。(B)は、インピーダンス整合回路の他の変形例を示す斜視図である。
符号の説明
10 インピーダンス整合回路
12,22,32 絶縁性基板
12a 第1主面
12b 第2主面
121 第1基板
121a,122a 上面
122 第2基板
123 第3基板
14,20 伝送線路
14a 第1線路
14b 第2線路
14c 第3線路
14d スタブ
16 金属膜
18 前駆基板
181 第1グリーンシート
182 第2グリーンシート
24 フォトレジストパターン

Claims (5)

  1. 一枚の絶縁性基板に形成された伝送線路を備え、該伝送線路を伝送される高周波信号の入力側と出力側のインピーダンスを整合させるインピーダンス整合回路であって、
    前記絶縁性基板の誘電率が、前記入力側から前記出力側にわたって変化していることを特徴とするインピーダンス整合回路。
  2. 前記誘電率が、階段状に変化することを特徴とする請求項1に記載のインピーダンス整合回路。
  3. 前記絶縁性基板において、前記入力側の誘電率を一定の第1誘電率とし、前記出力側の誘電率を一定の第2誘電率としたとき、第2誘電率>第1誘電率であることを特徴とする請求項1に記載のインピーダンス整合回路。
  4. 前記誘電率が、漸次に変化することを特徴とする請求項1に記載のインピーダンス整合回路。
  5. 前記伝送線路が、前記入力側から前記出力側にかけて分岐していることを特徴とする請求項1〜4のいずれか一項に記載のインピーダンス整合回路。
JP2008267185A 2008-10-16 2008-10-16 インピーダンス整合回路 Withdrawn JP2010098500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267185A JP2010098500A (ja) 2008-10-16 2008-10-16 インピーダンス整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267185A JP2010098500A (ja) 2008-10-16 2008-10-16 インピーダンス整合回路

Publications (1)

Publication Number Publication Date
JP2010098500A true JP2010098500A (ja) 2010-04-30

Family

ID=42259879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267185A Withdrawn JP2010098500A (ja) 2008-10-16 2008-10-16 インピーダンス整合回路

Country Status (1)

Country Link
JP (1) JP2010098500A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493953B1 (ko) * 2013-11-18 2015-03-02 한국기초과학지원연구원 유전체를 포함하는 4포트로 구성된, 2-섹션 하이브리드 커플러
JP2019526986A (ja) * 2016-09-01 2019-09-19 ウェハー エルエルシーWafer Llc 可変誘電率ベースド装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493953B1 (ko) * 2013-11-18 2015-03-02 한국기초과학지원연구원 유전체를 포함하는 4포트로 구성된, 2-섹션 하이브리드 커플러
JP2019526986A (ja) * 2016-09-01 2019-09-19 ウェハー エルエルシーWafer Llc 可変誘電率ベースド装置
JP7049685B2 (ja) 2016-09-01 2022-04-07 ウェハー エルエルシー 可変誘電率ベースド装置

Similar Documents

Publication Publication Date Title
US20130104387A1 (en) On pcb dielectric waveguide
US11276910B2 (en) Substrate integrated waveguide and method for manufacturing the same
EP1321998A1 (en) Waveguide-microstrip transition and application to HF circuit
JP2011124913A (ja) 信号変換器及び高周波回路モジュール
JP2009033526A (ja) 方形導波管部と差動線路部との接続構造
JP2005051331A (ja) マイクロストリップ線路と誘電体導波管との結合構造
CN108631034A (zh) 模块基板
KR20120051012A (ko) 마이크로웨이브 필터
JP2010098500A (ja) インピーダンス整合回路
JP2004522378A5 (ja)
JP5289196B2 (ja) マジックt
JP5361024B2 (ja) 配線基板
JP2006042098A (ja) 高周波用配線基板
JP2009124475A (ja) インピーダンス整合回路
CA2617505C (en) Hf terminating resistor having a planar layer structure
JP2008035336A (ja) 高周波回路装置
WO2005067095A1 (ja) 同軸線路−平面基板変換構造と高周波用信号変換器
JP5451339B2 (ja) 高周波回路と方形導波管型高周波線路との接続構造
JP3383542B2 (ja) 誘電体導波管線路の結合構造
JP4108099B2 (ja) 電子部品のパッケージ
JP6523128B2 (ja) 高周波線路およびその製造方法
JP2004104816A (ja) 誘電体導波管線路および配線基板
JP2004153795A (ja) 伝送路
JP2011044847A (ja) 多層回路及びパッケージ
JP2010165853A (ja) インピーダンス整合回路及び半導体装置用パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110