KR20120051634A - 접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법 - Google Patents

접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20120051634A
KR20120051634A KR1020127000309A KR20127000309A KR20120051634A KR 20120051634 A KR20120051634 A KR 20120051634A KR 1020127000309 A KR1020127000309 A KR 1020127000309A KR 20127000309 A KR20127000309 A KR 20127000309A KR 20120051634 A KR20120051634 A KR 20120051634A
Authority
KR
South Korea
Prior art keywords
group
adhesive composition
organic solvent
weight
polyimide
Prior art date
Application number
KR1020127000309A
Other languages
English (en)
Other versions
KR101635659B1 (ko
Inventor
고이치 후지마루
도시히사 노나카
요시코 다츠타
Original Assignee
도레이 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20120051634A publication Critical patent/KR20120051634A/ko
Application granted granted Critical
Publication of KR101635659B1 publication Critical patent/KR101635659B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 보존성과 접속 신뢰성 둘 다의 특성이 우수한 접착 조성물로서, (a) 유기 용제 가용성 폴리이미드, (b) 에폭시 화합물, (c) 경화 촉진제 입자 및 (d) 무기 입자를 함유하며, (b) 에폭시 화합물 100 중량부에 대하여 (a) 유기 용제 가용성 폴리이미드의 함유량이 15 내지 90 중량부, (c) 경화 촉진제 입자의 함유량이 0.1 내지 50 중량부이고, (d) 무기 입자의 함유량이 (a) 내지 (d) 전량에 대하여 30 중량％ 이상 80 중량％ 이하인 접착 조성물을 제공한다.

Description

접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법{ADHESIVE COMPOSITION, ADHESIVE SHEET, CIRCUIT BOARD AND SEMICONDUCTOR DEVICE BOTH PRODUCED USING THESE, AND PROCESSES FOR PRODUCING THESE}
본 발명은 퍼스널 컴퓨터나 휴대 단말기에 사용되는 전자 부품의 접착이나, 방열판과 인쇄 기판이나 플렉시블 기판의 접착 및 기판끼리 등의 접착에 사용할 수 있는 접착 조성물 등에 관한 것이다. 보다 상세하게는, 본 발명은 IC, LSI 등 반도체칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹 기판, 실리콘 인터포저, 실리콘 기판 등의 회로 기판에 접착 또는 직접 전기적 접합할 때나 반도체칩끼리의 접합이나 3차원 실장 등의 반도체칩의 적층에 이용되는 접착 조성물 등에 관한 것이다.
최근 들어 반도체 장치의 소형화와 고밀도화에 따라 반도체칩을 회로 기판에 실장하는 방법으로서 플립 칩 실장이 주목되어 급속히 확산되어 오고 있다. 플립 칩 실장에 있어서는, 접합 부분의 접속 신뢰성을 확보하기 위한 방법으로서 반도체칩 상에 형성된 범프 전극과 회로 기판의 패드 전극 사이에 에폭시 수지계 접착제를 개재시키는 것이 일반적인 방법으로서 채용되고 있다. 그 중에서도 폴리이미드 수지, 에폭시 수지 및 무기 입자를 함유하는 접착제는 폴리이미드 수지의 내열성과 절연 특성, 에폭시 수지의 접착성과 내수성, 무기 입자의 저흡수성과 저열 선팽창성을 이용하여 전기?전자?건축?자동차?항공기 등의 각종 용도에 많이 사용되고 있다(예를 들면, 특허문헌 1 내지 7 참조).
그런데 이들 접착제는 실온 하에 보존하면 반응이 서서히 진행된다는 문제가 있어, 실온에서 수개월 보존할 수 있는 접착제가 요망되었다. 이에 대하여 마이크로캡슐형 경화 촉진제를 사용함으로써 실온 하에서의 보존이 가능하도록 개량하는 기술이 제안되어 있다(예를 들면, 특허문헌 8 참조).
일본 특허 공개 제2004-319823호 공보 일본 특허 공개 (평)06-264035호 공보 일본 특허 공개 제2006-144022호 공보 일본 특허 공개 제2009-007531호 공보 일본 특허 공개 제2008-094870호 공보 일본 특허 제3995022호 공보 일본 특허 공개 제2009-117813호 공보 일본 특허 공개 제2006-77258호 공보
종래의 접착제는 보존시나 반도체칩 실장 공정 중에 서서히 경화 반응이 진행됨으로써, 반도체칩의 범프 전극이 접착제를 관통하기 어려워지기 때문에, 전기적인 접속이 불안정해지는 경우나, 기포를 말려들게 하여 접속 신뢰성이 나빠지는 경우가 있었다. 또한, 종래의 접착제를 이용하여 제조한 반도체 장치에는 흡습 리플로우 처리 및 써멀 사이클 처리와 같은 보다 강한 내구성이 필요하게 되는 처리를 행한 경우에 있어서도 충분한 접속 신뢰성을 유지하는 것이 곤란하다는 과제도 있었다.
본 발명은 이들 과제를 해결하기 위해 보존성과 접속 신뢰성 둘 다의 특성이 우수한 접착 조성물을 제공하는 것을 목적으로 한다.
즉, 본 발명은 (a) 유기 용제 가용성 폴리이미드, (b) 에폭시 화합물, (c) 경화 촉진제 입자 및 (d) 무기 입자를 함유하며, (b) 에폭시 화합물 100 중량부에 대하여 (a) 유기 용제 가용성 폴리이미드의 함유량이 15 내지 90 중량부, (c) 경화 촉진제 입자의 함유량이 0.1 내지 50 중량부이고, (d) 무기 입자의 함유량이 (a) 내지 (d) 전량에 대하여 30 중량％ 이상 80 중량％ 이하인 접착 조성물이다.
본 발명에 따르면, 보존성과 접속 신뢰성 둘 다의 특성이 우수한 접착 조성물이 얻어진다.
도 1은 3단의 실리콘 인터포저를 갖는 반도체 부착 회로 기판의 개략도이다.
본 발명의 접착 조성물은 (a) 유기 용제 가용성 폴리이미드, (b) 에폭시 화합물, (c) 경화 촉진제 입자 및 (d) 무기 입자를 함유하며, (b) 에폭시 화합물 100 중량부에 대하여 (a) 유기 용제 가용성 폴리이미드의 함유량이 15 내지 90 중량부, (c) 경화 촉진제 입자의 함유량이 0.1 내지 50 중량부고, (d) 무기 입자의 함유량이 (a) 내지 (d) 전량에 대하여 30 중량％ 이상 80 중량％ 이하인 접착 조성물이다.
본 발명의 접착 조성물은 이미드환을 갖는 (a) 유기 용제 가용성 폴리이미드를 함유하고 있기 때문에, 내열성 및 내약품성이 우수하다. 특히, 유기 용제 가용성 폴리이미드의 측쇄에 에폭시기와 반응 가능한 관능기를 적어도 하나 갖는 것을 이용함으로써, 열 처리시에 에폭시 화합물의 개환, 방향족 폴리이미드에의 부가 반응이 촉진되어 보다 한층 밀도가 높은 망목 구조를 갖는 조성물을 얻을 수 있다. 에폭시기와 반응 가능한 관능기로서는 페놀성 수산기, 술폰산기, 티올기를 들 수 있다. 이러한 방향족 폴리이미드의 합성 방법으로서는 이하의 예로 한정되는 것은 아니지만, 예를 들면 우선 에폭시기와 반응 가능한 기를 갖는 산 이무수물과 디아민을 반응시켜 폴리이미드 전구체를 합성하고, 다음으로 말단 밀봉제로서 1급 모노아민을 이용하여 이 폴리이미드 전구체의 말단 수식을 행하고, 계속해서 150℃ 이상의 열 처리를 행하고, 폴리이미드 폐환을 행하는 방법을 들 수 있다. 이것 이외에는 먼저 산 이무수물과 말단 밀봉제로서 1급 모노아민을 반응시킨 후, 디아민을 첨가하여 말단 수식된 폴리이미드 전구체를 합성하고, 이어서 150℃ 이상의 고온에서 폴리이미드 폐환을 행하는 방법을 들 수 있다.
본 발명에 이용되는 (a) 유기 용제 가용성 폴리이미드의 바람직한 일례는, 하기 화학식 2의 구조 단위를 갖고, 에폭시기와 반응 가능한 관능기를 측쇄에 적어도 하나 갖는 중합체이고, 주쇄 말단의 적어도 한쪽에 화학식 3 및/또는 4의 구조를 가지며, 화학식 1로 표시되는 구조를 화학식 2 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 것이다. 5 중량％ 이상으로 함으로써 강직한 폴리이미드에 적절한 유연성을 부여할 수 있고, 15 중량％ 이하로 함으로써 폴리이미드 골격의 강직성을 유지하고, 내열성, 절연성을 유지할 수 있다.
또한, 여기서의 유기 용제 가용성 폴리이미드의 합성에 의해 얻어지는 중합체(폴리이미드)의 전량이란, 디아민과 산 이무수물 및 말단 밀봉제를 포함하는 구성 성분의 중합에 의해 얻어진 중량을 말하며, 합성시에 과잉으로 투입한 디아민, 산 이무수물 및 말단 밀봉제는 폴리이미드의 중량에 포함하지 않는다.
Figure pct00001
식 중, R1은 2가의 탄화수소기이다. R1은 바람직하게는 탄소수 1 내지 5의 알킬렌기 또는 페닐렌기이다. R2는 1가의 탄화수소기이다. R2는 바람직하게는 탄소수 1 내지 5의 알킬기 또는 페닐기이다. 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R1 및 R2를 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R1 및 R2를 포함할 수도 있다.
n은 1 내지 10의 정수를 나타내고, 바람직하게는 1 내지 2이다. n을 1 이상으로 함으로써 경화시의 접착 조성물의 수축을 억제할 수 있고, 10 이하로 함으로써 폴리이미드 골격 중의 이미드기 함유율을 감소시키지 않고 접착 조성물의 절연성, 내열성을 향상시킬 수 있다.
Figure pct00002
식 중, R3은 4 내지 14가의 유기기이고, R4는 2 내지 12가의 유기기이며, R3, R4 중 적어도 하나는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 함유한다. R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 나타낸다. 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R3 내지 R6을 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R3 내지 R6을 포함할 수도 있다. α 및 β는 각각 0 내지 10의 정수를 나타내며, α+β는 1 내지 10의 정수이다.
Figure pct00003
식 중, X는 1가의 유기기를 나타낸다. 보다 바람직하게는 1가의 방향족기이다.
Figure pct00004
식 중, Y는 2가의 유기기를 나타낸다. 보다 바람직하게는 2가의 방향족기 또는 탄소-탄소 이중 결합을 갖는 기이다.
또한, 본 발명에 이용되는 (a) 유기 용제 가용성 폴리이미드의 다른 바람직한 일례는, 화학식 5, 6 중 어느 하나로 표시되는 구조를 갖고, 에폭시기와 반응 가능한 관능기를 측쇄에 적어도 하나 갖는 중합체이고, 또한 상기 화학식 1로 표시되는 구조를 화학식 5, 6 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 것이다.
Figure pct00005
Figure pct00006
식 중, R3은 4 내지 14가의 유기기이고, R4는 2 내지 12가의 유기기이며, R3, R4 중 적어도 하나는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군으로부터 선택되는 기(이하, 이것을 「특정 기」라 함)를 적어도 하나 함유하는 방향족기이다. R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 나타낸다. 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R3 내지 R6을 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R3 내지 R6을 포함할 수도 있다. X는 1가의 유기기를 나타낸다. m은 8 내지 200이다. α 및 β는 각각 0 내지 10의 정수를 나타내며, α+β는 0 내지 10의 정수이다. 단, 반복수 m 중, 20 내지 90％는 α+β=1 내지 10이다.
화학식 2, 5, 6에 있어서, R3은 산 이무수물의 구조 성분을 나타내고 있고, 그 중에서도 탄소수 5 내지 40의 4 내지 14가의 유기기인 것이 바람직하다. 또한, R4는 디아민의 구조 성분을 나타내고 있고, 그 중에서도 탄소수 5 내지 40의 2 내지 12가의 유기기인 것이 바람직하다. 또한, R3, R4 둘 다가 특정기를 적어도 하나 함유하는 것이 바람직하다.
R5는 산 이무수물의 치환기이고, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택된다. R6은 디아민의 치환기이고, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택된다.
사용되는 산 이무수물에 대하여 설명한다. 특정기를 적어도 하나 갖는 산 이무수물로서는, 구체적으로는 2,2-비스(3,4-디카르복시페닐)프로판 이무수물, 2,2-비스(2,3-디카르복시페닐)프로판 이무수물, 비스(3,4-디카르복시페닐)술폰 이무수물, 비스(3,4-디카르복시페닐)에테르 이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물 등을 들 수 있다.
특정기를 적어도 하나 가지며 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 갖는 산 이무수물로서는, 구체적으로는 하기에 나타낸 구조의 방향족산 이무수물을 들 수 있다.
Figure pct00007
R9는 C(CF3)2, C(CH3)2, SO2, S 또는 O를 나타낸다. R10 및 R11은 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R10 및 R11이 동시에 수소 원자가 되는 일은 없다.
특정기는 갖지 않고, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 갖는 산 이무수물로서는, 구체적으로는 하기에 나타낸 구조의 방향족 산 이무수물을 들 수 있다.
Figure pct00008
R7, R8은 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R7 및 R8이 동시에 수소 원자가 되는 일은 없다.
특정기를 갖지 않고, 페놀성 수산기, 술폰산기, 티올기도 갖지 않는 산 이무수물로서는, 구체적으로는 피로멜리트산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,3,3',4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 2,2', 3,3'-벤조페논테트라카르복실산 이무수물, 1,1-비스(3,4-디카르복시페닐)에탄 이무수물, 1,1-비스(2,3-디카르복시페닐)에탄 이무수물, 비스(3,4-디카르복시페닐)메탄 이무수물, 비스(2,3-디카르복시페닐)메탄 이무수물, 1,2,5,6-나프탈렌테트라카르복실산 이무수물, 2,3,6,7-나프탈렌테트라카르복실산 이무수물, 2,3,5,6-피리딘테트라카르복실산 이무수물, 3,4,9,10-페릴렌테트라카르복실산 이무수물 등의 방향족 테트라카르복실산 이무수물 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물을 들 수 있다.
본 발명에서는 이들 산 이무수물을 단독으로 또는 2종 이상을 조합하여 사용한다.
사용되는 디아민에 대하여 설명한다. 특정기를 적어도 하나 갖는 디아민으로서는, 구체적으로는 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 비스(4-아미노페녹시페닐)술폰, 비스(3-아미노페녹시페닐)술폰, 비스(4-아미노페녹시)비페닐, 비스{4-(4-아미노페녹시)페닐}에테르, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물 등을 들 수 있다.
특정기를 적어도 하나 가지며 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 갖는 디아민으로서는, 구체적으로는 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판, 2,2-비스(3-히드록시-4-아미노페닐)헥사플루오로프로판, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 2,2-비스(3-히드록시-4-아미노페닐)프로판, 3,3'-디아미노-4,4'-디히드록시디페닐에테르, 3,3'-디아미노-4,4'-디히드록시디페닐술폰, 3,3'-디아미노-4,4'-디히드록시디페닐술피드 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물 등이나, 하기에 나타낸 구조의 디아민 등을 들 수 있다.
Figure pct00009
R16은 C(CF3)2, C(CH3)2, SO2, S 또는 O를 나타낸다. R17 내지 R18은 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R17 및 R18이 동시에 수소 원자가 되는 일은 없다.
특정기는 갖지 않고, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 갖는 디아민으로서는, 구체적으로는 3,3'-디아미노-4,4'-디히드록시비페닐, 2,4-디아미노-페놀, 2,5-디아미노페놀, 1,4-디아미노-2,5-디히드록시벤젠, 디아미노디히드록시피리미딘, 디아미노디히드록시피리딘, 히드록시디아미노피리미딘, 9,9-비스(3-아미노-4-히드록시페닐)플루오렌, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물 등이나, 하기에 나타낸 구조의 디아민 등을 들 수 있다.
Figure pct00010
R12 내지 R15는 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R12 및 R13이 동시에 수소 원자가 되는 일은 없다.
특정기를 갖지 않고, 페놀성 수산기, 술폰산기, 티올기도 갖지 않는 디아민으로서는, 구체적으로는 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐메탄, 벤지딘, m-페닐렌디아민, p-페닐렌디아민, 1,5-나프탈렌디아민, 2,6-나프탈렌디아민, 2,2'-디메틸-4,4'-디아미노비페닐, 2,2'-디에틸-4,4'-디아미노비페닐, 3,3'-디메틸-4,4'-디아미노비페닐, 3,3'-디에틸-4,4'-디아미노비페닐, 2,2',3,3'-테트라메틸-4,4'-디아미노비페닐, 3,3',4,4'-테트라메틸-4,4'-디아미노비페닐, 2,2'-디(트리플루오로메틸)-4,4'-디아미노비페닐, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 화합물, 테레프탈산히드라지드, 이소프탈산히드라지드, 프탈산히드라지드, 2,6-나프탈렌디카르복실산디히드라지드, 4,4'-비스페닐디카르보노히드라진, 4,4'-시클로헥산디카르보노히드라진, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환한 히드라지드 화합물 등을 들 수 있다. 본 발명에서 사용하는 디아민은 단독으로 또는 2종 이상을 조합하여 사용된다.
또한, 화학식 1로 표시되는 구조는 화학식 2, 5, 6 중의 R4로서 포함되기 때문에, 디아민의 구성 성분이 된다. 화학식 1로 표시되는 구조를 포함하는 디아민으로서는, 비스(3-아미노프로필)테트라메틸디실록산, 비스(p-아미노-페닐)옥타메틸펜타실록산 등을 들 수 있다.
화학식 2, 5, 6에서의 R5, R6을 선택함으로써, 열 처리시의 폴리이미드와 에폭시 화합물의 반응률을 조정하고, 접착 조성물의 가교 밀도를 조정할 수 있다. 이에 따라 필요하게 되는 내열성, 내약품성을 접착 조성물에 부여하는 것이 가능해진다. R5 및 R6의 합계의 20 내지 90％가 페놀성 수산기, 술폰산기 또는 티올기인 것이 바람직하다. 이들 기를 R5 및 R6의 합계의 20％ 이상으로 함으로써, 내약품성, 내열성을 향상시킬 수 있고, 90％ 이하로 함으로써, 가교 밀도를 적절한 범위로 억제하여 필름의 신도, 인성을 유지할 수 있다.
화학식 3, 5, 6의 구조 성분인 X는 말단 밀봉제인 1급 모노아민에서 유래하는 성분이다. 이들은 단독으로, 또는 그 밖의 말단 밀봉기와의 2종 이상의 조합 중 어느 것이어도 된다. 1급 모노아민으로서는 방향족 아민이 바람직하고, 구체적으로는 5-아미노퀴놀린, 4-아미노퀴놀린, 3-아미노나프탈렌, 2-아미노나프탈렌, 1-아미노나프탈렌, 아닐린 등을 들 수 있다. 이들 중 아닐린이 바람직하게 사용된다.
또한, 에폭시 화합물과 반응하는 것과 같은 치환기를 달리 갖지 않는 1급 모노아민을 이용하는 것이 바람직하다. 이에 따라, 분자 운동성이 높은 폴리이미드의 말단부에 에폭시 화합물과 반응하는 것과 같은 치환기를 갖고 있지 않은 유기 용제 가용성 폴리이미드를 얻는 것이 가능해진다. 이것을 이용함으로써, 유기 용제 가용성 폴리이미드와 에폭시 화합물의 실온 하에서의 반응이 진행되기 어려워져, 접착 조성물의 보존성을 더욱 높일 수 있다.
화학식 3, 5, 6의 X 성분의 도입 비율은 그의 원 성분인 말단 밀봉제의 1급 모노아민 성분으로 환산하면, 전체 디아민 성분에 대하여 0.1 내지 60몰％의 범위가 바람직하고, 특히 바람직하게는 5 내지 50몰％이다.
또한, 화학식 4에 있어서, Y는 말단 밀봉제인 디카르복실산 무수물에서 유래한다. 말단 밀봉제로서 이용되는 산 무수물로서는, 방향족 디카르복실산이나 탄소-탄소 이중 결합을 갖는 디카르복실산이 바람직하고, 구체적으로는 프탈산 무수물, 1,8-나프탈렌디카르복실산 무수물, 숙신산 무수물, 말레산 무수물 등이 바람직하다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
화학식 5, 6의 m은 중합체의 반복수이고, m의 값은 8 이상 200 이하이다. 바람직한 m값은 10 내지 150이다. 중량 평균 분자량은 겔 여과 크로마토그래피에 의한 폴리스티렌 환산으로 4000 내지 80000인 것이 바람직하고, 특히 바람직하게는 8000 내지 60000이다. m의 값을 8 이상으로 함으로써, 점도를 크게 하여 후막 도포를 가능하게 하고, m의 값을 200 이하로 함으로써, 용제로의 용해성을 향상시킬 수 있다. 여기서, (a) 유기 용제 가용성 폴리이미드의 중량 평균 분자량은 다음 방법에 의해 구할 수 있다. 가용성 폴리이미드를 N-메틸피롤리돈(NMP)에 용해시킨 고형분 농도 0.1 중량％의 폴리이미드 용액을 이용하여, GPC 장치 Waters 2690(워터즈 코포레이션(Waters Corporation) 제조)에 의해 폴리스티렌 환산의 중량 평균 분자량을 산출한다. GPC 측정 조건은 이동층을 LiCl과 인산을 각각 농도 0.05 mol/l(리터)로 용해한 NMP로 하고, 전개 속도를 0.4 ml/분으로 한다. 사용하는 GPC 장치로서, 예를 들면
검출기: Waters 996
시스템 컨트롤러: Waters 2690
컬럼 오븐: Waters HTR-B
써모 컨트롤러: Waters TCM
컬럼: TOSOH grard comn
컬럼: TOSOH TSK-GEL α-4000
컬럼: TOSOH TSK-GEL α-2500 등을 들 수 있다.
화학식 2의 구조 단위를 갖고, 에폭시기와 반응 가능한 관능기를 측쇄에 적어도 하나 갖고, 주쇄 말단의 적어도 한쪽에 화학식 3 및/또는 4의 구조를 가지며, 화학식 1로 표시되는 구조를 화학식 2 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 폴리이미드는, 화학식 2로 표시되는 구조 단위를 포함하는 것만일 수도 있고, 화학식 2로 표시되는 구조 단위 이외에 공중합 성분으로서 다른 구조도 갖는 공중합체일 수도 있으며, 화학식 2로 표시되는 구조 단위의 전구체(폴리아믹산 구조)가 포함되어 있을 수도 있다. 또한, 이들의 혼합체일 수도 있다. 또한, 이들 어느 하나에 다른 구조로 표시되는 폴리이미드가 혼합되어 있을 수도 있다. 이 때, 화학식 2로 표시되는 구조 단위를 50몰％ 이상 함유하고 있는 것이 바람직하다. 공중합 또는 혼합에 이용되는 구조의 종류 및 양은 가열 처리에 의해 얻어지는 내열성 수지 피막의 내열성을 손상시키지 않는 범위에서 선택하는 것이 바람직하다.
또한, 화학식 5, 6 중 어느 하나로 표시되는 구조를 갖고, 에폭시기와 반응 가능한 관능기를 측쇄에 적어도 하나 갖고, 또한 화학식 1로 표시되는 구조를 화학식 5, 6 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 폴리이미드는, 화학식 5, 6으로 표시되는 구조를 포함하는 것만일 수도 있고, 화학식 5, 6으로 표시되는 구조 중에 공중합 성분으로서 다른 구조도 갖는 공중합체일 수도 있고, 또한 이들의 혼합체일 수도 있다. 또한, 이들 중 어느 하나에 다른 구조로 표시되는 폴리이미드가 혼합되어 있을 수도 있다. 이 때, 화학식 5, 6으로 표시되는 구조를 50몰％ 이상 함유하고 있는 것이 바람직하다. 공중합 또는 혼합에 이용되는 구조의 종류 및 양은 가열 처리에 의해 얻어지는 내열성 수지 피막의 내열성을 손상시키지 않는 범위에서 선택하는 것이 바람직하다.
또한, 본 발명에 이용되는 (a) 유기 용제 가용성 폴리이미드의 가용성이란, 이하로부터 선택되는 적어도 1종의 용제에 온도 23℃에서 20 중량％ 이상 용해되는 것을 의미한다. 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜타논, 시클로헥사논, 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글라임, 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜메틸에틸에테르, 기타 벤질알코올, N-메틸피롤리돈, γ-부티로락톤, 아세트산에틸, N,N-디메틸포름아미드.
본 발명에 이용되는 (a) 유기 용제 가용성 폴리이미드는 디아민의 일부를 모노아민인 말단 밀봉제로 대체하거나, 또는 산 이무수물의 일부를 모노카르복실산, 산 무수물, 모노 산클로라이드 화합물, 모노 활성 에스테르 화합물인 말단 밀봉제로 대체하여 공지된 방법을 이용하여 합성된다. 예를 들면, 저온 중에서 테트라카르복실산 이무수물과 디아민 화합물(일부를 모노아민인 말단 밀봉제로 치환)을 반응시키는 방법, 저온 중에서 테트라카르복실산 이무수물(일부를 산 무수물 또는 모노 산클로라이드 화합물 또는 모노 활성 에스테르 화합물인 말단 밀봉제로 치환)과 디아민 화합물을 반응시키는 방법, 테트라카르복실산 이무수물과 알코올의 반응에 의해 디에스테르를 얻고, 그 후 디아민(일부를 모노아민인 말단 밀봉제로 치환)과 축합제의 존재 하에서 반응시키는 방법, 테트라카르복실산 이무수물과 알코올의 반응에 의해 디에스테르를 얻고, 그 후 나머지 디카르복실산을 산클로라이드화하여, 디아민(일부를 모노아민인 말단 밀봉제로 치환)과 반응시키는 방법 등을 이용하여 폴리이미드 전구체를 얻고, 계속해서 이것을 공지된 이미드화 반응시키는 방법을 이용하여 유기 용제 가용성 폴리이미드를 합성할 수 있다.
또한, 중합체 중에 도입된 화학식 1의 구조 및 본 발명에서 사용되는 말단 밀봉제는 이하의 방법으로 용이하게 검출, 정량할 수 있다. 예를 들면, 화학식 1의 구조 및 말단 밀봉제가 도입된 중합체를 산성 용액 또는 염기성 용액에 용해시키고, 중합체의 구성 단위인 디아민 성분과 산 무수물 성분으로 분해하고, 이것을 가스 크로마토그래피(GC)나 NMR 측정함으로써, 화학식 1의 구조 및 사용되고 있는 말단 밀봉제를 용이하게 검출, 정량할 수 있다. 이와는 별도로, 말단 밀봉제가 도입된 폴리이미드를 직접, 열분해 가스 크로마토그래프(PGC)나 적외 스펙트럼 및 13C NMR 스펙트럼 측정함으로써도, 화학식 1의 구조 및 사용되고 있는 말단 밀봉제를 용이하게 검출, 정량하는 것이 가능하다.
(a) 유기 용제 가용성 폴리이미드의 이미드화율은 예를 들면 이하의 방법으로 용이하게 구할 수 있다. 여기서, 이미드화율이란, 상기와 같이 폴리이미드 전구체를 거쳐 폴리이미드를 합성함에 있어서, 폴리이미드 전구체 중 몇 몰％가 폴리이미드로 전환되었는지를 의미한다. 우선, 중합체의 적외 흡수 스펙트럼을 측정하고, 폴리이미드에 기인하는 이미드 구조의 흡수 피크(1780 cm-1 부근, 1377 cm-1 부근)의 존재를 확인한다. 다음으로, 그 중합체에 대하여 350℃에서 1시간 열 처리한 후, 다시 적외 흡수 스펙트럼을 측정하고, 열 처리 전과 열 처리 후의 1377 cm-1 부근의 피크 강도를 비교한다. 열 처리 후의 중합체의 이미드화율을 100％로 하여 열 처리 전의 중합체의 이미드화율을 구한다. 중합체의 이미드화율은 90％ 이상인 것이 바람직하다.
(a) 유기 용제 가용성 폴리이미드의 함유량은 (b) 에폭시 화합물 100 중량부에 대하여 15 내지 90 중량부이고, 에폭시 화합물과 반응하여 밀도가 높은 망목 구조를 형성하기 위해 바람직하게는 30 내지 70 중량부이다. (a) 유기 용제 가용성 폴리이미드의 함유량이 15 중량부 미만이면, 내열성이 저하된다. 또한, (a) 유기 용제 가용성 폴리이미드의 함유량이 90 중량부를 초과한 경우에는 접착 조성물이 흡수되기 쉬워지기 때문에, 접착 조성물을 가열 경화시킬 때에 발포하여, 접착 대상물(예를 들면 회로 기판과 반도체칩 등) 간의 접착력이 저하되고, 접속 신뢰성이 저하된다.
본 발명의 접착 조성물은 추가로 (b) 에폭시 화합물을 함유한다. (b) 에폭시 화합물은 폴리이미드 측쇄의 페놀성 수산기, 술폰산기, 티올기와 반응하여 밀도가 높은 망목 구조를 갖는 경화물을 구성하기 때문에, 얻어지는 경화한 접착 조성물은 각종 약품에 내성을 발현한다. 용제 중에서도 특히 N-메틸피롤리돈에 대하여 내성을 높일 수 있다. 또한, 에폭시 화합물은 일반적으로 수축을 수반하지 않는 개환 반응에 의해 경화되기 때문에, 접착 조성물의 경화시의 수축을 감소시키는 것이 가능해진다. (b) 에폭시 화합물로서는, 에폭시기를 2개 이상 갖는 것이나 에폭시 당량이 100 내지 500인 것이 바람직하다. 에폭시 당량을 100 이상으로 함으로써, 경화한 접착 조성물의 인성을 크게 할 수 있고, 500 이하로 함으로써 경화한 접착 조성물을 밀도가 높은 망목 구조로 할 수 있어, 경화한 접착 조성물을 고 절연성으로 할 수 있다.
또한, (b) 에폭시 화합물은 액상과 고형상의 2종을 갖고, 에폭시 화합물 전량에 대하여 액상 에폭시 화합물의 함유 비율이 20 중량％ 이상 60 중량％ 이하인 것이 바람직하다. 또한, 이 함유 비율이 30 중량％ 이상 50 중량％ 이하인 것이 보다 바람직하다. 이 함유 비율의 범위에서 액상 에폭시 화합물을 함유함으로써 접착 조성물에 적절한 가소성, 가요성을 부여할 수 있다.
여기서 액상 에폭시 화합물이란, 온도 25℃, 압력 1.013×105 N/m2의 분위기 하에서 150 Pa?s 이하의 점도를 나타내는 것이고, 고형 에폭시 화합물이란, 온도 25℃, 압력 1.013×105 N/m2의 분위기 하에서 150 Pa?s를 초과하는 점도를 나타내는 것이다. 액상 에폭시 화합물로서는, 예를 들면 JER828, JER1750, JER152, JER630(이상 상품명, 미쯔비시 가가꾸(주) 제조), 에피클론 HP-4032(이상 상품명, DIC(주) 제조) 등을 들 수 있지만, 이들로 한정되지 않는다. 이들을 2종 이상 조합할 수도 있다. 또한, 고형 에폭시 화합물로서는, JER1002, JER1001, YX4000H, JER4004P, JER5050, JER154, JER157S70, JER180S70, YX4000H, YL980(이상 상품명, 미쯔비시 가가꾸(주) 제조), 테픽 S, 테픽 G, 테픽 P(이상 상품명, 닛산 가가꾸 고교(주) 제조), 에포토토 YH-434L(상품명, 신닛테쓰 가가꾸(주) 제조), EPPN502H, NC3000(이상 상품명, 닛본 가야꾸(주) 제조), 에피클론 N695, 에피클론 HP-7200(이상 상품명, DIC(주) 제조) 등을 들 수 있지만, 이들로 한정되지 않는다. 이들을 2종 이상 조합할 수도 있다.
본 발명의 접착 조성물은 (c) 경화 촉진제 입자를 함유한다. 경화 촉진제가 입자로서 접착 조성물 중에 존재함으로써, 에폭시 화합물의 경화 반응이 늦어져 실온 하에서의 보존성이 향상된다.
(c) 경화 촉진제 입자의 함유량은 (b) 에폭시 화합물 100 중량부에 대하여 0.1 중량부 이상 50 중량부 이하이다. 경화 촉진제 입자의 함유량을 이 범위로 함으로써, 접착 조성물을 실온 하에서 장기간 보존을 행할 수 있어, 접착 조성물의 경화를 충분히 행할 수 있다. 또한, 경화 촉진제 입자의 함유량을 이 범위로 함으로써 후술하는 무기 입자와 잘 혼합하여 경화가 균일하게 발생하여, 이 접착 조성물을 이용하여 제조한 반도체 장치의 접속 신뢰성이 높아진다. 또한, (c) 경화 촉진제 입자의 함유량을 (b) 에폭시 화합물 100 중량부에 대하여 20 중량부 이상으로 하는 것이 특히 바람직하고, 이렇게 함으로써, 저온에서도 단시간에 접착 조성물의 경화를 행하는 것이 가능해진다. 경화 온도, 시간은 예를 들면 160℃ 내지 200℃의 온도에서 5초간 내지 20분간이지만, 여기에 한정되지 않는다. (c) 경화 촉진제 입자의 함유량이 (b) 에폭시 화합물 100 중량부에 대하여 0.1 중량부 미만이면, 접착 조성물의 경화가 불충분해져, 이 접착 조성물을 이용하여 제조한 반도체 장치의 접속 신뢰성이 저하될 수 있다. 또한, (c) 경화 촉진제 입자의 함유량이 (b) 에폭시 화합물 100 중량부에 대하여 50 중량부를 초과하면 접착 조성물의 경화는 진행되지만, 경화 후의 접착 조성물의 흡습성이 커서 더욱 취약한 성질을 갖게 되어, 이 접착 조성물을 이용하여 제조한 반도체 장치의 접속 신뢰성이 저하된다.
경화 촉진제 입자는 접착 조성물에 포함되는 각 성분에 대하여 용해되지 않는 것이 이용된다. 또한, 경화 촉진제 입자로서 이미다졸계 경화 촉진제 입자를 이용하면, 상기 입자 표면에 (d) 무기 입자가 상호 작용에 의해 배위한 구조를 취함으로써, 보존성이 우수한 접착 조성물을 얻을 수 있기 때문에 바람직하다. 이러한 (c) 경화 촉진제 입자로서는, 큐어졸 2PZCNS, 큐어졸 2PZCNS-PW, 큐어졸 C11Z-CNS, 큐어졸 2MZ-A, 큐어졸 C11-A, 큐어졸 2E4MZ-A, 큐어졸 2MZA-PW, 큐어졸 2MAOK-PW, 큐어졸 2PHZ-PW(이상 상품명, 시꼬꾸 가세이 고교(주) 제조) 등이 바람직하게 이용된다.
마이크로캡슐형 경화 촉진제를 이용하면 더욱 보존성을 높일 수 있다. 마이크로캡슐형 경화 촉진제로서는 아민 어덕트형 경화 촉진제를 이소시아네이트로 처리한 마이크로캡슐형 경화 촉진제인 노바큐어 HX-3941HP, 노바큐어 HXA3922HP, 노바큐어 HXA3932HP, 노바큐어 HXA3042HP(이상 상품명, 아사히 가세이 이머티리얼즈(주) 제조) 등이 바람직하게 이용된다.
마이크로캡슐형 경화 촉진제는 액상 에폭시 화합물에 분산된 상태로 존재하는 것을 이용하는 것이 바람직하다. 이 경우의 마이크로캡슐형 경화 촉진제와 액상 에폭시 수지의 중량비는 마이크로캡슐형 경화 촉진제 100 중량부에 대하여 에폭시 화합물이 100 중량부 이상 500 중량부 이하이다. 예를 들면, 노바큐어(상품명, 아사히 가세이 이머티리얼즈(주) 제조) 시리즈에 있어서는, 마이크로캡슐형 경화 촉진제 100 중량부에 대하여 액상 에폭시 화합물이 200 중량부 포함된다. 따라서, 마이크로캡슐형 경화 촉진제에 노바큐어(상품명, 아사히 가세이 이머티리얼즈(주) 제조) 시리즈를 이용하는 경우에는, 접착 조성물 중의 에폭시 화합물로서는 마이크로캡슐형 경화 촉진제에 포함되는 액상 에폭시 화합물이 합쳐서 포함되게 된다. 이 때, 마이크로캡슐형 경화 촉진제에 포함되는 액상 에폭시 화합물은 각 성분의 함유량의 계산에 있어서 (b)에 포함된다. 그리고, 마이크로캡슐형 경화 촉진제 전체 중량으로부터 그것에 포함되는 액상 에폭시 화합물의 중량을 뺀 것이 (c) 경화 촉진제 입자의 양이다.
(c) 경화 촉진제 입자의 평균 입경은 0.5 μm 내지 5 μm인 것이 바람직하다. 여기서 평균 입경이란, 경화 촉진제 입자가 단독으로 존재했을 경우의 입경을 나타내고, 가장 빈도가 높은 입경을 나타내는 것을 말한다. 경화 촉진제 입자의 형상이 구상인 경우에는 그의 직경을 나타내고, 타원상 및 편평상인 경우에는 형상의 최대 길이를 나타낸다. 또한, 형상이 로드상 또는 섬유상인 경우에는 길이 방향의 최대 길이를 나타낸다. 또한, 마이크로캡슐형 경화 촉진제의 경우의 입경은 캡슐의 두께를 포함한 것이다.
또한, (a) 유기 용제 가용성 폴리이미드, (b) 에폭시 화합물 및 다른 구성 재료를 포함하는 매질의 굴절률과 (c) 경화 촉진제 입자의 굴절률의 차이를 작게 함으로써, 접착 조성물의 투명성을 높일 수 있다.
또한, (c) 경화 촉진제 입자에 다른 경화 촉진제를 병용하여 사용할 수도 있다. 이들로서는 구체적으로는 아민계 경화 촉진제, 포스핀계 경화 촉진제, 포스포늄계 경화 촉진제, 술포늄계 경화 촉진제, 요오도늄계 경화 촉진제 등을 들 수 있다.
본 발명의 접착 조성물은 (d) 무기 입자를 함유한다. 무기 입자는 접착 조성물을 가열 경화시킬 때, 발포하지 않을 정도로 접착 조성물의 용융 점도를 조정할 수 있다. (d) 무기 입자의 재질로서는, 실리카, 알루미나, 티타니아, 질화규소, 질화붕소, 질화알루미늄, 산화철, 유리나 기타 금속 산화물, 금속 질화물, 금속 탄산염, 황산바륨 등의 금속 황산염 등을 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. 이들 중에서 실리카를 저열팽창성, 열방산성, 저흡습률, 접착 조성물 중에서의 분산 안정성 면에서 바람직하게 사용할 수 있다.
(d) 무기 입자의 함유량은 상술한 접착 조성물 (a) 내지 (d) 및 용제를 제외한 필요에 따라 혼합한 성분의 전량에 대하여 30 내지 80 중량％이고, 바람직하게는 30 내지 70 중량％, 보다 바람직하게는 35 내지 60 중량％, 더욱 바람직하게는 35 내지 50 중량％이다. (d) 무기 입자의 상기 함유량이 30 중량％ 미만이면, 접착 조성물을 가열 경화시킬 때에 발포하고, 이에 수반하여 이 접착 조성물을 이용하여 제조한 반도체 장치의 접속 신뢰성이 저하된다. 특히, 흡습 리플로우 처리 및 써멀 사이클 처리와 같은 보다 강한 내구성이 필요하게 되는 처리를 행한 경우에 있어서, 접속 신뢰성을 유지하는 것이 곤란해진다. 또한, (d) 무기 입자의 상기 함유량이 80 중량％를 초과한 경우에는 이하 A 내지 C의 3개의 문제가 발생한다. A: 접착 조성물 중에서 무기 입자의 분산성이 나빠 무기 입자끼리가 응집한다. B: 경화 촉진제 입자와의 혼합이 불균일해져, 이 접착 조성물을 이용하여 제조한 반도체 장치의 접속 신뢰성이 저하된다. C: 접착 조성물을 이형성 플라스틱 필름 상에 형성하여 접착 시트로 하고, 롤상으로 권취하면, 접착 시트의 균열이나 이형성 플라스틱 필름으로부터의 탈락이라는 문제가 발생한다.
또한, (d) 무기 입자의 함유량이 30 내지 80 중량％인 접착 조성물을 이용함으로써, 접착 조성물이 부착된 반도체칩을 실장 장치의 진공 흡착 콜릿으로 이송할 때, 접착 조성물 표면으로의 흡착 자국이 남지 않는다. 또한, 반도체칩을 회로 기판에 실장했을 때의 접착 조성물의 칩 측면의 기어오름을 억제할 수 있다. 이로부터 반도체 웨이퍼의 이면 연삭 등에 의해 반도체칩의 두께가 100 μm 이하로 되어 있는 것이더라도 반도체칩 이면 및 실장 장치의 가열 툴에 접착 조성물이 부착되지 않고 실장을 행하는 것이 가능해진다.
(d) 무기 입자의 형상은 구상, 파쇄상이나 플레이크상 등의 비구상 중 어느 것이어도 좋지만, 구상의 무기 입자가 접착 조성물 중에서 균일 분산되기 쉬운 점에서 바람직하게 사용할 수 있다. 또한, 구상의 무기 입자의 평균 입경은 3 μm 이하인 것이 바람직하다. 보다 바람직하게는 상기 평균 입경이 10 nm 이상 1 μm 이하이다. 상기 평균 입경이 10 nm 미만이면 분산성이 나빠, 접착 조성물 중에 고농도로 충전할 수 없다. 이 때문에 (c) 경화 촉진제 입자 표면으로의 무기 입자의 배위수가 적어져, 보존성 향상의 효과가 적어질 수 있다. 상기 평균 입경이 3 μm보다 큰 경우에는 (c) 경화 촉진제 입자 또는 마이크로캡슐형 경화 촉진제 주위로의 무기 입자의 배위수가 적어져, 보존성 향상의 효과가 적어질 수 있다.
또한, 접착 조성물에 투명성이 필요하게 되는 경우에는 무기 입자의 입경은 100 nm 이하인 것이 바람직하고, 60 nm 이하인 것이 보다 바람직하다. 예를 들면, 접착 조성물의 막을 기판 상에 형성한 후, 얼라인먼트 등의 목적으로 접착 조성물을 통과시켜 기판면에 있는 마크를 시인할 필요가 있는 경우 등이다.
또한, 무기 입자의 평균 입경이란, 무기 입자가 단독으로 존재했을 경우의 입경을 나타내고, 가장 빈도가 높은 입경을 나타내는 것을 말한다. 형상이 구상인 경우에는 그의 직경을 나타내고, 타원상 및 편평상인 경우에는 형상의 최대 길이를 나타낸다. 또한, 로드상 또는 섬유상인 경우에는 길이 방향의 최대 길이를 나타낸다. 접착 조성물 중의 무기 입자의 평균 입경을 측정하는 방법으로서는, SEM(주사형 전자 현미경)에 의해 직접 입자를 관찰하고, 100개의 입자의 입경의 평균을 계산하는 방법에 의해 측정할 수 있다.
또한, (c) 경화 촉진제 입자와 (d) 무기 입자의 함유량 비율인 (d)/(c)는 2.0 초과 4000 이하인 것이 바람직하고, 2.5 이상 15 이하인 것이 보다 바람직하다. 함유량 비율 (d)/(c)가 2.0 이하이면 경화 촉진제 입자 주위로의 무기 입자의 배위수가 적어져, 보존성의 향상이 발휘되지 않고, 함유량 비율 (d)/(c)가 4000을 초과하면 경화 촉진제 입자 또는 마이크로캡슐형 경화 촉진제의 경화 촉진능이 저하되어 저온, 단시간의 경화가 곤란해진다.
본 발명의 접착 조성물은 경화 후의 막의 저응력화의 목적으로 열가소성 수지를 함유할 수도 있다. 열가소성 수지로서는, 예를 들면 페녹시 수지, 폴리에스테르, 폴리우레탄, 폴리아미드, 폴리프로필렌, 아크릴로니트릴-부타디엔 공중합체(NBR), 스티렌-부타디엔 공중합체, (SBR), 아크릴로니트릴-부타디엔-메타크릴산 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체 등을 들 수 있지만, 이들로 한정되지 않는다.
본 발명의 접착 조성물에는 접착제의 특성을 손상시키지 않는 범위에서, 회로 재료 금속의 부식이나 일렉트로마이그레이션 현상을 억제하는 부식 억제제, 산화 방지제, 이온 포착제 등을 함유할 수 있다.
산화 방지제로서는 산화 방지 기능을 부여하는 것이면 특별히 한정되지 않으며, 페놀계 산화 방지제, 티오에테르계 산화 방지제, 인계 산화 방지제, 아민계 산화 방지제 등의 공지된 산화 방지제를 들 수 있다.
이온 포착제로서는 무기 이온 교환체가 많이 사용된다. 무기 이온 교환체는 이하의 (i) 내지 (iv)의 이유로부터, 이온성 불순물의 포착에 유효하고, 절연 저항의 저하 억제, 알루미늄 배선의 부식 방지, 이온 마이그레이션의 발생 방지 등을 기대할 수 있다. (i) 이온 선택성이 커서, 2종 이상의 이온이 공존하는 계로부터 특정 이온을 분리할 수 있다. (ii) 내열성이 우수하다. (iii) 유기 용제, 수지에 대하여 안정하다. (iv) 내산화성이 우수하다. 무기 이온 교환체로서는, 1) 알루미노규산염(천연 제올라이트, 합성 제올라이트 등), 2) 수산화물 또는 함수 산화물(함수 산화티탄, 함수 산화비스무스 등), 3) 산성염(인산 지르코늄, 인산 티탄 등), 4) 염기성염, 복합 함수 산화물(히드로탈사이트류 등), 5) 헤테로폴리산류(몰리브도인산암모늄 등), 6) 헥사시아노철(III)염 등(헥사시아노아연 등) 등을 들 수 있다. 상품명으로서는, 도아 고세이(주) 제조의 IXE-100, IXE-300, IXE-500, IXE-530, IXE-550, IXE-600, IXE-633, IXE-700, IXE-700F, IXE-800, IXE-6107, IXE-6136, 교와 가가꾸 고교(주) 제조의 DHT-4A, DHT-4A-2, 교와드 2100, DHT-4H 등을 들 수 있다. 이들 이온 포착제를 사용함으로써, 접착 조성물에 원래 포함되어 있는 불순물 이온이나, 전극 등의 금속부를 포함하는 피착체와 접속한 후에 피착체로부터 발생하는 불순물 이온을 포착할 수 있다. 피착체가 실장 회로 기판인 경우에는 불순물 이온 발생원으로서는 솔더 레지스트, 유리 에폭시 기판, 사용되고 있는 접착제 등이 있을 수 있다. 또한, 금속 이온을 이온 교환체 내에 도입함으로써, 접착 조성물 중의 금속 이온 농도를 저하시켜 일렉트로마이그레이션을 방지할 수 있다. 이들 성분은 단독 또는 2종 이상 사용할 수도 있다. 상기 이온 포착제의 함유량은 첨가에 의한 효과나 내열성, 비용 등의 면에서, 접착제 조성물의 총 질량 100 질량부에 대하여 1 내지 10 질량부인 것이 바람직하다.
본 발명의 접착 조성물은 각 구성 재료를 용매 중에서 혼합하여 바니시상으로서 사용할 수도 있고, 이것을 박리성 기재 상에 도포, 탈용매하여 필름상의 접착 조성물로서 사용할 수도 있다. 용매로서는, 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜타논, 시클로헥사논, 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글라임, 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜메틸에틸에테르, 기타 벤질알코올, N-메틸피롤리돈, γ-부티로락톤, 아세트산에틸, N,N-디메틸포름아미드 등을 단독 또는 2종 이상 혼합하여 사용할 수 있지만, 이들로 한정되지 않는다.
박리성 기재로서는, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리에스테르 필름, 폴리염화비닐 필름, 폴리카보네이트 필름, 폴리이미드 필름, 폴리테트라플루오로에틸렌 필름 등의 불소 수지 필름, 폴리페닐렌술피드 필름, 폴리프로필렌 필름, 폴리에틸렌 필름 등을 들 수 있지만, 이들로 한정되지 않는다. 또한, 박리성 기재는 실리콘계, 장쇄 알킬계, 불소계, 지방족 아미드계 등의 이형제에 의해 이형 처리가 실시될 수도 있다. 박리성 기재의 두께는 특별히 한정되지 않지만, 통상 5 내지 75 μm의 것이 바람직하다. 접착 조성물로의 잔류 응력을 적게 할 수 있는 점에서 박리성 기재의 두께는 접착 조성물의 두께 이상으로 하는 것이 바람직하다. 또한, 접착 조성물의 이형성 기재를 갖는 면과는 반대측의 면에 또 다른 박리성 기재를 라미네이트하여, 박리성 기재를 상하로 하여 접착 조성물을 협지시킨 것이 바람직하다. 별도의 박리성 기재의 재질 및 두께는 앞서 설명한 것과 동일한 것을 사용할 수 있다. 양쪽의 박리성 기재가 동일한 것이어도 상관없다.
또한, 각 박리성 기재와 접착 조성물 간의 접착력에는 차이가 있는 것이 바람직하다. 특히 접착력의 차이가 5 N/m 이상인 것이 바람직하고, 47 N/m 이하인 것이 보다 바람직하다. 접착력의 차이를 5 N/m 이상으로 함으로써, 접착력이 작은 쪽의 박리성 기재를 박리할 때에, 다른 쪽의 박리성 기재로부터 접착 조성물이 박리되거나 들뜨지 않도록 할 수 있다. 또한, 접착력의 차이를 47 N/m 이하로 함으로써, 박리 후의 각 박리성 기재의 표면에 접착 조성물이 잔존하기 어려워진다.
본 발명의 접착 조성물의 최저 용융 점도는 500 Pa?s 초과 10000 Pa?s 미만의 범위에 있는 것이 바람직하다. 보다 바람직한 최저 용융 점도의 범위는 600 Pa?s 이상 5000 Pa?s 이하이다. 최저 용융 점도를 이 범위로 함으로써, 접착 시트로서 이용한 경우에, 반도체 웨이퍼나 회로 기판으로의 라미네이트를 주름이나 기포의 권입 없이 행할 수 있고, 또한 가열하면서 접착 조성물을 이용하여 행하는 반도체칩 본딩시의 접착 조성물의 밀려나옴을 작게 할 수 있다. 또한, 접착 조성물의 최저 용융 점도는, 예를 들면 동적 점탄성 측정 장치를 사용하여 치수가 직경 15 mm, 두께 0.8 mm인 시료에 대하여 승온 속도 2℃/분, 측정 주파수 1Hz, 측정 온도 범위 0℃ 내지 150℃에서 측정할 수 있다.
본 발명의 접착 조성물은 반도체칩, 반도체 장치, 회로 기판, 금속 배선 재료의 접착, 고정이나 밀봉하기 위한 반도체용 접착제로서 바람직하게 사용할 수 있다. 또한, 본 발명에서 말하는 반도체 장치란, 반도체 소자를 기판에 접속한 것이나 반도체 소자끼리 또는 기판끼리를 접속한 것뿐만 아니라, 반도체 소자의 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로 기판 및 이들을 포함하는 전자 부품은 전부 반도체 장치에 포함된다.
본 발명의 접착 조성물을 이용한 반도체 장치의 제조 방법의 일례는 이하와 같다. 제1 접속 단자를 갖는 제1 회로 부재와 제2 접속 단자를 갖는 제2 회로 부재를 제1 접속 단자와 제2 접속 단자를 대향하여 배치한다. 다음으로, 상기 대향 배치한 제1 회로 부재와 제2 회로 부재 사이에 본 발명의 접착 조성물을 개재시킨다. 그리고, 가열 가압하여 상기 대향 배치한 제1 접속 단자와 제2 접속 단자를 전기적으로 접속시킨다. 전기적 접속은 상기 접착 조성물을, 먼저 어느 하나의 회로 부재의 접속 단자측의 면에만 형성한 후에 행할 수도 있고, 제1 및 제2 회로 부재의 접속 단자측의 양쪽면에 형성한 후에 행할 수도 있다. 또한, 제1 회로 부재 및/또는 제2 회로 부재에 관통 전극이 형성되고 부재의 한쪽면 및/또는 양면에 접속 단자가 형성될 수도 있다. 이러한 회로 부재로서는 도금 범프나 스터드 범프 등의 범프가 형성된 반도체칩, 저항체 칩, 컨덴서 칩 등의 칩 부품, TSV(스루 실리콘 비어) 전극을 갖는 반도체칩이나 실리콘 인터포저, 유리 에폭시 회로 기판, 필름 회로 기판 등의 기판 등이 이용된다.
그 밖에도 다이 어태치 필름, 다이싱 다이 어태치 필름, 리드 프레임 고정 테이프, 솔더 레지스트 등을 제조하기 위한 접착성 수지 재료나, 방열판, 보강판, 실드재 등을 접착하기 위한 접착제를 제조하기 위한 접착성 수지 재료로서 사용할 수 있다.
범프를 갖는 반도체칩과 배선 패턴을 갖는 회로 기판 또는 반도체칩을 전기적으로 접속할 때에, 본 발명의 반도체용 접착 조성물을 통해 접속하고, 반도체칩과 배선 패턴이 형성된 회로 기판 또는 반도체칩 사이의 공극을 반도체용 접착 조성물로 밀봉하여 반도체 장치를 제조하는 방법에 대하여 설명한다. 반도체칩과 회로 기판 또는 반도체칩은 반도체용 접착 조성물을 통해 접속된다. 이 때, 반도체용 접착 조성물은 소정의 크기로 잘라낸 후에, 배선 패턴이 형성된 회로 기판의 배선 패턴면 또는 반도체칩의 범프 형성면에 첩부할 수도 있다. 또한, 반도체 웨이퍼의 범프 형성면에 반도체용 접착 조성물을 첩부한 후, 반도체 웨이퍼를 다이싱하여 개편화함으로써, 반도체용 접착 조성물이 첩부된 반도체칩을 제조할 수도 있다.
반도체용 접착 조성물을 배선 패턴이 형성된 회로 기판 또는 반도체칩에 첩부한 후, 본딩 장치로 반도체칩의 실장을 행한다. 실장 조건은 전기적 접속이 양호하게 얻어지는 범위이면 특별히 한정되는 것은 아니지만, 반도체용 접착 조성물의 경화를 행하기 위해서는 온도 100℃ 이상, 압력 1 mN/범프 이상, 시간 0.1초 이상의 가열 가압은 필요하다. 바람직하게는 120℃ 이상 300℃ 이하, 보다 바람직하게는 150℃ 이상 250℃ 이하의 온도, 바람직하게는 5 mN/범프 이상 50000 mN/범프 이하, 보다 바람직하게는 10 mN/범프 이상 10000 mN/범프 이하의 압력, 바람직하게는 1초간 이상 60초간 이하, 보다 바람직하게는 2초간 이상 30초간 이하의 시간에서의 본딩 조건으로 행한다. 또한, 본딩시에 가압착으로서 온도 50℃ 이상, 압력 1 mN/범프 이상, 시간 0.1초간 이상의 가열 가압에 의해 반도체칩 상의 범프와 회로 기판 상의 배선 패턴을 접촉시킨 후, 상기 조건으로 본딩을 행한다. 필요에 따라 본딩을 행한 후에, 반도체칩 부착 회로 기판을 50℃ 이상 200℃ 이하의 온도에서 10초간 이상 24 시간 이하로 가열할 수도 있다.
최근의 반도체 장치 제조 작업의 자동화의 현저한 진전으로 인해 반도체용 접착 조성물 및 반도체용 접착 조성물을 첩부한 회로 기판 또는 반도체칩에는 경화를 행하기까지의 보존 기간으로서 바람직하게는 30일 이상의 실온 방치가 가능한 것, 보다 바람직하게는 60일 이상의 실온 방치가 가능한 것이 요구된다. 본 발명의 접착 조성물을 이용하면, 실온 하에서도 60일 이상의 보존을 할 수 있어, 본딩시의 발포가 없고, 단시간의 가열 가압으로 초기 도통이 취해지고, 흡습 리플로우 후, -40℃ 내지 125℃의 열충격 시험에 넣더라도 도통이 취해지는 접속 신뢰성이 우수한 반도체 장치를 얻을 수 있다.
<실시예 >
이하 실시예 등을 들어 본 발명을 설명하지만, 본 발명은 이들 예에 의해 한정되는 것은 아니다. 또한, 실시예 중의 접착 조성물의 평가는 이하의 방법에 의해 행하였다.
합성예 1 유기 용제 가용성 폴리이미드 A의 합성
건조 질소 기류 하, 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판(이하, BAHF로 함) 24.54 g(0.067몰), 1,3-비스(3-아미노프로필)테트라메틸디실록산(이하, SiDA로 함) 4.97 g(0.02몰), 말단 밀봉제로서 아닐린 1.86 g(0.02몰)을 NMP 80 g에 용해시켰다. 여기에 비스(3,4-디카르복시페닐)에테르 이무수물(이하, ODPA로 함) 31.02 g(0.1몰)을 NMP 20 g과 함께 가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반하였다. 그 후, 크실렌을 15 g 첨가하고, 물을 크실렌과 함께 공비시키면서 180℃에서 5시간 교반하였다. 교반 종료 후, 용액을 물 3 L에 투입하여 백색 침전한 중합체를 얻었다. 이 침전을 여과하여 회수하고, 물로 3회 세정한 후, 진공 건조기를 이용하여 80℃에서 20 시간 건조하였다. 얻어진 중합체 고체의 적외 흡수 스펙트럼을 측정한 바, 1780 cm-1 부근, 1377 cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 화학식 1로 표시되는 구조가 7.5 중량％ 포함되는 유기 용제 가용성 폴리이미드 A를 얻었다. 4 g의 유기 용제 가용성 폴리이미드 A에 테트라히드로푸란 6 g을 가하고, 23℃에서 교반한 바 용해되었다.
합성예 2 유기 용제 가용성 폴리이미드 B의 합성
건조 질소 기류 하, BAHF 18.31 g(0.05몰), SiDA 7.46 g(0.03몰), 말단 밀봉제로서 아닐린 3.72 g(0.04몰)을 NMP 150 g에 용해시켰다. 여기에 2,2-비스(4-디카르복시페녹시)페닐)프로판 이무수물(이하, BSAA로 함) 52 g(0.1몰)을 NMP 30 g과 함께 가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반하였다. 그 후, 180℃에서 5 시간 교반하였다. 교반 종료 후, 용액을 물 3 L에 투입하여 백색 침전한 중합체를 얻었다. 이 침전을 여과하여 회수하고, 물로 3회 세정한 후, 진공 건조기를 이용하여 80℃에서 20 시간 건조하였다. 얻어진 중합체 고체의 적외 흡수 스펙트럼을 측정한 바, 1780 cm-1 부근, 1377 cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 화학식 1로 표시되는 구조가 8.8 중량％ 포함되는 유기 용제 가용성 폴리이미드 B를 얻었다. 4 g의 유기 용제 가용성 폴리이미드 B에 테트라히드로푸란 6 g을 가하고, 23℃에서 교반한 바 용해되었다.
합성예 3 유기 용제 가용성 폴리이미드 C의 합성
건조 질소 기류 하, BAHF 14.65 g(0.04몰), SiDA 9.96 g(0.04몰)을 NMP 130 g에 용해시켰다. 여기에 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물(이하, 6FDA로 함) 44.42 g(0.1몰)을 NMP 20 g과 함께 가하여 20℃에서 1시간 교반하고, 이어서 50℃에서 2시간 교반하였다. 여기에 말단 밀봉제로서 아닐린 3.72 g(0.04몰)을 가하고, 50℃에서 2 시간 교반 후, 180℃에서 5시간 교반하였다. 교반 종료 후, 용액을 물 3 L에 투입하여 백색 침전한 중합체를 얻었다. 이 침전을 여과하여 회수하고, 물로 3회 세정한 후, 진공 건조기를 이용하여 80℃에서 20 시간 건조하였다. 얻어진 중합체 고체의 적외 흡수 스펙트럼을 측정한 바, 1780 cm-1 부근, 1377 cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 화학식 1로 표시되는 구조가 12.6 중량％ 포함되는 유기 용제 가용성 폴리이미드 C를 얻었다. 4 g의 유기 용제 가용성 폴리이미드 C에 테트라히드로푸란 6 g을 가하고, 23℃에서 교반한 바 용해되었다.
합성예 4 유기 용제 가용성 폴리이미드 D의 합성
건조 질소 기류 하, 1,3-비스(3-아미노페녹시)벤젠(이하, APB-N으로 함) 4.82 g(0.0165몰), 3,3'-디아미노-4,4'-디히드록시디페닐술폰(이하, ABPS로 함) 3.08 g(0.011몰), SiDA 4.97 g(0.02몰), 말단 밀봉제로서 아닐린 0.47 g(0.005몰)을 NMP 130 g에 용해시켰다. 여기에 2,2-비스{4-(3,4-디카르복시페녹시)페닐}프로판 이무수물(이하, BSAA로 함) 26.02 g(0.05몰)을 NMP 20 g과 함께 가하여 25℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반하였다. 그 후, 180℃에서 5시간 교반하였다. 교반 종료 후, 용액을 물 3 L에 투입하고, 여과하여 침전을 회수하고, 물로 3회 세정한 후, 진공 건조기를 이용하여 80℃에서 20시간 건조하였다. 얻어진 중합체 고체의 적외 흡수 스펙트럼을 측정한 바, 1780 cm-1 부근, 1377 cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 화학식 1로 표시되는 구조가 11.6 중량％ 포함되는 유기 용제 가용성 폴리이미드 D를 얻었다. 4 g의 유기 용제 가용성 폴리이미드 D에 테트라히드로푸란 6 g을 가하고, 23℃에서 교반한 바 용해되었다.
합성예 5 유기 용제 가용성 폴리이미드 E의 합성
건조 질소 기류 하, 1,3-비스(3-아미노페녹시)벤젠(이하, APB-N으로 함) 4.82 g(0.0165몰), 3,3'-디아미노-4,4'-디히드록시디페닐술폰(이하, ABPS로 함) 3.08 g(0.011몰), SiDA 4.97 g(0.02몰), 말단 밀봉제로서 3-아미노페놀 0.55 g(0.005몰)을 NMP 130 g에 용해시켰다. 여기에 2,2-비스{4-(3,4-디카르복시페녹시)페닐}프로판 이무수물(이하, BSAA로 함) 26.02 g(0.05몰)을 NMP 20 g과 함께 가하여 25℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반하였다. 그 후, 180℃에서 5 시간 교반하였다. 교반 종료 후, 용액을 물 3 L에 투입하고, 여과하여 침전을 회수하고, 물로 3회 세정한 후, 진공 건조기를 이용하여 80℃에서 20 시간 건조하였다. 얻어진 중합체 고체의 적외 흡수 스펙트럼을 측정한 바, 1780 cm-1 부근, 1377 cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 화학식 1로 표시되는 구조가 11.5 중량％ 포함되는 유기 용제 가용성 폴리이미드 E를 얻었다. 4 g의 유기 용제 가용성 폴리이미드 E에 테트라히드로푸란 6 g을 가하고, 23℃에서 교반한 바 용해되었다.
그 밖에 실시예, 비교예에서 이용한 각 재료는 이하와 같다.
(b) 에폭시 화합물
고형 에폭시 화합물
157S70(상품명, 에폭시 당량: 210 g/eq, 미쯔비시 가가꾸(주) 제조)
액상 에폭시 화합물
YL980(상품명, 185 g/eq, 미쯔비시 가가꾸(주) 제조)
(c) 경화 촉진제 입자
큐어졸 2MZA-PW(상품명, 시꼬꾸 가세이 고교(주) 제조, 평균 입경 4 μm).
마이크로캡슐형 경화 촉진제
노바큐어 HX-3792(상품명, 아사히 가세이 이머티리얼즈(주) 제조) 중에 포함되는 액상 에폭시 화합물. 노바큐어 HX-3792는 마이크로캡슐형 경화 촉진제/액상 에폭시 화합물이 1/2이고, 포함되는 액상 에폭시 화합물은 비스페놀 A형 에폭시 화합물이다. 표 중의 노바큐어 HX-3792 기재의 중량부에 있어서, 괄호 안에 기재한 양이 마이크로캡슐로서의 중량부를 나타낸다.
노바큐어 HXA-3941HP, HXA-3932HP(상품명, 아사히 가세이 이머티리얼즈(주) 제조) 중에 포함되는 액상 에폭시 화합물. 노바큐어 HXA-3941HP는 마이크로캡슐형 경화 촉진제/액상 에폭시 화합물이 1/2이고, 포함되는 액상 에폭시 화합물은 비스페놀 A형 에폭시 화합물/비스페놀 F형 에폭시 화합물=1/4이다. 표 중의 노바큐어 HXA-3941HP 기재의 중량부에 있어서, 괄호 안에 기재한 양이 마이크로 캡슐로서의 중량부를 나타낸다.
(d) 무기 입자
IPA-ST-S(상품명, 닛산 가가꾸 고교(주) 제조, 구형 실리카 입자, 평균 입경 9 nm, 실리카 농도 25.5 중량％의 이소프로필알코올 분산액).
MIBK-ST(상품명, 닛산 가가꾸 고교(주) 제조, 구형 실리카 입자, 평균 입경 12 nm, 실리카 농도 30 중량％의 메틸이소부틸케톤 분산액).
SX009KJA(상품명, 애드마테크스(주) 제조, 구형 실리카 입자, 평균 입경 50 nm, 실리카 농도 50 중량％의 메틸이소부틸케톤 분산액).)
SO-E1(상품명, 애드마테크스(주) 제조, 구형 실리카 입자, 평균 입경 0.25 μm).
SO-E2(상품명, 애드마테크스(주) 제조, 구형 실리카 입자, 평균 입경 0.5 μm).
SO-E3(상품명, 애드마테크스(주) 제조, 구형 실리카 입자, 평균 입경 1.0 μm).
SO-E5(상품명, 애드마테크스(주) 제조, 구형 실리카 입자, 평균 입경 2.0 μm).
UF-320(상품명, 도꾸야마(주) 제조, 구형 실리카 입자, 평균 입경 3.5 μm).
(e) 용제: 메틸이소부틸케톤.
기타 경화제
큐어졸 2PZ(상품명, 시꼬꾸 가세이 고교(주) 제조, 2PZ는 접착 조성물 중에 용해되어 입자로서 존재하지 않음).
실시예 1 내지 41 및 비교예 1 내지 38
실시예 1 내지 41 및 비교예 1 내지 38의 각 성분에 대하여 표 1 내지 표 13에 나타내는 배합비가 되도록 조합하고, 볼밀을 이용하여 무기 입자 및 경화 촉진제 입자의 분산 처리를 행하였다.
(1) 접착 조성물의 제조 방법
표 1 내지 13의 조성비로 제조한 접착 조성물 바니시를 슬릿 다이 코터(도공기)를 이용하여 박리성 기재인 두께 60 μm의 폴리프로필렌 필름(상품명, 도레이판 BO 형번 2570A, 편면 코로나 방전 처리품)의 미처리면에 도포하고, 80℃에서 10분간 건조를 행하였다. 이에 따라 얻어진 건조 후의 두께가 50 μm인 접착 조성물 필름 상에 별도의 박리성 기재로서 두께 10 μm의 폴리프로필렌 필름(상품명, 도레이판 BO 형번 YK57, 편면 코로나 방전 처리품)의 미처리면을 라미네이트하고, 외경 9.6 cm의 종이관 상에 박리성 기재 2570A가 내측이 되도록 롤상으로 권취하여, 접착 필름의 양면에 박리성 기재를 갖는 접착 조성물 시트의 원반을 얻었다. 다음으로 상기 원반을 필름 슬리터를 이용하여 7.5 mm 폭으로 슬릿하고, 외경 5.0 cm의 릴 상에 박리성 기재 2570A가 내측이 되도록 롤상으로 권취하여 접착 조성물의 양면에 박리성 기재를 갖는 권중체를 얻었다. 얻어진 권중체는 즉시 (2) 이후의 공정을 행한 것과 23℃?55％ RH의 환경 하에서 3개월간 경과하고 나서 (2) 이후의 공정을 행한 것으로 나누어, 보존 조건이 상이한 권중체에 대하여 평가하였다.
(2) 테이프 첩부 공정
(1)의 접착 조성물의 양면에 박리성 기재를 갖는 권중체의 접착 조성물의 회로 기판으로의 첩부는 테이프 접합 장치(도레이 엔지니어링(주) 제조, DA2000)를 이용하였다. 우선, 접착 조성물의 양면에 박리성 기재를 갖는 권중체로부터 박리성 기재 YK57을 제거하여 접착 조성물면을 노출시켰다. 이어서, 스테이지 상에 고정된 회로 기판(금 패드 전극, 7.5 mm각(角)의 반도체칩을 300개 탑재 가능한 회로 부착 유리 에폭시 기판)에, 박리성 기재 YK57을 박리한 후의 접착 조성물면을 온도 80℃, 1초간의 조건으로 접합한 후, 박리성 기재 2570A를 제거하였다. 이 첩부 공정을 반복 수행하여, 7.5 mm각의 크기의 접착 조성물이 300개소에 첩부된 회로 기판을 얻었다.
(3) 플립 칩 본딩 및 제조한 액정 패널의 표시 테스트
(2)에서 제조한 접착 조성물 부착 회로 기판 상에 반도체칩의 플립 칩 본딩을 행하였다. 반도체칩의 반도체용 접착 조성물 부착 회로 기판으로의 접속은 플립 칩 본딩 장치(도레이 엔지니어링(주) 제조, FC-2000)를 이용하였다. 플립 칩 본딩은 접착 조성물 부착 회로 기판을 80℃로 가열된 본딩 스테이지에 고정하고, 온도 80℃, 압력 15 N/칩(평균 높이 35 μm의 금 스터드 범프 전극 부착, 448 범프/칩, 피치 60 μm, 페리페럴 배치, 7.5 mm각 칩), 시간 5초의 조건으로 가압착한 후, 온도 200℃, 압력 200 N/칩의 조건으로 시간을 10초로 하여 본 압착을 행하였다. 1개소의 본딩이 종료하면, 다음 본딩으로 반복 수행함으로써, 300개소 모든 장소에 칩의 본딩을 행하였다. 또한, 본딩 개시로부터 종료까지 걸린 시간은 90분이었다. 본딩을 종료한 회로 기판은 기판 절단 장치로 분할하여 반도체 부착 회로 기판을 300개 제조하였다. 제조한 각 반도체 부착 회로 기판을 액정 기판에 조립하여 액정 패널(반도체 장치)를 제조하고, 표시 테스트를 행하였다. 표시된 것은 합격, 칩과 회로 기판 간의 접속 불량의 발생에 의해 표시되지 않는 것은 불합격이라고 판정하였다. 300개의 액정 패널에 대하여 표시 테스트를 행하여, 합격한 것의 비율이 99.5％ 이상을 ◎, 95.0％ 이상 내지 99.5％ 미만을 ○, 95.0％ 미만을 ×로 하였다. 결과를 표 1 내지 표 13에 나타내었다(신뢰성 시험 전).
(4) 접속 신뢰성 시험 후의 액정 패널의 표시 테스트
(3)의 액정 표시 테스트에서 합격한 반도체 부착 회로 기판 20개를 85℃, 60％ RH의 조건의 항온 항습조 중에 168 시간 방치하여 흡습시켰다. 그 후, 260℃, 5초의 리플로우 조건으로 땜납 리플로우를 행하였다(흡습 리플로우 처리). 계속해서 반도체 부착 회로 기판을 -40℃에서 5분간 유지한 후, 125℃에서 5분간 유지를 1 사이클로 하여, 이것을 10개에 대해서는 1000 사이클, 나머지 10개에 대해서는 2000 사이클을 각각 반복하였다. 다음으로, 반도체 부착 회로 기판을 액정 기판에 조립하여 액정 패널을 제조하고, 표시 테스트를 행하였다. 1000 사이클, 2000 사이클의 각각에 대하여 10개 모두에 대하여 표시된 것은 ○, 접속 불량의 발생에 의해 1개라도 표시되지 않는 것은 ×로 하였다. 결과를 표 1 내지 표 13에 나타내었다(신뢰성 시험 후/1000 사이클, 2000 사이클).
Figure pct00011
Figure pct00012
Figure pct00013
Figure pct00014
Figure pct00015
Figure pct00016
Figure pct00017
Figure pct00018
Figure pct00019
Figure pct00020
Figure pct00021
Figure pct00022
Figure pct00023
실시예 1 내지 16과 비교예 1 내지 12의 대비로부터, 경화 촉진제 입자의 함유량이 본 발명에 규정하는 범위 외인 경우에는 흡습 리플로우 처리 및 써멀 사이클 처리와 같은 보다 강한 내구성이 필요하게 되는 처리를 행한 경우에 있어서, 접속 신뢰성을 유지하는 것이 곤란해짐을 알 수 있다. 또한, 보존성이 나빠, 권중체를 23℃?55％ RH의 환경 하에서 3개월간 경과시킨 것은 접속 신뢰성이 전혀 얻어지지 않게 됨을 알 수 있다.
또한, 비교예 13 내지 16의 결과로부터, 무기 입자의 함유량이 본 발명에 규정하는 범위보다 적은 경우에는 흡습 리플로우 처리 및 써멀 사이클 처리를 행한 경우에 있어서, 접속 신뢰성을 유지하는 것이 곤란해짐을 알 수 있다. 또한, 비교예 17 내지 20의 결과로부터, 무기 입자의 함유량이 본 발명에 규정하는 범위보다 많은 경우에는 흡습 리플로우 처리 및 써멀 사이클 처리를 행한 경우에 있어서 접속 신뢰성이 전혀 얻어지지 않게 됨을 알 수 있다.
또한, 비교예 13 내지 16 및 29 내지 32에서는 접착 조성물에 발포가 보였다. 비교예 17 내지 20 및 33 내지 38에서는 롤상으로 권취한 접착 조성물 시트의 원반에서 부분적으로 접착 조성물의 균열이나 탈락이 보였다.
실시예 42 내지 82 및 비교예 39 내지 76
유기 용제 가용성 폴리이미드 A를 유기 용제 가용성 폴리이미드 B로 변경한 것 이외에는, 실시예 1 내지 41 및 비교예 1 내지 38과 마찬가지로 반도체용 접착 조성물을 제조하여 평가를 행한 바, 표 1 내지 표 13의 액정 표시 테스트의 평가 결과와 동일한 결과를 얻었다.
실시예 83 내지 123 및 비교예 77 내지 114
유기 용제 가용성 폴리이미드 A를 유기 용제 가용성 폴리이미드 C로 변경한 것 이외에는, 실시예 1 내지 41 및 비교예 1 내지 38과 마찬가지로 반도체용 접착 조성물을 제조하여 평가를 행한 바, 표 1의 액정 표시 테스트의 평가 결과와 동일한 결과를 얻었다.
실시예 124 내지 164 및 비교예 115 내지 152
무기 입자 SO-E1을 무기 입자 SO-E2로 변경한 것 이외에는, 실시예 1 내지 41 및 비교예 1 내지 38과 마찬가지로 반도체용 접착 조성물을 제조하여 평가를 행한 바, 표 1 내지 표 13의 액정 표시 테스트의 평가 결과와 동일한 결과를 얻었다.
실시예 165 내지 205 및 비교예 153 내지 190
무기 입자 SO-E1을 무기 입자 SO-E3으로 변경한 것 이외에는, 실시예 1 내지 41 및 비교예 1 내지 38과 마찬가지로 반도체용 접착 조성물을 제조하여 평가를 행한 바, 표 1 내지 표 13의 액정 표시 테스트의 평가 결과와 동일한 결과를 얻었다.
실시예 206 내지 217 및 비교예 191
실시예 206 내지 217 및 비교예 191의 각 성분에 대하여 표 14에 나타내는 배합비가 되도록 조합하고, 볼밀을 이용하여 무기 입자 및 경화 촉진제 입자의 분산 처리를 행하였다.
표 14의 조성비로 제조한 접착 조성물 바니시를 슬릿 다이 코터(도공기)를 이용하여 박리성 기재인 두께 75 μm의 폴리에틸렌테레프탈레이트 필름, 세라필 HP2(U)(상품명, 도레이 필름 가공(주) 제조, 비실리콘계, 중박리 등급)의 처리면에 도포하고, 80℃에서 10분간 건조를 행하였다. 건조 후의 두께가 50 μm인 반도체용 접착 필름 상에 별도의 박리성 기재로서 두께 38 μm의 폴리에틸렌테레프탈레이트 필름 SR-1(상품명, 오쓰키 고교(주) 제조, 편면 이형 처리)을 라미네이트하고, 외경 9.6 cm의 종이관 상에 박리성 기재 세라필 HP2(U)가 내측이 되도록 롤상으로 권취하여, 접착 필름의 두께가 50 μm인 원반을 얻었다. 다음으로 상기 원반을 필름 슬리터를 이용하여 7.5 mm 폭으로 슬릿하고, 외경 5.0 cm의 릴 상에 박리성 기재 세라필 HP2(U)가 내측이 되도록 롤상으로 권취하여, 접착 조성물의 양면에 박리성 기재를 갖는 권중체를 얻었다. 얻어진 권중체는 즉시 (2) 이후의 공정을 행한 것과 23℃?55％ RH의 환경 하에서 3개월간 경과하고 나서 (2) 이후의 공정을 행한 것으로 나누어, 보존 조건이 상이한 권중체에 대하여 평가하였다. 그 후, 실시예 1의 (2) 테이프 첩부 공정, (3) 플립 칩 본딩 및 제조한 액정 패널의 표시 테스트, (4) 접속 신뢰성 시험 후의 액정 패널의 표시 테스트를 행하였다. 결과를 표 14에 나타내었다.
Figure pct00024
실시예 218 내지 229 및 비교예 192
유기 용제 가용성 폴리이미드 D를 유기 용제 가용성 폴리이미드 E로 변경한 것 이외에는, 실시예 206 내지 217 및 비교예 191과 마찬가지로 반도체용 접착 조성물을 제조하여 평가를 행하였다. 결과를 표 15에 나타내었다.
Figure pct00025
실시예 230 내지 241
실시예 206 내지 217에서 제조한 원반을 이용하여 다음과 같이 하여 반도체 장치를 제조하였다.
(5) 범프 부착 웨이퍼로의 접착 필름의 라미네이트 공정
양면에 박리성 기재를 갖는 접착 필름의 범프 전극으로의 매립은 접합 장치(다카토리(주) 제조, VTM-200M)를 이용하였다.
우선, 원반으로부터 박리성 기재 SR-1을 박리하여 접착 조성물면을 노출시켰다. 이어서, 접합 장치 스테이지 상에 고정된 평균 높이 35 μm의 범프 전극 부착(448 범프/칩, 피치 60 μm, 페리페럴 배치, 금 스터드 범프) 반도체 웨이퍼(직경 200 mm, 두께 625 μm)의 범프 전극 형성면에 접착 조성물면을 온도 80℃, 접합 속도 20 mm/s로 라미네이트하였다. 반도체 웨이퍼 주위의 여분의 접착 조성물은 커터 날로 절단하고, 범프 전극이 세라필 HP2(U)를 구비한 접착제로 매립된 반도체 웨이퍼를 얻었다.
(6) 다이싱 공정
우선, (5)에서 얻어진 반도체 웨이퍼를 테이프 프레임, 및 다이싱 테이프에 고정하였다. 고정은 웨이퍼 마운터 장치(테크노비전(주) 제조, FM-114)를 이용하여, 범프 전극과는 반대측의 웨이퍼 기판면에 다이싱 테이프(린텍(주) 제조, D-650)를 접합시킴으로써 행하였다. 이어서 박리성 기재 세라필 HP2(U)를 박리하였다. 여기서, 다이싱에 앞서 다이싱 장치에 의한 얼라인먼트 시인성 평가를 행하였다. 다이싱 장치(디스코(DISCO)(주) 제조, DAD-3350)의 절삭 스테이지 상에 접착 조성물면이 위가 되도록 테이프 프레임을 고정하고, 다이싱 장치의 CCD 카메라로 얼라인먼트를 행하였다. 다이싱 장치의 오토얼라인먼트 기능에 의해 인식할 수 있던 것을 ○, 인식할 수 없었던 것은 ×로 하였다. 결과를 표 15에 나타내었다(오토얼라인먼트 인식성).
이어서, 이하와 같은 절삭 조건으로 다이싱을 행하였다.
다이싱 장치: DAD-3350(디스코(주) 제조)
반도체칩 크기: 7.5×7.5 mm
블레이드: NBC-ZH2030-27HCDE
스핀들 회전수: 30000 rpm
절삭 속도: 25 mm/s
절삭 깊이: 다이싱 테이프의 깊이 10 μm까지 절입함.
커트: 원패스 풀커트
커트 모드: 다운 커트
절삭수량: 3.7 L/분
절삭수 및 냉각수: 온도 23℃, 전기 전도도 0.5 MΩ?cm(초순수에 탄산 가스를 주입).
이로부터 접착 조성물 부착 반도체칩(7.3 mm각)을 얻었다.
(6)에서 제조한 접착 조성물 부착 반도체칩에 대하여, 회로 기판(금 패드 전극, 7.5 mm각의 반도체칩을 300개 탑재 가능한 회로 부착 유리 에폭시 기판)에 플립 칩 본딩을 행하였다. 접착 조성물 부착 반도체칩의 회로 기판으로의 접속은 플립 칩 본딩 장치(도레이 엔지니어링(주) 제조, FC-2000)를 이용하였다. 플립 칩 본딩은 회로 기판을 80℃로 가열된 본딩 스테이지에 고정하고, 온도 80℃, 압력 15 N/칩(평균 높이 35 μm의 금 스터드 범프 전극 부착, 448 범프/칩, 피치 60 μm, 페리페럴 배치, 7.5 mm각 칩), 시간 5초의 조건으로 가압착한 후, 온도 200℃, 압력 200 N/칩의 조건으로 시간을 10초로 하여 본 압착을 행하였다. 본딩을 종료한 회로 기판은 기판 절단 장치로 분할하여 반도체 부착 회로 기판을 제조하였다. 반도체 부착 회로 기판을 액정 기판에 조립하여 액정 패널을 제조하고, 표시 테스트를 행한 바, 표시된 것은 ○, 다이싱 공정에서 얼라인먼트 인식을 할 수 없어 액정 표시 테스트를 행할 수 없었던 것 및 플립 칩 본딩에 의한 칩과 회로 기판 간의 접속 불량의 발생에 의해 표시되지 않는 것은 ×로 하였다. 결과를 표 16에 나타내었다.
Figure pct00026
실시예 242 내지 253
실시예 206 내지 217에서 제조한 반도체 부착 회로 기판의 반도체 상에 실시예 206 내지 217에서 제조한 접착 조성물 필름의 두께가 50 μm인 원반을 이용하여, 알루미늄제의 방열판을 탑재한 반도체 장치를 제조하였다.
우선, 원반을 7.5 mm각으로 오려내고, 박리성 기재 SR-1을 제거하고, 반도체 부착 회로 기판의 실리콘면과 접착 조성물면이 중첩되도록 배치한 후, 평판 프레스기로 60℃, 2s, 0.1 MPa의 조건으로 압착하였다. 다음으로 박리성 기재 세라필 HP2(U)를 박리하여 접착 조성물면을 노출시켰다. 이어서 접착 조성물면에 알루미늄제의 방열판을 중첩하여 배치하고, 평판 프레스기로 200℃, 10s, 0.1 MPa의 조건으로 압착하여 방열판 부착 반도체 장치를 얻었다. 얻어진 방열판 부착 반도체 장치를 85℃, 60％ RH의 조건의 항온 항습조 중에 168 시간 방치하여 흡습시켰다. 그 후, 260℃, 5초의 리플로우 조건으로 땜납 리플로우를 행하였다. 계속해서 반도체 부착 회로 기판을 -40℃에서 5분간 유지한 후, 125℃에서 5분간 유지를 1 사이클로 하여 2000 사이클 행하였다. 그 후, 초음파 탐상 장치로 방열판 부착 반도체 장치의 방열판과 반도체칩 사이에 박리가 없는지 관찰을 행한 바, 박리가 없는 것이 관찰되었다.
실시예 254 내지 265
실시예 1의 (2) 테이프 첩부 공정에서 사용한 접착 조성물이 형성되어 있지 않은 회로 기판, 실시예 206 내지 217에서 제조한 50 μm의 두께를 갖는 접착 조성물 시트, TSV 전극을 갖는 실리콘 인터포저(실리콘 두께 50 μm, 비어 직경 20 μm, 구리의 관통 비어, 전극 표면은 납땜 부착), 및 실시예 1의 (3) 플립 칩 본딩 및 제조한 액정 패널의 표시 테스트에서 사용한 반도체칩을 이용하여, 3단의 실리콘 인터포저가 형성된 반도체 부착 회로 기판(도 1)을 제조하였다. 이 3단의 실리콘 인터포저가 형성된 반도체 부착 회로 기판을 액정 기판에 조립하여 액정 패널을 제조하여 표시 테스트를 행한 바, 문제없이 표시하는 것을 확인하였다.
<산업상 이용 가능성>
본 발명의 접착 조성물은 퍼스널 컴퓨터, 휴대 단말기에 사용되는 전자 부품, 방열판과 인쇄 기판, 플렉시블 기판의 접착 및 기판끼리의 접착에 이용되는 접착제로서 이용할 수 있고, 또한 IC, LSI 등 반도체칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹 기판 등의 회로 기판에 접착 또는 직접 전기적 접합할 때에 이용되는 반도체용 접착 조성물로서 바람직하게 이용 가능하다.
1: 반도체
2: 스터드 범프
3: 접착 조성물
4: TSV 전극 부착 실리콘 인터포저
5: 구리 관통 비어
6: 땜납 접합 부분
7: 회로 기판
8: 금 패드 전극

Claims (14)

  1. (a) 유기 용제 가용성 폴리이미드, (b) 에폭시 화합물, (c) 경화 촉진제 입자 및 (d) 무기 입자를 함유하며, (b) 에폭시 화합물 100 중량부에 대하여 (a) 유기 용제 가용성 폴리이미드의 함유량이 15 내지 90 중량부, (c) 경화 촉진제 입자의 함유량이 0.1 내지 50 중량부이고, (d) 무기 입자의 함유량이 (a) 내지 (d) 전량에 대하여 30 중량％ 이상 80 중량％ 이하인 접착 조성물.
  2. 제1항에 있어서, (c) 경화 촉진제 입자가 마이크로캡슐형 경화 촉진제인 접착 조성물.
  3. 제1항 또는 제2항에 있어서, (a) 유기 용제 가용성 폴리이미드가, 하기 화학식 2의 구조 단위를 갖고, 주쇄 말단의 적어도 한쪽에 화학식 3 및/또는 4의 구조를 가지며, 화학식 1로 표시되는 구조를 화학식 2 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 중합체이고, (c) 경화 촉진제 입자의 함유량이 (b) 에폭시 화합물 100 중량부에 대하여 20 내지 50 중량부인 접착 조성물.
    <화학식 1>
    Figure pct00027

    (식 중, R1은 2가의 탄화수소기이고, R2는 1가의 탄화수소기이며, 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R1 및 R2를 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R1 및 R2를 포함할 수도 있고, n은 1 내지 10의 정수를 나타냄)
    <화학식 2>
    Figure pct00028

    (식 중, R3은 4 내지 14가의 유기기이고, R4는 2 내지 12가의 유기기이며, R3, R4 중 적어도 하나는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 함유하고, R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 나타내며, 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R3 내지 R6을 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R3 내지 R6을 포함할 수도 있고, α 및 β는 각각 0 내지 10의 정수를 나타내며, α+β는 1 내지 10의 정수임)
    <화학식 3>
    Figure pct00029

    (식 중, X는 1가의 유기기를 나타냄)
    <화학식 4>
    Figure pct00030

    (식 중, Y는 2가의 유기기를 나타냄)
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, (a) 유기 용제 가용성 폴리이미드가 화학식 5, 6 중 어느 하나로 표시되는 구조를 갖고, 에폭시기와 반응 가능한 관능기를 측쇄에 적어도 하나 가지며, 화학식 1로 표시되는 구조를 화학식 5, 6 중의 R4로서 중합체 전량에 대하여 5 내지 15 중량％ 갖는 중합체인 접착 조성물.
    <화학식 1>
    Figure pct00031

    (식 중, R1은 2가의 탄화수소기이고, R2는 1가의 탄화수소기이며, 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R1 및 R2를 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R1 및 R2를 포함할 수도 있고, n은 1 내지 10의 정수를 나타냄)
    <화학식 5>
    Figure pct00032

    <화학식 6>
    Figure pct00033

    (식 중, R3은 4 내지 14가의 유기기이고, R4는 2 내지 12가의 유기기이며, R3, R4 중 적어도 하나는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군으로부터 선택되는 기를 적어도 하나 함유하고, R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군으로부터 선택되는 기를 나타내며, 유기 용제 가용성 폴리이미드의 1 분자 내에 상이한 구조의 R3 내지 R6을 포함할 수도 있고, 상이한 유기 용제 가용성 폴리이미드 분자 사이에서 상이한 구조의 R3 내지 R6을 포함할 수도 있고, X는 1가의 유기기를 나타내고, m은 8 내지 200이고, α 및 β는 각각 0 내지 10의 정수를 나타내며, α+β는 0 내지 10의 정수이되, 단, 반복수 m 중 20 내지 90％는 α+β=1 내지 10임)
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, (d) 무기 입자의 평균 입경이 10 nm 이상 3 μm 이하인 접착 조성물.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, (d) 무기 입자의 평균 입경이 10 nm 이상 1 μm 이하인 접착 조성물.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, (d) 무기 입자의 평균 입경이 10 nm 이상 100 nm 이하인 접착 조성물.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 무기 입자가 실리카인 접착 조성물.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물이 시트상으로 성형된 접착 시트.
  10. 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물 또는 제9항에 기재된 접착 시트의 경화물.
  11. 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물 또는 제9항에 기재된 접착 시트를 이용하여 반도체칩이 접착된 회로 기판.
  12. 반도체칩과 회로 기판 사이에 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물 또는 제9항에 기재된 접착 시트를 개재시키고, 가열 가압에 의해 상기 반도체칩과 상기 회로 기판을 전기적으로 접속하는 것을 특징으로 하는, 반도체칩이 탑재된 회로 기판의 제조 방법.
  13. 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물의 경화물 또는 제9항에 기재된 접착 시트의 경화물을 갖는 반도체 장치.
  14. 제1 회로 부재와 제2 회로 부재 사이에 제1항 내지 제8항 중 어느 한 항에 기재된 접착 조성물 또는 제9항에 기재된 접착 시트를 개재시키고, 가열 가압에 의해 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020127000309A 2009-07-10 2010-06-23 접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법 KR101635659B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009163403 2009-07-10
JPJP-P-2009-163403 2009-07-10
JPJP-P-2010-119026 2010-05-25
JP2010119026 2010-05-25

Publications (2)

Publication Number Publication Date
KR20120051634A true KR20120051634A (ko) 2012-05-22
KR101635659B1 KR101635659B1 (ko) 2016-07-01

Family

ID=43429129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127000309A KR101635659B1 (ko) 2009-07-10 2010-06-23 접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법

Country Status (9)

Country Link
US (1) US20120129988A1 (ko)
EP (1) EP2452964A4 (ko)
JP (1) JP5740979B2 (ko)
KR (1) KR101635659B1 (ko)
CN (1) CN102471461A (ko)
MY (1) MY160024A (ko)
SG (1) SG177608A1 (ko)
TW (1) TWI521034B (ko)
WO (1) WO2011004706A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150100727A (ko) * 2012-12-27 2015-09-02 도레이 카부시키가이샤 접착제, 접착 필름, 반도체 장치 및 그의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333704B1 (ko) * 2009-12-29 2013-11-27 제일모직주식회사 포지티브형 감광성 수지 조성물
JP5779895B2 (ja) * 2011-02-08 2015-09-16 東レ株式会社 半導体用絶縁性接着剤
KR101868190B1 (ko) * 2011-03-16 2018-06-15 도레이 카부시키가이샤 에폭시 수지 조성물 및 그의 제조 방법 및 그것을 사용한 반도체 장치
CN103958602B (zh) * 2011-11-29 2016-09-07 东丽株式会社 树脂组合物、树脂组合物片材、半导体器件及其制备方法
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
JP6084854B2 (ja) * 2012-02-23 2017-02-22 積水化学工業株式会社 多層プリント配線板用エポキシ樹脂材料及び多層プリント配線板
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2014115637A1 (ja) * 2013-01-22 2014-07-31 東レ株式会社 接着剤組成物、接着剤シートならびにこれらを用いた硬化物および半導体装置
JP6366228B2 (ja) * 2013-06-04 2018-08-01 日東電工株式会社 接着シート、及びダイシング・ダイボンディングフィルム
US10050005B2 (en) 2013-11-27 2018-08-14 Toray Industries, Inc. Semiconductor resin composition, semiconductor resin film, and semiconductor device using the same
SG11201605819SA (en) * 2014-01-15 2016-08-30 Toray Industries Adhesive composition and adhesive film having same, substrate provided with adhesive composition, and semiconductor device and method for manufacturing same
JP6589638B2 (ja) * 2014-12-08 2019-10-16 東レ株式会社 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法
JP6721325B2 (ja) * 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
TWI749075B (zh) * 2016-10-04 2021-12-11 日商味之素股份有限公司 密封用樹脂組成物及密封用薄片
CN106566450A (zh) * 2016-11-10 2017-04-19 烟台德邦科技有限公司 一种流动型芯片级底部填充胶及其制备方法
WO2023120037A1 (ja) * 2021-12-23 2023-06-29 富士フイルム株式会社 接合体の製造方法、接合体、積層体の製造方法、積層体、デバイスの製造方法、及び、デバイス、並びに、ポリイミド含有前駆体部形成用組成物

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06264035A (ja) 1993-03-16 1994-09-20 Hitachi Chem Co Ltd 接着フィルム、その製造法及び接着法
JP2004319823A (ja) 2003-04-17 2004-11-11 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2006077258A (ja) 2005-10-25 2006-03-23 Hitachi Chem Co Ltd フィルム状接着剤および該接着剤からなる接続部材
JP2006144022A (ja) 2002-06-26 2006-06-08 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2007246886A (ja) * 2006-02-16 2007-09-27 Shin Etsu Chem Co Ltd 接着剤組成物、接着フィルム及び半導体装置の製造方法
JP3995022B2 (ja) 2005-06-06 2007-10-24 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP2008094870A (ja) 2006-10-06 2008-04-24 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP2009007531A (ja) 2007-06-29 2009-01-15 Kaneka Corp 樹脂／フィラー複合材料とそれを用いたプリント配線板
JP2009117813A (ja) 2007-10-15 2009-05-28 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤及びその接着剤を用いた半導体装置の製造方法並びに半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645632B2 (en) * 2000-03-15 2003-11-11 Shin-Etsu Chemical Co., Ltd. Film-type adhesive for electronic components, and electronic components bonded therewith
US6294259B1 (en) * 2000-07-06 2001-09-25 3M Innovative Properties Company Polyimide hybrid adhesives
CN1273249C (zh) * 2000-10-02 2006-09-06 旭化成电子材料元件株式会社 基本不含铅的金属合金颗粒及其生产方法和用途
US20050170188A1 (en) * 2003-09-03 2005-08-04 General Electric Company Resin compositions and methods of use thereof
JP2005175338A (ja) * 2003-12-15 2005-06-30 Sumitomo Bakelite Co Ltd 半導体用接着フィルムおよび半導体装置
JP4654721B2 (ja) * 2005-03-18 2011-03-23 宇部興産株式会社 ポリイミドシロキサン組成物
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
JP2007180530A (ja) * 2005-12-01 2007-07-12 Sumitomo Bakelite Co Ltd 多層配線板および金属接合接着剤
WO2008010514A1 (fr) * 2006-07-20 2008-01-24 Mitsubishi Gas Chemical Company, Inc. Composition de résine de polyimide thermodurcissable
JP5040252B2 (ja) * 2006-10-13 2012-10-03 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法。
JP2008214413A (ja) * 2007-03-01 2008-09-18 Toray Ind Inc 熱硬化性樹脂組成物
JP2009138059A (ja) * 2007-12-04 2009-06-25 Canon Inc 成形用材料、それを用いた成形品およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06264035A (ja) 1993-03-16 1994-09-20 Hitachi Chem Co Ltd 接着フィルム、その製造法及び接着法
JP2006144022A (ja) 2002-06-26 2006-06-08 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2004319823A (ja) 2003-04-17 2004-11-11 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP3995022B2 (ja) 2005-06-06 2007-10-24 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
KR20080014006A (ko) * 2005-06-06 2008-02-13 도레이 가부시끼가이샤 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법
JP2006077258A (ja) 2005-10-25 2006-03-23 Hitachi Chem Co Ltd フィルム状接着剤および該接着剤からなる接続部材
JP2007246886A (ja) * 2006-02-16 2007-09-27 Shin Etsu Chem Co Ltd 接着剤組成物、接着フィルム及び半導体装置の製造方法
JP2008094870A (ja) 2006-10-06 2008-04-24 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP2009007531A (ja) 2007-06-29 2009-01-15 Kaneka Corp 樹脂／フィラー複合材料とそれを用いたプリント配線板
JP2009117813A (ja) 2007-10-15 2009-05-28 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤及びその接着剤を用いた半導体装置の製造方法並びに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150100727A (ko) * 2012-12-27 2015-09-02 도레이 카부시키가이샤 접착제, 접착 필름, 반도체 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
MY160024A (en) 2017-02-15
JPWO2011004706A1 (ja) 2012-12-20
EP2452964A4 (en) 2014-06-11
TW201120174A (en) 2011-06-16
CN102471461A (zh) 2012-05-23
US20120129988A1 (en) 2012-05-24
EP2452964A1 (en) 2012-05-16
SG177608A1 (en) 2012-02-28
JP5740979B2 (ja) 2015-07-01
KR101635659B1 (ko) 2016-07-01
TWI521034B (zh) 2016-02-11
WO2011004706A1 (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
KR101635659B1 (ko) 접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법
KR101294647B1 (ko) 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법
KR102220124B1 (ko) 접착제, 접착 필름, 반도체 장치 및 그의 제조 방법
JP5040247B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
TWI586747B (zh) 樹脂組成物、樹脂組成物薄片、半導體裝置及其製造方法
US9738763B2 (en) Resin composition, resin sheet, and production method for semiconductor device
JP2009194054A (ja) 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP6112013B2 (ja) バンプ電極付き半導体装置製造用接着剤シートおよび半導体装置の製造方法
JP2008094993A (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法。
JP5103870B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP6716939B2 (ja) 接着剤、それからなる接着フィルム、それらの硬化物を含む半導体装置およびその製造方法
WO2015107990A1 (ja) 接着組成物ならびにそれを有する接着フィルム、接着組成物付き基板、半導体装置およびその製造方法
JP2014067789A (ja) 未硬化接着剤層付配線基板および半導体装置の製造方法
JP2009021562A (ja) 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 4