KR20120042624A - 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법 - Google Patents

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120042624A
KR20120042624A KR1020110076186A KR20110076186A KR20120042624A KR 20120042624 A KR20120042624 A KR 20120042624A KR 1020110076186 A KR1020110076186 A KR 1020110076186A KR 20110076186 A KR20110076186 A KR 20110076186A KR 20120042624 A KR20120042624 A KR 20120042624A
Authority
KR
South Korea
Prior art keywords
resist pattern
water
resist
linear alkanediol
semiconductor device
Prior art date
Application number
KR1020110076186A
Other languages
English (en)
Other versions
KR101283866B1 (ko
Inventor
미와 고자와
고지 노자끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120042624A publication Critical patent/KR20120042624A/ko
Application granted granted Critical
Publication of KR101283866B1 publication Critical patent/KR101283866B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 탄소수 4?11의 직쇄 알칸디올과, 물을 적어도 함유하는 레지스트 패턴 개선화 재료이다.

Description

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법{RESIST PATTERN IMPROVING MATERIAL, METHOD FOR FORMING RESIST PATTERN, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
여기에서 의논되는 실시형태는, 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법에 관한 것이다.
LSI(반도체 집적 회로) 등의 반도체 장치에 있어서는, 집적도의 향상에 수반하여, 미세 패턴의 형성이 요구되고 있고, 최근의 최소 패턴 사이즈는, 100㎚ 이하에 도달하고 있다.
이러한 반도체 장치에 있어서의 미세 패턴의 형성은, 노광 장치에 있어서의 광원의 단파장화, 및 레지스트 재료의 개량에 의해서 실현해 왔다. 현재에서는, 파장 193㎚의 ArF(불화 아르곤) 엑시머 레이저광을 광원으로, 물을 통하여 노광을 행하는 액침 노광법에 의한 미세 패턴 형성이 실시되고 있고, 레지스트 재료에 대해서도, 아크릴 수지를 베이스로 한 다양한 ArF 대응 레지스트 재료가 개발되고 있다. 나아가서는, 차세대의 노광 기술로서, 파장 13.5㎚의 연X선을 광원으로 하는 EUV(극단자외선) 노광법이 검토되고 있고, 패턴 사이즈는 30㎚ 이하로, 보다 한층 미세화가 앞으로도 진행되어 갈 것은 명백하다.
이와 같은 패턴 사이즈의 미세화에 수반하여, 레지스트 패턴 폭의 불균일성(LWR　:　Line　width　roughness)이 커져, 디바이스 성능에 악영향을 미치는 것이 문제시되고 있다.
상기 문제를 해결하기 위해, 노광 장치, 레지스트 재료의 최적화 등이 검토되어 있지만, 충분한 결과는 얻어지고 있지 않다. 또한, 노광 장치, 레지스트 재료에 의한 개선에는, 상당한 비용과 시간을 요한다.
따라서, 프로세스 조건에서의 대응책이 여러 가지 검토되고 있다.
예를 들면, 현상 처리 후의 린스 공정에 있어서, 이온성의 계면 활성제를 포함하는 수용액을 이용하여 레지스트 패턴을 처리함으로써, 현상 처리에 의한 디펙트(잔사의 발생이나 패턴 쓰러짐 등의 결함)를 억제함과 동시에, 레지스트 패턴의 요철을 용해하여, 상기 LWR을 개선하는 방법이 개시되어 있다(일본 특허 공개 제2007-213013호 공보).
또한, 다른 방법으로서, 현상 처리 후의 레지스트 패턴에 대해, 카르복실기 등을 포함하는 산성의 저분자 화합물을 첨가한 유기계의 도포 재료를 도포하고, 이것을 박리 처리함으로써 레지스트 패턴을 가늘게 함과 동시에, 상기 LWR을 개선하는 방법이 개시되어 있다(일본 특허 공개 제2010-49247호 공보).
그러나, 어떠한 방법도, 처리에 의해서 레지스트 패턴의 표면을 제거함으로써, LWR의 개선을 실현하고 있기 때문에, 원하는 레지스트 패턴 사이즈가 얻어지지 않는다고 하는 문제가 있다. 나아가서는, 보다 LWR을 저하시킬 가능성이 있다고 하는 문제가 있다.
또한, 본 발명자들에 의해, 레지스트 패턴을 두껍게 하여(후육화시켜) 미세 가공을 가능하게 하는 레지스트 패턴 후육화 재료가 개시되어 있다(일본 특허 제3633595호 공보, 및 일본 특허 공개 제2006-259692호 공보).
그러나, 이들의 레지스트 패턴 후육화 재료에 의해서 레지스트 패턴을 후육화 처리한 경우는, 레지스트 패턴 사이즈가 크게 변동한다. 그 때문에, 이들의 레지스트 패턴 후육화 재료는, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고 레지스트 패턴의 LWR을 개선하는 것이 요구되는 LWR의 개선화 재료로서는 적합하지 않는다고 하는 문제가 있다.
따라서, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법이 요구되고 있는 것이 현상이다.
본 발명은, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
개시된 레지스트 패턴 개선화 재료는, 탄소수 4?11의 직쇄 알칸디올과, 물을 적어도 함유한다.
개시된 레지스트 패턴의 형성 방법은, 레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 개시된 레지스트 패턴 개선화 재료를 도포하는 공정을 포함한다.
개시된 반도체 장치의 제조 방법은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 개시된 레지스트 패턴 개선화 재료를 도포함으로써 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 그 개선한 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정을 포함한다.
도 1a는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메카니즘의 설명도이며, 레지스트 패턴 개선화 재료를 레지스트 패턴의 표면에 부여한 상태를 나타내는 도면.
도 1b는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메카니즘의 설명도이며, 레지스트 패턴 개선화 재료가 레지스트 패턴 표면에 스며든 상태를 나타내는 도면.
도 1c는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메카니즘의 설명도이며, 레지스트 패턴 개선화 재료에 의해 레지스트 패턴 표면이 개선된 상태를 나타내는 도면.
도 2a는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 실리콘 기판 상에 층간 절연막을 형성한 상태를 나타내는 도면.
도 2b는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 도 2a에 나타낸 층간 절연막 상에 티탄막을 형성한 상태를 나타내는 도면.
도 2c는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 티탄막 상에 레지스트막을 형성하고, 티탄막에 홀 패턴을 형성한 상태를 나타내는 도면.
도 2d는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 홀 패턴을 층간 절연막에도 형성한 상태를 나타내는 도면.
도 2e는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 홀 패턴을 형성한 층간 절연막 상에 Cu막을 형성한 상태를 나타내는 도면.
도 2f는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 홀 패턴 상 이외의 층간 절연막 상에 퇴적된 Cu를 제거한 상태를 나타내는 도면.
도 2g는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 홀 패턴 내에 형성된 Cu 플러그 상 및 층간 절연막 상에 층간 절연막을 형성한 상태를 나타내는 도면.
도 2h는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 표층으로서의 층간 절연막에 홀 패턴을 형성하고, Cu 플러그를 형성한 상태를 나타내는 도면.
도 2i는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이며, 3층 구조의 배선을 형성한 상태를 나타내는 도면.
(레지스트 패턴 개선화 재료)
상기 레지스트 패턴 개선화 재료는, 직쇄 알칸디올과, 물을 적어도 함유하고, 필요에 따라서, 수용성 수지, 계면 활성제, 그 밖의 성분을 더 함유한다.
<직쇄 알칸디올>
상기 직쇄 알칸디올로서는, 탄소수 4?11이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 탄소수 5?9인 것이, 레지스트 패턴 폭의 불균일성(LWR:Line　width　roughness)이 보다 개선(저감)되는 점에서 바람직하다.
또한, 상기 직쇄 알칸디올로서는, 하기 일반식 1로 표시되는 화합물인 것이, 상기 LWR이 보다 개선되는 점에서 바람직하다.
Figure pat00001
단, 상기 일반식 1 중, n은 1?8의 정수이다.
상기 n으로서는, 2?6의 정수가 바람직하다.
상기 일반식 1로 표시되는 화합물로서는, 1, 2-펜탄디올, 1, 2-헥산디올, 1, 2-헵탄디올, 1, 2-옥탄디올, 1, 2-노난디올이, 상기 LWR이 보다 개선되는 점에서 보다 바람직하다.
또한, 1, 2-펜탄디올, 1, 2-헥산디올, 1, 2-옥탄디올은 항균성을 갖는 것이 실증되어 있고(일본 특허 공개 평11-322591호 공보 참조), 물을 함유하는 상기 레지스트 패턴 개선화 재료에 있어서, 항균성을 갖는다는 것은, 저장에 있어서 부패하는 것을 억제할 수 있으므로, 이들을 이용하는 것이 보다 바람직하다.
상기 직쇄 알칸디올은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
상기 직쇄 알칸디올의 함유량으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 상기 물 100 질량부에 대하여, 0.001 질량부 이상인 것이 바람직하다. 또한, 20℃의 상기 물에 대하여 용해하는 상한량(즉, 20℃의 물에 대한 용해도) 이하인 것이 바람직하다. 또한, 상기 물 100 질량부에 대하여, 0.01 질량부?5 질량부가 보다 바람직하고, 0.05 질량부?1 질량부가 특히 바람직하다. 상기 함유량이, 0.001 질량부 미만이면, 상기 LWR을 개선하는 효과가 거의 얻어지지 않는 경우가 있다. 상기 함유량이, 20℃의 상기 물에 대하여 용해하는 상한량(용해도)을 초과하면, 상기 레지스트 패턴 개선화 재료 중에 용해하지 않는 상기 직쇄 알칸디올이 존재함으로써, 상기 레지스트 패턴 개선화 재료가 불균일한 액으로 되어, 상기 LWR을 개선하는 효과가 거의 얻어지지 않는 경우가 있다. 상기 함유량이, 특별히 바람직한 범위 내이면, 상기 LWR이 보다 개선되는 점에서 유리하다.
<물>
상기 물로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 순수(탈이온수)가 바람직하다.
상기 물의 함유량으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 결정할 수 있지만, 도포성의 점에서, 상기 레지스트 패턴 개선화 재료 100 질량부에 대하여, 80 질량부 이상인 것이 바람직하다.
<수용성 수지>
상기 레지스트 패턴 개선화 재료는, 수용성 수지를 함유함으로써, 레지스트 패턴을 후육화함과 동시에, 레지스트 패턴의 LWR을 개선할 수 있다.
상기 수용성 수지로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리에틸렌옥시드, 스틸렌?말레인산 공중합체, 폴리비닐아민, 폴리아릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰 아미드 수지, 셀룰로오스, 탄닌, 폴리글루타민산, 및 이들을 일부에 포함하는 수지 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 안정성의 점에서, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리비닐피롤리돈, 및 이들을 일부에 포함하는 수지가 바람직하다.
상기 수용성 수지의 수용성으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 예를 들면, 25℃의 물 100g에 대해, 상기 수용성 수지가 0.1g 이상 용해하는 수용성이 바람직하다.
상기 수용성 수지의 함유량으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 상기 물 100 질량부에 대하여, 0.001 질량부?10 질량부가 바람직하고, 0.001 질량부?4 질량부가 보다 바람직하다. 상기 함유량이, 0.001 질량부 미만이면, 후육화의 효과가 거의 얻어지지 않는 경우가 있고, 10 질량부를 초과하면, LWR의 개선은 있지만 레지스트 패턴의 후육화 효과가 지나치게 커서, 원하는 레지스트 패턴 사이즈를 얻을 수 없게 되는 경우가 있다. 상기 함유량이, 보다 바람직한 범위 내이면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 원하는 레지스트 패턴 후육화의 범위 내에서, 레지스트 패턴 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일성을 향상시킬 수 있는(즉 LWR을 개선할 수 있는) 점에서 유리하다.
<계면 활성제>
상기 레지스트 패턴 개선화 재료는, 계면 활성제를 더 함유함으로써, 레지스트 패턴 상에의 도포성을 향상시킬 수 있다.
상기 계면 활성제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양성 계면 활성제 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는 점에서, 비이온성 계면 활성제가 바람직하다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 알콕시 레이트계 계면 활성제, 지방산 에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제, 에틸렌 디아민계 계면 활성제 등을 들 수 있다. 상기 비이온성 계면 활성제의 구체예로서는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 제1급 알코올 에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계 화합물, 옥틸페놀에톡시레이트계 화합물, 라우릴알코올에톡시레이트계 화합물, 오레일알코올에톡시레이트계 화합물, 지방산 에스테르계 화합물, 아미드계 화합물, 천연 알코올계 화합물, 에틸렌디아민계 화합물, 제2급 알코올에톡시레이트계 화합물 등을 들 수 있다.
상기 계면 활성제의 함유량으로서는, 특별히 제한은 없으며, 상기 직쇄 알칸디올, 상기 수용성 수지의 종류나 함유량 등에 따라서 적절히 선택할 수 있지만, 예를 들면, 상기 물 100 질량부에 대하여, 2 질량부 이하인 것이 바람직하다. 상기 계면 활성제의 함유량이, 2 질량부를 초과하면, 도포시에 석출되거나, 레지스트 패턴 상에서 결함으로 될 가능성이 높아진다.
<그 밖의 성분>
상기 그 밖의 성분으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 유기 용제, 공지의 각종 첨가제(예를 들면, 아민계, 아미드계, 암모늄 염소 등에 대표되는 퀀치(quenche)) 등을 들 수 있다.
상기 그 밖의 성분의 함유량으로서는, 특별히 제한은 없으며, 상기 직쇄 알칸디올, 상기 수용성 수지의 종류나 함유량 등에 따라서 적절히 결정할 수 있다.
-유기 용제-
상기 레지스트 패턴 개선화 재료는, 유기 용제를 첨가함으로써, 상기 직쇄 알칸디올, 및 상기 수용성 수지에 대한 용해성을 향상시키는 효과가 얻어진다.
상기 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 알코올계 유기 용제, 쇄상 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에틸계 유기 용제 등을 들 수 있다.
상기 알코올계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 메탄올, 에탄올, 프로필알코올, 이소프로필알코올, 부틸알코올 등을 들 수 있다.
상기 쇄상 에스테르계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 젖산에틸, 프로필렌글리콜메틸에테르아세테이트(PGMEA) 등을 들 수 있다.
상기 환상 에스테르계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, γ-부틸로락톤 등의 락톤계 유기 용제 등을 들 수 있다.
상기 케톤계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 아세톤, 시클로 헥사논, 헵타논 등의 케톤계 유기 용제 등을 들 수 있다.
상기 쇄상 에테르계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 에틸렌글리콜메틸에테르 등을 들 수 있다.
상기 환상 에테르계 유기 용제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 테트라히드로푸란, 디옥산 등을 들 수 있다.
이들의 유기 용제는, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 레지스트 패턴의 요철의 저감을 효과적으로 행할 수 있는 점에서, 80℃?200℃의 비점을 갖는 유기 용제가 바람직하다.
상기 레지스트 패턴 개선화 재료의 형태로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 수용액, 콜로이드액, 에멀젼액 등을 들 수 있다. 이들 중에서도, 도포성의 점에서, 수용액이 바람직하다.
<사용 등>
상기 레지스트 패턴 개선화 재료는, 레지스트 패턴 상에 도포하여 사용할 수 있다.
상기 레지스트 패턴 개선화 재료를 상기 레지스트 패턴 상에 도포하고, 그 레지스트 패턴과 상호 작용(믹싱)시키면, 그 레지스트 패턴의 표면에, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴이 상호 작용하여 이루어지는 층(믹싱층)이 형성된다. 그 결과, 상기 레지스트 패턴은, 상기 믹싱층의 형성에 의해, 레지스트 패턴 측벽의 요철이 완화되고, 상기 LWR이 개선된 레지스트 패턴이 형성된다.
종래의 계면 활성제가 1분자 내에 반복 단위를 갖는 분자량 수백 이상의 고분자 화합물인 것에 대해, 상기 직쇄 알칸디올은, 용제에 가까운 저분자량, 사이즈이므로, 상기 레지스트 패턴에 침투하기 쉽고, 상기 레지스트 패턴 측벽의 요철을 저감하는 효과를 갖는다.
상기 레지스트 패턴 개선화 재료에 의해 상기 레지스트 패턴 측벽의 요철이 저감된 결과, 상기 레지스트 패턴의 라인 폭은, 요철이 저감되기 전의 상기 레지스트 패턴의 라인 폭보다도 균일성이 향상되는, 즉, 상기 레지스트 패턴 폭의 불균일성(LWR:Line　width　roughness)이 개선된다. 그 결과, 상기 레지스트 패턴의 패터닝시에 이용한 노광 장치의 광원의 노광 한계(해상 한계)를 초과하여(상기 광원에 이용되는 광의 파장에서 패터닝 가능한 개구 내지 패턴 간격의 크기의 한계값보다도 작고), 보다 고정밀도의 레지스트 라인 패턴이 형성된다.
또한, 상기 레지스트 패턴 개선화 재료가, 상기 직쇄 알칸디올 외에, 상기 수용성 수지를 더 함유하는 경우는, 상기 레지스트 패턴 측벽의 요철 저감과 동시에, 레지스트 패턴이 후육화된다. 레지스트 패턴이 후육화됨으로써, 상기 레지스트 패턴 측벽의 요철은 더 저감된다.
상기 레지스트 패턴 측벽의 요철의 저감량, 및 상기 레지스트 패턴 폭의 균일도, 나아가서는, 후육화량은, 상기 레지스트 패턴 개선화 재료에 있어서의 상기 직쇄 알칸디올, 및 상기 수용성 수지의 함유량, 및, 상기 레지스트 패턴 개선화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절히 조절함으로써, 원하는 범위로제어할 수 있다.
-레지스트 패턴의 재료-
상기 레지스트 패턴(상기 레지스트 패턴 개선화 재료가 도포되는 레지스트 패턴)의 재료로서는, 특별히 제한은 없으며, 공지의 레지스트 재료 중으로부터 목적에 따라서 적절히 선택할 수 있고, 네가티브형, 포지티브형 중 어느 것이어도 되고, 예를 들면, g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 적절히 들 수 있다. 이들은, 화학 증폭형이어도 되고, 비화학 증폭형이어도 된다. 이들 중에서도, KrF 레지스트, ArF 레지스트, 아크릴계 수지를 포함하여 이루어지는 레지스트, 등이 바람직하고, 보다 미세한 패터닝, 스루풋의 향상 등의 관점에서는, 해상 한계의 연신이 급무로 되어 있는 ArF 레지스트, 및 아크릴계 수지를 포함하여 이루어지는 레지스트 중 적어도 어느 하나가 보다 바람직하다.
상기 레지스트 패턴의 재료의 구체예로서는, 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레인산 무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은, 불소 수식 등이 이루어져 있어도 된다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등에 대해서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 특히 두께에 대해서는, 가공 대상인 피가공면, 에칭 조건 등에 의해 적절히 결정할 수 있지만, 일반적으로 100㎚?500㎚ 정도이다.
상기 레지스트 패턴 개선화 재료를 이용한 상기 레지스트 패턴 측벽의 요철 저감에 대해서 이하에 도면을 참조하면서 설명한다.
도 1a에 도시한 바와 같이, 피가공면(기재)(5) 상에 레지스트 패턴(3)을 형성한 후, 레지스트 패턴(3)의 표면에 레지스트 패턴 개선화 재료(1)를 부여(도포)하고, 도포막을 형성한다. 이 후, 필요에 따라서 베이크(가온 및 건조) 처리를 행해도 된다. 그러면, 레지스트 패턴(3)과 레지스트 패턴 개선화 재료(1)와의 계면에 있어서, 레지스트 패턴 개선화 재료(1)의 레지스트 패턴(3)에의 믹싱(함침)이 일어나고, 도 1b에 도시한 바와 같이, 내층 레지스트 패턴(10b)(레지스트 패턴(3))과 레지스트 패턴 개선화 재료(1)와의 계면에 있어서 상기 믹싱(함침)한 부분이 반응하여 표층(믹싱층)(10a)이 형성된다. 이것은, 상기 레지스트 패턴 개선화 재료 중에 포함되는 상기 직쇄 알칸디올의 계면 활성 효과에 의한 레지스트 패턴(3)에의 침투와, 극성기에 의한 반응에 치우치는 것이며, 그 결과, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 크기에 좌우되지 않고(의존하지 않고) 안정적으로 또한 균일하게 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 측벽의 요철이 저감된다.
이 후, 도 1c에 도시한 바와 같이, 현상 처리를 행함으로써, 부여(도포)한 레지스트 패턴 개선화 재료(1)의 내, 레지스트 패턴(3)과 상호 작용(믹싱)하고 있지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)이 용해 제거되고, 측벽의 요철이 완화된 평활한 레지스트 패턴(10)이 형성(현상)된다.
또한, 상기 현상 처리는, 물 현상이어도 되고, 알칼리 현상액에 의한 현상이어도 된다. 또한, 필요에 따라서 계면 활성제를 물이나 알칼리 현상액에 함유시킨 것을 이용하는 것도 적절히 가능하며, 그 상세에 대해서는 후술한다.
요철이 저감된 레지스트 패턴(10)은, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 표면에, 레지스트 패턴 개선화 재료(1)가 반응하여 형성된 표층(믹싱층)(10a)을 갖고 이루어진다. 요철이 저감된 레지스트 패턴(10)은, 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 완화되어 있고, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동(불균일성)을 나타내는 LWR값(LWR=Line　width　roughness)은, 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동보다도 작아진다. 이 때문에, 레지스트 패턴(3)을 형성할 때의 노광 장치에 있어서의 광원의 노광 한계(해상 한계)를 초과하여 상기 레지스트 라인 패턴을 미세하게 고정밀도로 형성할 수 있다.
또한, 레지스트 패턴 개선화 재료(1)가 수용성 수지를 포함하는 경우에는, 레지스트 패턴 개선화 재료가 수용성 수지를 포함하지 않는 경우에 비해, 레지스트 패턴 개선화 재료에 있어서의 표층(믹싱층)(10a)은 커진다. 이에 의해, 요철이 저감된 레지스트 패턴(10)은, 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 저감됨과 함께 후육화도 되기 때문에, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동(불균일성)을 나타내는 LWR값(LWR=Line　width　roughness)은, 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동보다도 작아진다.
상기 레지스트 패턴 개선화 재료는, 레지스트 패턴 측벽의 요철을 저감함으로써 상기 LWR을 개선하고, 노광 한계를 초과하여 상기 레지스트 라인 패턴을 미세화하는 데에 적절히 사용할 수 있다. 또한, 상기 레지스트 패턴 개선화 재료는, 상기 반도체 장치의 제조 방법 등에 특히 적절히 사용할 수 있다.
(레지스트 패턴의 형성 방법)
상기 레지스트 패턴의 형성 방법은, 상기 레지스트 패턴 개선화 재료를 도포하는 공정을 적어도 포함하고, 바람직하게는 현상을 행하는 공정, 필요에 따라서, 전노광 공정, 베이킹 공정 등의 그 밖의 공정을 더 포함한다.
<도포하는 공정>
상기 도포하는 공정으로서는, 레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 상기 레지스트 패턴 개선화 재료를 도포하는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 레지스트 패턴은, 공지의 방법에 따라서 형성할 수 있다.
상기 레지스트 패턴은, 피가공면(기재) 상에 형성할 수 있다. 그 피가공면(기재)으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 그 레지스트 패턴이 반도체 장치에 형성되는 경우에는, 그 피가공면(기재)으로서는, 반도체 기재 표면을 들 수 있다. 상기 반도체 기재로서는, 실리콘 웨이퍼 등의 기판, 각종 산화막 등이 바람직하다.
상기 레지스트 패턴 개선화 재료의 도포의 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 공지의 도포 방법 중으로부터 적절히 선택할 수 있지만, 스핀 코트법이 바람직하다.
상기 스핀 코트법의 경우, 회전수로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 100rpm?10,000rpm이 바람직하고, 500rpm?5,000rpm이 보다 바람직하다. 도포 시간으로서는, 1초간?10분간이 바람직하고, 1초간?90초간이 보다 바람직하다.
상기 도포시의 도포 두께로서는, 통상, 5㎚?1,000㎚ 정도이며, 10㎚?100㎚ 정도가 바람직하다.
<현상을 행하는 공정>
상기 현상을 행하는 공정(현상 처리)으로서는, 레지스트 패턴 개선화 재료로 표면이 덮인 레지스트 패턴을, 물을 함유하는 현상액으로 현상하는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 현상을 행하는 공정에 의해, 도포한 상기 레지스트 패턴 개선화 재료 중, 상기 레지스트 패턴과 상호 작용(믹싱) 및 반응하고 있지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)을 용해 제거하고, 측벽의 요철을 저감한 레지스트 패턴을 현상할(얻을) 수 있는 점에서 바람직하다.
상기 현상 처리로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 물 현상이어도 되고, 알칼리 현상이어도 되고, 계면 활성제를 포함하는 물이나, 계면 활성제를 포함하는 알칼리 현상액을 이용하여 행하는 것도 바람직하지만, 프로세스의 용이함의 점에서, 물 현상이 바람직하다.
계면 활성제를 포함하는 물 또는 알칼리 현상액을 이용하는 경우는, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴과의 계면에 있어서의 효과의 면내 균일성의 향상을 도모하여, 잔사나 결함의 발생을 억제하는 효과가 높아지는 것을 기대할 수 있다.
상기 계면 활성제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는 점에서, 비이온성 계면 활성제를 적절히 예로 들 수 있다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 폴리옥시에틸렌-폴리옥시플로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 실리콘 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 또한, 이온성 계면 활성제이어도, 비금속 염계의 것이면 사용하는 것은 가능하다.
상기 계면 활성제의 물(현상 원액)에 있어서의 함유량으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 0.001 질량％?1 질량％가 바람직하고, 0.05 질량％?0.5 질량％가 바람직하다.
상기 함유량이, 0.001 질량％ 미만이면, 상기 계면 활성제에 의한 효과가 적고, 1 질량％를 초과하면, 현상액의 용해력이 지나치게 커지기 때문에 상기 레지스트 패턴이 용해되어, 측벽의 요철이 보다 커지거나, 기포의 발생에 의한 잔사나 결함이 발생하기 쉬워지는 경우가 있다.
상기 알칼리 현상액으로서는, 특별히 제한은 없으며, 반도체 장치의 제조에 이용되는 공지의 것 등으로부터 적절히 선택할 수 있지만, 4급 수산화 암모늄 수용액, 콜린 수용액 등을 적절히 예로 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 저코스트 및 범용성이 높은 점에서, 수산화 테트라메틸 암모늄 수용액이 바람직하다.
또한, 상기 알칼리 현상액에, 필요에 따라서 상기 계면 활성제를 첨가해도 된다. 이 경우, 상기 계면 활성제의 상기 알칼리 현상액에 있어서의 함유량으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 0.001 질량％?1 질량％가 바람직하고, 0.05 질량％?0.5 질량％가 보다 바람직하다.
<그 밖의 공정>
상기 그 밖의 공정으로서는, 예를 들면, 전노광 공정, 베이킹 공정 등을 들 수 있다.
-전노광 공정-
상기 전노광 공정은, 상기 레지스트 패턴 개선화 재료의 도포 전에, 상기 레지스트 패턴의 전체면에 대하여 자외선광 및 전리 방사선 중 어느 하나를 조사하는 공정이다.
레지스트 패턴이 성긴 영역(레지스트 패턴의 간격이 긴 영역)과 레지스트 패턴이 밀한 영역(레지스트 패턴의 간격이 짧은 영역)을 갖고, 패턴 간격이 다른 레지스트 패턴이나, 다양한 사이즈가 혼재된 레지스트 패턴에서는, 패턴마다 노광시의 광강도 분포가 다르기 때문에, 상기 레지스트 패턴의 현상에서는 표면화되지 않는 정도의 근소한 표면 상태의 차이(흐려짐 노광량의 차(fogging exposure))가, 상기 레지스트 패턴에의 상기 레지스트 패턴 개선화 재료의 침투성의 차이로서 영향을 주고, 그 결과, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴이 상호 작용하여 형성되는 믹싱층의 형성의 용이함에 영향을 준다. 따라서, 상기 레지스트 패턴 개선화 재료를 도포하기 전에 상기 레지스트 패턴의 전체면에 대하여, 자외선광 또는 전리 방사선을 조사하면, 상기 레지스트 패턴의 표면 상태를 균일화할 수가 있고, 상기 패턴의 소밀차나 크기 등에 의존하지 않고, 상기 레지스트 패턴에의 상기 레지스트 패턴 개선화 재료의 침투를 균일화할 수 있고, 보다 효과적으로 상기 레지스트 패턴의 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일성을 향상시킬 수 있다.
상기 자외선광 및 상기 전리 방사선으로서는, 특별히 제한은 없으며, 조사하는 상기 레지스트 패턴의 재료의 감도 파장에 따라서 적절히 선택할 수 있다. 구체적으로는, 고압 수은 램프 또는 저압 수은 램프로부터 생기는 블로드밴드의 자외선광 외에, g선(파장 436㎚), i선(파장 365㎚), KrF 엑시머 레이저광(파장 248㎚), ArF　엑시머 레이저광(파장 193㎚), F2 엑시머 레이저광(파장 157㎚), EUV광(파장 5㎚?15㎚의 연X선 영역), 전자선, X선 등을 들 수 있다. 또한, 제조 장치의 구조상, 이들 중으로부터, 상기 레지스트 패턴의 형성에 있어서 노광시에 사용하는 자외선광 또는 전리 방사선과 동일한 것을 선택하는 것이 바람직하다.
상기 자외선광 및 상기 전리 방사선의 상기 레지스트 패턴에의 조사량(노광량)으로서는, 특별히 제한은 없으며, 사용하는 상기 자외선광 또는 상기 전리 방사선의 종류에 따라서 적절히 선택할 수 있지만, 예를 들면, 상기 레지스트 패턴의 형성에 필요하게 되는 조사량(노광량)에 대하여, 0.1％?20％가 바람직하다.
상기 조사량이, 0.1％ 미만이면, 상기 레지스트 패턴의 표면 상태의 균일화 효과가 생기기 어려운 경우가 있고, 20％를 초과하면, 필요 충분 이상으로 상기 레지스트 패턴에 광반응이 생기게 되어, 상기 레지스트 패턴의 상부의 형상 열화나 패턴의 부분 소실이 생기기 쉬워지는 경우가 있다.
또한, 일정한 상기 조사량에서 상기 자외선광 또는 상기 전리 방사선을 조사하는 한, 그 방법으로서는, 특별히 제한은 없으며, 강한 광을 사용한 경우에는 단시간에서, 약한 광을 사용한 경우에는 장시간에서, 또한, 노광 감도가 높은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 적게, 노광 감도가 낮은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 많게 하는 등 적절히 조절하여, 각각 행할 수 있다.
-베이킹 공정-
상기 베이킹 공정은, 상기 레지스트 패턴 개선화 재료의 도포시 내지 그 후에, 도포한 상기 레지스트 패턴 개선화 재료를 베이킹 처리(가온 및 건조)하는 공정이다.
상기 베이킹 공정을 행함으로써, 상기 레지스트 패턴과 상기 레지스트 패턴 개선화 재료와의 계면에 있어서 상기 레지스트 패턴 개선화 재료의 상기 레지스트 패턴에의 믹싱(함침)을 효율적으로 발생시킬 수 있다. 또한, 상기 레지스트 패턴 개선화 재료를 스핀 코트법에 의해 도포함으로써, 용매를 제거하고, 도포막을 형성할 수 있으므로, 베이킹 처리는 반드시 행하지 않아도 된다.
또한, 상기 베이킹 처리(가온 및 건조)의 조건, 방법 등으로서는, 상기 레지스트 패턴을 연화시키지 않는 한, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 그 횟수로서는, 1회이어도 되고, 2회 이상이어도 된다. 2회 이상의 경우, 각 회에 있어서의 프리 베이킹의 온도는, 일정하여도 되고, 달라도 되고, 일정한 경우, 40℃?150℃ 정도가 바람직하고, 60℃?120℃가 보다 바람직하다. 또한, 그 시간으로서는, 10초간?5분간 정도가 바람직하고, 30초간?100초간이 보다 바람직하다.
상기 레지스트 패턴의 형성 방법은, 각종의 레지스트 누락 패턴, 예를 들면, 라인＆스페이스 패턴, 홀 패턴(컨택트 홀용 등), 트렌치(홈) 패턴 등의 형성에 바람직하며, 그 레지스트 패턴의 형성 방법에 의해 형성된 레지스트 패턴은, 예를 들면, 마스크 패턴, 레티클 패턴 등으로서 사용할 수 있고, 금속 플러그, 각종 배선, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광배선의 접속에 이용되는 광부품, 마이크로 액튜에이터 등의 미세 부품, 반도체 장치의 제조에 적절히 사용할 수 있고, 또한, 후술하는 반도체 장치의 제조 방법에 적절히 사용할 수 있다.
(반도체 장치의 제조 방법)
상기 반도체 장치의 제조 방법은, 레지스트 패턴 형성 공정과, 패터닝 공정을 적어도 포함하고, 필요에 따라서, 그 밖의 공정을 더 포함한다.
<레지스트 패턴 형성 공정>
상기 레지스트 패턴 형성 공정은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록, 상기 레지스트 패턴 개선화 재료를 도포함으로써 그 레지스트 패턴을 개선하는 공정이다. 그 레지스트 패턴 형성 공정에 의해, 패턴 측벽의 요철이 저감되어, 레지스트 패턴 폭의 균일성이 향상된 레지스트 패턴이 상기 피가공면 상에 형성된다.
상기 레지스트 패턴 형성 공정의 상세 내용은, 상기 레지스트 패턴의 형성 방법과 마찬가지이다.
상기 피가공면으로서는, 반도체 장치에 있어서의 각종 부재의 표면층을 들 수 있지만, 실리콘 웨이퍼 등의 기판 내지 그 표면, 각종 산화막 등이 바람직하다. 상기 피가공면은, 유전율 2.7 이하의 층간 절연 재료인 것이 바람직하다.
상기 레지스트 패턴은 상술한 바와 같다.
상기 도포의 방법은 상술한 바와 같다. 또한, 그 도포 후에는, 상술한 베이킹을 행하는 것이 바람직하다.
<패터닝 공정>
상기 패터닝 공정은, 상기 레지스트 패턴 형성 공정에 의해 형성한 상기 레지스트 패턴을 마스크로 하여(마스크 패턴 등으로서 이용하여) 에칭을 행함으로써 상기 피가공면을 패터닝하는 공정이다.
상기 에칭의 방법으로서는, 특별히 제한은 없으며, 공지의 방법 중으로부터 목적에 따라서 적절히 선택할 수 있지만, 예를 들면, 드라이 에칭을 적절히 들 수 있다. 그 에칭의 조건으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 반도체 장치의 제조 방법에 의하면, 예를 들면, 플래시 메모리, DRAM, FRAM을 비롯한 각종 반도체 장치를 효율적으로 제조할 수 있다.
개시된 레지스트 패턴 개선화 재료에 따르면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있다.
개시된 레지스트 패턴의 형성 방법에 따르면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, LWR이 개선된 레지스트 패턴을 얻을 수 있다.
개시된 반도체 장치의 제조 방법에 따르면, 고정밀도의 반도체 장치를 제조할 수 있다.
<실시예>
이하, 실시예를 예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은, 이들의 실시예에 하등 제한되는 것은 아니다.
(실시예 1)
-레지스트 패턴 개선화 재료의 조제-
표 1-1, 표 1-2에 나타낸 조성을 갖는 레지스트 패턴 개선화 재료 A?Z, 및 비교 재료 a?d를 조제하였다.
표 1-1, 표 1-2에 있어서, 괄호 내의 수치는 배합량(질량부)을 나타낸다.
표 1-1, 표 1-2에 있어서, 「PVA」는, 폴리비닐알코올(PVA-205C, 크라레사제)을 나타내고, 「PVPd」는, 폴리비닐피롤리돈(간토우 가가꾸사제)을 나타낸다. 또한, 「기타」란에 있어서의, 「2HBA」는, 2-히드록시벤질알코올(알드리치사제)을 나타내고, 「TN-80」은, 비이온성 계면 활성제(제1급 알코올에톡시레이트계 계면 활성제, ADEKA사제)를 각각 나타낸다.
또한, 각 알칸디올은, 모두 시약(모두 도꾜 가세이사제)을 이용하였다.
또한, 물에는 순수(탈이온수)를 이용하고, 물의 양은 각각의 조성에 있어서 100 질량부로 하였다.
[표 1-1]
Figure pat00002
[표 1-2]
Figure pat00003
-레지스트 패턴의 형성-
이상에 의해 조제한 레지스트 패턴 개선화 재료를, 지환족계 ArF 레지스트(도쿄 오우카 고교사제)로부터 형성한 폭 96㎚　(피치 180㎚), LWR6.6㎚의 라인＆스페이스의 패턴상(표 2-1, 표 2-2에 있어서의 미처리에 상당)에, 스핀 코트법에 의해, 처음에 850rpm/5sec의 조건에서, 다음으로 2,000rpm/40sec의 조건에서 도포하고, 110℃/60sec의 조건에서 베이킹을 행한 후, 순수로 레지스트 패턴 개선화 재료를 60초간 린스(현상 처리)하고, 상호 작용(믹싱)하지 않은 미반응부를 제거하여, 레지스트 패턴 개선화 재료 A?Z, 및 비교 재료 a?d에 의해 레지스트 라인 패턴을 형성하였다.
얻어진 상기 레지스트 라인 패턴의 라인 폭 사이즈(표 2-1, 표 2-2에 있어서의 「처리 후 사이즈」) 및 라인 패턴 폭의 변화량(표 2-1, 표 2-2에 있어서의 「변화량」), 또한 라인 패턴 폭의 변동도(표 2-1, 표 2-2에 있어서의 「LWR」) 및 LWR의 개선값(％)을 표 2-1, 표 2-2에 나타낸다. 표 2-1, 표 2-2에 있어서, A?Z, 및 a?d는, 상기 레지스트 패턴 개선화 재료 A?Z, 및 비교 재료 a?d에 대응한다.
또한, 라인 폭은, 길이 측정 SEM을 이용하여 관찰한 관찰 영역의 6점의 라인 폭의 평균값이다. 또한, LWR은, 길이 약 720㎚의 영역에서의 선폭의 변동의 표준편차(σ)를 3배로 함으로써 구하였다. 또한, 미처리시의 LWR값에 대한 처리 후의 LWR값의 개선량의 비율을 이하의 식에 의해 구하고, 그것을 「LWR 개선값(％)」이라고 정의하였다.
LWR 개선값(％)=
〔(미처리시의 LWR값-처리 후의 LWR값)/(미처리의 LWR값)〕×100
[표 2-1]
Figure pat00004
[표 2-2]
Figure pat00005
표 2-1로부터, 레지스트 패턴 개선화 재료 A?Z를 이용한 경우에는, LWR값의 향상, 즉 레지스트 패턴 폭의 균일성의 향상을 확인할 수 있었다.
직쇄 알칸디올의 종류에 관해서는, 1, 2-옥탄디올이 가장 LWR값의 개선 효과가 높고, 계속해서, 1, 2-헥산디올의 개선 효과가 높았다.
직쇄 알칸디올의 함유량에 관해서는, 물 100 질량부에 대하여, 0.01 질량부?5 질량부의 범위의 경우, LWR값의 개선 효과가 보다 높았다.
수용성 수지를 함유하는 경우에는, 후육화가 가능한 데다가, 수용성 수지를 함유하지 않는 것에 비해, LWR값의 개선 효과가 보다 높았다.
2HBA를 함유하는 종래의 레지스트 패턴 후육화 재료의 경우(비교 재료 a, b, d)에는, 조성을 변경하여도 LWR값의 개선 효과가 작았다. 또한, PVA만의 경우(비교 재료 c)에는, 레지스트 패턴 상에 도포할 수 없었다.
(실시예 2)
-반도체 장치의 제작 1-
더블 패터닝법에 의해 반도체 장치를 제작하였다.
도 2a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막(12)을 형성하고, 도 2b에 도시한 바와 같이, 층간 절연막(12) 상에 스퍼터링법에 의해 티탄막(13)을 형성하였다. 다음으로, 도 2c에 도시한 바와 같이, 더블 패터닝법에 의해 레지스트 패턴(14)을 형성하고, 이를 마스크로서 이용하여, 반응성 이온 에칭에 의해 티탄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거함과 함께, 도 2d에 도시한 바와 같이, 티탄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음으로, 티탄막(13)을 웨트 처리에 의해 제거하고, 도 2e에 도시한 바와 같이 층간 절연막(12) 상에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서, TiN막(16) 상에 Cu막(17)을 전해 도금법으로 성막하였다. 다음으로, 도 2f에 도시한 바와 같이, CMP(화학 기계 연마)에 의해 개구부(15b)(도 2d)에 상당한 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남겨서 평탄화하고, 제1층의 배선(17a)을 형성하였다.
다음으로, 도 2g에 도시한 바와 같이, 제1층의 배선(17a) 상에 층간 절연막(18)을 형성한 후, 도 2a?도 2f와 마찬가지로 하여, 도 2h에 도시한 바와 같이, 제1층의 배선(17a)을, 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(16a)을 형성하였다.
상술한 각 공정을 반복함으로써, 도 2i에 도시한 바와 같이, 실리콘 기판(11) 상에 제1층의 배선(17a), 제2층의 배선(20a), 및 제3층의 배선(21a)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 2i에 있어서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은, 도시를 생략하였다.
이 실시예 2에서는, 레지스트 패턴(14)이, 실시예 1의 레지스트 패턴 개선화 재료 D를 이용하여 제조한 레지스트 패턴이다.
또한, 층간 절연막(12)은, 유전율 2.7 이하의 저유전율막이며, 예를 들면, 다공질 실리카막(「세라메이트　NCS」;촉매 화성 공업사제, 유전율 2.25), C4F8과 C2H2와의 혼합 가스 혹은 C4F8 가스를 소스로서 이용하고, 이들을 RFCVD법(파워 400W)에 의해 퇴적 형성한 플루오로카본막(유전율 2.4) 등이다.
(실시예 3)
-반도체 장치의 제작 2-
ArF 액침 노광법에 의해 반도체 장치를 제작하였다.
도 2a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막(12)을 형성하고, 도 2b에 도시한 바와 같이, 층간 절연막(12) 상에 스퍼터링법에 의해 티탄막(13)을 형성하였다. 다음으로, 도 2c에 도시한 바와 같이, ArF 액침 노광에 의해 레지스트 패턴(14)을 형성하고, 이를 마스크로서 이용하여, 반응성 이온 에칭에 의해 티탄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거하는 동시에, 도 2d에 도시한 바와 같이, 티탄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음으로, 티탄막(13)을 웨트 처리에 의해 제거하고, 도 2e에 도시한 바와 같이 층간 절연막(12) 상에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서, TiN막(16) 상에 Cu막(17)을 전해 도금법으로 성막하였다. 다음으로, 도 2f에 도시한 바와 같이, CMP(화학 기계 연마)에 의해 개구부(15b)(도 2d)에 상당한 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남겨서 평탄화하고, 제1층의 배선(17a)을 형성하였다.
다음으로, 도 2g에 도시한 바와 같이, 제1층의 배선(17a) 상에 층간 절연막(18)을 형성한 후, 도 2a?도 2f와 마찬가지로 하여, 도 2h에 도시한 바와 같이, 제1층의 배선(17a)을, 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(16a)을 형성하였다.
상술한 각 공정을 반복함으로써, 도 2i에 도시한 바와 같이, 실리콘 기판(11) 상에 제1층의 배선(17a), 제2층의 배선(20a), 및 제3층의 배선(21a)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 2i에 있어서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은, 도시를 생략하였다.
이 실시예 3에서는, 레지스트 패턴(14)이, 실시예 1의 레지스트 패턴 개선화 재료 D를 이용하여 제조한 레지스트 패턴이다. 상세하게는, ArF 액침 노광에 의해 형성한 레지스트 패턴에 대해, 본 발명의 레지스트 패턴 개선화 재료 D를 도포한 후 베이킹하고, 또한 순수에 의한 린스 공정을 거쳐서 LWR값을 저감하여, 레지스트 패턴(14)을 형성한 것이다.
또한, 층간 절연막(12)은, 유전율 2.7 이하의 저유전율막이며, 예를 들면, 다공질 실리카막(「세라메이트 NCS」;촉매 화학 공업사제, 유전율 2.25), C4F8과 C2H2와의 혼합 가스 혹은 C4F8 가스를 소스로서 이용하고, 이들을 RFCVD법(파워 400W)에 의해 퇴적 형성한 플루오로카본막(유전율 2.4) 등이다.
상기 레지스트 패턴 개선화 재료는, ArF 레지스트, 액침용 레지스트 등에 의한 레지스트 패턴의 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일성을 향상시켜, 광의 노광 한계를 초과하여 패턴을 미세화하는 데에 바람직하게 이용할 수 있고, 각종의 패터닝 방법, 반도체의 제조 방법 등에 바람직하게 적용할 수 있고, 상기 레지스트 패턴 개선화 재료는, 상기 레지스트 패턴의 형성 방법, 상기 반도체 장치의 제조 방법에 특히 바람직하게 이용할 수 있다.
상기 반도체 장치의 제조 방법은, 플래시 메모리, DRAM, FRAM을 비롯한 각종 반도체 장치의 제조에 바람직하게 이용할 수 있다.

Claims (20)

  1. 탄소수 4?11의 직쇄 알칸디올과, 물을 적어도 함유하는 것을 특징으로 하는 레지스트 패턴 개선화 재료.
  2. 제1항에 있어서,
    직쇄 알칸디올이, 탄소수 5?9의 직쇄 알칸디올인 레지스트 패턴 개선화 재료.
  3. 제1항에 있어서,
    직쇄 알칸디올이, 하기 화학식 1로 표현되는 화합물인 레지스트 패턴 개선화 재료.
    [화학식 1]
    Figure pat00006

    단, 상기 화학식 1 중, n은 2?6의 정수임.
  4. 제1항에 있어서,
    직쇄 알칸디올의 함유량이, 상기 물 100 질량부에 대하여, 0.01 질량부?5 질량부인 레지스트 패턴 개선화 재료.
  5. 제1항에 있어서,
    수용성 수지를 더 함유하는 레지스트 패턴 개선화 재료.
  6. 제5항에 있어서,
    수용성 수지가, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리비닐피롤리돈, 및 이들을 일부에 포함하는 수지의 적어도 일종인 레지스트 패턴 개선화 재료.
  7. 제5항에 있어서,
    수용성 수지의 함유량이, 물 100 질량부에 대하여, 0.001 질량부?10 질량부인 레지스트 패턴 개선화 재료.
  8. 제1항에 있어서,
    계면 활성제를 더 함유하는 레지스트 패턴 개선화 재료.
  9. 제1항에 있어서,
    수용액인 레지스트 패턴 개선화 재료.
  10. 레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 탄소수 4?11의 직쇄 알칸디올과, 물을 적어도 함유하는 레지스트 패턴 개선화 재료를 도포하는 공정을 포함하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  11. 제10항에 있어서,
    레지스트 패턴 개선화 재료로 표면이 덮인 레지스트 패턴을, 물을 함유하는 현상액으로 현상하는 공정을 더 포함하는 레지스트 패턴의 형성 방법.
  12. 제10항에 있어서,
    도포하는 공정 후에, 레지스트 패턴 개선화 재료를 베이킹 처리하는 베이킹 공정을 포함하는 레지스트 패턴의 형성 방법.
  13. 제10항에 있어서,
    직쇄 알칸디올이, 탄소수 5?9의 직쇄 알칸디올인 레지스트 패턴의 형성 방법.
  14. 제10항에 있어서,
    직쇄 알칸디올이, 하기 화학식 1로 표현되는 화합물인 레지스트 패턴의 형성 방법.
    [화학식 1]
    Figure pat00007

    단, 상기 화학식 1 중, n은 2?6의 정수임.
  15. 제10항에 있어서,
    직쇄 알칸디올의 함유량이, 상기 물 100 질량부에 대하여, 0.01 질량부?5 질량부인 레지스트 패턴의 형성 방법.
  16. 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 탄소수 4?11의 직쇄 알칸디올과, 물을 적어도 함유하는 레지스트 패턴 개선화 재료를 도포함으로써 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 그 개선한 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    에칭이, 드라이 에칭인 반도체 장치의 제조 방법.
  18. 제16항에 있어서,
    피가공면이, 유전율 2.7 이하의 층간 절연 재료인 반도체 장치의 제조 방법.
  19. 제16항에 있어서,
    직쇄 알칸디올이, 탄소수 5?9의 직쇄 알칸디올인 반도체 장치의 제조 방법.
  20. 제16항에 있어서,
    직쇄 알칸디올이, 하기 화학식 1로 표현되는 화합물인 반도체 장치의 제조 방법.
    [화학식 1]
    Figure pat00008

    단, 상기 화학식 1 중, n은 2?6의 정수임.
KR1020110076186A 2010-10-22 2011-07-29 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법 KR101283866B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010237942 2010-10-22
JPJP-P-2010-237942 2010-10-22
JPJP-P-2011-047713 2011-03-04
JP2011047713A JP5659872B2 (ja) 2010-10-22 2011-03-04 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120042624A true KR20120042624A (ko) 2012-05-03
KR101283866B1 KR101283866B1 (ko) 2013-07-08

Family

ID=45973300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076186A KR101283866B1 (ko) 2010-10-22 2011-07-29 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8980535B2 (ko)
JP (1) JP5659872B2 (ko)
KR (1) KR101283866B1 (ko)
CN (1) CN102455599B (ko)
TW (1) TWI451209B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417656B1 (ko) * 2012-08-27 2014-07-08 후지쯔 가부시끼가이샤 리소그래피용 린스제, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8968586B2 (en) * 2012-02-15 2015-03-03 Jsr Corporation Pattern-forming method
US10684549B2 (en) * 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods
US10451979B2 (en) * 2017-09-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for EUV lithography and method of measuring focus

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
US4692277A (en) * 1985-12-20 1987-09-08 The Procter & Gamble Company Higher molecular weight diols for improved liquid cleaners
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP3237082B2 (ja) 1992-01-29 2001-12-10 大日本印刷株式会社 レジストパターンの形成方法
US6171346B1 (en) * 1996-03-20 2001-01-09 The Procter & Gamble Company Dual-step stain removal process
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6488753B1 (en) * 1999-03-10 2002-12-03 Seiko Epson Corporation Aqueous pigment dispersion water-base ink composition and recording method using the ink composition
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
US7521405B2 (en) * 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006498A (ja) 2000-06-27 2002-01-09 Shin Etsu Chem Co Ltd 化学増幅レジスト材料における特性予測方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP4273283B2 (ja) 2000-07-07 2009-06-03 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
JP2003035955A (ja) 2001-07-23 2003-02-07 Toyobo Co Ltd 感光性印刷用原版
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP3901997B2 (ja) 2001-11-27 2007-04-04 富士通株式会社 レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP3858730B2 (ja) 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3707780B2 (ja) * 2002-06-24 2005-10-19 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
JP2004078033A (ja) * 2002-08-21 2004-03-11 Tokyo Ohka Kogyo Co Ltd パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP3850781B2 (ja) 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US6919167B2 (en) * 2002-11-14 2005-07-19 Micell Technologies Positive tone lithography in carbon dioxide solvents
US6872504B2 (en) * 2002-12-10 2005-03-29 Massachusetts Institute Of Technology High sensitivity X-ray photoresist
JP4235466B2 (ja) 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
JP4218476B2 (ja) 2003-09-12 2009-02-04 沖電気工業株式会社 レジストパターン形成方法とデバイス製造方法
JP2005208365A (ja) 2004-01-23 2005-08-04 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060293397A1 (en) * 2005-06-23 2006-12-28 Lassila Kevin R Surfactants derived from phenolic aldehydes
JP4767829B2 (ja) 2006-01-11 2011-09-07 東京応化工業株式会社 リソグラフィー用洗浄剤及びそれを用いたレジストパターン形成方法
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP2008233750A (ja) 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd バリア膜およびこれを用いたパターン形成方法
JP2009096178A (ja) * 2007-09-26 2009-05-07 Fujifilm Corp 平版印刷用湿し水組成物及びヒートセットオフ輪印刷方法
US20090081592A1 (en) 2007-09-26 2009-03-26 Fujifilm Corporation Fountain solution composition for lithographic printing and heat-set offset rotary printing process
JP2009271259A (ja) * 2008-05-02 2009-11-19 Fujifilm Corp レジストパターン用表面処理剤および該表面処理剤を用いたレジストパターン形成方法
JP5845556B2 (ja) 2008-07-24 2016-01-20 Jsr株式会社 レジストパターン微細化組成物及びレジストパターン形成方法
JP5484742B2 (ja) * 2008-08-14 2014-05-07 富士フイルム株式会社 インクジェット記録液
JP2010134246A (ja) * 2008-12-05 2010-06-17 Jsr Corp レジストパターン形成方法及びリンス液
CN101812363B (zh) * 2009-12-18 2013-01-02 益田润石（北京）化工有限公司 一种全合成铝拉丝液组合物
JP2012060050A (ja) * 2010-09-13 2012-03-22 Fujifilm Corp 洗浄組成物、これを用いた洗浄方法及び半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417656B1 (ko) * 2012-08-27 2014-07-08 후지쯔 가부시끼가이샤 리소그래피용 린스제, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US8980535B2 (en) 2015-03-17
TWI451209B (zh) 2014-09-01
CN102455599B (zh) 2014-05-28
JP5659872B2 (ja) 2015-01-28
US20120100488A1 (en) 2012-04-26
JP2012108455A (ja) 2012-06-07
TW201217916A (en) 2012-05-01
KR101283866B1 (ko) 2013-07-08
CN102455599A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
KR100901837B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
JP6106990B2 (ja) リソグラフィ用リンス剤、レジストパターンの形成方法、及び半導体装置の製造方法
US7846623B2 (en) Resist pattern and reflow technology
KR100845486B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
JP2021501914A (ja) シロキサンタイプの添加剤を含む組成物を５０ｎｍ以下のライン間寸法を有するパターン化材料を処理する際のパターン崩壊を回避するために使用する方法
KR101268223B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
KR101283866B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP5240297B2 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
KR101385367B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP5321415B2 (ja) レジストパターン厚肉化材料、並びに、半導体装置及びその製造方法
JP6328630B2 (ja) フォトレジスト現像用組成物、組成物の使用方法並びに集積回路装置、光学装置、マイクロマシン及び機械精密装置の製造方法
JP2022529066A (ja) ホウ素タイプの添加剤を含む、５０ｎｍ以下のライン間寸法を有するパターン化材料を処理する際のパターンの崩壊を回避するための組成物
JP5527440B2 (ja) パターンの形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7