KR20120001782A - 절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션 - Google Patents

절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션 Download PDF

Info

Publication number
KR20120001782A
KR20120001782A KR1020117025124A KR20117025124A KR20120001782A KR 20120001782 A KR20120001782 A KR 20120001782A KR 1020117025124 A KR1020117025124 A KR 1020117025124A KR 20117025124 A KR20117025124 A KR 20117025124A KR 20120001782 A KR20120001782 A KR 20120001782A
Authority
KR
South Korea
Prior art keywords
sigma delta
output
stage
delta modulator
signal
Prior art date
Application number
KR1020117025124A
Other languages
English (en)
Other versions
KR101635818B1 (ko
Inventor
미쉘 로브
스테판 두쎄
Original Assignee
아코 세미컨덕터, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아코 세미컨덕터, 인크 filed Critical 아코 세미컨덕터, 인크
Publication of KR20120001782A publication Critical patent/KR20120001782A/ko
Application granted granted Critical
Publication of KR101635818B1 publication Critical patent/KR101635818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

멀티스테이지 시그마 델타 변조기는 스테이지 사이에 비트 절단을 포함한다. 비트 절단은 후속 단계에서 처리되어야 하는 비트의 수를 감소시켜 더 빠른 응답 시간을 허용한다. 임의의 실시예에서, 피드백 루프의 이득은 비트 절단을 보상하여 시그마 델타 변조기가 안정 상태에서 동작하도록 선택된다.

Description

절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션{SIGMA-DELTA MODULATOR INCLUDING TRUNCATION AND APPLICATIONS THEREOF}
본 출원은 2009년 3월 25일에 제출되고 발명의 명칭이 "고속 애플리케이션용 개선된 델타 시그마 변조기(Improved Delta Sigma Modulators for High Speed Applications)"인 미국 가출원 번호 61/163,182의 우선권을 주장한다. 본 가출원은 참고로 여기에 포함된다.
본 발명은 전자공학 분야에 관한 것이다.
시그마 델타 변조기는 통상 합산된 영역이 입력 신호를 나타내는 펄스를 생성하는데 사용된다. 생성된 펄스는 그 폭 또는 분리(separation)에 있어서 변경될 수 있다. 시그마 델타 변조기는 아날로그/디지털 변환기(ADC), 디지털/아날로그 변환기(DAC), 주파수 합성기, 스위치 모드 전원, 스위치 증폭기 및 모터 제어기를 포함하는 다양한 전자 부품에 존재한다.
도 1은 2차 시그마 델타 변조기(100)의 일 예를 나타낸다. 이 모듈은 입력 신호(A) 및 피드백 신호(F)를 결합하도록 구성된 결합기(105)를 포함한다. 결합된 신호(A 및 F)는 제1 적분기(110)에 의해 적분되어 출력(B)을 생성한다. 결합기(115)는 출력(B)과 피드백 신호(F)를 결합하는데 사용된다. 결합된 신호(B 및 F)는 제2 적분기(120)를 사용하여 적분되어 출력(C)을 생성하고, 이 출력(C)은 양자화기(125)를 사용하여 양자화되어 최종 출력(D)을 생성한다. 출력은 피드백 발생기(130)에 제공되어 피드백 신호(F)를 생성한다. 피드백 신호는 적분 및 양자화에 의해 도입된 잡음을 감소시키도록 구성된다.
1차, 3차 또는 그 이상의 차수의 시그마 델타 변조기는 종래 기술에 잘 알려져 있다. 1차 시그마 델타 변조기에서는 결합기(115) 및 적분기(120)가 생략되지만, 3차 시그마 델타 변조기에서는 추가의 결합기(115) 및 적분기(120)가 포함된다. 높은 차수의 이점은 결합기(115) 및 적분기(120)의 각 스테이지가 관심있는 주파수 대역 내의 잡음을 더 감소시키는 것이다. 높은 차수의 단점은 적분된 신호(예를 들어, 신호(B 및 C))를 나타내는데 필요한 비트의 수가 각 스테이지에서 더 높다는 것이다. 이것은 각각의 후속 결합기, 예를 들어, 결합기(115)에서 신호 결합을 수행하는데 필요한 시간 및 복잡성을 증가시킨다.
발명의 개요
본 발명의 다양한 실시예는 시그마 델타 변조기의 스테이지 사이의 신호를 나타내는데 사용되는 비트의 수를 감소시키는 시스템 및 방법을 포함한다. 이들 실시예는 하나 이상의 적분기의 출력의 절단(truncation)을 포함한다. 일반적으로, 이 절단은 하나 이상의 최하위 비트(LSB)의 제거를 포함한다. 선택적으로, 절단은, 절단될 신호와 재결합하는 피드백 신호를 생성하는데 하나 이상의 LSB가 사용되는 피드백 프로세스를 통해 수행된다.
본 발명의 시그마 델타 변조기는 스위치 전력 증폭기, 디지털/아날로그 변환기 등에 사용될 수 있다. 본 발명의 임의의 실시예는 고주파 디지털 입력을 필요로 하는 애플리케이션 내의 종래의 시그마 델타 변조기 대신에 사용된다.
본 발명의 다양한 실시예는 적어도 제1 결합기 및 제1 적분기를 포함하는 제1 변조 스테이지 - 상기 제1 결합기는 입력 신호 및 제1 피드백 신호를 결합하도록 구성되고, 상기 제1 적분기는 상기 제1 결합기의 출력을 적분하여 제1 멀티비트 출력을 생성하도록 구성됨 -, 상기 제1 멀티비트 출력을 수신하고 상기 제1 멀티비트 출력으로부터 최하위 비트를 절단하도록 구성된 제1 절단 스테이지, 적어도 제2 결합기 및 제2 적분기를 포함하는 제2 변조 스테이지 - 상기 제2 결합기는 상기 제1 변조 스테이지의 절단 출력과 제2 피드백 신호를 결합하도록 구성되고 상기 제2 적분기는 상기 제2 결합기의 출력을 적분하여 제2 멀티비트 출력을 생성하도록 구성됨 -, 및 상기 제1 피드백 신호 및 제2 피드백 신호를 생성하도록 구성된 피드백 발생기를 포함하는 시그마 델타 변조기 회로를 포함한다.
본 발명의 다양한 실시예는 입력 신호를 수신하고 멀티비트 출력을 생성하도록 구성되는 제1 시그마 델타 변조기 스테이지, 상기 제1 시그마 델타 변조기 스테이지를 사용하여 생성된 입력 신호를 수신하도록 구성되는 제2 시그마 델타 변조기 스테이지, 상기 제1 시그마 델타 변조기 스테이지 및 상기 제2 시그마 델타 변조기 스테이지 사이에 배치되고, 상기 멀티비트 출력을 수신하고, 상기 제2 시그마 델타 변조기에 절단된 멀티비트 출력을 제공하기 전에 상기 멀티비트 출력의 최하위 비트 중의 적어도 하나를 절단하는 제1 절단 스테이지, 및 양자화기의 출력 및 상기 제1 시그마 델타 변조기 스테이지 사이의 피드백 루프에 이득을 제공하도록 구성된 피드백 발생기를 포함하는 전력 증폭기를 포함한다.
본 발명의 다양한 실시예는 신호를 수신하는 단계, 상기 수신된 신호를 제1 피드백 신호와 결합하여 제1 결합 신호를 생성하는 단계, 상기 제1 결합 신호를 적분하여 제1 멀티비트 출력을 생성하는 단계, 상기 제1 멀티비트 출력을 절단하는 단계, 상기 절단된 제1 멀티비트 출력을 제2 피드백 신호와 결합하여 제2 결합 신호를 생성하는 단계, 상기 제2 결합 신호를 적분하여 제2 멀티비트 출력을 생성하는 단계, 상기 제2 멀티비트 출력 또는 상기 제2 멀티비트 출력을 이용하여 생성된 출력을 양자화하여 양자화 신호를 생성하는 단계, 및 상기 양자화 신호를 이용하여 상기 제1 피드백 신호 및 상기 제2 피드백 신호를 생성하는 단계를 포함하는 방법을 포함한다.
도 1은 종래 기술의 2-스테이지 시그마 델타 변조기를 나타내는 도면.
도 2는 본 발명의 다양한 실시예에 따른 멀티스테이지 시그마 델타 변조기를 나타내는 도면.
도 3은 본 발명의 다양한 실시예에 따른 절단 회로를 나타내는 도면.
도 4는 본 발명의 다양한 실시예에 따른 2차 절단 회로를 나타내는 도면.
도 5는 본 발명의 다양한 실시예에 따른 방법을 나타내는 도면.
도 6은 본 발명의 다양한 실시예에 따른 2개의 입력을 갖는 결합기를 포함하는 회로를 나타내는 도면.
시그마 델타 변조기에서, 수신된 입력 신호는 결합기를 이용하여 피드백 신호와 결합된다. 결합기의 출력은 결합기의 출력의 적분을 나타내는 멀티비트 값을 출력하도록 구성된 적분기에 의해 수신된다. 다양한 실시예에서, 멀티비트 값은 2, 3, 4 또는 그 이상의 비트를 포함한다. 비트 중의 하나는 부호 비트로서 지정될 수 있다. 멀티비트 출력은 2의 보수 포맷일 수 있다. 적분기의 출력은 입력보다 더 많은 비트를 포함한다.
멀티스테이지 시그마 델타 변조기의 각 스테이지는 결합기 및 적분기를 포함한다. 따라서, 각 스테이지는 멀티비트 출력을 갖는다. 종래 기술의 시그마 델타 변조기에서는, 각 스테이지의 출력은 그 스테이지에 의해 수신된 신호보다 더 많은 수의 비트를 포함한다. 결과적으로, 각각의 후속 스테이지는 더 많은 수의 비트를 처리하도록 구성되어야 한다. 반대로, 본 발명의 다양한 실시예에서는, 멀티스테이지 시그마 델타 변조기의 스테이지 중의 하나 이상은 멀티스테이지 시그마 델타 변조기의 다음 스테이지로 비트를 제공하기 전에 적분기로부터 수신된 비트의 수를 감소시키도록 구성된 절단기를 더 포함한다. 일반적으로, 절단기는 적분기 출력의 최하위 비트 또는 비트들(LSB)을 제거한다. 따라서, 다음 스테이지에 의해 수신된 비트의 수는 이전 스테이지의 적분기에 의해 생성된 것보다 적다.
도 2는 본 발명의 다양한 실시예에 따른 멀티스테이지 시그마 델타 변조기(200)를 나타낸다. 시그마 델타 변조기(200)는 3개의 시그마 델타 스테이지 사이에 절단기를 포함한다. 그러나, 본 발명의 다른 실시예는 2, 4 또는 그 이상의 시그마 델타 스테이지를 포함한다. 절단기는 이들 시그마 델타 스테이지의 일부 또는 전부 사이에 포함될 수 있다. 절단기의 각각은 선행하는 시그마 델타 스테이지의 출력으로부터 하나 이상의 비트를 제거하도록 구성된다.
특히, 시그마 델타 변조기(200)는 신호를 수신하도록 구성된 입력(205), 복수의 결합기(210)(각각 210A 내지 210C), 복수의 적분기(215)(각각 215A 내지 215C), 및 복수의 절단기(220)(각각 220A 내지 220B)를 포함한다. 시그마 델타 변조기(200)는 출력(230)에서 신호를 생성하도록 구성된 양자화기(225)를 더 포함한다. 출력(230)에서의 신호는 결합기(210)에 제공되는 하나 이상의 피드백 신호(F)를 생성하는 피드백 발생기(235)에 의해 사용된다.
임의의 실시예에서, 결합기(210A 내지 210C)는 2 이상의 신호를 가산하도록 구성된 가산기를 포함한다. 고주파 신호가 수신되는 애플리케이션에서, 결합기(210A 내지 210C)는 일반적으로 수신된 신호의 주파수보다 높은 주파수(예를 들어 2x 또는 4x)에서 동작하도록 구성되어 신호가 오버샘플링되도록 한다. 다양한 실시예에서, 결합기(210A)는 적어도 100 MHZ, 500 MHZ, 1 GHz, 2 GHz, 4 GHz 또는 10 GHz 또는 100 MHz 미만의 입력 신호를 처리하도록 구성된다.
결합기(210A 내지 210C)의 다른 멤버는 선택적으로 상이한 수의 비트를 수신하도록 구성된다. 예를 들어, 다양한 실시예에서, 결합기(210A)는 1 비트를 수신하도록 구성되고, 결합기(210B 및 210C)는 각각 1, 2, 4 또는 그 이상의 비트를 수신하도록 구성될 수 있다. 다른 곳에서 설명한 바와 같이, 결합기(210A 내지 210C)에 의해 수신된 비트의 수는 절단기(220A 및 220B)의 구성에 의존한다. 결합기(210B)는 선택적으로 결합기(210A)와 동일한 수의 비트를 수신하도록 구성된다. 마찬가지로, 결합기(210C)는 선택적으로 결합기(210B)와 동일한 수의 비트를 수신하도록 구성된다.
임의의 실시예에서, 결합기(210A 내지 210C) 중의 하나 이상은 최대 샘플링 주파수를 위해 구성된 가산기를 포함한다. 예를 들어, 2개의 입력을 갖는 가산기의 샘플링 주파수는 일반적으로 2개보다 많은 입력을 갖는 가산기보다 크고, 다른 팩터는 일정하다. 또한, 2개보다 많은 입력을 갖는 가산기는 2개의 입력을 각각 갖는 가산기들의 직렬 접속으로 대체될 수 있다. 예를 들어, 가산기 중의 하나가 부호 비트의 역(inverse)을 출력하도록 구성된 특수 "가산기"이면 하기의 표에 도시된 변환이 달성될 수 있다.
[표 1]
X0 -> Y0
X1 -> Y1
X2 -> Y2
X3 -> Y2
부호 비트 -> (반전) -> Y4
피드백 비트 -> 새로운 부호 비트
특수 가산기는 (캐리(carry) 비트 이외의) 최상위 비트를 포함하는, 다른 곳에 기재된, 절단기(220)의 출력의 일부에 사용된다. 절단기(220)의 캐리 비트는 또다른 2-입력 가산기를 이용한 특수 가산기의 출력과 결합된다. 이 구성의 예는 예를 들어 도 6과 관련하여 다른 곳에 제공된다.
적분기(215A 내지 215C)는 결합기(210A 내지 210C)의 출력을 각각 수신하여 시간에 따라 이들 출력을 적분하고 적분 결과를 나타내는 멀티비트 출력을 생성한다. 적분기(215A 내지 215C)의 각각의 복잡성은 부분적으로 그들의 입력에서 수신된 비트의 수에 의존한다. 많은 수의 비트는 좀 더 많은 복잡성을 요구하고 더 큰 정확성을 제공한다. 적분기(215A 내지 215C)는 종래 기술의 시그마 델타 변조기에 사용되는 적분기 회로 중의 임의의 것을 포함할 수 있다. 적분기(215A 내지 215C)의 출력의 부호는 선택적으로 최상위 비트에 저장된다. 임의의 실시예에서, 적분기(215A)는 적어도 6 비트의 입력을 수신하도록 구성된다.
절단기(220A 및 220B)는 적분기(215A 및 215B)의 출력을 절단하도록 구성된다. 특히, 절단기는 적분기(215A 및 215B)의 출력으로부터 하나 이상의 최하위 비트를 제거하도록 구성된다. 다양한 실시예에서, 제거된 비트의 수는 1, 2, 3, 4 또는 그 이상이다. 절단기(220A)에 의해 제거된 비트의 수는 선택적으로 절단기(220B)에 의해 제거된 비트의 수와 다르다. 다른 곳에서 설명하는 바와 같이, 절단기(220A 및 220B)는 선택적으로 제거된 비트가 절단기의 입력에서 잡음을 감소시키는데 사용되는 피드백 루프를 포함한다.
양자화기(225)는 적분기(215C)의 출력을 양자화하도록 구성된다. 양자화기(225)는 10진 또는 2의 보수 입력을 처리하도록 구성될 수 있다. 양자화기(225)는 종래 기술의 시그마 델타 변조기에 사용되는 양자화기 중의 임의의 것을 포함한다. 양자화기(225)는 1 비트 또는 1 비트보다 많은 비트를 출력하도록 구성될 수 있다.
피드백 발생기(235)는 양자화기(225)의 출력을 사용하여 하나 이상의 피드백 신호(F)를 생성하고 이들 피드백 신호를 결합기(210A 내지 210C)에 제공하도록 구성된다. 결합기(210A 내지 210C)에 제공된 피드백 신호는 다를 수도 있고 같은 수도 있다. 피드백 발생기(235)는 선택적으로 비단일(non-unitary) 이득, 즉, 1이 아닌 이득을 제공하도록 구성된다. 예를 들어, 임의의 실시예에서, 피드백 발생기(235)는 결합기(210A)로의 피드백에 대략 1.6x 또는 4 dB의 이득을 제공하도록 구성된다. 이 이득은 절단기(220A 및 220B)에 의한 최하위 비트의 제거를 보상하고, 결과적으로 시스템을 안정화시킨다. 다른 실시예에서, 이 이득은 1 및 2 사이일 수 있다. 각 스테이지에서의 피드백 루프 이득은 일반적으로 동일하다.
도 3은 절단기(220)의 실시예를 나타낸다. 절단기(220)는 입력(310)에서 적분기(215) 중의 하나로부터의 신호를 수신한다. 신호는 결합기(210D)에서 수신된다. 결합기(210D)는 동작에 있어서 결합기(210A 내지 210C)와 유사하다. 결합기(210)의 출력(315)에서, m+n 비트를 포함하는 신호가 생성된다. 이들 비트 중에서, n 개의 최하위 비트(LSB)는 피드백 회로(320)를 포함하는 피드백 루프로 향한다. 다양한 실시예에서, 비트(n)의 수는 1, 2, 3, 4 또는 그 이상이다. 나머지 m 비트는 절단기(220)의 출력으로서 제공된다. 피드백 회로(320)는 n 비트에 의해 표현되는 값의 부호를 변경하도록 구성된다. 이 부호의 변화는 n 비트에 의해 표현된 값에 -1를 곱한 것과 동등하다. 수신된 신호와 결합기(210) 내의 최하위 비트의 반전을 결합함으로써, 이들 비트는 수신된 신호로부터 제거된다.
도 4는 절단기(220)의 다른 실시예를 나타낸다. 이들 실시예는, 최하위 비트가 먼저 제1 피드백 회로(320)를 사용하여 -1과 승산되고 제1 결합기(210E)에서 최하위 비트 중의 2 이상의 비트와 결합되는 2차 절단을 포함한다. 결합기(210E)는 또한 증폭기(410)를 통과한 최하위 비트의 카피를 수신하도록 구성된다. 임의의 실시예에서, 증폭기(410)는 대략 2의 이득을 갖는다. 결합기(210)는 여기에 기재된 다른 결합기(210)와 유사한 방식으로 동작하도록 구성된다. 결합기(210E)의 출력은 다음에 제2 피드백 회로(320)를 이용하여 -1과 승산된다. 제2 피드백 회로(320)의 출력은 결합기(210D)로의 피드백 신호로서 제공된다.
도 5는 본 발명의 다양한 실시예에 따른 방법을 나타낸다. 신호 수신 단계(505)에서, 입력(205)에서 신호를 수신한다. 이 신호는 디지털일 수 있다. 신호 결합 단계(510)에서, 결합기(210A)는 신호 수신 단계(505)에서 수신된 신호와 피드백 발생기(235)를 이용하여 발생된 피드백을 결합하는데 사용된다. 다른 곳에 기재된 바와 같이, 이 결합은 일반적으로 수신된 신호의 오버샘플링을 초래하는 주파수에서 수행된다. 예를 들어, 임의의 실시예에서, 결합기(210A)는 나이퀴스트(Nyquist) 주파수의 4배에서 수신된 신호를 샘플링하도록 구성된다.
적분 단계(515)에서, 적분기(215A)는 결합기(210A)의 출력을 적분하여 멀티비트 출력을 생성하는데 사용된다. 적분기(215A)의 출력은 일반적으로 적분기(215A)의 입력보다 많은 수의 비트를 포함한다. 적분기(215A)(및 215B 및 215C)에 의해 수행되는 적분은 입력에서 수신된 신호가 피드백 루프를 통해 적분된 출력에 의존하다는 점에서 반복된다.
절단 단계(520)에서, 하나 이상의 최하위 비트는 절단기(220A)를 이용하여 적분기(215A)의 멀티비트 출력으로부터 제거된다. 이 프로세스는 선택적으로 절단기(220A) 내의 결합기로의 피드백 루프 내의 하나 이상의 최하위 비트를 이용하는 것을 포함한다. 이 피드백은 절단 프로세스와 관련된 잡음을 감소시킨다.
신호 결합 단계(525)에서, 절단기(220A)의 출력은 결합기(210)를 사용하여 피드백 신호와 결합된다. 신호 결합 단계(525)는 신호 결합 단계(510)와 유사한 방식으로 수행된다.
적분 단계(530)에서, 결합기(210B)의 출력은 적분기(215B)를 이용하여 적분되어 멀티비트 출력을 생성한다. 적분 단계(530)는 적분 단계(515)와 유사한 방식으로 수행된다. 적분기(215B)의 출력은 적분기(215A)의 출력보다 적거나, 동일하거나 더 많은 비트를 포함할 수 있다.
절단 단계(535)에서, 하나 이상의 최하위 비트는 절단기(220B)를 이용하여 적분기(215B)의 멀티비트 출력으로부터 제거된다. 이 프로세스는 선택적으로 절단기(220B) 내의 결합기로의 피드백 루프 내의 하나 이상의 최하위 비트를 이용하는 것을 포함한다. 임의의 실시예에서, 절단 단계(520)에 비하여 절단 단계(535)에서 더 많은 수의 비트가 제거된다. 예를 들어, 2개의 비트가 절단 단계(520)에서 절단될 수 있는 반면에, 4개의 비트가 절단 단계(535)에서 제거될 수 있다.
신호 결합 단계(540)에서, 절단기(220B)의 출력은 결합기(210C)를 이용하여 피드백 신호와 결합된다. 신호 결합 단계(540)는 결합 단계(525)와 유사한 방식으로 수행된다.
적분 단계(545)에서, 결합기(210C)의 출력은 적분기(215C)를 이용하여 적분된다. 적분 단계(545)는 적분 단계(530)와 유사한 방식으로 수행된다. 단계(535, 540 및 545)는 도 2에 도시된 더 작은 시그마 델타 스테이지를 포함하는 시스템에서 선택적이다. 예를 들어, 실시예는 결합기(210B), 적분기(215B) 및 절단기(220B)를 포함하지 않을 수 있다. 이들 실시예에서, 절단기(220A)의 출력은 결합기(210)에 의해 수신된다. 마찬가지로, 단계(535, 540 및 545)의 추가 발생이 추가의 시그마 델타 스테이지를 포함하는 시스템에서 수행될 수 있다.
양자화 단계(550)에서, 적분기(215C)의 출력은 양자화기(225)를 이용하여 양자화된다. 양자화기의 출력은 선택적으로 1 비트이다. 피드백 단계(555)에서, 양자화기(225)의 출력은 피드백 발생기(235)를 사용하여 피드백 신호(들)를 생성하는데 사용된다. 이들 피드백 신호는 결합기(210A), 결합기(210B) 및 결합기(210C)에 제공된다. 임의의 실시예에서, 피드백 단계(555)는 피드백 신호에 이득을 제공하는 것을 포함한다. 제공될 수 있는 이득 값의 예는 다른 곳에서 언급되었다. 피드백 단계(555)에서 생성된 패드백은 적분 및/또는 결합 단계에 의해 도입된 잡음을 감소시키도록 구성된다.
도 6은 본 발명의 다양한 실시예에 따라 2개의 가산기 (신호) 입력을 각각 갖는 결합기(210D, 210C, 210F)를 포함하는 회로를 나타낸다. 임의의 실시예에서, 이 회로는 도 2에 도시된 회로의 부분집합이다. 인버터(610)와 결합한 결합기(210F)는 표 1에 도시된 전달 함수를 달성하도록 구성된 특수 가산기를 포함한다. 이 회로에서, n+m 비트를 포함하는 입력은 적분기(215B)로부터 수신된다. 이 입력은 n 및 m 비트로 분할된다. 최하위 비트(n)는 절단기(220B) 내의 결합기(210D)의 2 입력 실시예로 향한다. 이 결합기의 캐리(carry) 비트는 절단기(220B)의 출력으로서 제공된다. m개의 최상위 비트는 2-입력 특수 가산기에 제공된다. 특수 가산기의 출력 및 캐리 비트는 결합기(210C)에서 결합된다. 유사한 회로가 본 발명의 실시예에서 사용될 수 있다. 일반적으로, n의 값은 1이다.
몇 개의 실시예가 특별히 기재되고 설명되었다. 그러나, 다양한 변형 및 변경이 사상 및 의도된 범위를 벗어나지 않고 첨부된 청구범위 내에 있고 상술한 사상에 의해 커버된다. 예를 들어, 개시된 시그마 델타 변조기는 전력 증폭기에 포함될 수 있다. 임의의 실시예에서, 출력(230)에서 제공되는 신호는 안테나에 제공되고 양자화기(225)는 이 안테나의 임피던스를 매칭하도록 구성된다.
여기에 기재된 실시예는 본 발명을 설명하기 위한 것이다. 본 발명의 이들 실시예는 도면을 참조하여 설명함에 따라, 기재된 방법 및/또는 특정 구조의 다양한 변형 또는 적응은 당업자에게 자명한 것이다. 본 발명의 사상에 의존하고 기술을 발전시키는 변형, 적응 또는 변경은 본 발명의 사상과 범위 내에 있는 것으로 간주된다. 그러므로, 본 발명은 기재된 실시예에 한정되지 않는 것으로 이해되므로, 이들 설명과 도면은 제한적인 의미로 간주되어서는 안된다.

Claims (26)

  1. 시그마 델타 변조기 회로로서,
    적어도 제1 결합기 및 제1 적분기를 포함하는 제1 변조 스테이지 - 상기 제1 결합기는 입력 신호 및 제1 피드백 신호를 결합하도록 구성되고, 상기 제1 적분기는 상기 제1 결합기의 출력을 적분하여 제1 멀티비트 출력을 생성하도록 구성됨 -;
    상기 제1 멀티비트 출력을 수신하고 상기 제1 멀티비트 출력으로부터 최하위 비트를 절단(truncate)하도록 구성된 제1 절단 스테이지;
    적어도 제2 결합기 및 제2 적분기를 포함하는 제2 변조 스테이지 - 상기 제2 결합기는 상기 제1 변조 스테이지의 절단 출력과 제2 피드백 신호를 결합하도록 구성되고, 상기 제2 적분기는 상기 제2 결합기의 출력을 적분하여 제2 멀티비트 출력을 생성하도록 구성됨 -; 및
    상기 제1 피드백 신호 및 제2 피드백 신호를 생성하도록 구성된 피드백 발생기
    를 포함하는 시그마 델타 변조기 회로.
  2. 제1항에 있어서, 상기 제1 결합기는 상기 입력 신호를 샘플링하도록 구성되고, 상기 입력 신호는 적어도 4 GHz의 주파수인 시그마 델타 변조기 회로.
  3. 제1항 또는 제2항에 있어서, 상기 제1 절단 스테이지는 상기 제1 멀티비트 출력으로부터 2개의 비트를 절단하도록 구성되는 시그마 델타 변조기 회로.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 제1 절단 스테이지는 2차 절단 스테이지인 시그마 델타 변조기 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 절단 스테이지는 상기 최하위 비트를 이용하여 피드백을 생성하도록 구성된 피드백 루프를 포함하는 시그마 델타 변조기 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 피드백 신호는 상기 제2 피드백 신호와 다른 시그마 델타 변조기 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 피드백 신호는 대안적으로 상기 입력 신호의 상이한 비트들과 결합되는 시그마 델타 변조기 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 변조 스테이지를 사용하여 생성된 신호를 양자화하도록 구성되는 양자화기를 더 포함하는 시그마 델타 변조기 회로.
  9. 제8항에 있어서, 상기 피드백 발생기는 상기 양자화기의 출력을 이용하여 상기 피드백 신호를 생성하도록 구성되는 시그마 델타 변조기 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 피드백 발생기는 상기 제1 변조 스테이지, 상기 양자화기 및 상기 피드백 발생기를 포함하는 피드백 루프에서 대략 1.6의 이득을 야기하도록 구성되는 시그마 델타 변조기 회로.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 피드백 발생기는 상기 제1 변조 스테이지를 포함하는 피드백 루프에서 1 및 2 사이의 이득을 생성하도록 구성되는 시그마 델타 변조기 회로.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 결합기 및 상기 제1 절단 스테이지는 2 신호 입력만을 각각 갖는 가산기들을 포함하는 시그마 델타 변조기 회로.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제2 변조 스테이지 및 상기 양자화기 사이에 배치되고 적어도 제3 결합기 및 제3 적분기를 포함하는 제3 변조 스테이지 - 상기 제3 결합기는 상기 제2 변조 스테이지로부터 수신된 신호 및 상기 피드백 발생기로부터의 제3 피드백 신호를 결합하도록 구성되고, 상기 제3 적분기는 상기 제1 결합기의 출력을 적분하여 제3 멀티비트 출력을 생성하도록 구성됨 -; 및
    상기 제3 멀티비트 출력을 수신하고, 상기 제3 멀티비트 출력으로부터 최하위 비트를 절단하고, 상기 절단된 제3 멀티비트 출력을 상기 양자화기에 제공하도록 구성된 제2 절단 스테이지
    를 더 포함하는 시그마 델타 변조기 회로.
  14. 제13항에 있어서, 상기 제2 절단 스테이지는 상기 제3 멀티비트 출력으로부터 2보다 많은 비트를 절단하도록 구성되는 시그마 델타 변조기 회로.
  15. 제13항 또는 제14항에 있어서, 상기 제3 적분기는 제1 적분기가 동작하는 주파수의 2배 이하의 주파수에서 동작하도록 구성되는 시그마 델타 변조기 회로.
  16. 전력 증폭기로서,
    입력 신호를 수신하고 멀티비트 출력을 생성하도록 구성되는 제1 시그마 델타 변조기 스테이지;
    상기 제1 시그마 델타 변조기 스테이지를 사용하여 생성된 입력 신호를 수신하도록 구성되는 제2 시그마 델타 변조기 스테이지;
    상기 제1 시그마 델타 변조기 스테이지 및 상기 제2 시그마 델타 변조기 스테이지 사이에 배치되고, 상기 멀티비트 출력을 수신하고, 상기 제2 시그마 델타 변조기에 절단된 멀티비트 출력을 제공하기 전에 상기 멀티비트 출력의 최하위 비트 중의 적어도 하나를 절단하도록 구성되는 제1 절단 스테이지; 및
    상기 양자화기의 출력 및 상기 제1 시그마 델타 변조기 스테이지 사이의 피드백 루프에 이득을 제공하도록 구성되는 피드백 발생기
    를 포함하는 전력 증폭기.
  17. 제16항에 있어서, 상기 이득은 상기 절단 스테이지에 의해 수행된 절단을 보상하여 회로가 안정 상태에서 동작하도록 구성되는 전력 증폭기.
  18. 제16항 또는 제17항에 있어서, 상기 이득은 대략 1.6인 전력 증폭기.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 제3 시그마 델타 변조기 스테이지 및 제2 절단 스테이지를 더 포함하고, 상기 제2 절단 스테이지는 상기 제2 시그마 델타 변조기 스테이지 및 상기 제3 시그마 델타 변조기 스테이지 사이에 배치되고 상기 제2 시그마 델타 변조기 스테이지의 출력의 최하위 비트 중의 적어도 하나를 절단하도록 구성되는 전력 증폭기.
  20. 제19항에 있어서, 상기 제2 절단 스테이지는 상기 제1 절단 스테이지보다 더 많은 수의 비트를 절단하도록 구성되는 전력 증폭기.
  21. 제16항 내지 제19항 중 어느 한 항에 있어서, 상기 제1 시그마 델타 변조기는 하나보다 많은 비트를 포함하는 병렬 디지털 신호를 수신하도록 구성되는 전력 증폭기.
  22. 제16항 내지 제20항 중 어느 한 항에 있어서, 상기 제1 시그마 델타 변조기 및 상기 제2 시그마 델타 변조기를 이용하여 생성된 신호를 양자화하도록 구성되는 양자화기를 더 포함하는 전력 증폭기.
  23. 제16항 내지 제22항 중 어느 한 항에 있어서, 상기 회로는 전력 증폭기로서 동작하도록 구성되는 전력 증폭기.
  24. 제23항에 있어서, 안테나에 상기 전력 증폭기를 결합시키도록 구성되는 아날로그 필터를 더 포함하는 전력 증폭기.
  25. 신호를 수신하는 단계;
    상기 수신된 신호를 제1 피드백 신호와 결합하여 제1 결합 신호를 생성하는 단계;
    상기 제1 결합 신호를 적분하여 제1 멀티비트 출력을 생성하는 단계;
    상기 제1 멀티비트 출력을 절단하는 단계;
    상기 절단된 제1 멀티비트 출력을 제2 피드백 신호와 결합하여 제2 결합 신호를 생성하는 단계;
    상기 제2 결합 신호를 적분하여 제2 멀티비트 출력을 생성하는 단계;
    상기 제2 멀티비트 출력, 또는 상기 제2 멀티비트 출력을 이용하여 생성된 출력을 양자화하여 양자화 신호를 생성하는 단계; 및
    상기 양자화 신호를 이용하여 상기 제1 피드백 신호 및 상기 제2 피드백 신호를 생성하는 단계
    를 포함하는 방법.
  26. 제25항에 있어서,
    상기 제2 멀티비트 출력을 절단하는 단계;
    상기 절단된 제2 멀티비트 출력을 제3 피드백 신호와 결합하여 제3 결합 신호를 생성하는 단계; 및
    상기 제3 결합 신호를 적분하는 단계
    를 더 포함하는 방법.
KR1020117025124A 2009-03-25 2010-03-19 절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션 KR101635818B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16318209P 2009-03-25 2009-03-25
US12/410,964 US7808415B1 (en) 2009-03-25 2009-03-25 Sigma-delta modulator including truncation and applications thereof
US61/163,182 2009-03-25
US12/410,964 2009-03-25

Publications (2)

Publication Number Publication Date
KR20120001782A true KR20120001782A (ko) 2012-01-04
KR101635818B1 KR101635818B1 (ko) 2016-07-04

Family

ID=42781413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025124A KR101635818B1 (ko) 2009-03-25 2010-03-19 절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션

Country Status (7)

Country Link
US (2) US7808415B1 (ko)
EP (1) EP2412098A4 (ko)
JP (2) JP5345242B2 (ko)
KR (1) KR101635818B1 (ko)
CN (1) CN102365824B (ko)
TW (1) TWI359572B (ko)
WO (1) WO2010111128A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034194B1 (ko) 2019-05-07 2019-10-18 아람휴비스 주식회사 다기능을 갖는 맞춤 화장품용 자동 추출 호모 믹서기
KR102201029B1 (ko) 2020-05-14 2021-01-12 아람휴비스 주식회사 가정용 화장품 제조기
KR102340816B1 (ko) 2021-06-29 2021-12-17 아람휴비스 주식회사 가정용 화장품 제조기
KR102494940B1 (ko) 2022-08-12 2023-02-08 아람휴비스 주식회사 개인별 맞춤 두피 화장품 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291973A1 (en) * 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
WO2007042850A1 (en) 2005-10-12 2007-04-19 Acco Insulated gate field-effet transistor having a dummy gate
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US8344921B2 (en) * 2010-11-04 2013-01-01 Mediatek Inc. Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
US20130332372A1 (en) * 2012-06-06 2013-12-12 Ryan Slifer Marshall Real estate systems and methods for providing lead notifications based on aggregate information
JP5700702B2 (ja) * 2012-07-18 2015-04-15 旭化成エレクトロニクス株式会社 デルタシグマ変調器
CN104485933A (zh) * 2014-11-19 2015-04-01 中国科学院微电子研究所 用于开关电源数字控制器的数字脉冲宽度调制装置
CN107395206B (zh) * 2017-07-26 2020-05-12 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
US10944352B2 (en) 2018-03-19 2021-03-09 Tula eTechnology, Inc. Boosted converter for pulsed electric machine control
US11623529B2 (en) 2018-03-19 2023-04-11 Tula eTechnology, Inc. Pulse modulated control with field weakening for improved motor efficiency
EP3852265A1 (en) * 2018-03-19 2021-07-21 Tula Technology, Inc. Pulsed electric machine control
US11628730B2 (en) 2021-01-26 2023-04-18 Tula eTechnology, Inc. Pulsed electric machine control
EP4308405A4 (en) 2021-03-15 2024-07-10 TULA eTechnology, Inc. METHOD FOR OPTIMIZING WAVEFORMS FOR ELECTRIC MOTORS
WO2022265986A1 (en) 2021-06-14 2022-12-22 Tula eTechnology, Inc. Electric machines with efficient torque transitions
US11973447B2 (en) 2021-06-28 2024-04-30 Tula eTechnology, Inc. Selective phase control of an electric machine
US11557996B1 (en) 2021-07-08 2023-01-17 Tula eTechnology, Inc. Methods of reducing vibrations for electric motors
US11345241B1 (en) 2021-08-12 2022-05-31 Tula eTechnology, Inc. Method of optimizing system efficiency for battery powered electric motors
WO2023038760A1 (en) 2021-09-08 2023-03-16 Tula eTechnology, Inc. Electric machine torque adjustment based on waveform integer multiples
US11637466B1 (en) 2021-10-18 2023-04-25 Tula Etechnology Inc. Mechanical and electromechanical arrangements for field-weakening of an electric machine that utilizes permanent magnets
US11888424B1 (en) 2022-07-18 2024-01-30 Tula eTechnology, Inc. Methods for improving rate of rise of torque in electric machines with stator current biasing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167452A (ja) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> ディジタル／アナログ変換用ノイズシェーピング方法及び回路

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255714A (en) * 1979-02-21 1981-03-10 Rca Corporation GaAs Dual-gate FET frequency discriminator
DE3021012C2 (de) * 1980-06-03 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4841466A (en) * 1987-08-24 1989-06-20 Rca Licensing Corporation Bit-serial integrator circuitry
US5061903A (en) * 1990-02-27 1991-10-29 Grumman Aerospace Corporation High voltage modified cascode circuit
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
US5329282A (en) * 1992-03-02 1994-07-12 Motorola, Inc. Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
EP0609009A3 (en) 1993-01-28 1994-11-02 Nat Semiconductor Corp Double gate JFET circuit for controlling threshold voltages.
JP3396512B2 (ja) * 1993-08-31 2003-04-14 パイオニア株式会社 ディザ生成装置
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5677927A (en) * 1994-09-20 1997-10-14 Pulson Communications Corporation Ultrawide-band communication system and method
US5684080A (en) 1995-11-15 1997-11-04 Shell Oil Company Aqueous polymer emulsion
JPH09266447A (ja) * 1996-03-28 1997-10-07 Sony Corp 語長変換装置及びデータ処理装置
US6088484A (en) * 1996-11-08 2000-07-11 Hughes Electronics Corporation Downloading of personalization layers for symbolically compressed objects
US6091295A (en) * 1997-06-27 2000-07-18 The Whitaker Corporation Predistortion to improve linearity of an amplifier
US5969582A (en) * 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US5898198A (en) * 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion
GB2336485B (en) 1998-04-14 2002-12-11 Roke Manor Research Monopulse generator
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
KR100296146B1 (ko) * 1998-05-23 2001-08-07 오길록 소신호선형화장치
KR20010106398A (ko) * 1998-07-08 2001-11-29 가나이 쓰토무 고주파 전력 증폭기 모듈
JP3323460B2 (ja) * 1998-08-25 2002-09-09 松下電器産業株式会社 ディジタル・アナログ変換装置
US6061555A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
DE59902373D1 (de) * 1998-11-20 2002-09-19 Infineon Technologies Ag Schaltungsanordnung zur quantisierung digitaler signale und filterung des quantisierungsrauschens
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000224047A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd ディジタル信号処理回路
JP2000307429A (ja) * 1999-04-19 2000-11-02 Denso Corp オーバサンプリングｄ／ａ変換器、オーバサンプリングａ／ｄ変換器、及びスイッチトキャパシタ積分器
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
US6584205B1 (en) * 1999-08-26 2003-06-24 American Technology Corporation Modulator processing for a parametric speaker system
AU1922100A (en) 1999-11-29 2001-06-04 Multispectral Solutions, Inc. Ultra-wideband data transmission system
US6300835B1 (en) * 1999-12-10 2001-10-09 Motorola, Inc. Power amplifier core
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
CA2423028A1 (en) * 2000-09-21 2002-03-28 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
WO2002056477A2 (en) * 2001-01-12 2002-07-18 Broadcom Corp Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
US20030227320A1 (en) * 2002-06-05 2003-12-11 Intel Corporation Buffer, buffer operation and method of manufacture
AU2003254900A1 (en) * 2002-08-20 2004-03-11 Matsushita Electric Industrial Co., Ltd. Bit reduction device
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
JP2005295494A (ja) * 2003-12-25 2005-10-20 Matsushita Electric Ind Co Ltd 直流オフセットキャンセル回路
JP4868433B2 (ja) * 2004-02-09 2012-02-01 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償装置および歪み補償機能付き電力増幅装置
EP1743429A1 (en) * 2004-04-09 2007-01-17 Audioasics A/S Sigma delta modulator
JP2006013753A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路
US7312481B2 (en) * 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
US20080291973A1 (en) 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
JP4613311B2 (ja) * 2005-02-10 2011-01-19 国立大学法人静岡大学 ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US7253758B2 (en) * 2005-07-20 2007-08-07 Industrial Technology Research Institute Third order sigma-delta modulator
US7176819B1 (en) * 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
WO2007042850A1 (en) 2005-10-12 2007-04-19 Acco Insulated gate field-effet transistor having a dummy gate
JP2009534874A (ja) * 2006-01-11 2009-09-24 クゥアルコム・インコーポレイテッド オフセットを用いるシグマ−デルタ変調
KR20070079724A (ko) * 2006-02-03 2007-08-08 고상원 전력 증폭기의 선형화를 위한 전치 보정회로
US7554397B2 (en) * 2006-05-22 2009-06-30 Theta Microelectronics, Inc. Highly linear low-noise amplifiers
US7894772B2 (en) * 2006-08-04 2011-02-22 Axiom Microdevices, Inc. Low distortion radio frequency (RF) limiter
CN101145813A (zh) * 2006-09-29 2008-03-19 中兴通讯股份有限公司 一种反馈式的数字自动增益控制的装置及其方法
US7636056B2 (en) * 2007-05-22 2009-12-22 Panasonic Corporation Delta sigma modulator operating with different power source voltages
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US7679448B1 (en) * 2007-08-30 2010-03-16 Pmc-Sierra, Inc. Continuous wave based bias method and apparatus for minimizing MOS transistor distortion
US7522079B1 (en) * 2007-09-06 2009-04-21 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
JP4823244B2 (ja) * 2008-01-31 2011-11-24 日本電信電話株式会社 変換器
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US7710300B2 (en) * 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167452A (ja) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> ディジタル／アナログ変換用ノイズシェーピング方法及び回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034194B1 (ko) 2019-05-07 2019-10-18 아람휴비스 주식회사 다기능을 갖는 맞춤 화장품용 자동 추출 호모 믹서기
KR102201029B1 (ko) 2020-05-14 2021-01-12 아람휴비스 주식회사 가정용 화장품 제조기
KR102340816B1 (ko) 2021-06-29 2021-12-17 아람휴비스 주식회사 가정용 화장품 제조기
KR102494940B1 (ko) 2022-08-12 2023-02-08 아람휴비스 주식회사 개인별 맞춤 두피 화장품 제조 방법

Also Published As

Publication number Publication date
TW201130232A (en) 2011-09-01
US7969341B2 (en) 2011-06-28
WO2010111128A1 (en) 2010-09-30
JP5345242B2 (ja) 2013-11-20
TWI359572B (en) 2012-03-01
CN102365824B (zh) 2015-07-29
EP2412098A1 (en) 2012-02-01
JP2014033449A (ja) 2014-02-20
US7808415B1 (en) 2010-10-05
CN102365824A (zh) 2012-02-29
EP2412098A4 (en) 2013-01-23
KR101635818B1 (ko) 2016-07-04
JP5496399B2 (ja) 2014-05-21
JP2012521727A (ja) 2012-09-13
US20100245144A1 (en) 2010-09-30
US20100321222A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
KR101635818B1 (ko) 절단을 포함하는 시그마 델타 변조기 및 그 애플리케이션
EP2351228B1 (en) Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
EP0660532B1 (en) Device and method for digitally shaping the quantization noise of an n-bit digital signal, such as for digital-to-analog conversion
FI80548B (fi) Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.
CN102163975B (zh) 高解析度三角积分数字至模拟转换器及其操作方法
US20090009371A1 (en) Method and apparatus for a/d conversion
US6958717B1 (en) Method and apparatus for interconnecting analog and digital sections of A/D and D/A converters
US6734814B2 (en) Modulator
JP2002076898A (ja) ノイズシェーパ
JP4058174B2 (ja) 信号処理装置
JP4058175B2 (ja) 音声信号処理装置
US6604009B2 (en) Signal processors
JP4058179B2 (ja) 信号処理装置
US10861433B1 (en) Quantizer
KR20060051318A (ko) 디지털 신호처리장치 및 디지털 신호처리방법
JP2004274606A (ja) モジュレータ
JP3226660B2 (ja) ディジタルδς変調器
EP0845868B1 (en) Signal processors
JPH0613906A (ja) Σ−δ変調器
JP3799146B2 (ja) １ビット信号処理装置
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JP2000353960A (ja) Ｄ／ａ変換装置
Fitzgibbon et al. Hardware reduction in delta-sigma digital-to-analog converters via bus-splitting
JPH10327077A (ja) １ビット信号処理装置及びデルタ−シグマ変調装置
JP2000078022A (ja) デルタシグマ変調装置及び方法、並びにディジタル信号処理装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20111024

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150113

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151105

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160422

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160629

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200409