JP2000078022A - デルタシグマ変調装置及び方法、並びにディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 局部帰還ループを用いた従来のΔΣ変調装置
では、局部帰還ループ内の演算処理によってデータの語
長が拡張し、またループによってこの語長は無限に拡大
する。このため、有限語長のアキュムレータでこの処理
を行う場合、桁落ちによるデータの切り捨てが生じてし
まう。 【解決手段】 局部帰還ループ部４４の局部帰還減衰器
３８は、３番目の積分器３３からの積分出力を減衰し、
ノイズシェーパ３９に供給する。ノイズシェーパ３９
は、加算器４０とシフト演算器４１と加算器４２とマル
チビット量子化器４３とを備えてなり、局部帰還減衰器
３８からの減衰出力をデータ語長の切り捨てを発生する
ことなく再量子化する。具体的には、再量子化誤差を可
聴帯域外へシフトする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数ビットのディ
ジタル信号にデルタシグマ（ΔΣ）変調処理を施して１
ビットディジタル信号を得るデルタシグマ変調装置及び
方法、並びにディジタル信号処理装置に関する。

【０００２】

【従来の技術】ΔΣ変調された高速１ビット・オーディ
オ信号は、従来のデジタルオーディオに使われてきたデ
ータのフォーマット（例えばサンプリング周波数44.1kH
z、データ語長１６ビット）に比べて、非常に高いサン
プリング周波数と短いデータ語長（例えばサンプリング
周波数が44.1kHzの６４倍でデータ語長が１ビット）と
いった形をしており、広い伝送可能周波数帯域を特長に
している。また、ΔΣ変調により１ビット信号であって
も、６４倍というオーバーサンプリング周波数に対して
低域であるオーディオ帯域において、高いダイナミック
レンジをも確保できる。この特徴を生かして高音質のレ
コーダーやデータ伝送に応用することができる。

【０００３】ΔΣ変調回路自体はとりわけ新しい技術で
はなく、回路構成がＩＣ化に適していて、また比較的簡
単にＡＤ変換の精度を得ることができることから従来か
らＡＤコンバータの内部などではよく用いられている回
路である。

【０００４】ΔΣ変調された信号は、簡単なアナログロ
ーパスフィルターを通すことによって、アナログオーデ
ィオ信号に戻すことができる。

【０００５】ところで、ΔΣ変調された１ビット信号に
何らかの信号処理を行った場合、処理過程で信号のビッ
ト長が拡張されるために、このビット拡張された信号を
ΔΣ変調器によって再び１ビットに再量子化する必要が
ある。

【０００６】ここで再量子化を行うΔΣ変調器として
は、可聴帯域での量子化ノイズレベルを抑えた特性を得
るために、一般的に局部帰還ループを持つΔΣ変調器が
よく用いられる。

【０００７】

【発明が解決しようとする課題】しかし、局部帰還ルー
プを用いた場合、同ループ内の演算処理によってデータ
の語長が拡張し、またループによってこの語長は無限に
拡大する。このため、有限語長のアキュムレータでこの
処理を行う場合、桁落ちによるデータの切り捨てが生じ
てしまう。

【０００８】本発明は、上記実情に鑑みてなされたもの
であり、局部帰還ループでのデータの切り捨てによって
生じる信号劣化を抑えながらも複数ｍビットのディジタ
ル信号を１ビットディジタル信号に変調するデルタシグ
マ変調装置及び方法、並びにディジタル信号処理装置の
提供を目的とする。

【０００９】

【課題を解決するための手段】本発明に係るデルタシグ
マ変調装置は、上記課題を解決するために、複数ｍビッ
トのディジタル信号を１ビットディジタル信号に変調す
るデルタシグマ変調装置において、複数ｎ個の積分手段
と、上記複数ｎ個の積分手段の出力を減衰してから再量
子化して前の積分手段の入力に帰還する局部帰還ループ
手段とを備える。

【００１０】ここで、上記局部帰還ループ手段は、複数
ｎ個の積分手段の内の２番目以降の積分手段の出力を前
段の積分手段に帰還する。また、上記局部帰還ループ手
段は、局部減衰手段とノイズシェーピング手段とを備え
る。

【００１１】さらに、本発明に係るデルタシグマ変調装
置は、上記複数ｎ個の積分手段と、上記局部帰還ループ
手段の他に、上記複数ｎ個の各積分手段の前で、各積分
手段にｍビットのディジタル信号を入力する演算手段
と、上記複数ｎ個の積分手段の１番目から（ｎ−１）番
目の各積分手段の後ろにそれぞれ接続される（ｎ−１）
個の減衰手段と、上記ｎ個の積分手段の内のｎ番目の積
分手段に接続される１ビット量子化手段と、上記１ビッ
ト量子化手段からの１ビットディジタル信号のビット長
をｍビットに変換し、上記各積分手段の入力となるよう
に上記演算手段に供給するビット長変換手段とを備え
る。

【００１２】また、本発明に係るデルタシグマ変調方法
は、上記課題を解決するために、複数ｍビットのディジ
タル信号を１ビットディジタル信号に変調するためのデ
ルタシグマ変調方法において、複数ｎ個の積分器の出力
を減衰してから再量子化して前の積分器の入力に帰還す
る局部帰還ループ処理を行う。

【００１３】したがって、上記デルタシグマ変調装置及
び方法によれば、局部帰還ループの一巡によって生じる
データ長の拡張分を、ループ内にノイズシェーパーを用
いて再量子化することにより、一切データの切り捨て過
程の存在しないΔΣ変調処理を実現する。

【００１４】また、本発明に係るディジタル信号処理装
置は、上記課題を解決するために、デルタシグマ変調に
より得られた１ビットディジタル信号に所定の演算を施
してｍビットの演算処理信号を得る演算処理手段と、こ
の演算処理手段からの演算処理信号に再デルタシグマ変
調処理を施して１ビットディジタル信号を得るデルタシ
グマ変調手段とを備え、上記デルタシグマ変調手段は複
数ｎ個の積分器の出力を減衰してから再量子化して前の
積分器の入力に帰還する局部帰還ループ処理を行う。

【００１５】このため、ΔΣ変調された１ビット信号に
対する各種高音質なディジタル信号処理が可能となる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。この実施の形態は、デ
ルタシグマ（ΔΣ）変調された高速１ビット・オーディ
オ信号に対する１ビット信号処理装置の一例である。

【００１７】図１に示すように、１ビット信号処理装置
１は、演算処理装置３とΔΣ変調装置５とを備えてい
る。演算処理装置３の内部には乗算器４が設けられてお
り、図示しない係数発生器からの所定の係数を上記１ビ
ット信号に乗算することで例えばフェード処理のような
何らかのレベル変更処理を行うことができる。このとき
１ビットのディジタル信号はｍビットにビット拡張され
る。このｍビットに拡張された信号はΔΣ変調装置５に
よって再び元の１ビット信号に再変調される。従ってこ
こで用いられるΔΣ変調装置５は、１ビット信号処理装
置１からの出力信号の音質に大きく影響を与える。

【００１８】なお、入力端子２から１ビット信号処理装
置１に供給される１ビット信号は、図２に示すΔΣ変調
器により生成されている。図２において、入力端子７か
らの入力オーディオ信号は加算器８を通じて積分器９に
供給される。この積分器９からの信号は比較器１０に供
給され、入力オーディオ信号の中点電位と比較されて１
サンプル期間ごとに１ビット量子化される。なおサンプ
ル期間の周波数（サンプリング周波数）は、従来の４８
ｋＨｚ、４４．１ｋＨｚに対して、その６４倍あるいは
１２８倍となる。この量子化データが１サンプル遅延器
１２に供給されて１サンプル期間分遅延される。この遅
延データが例えば１ビットのＤ／Ａ変換器１３でアナロ
グ信号に変換されて加算器８に供給され、入力端子７か
らの入力オーディオ信号に加算される。そして比較器１
０から量子化データが出力端子１１を介して取り出され
る。

【００１９】図３には上記ΔΣ変調装置５の第１具体例
を示す。このΔΣ変調装置５の第１具体例は３個の積分
器２３，２８及び３３を備えた３次のΔΣ変調装置であ
る。また、このΔΣ変調装置５は、３個の積分器２３，
２８及び３３の出力を減衰してから再量子化して前の積
分器の入力に帰還する局部帰還ループ部４４を備える。
特に、局部帰還ループ部４４は、３個の積分器２３，２
８及び３３の内の３番目の積分器３３の出力を２番目の
積分器２８の入力に帰還する。局部帰還ループ部４４
は、局部帰還減衰器３８と、ノイジシェーパ３９とを備
えている。

【００２０】また、このデルタシグマ変調装置５は、上
記３個の各積分器２３，２８及び３３の前で、各積分器
２３，２８及び３３にｍビットのディジタル信号を入力
する演算手段となる加算器２２，２７及び３２と、上記
３個の積分器の１番目と２番目の積分器２８及び３３の
後ろにそれぞれ接続される２個の減衰器２６及び３１
と、上記３個の積分器の内の３番目の積分器に接続され
る１ビット量子化器３６と、この１ビット量子化器３６
からの１ビットディジタル信号のビット長をｍビットに
変換し、上記各積分器２３，２８及び３３の入力となる
ように加算器２２，２７及び３２に供給するビット長変
換器３７とを備える。

【００２１】１番目の積分器２３は、入力端子２１及び
加算器２２を介して供給されたｍビットのディジタル信
号を積分する。このため、加算器２４からの加算出力を
シフト演算器２５でシフトし、加算器２４に戻す構成を
とる。

【００２２】２番目の積分器２８も同様に、加算器２９
からの加算出力をシフト演算器３０でシフトし、加算器
２９に戻す構成をとる。また、３番目の積分器３３も加
算器３４からの加算出力をシフト演算器３５でシフト
し、加算器３４に戻す構成をとる。

【００２３】３番目の積分器３３からの積分出力は１ビ
ット量子化器３６及び局部帰還ループ部４４の局部帰還
減衰器３８に供給される。１ビット量子化器３６は、上
記積分出力を１ビット量子化し、出力端子６から導出す
ると共に、ビット長変換器３７に供給する。

【００２４】ビット長変換器３７は、上記１ビット量子
化器３６からの１ビット信号をｍビットのディジタル信
号に変換し、上記各加算器２２，２７及び３２に負符号
を付して帰還する。したがって、各加算器２２，２７及
び３２は、入力端子２１又は前段の積分器２３，２８か
ら減衰器２６及び３１を介して供給されるｍビットのデ
ィジタル信号からビット長変換器３７の変換出力である
ｍビット信号を減算する。

【００２５】減衰器２６及び３１は１番目の積分器２３
及び２番目の積分器２８の積分出力を減衰し、加算器２
７及び加算器３２に供給する。

【００２６】局部帰還ループ部４４の局部帰還減衰器３
８は、３番目の積分器３３からの積分出力を減衰し、ノ
イズシェーパ３９に供給する。

【００２７】ノイズシェーパ３９は、加算器４０とシフ
ト演算器４１と加算器４２とマルチビット量子化器４３
とを備えてなり、局部帰還減衰器３８からの減衰出力を
データ語長の切り捨てを発生することなく再量子化す
る。具体的には、再量子化誤差を可聴帯域外へシフトす
る。

【００２８】このΔΣ変調装置５は、局部帰還ループ部
４４にノイズシェーパ３９を備えるので、データ語長の
切り捨て工程を発生させず、高音質な１ビットオーディ
オ信号を出力することができる。また、１ビット信号処
理装置１としても高音質の各種信号処理の実現が可能と
なる。

【００２９】以下、上記ΔΣ変調装置５の詳細な動作に
ついて説明するが、ここでは従来のΔΣ変調装置と比較
しその差を明確にしながら説明を進めていく。従来のΔ
Σ変調装置としては図４に示すΔΣ変調装置５０と、図
６に示すΔΣ変調装置５１を挙げることができる。

【００３０】図４のΔΣ変調装置５０は、図３に示した
ΔΣ変調装置５から局部帰還ループ部４４を取り除いた
構成である。すなわち、ΔΣ変調装置５から局部帰還ル
ープ部４４を除くとΔΣ変調装置５０となる。

【００３１】このΔΣ変調装置５０における、図４の
ａ，ｂ，ｃの各点での演算語長を時間経過にしたがって
図５に示す。ａ点での語長は、入力信号（ｍビットディ
ジタル信号）が１番目の積分器２３に累積するため、桁
上げ方向に語長が拡大する。なおフィードバック信号は
入力信号と同じ語長のため、フィードバック信号の累積
による語長の拡張は入力信号と同じく桁上げ方向への拡
大であり、ネガティブフィードバックによって桁上げ方
向に発散することはない。

【００３２】ｂ点での語長は、ａ点の信号に減衰器２６
によって係数Ｋ１（１＞ｋ＞０）が乗算された信号が累
積するため、桁下げ方向に語長が拡大する。同様にｃ点
では減衰器３１によって係数Ｋ２が乗算されるため、さ
らに桁下げ方向に語長が拡大する。この演算語長の拡大
したデータは、１ビット量子化器３６によって１ビット
に変換されるが、ここでの量子化誤差成分はフィードバ
ックされることにより、ノイズシェーピングされるため
に、データ語長の切り捨ては発生しない。しかし、これ
はあくまで積分器内レジスタが無限である理想状態のと
きの動作である。

【００３３】次に、図６に示したΔΣ変調装置５１は、
図３に示したΔΣ変調装置５の局部帰還ループ部４４か
らノイズシェーパ３９を取り除き、局部帰還減衰器５２
のみとした構成である。

【００３４】このΔΣ変調装置５１における、ａ，ｂ，
ｃの各点での演算語長を時間経過にしたがって図７に示
す。図７のａ，ｂ（１），ｃ（１）各点での語長は図５
の場合と同じである。ここで（ ）の数字は、各点での
時間的経過を示す。ｃ（１）点での語長は、局部帰還ル
ープ部を通ると、局部帰還減衰器５２によって係数Ｋｆ
が乗算されるために、さらに桁下げ方向に語長が拡大す
る。ｂ（２）点には、この信号がそのまま逆相帰還し、
累積するため、ｂ（１）点での語長からｂ（２）点の語
長へと拡大する。ｃ（２）点ではさらに係数Ｋ２によっ
て、桁下げ方向に語長が拡大し、その後も局部帰還ルー
プによって巡回し続けるために語長は、ｂ（３）、ｃ
（３）、ｂ（４）．．．と無限に拡大していく。

【００３５】局部帰還減衰器５２からなる局部帰還ルー
プ部を備えるΔΣ変調装置５１では、可聴帯域内での量
子化誤差成分を図８の（ｂ）に示すように、局部帰還ル
ープ部を設けないときの図８の（ａ）に示す量子化誤差
成分より低く抑えることができるため、ΔΣ変調装置と
してはこの構成のものが一般的によく用いられる。しか
しこの局部帰還ループを持つことにより、図７を用いて
説明したように、桁下げ方向に語長が拡張されていく。

【００３６】現実には積分器内レジスタは有限なため
に、どこかでデータ長を一定にすべく、常にデータ語長
の切り捨てが行われる。このデータ語長の切り捨てのた
めに、局部帰還ループ部を持つΔΣ変調装置５１は、こ
れまで音質の劣化を伴った。

【００３７】これに対し上記図３に示したΔΣ変調装置
５では、上述したように、局部帰還ループ部４４内にノ
イズシェーパ３９を持たせ、ループの一巡によって拡張
する語長を、順次ノイズシェーピングすることにより、
データの切り捨て過程の存在しないΔΣ変調を実現して
いる。

【００３８】図３のａ，ｂ，ｃの各点での演算語長の時
間経過を図９に示す。ａ、ｂ（１）、ｃ（１）の各点で
の語長は図７に示した場合と同じである。局部帰還ルー
プ部４４内のｄ（１）点での語長は、局部帰還減衰器３
８によって係数Ｋｆが乗算されるために、ｃ（１）より
桁下げ方向に語長が拡大する。ここで図６に示したΔΣ
変調装置５１では、この値をそのまま逆相帰還し、第２
積分器２８で累積するため、ｂ点での語長が拡張してし
まった。そこで図３のΔΣ変調装置５では帰還ループ部
一巡内に存在する第２減衰器３１及び局部帰還減衰器３
８の乗算係数Ｋ２、Ｋｆによって生じる演算語長の拡張
分を事前にノイズシェーパ３９によって再量子化処理し
た後に逆相帰還して、第２積分器２８に累積するように
している。これにより、ｂ（２）点での語長はｂ（１）
点での語長と変わらず、さらに以降の、ｂ点、ｃ点でも
桁下げ方向への語長拡張は生じず、一定の語長を保つこ
ととなる。 したがって、演算の途中過程において、デ
ータの切り捨ての生じないΔΣ変調を行うことが可能と
なり、データの切り捨てによって生じる音質への影響を
抑えたΔΣ変調が可能となる。

【００３９】以上より、図３に示すΔΣ変調装置を図１
における１ビット演算処理装置１内部のΔΣ変調装置５
として用いることにより、高音質な高速１ビット・オー
ディオ信号に対する各種信号処理が可能となる。

【００４０】なおここでは３次のΔΣ変調装置の場合の
例について示したが、さらに高次のΔΣ変調装置や、複
数局部帰還ループを持つΔΣ変調装置についても同様の
構成により実現できる。

【００４１】図１０には従来の５次のΔΣ変調装置６０
を示す。このΔΣ変調装置６０は、局部帰還減衰器７０
及び７７からなる二つの局部帰還ループ部を備え、可聴
帯域内での量子化誤差成分を図１１の（ｂ）に示すよう
に、局部帰還ループ部を設けないときの図１１の（ａ）
に示す量子化誤差成分より低く抑えることができるた
め、５次のΔΣ変調装置としては一般的によく用いられ
る。しかし二つの局部帰還ループを持つことにより、処
理過程においてデータ語長の切り捨てが発生する。

【００４２】１番目の積分器６３の後ろに接続される減
衰器６４，２番目の積分器６６の後ろに接続される減衰
器６７，３番目の積分器６９の後ろに接続される局部帰
還減衰器７０により、データ語調は桁下げ方向に拡大し
続け、さらに４番目の積分器の後ろに接続される減衰器
７４、５番目の積分器７６の後ろに接続される局部帰還
減衰器７７により、語長はさらに無限に拡大していく。
現実には積分器内レジスタは有限なために、どこかでデ
ータ長を一定にすべく、常にデータ語長の切り捨てが行
われる。このデータ語長の切り捨てのために、局部帰還
ループ部を二つ持つΔΣ変調装置６０でも音質の劣化を
伴ってしまう。

【００４３】そこで、図１２に示すように、局部帰還減
衰器７０の他に局部帰還ループ部にノイズシェーパ８１
を設け、また局部帰還減衰器７７の他に局部帰還ループ
部にノイズシェーパ８２を設けた、ΔΣ変調装置８０を
構成して用いる。

【００４４】二つのノイズシェーパ８１及び８２は、上
記図３に示したノイズシェーパ３９と同様の構成であ
る。

【００４５】したがって、このΔΣ変調装置８０によ
り、演算の途中過程において、データの切り捨ての生じ
ないΔΣ変調を行うことが可能となり、データの切り捨
てによって生じる音質への影響を抑えたΔΣ変調が可能
となる。

【００４６】また、ΔΣ変調装置８０を、図１におけ
る、１ビット演算処理装置１内部のΔΣ変調装置５とし
て用いることにより、高音質な高速１ビット・オーディ
オ信号に対する各種信号処理が可能となる。

【００４７】

【発明の効果】本発明によれば、局部帰還ループを持つ
ΔΣ変調装置において、データの切り捨て過程の存在し
ない構成を実現でき、これにより、高音質なΔΣ変調器
が実現され、ΔΣ変調された高速１ビット・オーディオ
信号に対して、高音質な各種信号処理が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態となる１ビット信号処理装
置の構成を示すブロック図である。

【図２】上記１ビット信号処理装置に入力される１ビッ
ト信号を生成するΔΣ変調器の構成を示すブロック図で
ある。

【図３】上記１ビット信号処理装置を構成するΔΣ変調
装置の具体例の構成を示すブロック図である。

【図４】従来のΔΣ変調装置の第１の具体例の構成を示
すブロック図である。

【図５】上記図４に示したΔΣ変調装置における量子化
誤差の蓄積を説明するための図である。

【図６】従来のΔΣ変調装置の第２の具体例の構成を示
すブロック図である。

【図７】上記図６に示したΔΣ変調装置における量子化
誤差の蓄積を説明するための図である。

【図８】上記図４及び図６に示したΔΣ変調装置により
発生する、量子化誤差の特性を示す図である。

【図９】上記図３に示したΔΣ変調装置における量子化
誤差の蓄積を説明するための図である。

【図１０】従来の５次のΔΣ変調装置の具体例の構成を
示すブロック図である。

【図１１】上記図１０に示したΔΣ変調装置により発生
する、量子化誤差の特性を示す図である。

【図１２】本発明で用いられる５次のΔΣ変調装置の構
成を示すブロック図である。

【符号の説明】

１ １ビット信号処理装置、３ 演算処理装置、５ Δ
Σ変調装置、２３，２８及び３３ 積分器、２６，３１
減衰器、３６ １ビット量子化器、３７ ビット長変
換器、３８ 局部帰還減衰器、３９ ノイズシェーパ、
４４ 局部帰還ループ部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数ｍビットのディジタル信号を１ビッ
   トディジタル信号に変調するデルタシグマ変調装置にお
   いて、 複数ｎ個の積分手段と、 上記複数ｎ個の積分手段の出力を減衰してから再量子化
   して前の積分手段の入力に帰還する局部帰還ループ手段
   とを備えることを特徴とするデルタシグマ変調装置。
2. 【請求項２】 上記局部帰還ループ手段は、複数ｎ個の
   積分手段の内の２番目以降の積分手段の出力を前の積分
   手段に帰還することを特徴とする請求項１記載のデルタ
   シグマ変調装置。
3. 【請求項３】 上記局部帰還ループ手段は、局部減衰手
   段とノイズシェーピング手段とを備えることを特徴とす
   る請求項１記載のデルタシグマ変調装置。
4. 【請求項４】 上記複数ｎ個の各積分手段の前で、各積
   分手段にｍビットのディジタル信号を入力する演算手段
   と、 上記複数ｎ個の積分手段の１番目から（ｎ−１）番目の
   各積分手段の後ろにそれぞれ接続される（ｎ−１）個の
   減衰手段と、 上記ｎ個の積分手段の内のｎ番目の積分手段に接続され
   る１ビット量子化手段と、 上記１ビット量子化手段からの１ビットディジタル信号
   のビット長をｍビットに変換し、上記各積分手段の入力
   となるように上記演算手段に供給するビット長変換手段
   とを備えることを特徴とする請求項１記載のデルタシグ
   マ変調装置。
5. 【請求項５】 複数ｍビットのディジタル信号を１ビッ
   トディジタル信号に変調するためのデルタシグマ変調方
   法において、 複数ｎ個の積分器の出力を減衰してから再量子化して前
   の積分器の入力に帰還する局部帰還ループ処理を行うこ
   とを特徴とするデルタシグマ変調方法。
6. 【請求項６】 上記再量子化としてノイズシェーピング
   処理を施すことを特徴とする請求項５記載のデルタシグ
   マ変調方法。
7. 【請求項７】 デルタシグマ変調により得られた１ビッ
   トディジタル信号に所定の演算を施してｍビットの演算
   処理信号を得る演算処理手段と、 この演算処理手段からの演算処理信号に再デルタシグマ
   変調処理を施して１ビットディジタル信号を得るデルタ
   シグマ変調手段とを備え、 上記デルタシグマ変調手段には複数ｎ個の積分器の出力
   を減衰してから再量子化して前の積分器の入力に帰還す
   る局部帰還ループ処理を行わせることを特徴とするディ
   ジタル信号処理装置。