KR20110126532A - 복합 압전기판의 제조방법 및 압전 디바이스 - Google Patents

복합 압전기판의 제조방법 및 압전 디바이스 Download PDF

Info

Publication number
KR20110126532A
KR20110126532A KR20110043814A KR20110043814A KR20110126532A KR 20110126532 A KR20110126532 A KR 20110126532A KR 20110043814 A KR20110043814 A KR 20110043814A KR 20110043814 A KR20110043814 A KR 20110043814A KR 20110126532 A KR20110126532 A KR 20110126532A
Authority
KR
South Korea
Prior art keywords
piezoelectric
thin film
substrate
piezoelectric thin
piezoelectric plate
Prior art date
Application number
KR20110043814A
Other languages
English (en)
Other versions
KR101251031B1 (ko
Inventor
타카시 이와모토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20110126532A publication Critical patent/KR20110126532A/ko
Application granted granted Critical
Publication of KR101251031B1 publication Critical patent/KR101251031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/092—Forming composite materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

지지기판의 구성재료의 선택성을 높여 압전 디바이스를 제조한다.
압전기판(1)에 이온을 주입하여 이온주입부분(2)을 형성한다. 다음으로 압전기판(1)의 이온주입측의 면에, 피에칭층(3) 및 임시 기판(4)으로 이루어지는 임시 지지기판을 형성한다. 다음으로 임시 지지기판을 형성한 압전기판(1)을 가열하여, 이온주입부분(2)을 분리면으로 해서 압전기판(1)으로부터 압전박막(11)을 분리한다. 다음으로 압전기판(1)으로부터 분리한 압전박막(11)에, 유전체막(12) 및 베이스 기판(13)으로 이루어지는 지지기판을 형성한다. 여기서 임시 지지기판은 압전박막(11)과의 계면에 작용하는 열응력이 지지기판보다 작은 구성재료로 구성되어 있다.

Description

복합 압전기판의 제조방법 및 압전 디바이스{METHOD FOR MANUFACTURING COMPOSITE PIEZOELECTRIC SUBSTRATE AND PIEZOELECTRIC DEVICE}
이 발명은 압전체의 박막(압전박막)을 구비하는 복합 압전기판의 제조방법, 및 복합 압전기판으로 구성되는 압전 디바이스에 관한 것이며, 특히 압전박막에 열처리를 실시하는 복합 압전기판의 제조방법 및 압전 디바이스에 관한 것이다.
현재, 압전박막을 이용하는 다양한 압전 디바이스가 개발되고 있다.
압전 디바이스는 압전박막을 지지기판에 의해 지지한 복합 압전기판으로서 구성된다(예를 들면 특허문헌 1 참조).
특허문헌 1에는 지지기판의 구성재료로서 사파이어, 실리콘, 갈륨 비소 등을 이용할 수 있고, 압전박막으로서 석영, LT(탄탈산리튬), LN(니오브산리튬) 등의 압전체의 박막을 이용할 수 있다는 것이 개시되어 있다. 또한 복합 압전기판의 제조방법으로서, 이온주입을 행하여 압전기판으로부터 압전박막을 분리 형성하는 방법이 개시되어 있다.
이온주입을 행하여 압전기판으로부터 압전박막을 분리 형성하는 방법의 공정 플로우에서는 접합 가능한 두께로 이루어지는 압전기판의 한쪽 주면(主面)에 수소 이온 등이 주입된다. 이로 인해, 압전기판의 내부에 이온의 분포가 집중되는 이온주입층이 형성된다. 다음으로 이온주입을 행한 압전기판 한쪽 주면에, 활성화 접합이나 친화성 접합 등을 이용해서 지지기판이 접합된다. 그 후, 압전기판이 가열되어 이온주입층을 분리면으로 해서 압전기판으로부터 압전박막이 분리된다.
이러한 이온주입층을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법을 이용함으로써, 매우 얇은 압전박막을 지지기판으로 지지한 복합 압전기판이 얻어지는데, 압전박막의 내부에는 주입 이온이 잔류하고 이로 인해 압전성이 열화(劣化)된다. 그 때문에, 압전박막의 분리온도 이상의 고온으로 압전박막을 장시간 가열함으로써 잔류 이온을 압전박막으로부터 빼내 압전성을 회복시키는 처리가 실시되는 경우가 있다.
일본국 공표특허공보 2002-534886호
이온주입층을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의한 복합 압전기판의 제조방법에서는, 지지기판에 접합된 상태의 압전박막(압전기판)은 상술한 바와 같이 분리온도나 아닐(anneal)온도로 가열된다. 그 가열시에 지지기판과 압전박막의 계면에 작용하는 열응력이 크면, 압전박막의 벗겨짐이나 갈라짐이 발생하여 문제가 되는 경우가 있다. 이러한 압전박막의 불량은 큰 기판 사이즈로 복합 압전기판을 제조할 경우에 특히 발생하기 쉬우며, 큰 기판 사이즈의 복합 압전기판을 공업적으로 안정되게 제조하는 것을 곤란하게 하는 요인이 되고 있다. 이 때문에 지지기판은 열처리로 발생하는 열응력이 작은 구성재료로 구성할 필요가 있어, 구성재료의 선팽창계수에 관한 제약 조건이 엄격하였다.
지지기판의 특성에 따라 압전 디바이스에서는 여러 이점이 얻어지기 때문에, 지지기판의 구성재료는 선택성이 높은 것이 요망된다. 예를 들면 필터 용도의 디바이스에서는 지지기판의 선팽창계수를 작게 함으로써 필터의 온도-주파수 특성을 향상시킬 수 있지만, 선팽창계수에 관한 제약으로 인해 선팽창계수가 압전박막보다 대폭 작은 구성재료를 선정할 수는 없다. 또한 지지기판의 열전도성을 높여 방열성 및 내전력성을 개선하고, 지지기판의 구성재료를 저렴한 것으로 해서 디바이스 제조 비용을 저감하는 것이 요망되지만, 그러한 구성재료가 선팽창계수에 관한 제약 조건을 만족하는 것이라고 단정할 수는 없다. 또한 지지기판의 구성재료가 가공성이 높은 것(예를 들면 실리콘 등)이면 지지기판의 구조를 복잡화할 수 있어, MEMS나 자이로 등 다양한 디바이스에 이온주입층을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법을 전개할 수 있게 된다. 그러나 이 가공성이 높은 지지기판의 재료로는 선팽창계수에 관한 제약 조건을 만족시키기가 어려웠다. 이와 같이, 지지기판으로서 선정할 수 있는 구성재료에는 대폭적인 제한이 있었다.
또한 특허문헌 1에서는 이온주입층으로부터 형성된 분리면에 전극을 형성하여 탄성 표면파 디바이스를 형성하였지만, 이 경우, 압전성 회복처리를 실시한다고 해도 일정 정도의 이온 잔류가 있기 때문에, 분리면의 근방영역에서는 압전성의 열화 정도가 크다는 문제도 있었다.
본 발명의 목적은 지지기판의 구성재료의 선택성을 높일 수 있는 압전 디바이스의 제조방법 및, 보다 양호한 특성이 얻어지는 압전 디바이스를 제공하는 것에 있다.
이 발명은 압전박막을 지지기판으로 지지하는 복합 압전기판의 제조방법으로서, 압전기판에 이온화한 원소를 주입하여, 압전기판 중에 원소의 농도가 피크가 되는 부분을 형성하는 이온주입공정과, 압전기판의 이온주입면측에, 압전기판과 동종(同種)의 재료로 이루어지거나, 혹은 압전기판과의 계면에 작용하는 열응력이 지지기판과 압전기판의 계면에 작용하는 열응력보다 작은 임시 지지기판을 형성하는 임시 지지공정과, 임시 지지기판을 형성한 압전기판을 가열하여, 압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리하는 가열공정과, 압전기판으로부터 분리한 압전박막에 지지기판을 형성하는 지지공정을 실시한다.
이 제조방법에서는 압전박막을 지지기판으로 지지하여 이루어지는 복합 압전기판이, 압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법을 이용해서 제조할 수 있다. 임시 지지기판은 압전박막과의 계면에 작용하는 열응력이 거의 존재하지 않거나, 혹은 압전박막과의 계면에 작용하는 열응력이 지지기판과 압전박막의 계면에 작용하는 열응력보다 작은 것으로서, 이 임시 지지기판을 압전기판의 이온주입면측에 형성하여 가열공정을 실시하기 때문에, 동(同) 공정에 있어서의 압전박막과 임시 지지기판의 계면에 작용하는 열응력을 저감할 수 있다. 한편 소정 계면에 작용하는 열응력은 당해 계면에 있어서의 구속이 없다고 가정한 상태에서의 당해 계면 양측 근방영역의 선팽창의 차이에 따라 정해진다. 지지기판 자체는 압전기판에 주입된 원소의 농도가 피크가 되는 부분에서의 분리나 압전성 회복을 위한 가열공정 후에 압전박막에 형성하므로, 지지기판의 구성재료로서 임의의 선팽창계수인 것을 선정할 수 있다.
이 발명의 지지공정은 지지기판을, 압전박막에 있어서의 압전기판으로부터의 분리면측에 형성하는 공정이며, 지지공정 후에, 압전박막의 이온주입면측에 형성한 임시 지지기판을 제거하는 임시 지지기판 제거공정과, 그 이온주입면측에 압전 디바이스의 기능전극을 형성하는 전극 형성공정을 실시하면 바람직하다.
이 제조방법에서는 압전박막의 표리가 종래의 제조방법과는 반대방향이며, 압전박막의 분리면이 지지기판측을, 압전박막의 이온주입측의 면이 지지기판과는 반대측을 향하게 된다. 또한 압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의해 형성한 압전박막에서는, 주입 이온의 잔류 밀도가 작을수록 국소적인 압전성의 열화가 적은 경향이 있어서, 압전기판에 있어서의 주입된 원소의 농도가 피크가 되는 부분이었던 분리면 근방보다 이온주입측의 면 근방 쪽이 압전성의 열화가 적다. 이와 같이, 본 발명에서는 압전성의 열화가 적은 이온주입면측에 기능전극을 형성함으로써, 종래보다 양호한 디바이스 특성의 압전 디바이스를 제조하는 것이 가능하게 된다.
이 발명의 임시 지지기판은 피(被)에칭층을 구비하고, 임시 지지기판 제거공정은 피에칭층을 에칭함으로써 임시 지지기판을 제거하면 바람직하다.
에칭에 의해 임시 지지기판의 분리를 실시함으로써, 압전박막에 불필요한 응력이나 충격을 주지 않고 임시 지지기판을 제거할 수 있어, 압전박막에 있어서의 불량 발생을 더욱 억제할 수 있다. 이로 인해, 디바이스 특성을 안정시켜 압전 디바이스를 제조하는 것이 가능하게 된다. 또한 피에칭층을 제거한 후의 임시 지지기판 본체의 재이용이 가능하게 되어 비용면에서도 유리하다.
이 발명의 가열공정은 소정 온도로의 가열에 의해 압전기판으로부터 압전박막을 분리한 후에, 그 소정 온도보다 고온으로 압전박막을 가열하는 공정이면 바람직하다.
압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 분리한 압전박막은 고온으로 열처리를 했을 경우, 결정격자간에 잔류하는 잔류 이온이 빠지는 것, 이온주입시에 생긴 결정격자 변형이 작아져서 결정성이 회복되는 것에 의해 압전성이 회복된다. 이로 인해, 고온에서의 열처리(아닐처리)를 실시할 경우, 양호한 디바이스 특성으로 압전 디바이스를 제조할 수 있게 된다.
이 발명의 지지기판은 압전박막에 적층되는 유전체막을 구비하면 바람직하다.
예를 들면, 필터 등에서는 전파되는 파의 전파속도를 컨트롤하거나 신뢰성을 향상시키는 것 등을 목적으로 압전박막에 유전체막을 적층하는 경우가 있다. 그러한 구성의 경우, 유전체막으로서 그 목적에 맞는 적절한 유전율의 구성재료를 선정할 필요가 있는데, 종래에는 열응력의 제약으로 인해 역시 유전체막으로서 선정할 수 있는 구성재료에 대폭적인 제한이 있었다. 본 발명에 따르면 유전체막을 구비하는 지지기판을 가열공정 후에 압전박막에 형성하므로, 압전박막과 유전체막의 계면에 작용하는 열응력을 고려할 필요가 없어 임의의 선팽창계수의 구성재료를 선정할 수 있다.
이 발명의 전극 형성공정은 압전 디바이스의 기능전극으로서 압전박막에 IDT전극을 형성하면 바람직하다.
이로 인해, 복합 압전기판을 표면파 디바이스나 경계파 디바이스로서 이용할 수 있다.
이 발명의 지지기판은 희생층영역 및 지지층영역으로 이루어지며 압전박막에 적층되는 멤브레인층(membrane layer)을 구비하고, 지지공정 후에 희생층영역을 제거하여 공동부(空洞部)를 형성하는 공정을 실시하면 바람직하다.
압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의해 형성한 압전박막에서는 이온주입측의 면 근방일수록, 주입 이온의 충돌 에너지가 커 결정격자의 격자간격이 벌어지는 경향이 있어, 분리면측이 오목, 이온주입면측이 볼록해지는 응력이 압전박막에 잔류한다. 종래에는 압전박막의 이온주입면측이 멤브레인 구조의 공동부에 노출되는 구조였기 때문에, 공동부측으로 압전박막이 볼록하게 되어 스틱킹 현상(공동부가 찌그러지는 현상)이 생기기 쉬웠다. 본 발명에 따르면 상술한 바와 같이 압전박막의 표리가 종래와는 반대가 되므로, 멤브레인 구조의 공동부와는 반대측으로 압전박막이 볼록하게 되어 스틱킹 현상이 생기기 어려워진다. 따라서 특성이 안정된 압전 디바이스를 제조할 수 있게 된다.
이 발명의 압전 디바이스는 압전기판에 주입되는 이온화된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 분리된 압전박막과, 압전박막의 분리면측에 형성된 지지기판과, 압전박막의 이온주입면측에 형성된 기능전극을 구비한다.
또한 이 발명의 압전 디바이스는 기능전극이 IDT전극이면 바람직하다.
또한 이 발명의 압전 디바이스는 지지기판과 압전박막 사이에, 압전박막을 지지기판에 지지시키는 지지층영역과, 희생층영역이 제거되어 이루어지는 공동부를 마련한 구성이면 바람직하다.
이 발명에 따르면, 가열공정에서는 압전기판과의 계면에 작용하는 열응력이 거의 존재하지 않거나, 혹은 압전기판과의 계면에 작용하는 열응력이 지지기판과 압전기판의 계면에 작용하는 열응력보다 작은 임시 지지기판을 압전기판의 이온주입면측에 형성해 둠으로써, 동 공정에서의 가열에 의한 압전박막의 불량 발생을 종래보다 억제할 수 있다. 또한 이 발명에 따른 복합 압전기판이, 압전 단결정재료에 의한 경우에는 보다 불량을 억제하여 제조할 수 있다. 지지기판 자체는 가열공정 후에 압전박막에 형성하므로, 가열공정에서 압전박막과의 계면에 작용하는 열응력을 고려할 필요가 없어 임의의 선팽창계수의 구성재료를 선정할 수 있다.
따라서 압전박막의 구성재료와 지지기판의 구성재료의 조합의 선택성을 높일 수 있다. 예를 들면 필터 용도의 디바이스에서는 지지기판의 구성재료의 선팽창계수를 압전박막의 선팽창계수보다 대폭으로 작게 함으로써, 필터의 온도-주파수 특성을 향상시킬 수 있게 된다. 또한 지지기판에 열전도율성이 높은 구성재료를 선정하여 방열성 및 내전력성을 향상시킬 수 있게 되고, 저렴한 구성재료를 선정하여 디바이스의 제조 비용을 저감할 수 있게 된다. 또한 예를 들면 실리콘 등의 가공성이 높은 구성재료를 선정하여 지지기판의 구조를 복잡화할 수 있게 되어, MEMS나 자이로 등 다양한 디바이스에 압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법을 전개할 수 있다.
또한 압전성의 열화가 보다 작은, 압전박막의 이온주입면측에 전극이 형성되어 있기 때문에, 양호한 특성의 압전 디바이스를 얻을 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 압전 디바이스의 제조방법을 나타내는 플로우 차트이다.
도 2는 도 1에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 나타내는 도면이다.
도 3은 도 1에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 내타내는 도면이다.
도 4는 압전 디바이스의 구조에 기초한 본 발명의 작용 효과의 일례를 설명하는 도면이다.
도 5는 본 발명의 제2 실시형태에 따른 압전 디바이스의 제조방법을 나타내는 플로우 차트이다.
도 6은 도 5에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 나타내는 도면이다.
도 7은 도 5에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 나타내는 도면이다.
도 8은 압전 디바이스의 구조에 기초한 본 발명의 작용 효과의 일례를 설명하는 도면이다.
도 9는 본 발명의 제3 실시형태에 따른 압전 디바이스의 제조방법을 나타내는 플로우 차트이다.
도 10은 도 9에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 나타내는 도면이다.
도 11은 도 9에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조과정을 모식적으로 나타내는 도면이다.
《제1 실시형태》
본 발명의 제1 실시형태에 따른 복합 압전기판을 구비하는 탄성 표면파 디바이스의 제조방법을 도 1∼4를 참조하여 설명한다. 도 1은 본 실시형태에 따른 탄성 표면파 디바이스의 제조방법을 나타내는 플로우 차트이다. 도 2, 도 3은 도 1의 플로우 차트로 나타내는 제조과정에서의 모식적인 구성을 나타내는 단면도이다.
먼저, 압전체의 단결정 기판인 압전기판(1)을 준비하여 이온주입공정을 실시한다(도 1, 도 2:S101). 이온주입공정에서는 압전기판(1)의 평탄한 한쪽 주면에서 이온을 주입하여, 이 한쪽 주면(이온주입측의 면) 근방의 내부에 이온주입부분(2)을 형성한다.
여기서는 압전기판(1)으로서 LT(LiTaO3) 단결정 기판을 이용한다. 한편 압전기판(1)은 이온주입부분(2)에서의 후술하는 열에 의한 분리가 가능하며, 압전성을 가지는 재질이면 어떠한 것이든 좋고, LT 외에 LN(LiNbO3), LBO(Li2B4O7), 란가사이트(La3Ga5SiO14), KN(KNbO3), KLN(K3Li2Nb5O15) 등을 이용할 수 있다.
여기서는 가속 에너지 150KeV, 도즈량(dose amount) 1.0×1017atom/㎠의 조건으로 수소 이온을 압전기판(1)에 주입한다. 이로 인해 압전기판(1)에서는 이온주입측의 면으로부터 약 1㎛ 깊이의 영역에 수소 이온의 분포가 집중되고, 그 영역이 이온주입부분(2)이 된다. 이 이온주입부분(2)은 압전기판에 주입된 이온 원소의 농도가 피크가 되는 부분이다. 또한 주입하는 이온은 압전기판(1)의 재질에 맞춰 선정하면 되고, 헬륨 이온이나 아르곤 이온 등을 이용할 수 있다. 또한 이온주입 조건도 압전기판(1)의 재질 및 압전박막의 두께에 따라 적절히 설정하면 되고, 예를 들어 가속 에너지가 75KeV라면, 약 0.5㎛ 깊이의 영역이 이온주입부분(2)이 된다.
다음으로 압전기판(1)의 이온주입면에 피에칭층(3)을 적층 형성하는 피에칭층 형성공정을 실시한다(도 1, 도 2:S102). 피에칭층(3)은 이후의 임시 지지기판 제거공정에 있어서, 압전박막이나 지지기판에 대하여 선택성을 확보하여 에칭할 수 있는 구성재료를 채용하면 되고, ZnO, SiO2, AlN 등의 무기재료나 Cu, Al, Ti 등의 금속재료, 폴리이미드계 등의 유기재료, 혹은 그들의 다층막 등을 이용할 수 있다. 한편 피에칭층은 마련하지 않아도 된다.
다음으로 압전기판(1)에 적층한 피에칭층(3)에 임시 기판(4)을 접합시키는 임시 지지공정을 실시한다(도 1, 도 2:S103). 여기서 임시 기판(4)은 피에칭층(3)과 함께 임시 지지기판을 구성한다. 피에칭층(3)과 임시 기판(4)으로 이루어지는 임시 지지기판은 압전기판(1)과의 계면에 작용하는 열응력이 후술하는 지지기판보다 작고, 바람직하게는, 문제가 되지 않을 정도로 충분히 작게 하는 것이 가능한 구성재료를 선정한다.
여기서는 임시 기판(4)의 구성재료로서 압전기판(1)과 동종인 LT기판을 채용하고, 피에칭층(3)의 구성재료로서 Cu막 및 SiO2막을 각각 스퍼터 성막에 의해 적층한 것을 채용한다. 따라서 임시 기판(4) 단체(單體)의 선팽창계수와 압전기판(1) 단체의 선팽창계수는 같고, 이로 인해 피에칭층(3)과 임시 기판(4)으로 이루어지는 복합재인 임시 지지기판과 압전기판(1)(압전박막(11))의 계면에 작용하는 열응력을 문제가 되지 않을 정도로 충분히 작게 할 수 있다. 한편 피에칭층(3)의 선팽창계수는 LT기판의 선팽창계수와 상이하지만, 상기 Cu막과 같은 연성(延性)이 높은 구성재료(금속재료 등)를 압전기판(1)에 직접 적층함과 동시에, 피에칭층(3)의 두께를 필요 충분한 정도로 얇게(압전기판이나 임시 기판의 1/10 이하) 해 둠으로써, 압전기판(1)(압전박막(11))과의 계면에서의 열응력을 저감할 수 있다.
다음으로 피에칭층(3) 및 임시 기판(4)이 배치된 압전기판(1)을 가열하는 가열공정을 실시한다(도 1, 도 2:S104). 이로 인해 압전기판(1)의 내부의 이온주입부분(2)을 분리면으로 해서 압전기판(1)으로부터 압전박막을 분리하여, 임시 기판(4) 및 피에칭층(3)이 형성된 압전박막(11)으로 이루어지는 복합 압전기판을 형성한다. 여기서는 압전박막(11)을 분리함과 동시에 그 압전성을 회복하기 위해, 압전기판(1)으로부터 압전박막(11)을 가열 분리하는데 필요한 분리온도(구체적으로는 400℃ 정도)보다 고온의 아닐온도로 장시간(구체적으로는 500℃, 3시간)의 열처리를 실시한다. 이로 인해 승온과정에서 이온주입부분(2)을 분리면으로 해서 압전박막(11)이 분리되고, 그 후 결정격자간에 잔류하는 수소 이온이 빠지는 동시에, 이온주입시에 생긴 결정격자 변형이 작아져서 결정성이 회복되고, 그 결과 압전성이 회복된다.
다음으로 압전박막(11)의 분리면을 평탄화하여 유전체막(12)을 형성하는 평탄화·유전체막 형성공정을 실시한다(도 1, 도 2:S105). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 되는데, 유전체막(12)은 본 발명에 필수적인 구성이 아니므로 마련하지 않아도 된다.
여기서는 압전박막(11)의 분리면을 CMP처리 등으로 연마하여 표면 거칠기(Ra)를 1nm 이하로 한다. 또한 유전체막(12)으로서 예를 들면 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 금속 산화물, 금속 질화물, 다이아몬드 라이크 카본 등을 성막한다. 이로 인해 탄성 표면파 디바이스에 있어서의 탄성 표면파의 전파속도를 유전체막(12)의 유전율에 따라 컨트롤할 수 있게 되어, 소망하는 디바이스 특성을 용이하게 실현할 수 있게 된다. 또한 유전체막(12)으로서는, 적절한 유전율인 것은 당연하며, 열전도성이 크고 선팽창계수가 작은 재질을 이용하면 바람직하다. 그 때문에 예를 들면 선팽창계수가 작은 층과 열전도율이 큰 층의 2층 구조와 같이 복수의 층으로 유전체막(12)을 구성해도 된다. 열전도성이 크면 탄성 표면파 디바이스의 방열성과 내전력성을 개선할 수 있고, 선팽창계수가 작으면 탄성 표면파 디바이스의 온도-주파수 특성을 개선할 수 있다.
다음으로 압전박막(11)에 적층한 유전체막(12)에 베이스 기판(13)을 접합하는 지지공정을 실시한다(도 1, 도 2:S106). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
베이스 기판(13)은 유전체막(12)과 함께 지지기판을 구성한다. 유전체막(12)과 베이스 기판(13)으로 이루어지는 지지기판은 전술한 임시 지지기판과 같이 가열공정에 있어서의 압전기판(압전박막)과의 계면에 작용하는 열응력을 고려할 필요가 없어 임의의 선팽창계수의 구성재료를 선정할 수 있다. 그 때문에, 유전체막(12)이나 베이스 기판(13)으로서, 단체에서의 선팽창계수가 압전박막(11)에 비해 현저하게 작은 구성재료를 채용하는 것도 가능하게 되어, 탄성 표면파 디바이스의 온도-주파수 특성을 대폭 개선할 수 있다. 또한 유전체막(12)이나 베이스 기판(13)으로서 열전도성이 좋은 구성재료를 채용함으로써, 탄성 표면파 디바이스의 방열성, 내전력성을 양호하게 할 수 있다. 나아가 유전체막(12)이나 베이스 기판(13)으로서 저렴한 구성재료, 형성방법을 채용함으로써 탄성 표면파 디바이스의 제조 비용을 저렴하게 할 수 있다.
다음으로 피에칭층(3) 및 임시 기판(4)으로 이루어지는 임시 지지기판을 제거하는 임시 지지기판 제거공정을 실시한다(도 1, 도 3:S107). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
여기서는 피에칭층(3) 및 임시 기판(4)으로 이루어지는 임시 지지기판을 제거하기 위해 피에칭층(3)을 습식 에칭, 혹은 건식 에칭한다. 일반적으로는 피에칭층(3)이 무기계 재료, 금속계 재료이면 습식 에칭을 이용하고, 유기계 재료이면 건식 에칭을 이용한다. 이로 인해 압전박막(11)에 불필요한 응력이나 충격을 주지 않고 피에칭층(3) 및 임시 기판(4)을 제거할 수 있어, 압전박막(11)에 있어서의 불량 발생을 억제할 수 있다. 또한 피에칭층(3)으로부터 분리한 임시 기판(4)은 그 후의 탄성 표면파 디바이스의 제조에서 재이용하면 바람직하다.
다음으로 압전박막(11)상에 IDT전극(14), 루팅 배선(routing wires)(16) 등을 형성하고, IDT전극 보호막(15)으로서 SiO2막을 형성하는 전극 형성·보호막 형성공정을 실시한다(도 1, 도 3:S108). IDT전극(14)은 2개의 빗살형상 전극을 엇갈려 배치한 구성의 것이며, 디바이스의 사양에 따라 Al, W, Mo, Ta, Hf, Cu, Pt, Ti, Au 등을 단체 혹은 복수 적층하여 이용한다. 또한 이들의 합금이어도 된다. 루팅 배선(16)은 Al, Cu 등을 이용한다. 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 외부단자가 되는 범프(17) 및 솔더볼(18)을 형성하고, 압전박막(11), 유전체막(12) 및 베이스 기판(13)으로 이루어지는 복합 압전기판을 다이싱하여, 복수의 탄성 표면파 디바이스(10)를 형성하는 외부단자 형성·디바이스 컷팅공정을 실시한다(도 1, 도 3:S109). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
이상의 각 공정에 의해 탄성 표면파 디바이스(10)를 제조함으로써, 이온주입부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의한 극박(極薄)의 압전박막(11)을, 유전체막(12) 및 베이스 기판(13)으로 이루어지는 지지기판에 형성한 복합 압전기판을 형성할 수 있다. 가열공정에서의 열응력을 억제할 수 있는 임시 지지기판을 이용해서 탄성 표면파 디바이스(10)를 제조함으로써, 열응력에 기초한 압전박막(11)의 불량 발생을 종래보다 억제할 수 있다. 유전체막(12) 및 베이스 기판(13)은 가열공정 후에 압전박막(11)에 형성하므로, 가열공정에서의 열응력을 고려하지 않고 구성재료를 선정할 수 있다.
또한 이온주입부분에서 분리하여 단결정 기판으로부터 잘라낸 단결정막의 압전박막은 성막 등으로 형성된 압전박막과 비교해서 벽개(劈開;cleavage)에 의한 압전막의 파괴가 일어나기 쉬워, 지금까지는 압전성 회복을 위한 열처리시에 선팽창계수 차이로 인해 생기는 응력에 대한 각별한 배려가 필요했다. 그러나 본 발명이라면, 선팽창계수 차이로 인한 응력을 억제할 수 있어 용이하게 단결정의 압전박막을 얻을 수 있다.
또한 유전체막(12) 및 베이스 기판(13)으로 이루어지는 지지기판은 압전박막(11)에 있어서의 압전기판(1)으로부터의 분리면에 적층하게 된다. 이 때문에, 종래방법으로 제조하는 경우와는 압전박막(11)의 분리면측과 이온주입측이 반대방향인 탄성 표면파 디바이스(10)가 얻어진다. 여기서, 종래방법으로 제조할 경우와는 압전박막(11)의 분리면측과 이온주입측이 반대방향인 탄성 표면파 디바이스(10)의 구조에 기초한 본 발명의 작용 효과의 일례를 도 4를 참조하여 설명한다.
도 4(A)는 종래방법으로 제조하는 탄성 표면파 디바이스의 모식도, 도 4(B)는 본 발명으로 제조하는 탄성 표면파 디바이스의 모식도이다. 두 경우 모두, 이온주입공정에서 압전기판(1)에 이온주입면(A)에서 이온을 주입함으로써 이온주입부분(2)을 형성하고, 이온주입부분(2)을 분리면(B)으로 해서 압전기판(1)으로부터 압전박막(11)을 분리한다. 종래방법에서는 이온주입측의 면(A)에 지지기판을 형성하게 되고, 압전박막(11)의 분리면(B)에 디바이스의 기능전극을 형성하게 된다. 한편 본 발명에서는 이온주입측의 면(A)에 임시 지지기판을 형성한 후, 분리면(B)에 지지기판을 형성하고, 임시 지지기판을 제거한 후의 이온주입측의 면(A)에 디바이스의 기능전극을 형성하게 된다.
이온주입부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법으로 형성한 압전박막(11)에서는 가열공정에서 결정성이나 압전성을 회복해도 일정 정도의 수소 이온의 잔류가 있다. 그리고 수소 이온의 잔류 밀도는 압전기판(1)에 있어서의 이온주입부분(2)이 되는 영역, 즉 압전박막(11)에 있어서의 분리면(B)의 근방영역에서 크고, 이온주입측의 면(A)의 근방영역에서 작다. 수소 이온의 잔류 밀도가 작은 영역일수록 국소적인 압전성의 열화가 적은 경향이 있기 때문에, 분리면(B)의 근방영역에서는 압전성의 열화 정도가 크고, 이온주입측의 면(A) 근방에서는 압전성의 열화 정도가 작다. 따라서 본 발명으로 제조하는 탄성 표면파 디바이스에서는 압전성의 열화가 적은 이온주입측의 면(A)에 기능전극을 형성함으로써 종래방법으로 제조하는 탄성 표면파 디바이스보다 양호한 디바이스 특성이 얻어진다.
한편 이 제1 실시형태에서는 탄성 표면파 디바이스의 제조방법을 나타냈지만, 탄성 경계파 디바이스도 동일한 공정으로 제작할 수 있다.
《제2 실시형태》
다음으로 본 발명의 제2 실시형태에 따른 복합 압전기판을 구비하는 벌크파(bulk wave) 디바이스의 제조방법을 도 5∼도 8을 참조하여 설명한다. 도 5는 본 실시형태에 따른 벌크파 디바이스의 제조방법을 나타내는 플로우 차트이다. 도 6, 도 7은 도 5의 플로우 차트로 나타내는 제조과정에서의 모식적인 구성을 나타내는 단면도이다.
제1 실시형태와 마찬가지로 먼저 이온주입공정을 실시한다(도 5:S201). 다음으로 피에칭층 형성공정을 실시한다(도 5:S202). 다음으로 임시 지지공정을 실시한다(도 5:S203). 다음으로 가열공정을 실시한다(도 5, 도 6:S204). 이로 인해 1㎛ 정도 두께의 압전박막(31)의 이온주입측의 면에, 피에칭층(23) 및 임시 기판(24)으로 이루어지는 임시 지지기판을 배치한다. 또한 제1 실시형태와 같이 피에칭층은 마련하지 않아도 된다.
다음으로 압전박막(31)의 분리면을 평탄화하고, 벌크파 디바이스를 구동시키기 위한 하부측 전극(34)(하부 구동전극 및 하부 루팅 배선)을 형성한다(도 5, 도 6:S205). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
또한 하부 구동전극의 전극재료는 벌크파 디바이스가 요구하는 물성값에 부합하는 어떠한 재료여도 되며, W나 Mo나 Ta나 Hf 등의 고융점 금속재료, Cu나 Al 등의 저(低)저항 금속, Pt 등의 열확산을 일으키기 어려운 금속재료, Ti, Ni와 같은 압전재료와의 밀착성이 높은 금속재료, 혹은 그들을 포함하는 다층 구조막을 채용할 수 있다. 또한 전극 형성방법은 전극재료의 종류나 소망하는 물성값에 부합한 어떠한 방법이어도 되며, EB 증착, 스퍼터링, CVD 등을 채용할 수 있다. 하부 루팅 배선의 전극재로서는 Cu나 Al 등을 이용할 수 있다.
다음으로 멤브레인 구조의 희생층영역(32A)을 형성한다(도 5, 도 6:S206). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 멤브레인 구조의 지지층영역(32B)을 형성한다(도 5, 도 6:S207). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다. 한편 지지층영역(32B)의 표면은 폴리싱을 실시하여 평탄화한다.
멤브레인 구조의 희생층영역(32A)과 지지층영역(32B)이 멤브레인층을 구성한다. 희생층영역(32A)의 재료는 이후의 희생층 제거시에 하부측 전극(34)과의 에칭 선택성을 얻을 수 있는 에칭 가스 혹은 에칭액을 선택할 수 있는 재료를 선택하면 된다. Ni·Cu·Al 등의 금속이나 SiO2·ZnO·PSG(포스포실리케이트 유리) 등의 절연막이나 유기막 등을 희생층재료로서 이용할 수 있다.
다음으로 희생층영역(32A)과 지지층영역(32B)으로 이루어지는 멤브레인층에 베이스 기판(33)을 접합한다(도 5, 도 6:S208). 이 공정은 적어도 아닐온도 이하, 혹은 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
베이스 기판(33)은 멤브레인층과 함께 지지기판을 구성한다. 이 지지기판(베이스 기판(33), 희생층영역(32A) 및 지지층영역(32B))은 압전기판(압전박막(31))과의 계면에 작용하는 열응력을 고려하지 않고 임의의 선팽창계수의 구성재료를 선정할 수 있다.
다음으로 피에칭층(23)을 에칭하고, 피에칭층(23) 및 임시 기판(24)으로 이루어지는 임시 지지기판을 제거한다(도 5, 도 7:S209). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 압전박막(31)의 이온주입면에 벌크파 디바이스를 구동시키기 위한 상부측 전극(35)(상부 구동전극 및 상부 루팅 배선)을 형성한다(도 5, 도 7:S210). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다. 이때, 압전박막(31)에 복수의 창(36)을 뚫는 가공을 실시하여, 희생층을 제거하기 위한 에천트(etchant) 도입구멍과, 하부 전극배선의 추출구멍을 마련한다. 하부 전극배선의 추출구멍에는 비어전극 및 패드전극을 형성한다. 창 뚫기 가공은 포토리소그래피 기술을 이용해서 레지스트를 패터닝하고, 그 레지스트를 마스크로 한 건식 에칭으로 실시한다. 상부 전극재료도 하부 전극재료와 마찬가지로, 벌크파 디바이스가 요구하는 물성값에 부합한 재료를 적절히 이용하면 된다.
다음으로 희생층영역(32A)으로 통하는 창(36)으로부터 희생층영역(32A)에 에천트를 도입해서 희생층영역(32A)의 구성재료를 제거하여 멤브레인 구조의 공동부(38)를 형성한다(도 5, 도 7:S211). 희생층영역(32A)의 구성재료에 따라 습식 에칭 혹은 건식 에칭을 선택한다. 습식 에칭액 및 에칭 가스는 압전박막(31)이나 전극(34, 35)에 대하여 영향을 주지 않는 것을 선택하면 된다.
다음으로 범프 및 솔더볼로 이루어지는 외부단자(39)를 형성하고, 압전박막(31), 지지층영역(32B) 및 베이스 기판(33)으로 이루어지는 복합 압전기판을 다이싱하여 복수의 벌크파 디바이스(30)를 형성한다(도 5, 도 7:S212).
이상의 각 공정에 의해 벌크파 디바이스(30)를 제조함으로써, 이온주입부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의한 극 박의 압전박막(31)을, 지지층영역(32B) 및 베이스 기판(33)으로 이루어지는 지지기판에 형성한 복합 압전기판을 형성할 수 있다. 가열공정에서의 열응력을 억제할 수 있는 임시 지지기판을 이용해서 벌크파 디바이스(30)를 제조함으로써, 열응력에 기초한 압전박막(31)의 불량 발생을 종래보다 억제할 수 있다. 희생층영역(32A), 지지층영역(32B) 및 베이스 기판(33)은 가열공정 후에 압전박막(31)에 형성하므로, 가열공정에서의 열응력을 고려하지 않고 구성재료를 선정할 수 있다.
또한 지지층영역(32B) 및 베이스 기판(33)으로 이루어지는 지지기판은 압전박막(31)에 있어서의 압전기판(21)으로부터의 분리면에 적층하게 된다. 이 때문에, 종래방법으로 제조하는 경우와는 압전박막(31)의 분리면측과 이온주입측이 반대방향인 벌크파 디바이스(30)가 얻어진다. 여기서 종래방법으로 제조하는 경우와는 압전박막(31)의 분리면측과 이온주입측이 반대방향인 벌크파 디바이스(30)의 구조에 기초한 본 발명의 작용 효과의 일례를 도 8을 참조하여 설명한다.
도 8(A)는 종래방법으로 제조하는 벌크파 디바이스의 모식도, 도 8(B)는 본 발명으로 제조하는 벌크파 디바이스의 모식도이다. 두 경우 모두, 이온주입공정에서 압전기판(21)에 이온주입측의 면(A)으로부터 이온을 주입함으로써 이온주입부분(22)을 형성하고, 이온주입부분(22)을 분리면(B)으로 해서 압전기판(21)으로부터 압전박막(31)을 분리한다. 종래방법에서는 이온주입측의 면(A)에 멤브레인층을 형성하여, 멤브레인 구조의 공동부(38)를 구성하게 된다. 한편 본 발명에서는 이온주입측의 면(A)에 임시 지지기판을 형성한 후, 분리면(B)에 멤브레인층을 형성하여, 멤브레인 구조의 공동부(38)를 구성하게 된다.
이온주입부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법으로 형성한 압전박막(31)에서는 이온주입측의 면(A)의 근방일수록 수소 이온의 충돌 에너지가 커, 결정격자의 격자간격이 넓어져 있다. 이 때문에, 분리면측이 오목, 이온주입면측이 볼록하게 되는 응력이 압전박막에 잔류한다. 따라서 본 발명에서 제조하는 벌크파 디바이스에서는 볼록하게 되는 이온주입면측이 멤브레인 구조의 공동부와 반대측을 향해, 종래방법으로 제조하는 벌크파 디바이스보다 공동부가 찌그러지는 스틱킹 현상이 생기기 어려워 신뢰성이 높은 구조가 얻어진다.
또한 이 제2 실시형태에 있어서의 제조방법은 그 밖의 멤브레인 구조를 가지는 디바이스, 예를 들면 FBAR 디바이스나 판파(板波) 디바이스, 램파 디바이스에 적용할 수 있다.
《제3 실시형태》
다음으로 본 발명의 제3 실시형태에 따른 복합 압전기판을 구비하는 자이로 디바이스의 제조방법을 도 9∼도 11을 참조하여 설명한다. 한편 자이로 디바이스는 압전 진동자로 실리콘 진동판을 굴곡 진동시켜, 회전에 의해 실리콘 진동판에 작용하는 코리올리 힘(Coriolis force)을 압전 진동자에 의해 검출하는 구성이다. 여기서는 자이로 디바이스에 있어서의 압전박막과 구동전극으로 이루어지는 압전 진동자와, 압전 진동자가 형성되는 실리콘 진동판으로 이루어지는 음차형(音叉型) 자이로 디바이스의 제조방법을 예로 들어 설명한다.
도 9는 본 실시형태에 따른 자이로 디바이스의 제조방법의 일부를 나타내는 플로우 차트이다. 도 10, 도 11은 도 9의 플로우 차트로 나타내는 제조과정에서의 모식적인 구성을 나타내는 단면도이다.
제1·제2 실시형태와 마찬가지로 먼저 이온주입공정을 실시한다(도 9:S301). 다음으로 피에칭층 형성공정을 실시한다(도 9:S302). 다음으로 임시 지지공정을 실시한다(도 9:S303). 다음으로 가열공정을 실시한다(도 9, 도 10:S304). 이로 인해 1㎛ 정도 두께의 압전박막(51)의 이온주입면에 피에칭층(43) 및 임시 기판(44)으로 이루어지는 임시 지지기판을 배치한다. 한편 피에칭층은 마련하지 않아도 된다.
다음으로 압전박막(51)의 분리면을 평탄화하여, 후술하는 진동자(50A)를 구동시키기 위한 하부측 전극(54)을 형성하고, 하부측 전극(54)에 대하여 절연층(56)을 적층 형성한다(도 9, 도 10:S305). 절연층(56)은 후술하는 진동자(50A)와 실리콘 진동판(50B)의 접합층이 된다. 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
또한 하부측 전극(54)의 전극재료는 자이로 디바이스가 요구하는 물성값에 부합한 어떠한 재료여도 되며, W나 Mo나 Ta나 Hf 등의 고융점 금속재료, Cu나 Al 등의 저저항 금속, Pt 등의 열확산을 일으키기 어려운 금속재료, Ti, Ni와 같은 압전재료와의 밀착성이 높은 금속재료, 혹은 그들을 포함하는 다층 구조막을 채용할 수 있다. 또한 절연층(56)은 산화 실리콘이나 질화 실리콘 등을 이용할 수 있다.
다음으로 절연층(56)에 대하여 실리콘 진동판(50B)을 접합한다(도 9, 도 10:S306). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
실리콘 진동판(50B)은 하부측 전극(54) 및 절연층(56)과 함께 지지기판을 구성한다. 이 지지기판(하부측 전극(54), 절연층(56) 및 실리콘 진동판(50B))은 압전기판(압전박막)과의 계면에 작용하는 열응력을 고려하지 않고 임의의 선팽창계수의 구성재료를 선정할 수 있다.
다음으로 피에칭층(43)을 제거하고, 피에칭층(43) 및 임시 기판(44)으로 이루어지는 임시 지지기판을 제거한다(도 9, 도 10:S307). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 압전박막(51)의 이온주입면에 자이로 디바이스를 구동시키기 위한 상부측 전극(55)을 형성하고, 소정 형상으로 상부측 전극(55), 압전박막(51) 및 하부측 전극(54)을 패터닝하여 진동자(50A)를 형성한다(도 9, 도 10:S308). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다. 상부측 전극재료도 하부측 전극재료와 마찬가지로, 자이로 디바이스가 요구하는 물성값에 부합한 재료를 적절히 이용하면 된다.
다음으로 실리콘 진동판(50B)에, 점착제를 도포한 서포트 기판(57)을 접합한다(도 9, 도 11:S309). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 실리콘 진동판(50B)을 F계 가스에 의해 건식 에칭하고, 소망하는 형상(음차형)으로 가공한다(도 9, 도 11:S310). 이 공정은 적어도 아닐온도 이하, 바람직하게는 분리온도 이하로 실시할 수 있다면 어떠한 방법을 채용해서 실현해도 된다.
다음으로 서포트 기판(57)을 제거하고, 진동자(50A)와 실리콘 진동판(50B)으로 이루어지는 자이로 디바이스(50)를 형성한다(도 9, 도 11:S310).
이상의 각 공정에 의해 자이로 디바이스(50)를 제조함으로써, 이온주입부분을 분리면으로 해서 압전기판으로부터 압전박막을 분리 형성하는 방법에 의한 극박의 압전박막(51)을 구비하는 진동자(50A)를, 실리콘 진동판(50B)에 형성한 복합 압전기판을 형성할 수 있다. 가열공정에서의 열응력을 억제할 수 있는 임시 지지기판을 이용해서 자이로 디바이스(50)를 제조함으로써, 열응력에 기초한 압전박막(51)의 불량 발생을 종래보다 억제할 수 있다. 실리콘 진동판(50B)은 가열공정 후에 진동자(50A)에 형성하므로, 가열공정에서의 열응력을 고려하지 않고 구성재료를 선정할 수 있다.
또한 이 제조방법과 동일하게 해서 RF 스위치 디바이스 등 각종 MEMS 디바이스를 제작할 수 있다. MEMS 디바이스에서는 가공성 때문에 디바이스 지지재로서 실리콘 기판을 이용하는 경우가 많은데, 실리콘 기판의 선팽창계수는 압전기판(압전박막)에 비교해서 작기 때문에 종래의 방법에서는 아닐온도까지 가열하는 것이 곤란했지만, 본 발명에서는 문제없이 실리콘 기판을 지지기판으로 한 MEMS 디바이스를 제작하는 것이 가능하다.
1, 21, 41 압전기판
2, 22 이온주입부분
3, 23, 43 피에칭층
4, 24, 44 임시 기판
10 표면파 디바이스
11, 31, 51 압전박막
12 유전체막
13, 33 베이스 기판
14 IDT전극
15 IDT전극 보호막
16 배선
17 범프
18 솔더볼
30 벌크파 디바이스
32A 희생층영역
32B 지지층영역
34, 54 하부측 전극
35, 55 상부측 전극
36 창
38 공동부
39 외부 단자
50 자이로 디바이스
50A 진동자
50B 실리콘 진동판
56 절연층
57 서포트 기판

Claims (10)

  1. 압전박막을 지지기판으로 지지하는 복합 압전기판의 제조방법으로서,
    압전기판에 이온화된 원소를 주입하여, 상기 압전기판 중에 상기 원소의 농도가 피크가 되는 부분을 형성하는 이온주입공정과,
    상기 압전기판의 이온주입면측에, 상기 압전기판과 동종(同種)의 재료로 이루어지거나, 혹은 상기 압전기판과의 계면에 작용하는 열응력이 상기 지지기판과 상기 압전기판의 계면에 작용하는 열응력보다 작은 임시 지지기판을 형성하는 임시 지지공정과,
    상기 임시 지지기판을 형성한 상기 압전기판을 가열하여, 상기 압전기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 상기 압전기판으로부터 상기 압전박막을 분리하는 가열공정과,
    상기 압전기판으로부터 분리한 상기 압전박막에 상기 지지기판을 형성하는 지지공정을 실시하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  2. 제1항에 있어서,
    상기 지지공정은 상기 지지기판을, 상기 압전박막에 있어서의 상기 압전기판으로부터의 분리면측에 형성하는 공정이며,
    상기 지지공정 후에, 상기 압전박막의 이온주입면측에 형성한 상기 임시 지지기판을 제거하는 임시 지지기판 제거공정과, 상기 임시 지지기판을 제거한 이온주입면측에 압전 디바이스의 기능전극을 형성하는 전극 형성공정을 실시하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 임시 지지기판은 피(被)에칭층을 포함하고,
    상기 임시 지지기판 제거공정은 상기 피에칭층을 에칭함으로써 상기 임시 지지기판을 제거하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 가열공정은 가열에 의해 상기 압전기판으로부터 상기 압전박막을 분리한 후에, 상기 압전박막을 분리하기 위한 가열온도보다 고온으로 상기 압전박막을 가열하는 아닐공정을 포함하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 지지기판은 상기 압전박막에 적층되는 유전체막을 포함하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  6. 제2항에 있어서,
    상기 전극 형성공정은 압전 디바이스의 기능전극으로서 상기 압전박막에 IDT전극을 형성하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 지지기판은 희생층영역 및 지지층영역으로 이루어지며 압전박막에 형성되는 멤브레인층과, 상기 멤브레인층에 형성되는 지지기판을 포함하고,
    상기 지지공정 후에, 상기 희생층영역을 제거하여 공동부(空洞部)를 형성하는 공정을 실시하는 것을 특징으로 하는 복합 압전기판의 제조방법.
  8. 압전기판에 주입된 이온화된 원소의 농도가 피크가 되는 부분을 분리면으로 해서 상기 압전기판으로부터 분리됨으로써 형성된 압전박막과,
    상기 압전박막의 상기 분리면측에 형성된 지지기판과,
    상기 압전박막의 이온주입면측에 형성된 기능전극을 포함하는 것을 특징으로 하는 압전 디바이스.
  9. 제8항에 있어서,
    상기 기능전극이 IDT전극인 것을 특징으로 하는 압전 디바이스.
  10. 제8항 또는 제9항에 있어서,
    상기 지지기판과 상기 압전박막 사이에, 상기 압전박막을 상기 지지기판에 지지시키는 지지층영역과, 희생층영역이 제거되어 이루어지는 공동부를 마련한 구성인 것을 특징으로 하는 압전 디바이스.
KR20110043814A 2010-05-17 2011-05-11 복합 압전기판의 제조방법 및 압전 디바이스 KR101251031B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-112747 2010-05-17
JP2010112747 2010-05-17
JP2011012768A JP5429200B2 (ja) 2010-05-17 2011-01-25 複合圧電基板の製造方法および圧電デバイス
JPJP-P-2011-012768 2011-01-25

Publications (2)

Publication Number Publication Date
KR20110126532A true KR20110126532A (ko) 2011-11-23
KR101251031B1 KR101251031B1 (ko) 2013-04-03

Family

ID=44352321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110043814A KR101251031B1 (ko) 2010-05-17 2011-05-11 복합 압전기판의 제조방법 및 압전 디바이스

Country Status (5)

Country Link
US (2) US8872409B2 (ko)
EP (1) EP2388840A3 (ko)
JP (1) JP5429200B2 (ko)
KR (1) KR101251031B1 (ko)
CN (1) CN102361061B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098344A (ko) * 2015-12-22 2018-09-03 소이텍 단결정 압전층의 제조 방법 및 이러한 층을 포함하는 미세전자소자, 포토닉 또는 광학 소자
KR20210087762A (ko) * 2020-01-03 2021-07-13 (주)와이솔 표면탄성파 소자 및 표면탄성파 소자의 제조방법

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
JP5522263B2 (ja) * 2010-09-28 2014-06-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
CN103765769B (zh) * 2011-09-01 2016-12-28 株式会社村田制作所 压电体波装置及其制造方法
JP2013214954A (ja) * 2012-03-07 2013-10-17 Taiyo Yuden Co Ltd 共振子、周波数フィルタ、デュプレクサ、電子機器及び共振子の製造方法
JP5807715B2 (ja) * 2012-03-23 2015-11-10 株式会社村田製作所 弾性波フィルタ素子及びその製造方法
WO2013146374A1 (ja) * 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法
KR101694112B1 (ko) * 2012-06-13 2017-01-06 엔지케이 인슐레이터 엘티디 복합 기판
CN103091774A (zh) * 2012-11-13 2013-05-08 东北大学秦皇岛分校 悬空式铌酸锂光波导
DE112013006227T5 (de) * 2012-12-26 2015-10-01 Ngk Insulators, Ltd. Verbundsubstrat, Herstellungsverfahren dafür und akustische-Wellen-Vorrichtung
TWI516024B (zh) * 2013-03-21 2016-01-01 Ngk Insulators Ltd Composite substrate and elastic wave element for elastic wave element
CN104078407B (zh) * 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
FR3004289B1 (fr) * 2013-04-08 2015-05-15 Soitec Silicon On Insulator Composant a ondes acoustiques de surface et sa methode de fabrication
CN104868050B (zh) * 2014-06-09 2017-11-17 济南晶正电子科技有限公司 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
US9805966B2 (en) * 2014-07-25 2017-10-31 Akoustis, Inc. Wafer scale packaging
JP6563360B2 (ja) 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US10166777B2 (en) * 2016-04-21 2019-01-01 Xerox Corporation Method of forming piezo driver electrodes
FR3052298B1 (fr) * 2016-06-02 2018-07-13 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
CN106209003B (zh) * 2016-07-06 2019-03-22 中国科学院上海微系统与信息技术研究所 利用薄膜转移技术制备薄膜体声波器件的方法
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
US10790802B2 (en) 2018-06-15 2020-09-29 Resonant Inc. Transversely excited film bulk acoustic resonator using rotated Y-X cut lithium niobate
US10637438B2 (en) 2018-06-15 2020-04-28 Resonant Inc. Transversely-excited film bulk acoustic resonators for high power applications
US11323096B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator with periodic etched holes
US11146232B2 (en) 2018-06-15 2021-10-12 Resonant Inc. Transversely-excited film bulk acoustic resonator with reduced spurious modes
US11936358B2 (en) 2020-11-11 2024-03-19 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with low thermal impedance
US11996827B2 (en) 2018-06-15 2024-05-28 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with periodic etched holes
US11509279B2 (en) 2020-07-18 2022-11-22 Resonant Inc. Acoustic resonators and filters with reduced temperature coefficient of frequency
US11206009B2 (en) 2019-08-28 2021-12-21 Resonant Inc. Transversely-excited film bulk acoustic resonator with interdigital transducer with varied mark and pitch
US11323089B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Filter using piezoelectric film bonded to high resistivity silicon substrate with trap-rich layer
US20210328574A1 (en) 2020-04-20 2021-10-21 Resonant Inc. Small transversely-excited film bulk acoustic resonators with enhanced q-factor
US11929731B2 (en) 2018-02-18 2024-03-12 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with optimized electrode mark, and pitch
US20220116015A1 (en) 2018-06-15 2022-04-14 Resonant Inc. Transversely-excited film bulk acoustic resonator with optimized electrode thickness, mark, and pitch
US10756697B2 (en) 2018-06-15 2020-08-25 Resonant Inc. Transversely-excited film bulk acoustic resonator
US11323090B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator using Y-X-cut lithium niobate for high power applications
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
EP3771099B1 (en) * 2018-03-20 2024-04-03 NGK Insulators, Ltd. Bonded body of piezoelectric material substrate and supporting substrate
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR3079345B1 (fr) 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence
US11967945B2 (en) 2018-06-15 2024-04-23 Murata Manufacturing Co., Ltd. Transversly-excited film bulk acoustic resonators and filters
US11949402B2 (en) 2020-08-31 2024-04-02 Murata Manufacturing Co., Ltd. Resonators with different membrane thicknesses on the same die
US11349450B2 (en) 2018-06-15 2022-05-31 Resonant Inc. Symmetric transversely-excited film bulk acoustic resonators with reduced spurious modes
US11264966B2 (en) 2018-06-15 2022-03-01 Resonant Inc. Solidly-mounted transversely-excited film bulk acoustic resonator with diamond layers in Bragg reflector stack
US11201601B2 (en) 2018-06-15 2021-12-14 Resonant Inc. Transversely-excited film bulk acoustic resonator with multiple diaphragm thicknesses and fabrication method
US11146238B2 (en) 2018-06-15 2021-10-12 Resonant Inc. Film bulk acoustic resonator fabrication method
US11323091B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator with diaphragm support pedestals
US11374549B2 (en) 2018-06-15 2022-06-28 Resonant Inc. Filter using transversely-excited film bulk acoustic resonators with divided frequency-setting dielectric layers
US11728785B2 (en) 2018-06-15 2023-08-15 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US11901878B2 (en) 2018-06-15 2024-02-13 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators with two-layer electrodes with a wider top layer
US10797675B2 (en) 2018-06-15 2020-10-06 Resonant Inc. Transversely excited film bulk acoustic resonator using rotated z-cut lithium niobate
US11888463B2 (en) 2018-06-15 2024-01-30 Murata Manufacturing Co., Ltd. Multi-port filter using transversely-excited film bulk acoustic resonators
US11171629B2 (en) 2018-06-15 2021-11-09 Resonant Inc. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US10826462B2 (en) 2018-06-15 2020-11-03 Resonant Inc. Transversely-excited film bulk acoustic resonators with molybdenum conductors
US11916539B2 (en) 2020-02-28 2024-02-27 Murata Manufacturing Co., Ltd. Split-ladder band N77 filter using transversely-excited film bulk acoustic resonators
US11996822B2 (en) 2018-06-15 2024-05-28 Murata Manufacturing Co., Ltd. Wide bandwidth time division duplex transceiver
US11228296B2 (en) 2018-06-15 2022-01-18 Resonant Inc. Transversely-excited film bulk acoustic resonator with a cavity having a curved perimeter
US11996825B2 (en) 2020-06-17 2024-05-28 Murata Manufacturing Co., Ltd. Filter using lithium niobate and rotated lithium tantalate transversely-excited film bulk acoustic resonators
US12009798B2 (en) 2018-06-15 2024-06-11 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators with electrodes having irregular hexagon cross-sectional shapes
US11349452B2 (en) 2018-06-15 2022-05-31 Resonant Inc. Transversely-excited film bulk acoustic filters with symmetric layout
US11909381B2 (en) 2018-06-15 2024-02-20 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators with two-layer electrodes having a narrower top layer
US11323095B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Rotation in XY plane to suppress spurious modes in XBAR devices
US11329628B2 (en) 2020-06-17 2022-05-10 Resonant Inc. Filter using lithium niobate and lithium tantalate transversely-excited film bulk acoustic resonators
US11876498B2 (en) 2018-06-15 2024-01-16 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with multiple diaphragm thicknesses and fabrication method
US10998882B2 (en) 2018-06-15 2021-05-04 Resonant Inc. XBAR resonators with non-rectangular diaphragms
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
KR20200030478A (ko) * 2018-09-12 2020-03-20 스카이워크스 글로벌 피티이. 엘티디. 벌크 음향파 공진기를 위한 리세스 프레임 구조체
SG11202103906RA (en) * 2018-10-16 2021-05-28 Univ Tohoku Acoustic wave devices
DE102018131946A1 (de) * 2018-12-12 2020-06-18 RF360 Europe GmbH Dünnfilm-SAW-Vorrichtung
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
US11901873B2 (en) 2019-03-14 2024-02-13 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with partial BRAGG reflectors
CN113615083A (zh) 2019-03-14 2021-11-05 谐振公司 带有半λ介电层的横向激励的薄膜体声波谐振器
US10862454B1 (en) 2019-07-18 2020-12-08 Resonant Inc. Film bulk acoustic resonators in thin LN-LT layers
US11329625B2 (en) 2019-07-18 2022-05-10 Resonant Inc. Film bulk acoustic sensors using thin LN-LT layer
JP6771635B2 (ja) * 2019-11-21 2020-10-21 信越化学工業株式会社 複合ウェーハの製造方法
US20210273629A1 (en) 2020-02-28 2021-09-02 Resonant Inc. Transversely-excited film bulk acoustic resonator with multi-pitch interdigital transducer
US11811391B2 (en) 2020-05-04 2023-11-07 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with etched conductor patterns
US11469733B2 (en) 2020-05-06 2022-10-11 Resonant Inc. Transversely-excited film bulk acoustic resonators with interdigital transducer configured to reduce diaphragm stress
US10992282B1 (en) 2020-06-18 2021-04-27 Resonant Inc. Transversely-excited film bulk acoustic resonators with electrodes having a second layer of variable width
US11742828B2 (en) 2020-06-30 2023-08-29 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with symmetric diaphragm
US11817845B2 (en) 2020-07-09 2023-11-14 Murata Manufacturing Co., Ltd. Method for making transversely-excited film bulk acoustic resonators with piezoelectric diaphragm supported by piezoelectric substrate
CN111883647B (zh) * 2020-07-23 2021-05-25 中国科学院上海微系统与信息技术研究所 一种压电薄膜的制备方法、压电薄膜及声表面波滤波器
US11264969B1 (en) 2020-08-06 2022-03-01 Resonant Inc. Transversely-excited film bulk acoustic resonator comprising small cells
US11271539B1 (en) 2020-08-19 2022-03-08 Resonant Inc. Transversely-excited film bulk acoustic resonator with tether-supported diaphragm
US11671070B2 (en) 2020-08-19 2023-06-06 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators using multiple dielectric layer thicknesses to suppress spurious modes
US11894835B2 (en) 2020-09-21 2024-02-06 Murata Manufacturing Co., Ltd. Sandwiched XBAR for third harmonic operation
WO2022071488A1 (ja) * 2020-10-02 2022-04-07 株式会社村田製作所 弾性波装置
US11405017B2 (en) 2020-10-05 2022-08-02 Resonant Inc. Acoustic matrix filters and radios using acoustic matrix filters
US11658639B2 (en) 2020-10-05 2023-05-23 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with noncontiguous passband
US11929733B2 (en) 2020-10-05 2024-03-12 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with input and output impedances matched to radio frequency front end elements
US11476834B2 (en) 2020-10-05 2022-10-18 Resonant Inc. Transversely-excited film bulk acoustic resonator matrix filters with switches in parallel with sub-filter shunt capacitors
US11728784B2 (en) 2020-10-05 2023-08-15 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with split die sub-filters
US11405019B2 (en) 2020-10-05 2022-08-02 Resonant Inc. Transversely-excited film bulk acoustic resonator matrix filters
US11463066B2 (en) 2020-10-14 2022-10-04 Resonant Inc. Transversely-excited film bulk acoustic resonators with piezoelectric diaphragm supported by piezoelectric substrate
CN112259678B (zh) * 2020-10-19 2022-07-19 济南晶正电子科技有限公司 一种用于改善薄膜层炸裂的方法及薄膜材料
US12003226B2 (en) 2020-11-11 2024-06-04 Murata Manufacturing Co., Ltd Transversely-excited film bulk acoustic resonator with low thermal impedance
US11496113B2 (en) 2020-11-13 2022-11-08 Resonant Inc. XBAR devices with excess piezoelectric material removed
US11405020B2 (en) 2020-11-26 2022-08-02 Resonant Inc. Transversely-excited film bulk acoustic resonators with structures to reduce acoustic energy leakage
FR3116652A1 (fr) 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés
US11239816B1 (en) 2021-01-15 2022-02-01 Resonant Inc. Decoupled transversely-excited film bulk acoustic resonators
CN113810009B (zh) * 2021-09-22 2023-03-24 武汉敏声新技术有限公司 薄膜体声波谐振器及其制备方法、薄膜体声波滤波器
WO2023195513A1 (ja) * 2022-04-08 2023-10-12 株式会社村田製作所 弾性波装置及びその製造方法
CN114553163B (zh) * 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
CN117156947B (zh) * 2023-10-31 2024-02-20 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590893A (ja) * 1991-09-26 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
JPH06303073A (ja) * 1993-02-17 1994-10-28 Fujitsu Ltd 弾性表面波デバイスとその製造方法
JPH07142954A (ja) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd 圧電薄膜複合共振子およびその製造方法
FR2714200B1 (fr) * 1993-11-25 1996-12-27 Fujitsu Ltd Dispositif à onde acoustique de surface et son procédé de fabrication.
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
FR2788176B1 (fr) 1998-12-30 2001-05-25 Thomson Csf Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
EP1714317B1 (en) * 2004-01-12 2008-05-28 Eidgenössische Technische Hochschule Zürich Optical devices comprising thin ferroelectric films
JP2008048040A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 圧電薄膜共振器およびその製造方法
FR2914493B1 (fr) 2007-03-28 2009-08-07 Soitec Silicon On Insulator Substrat demontable.
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP4636292B2 (ja) * 2008-08-27 2011-02-23 株式会社村田製作所 電子部品及び電子部品の製造方法
JP4582235B2 (ja) 2008-10-31 2010-11-17 株式会社村田製作所 圧電デバイスの製造方法
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098344A (ko) * 2015-12-22 2018-09-03 소이텍 단결정 압전층의 제조 방법 및 이러한 층을 포함하는 미세전자소자, 포토닉 또는 광학 소자
KR20210087762A (ko) * 2020-01-03 2021-07-13 (주)와이솔 표면탄성파 소자 및 표면탄성파 소자의 제조방법

Also Published As

Publication number Publication date
US9508918B2 (en) 2016-11-29
JP5429200B2 (ja) 2014-02-26
KR101251031B1 (ko) 2013-04-03
JP2012005106A (ja) 2012-01-05
US8872409B2 (en) 2014-10-28
EP2388840A3 (en) 2014-03-05
CN102361061B (zh) 2015-04-29
CN102361061A (zh) 2012-02-22
EP2388840A2 (en) 2011-11-23
US20110278993A1 (en) 2011-11-17
US20150007424A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
JP5447682B2 (ja) 圧電デバイスの製造方法
JP5569537B2 (ja) 圧電デバイスの製造方法
JP6036926B2 (ja) 圧電デバイス
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP5817830B2 (ja) 圧電バルク波装置及びその製造方法
JP5796316B2 (ja) 圧電デバイスの製造方法
JP5182379B2 (ja) 複合基板の製造方法
JP5277975B2 (ja) 複合基板の製造方法
JP5277999B2 (ja) 複合基板の製造方法
JP5682201B2 (ja) 圧電デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6