KR20110111812A - 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 - Google Patents

클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 Download PDF

Info

Publication number
KR20110111812A
KR20110111812A KR1020100031079A KR20100031079A KR20110111812A KR 20110111812 A KR20110111812 A KR 20110111812A KR 1020100031079 A KR1020100031079 A KR 1020100031079A KR 20100031079 A KR20100031079 A KR 20100031079A KR 20110111812 A KR20110111812 A KR 20110111812A
Authority
KR
South Korea
Prior art keywords
data
signal
clock
clock signal
embedded
Prior art date
Application number
KR1020100031079A
Other languages
English (en)
Other versions
KR101125504B1 (ko
Inventor
전현규
문용환
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100031079A priority Critical patent/KR101125504B1/ko
Priority to US12/873,807 priority patent/US8884934B2/en
Priority to TW099130338A priority patent/TWI438747B/zh
Priority to JP2010225731A priority patent/JP5144734B2/ja
Priority to CN201010527875.9A priority patent/CN102214429B/zh
Publication of KR20110111812A publication Critical patent/KR20110111812A/ko
Application granted granted Critical
Publication of KR101125504B1 publication Critical patent/KR101125504B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디스플레이 구동 시스템에 관한 것으로서, 보다 상세하게는 데이터 신호 사이에 동일한 크기를 갖는 클럭 신호를 임베딩하여 단일 레벨 형태의 신호로 전송함에 있어서 클럭이 임베딩되는 주기를 조절하고 컨트롤 데이터 전송 던계를 2 워드(word) 이상으로 확장할 수 있도록 데이터 포맷을 구성한 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템에 관한 것이다.

Description

클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템{DISPLAY DRIVING SYSTEM USING SINGLE LEVEL SIGNALING WITH EMBEDDED CLOCK SIGNAL}
본 발명은 디스플레이 구동 시스템에 관한 것으로서, 보다 상세하게는 데이터 신호 사이에 동일한 크기를 갖는 클럭 신호를 임베딩하여 단일 레벨 형태의 신호로 전송함에 있어서 클럭이 임베딩되는 주기를 조절하고 컨트롤 데이터 전송단계를 2 워드(word) 이상으로 확장할 수 있도록 데이터 포맷을 구성한 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템에 관한 것이다.
근래에 디지털 가전기기 시장의 성장과 개인용 컴퓨터 및 개인 휴대 통신 단말기의 지속적인 보급 증가로 인하여, 이러한 기기들의 최종 출력 장치 중 하나인 디스플레이 장치들의 경량화와 저전력화가 요구되고, 이러한 요구들을 구현하기 위한 기술들이 지속적으로 제안되고 있다. 그에 따라 종래의 CRT(Cathode Ray Tube)를 대체하는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), OLED(Organic Electro-Luminescence Display) 등과 같은 평판 디스플레이 장치들이 개발되어 보급되고 있다.
이러한 평판 디스플레이 장치들은, 수신된 화상 데이터를 디스플레이 하는데 사용되는 패널을 구동하기 위해 화상 데이터를 처리하고 타이밍 제어 신호를 생성하는 타이밍 컨트롤러(Timing Controller)와, 이러한 타이밍 컨트롤러에서 전송되는 화상 데이터와 타이밍 제어 신호를 사용하여 패널을 구동하는 컬럼 구동부와 로우 구동부를 포함한다.
특히, 근래에는 전자기파 간섭(EMI)을 적게 유발하면서도 고속으로 데이터를 전송할 수 있는 mini-LVDS(Low Voltage Differential Signaling) 방식과 RSDS(Reduced Swing Differential Signaling) 방식 등의 차동 신호 전송 방식의 이용이 증가하고 있다.
도 1은 종래의 mini-LVDS 방식에서 데이터 차동신호와 클럭 차동신호의 전송을 나타내는 도면이고, 도 2는 종래의 RSDS 방식에서 데이터 차동신호와 클럭 차동신호의 전송을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 이와 같이 근래에 이용되는 mini-LVDS 방식이나 RSDS 방식들은 원하는 대역폭을 지원하기 위해 타이밍 컨트롤러(10)에 연결된 하나 이상의 데이터 차동 신호선과 그 데이터 신호에 동기된 별도의 클럭 차동 신호선을 구비하고, 이러한 데이터 신호선과 클럭 신호선을 각 컬럼 구동부(20)들이 공유하는 멀티 드롭 (Multi-Drop) 방식을 채택하고 있다.
이러한 멀티 드롭 방식은 해상도에 따른 출력 수, 즉, 컬럼 구동부의 개수에 상관없이 타이밍 컨트롤러를 이용할 수 있는 장점이 있으나, 각 컬럼 구동부들로 데이터 차동 신호와 클럭 차동 신호가 분리 공급되는 지점에서 발생되는 임피던스 부정합(Impedance Mismatch)으로 인하여 반사파에 의한 신호 왜곡이 발생하고, 전자기파 간섭(EMI)이 커지는 문제점을 갖고 있으며, 클럭 차동 신호에 걸리는 큰 부하로 인하여 동작 속도가 제한되는 문제점이 있었다.
이러한 멀티 드롭 방식에서의 문제점을 극복하기 위해, 데이터 차동 신호와 클럭 차동 신호들이 각 컬럼 구동부에 별도로 공급되는 PPDS (Point-to-Point Differential Signaling) 전송 방식이 제안되었다.
도 3은 종래의 PPDS 방식에서 독립적인 데이터 신호선을 통한 데이터 차동 신호의 전송을 나타내는 도면이고, 도 4는 종래의 PPDS 방식에서 변형된 체인 형태의 클록 차동 신호의 전송을 나타내는 도면이다.
도 3을 참조하면, PPDS는 타이밍 컨트롤러(10)와 하나의 컬럼 구동부(20) 사이에 독립적인 데이터 라인이 형성되어 데이터 차동 신호가 각 컬럼 구동부 마다 별도로 공급되므로, 상기 멀티 드롭 방식에서 발생 가능한 임피던스 부정합과, 전자기파 간섭(EMI), 및 클럭 차동 신호의 과부하 문제를 극복할 수 있게 된다.
이러한 PPDS는 고속의 클록 신호가 요구되는데, 도 3에 도시된 PPDS의 경우 클럭 차동 신호를 공유하는 형태로 구성되어 클럭 차동 신호의 부하가 매우 클 경우 동작 속도가 제한되었다. 그에 따라, 도 4에 도시된 바와 같이, 체인 형태로 각 컬럼 구동부(20)에 클록신호를 공급하는 방식이 이용되는데, 이 경우 각 컬럼 구동부 사이에서 발생되는 클록의 딜레이에 의해 데이터 샘플링이 제대로 이루어지지 않는 문제점이 있었다.
또한, 이러한 PPDS 전송 방식은 디스플레이 장치가 대형화되고, 고해상도를 추구함에 따라 컬럼 구동부의 개수가 증가하게 되면서, 데이터 및 클럭 신호선의 개수가 동일한 비율로 증가하게 되어 전체 신호선의 연결이 복잡해지고 비용 상승의 원인이 되는 문제점이 있었다.
도 5는 개선된 인트라 패널 인터페이스(AiPi : Advanced Intra-Panel Interface) 전송 방식을 나타내는 도면이다.
도 5을 참조하면, 데이터와 클럭 신호가 멀티 레벨로 구별되며, 타이밍 컨트롤러에서 이와 같이 구별된 클럭 신호가 임베딩된 데이터 차동신호를 독립된 각 신호선에 의해 컬럼 구동부로 전송함으로써, 신호선의 개수를 현저히 줄이고, 전자기파 간섭(EMI)을 줄이며, 신호선의 개수가 감소함에 반하여 패널의 동작 속도와 해상도는 증가함으로 인해 고속 신호 전달 과정에서 데이터와 클럭 신호 사이에 발생하는 스큐(skew)나 상대 지터(jitter) 등의 문제점을 해결하기 위한 개선된 인트라 패널 인터페이스가 근래에 제안되었다.
그러나 근래의 AiPi 전송 방식은 데이터에 클럭 신호를 임베딩하여 전송하여 신호선의 개수를 줄이며 전송선로에서의 데이터와 클럭 신호 사이의 스큐 문제를 해결할 수 있으나, 임베딩된 클럭 신호를 데이터 신호보다 큰 레벨이나 작은 레벨로 이루어진 멀티 레벨의 신호를 전송하므로, 전송 신호의 레벨을 최소화시킬 수 없게 되며 전자기파 간섭(EMI)의 감소효율이 미미하게 되는 문제점이 있었다.
이와 같이 최근의 타이밍 컨트롤러와 컬럼 구동부 사이의 고속 데이터 전송을 위한 인터페이스 경향은 데이터 차동 신호와 클럭 차동 신호를 전송하는 신호선의 개수를 줄이고 전자파 간섭(EMI)을 최소화하는 것이며, 이와 더불어 신호선 사이의 스큐, 상대 지터 등의 문제를 해결할 수 있는 새로운 인터페이스가 요구되고 있다.
이러한 요구에 따라 본 출원인은 2008년 10월 20일 자로 출원한 특허출원 제 2008-0102492호에서 타이밍 컨트롤러에서 데이터 신호 사이에 동일한 크기를 갖는 클럭 신호를 임베딩하여 독립된 데이터 신호선을 통해 단일 레벨 신호의 형태로 각 컬럼 구동부에 공급하고, 각 컬럼 구동부에서 클럭 신호를 복원하여 데이터를 샘플링한 후 패널에 화상 데이터를 출력함으로써 데이터 전송 속도를 최대화하면서 전송 신호 레벨 및 임베딩되는 클럭 신호의 주파수를 최소화할 수 있는 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템을 개시한 바 있다.
그러나 클럭신호를 임베딩하는 주기가 RGB 데이터와 연관되어 있으나 RGB 데이터의 비트 크기(bit-depth)가 증가하거나 데이터 전송률이 증가할수록 내부 간섭에 의한 영향이 심화되어 입력신호의 지터가 커지므로, 수신부의 클럭 복원회로에서 복원한 클럭 신호와 데이터에 임베딩된 클럭신호의 위상을 비교하기 어려운 문제가 있었다.
한편, 클럭 훈련 구간과 데이터 구간 사이의 컨트롤 데이터 전송구간(configuration 구간)에서는 최대 RGB 데이터 크기 만큼의 컨트롤 데이터를 전송할 수 있는데, 클럭 신호가 임베딩되는 주기가 데이터의 크기보다 작아지거나 데이터의 크기보다 더 많은 컨트롤 데이터를 전송해야 하는 경우에는 컨피규레이션(configuration)을 구성할 수 없는 한계가 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 데이터 신호 사이에 동일한 크기를 갖는 클럭 신호를 임베딩하여 단일 레벨 형태의 신호로 전송함에 있어서 클럭이 임베딩되는 주기를 조절하고 TR-비트에 의해 구별되는 컨트롤 데이터 전송 단계를 2 워드(word) 이상으로 확장할 수 있도록 데이터 포맷을 구성한 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템을 제공함에 있다.
그에 따라 수신부에서 복원한 클럭 신호와 데이터에 임베딩된 클럭 신호의 위상을 용이하게 비교할 수 있고 RGB 데이터의 크기보다 더 많은 컨트롤 데이터를 전송할 수 있으며, 컨트롤 데이터가 전송되는 시점을 조절할 수 있는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템을 제공함에 있다.
상기 과제를 이루기 위한 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템은, 데이터 신호를 수신하는 수신부와, 데이터 신호를 처리하여 출력하는 데이터 처리부와, 클럭 신호 및 타이밍 제어 신호를 생성하는 클럭 생성부와, 상기 데이터 신호와 클럭 신호 및 타이밍 제어신호를 전송하는 송신부가 구비된 타이밍 제어부; 및 디스플레이 패널에 게이트 신호를 순차 주사하는 로우 구동부와, 신호선을 통해 상기 송신부에서 전송된 신호를 수신하여 디스플레이 패널로 공급하고 상기 송신부에서 전송된 신호의 수신 가능 여부를 확인할 수 있는 신호를 상기 타이밍 제어부에 전달하는 컬럼 구동부가 구비된 패널 구동부를 포함하고, 상기 타이밍 제어부는, 상기 데이터 신호 사이에 상기 클럭 신호를 동일한 크기로 임베딩하여 단일 레벨의 전송 데이터로 변환하여 출력하는 구동부를 상기 송신부내에 더 포함하고, 상기 전송 데이터는 클럭훈련 전송단계, 컨트롤 데이터 전송단계 및 화상데이터 전송단계로 구별되어 상기 컬럼 구동부로 전송되는 것을 특징으로 한다.
본 발명에 따른 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템은 클럭이 임베딩되는 주기를 RGB 데이터의 비트 크기에 무관하게 조절함으로써 수신부에서 복원한 클럭 신호와 데이터에 임베딩된 클럭 신호의 위상을 용이하게 비교할 수 있으며, TR-비트로 구별되는 컨트롤 데이터 전송구간인 컨피규레이션을 2 워드 이상으로 확장하는 것이 가능하여 RGB 데이터의 크기보다 더 많은 컨트롤 데이터를 전송할 수 있으며, 특정 컨트롤 데이터의 전송 시점을 조절할 수 있는 장점이 있다.
또한, 본 발명은 컬럼 구동부의 수신 가능여부를 확인할 수 있는 신호를 출력함으로써, 컬럼 구동부의 수신부가 노이즈 등에 의해 비정상적인 상태가 되어 정상적인 데이터를 수신할 수 없을 때에는 컬럼 구동부의 상태를 타이밍 제어부에 송신하여 클럭 훈련 신호를 송신할 것을 요구함으로써 수신부에서 정상적으로 데이터를 수신할 수 있는 효과가 있다.
도 1은 종래 LVDS 방식에서 데이터 차동신호와 클럭 차동신호의 전송을 나타내는 구성도이다.
도 2는 종래 RSDS 방식에서 데이터 차동신호와 클럭 차동신호의 전송을 나타내는 구성도이다.
도 3은 종래 PPDS 방식에서 독립적인 데이터 신호선을 통한 데이터 차동신호의 전송을 나타내는 구성도이다.
도 4는 종래 PPDS 방식에서 변형된 체인 형태의 클럭 차동신호의 전송을 나타내는 구성도이다.
도 5는 종래의 AiPi 전송 방식을 나타내는 구성도이다.
도 6은 본 발명에 따른 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템의 구성도이다.
도 7은 본 발명에 따라 클럭 신호와 데이터 신호가 단일 레벨 신호로 이루어진 전송 데이터를 단일 신호선으로 전송하는 것을 나타내는 개략도이다.
도 8은 본 발명에 따라 클럭 신호가 데이터 신호 사이에 동일한 레벨로 임베딩된 CED 신호의 프로토콜 방식을 나타내는 예시도이다.
도 9는 본 발명에 따라 클럭 신호가 데이터 신호 사이에 동일한 레벨로 임베딩된 CED 신호의 프로토콜과 기존의 디지털 RGB 인터페이스의 관계를 나타내는 예시도이다.
도 10은 본 발명에 따라 클럭훈련 데이터 전송 단계에서의 전송되는 CED 신호의 예시도이다.
도 11는 본 발명에 따라 데이터 전송 단계에서의 클럭 신호가 데이터 신호 사이에 동일한 레벨로 임베딩된 CED 신호의 예시도이다.
도 12는 본 발명에 따라 데이터 전송 단계에서의 클럭 신호가 데이터 신호 사이에 동일한 레벨로 임베딩된 CED 신호의 또 다른 예시도이다.
도 13은 본 발명에 따른 클럭 신호가 임베딩된 데이터 전송 방식을 사용하는 디스플레이 구동 시스템의 프로토콜에 따라 전송되는 CED 신호의 실시 예를 나타내는 도면이다.
도 14는 본 발명에 따른 클럭 신호가 임베딩된 데이터 전송 방식을 사용하는 디스플레이 구동 시스템의 프로토콜에서 컨트롤 데이터 전송 단계가 2 워드 이상의 컨트롤 데이터의 전송으로 확장된 것을 나타내는 도면이다.
도 15는 본 발명에 따른 클럭 신호가 임베딩된 데이터 전송 방식을 사용하는 디스플레이 구동 시스템에서의 타이밍 제어부를 나타내는 도면이다.
도 16은 본 발명에 따른 클럭 신호가 임베딩된 데이터 전송 방식을 사용하는 디스플레이 구동 시스템에서의 컬럼 구동부를 나타내는 도면이다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 6은 본 발명에 따른 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템의 구성도이며, 도 7은 본 발명에 따라 클럭 신호와 데이터 신호가 단일 레벨 신호로 이루어진 전송 데이터를 단일 신호선으로 전송하는 것을 나타내는 개략도이다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템은, LVDS 데이터 신호를 수신하고 클럭 신호를 상기 데이터 신호 사이에 동일한 크기로 임베딩하여 단일 레벨의 전송 데이터로 전송하는 타이밍 제어부(100)와, 상기 전송 데이터를 수신하고 클럭훈련 데이터 전송단계 동안 복원한 수신 클럭 신호를 이용하여 클럭 신호와 데이터 신호를 구별하고 샘플링하여 디스플레이 패널(300)로 전송하는 패널 구동부(200)를 포함하여 구성된다.
이때, 상기 패널 구동부(200)는 디스플레이 패널(300)에 게이트 신호(G1 내지 GM)를 순차 주사하는 로우 구동부(210)와, 디스플레이하고자 하는 소스 신호(S1 내지 SN)를 공급하는 컬럼 구동부(220)로 구성된다.
그에 따라, 상기 타이밍 제어부(100)는 하나의 신호선을 이용하여 상기 데이터 신호 사이에 클럭 신호가 동일한 레벨로 임베딩된 하나의 차동 쌍(Differential pair)인 CED (Clock Embedded Data) 신호만을 패널 구동부(200)의 컬럼 구동부(220)로 전송하게 된다.
상기 컬럼 구동부(220)는 입력된 CED 신호로부터 내부적으로 클럭을 복원하게 되는데 초기 상태에 복원된 클럭 신호가 불안정할 때는 LOCK 신호를 "L"상태로 출력하다가 복원된 클럭 신호가 안정적으로 동작하는 경우 LOCK 신호를 "H"상태로 출력하게 된다. 또한, 상기 컬럼 구동부 (220)는 인근 컬럼 구동부(220)로부터 LOCK 신호를 입력받아 별도의 논리 소자를 이용하여 자신의 내부 LOCK 신호와 조합하여 외부로 LOCK 신호를 출력하게 된다. 따라서, 상기 각 컬럼 구동부(220)로부터 출력된 LOCK 신호들(LOCK1~LOCK7)은 인근 컬럼 구동부(220)로 순차적으로 전달되어 최종적으로 상기 타이밍 제어부(100)에게 LOCK 신호(LOCK8)가 전달됨으로써 상기 타이밍 제어부(100)는 자신과 연결된 모든 컬럼 구동부(220)로부터 출력된 LOCK 신호 정보를 알 수 있게 된다.
한편 상기 각 컬럼 구동부(220)의 LOCK 신호(LOCK1~LOCKN-1)들이 도 6 내지 7과 같이 순차적으로 연결되는 대신 개별적으로 상기 타이밍 제어부(100)로 전달될 수도 있다.
도 8 내지 도 9를 참고하면, 본 발명에 따른 클럭 신호가 임베딩된 데이터 전송 방식의 프로토콜은 클럭훈련 데이터 전송 단계 (S100), 컨트롤 데이터 전송 단계 (S200), 화상 데이터 전송 단계 (S300)로 구성된다.
클럭훈련 데이터 전송단계(S100)에서 상기 타이밍 제어부(100)는 클럭 형태로 구성된 데이터를 전송하고 상기 컬럼 구동부(220)는 내부적으로 복원하는 클럭 신호와 동기화를 수행한다. 상기 타이밍 제어부(100)는 클럭훈련 데이터를 전송하는 중에, 상기 LOCK8 신호를 통하여 상기 컬럼 구동부(220)들이 복원한 클럭 신호가 안정화되었는지 여부를 계속 모니터링하고 상기 LOCK8 신호가 "H"상태로 가게 되면 소정의 시간이 경과한 후 클럭 훈련 데이터 전송단계를 종료하고, 컨트롤 데이터 전송단계(S200)로 상태 천이를 하게 된다.
컨트롤 데이터 전송단계(S200)에서 상기 타이밍 제어부(100)는 클럭 훈련 데이터와 화상 데이터를 구별할 수 있는 컨트롤 데이터를 전송하게 된다.
이후 컨트롤 데이터 전송단계가 종료되었는지 여부를 판단하고 컨트롤 데이터 전송단계 이후에 전송되는 데이터는 무조건 화상데이터로 인식하여 화상데이터 전송단계(S300)를 수행한다. 이후 화상데이터의 전송이 완료되면 다시 클럭 훈련 데이터 전송단계(S100)를 수행하여 데이터 전송을 계속한다.
도 9는 기존의 Digital RGB Interface와 본 발명에 따른 프로토콜과의 관계를 나타내는 개략도이다. DE(Data Enable) 신호가 "H(Logic-High)"인 구간은 유효 화상 데이터가 전송되는 구간으로 화상 데이터 전송 단계가 수행되며, DE 신호가 "L(Logic-Low)"인 구간은 유효 화상 데이터가 전송되지 않는 구간으로 클럭훈련 데이터 전송 단계와 컨트롤 데이터 전송 단계가 수행된다.
유효 화상 데이터가 전송되지 않는 구간인 DE 신호가 "L"인 구간은 수직블랭크(Vertical Blank) 구간과 수평블랭크(Horizontal Blank) 구간으로 나누어진다.
수직블랭크(Vertical Blank) 구간은 화상 데이터 전송 시 화면(frame)이 전환되는 부분에서 유효 화상 데이터가 전송되지 않는 구간을 의미하고, 수평블랭크(Horizontal Blank) 구간은 화상 데이터 전송 시 하나의 화면 내에서 하나의 주사선(line)과 그 다음 주사선 사이에 유효 화상 데이터가 전송되지 않는 구간을 의미한다. 각각의 구간에서는 수직동기신호(VSYNC) 또는 수평동기신호(HSYNC)가 "L(Logic-Low)"이 된다. 또한 하나의 수직동기신호(VSYNC) 내에는 하나 이상의 수평동기신호(HSYNC)가 들어갈 수 있다.
도 10 및 도 11은 본 발명에 따라 타이밍 제어부(100)와 컬럼 구동부(220) 사이의 인터페이스에 사용될 수 있는 데이터 신호에 대한 예시도이다. 클럭훈련 데이터, 컨트롤 데이터, 화상 데이터는 도 10에 도시된 바와 같이 데이터 신호들 사이에 클럭 신호가 삽입되고, 삽입된 클럭 신호의 천이 시점을 나타내기 위해 데이터 신호와 클럭 신호 사이에 더미(Dummy) 신호를 삽입하여 구성된다. 클럭 신호의 천이 시점은 라이징 또는 폴링 에지로 구성될 수 있다. 또한, 도 11에 도시된 바와 같이 더미 신호와 클럭 신호는 회로 설계를 용이하게 하기 위해 2-bit 이상으로 신호의 폭을 더 넓게 가변 할 수도 있다. 도 12는 클럭훈련 데이터 전송 단계에서 전송되는 데이터 신호에 대한 일예의 예시도로서, 클럭훈련 데이터는 클럭 신호가 진폭 변조 (Pulse Width Modulation, PWM) 형태의 데이터 사이에 임베딩되어 구성된다.
상기 클럭 신호가 임베딩된 데이터 전송 방식의 프로토콜에 따른 본 발명의 디스플레이 시스템의 동작은 다음과 같다.
타이밍 제어부(100)는 화상 데이터를 전송하기 전에 먼저 클럭훈련 데이터를 전송함으로써 클럭훈련 데이터 전송 단계를 시작한다. 클럭훈련 데이터 전송 단계 동안 전송되는 신호는 컬럼 구동부 내의 수신부에서의 클럭 복원을 원활하게 하기 위한 데이터 신호이다.
컨트롤 데이터 전송 단계에서는 타이밍 제어부는 컬럼 구동부를 제어하기 위한 컨트롤 데이터를 전송한다. 또한, 상기 클럭훈련 데이터 전송 단계와 상기 컨트롤 데이터 전송 단계를 구별하기 위해 클럭 신호가 임베딩되는 컨트롤 데이터에 별도의 TR 비트가 삽입된다.
상기 클럭 신호가 데이터에 임베딩되는 주기 이상의 길이를 가진 컨트롤 데이터를 전송하기 위해 상기 TR 비트를 복수개 삽입함으로써 컨트롤 데이터 전송구간의 길이를 1워드 또는 2워드 이상으로 확장할 수 있다.
예를 들면, 도 13과 같이 클럭훈련 데이터 전송 단계 이후 전송되는 컨트롤 데이터가 하나의 워드만으로 구성되어 있을 때, 컨트롤 데이터에서 클럭 신호(CK) 이후에 전송되는 첫 번째 데이터 비트(TR 비트)의 값이 "L(low)"이면 컨트롤 데이터로 인식하고, 컨트롤 데이터 이후의 두 번째 데이터부터는 화상 데이터가 입력되는 것으로 인식하게 된다.
한편, 도 14와 같이 컨트롤 데이터가 복수개의 워드로 구성되어 있을 경우, 클럭훈련 데이터 전송 단계 이후 전송되는 컨트롤 데이터를 이루는 각 워드의 첫 번째 데이터 비트(TR 비트)를 관찰하여 해당 비트의 값이 "L"이면, 컨트롤 데이터의 첫 번째 워드로 인식하고 이 후 입력되는 컨트롤 데이터의 첫 번째 데이터 비트를 관찰하여 해당 비트의 값이 계속 "L"의 값이면, 컨트롤 데이터의 연속된 워드로 인식하며, 만약 해당 비트의 값이 "H"의 값이면 컨트롤 데이터의 마지막 워드로 인식하여 이후 전송되는 워드는 화상 데이터가 전송되는 것으로 인식하게 된다.
만약, 클럭훈련 데이터 전송 단계 이후 전송되는 컨트롤 데이터의 워드 개수가 정해져 있다면 컨트롤 데이터를 구성하는 각 워드의 첫 번째 데이터 비트를 관찰하여 미리 정해진 개수만큼 컨트롤 데이터 워드를 인식하고, 이후 전송되는 워드는 화상 데이터가 전송되는 것으로 구현할 수도 있다.
즉, 클럭 훈련 신호와 컨트롤 데이터를 구별하기 위해 컨트롤 데이터의 첫 번째 워드에 삽입되는 첫 번째 데이터 비트(TR비트)의 값을 미리 정해진 값으로 지정하여 클럭훈련 데이터 전송단계가 종료되었는지 여부를 판단할 수 있으며, 또한 컨트롤 데이터와 화상 데이터를 구별하기 위해 컨트롤 데이터를 구성하는 복수개의 워드 중 마지막 워드의 첫 번째 데이터 비트의 값을 미리 정해진 값으로 지정하여 컨트롤 데이터 전송 단계가 종료되었는지 여부를 판단하며, 이후 화상 데이터 전송 단계가 시작됨을 인식할 수 있다. 이러한 각 단계를 구별하는 데이터 비트(TR비트)는 1개 이상의 데이터 비트로 미리 정해진 데이터 패턴으로 구성할 수 있다.
화상 데이터 전송 단계에서는 RGB 형태로 표시된 화상 데이터를 전송한다. 화상데이터에는 클럭 신호가 데이터에 임베딩되는 주기에 따라 하나의 RGB 픽셀 데이터 마다 클럭 신호가 임베딩될 수도 있고 RGB 픽셀을 구성하는 각 서브 픽셀(Sub-Pixel)마다 클럭 신호가 임베딩될 수도 있으며, RGB 픽셀 구성과 무관하게 클럭 신호가 임베딩될 수도 있다.
화상 데이터의 전송이 끝나고 다시 클럭 훈련이 시작되었을 때 수신부에서는 그 신호가 화상 데이터인지 클럭훈련 데이터인지를 구별하기 위해 카운터 회로를 이용하여 화상 데이터의 개수를 파악한다. 즉, 상기 데이터 수신부는 각 데이터를 샘플링 하는데 이용된 상기 수신 클럭 신호의 개수 또는 화상 데이터에 임베딩된 클럭의 개수를 파악하여 데이터의 갯수를 확인함으로써 화상데이터 전송구간이 종료되고 새로운 클럭훈련 데이터 전송 단계가 시작되었는지 여부를 확인함으로써, 이를 구별하기 위한 별도의 전송 단계 또는 별도의 신호를 필요하지 않는다.
도 15는 상기 타이밍 제어부의 구성도를 나타낸 것이다. 상기 타이밍 제어부(100)는 디스플레이 하고자 하는 화상 데이터를 수신하는 수신부(110)와, 상기 수신된 화상 데이터를 일시 저장하고 프로토콜에 따라 클럭훈련 데이터, 컨트롤 데이터, 화상 데이터 등의 클럭이 임베딩된 데이터를 출력하는 데이터 처리부(120)와, 클럭훈련 데이터, 컨트롤 데이터, 화상 데이터 등의 프로토콜에 따른 전송 단계별 데이터를 직렬화하기 위해 필요한 직렬화된 클럭 신호 (P2S_CLK)를 생성하는 클럭 생성부(130), 및 상기 데이터 처리부에서 출력되는 클럭이 임베딩된 데이터를 입력받아 상기 클럭 생성부(130)에서 출력되는 상기 직렬화된 클럭 신호에 맞추어 직렬화하여 송신하는 송신부(140)를 포함하여 구성된다.
상기 송신부(140)는 상기 데이터 처리부(120)에서 출력된 클럭이 임베딩된 데이터 신호 즉 클럭훈련 데이터, 컨트롤 데이터 및 화상 데이터를 수신하여 각 컬럼 구동부로 전송할 데이터를 분배하는 데이터 분배부(141)와, 상기 데이터 분배부(141)에서 분배된 데이터를 상기 클럭 생성부(130)에서 생성된 상기 직렬화된 클럭 신호를 이용하여 직렬 데이터로 변환하는 병렬-직렬 변환부(142) 및 클럭이 임베딩된 전송 데이터(CED)를 각 컬럼 구동부(220)로 전송하는 구동부(143)를 포함하여 구성된다.
이때, 상기 타이밍 제어부(100)는 상기 병렬-직렬 변환부(142)에서 직렬화된 데이터 신호를 포함하는 전송 데이터를 하나 이상의 컬럼 구동부를 포함하는 패널 구동부로 전달하게 된다.
도 16은 상기 컬럼 구동부(220)의 구성도를 나타낸 것이다.
도 16에 도시된 바와 같이 상기 컬럼 구동부(220)는 상기 타이밍 제어부(100)로부터 전송된 데이터를 수신하는 데이터 수신부(230), 상기 데이터 수신부(230)에서 수신된 컨트롤 데이터에 포함되는 제어 정보에 따라서 화상 데이터를 순차적으로 저장하는 데이터 래치(240)와 상기 데이터 래치(240)에 저장된 화상 데이터의 값에 따라 패널을 구동하는 디지털 아날로그 변환기 (Digital-to-Analog Converter)(250)으로 구성된다.
이때 상기 데이터 수신부(230)는 상기 타이밍 제어부(100)로부터 전송된 클럭이 임베딩된 데이터로부터 임베딩된 클럭 신호를 복원하는 클럭 복원부(232)와, 상기 클럭 복원부(232)로부터 복원된 수신 클럭 신호(S2P_CLK)들을 이용하여 컨트롤 데이터 및 화상 데이터를 샘플링하는 직렬-병렬 변환부(231)를 포함하여 구성된다.
상기 클럭 복원부(232)에서는 지연 동기 루프(DLL : Delay Locked Loop) 또는 위상 동기 루프(PLL : Phase Locked Loop)를 이용하여 임베딩된 클럭 신호를 복원하여 수신 클럭 신호(S2P_CLK)를 생성하게 되며, 타이밍 제어부(100) 또는 패널 구동부(200)내의 다른 컬럼 구동부(220)로부터 입력받은 LOCKI 신호가 "H"상태가 된 후 클럭훈련 데이터 전송 단계 동안 전송되는 CED 신호에 따라 데이터 샘플링에 사용할 수신 클럭 신호를 복원하게 되며, 수신 클럭 신호가 안정화되면 LOCKO 신호를 "H" 상태로 출력하게 된다.
이와 같이, 본 발명은 클럭을 데이터 사이에 임베딩하는 주기를 RGB 데이터의 비트 크기에 무관하게 조절함으로써 수신부에서 복원한 클럭 신호와 데이터에 임베딩된 클럭 신호의 위상을 용이하게 비교할 수 있으며, 컨트롤 데이터 전송단계를 2 워드 이상으로 확장하는 것이 가능하여 RGB 데이터의 크기보다 더 많은 컨트롤 데이터를 자유롭게 전송할 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (19)

  1. 디스플레이 구동 시스템에 있어서,
    데이터 신호를 수신하는 수신부와, 데이터 신호를 처리하여 출력하는 데이터 처리부와, 클럭 신호 및 타이밍 제어신호를 생성하는 클럭 생성부와, 상기 데이터 신호와 클럭 신호 및 타이밍 제어신호를 전송하는 송신부가 구비된 타이밍 제어부; 및
    디스플레이 패널에 게이트 신호를 순차 주사하는 로우 구동부와, 신호선을 통해 상기 송신부에서 전송된 데이터 신호를 수신하여 디스플레이 패널을 구동하는 컬럼 구동부가 구비된 패널 구동부를 포함하고,
    상기 타이밍 제어부는,
    상기 데이터 신호 사이에 상기 클럭 신호를 동일한 크기로 임베딩하여 단일 레벨의 전송 데이터로 변환하여 출력하는 구동부를 상기 송신부내에 더 포함하고,
    상기 전송 데이터는 클럭훈련 데이터 전송단계, 컨트롤 데이터 전송단계 및 화상데이터 전송단계으로 구별되어 상기 컬럼 구동부로 전송되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  2. 제1항에 있어서, 상기 클럭 신호는
    상기 데이터 신호의 하나의 RGB 픽셀의 데이터 신호 마다 임베딩되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  3. 제1항에 있어서, 상기 클럭 신호는
    상기 데이터 신호의 하나의 RGB 픽셀의 절반에 해당하는 데이터 신호 마다 임베딩되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  4. 제1항에 있어서, 상기 클럭 신호는
    상기 RGB 픽셀을 구성하는 각각의 서브 픽셀 마다 임베딩되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  5. 제2항 내지 제4항 중 어느 하나의 항에 있어서, 상기 타이밍 제어부는,
    상기 클럭훈련 데이터, 컨트롤 데이터 및 화상 데이터 신호 사이에 상기 임베딩되는 클럭 신호의 천이 시점(라이징 에지 또는 폴링 에지)를 나타내기 위해 클럭 신호와 더미 신호를 추가하여 직렬화하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  6. 제5항에 있어서,
    상기 더미신호와 상기 클럭 신호는 신호의 폭을 가변할 수 있는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  7. 제5항에 있어서, 상기 타이밍 제어부는
    데이터를 수신하는 수신부;
    상기 수신된 데이터를 일시 저장하고 프로토콜에 따라 클럭훈련 데이터, 컨트롤 데이터 및 화상 데이터를 출력하는 데이터처리부;
    클럭 신호 및 타이밍 제어신호를 생성하는 클럭 생성부; 및
    상기 데이터 처리부에서 출력된 클럭 훈련 데이터, 컨트롤 데이터 및 화상 데이터를 입력받아 상기 클럭 생성부에서 출력되는 상기 클럭신호에 응답하여 직렬화하여 송신하는 송신부를 구비하며,
    상기 송신부는
    상기 데이터 처리부에서 출력된 클럭 훈련 데이터, 컨트롤 데이터 및 화상 데이터를 입력받아 상기 컬럼구동부로 전송할 데이터를 분배하는 데이터 분배부;
    상기 클럭 신호에 응답하여 상기 분배된 데이터를 직렬데이터로 변환하는 병렬-직렬변환부; 및
    병렬-직렬변환부에서 출력된 데이터를 상기 컬럼구동부로 전송하는 구동부를 구비하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  8. 제7항에 있어서, 상기 컨트롤 데이터 전송 단계는
    상기 클럭훈련 데이터 전송단계와 상기 화상 데이터 전송단계를 구별하기 위해 상기 컨트롤 데이터에 별도의 TR 비트를 삽입한 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  9. 제8항에 있어서, 상기 TR 비트는
    하나 또는 그 이상의 데이터 비트로 조합하여 구성할 수 있는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  10. 제7항에 있어서, 상기 컨트롤 데이터 전송단계는
    상기 클럭 신호가 데이터에 임베딩되는 주기 이상의 길이를 가진 컨트롤 데이터를 전송하기 위해 상기 TR 비트의 값에 따라 1 워드 또는 2 워드 이상으로 그 길이를 확장할 수 있는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  11. 제1항에 있어서, 상기 컬럼 구동부는
    상기 타이밍 제어부로부터 입력받은 클럭훈련 데이터에 동기된 수신 클럭 신호가 안정화되면 LOCK 신호(LOCK1~LOCKN-1)를 "H"상태로 다음 컬럼 구동부로 순차 출력하고, 마지막 컬럼 구동부는 LOCKN 신호의 "H"상태를 상기 타이밍 제어부로 출력하며,
    상기 타이밍 제어부는
    소정의 시간 이후 클럭훈련 데이터 전송 단계를 종료하고 클럭 신호가 임베딩된 데이터 신호의 전송을 시작하도록 구성된 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  12. 제11항에 있어서, 상기 타이밍 제어부는
    클럭훈련 데이터 전송 단계에서 상기 컬럼 구동부로부터 전달받은 상기 LOCKN 신호가 "H"상태로 변하면 소정의 시간 이후 클럭훈련 데이터 전송을 종료하고 컨트롤 데이터 전송 단계와 화상 데이터 전송 단계를 순차적으로 시작하는 것을 특징으로 하며, 또한 컬럼 구동부로부터 상기 데이터 전송 중 상기 LOCKN 신호가 "L"상태로 변하면, 상기 LOCKN 신호가 "H"상태가 된 후 소정의 시간까지 다시 클럭훈련 데이터를 다시 송신하도록 구성되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  13. 제1항에 있어서, 상기 컬럼 구동부는,
    상기 타이밍 제어부에서 전송된 클럭이 임베딩된 데이터를 수신하는 데이터 수신부;
    상기 데이터 수신부에서 수신된 데이터에 포함되는 제어 정보에 따라 화상 데이터를 순차적으로 저장하는 데이터 래치; 및
    상기 데이터 래치에 저장된 화상 데이터의 값에 따라 패널을 구동하는 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  14. 제13항에 있어서, 상기 데이터 수신부는,
    상기 데이터 신호 사이에 임베딩된 클럭 신호로부터 데이터 샘플링을 위한 수신 클럭 신호들을 복원하는 클럭 복원부; 및
    상기 수신된 클럭 신호의 천이 시점(라이징 에지 또는 폴링 에지)에서 상기 전송 데이터에 있는 컨트롤 데이터와 화상 데이터를 샘플링하여 출력하는 직렬 병렬 변환부(231)를 구비하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  15. 제14항에 있어서, 상기 클럭 복원부는,
    상기 송신부에서 전송되는 클럭훈련 데이터를 이용하여 상기 수신 클럭 신호의 복원을 용이하게 하고, 복원된 수신 클럭 신호를 안정화시키는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  16. 제15항에 있어서, 상기 수신 클럭 신호는,
    클럭훈련 데이터 및 데이터 사이에 임베딩되는 클럭 신호와 동일한 주파수를 갖는 다위상 클럭 신호로 구성되는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  17. 제14항에 있어서, 상기 데이터 수신부는
    상기 클럭훈련 데이터 전송 단계 동안 안정화된 수신 클럭 신호를 사용하여, 상기 클럭훈련 데이터 전송 단계가 끝난 후 전송되는 첫 번째 컨트롤 데이터의 임베딩된 클럭 신호 이후에 전송되는 TR 비트에 따라 상기 컨트롤 데이터 전송 단계로 인식하고, 그 이후에 전송되는 데이터 워드부터는 화상 데이터 전송 단계로 인식하여 수신되는 신호를 각각 구분하면서 컨트롤 데이터 및 화상 데이터를 수신하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  18. 제14항에 있어서, 상기 데이터 수신부는
    상기 컨트롤 데이터 전송 단계에 하나 이상의 컨트롤 데이터 워드가 전송되는 경우 각 컨트롤 데이터 워드에 삽입되는 TR 비트의 값에 따라 첫 번째 컨트롤 데이터인지 아니면 마지막 컨트롤 데이터인지를 구별하며, 그 이후 데이터부터는 화상 데이터로 인식하여 수신되는 신호를 각각 구분하면서 컨트롤 데이터 및 화상 데이터를 샘플링하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
  19. 제14항에 있어서, 상기 컬럼 구동부는
    미리 정해져 있는, 상기 화상 데이터의 워드 개수에 따라 입력되는 화상 데이터의 워드 개수를 계산하여 화상 데이터 전송 단계가 종료되는 시점을 파악함에 따라 화상데이터 전송 단계가 종료되고 다음 클럭훈련 데이터 전송단계가 시작되었는지에 대한 여부를 확인하는 것을 특징으로 하는 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동시스템.
KR1020100031079A 2010-04-05 2010-04-05 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 KR101125504B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100031079A KR101125504B1 (ko) 2010-04-05 2010-04-05 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
US12/873,807 US8884934B2 (en) 2010-04-05 2010-09-01 Display driving system using single level data transmission with embedded clock signal
TW099130338A TWI438747B (zh) 2010-04-05 2010-09-08 使用具有嵌入式時脈信號之單一位準資料傳輸之顯示器驅動系統
JP2010225731A JP5144734B2 (ja) 2010-04-05 2010-10-05 クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム
CN201010527875.9A CN102214429B (zh) 2010-04-05 2010-11-02 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100031079A KR101125504B1 (ko) 2010-04-05 2010-04-05 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템

Publications (2)

Publication Number Publication Date
KR20110111812A true KR20110111812A (ko) 2011-10-12
KR101125504B1 KR101125504B1 (ko) 2012-03-21

Family

ID=44709085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100031079A KR101125504B1 (ko) 2010-04-05 2010-04-05 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템

Country Status (5)

Country Link
US (1) US8884934B2 (ko)
JP (1) JP5144734B2 (ko)
KR (1) KR101125504B1 (ko)
CN (1) CN102214429B (ko)
TW (1) TWI438747B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140056775A (ko) * 2012-10-31 2014-05-12 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN103903576A (zh) * 2012-12-27 2014-07-02 天钰科技股份有限公司 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
KR101489637B1 (ko) * 2012-09-25 2015-02-04 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 평판표시장치
CN104537999A (zh) * 2015-01-08 2015-04-22 北京集创北方科技有限公司 一种可依据系统复杂程度灵活配置的面板内部接口及其协议
KR20150063796A (ko) * 2013-12-02 2015-06-10 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20150064803A (ko) * 2013-12-03 2015-06-12 삼성전자주식회사 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
KR20150075640A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
KR20160093181A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 커맨드 입력 방법 및 표시 시스템
KR20170016131A (ko) * 2015-08-03 2017-02-13 엘지디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20170122357A (ko) * 2016-04-26 2017-11-06 삼성디스플레이 주식회사 표시장치
CN115100998A (zh) * 2022-08-24 2022-09-23 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
KR101142934B1 (ko) * 2010-10-04 2012-05-08 주식회사 넥스아이솔루션 드라이버 및 이를 구비하는 표시 장치
US9053673B2 (en) * 2011-03-23 2015-06-09 Parade Technologies, Ltd. Scalable intra-panel interface
WO2012137886A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 表示装置、および表示装置の駆動方法
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
KR101235696B1 (ko) * 2012-09-28 2013-02-21 주식회사 아나패스 데이터 전송 방법 및 데이터 복원 방법
KR20140065909A (ko) 2012-11-22 2014-05-30 에스케이하이닉스 주식회사 송신회로, 수신회로 및 송/수신 시스템
US8988416B2 (en) 2012-12-14 2015-03-24 Parade Technologies, Ltd. Power reduction technique for digital display panel with point to point intra panel interface
TWI567706B (zh) 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
US9881579B2 (en) * 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus
JP5805725B2 (ja) * 2013-10-04 2015-11-04 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
KR102112089B1 (ko) * 2013-10-16 2020-06-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
US9898997B2 (en) 2014-01-27 2018-02-20 Samsung Electronics Co., Ltd. Display driving circuit
WO2015132833A1 (ja) * 2014-03-06 2015-09-11 株式会社Ｊｏｌｅｄ 半導体デバイスおよび表示装置
KR102248139B1 (ko) * 2014-04-29 2021-05-04 엘지디스플레이 주식회사 표시장치
TWI545550B (zh) * 2014-07-18 2016-08-11 瑞鼎科技股份有限公司 應用於資料傳輸介面之雙向全雙工鎖定系統及其運作方法
JP6553340B2 (ja) * 2014-09-09 2019-07-31 ラピスセミコンダクタ株式会社 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法
KR102219762B1 (ko) 2014-10-30 2021-02-24 삼성전자주식회사 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface
KR102303914B1 (ko) * 2015-03-06 2021-09-17 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
TWI573124B (zh) * 2015-12-15 2017-03-01 奇景光電股份有限公司 時序控制器及其信號輸出方法
CN105719587B (zh) 2016-04-19 2019-03-12 深圳市华星光电技术有限公司 液晶面板检测系统及方法
KR102519397B1 (ko) * 2016-05-25 2023-04-12 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
KR102463789B1 (ko) * 2017-12-21 2022-11-07 주식회사 엘엑스세미콘 디스플레이 패널구동장치 및 디스플레이 장치에서의 영상데이터송수신방법
US10643574B2 (en) * 2018-01-30 2020-05-05 Novatek Microelectronics Corp. Timing controller and operation method thereof
KR102511344B1 (ko) * 2018-04-02 2023-03-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102577236B1 (ko) * 2018-06-05 2023-09-12 삼성전자주식회사 디스플레이 장치 및 그것의 인터페이스 동작
US10854160B2 (en) * 2018-08-30 2020-12-01 Sharp Kabushiki Kaisha Display device
KR102514636B1 (ko) * 2018-10-22 2023-03-28 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
KR102621926B1 (ko) * 2018-11-05 2024-01-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
CN109410881B (zh) * 2018-12-20 2020-06-02 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
US11341904B2 (en) 2019-08-13 2022-05-24 Novatek Microelectronics Corp. Light-emitting diode driving apparatus and light-emitting diode driver
US20210049952A1 (en) * 2019-08-13 2021-02-18 Novatek Microelectronics Corp. Light-emitting diode driving apparatus
TWI739547B (zh) * 2019-08-13 2021-09-11 聯詠科技股份有限公司 發光二極體驅動裝置與發光二極體驅動器
KR20210027595A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN113053280B (zh) * 2019-12-26 2023-12-22 乐金显示有限公司 显示装置
TWI764244B (zh) * 2020-08-20 2022-05-11 瑞鼎科技股份有限公司 顯示裝置
KR20220065344A (ko) * 2020-11-13 2022-05-20 주식회사 엘엑스세미콘 타이밍 컨트롤러 및 이의 구동방법
CN112634821B (zh) * 2020-12-25 2022-05-13 京东方科技集团股份有限公司 数据显示方法及装置、可读存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009426B2 (en) 2002-08-28 2006-03-07 Matsushita Electric Industrial Co., Ltd. Data transmission/reception system
US7320094B2 (en) * 2003-07-22 2008-01-15 Intel Corporation Retraining derived clock receivers
KR100583631B1 (ko) 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US7705841B2 (en) * 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
WO2007108574A1 (en) 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR100653159B1 (ko) 2006-04-25 2006-12-04 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
JP4990315B2 (ja) * 2008-03-20 2012-08-01 アナパス・インコーポレーテッド ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
JP5044536B2 (ja) * 2008-12-12 2012-10-10 株式会社東芝 導波管・伝送線路変換器、およびアンテナ装置
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
JP2011050040A (ja) * 2009-07-31 2011-03-10 Renesas Electronics Corp 演算増幅器及びそれを用いた半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076396B2 (en) 2012-09-25 2015-07-07 Lg Display Co., Ltd. Timing controller, driving method thereof, and flat panel display device using the same
KR101489637B1 (ko) * 2012-09-25 2015-02-04 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 평판표시장치
KR20140056775A (ko) * 2012-10-31 2014-05-12 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN103903576A (zh) * 2012-12-27 2014-07-02 天钰科技股份有限公司 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
KR20150063796A (ko) * 2013-12-02 2015-06-10 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20150064803A (ko) * 2013-12-03 2015-06-12 삼성전자주식회사 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
KR20150075640A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
CN104537999A (zh) * 2015-01-08 2015-04-22 北京集创北方科技有限公司 一种可依据系统复杂程度灵活配置的面板内部接口及其协议
KR20160093181A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 커맨드 입력 방법 및 표시 시스템
KR20170016131A (ko) * 2015-08-03 2017-02-13 엘지디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20170122357A (ko) * 2016-04-26 2017-11-06 삼성디스플레이 주식회사 표시장치
CN115100998A (zh) * 2022-08-24 2022-09-23 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备
CN115100998B (zh) * 2022-08-24 2022-11-15 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备

Also Published As

Publication number Publication date
CN102214429B (zh) 2014-06-04
JP2011221487A (ja) 2011-11-04
US8884934B2 (en) 2014-11-11
KR101125504B1 (ko) 2012-03-21
JP5144734B2 (ja) 2013-02-13
US20110242066A1 (en) 2011-10-06
TWI438747B (zh) 2014-05-21
TW201135699A (en) 2011-10-16
CN102214429A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
KR101125504B1 (ko) 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
JP5179467B2 (ja) 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
KR100986041B1 (ko) 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
US9934715B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US8094147B2 (en) Display device and method for transmitting clock signal during blank period
WO2007108574A1 (en) Display, timing controller and data driver for transmitting serialized multi-level data signal
KR20150077811A (ko) 표시장치와 그 구동 방법
KR101318272B1 (ko) 데이터 전송 장치 및 이를 이용한 평판 표시 장치
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
KR20100076626A (ko) 표시 장치 및 이의 구동 방법
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR20100130283A (ko) 표시 장치 및 이의 구동 방법
KR20150063796A (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR20170081087A (ko) 표시장치
JP2018066934A (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
KR20160083575A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9