KR20110071136A - 고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그 - Google Patents

고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그 Download PDF

Info

Publication number
KR20110071136A
KR20110071136A KR1020117011280A KR20117011280A KR20110071136A KR 20110071136 A KR20110071136 A KR 20110071136A KR 1020117011280 A KR1020117011280 A KR 1020117011280A KR 20117011280 A KR20117011280 A KR 20117011280A KR 20110071136 A KR20110071136 A KR 20110071136A
Authority
KR
South Korea
Prior art keywords
current
power supply
limit value
electrolytic capacitor
terminal
Prior art date
Application number
KR1020117011280A
Other languages
English (en)
Other versions
KR101233704B1 (ko
Inventor
카즈미 나이토
마사히로 스즈키
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20110071136A publication Critical patent/KR20110071136A/ko
Application granted granted Critical
Publication of KR101233704B1 publication Critical patent/KR101233704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/44—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes for electrophoretic applications
    • C09D5/4476—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes for electrophoretic applications comprising polymerisation in situ
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/04—Electrophoretic coating characterised by the process with organic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/20—Pretreatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/028—Organic semiconducting electrolytes, e.g. TCNQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Wood Science & Technology (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 양극체의 표면에 양극 산화에 의해 유전체층을 형성하기 위한 또는 양극체의 표면에 형성된 상기 유전체층 상에 반도체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그로서, (i) 절연 기판 상에 전압의 제한값 및 전류의 제한값이 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 양극 산화 및 전해 중합을 진행에 맞추어 적절한 전류로 설정할 수 있는 전해 콘덴서 소자 제조용 지그, 및 상기 지그를 이용한 전해 콘덴서 소자의 제조 방법에 관한 것이다.

Description

고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그{SOLID ELECTROLYTIC CAPACITOR ELEMENT, METHOD FOR MANUFACTURING SAME, AND JIG FOR MANUFACTURING SAME}
본 발명은 안정된 용량 출현율이 달성되는 전해 콘덴서 소자의 제조 방법, 그 전해 콘덴서 소자 제조용 지그, 및 상기 제조 방법 또는 지그를 이용하여 제조되는 전해 콘덴서 소자에 관한 것이다.
고체 전해 콘덴서는 도전체(양극체)를 한쪽의 전극으로 하여 그 전극의 표층에 형성된 유전체층과 그 위에 설치된 다른쪽의 전극(반도체층)으로 구성되어 있다. 고분자 고체 전해 콘덴서를 제조할 때에는 양극체에 화성(化成)에 의해 유전체층을, 전해 중합에 의해 반도체층을 순차 형성하는 것이 행하여지고 있다. 일반적으로는 복수의 양극체를 전기적으로 병렬로 접속하고, 그것들을 한데 모아 양극 산화나 전해 중합의 처리가 행하여진다.
복수의 양극체에 반도체층을 형성할 경우 각 양극체가 반드시 균질하지는 않고, 또한 반도체의 형성 속도도 양극체에 따라 다른 경우가 있으므로 각 양극체에 흐르는 전류값이 일정하지 않고, 극단적인 경우 1개의 도전체가 불량(쇼트 상태)이 되고, 이 양극체에 전류가 집중되며, 다른 양극체에는 거의 전류가 흐르지 않게 되는 경우가 있었다. 따라서, 본 발명자들은 정전류원을 갖는 회로에 의해 각 화성이 완료된 양극체에 일정한 전류로 전해 중합을 행하여 반도체층을 형성하는 방법을 제안했다[특허 문헌 1; 일본 특허 공개 제2005-244154호 공보(WO2005/006360)].
일본 특허 공개 제2005-244154호 공보
일반적으로, 양극체를 양극 산화에 의해 유전체를 형성할 때 높은 전류 밀도로 양극 산화를 개시한 쪽이 단시간에 처리가 완료된다. 한편, 전류 밀도가 지나치게 높으면 유전체층에 결함이 생기기 쉬워진다. 이 때문에, 처리 시간 및 결함에 대하여 허용가능한 범위 내에서 전류 밀도의 상한과 하한이 결정된다.
양극체는 상술한 바와 같이 동일 종의 양극체이어도 각각의 양극체는 반드시 균질하지는 않고, 양극 산화에 대한 특성에는 어느 정도의 편차를 갖는다. 그 때문에, 복수의 양극체를 전기적으로 병렬로 접속하고 정전류원을 갖는 회로를 사용하여, 통합해서 양극 산화를 행할 경우라도 각각의 양극체에 균등하게 전류가 흐른다고는 할 수 없다. 따라서, 가장 많은 전류가 흐르는 양극체가 상기 전류 밀도의 상한을 넘지 않도록 복수의 양극체에 흐르는 합계의 전류량을 억제할 필요가 있다.
한편, 화성 처리 시간은 전류량이 적어 양극 산화의 진행이 느린 양극체에 맞추어 결정되므로 전술한 바와 같이 복수의 양극체에 흐르는 합계의 전류량을 억제하면 처리 시간이 점점 길어진다.
양극 산화 및 전해 중합에서는 각각의 처리의 진행 단계에 따라 최적의 전류량이 다르다. 화성 처리(양극 산화)에서는 초기에 큰 전류가 흐르고, 최종 단계에서는 거의 전류가 흐르지 않게 된다. 한편, 전해 중합(반도체층 형성)에서는 대전류로 행하면 중합 초기에 세공(細孔)이 폐색되기 쉬워지기 때문에 높은 용량 출현율을 얻기 어렵고, 소전류로 행하면 저저항인 반도체층을 얻기 어려워 ESR(등가 직렬 저항)이 높아져 버린다.
본 발명자들은 상기 과제를 해결하기 위하여 예의 검토한 결과, 각각의 양극체에 대하여 전류를 제한하여 양극 산화를 행하는 것, 바람직하게는 각각의 양극체에 대하여 양극 산화나 전해 중합의 진행에 맞춰서 적절한 전류량으로 변경되도록 전압 및 전류의 제한값을 설정가능한 전원 회로를 갖는 전해 콘덴서 소자 제조용 지그를 이용함으로써 용량 분포가 좁고 ESR이 낮은 콘덴서 소자군이 얻어지는 것을 확인하여 본 발명을 완성하였다.
즉, 본 발명은 하기의 콘덴서 소자의 제조 방법, 콘덴서 소자, 및 콘덴서 소자 제조용 지그를 제공하는 것이다.
[1] 복수개의 양극체의 표면에 양극 산화에 의해 유전체층을 동시에 형성하는 공정, 및 상기 유전체층 상에 반도체층을 형성하는 공정을 포함하는 전해 콘덴서 소자의 제조 방법으로서, 각각의 양극체에 대하여 양극 산화시의 전류를 제한하여 양극 산화를 행하는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
[2] 전류의 제한값을 유전체층 형성 중에 감소시키는 상기 [1]에 기재된 전해 콘덴서 소자의 제조 방법.
[3] 각각의 양극체에 대하여 양극 산화시의 전류를 제한하여 행하는 양극 산화가, (i) 절연 기판상에 전압의 제한값 및 전류의 제한값이 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 전해 콘덴서 소자 제조용 지그를 이용하여 행해지는 상기 [1] 또는 [2]에 기재된 전해 콘덴서 소자의 제조 방법.
[4] 반도체층이 전해 중합에 의해 형성되고, 상기 전해 중합이 유전체층을 형성한 각각의 양극체에 대하여 전류를 제한하여 행해지는 상기 [1] 또는 [3]에 기재된 전해 콘덴서 소자의 제조 방법.
[5] 전해 중합이 양극체로의 통전 방법에 의해 행해지는 상기 [4]에 기재된 전해 콘덴서 소자의 제조 방법.
[6] 전해 중합시의 전류의 제한값을 전해 중합 중에 증가시키는 상기 [4] 또는 [5]에 기재된 전해 콘덴서 소자의 제조 방법.
[7] 유전체층을 형성한 각각의 양극체에 대하여 전류를 제한하여 행하는 전해 중합이, (i) 상에 전압의 제한값 및 전류의 제한값이 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 전해 콘덴서 소자 제조용 지그를 이용하여 행해지고, 복수의 전원 회로 모두가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 20~200㎂일 때, 각각의 전원 회로의 출력 전류를 상기 평균값에 대하여 90~110%의 범위 내로 설정하는 상기 [4]~[6] 중 어느 하나에 기재된 전해 콘덴서 소자의 제조 방법.
[8] 양극 산화와 전해 중합이 동일한 지그를 이용하여 행해지는 상기 [3] 또는 [7]에 기재된 전해 콘덴서 소자의 제조 방법.
[9] 복수개가 300개 이상인 상기 [1]~[8] 중 어느 하나에 기재된 전해 콘덴서 소자의 제조 방법.
[10] 상기 [1]~[9] 중 어느 하나에 기재된 방법으로 전해 콘덴서 소자를 제조하고, 1개 또는 복수개의 상기 콘덴서 소자의 양극체를 양극 단자에, 반도체층을 음극 단자에 각각 전기적으로 접속하고, 이어서 수지 외장하는 전해 콘덴서의 제조 방법.
[11] 상기 [7]의 방법으로 얻어지는 300개 이상의 유전체층이 동시에 형성된 전해 콘덴서 소자로 구성된 전해 콘덴서 소자군으로서, 각각의 상기 콘덴서 소자의 용량이 상기 복수의 콘덴서 소자의 용량 평균값의 90~110%의 범위 내에 있는 전해 콘덴서 소자군.
[12] 상기 [11]의 콘덴서 소자군의 1개 또는 복수개의 콘덴서 소자를 포함하는 전해 콘덴서로 이루어진 전해 콘덴서군.
[13] 양극체의 표면에 양극 산화에 의해 유전체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그로서, (i) 절연 기판상에 전압의 제한값 및 전기 및/또는 양극체의 표면에 형성된 상기 유전체층상에 반도체층을 형성한 흐름의 제한값이 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
[14] 모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 0.4~2㎃일 때 각각의 회로의 출력 전류가 상기 평균값에 대하여 최대 110% 최소 90%의 범위 내인 상기 [13]에 기재된 양극체의 표면에 양극 산화에 의해 유전체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그.
[15] 모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로 출력 전류의 평균값이 20~200㎂일 때 각각의 회로의 출력 전류가 상기 평균값에 대하여 최대 110% 최소 90%의 범위 내인 상기 [13]에 기재된 양극체의 표면에 형성된 유전체층 상에 반도체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그.
[16] 상기 전압 또는 전류의 제한값이 유전체층 형성 중 또는 반도체층 형성중에 변경되는 상기 [13]~[15] 중 어느 하나에 기재된 전해 콘덴서 소자 제조용 지그.
[17] 전원 회로가 전류의 제한값을 설정하는 단자에 인가하는 전압에 의해 전류의 제한값이 연속적으로 변경되는 전원 회로인 상기 [16]에 기재된 전해 콘덴서 소자 제조용 지그.
[18] 복수의 전원 회로가 10~330개의 회로인 상기 [13]~[17] 중 어느 하나에 기재된 전해 콘덴서 소자 제조용 지그.
[19] 각각의 전원 회로가 발열 부품을 갖고, 절연 기판의 표리 양면에 상기 발열 부품이 배치되고, 절연 기판 표면측의 발열 부품이 있는 위치의 이면측에 상기 표면측의 발열 부품과 동일 종의 발열 부품이 배치되어 있는 상기 [13]~[18] 중 어느 하나에 기재된 전해 콘덴서 소자 제조용 지그.
[20] 발열 부품이 트랜지스터 또는 저항기인 상기 [19]에 기재된 전해 콘덴서 소자 제조용 지그.
[21] 전원 회로가 디스크리트 회로로 구성되는 상기 [19] 또는 [20]에 기재된 전해 콘덴서 소자 제조용 지그.
[22] 각각의 전원 회로가 PNP 트랜지스터를 갖고, 상기 트랜지스터의 이미터가 저항기를 통하여 전류의 최대값을 설정하기 위한 단자에 전기적으로 접속되고, 상기 트랜지스터의 베이스가 전압의 최대값을 설정하기 위한 단자에 전기적으로 접속되고, 상기 트랜지스터의 컬렉터를 출력으로 하는 회로인 상기 [13]~[20] 중 어느 하나에 기재된 전해 콘덴서 소자 제조용 지그.
본 발명에 의하면, 콘덴서 제조 공정 중에 시간을 필요로 하는 유전체층의 형성(화성 처리) 시간을 단축할 수 있고, 화성 처리나 전해 중합의 단계에 따라서 최적의 전류량을 선택할 수 있으므로, 용량 분포가 좁고 ESR이 낮은 콘덴서 소자군을 얻을 수 있다.
도 1은 본 발명의 콘덴서 소자 제조용 지그 예의 표면도 (A) 및 이면도 (B)이다.
도 2(A) 및 (B)는 각각 본 발명의 콘덴서 소자 제조용 지그 내의 전원 회로 예이다.
도 3은 도 2(A)의 전원 회로와 본 발명의 콘덴서 소자 제조용 지그의 접속 예이다.
복수개의 양극체의 표면에 동시에 양극 산화에 의해 유전체층을 형성하고, 상기 유전체층 상에 반도체층을 형성하는 본 발명의 콘덴서 소자의 제조 방법 및 콘덴서 소자 제조용 지그에 대하여 이하에 상세히 설명한다.
[양극체]
본 발명에 사용되는 양극체(도전체)의 예로서는 금속, 무기 반도체, 유기 반도체, 카본, 이들의 적어도 1종의 혼합물, 그들의 표면층에 도전체가 적층된 적층체를 들 수 있다. 이들 중에서도 양극체 자신을 양극 산화함으로써 유전체층을 형성할 수 있기 때문에 밸브 작용 금속 또는 밸브 작용 금속의 도전성 산화물이 바람직하고, 또한 표면적이 큰 유전체층을 얻을 수 있기 때문에 세공을 갖는 양극체가 바람직하다. 이러한 양극체로서는, 예컨대 탄탈륨, 니오븀, 일산화니오븀, 티타늄 등의 소결체를 들 수 있다. 또한, 양극체는 후술하는 콘덴서 제조용 지그에 접속하기 위한 리드선을 갖는 것이 바람직하다.
[유전체층의 형성]
본 발명에서는 복수개의 양극체 각각에 대하여 양극 산화시의 전류를 제한하여 양극 산화를 행함으로써 양극체 표면에 유전체층을 형성한다. 이렇게 함으로써 복수의 양극체를 전기적으로 병렬로 접속하고 통합해서 양극 산화를 행하는 특허 문헌 1의 경우에 비해서 각 양극체의 양극 산화를 한층 더 균일하게 진행시킬 수 있다. 그 때문에 특정의 양극체에 전류가 집중되는 것이 회피되므로 전류 밀도를 높게 할 수 있고, 또한 반대로 특정의 양극체에 전류가 흐르기 어려워 양극 산화가 지연되는 것도 방지할 수 있고, 양극 산화를 단시간에 완료시킬 수 있다.
양극 산화의 종료점은 정전류로 양극 산화를 개시하고, 전압이 미리 설정된 화성 전압(양극 산화 전압의 최대값)에 도달한 곳에서 정전압으로 양극 산화를 계속하고, 전류량이 어떤 일정값까지 감소된 곳으로 하는 것이 일반적이다.
그러나, 양극체의 결함 등이 원인으로 정상으로 양극 산화를 할 수 없는 양극체, 예컨대 전류량이 감소하지 않는 양극체가 혼입되고 있으면 과잉으로 양극 산화를 행하게 된다. 이것을 회피하기 위해서는 상기 정전압으로의 양극 산화시 화성 전압을 유지할 수 있는 범위에서 전류의 제한값을 유전체층 형성 중에 감소시키는 것이 바람직하다.
이러한 양극 산화는, 예컨대 후술하는 콘덴서 소자 제조용 지그를 이용함으로써 행할 수 있다.
특히, 동시 처리하는 양극체수가 많을 경우(예컨대, 300개 이상) 불량인 양극체가 혼입될 확률이 높아지므로 상기 방법을 바람직하게 사용할 수 있다.
이렇게 유전체층을 형성함으로써 정상으로 양극 산화가 가능한 양극체에서는 유전체층이 균질로 되고, 용량의 편차가 적은 콘덴서 소자가 얻어진다.
[반도체층의 형성]
고체 전해 콘덴서의 다른쪽의 전극인 반도체층은 일반적으로 이산화 망간 등의 무기 반도체나 도펀트를 도핑한 도전성 고분자 등의 유기 반도체에 의해 구성할 수 있지만, 본 발명에서는 특히 낮은 ESR(등가 직렬 저항)을 얻기 위하여 유전체층을 갖는 양극체 상에서 중합을 행해 도전성 고분자층을 형성하여 반도체층으로 한다.
상기 중합은 화학 중합법, 외부 전극에 의한 전해 중합법, 양극체로의 통전 방법에 의한 전해 중합법, 또는 그들의 조합에 의해 행할 수 있지만, 이들 중 전해 중합에서는 유전체층을 형성한 각각의 양극체마다 통전 전류를 제한하여 전해 중합을 행함으로써 재현성 좋게 안정된 도전성 고분자층을 형성할 수 있다.
특히, 양극체로의 통전 방법에 의한 전해 중합에서는 유전체층 형성시에 사용된 콘덴서 제조용 지그를 그대로 양극체로 통전하기 위한 지그로서 사용할 수 있다.
전해 중합을 행할 때에는 전해 중합 초기에서는 작은 전류로 중합하고, 그 후는 전류량을 증가시켜 중합을 하는 것이 바람직하다. 전류량의 증가는 단계적으로 행하여도 좋고, 연속적으로 행하여도 좋다.
상기 전류량은 양극체의 종류나 반도체층으로서 사용하는 재료에 따라 다르다. 전류량을 설정할 때의 표준으로서는, 예컨대 전해 중합 초기에서는 양극체 중의 세공의 표면에 반도체층이 형성되지 않은 채 세공이 폐색되지 않을 정도의 전류량, 즉 용량 출현율이 저하하지 않는 범위의 전류량으로 하면 좋다. 또한, 증가시키는 전류량으로서는 반도체층이 양극체외 표면에서의 이상 성장을 하지 않을 정도로, 즉 허용되는 외표면의 치수 정밀도를 만족시키는 전류량까지 증가시킬 수 있다.
상기 범위에서 전해 중합을 행함으로써 높은 용량 출현율로 낮은 ESR 콘덴서 소자를 얻을 수 있다.
[지그]
본 발명의 콘덴서 제조용 지그는 절연 기판상에 전압의 제한값 및 전류의 제한값이 각각 설정가능한 전원 회로를 복수개(처리하는 양극체에 대응하는 수) 갖고, 상기 복수의 전원 회로의 각 출력에 상기 양극체용 접속 단자(이하, 양극체 접속 단자라 말함)가 전기적으로 접속되어 있어, 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자(이하, 전압 제한 단자라 말함) 및 전류의 제한값을 설정하기 위한 단자(이하, 전류 설정 단자라 말함)를 갖는 것이다.
이하, 본 발명의 콘덴서 제조용 지그의 예를 도 1을 참조하여 설명하지만 본 발명은 이 예에 한정되는 것은 아니다.
도 1은 콘덴서 제조용 지그 예의 표면도(A) 및 이면도(B)이다. 이 콘덴서 제조용 지그(1)에서는 횡으로 긴 절연 기판의 양면에 트랜지스터(2)와 저항기(3)로 구성된 64세트(표리 각 32세트)의 전원 회로가 배치되어 있다. 또한, 양단에 단자를 갖고 한쪽이 전류 제한 단자(4), 다른쪽이 전압 제한 단자(5)로 되어 있다. 표리의 전류 제한 단자(4) 및 전압 제한 단자(5)는 각각 스루 홀(6)을 통하여 전기적으로 접속되어 있다.
도 1 중 도면 부호 7은 리드선을 갖는 양극체의 리드선을 접속하기 위한 양극체 접속 단자이다. 그 형상은 양극체의 형상에 맞추어 적절히 변경할 수 있다.
도 1의 콘덴서 제조용 지그를 이용하는 각각의 전원 회로의 예를 도 2에 나타낸다. 도 2(A)는 PNP 트랜지스터(20)를 갖고, 상기 트랜지스터의 이미터(E)가 저항기(3)를 통하여 전류 제한 단자(4)에, 상기 트랜지스터의 베이스(B)가 전압 제한 단자(5)에 각각 전기적으로 접속되고, 상기 트랜지스터의 컬렉터(C)를 출력으로 하는 회로이다.
도 2(A)의 전원 회로와 도 1의 콘덴서 제조용 지그는 도 3에 나타낸 바와 같이 접속된다.
전압 제한 단자(5)와 화성조(化成槽) 또는 중합조(8)의 음극판(9) 사이에 인가하는 전압에 의해 양극체(10)에 인가되는 최대 전압의 제한값을 설정할 수 있다. 전압 제한 단자(5)와 화성조 또는 중합조(8)의 음극판(10) 사이에 인가하는 전압이 대략 양극체(10)에 인가되는 최대 전압이 된다.
또한, 전류 제한 단자(4)와 전압 제한 단자(5) 사이에 인가하는 전압에 의해 양극체(10)에 흐를 수 있는 최대 전류의 제한값을 설정할 수 있다.
최대 전류의 제한값은 대략 전류 제한 단자(4)와 전압 제한 단자(5) 사이에 인가하는 전압, 트랜지스터의 베이스-이미터간 전압(Vbe) 및 저항기의 저항값에 의해 하기 식으로 나타내어진다.
[수 1]
최대 전류의 제한값 = (전류 제한 단자와 전압 제한 단자 사이에 인가하는 전압 - Vbe)/저항기의 저항값
Vbe(트랜지스터의 베이스-이미터간 전압)는 일반적으로는 0.5~0.8V 전후이다.
본 발명의 콘덴서 제조용 지그에 사용하는 회로는 도 2(A)에 나타낸 것에 한정되지 않고, 예컨대 같은 기능을 갖는 최대 전류의 제한값이 전류 제한 단자와 전압 제한 단자 사이에 인가하는 전압에 비례하는 도 2(B)에 나타낸 회로를 이용할 수 있다.
상기한 바와 같이 전압 제한 단자 또는 전류 제한 단자에 인가하는 전압을 변경함으로써 유전체층 형성 중 또는 반도체층 형성 중이어도 전압 또는 전류의 제한값을 변경할 수 있다. 또한, 전압 제한 단자 또는 전류 제한 단자에 인가하는 전압을 연속적으로 변경하면 전압 또는 전류의 제한값을 연속적으로 변경할 수 있다.
본 발명의 콘덴서 제조용 지그를 이용하여 용량 편차가 적은 균질한 유전체층을 얻기 위해서는 모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 0.4~2㎃일 때 각각의 회로의 출력 전류를 상기 평균값에 대하여 바람직하게는 최대 110% 최소 90%의 범위 내가 되도록, 보다 바람직하게는 최대 105% 최소 95%의 범위 내가 되도록 설정한다.
본 발명의 콘덴서 제조용 지그를 이용하여 용량 및 ESR의 편차가 적은 균질한 반도체층을 얻기 위해서는 보다 소전류의 영역에서 상기와 마찬가지로 전류 편차를 적게 하는 것이 바람직하다. 즉, 모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 20~200㎂일 때 각각의 회로의 출력 전류가 상기 평균값에 대하여 바람직하게는 최대 110% 최소 90%의 범위 내가 되도록, 보다 바람직하게는 최대 105% 최소 95%의 범위 내가 되도록 설정한다.
도 2(A) 및 (B)의 회로의 경우 오차가 적은 저항기(예컨대, 오차 1%)를 사용함으로써 상기 전류량의 편차를 억제할 수 있다.
이렇게 하여 제조할 경우에는 동시에 제조되는 300개 이상의 콘덴서 소자로 구성되는 콘덴서 소자군 중 각각의 상기 콘덴서 소자의 용량을 상기 300개 이상의 콘덴서 소자의 용량 평균값의 90~110%의 범위 내로 수용하는 것이 가능해진다.
또한, 상기 콘덴서 소자군의 1개 또는 복수개의 콘덴서 소자로 구성된 전해 콘덴서로 이루어지는 전해 콘덴서군에서도 상기 마찬가지의 용량 편차가 없는 정밀한 콘덴서가 얻어진다.
본 발명의 전해 콘덴서 소자 제조용 지그에서는 절연 기판의 폭(도 1의 길이 방향의 길이)이 길수록 1개의 지그로 많은 소자를 처리할 수 있다.
한편, 지그의 높은 치수 정밀도를 유지하기 위해서는 절연 기판의 폭은 짧은 쪽이 좋다. 특히, 휘어짐(도 1에서 지면의 앞-안쪽 방향의 뒤틀림)이 적으면 일정한 크기의 화성조 또는 중합조에 복수개의 지그를 배열하여 설치할 때 지그간의 간격을 줄여서 설치해도 양극체간의 간격을 일정하게 유지할 수 있고, 1회로 처리할 수 있는 양극체수를 많게 할 수 있다.
지그의 재질로서 입수하기 쉬운 글래스 에폭시 기판 등을 이용할 경우에는 폭은 10~50㎝가 바람직하고, 20~40㎝가 보다 바람직하다.
또한, 인접하는 양극체 접속 단자 사이의 거리는 접속하는 양극체의 폭보다도 크면 좋다. 단, 양극체를 처리액으로부터 끌어올렸을 때에 액교(液橋)가 생기지 않을 정도로 간격을 넓게 한 쪽이 액교를 제거하는 공정을 생략할 수 있으므로 바람직하다. 통상, 양극체의 폭은 1㎜~10㎜ 정도이므로 양극체 접속 단자간의 거리를 1.25~12㎜로 하는 것이 바람직하다.
상기 지그폭, 양극체 폭 및 양극체 접속 단자간의 거리를 고려하면 본 발명의 전해 콘덴서 소자 제조용 지그 1개당 전원 회로수를 10~330개로 하는 것이 바람직하다.
전원 회로수가 많은 경우나 큰 전류로 양극 산화를 개시할 경우에는 전원 회로에 사용되는 부품에 의해 발열이 생기기 쉽다. 이 발열에 의해 절연 기판이 불균일하게 가열되면 부분적인 열팽창차에 의해 절연 기판에 뒤틀림이 발생될 경우가 있다. 특히, 기판의 표리 온도차에 의해 휘어짐이 발생하기 쉽다.
따라서, 이 절연 기판의 휘어짐을 방지하고 높은 치수 정밀도를 얻고 싶은 경우에는 기판의 표리 온도차가 적어지도록 발열 부품을 배치하는 것이 바람직하다. 이를 위해서는, 예컨대 절연 기판의 표리 양면에 발열 부품을 배치하고, 절연 기판 표면측의 발열 부품이 있는 위치의 이면측에 상기 표면측의 발열 부품과 동일 종의 발열 부품을 배치하면 좋다.
통상, 발열 부품은 전원 회로에서 소비되는 전력의 대부분(50% 이상)을 소비할 가능성이 있는 부품이다. 도 2(A)의 회로에 있어서의 발열 부품은 트랜지스터 및 저항기이다.
또한, 발열 부품은 전해 콘덴서 소자 제조용 지그의 일부분만이 고온이 안되도록 될 수 있는 한 기판상에 분산하여 배치하는 것이 바람직하다. 발열 부품을 분산하여 배치하기 위해서는 전원 회로로서 디스크리트 회로를 이용하는 것이 바람직하다.
[콘덴서 소자 및 콘덴서]
상기 방법에 의해 양극체상에 유전체층, 반도체층을 순차 형성한 것 그대로 콘덴서 소자로 하여도 좋지만, 바람직하게는 반도체층 상에 콘덴서의 외부 인출 리드(예컨대, 리드 프레임)와의 전기적 접촉을 좋게 하기 위하여 도전체층을 형성하여 콘덴서 소자로 한다. 예컨대, 도전체층으로서 카본층 및 은층을 상기 반도체층 상에 순차 적층하여 콘덴서 소자를 얻는다.
이 콘덴서 소자의 1개 또는 복수의 양극을 양극 단자에, 도전체층을 음극 단자에 각각 전기적으로 접속하고, 이어서 수지 외장함으로써 전해 콘덴서가 얻어진다.
[실시예]
이하, 본 발명을 실시예 및 비교예를 들어 더욱 구체예로 설명하지만 이하의 예에 의해 본 발명이 한정되는 것이 아니다.
실시예 1:
1. 양극체의 제작
니오븀 잉곳(niobium ingot)의 수소 취성(脆性)을 이용하여 분쇄한 니오븀 일차분(평균 입경 0.28㎛)을 과립화하여 평균 입경 133㎛의 니오븀분(이 니오븀분은 미분이기 때문에 자연 산화되어 산소가 110000ppm 존재한다.)을 얻었다.
이어서 450℃의 질소 분위기 중에 방치하여 또한 700℃의 아르곤 중에 방치함으로써 질화량 9000ppm의 일부 질화된 니오븀분(CV값 310000㎌·V/g)을 얻었다.
이 니오븀분을 0.29㎜φ의 니오븀선과 함께 형성한 후 1270℃에서 소결함으로써 크기 2.3×1.7×1.0㎜의 소결체(양극체)를 제작하였다. 또한, 니오븀의 리드선은 소결체 내부에 1.3㎜ 매립되어 외표면으로 10㎜ 나오도록 1.7×1.0㎜의 면에 심어져 있다.
2. 전해 콘덴서 소자 제조용 지그
도 1에 나타낸 전해 콘덴서 소자 제조용 지그(1)를 사용하였다. 크기는 194.0×33.0㎜, 두께 1.6㎜의 커퍼 클래드(copper clad) 글래스 에폭시 기판이며, 길이 방향 좌우에 8×10㎜의 노치부가 있고, 노치부 상측 8×23㎜에 전극이 되는 2개의 단자부[한쪽을 전류 제한 단자(4), 다른쪽을 전압 제한 단자(5)로 하였음]가 설치되어 있다. 좌우 2개소의 상기 단자부는 단자부에 있는 스루홀(6)에 의해 동일 면적의 이면의 단자부와 전기적으로 접속되어 있다.
상기 기판에는 표리 32세트씩 합계 64세트의 20㏀의 저항기(오차1%; 3)와 트랜지스터 2SA2154GR(2), 및 편면(표면)에 프레시 딥사제 PCD 리셉터클 399 시리즈 둥근 핀 DIP 소켓 2.54㎜피치 64핀 연결 소켓[양극체 접속 단자(7)]이 1개 실장되어 있다. 연결 소켓은 64개의 리드선이 일정 길이 위치에서 동일 방향으로 약 90도 구부려져, 기판 하부에 만들어진 64개의 스루홀에 삽입되어 땜납으로 기계적으로 기판에 고착되어 있다.
1개의 저항과 1개의 트랜지스터의 이미터가 접속되고, 동 트랜지스터의 컬렉터가 양극체 접속 단자의 1개의 소켓에 배선되어 있다. 상기 저항의 또 한쪽은 전압 제한 단자에 접속되어 있다. 한편, 모든 트랜지스터의 베이스는 전압 제한 단자에 접속되어 있다.
3. 콘덴서 소자의 제작
양극체 접속 단자에 64개의 소결체[후술하는 반도체층 형성시 용액의 기어오름을 방지하기 위해 리드선에는 내경 0.24㎜, 외경 0.80㎜, 두께 0.10㎜의 테트라플루오로에틸렌제의 워셔가 소결체로부터 0.15㎜ 벗어난 위치에 삽입되어 있음]의 리드선을 삽입하고, 소결체의 높이와 방향을 정렬시켰다. 이러한 지그를 10개 준비하고, 별도 준비한 핸들링 프레임(이하, HF로 약칭함)의 지그 삽입구에 삽입하였다.
또한, 핸들링 프레임(HF)은 지그의 좌우 단자부[전류 제한 단자(4) 및 전압 제한 단자(5)]를 삽입하는 소켓을 갖고, 삽입하면 지그 10개가 8㎜피치 간격으로 평행 수직으로 세워지는 프레임이다.
HF에 의해 640개의 소결체를 방향을 정렬시켜 등간격으로 배치하였다. 이어서, 도 3에 나타낸 접속이 되도록 별도 준비한 1% 인산 수용액이 들어간 금속제(SUS304제)의 용기(도 3 중의 음극판의 역할을 겸용함)에 소정의 높이가 되도록 HF를 배치하고, 전압 제한 단자(5)와 금속제 용기(음극판)(9) 사이에 8.3V를 인가하고, 전류 제한값이 2.1㎃가 되도록 전류 제한 단자(4)와 전압 제한 단자(5) 사이에 전압을 인가하였다.
용액 온도 65℃로 8시간 양극 산화하여 소결체 세공과 표면 및 리드선의 소정부에 유전체층을 형성하였다. 양극 산화 중 4시간 후에서부터 8시간에 걸쳐서 전류 제한값을 1시간당 0.5㎃의 비율로 연속적으로 감소시켰다.
수세 건조 후, 소결체를 20질량% 에틸렌디옥시티오펜에탄올 용액에 침지한 후, 별도 준비한 0.4질량% 에틸렌디옥시티오펜 및 0.6질량% 안트라퀴논술폰산이 투입된 물 30질량부와 에틸렌글리콜 70질량부로 이루어지는 용매가 들어간 SUS303 용기에 HF를 소정의 높이로 배치하고, 20℃에서 1시간 전해 중합하였다. 전해 중합 중 전압 제한값 및 전류 제한값을 최초의 15분간(0~15분)은 10V 및 44㎂, 다음 15분간(15~30분)은 10V 및 82㎂, 그 후 30분간(30~60분)은 101㎂로 조정하였다. 이 중합 조작을 6회 반복하여 유전체층 상의 소정 부위에 도전성 고분자로 이루어지는 반도체층을 형성하였다. 이어서, 재화성하고 소결체의 유전체층을 복원하였다. 재화성은 상기 양극 산화시와 동일한 용액을 사용하여 제한 전압 6.3V, 제한 전류 0.1㎃로 15분간 행하였다. 또한, 반도체층 상에 카본 페이스트와 은 페이스트를 순차 적층하여 도전체층을 형성하여 콘덴서 소자를 작성하였다. 이어서, 리드 프레임에 콘덴서 소자를 탑재하고, 리드 프레임의 양극 단자에 콘덴서 소자의 양극 리드를, 리드 프레임의 음극 단자에 콘덴서 소자의 도전체층을 각각 접속하여 트랜스퍼 밀봉, 에이징을 행하고, 크기 3.5×2.8×1.8㎜, 정격 2.5V, 용량 330㎌의 니오븀 고체 전해 콘덴서를 640개 제작하였다. 표 1에 반도체층 형성시의 전해 중합 조건을, 표 2에 600개의 콘덴서의 평균 용량과 용량의 상하한값의 범위, 및 ESR의 평균값을 나타낸다.
실시예 2:
2~6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 101㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 니오븀 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
실시예 3:
2~6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 82㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
실시예 4:
2~6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 44㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
실시예 5:
1회째의 중합시 전압 제한값 및 전류 제한값을 최초 10분까지는 10V 및 25㎂, 10~20분은 10V 및 44㎂, 20~30분은 10V 및 63㎂, 30~40분은 10V 및 82㎂, 40~50분은 10V 및 101㎂, 50~60분은 121㎂로 조정하고, 2회째~6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 82㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
실시예 6:
1회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 25㎂, 2회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 44㎂, 3회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 63㎂, 4회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 82㎂, 5회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 101㎂, 6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 112㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
실시예 7:
1회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 25㎂, 2회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 44㎂, 3회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 82㎂, 4회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 63㎂, 5회째 및 6회째의 중합시 전압 제한값 및 전류 제한값을 10V 및 121㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위 및 ESR의 평균값을 표 2에 나타낸다.
실시예 8:
1회째의 중합시 전압 제한값 및 전류 제한값을 최초 30분까지는 13V 및 82㎂, 30~60분은 10V 및 101㎂, 2회째의 중합시 전압 제한값 및 전류 제한값을 13V 및 82㎂, 3~6회째의 중합시 전압 제한값 및 전류 제한값을 13V 및 101㎂로 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 640개의 니오븀 고체 전해 콘덴서의 평균 용량, 용량의 상하한값의 범위 및 ESR의 평균값을 표 2에 나타낸다.
실시예 9:
1~6회째의 중합시 전압 제한값을 10V, 전류 제한값을 중합 개시시에는 2.2㎂로 하고 매분 1.98㎂의 비율로 증가시켜 60분 후에 121㎂가 되도록 조정한 것 이외에는 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 반도체층 형성시 중합 조건을 표 1에, 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
Figure pct00001
비교예 1~2:
실시예 1의 소결체를 사용하여 일본 특허 공개 제2005-244154호(특허 문헌 1)의 실시예 1에 기재된 조건으로 유전체층 및 반도체층을 형성하고, 상기 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 작성하였다. 이 유전체층 형성에는 10시간을 필요로 하였다. 단, 특허 문헌 1의 지그의 정전류 다이오드(CRD)의 전류값을, 비교예 1에서는 평균 60㎂, 비교예 2에서는 평균 120㎂로 하였다. 비교예 1 및 비교예 2에서 제작한 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
비교예 3:
비교예 1에서 정전류 다이오드(CRD)의 전류값을 평균 44㎂로 한 지그, 평균 82㎂로 한 지그, 평균 101㎂로 한 지그를 각각 10개 준비하고, 최초는 평균 44㎂의 지그 10개에 실시예 1과 마찬가지의 소결체 640개를 설치하고, 특허 문헌 1의 실시예 1에 기재된 조건으로 유전체층을 형성 후 실시예 1과 마찬가지로 하여 중합하였다. 이 유전체층 형성에는 10시간을 필요로 하였다. 실시예 1의 전해 중합시 전류값에 맞추기 위하여 15분 후에 소결체를 지그로부터 분리하고, 평균 82㎂의 지그로 교체하여 15분간 중합을 행한 후, 소결체를 이 지그로부터 분리하고, 또 한번 지그를 평균 101㎂의 것으로 교체하여 30분간 중합하였다(소결체를 각 지그에 교체하는데에 대략 1시간을 필요로 하였다.). 이 중합을 6회 행한 후, 실시예 1과 마찬가지로 하여 고체 전해 콘덴서를 제작하였다. 콘덴서의 평균 용량, 용량의 상하한값의 범위, 및 ESR의 평균값을 표 2에 나타낸다.
Figure pct00002
표 2로부터 명확해지는 바와 같이, 본 발명의 방법에 의해 제작한 콘덴서는 용량 편차가 극단적으로 작고, 실시예 1~9의 콘덴서 용량은 평균 용량의 95~105%의 범위 내로 되어 있다. 이것은 본 발명에 의한 방법으로 얻어진 콘덴서 소자의 용량 분포폭이 작은 것에 의한 것으로 생각된다.
또한, ESR도 일정한 전류로 반도체층을 형성한 비교예 1 및 2보다도 작게 되어 있다.
비교예 3은 실시예와 같이 각각의 양극체에 대하여 전류 제한된 양극 산화를 행하지 않은 것은 있지만 반도체층의 형성 조건은 비교예 1~2보다 실시예의 조건에 근접할 것이다. 그러나, 비교예 3의 콘덴서 용량의 편차는 비교예 1 및 2보다 크게 되어 있다. 이것은 지그로의 소결체 설치, 분리를 되풀이할 때에 충분한 위치 정밀도로 재설치가 행하여지지 않은 콘덴서 소자가 표 2의 콘덴서에 혼입된 결과에 의한 것으로 생각된다.
[부호의 설명]
1: 콘덴서 제조용 지그 2,20: 트랜지스터
3: 저항기 4: 전류 제한 단자
5: 전압 제한 단자 6: 스루홀
7: 양극체 접속 단자 8: 화성조 또는 중합조
9: 음극판 10: 양극체
B: 트랜지스터의 베이스 E: 트랜지스터의 이미터
C: 트랜지스터의 컬렉터

Claims (22)

  1. 복수개의 양극체 표면에 양극 산화에 의해 유전체층을 동시에 형성하는 공정, 및 상기 유전체층 상에 반도체층을 형성하는 공정을 포함하는 전해 콘덴서 소자의 제조 방법으로서:
    각각의 양극체에 대하여 양극 산화시의 전류를 제한하여 양극 산화를 행하는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  2. 제 1 항에 있어서,
    전류의 제한값을 유전체층 형성 중에 감소시키는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    각각의 양극체에 대하여 양극 산화시의 전류를 제한하여 행하는 양극 산화는 (i) 절연 기판 상에 전압의 제한값 및 전류의 제한값을 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 전해 콘덴서 소자 제조용 지그를 이용하여 행해지는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 반도체층이 전해 중합에 의해 형성되고, 상기 전해 중합이 유전체층을 형성한 각각의 양극체에 대하여 전류를 제한하여 행해지는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 전해 중합은 양극체로의 통전 방법에 의해 행해지는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    전해 중합시의 전류의 제한값을 전해 중합 중에 증가시키는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  7. 제 4 항에 있어서,
    유전체층을 형성한 각각의 양극체에 대하여 전류를 제한하여 행하는 전해 중합은 (i) 절연 기판상에 전압의 제한값 및 전류의 제한값을 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 전해 콘덴서 소자 제조용 지그를 이용하여 행하여지고, 복수의 전원 회로 모두가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 20~200㎂일 때 각각의 전원 회로의 출력 전류를 상기 평균값에 대하여 90~110%의 범위 내로 설정하는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  8. 제 3 항 또는 제 7 항에 있어서,
    상기 양극 산화와 상기 전해 중합은 동일한 지그를 이용하여 행해지는 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 복수개는 300개 이상인 것을 특징으로 하는 전해 콘덴서 소자의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 방법으로 제조한 1개 또는 복수개의 전해 콘덴서 소자의 양극체를 양극 단자에, 반도체층을 음극 단자에 각각 전기적으로 접속하고, 이어서 수지 외장하는 것을 특징으로 하는 전해 콘덴서의 제조 방법.
  11. 제 7 항에 기재된 방법으로 얻어지는 300개 이상의 유전체층이 동시에 형성된 전해 콘덴서 소자로 구성된 전해 콘덴서 소자군으로서:
    각각의 상기 콘덴서 소자의 용량이 상기 복수개의 콘덴서 소자의 용량 평균값의 90~110%의 범위 내에 있는 것을 특징으로 하는 전해 콘덴서 소자군.
  12. 제 11 항에 기재된 콘덴서 소자군의 1개 또는 복수개의 콘덴서 소자를 포함하는 전해 콘덴서로 이루어진 것을 특징으로 하는 전해 콘덴서군.
  13. 양극체의 표면에 양극 산화에 의해 유전체층을 형성하기 위한, 및/또는 양극체의 표면에 형성된 상기 유전체층 상에 반도체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그로서:
    (i) 절연 기판상에 전압의 제한값 및 전류의 제한값을 각각 설정가능한 복수의 전원 회로와, (ii) 상기 복수의 전원 회로의 각 출력에 전기적으로 접속된 상기 양극체용 접속 단자와, (iii) 상기 복수의 전원 회로에 대하여 전압의 제한값을 설정하기 위한 단자 및 전류의 제한값을 설정하기 위한 단자를 갖는 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  14. 제 13 항에 있어서,
    모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 0.4~2㎃일 때 각각의 회로의 출력 전류가 상기 평균값에 대하여 최대 110% 최소 90%의 범위 내인 것을 특징으로 하는 양극체의 표면에 양극 산화에 의해 유전체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그.
  15. 제 13 항에 있어서,
    모든 전원 회로가 출력 전류를 제한하고 있는 상태에서 상기 전원 회로의 출력 전류의 평균값이 20~200㎂일 때 각각의 회로의 출력 전류가 상기 평균값에 대하여 최대 110% 최소 90%의 범위 내인 것을 특징으로 하는 양극체의 표면에 형성된 유전체층 상에 반도체층을 형성하기 위한 전해 콘덴서 소자 제조용 지그.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 전압 또는 전류의 제한값은 유전체층 형성 중 또는 반도체층 형성 중에 변경되는 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  17. 제 16 항에 있어서,
    상기 전원 회로는 상기 전류의 제한값을 설정하는 단자에 인가하는 전압에 의해 상기 전류의 제한값이 연속적으로 변경되는 전원 회로인 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  18. 제 13 항에 있어서,
    상기 복수의 전원 회로는 10~330개의 회로인 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  19. 제 13 항에 있어서,
    각각의 전원 회로가 발열 부품을 갖고, 절연 기판의 표리 양면에 상기 발열 부품이 배치되고, 절연 기판 표면측의 발열 부품이 있는 위치의 이면측에 상기 표면측의 발열 부품과 동일 종의 발열 부품이 배치되어 있는 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  20. 제 19 항에 있어서,
    상기 발열 부품은 트랜지스터 또는 저항기인 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 전원 회로는 디스크리트 회로로 구성되는 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
  22. 제 13 항에 있어서,
    각각의 전원 회로는 PNP 트랜지스터를 갖고, 상기 트랜지스터의 이미터가 저항기를 통하여 전류의 최대값을 설정하기 위한 단자에 전기적으로 접속되고, 상기 트랜지스터의 베이스가 전압의 최대값을 설정하기 위한 단자에 전기적으로 접속되고, 상기 트랜지스터의 컬렉터를 출력으로 하는 회로인 것을 특징으로 하는 전해 콘덴서 소자 제조용 지그.
KR1020117011280A 2009-03-17 2010-03-16 고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그 KR101233704B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-063829 2009-03-17
JP2009063829 2009-03-17
PCT/JP2010/054387 WO2010107011A1 (ja) 2009-03-17 2010-03-16 固体電解コンデンサ素子、その製造方法及びその製造用冶具

Publications (2)

Publication Number Publication Date
KR20110071136A true KR20110071136A (ko) 2011-06-28
KR101233704B1 KR101233704B1 (ko) 2013-02-15

Family

ID=42739671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117011280A KR101233704B1 (ko) 2009-03-17 2010-03-16 고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그

Country Status (6)

Country Link
US (1) US8847437B2 (ko)
EP (1) EP2410541B1 (ko)
JP (2) JP4620184B2 (ko)
KR (1) KR101233704B1 (ko)
CN (1) CN102356442B (ko)
WO (1) WO2010107011A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176181A (ja) * 2010-02-25 2011-09-08 Sanyo Electric Co Ltd 固体電解コンデンサの製造方法
JP5925682B2 (ja) 2010-09-17 2016-05-25 昭和電工株式会社 固体電解コンデンサ素子、その製造方法及びその製造用冶具
CN103262193B (zh) * 2010-12-13 2016-10-26 昭和电工株式会社 连结插座及使用了该连结插座的电容器元件制造用夹具
JP5736193B2 (ja) * 2011-02-28 2015-06-17 昭和電工株式会社 固体電解コンデンサ素子の製造方法
EP2790198B1 (en) 2011-12-07 2016-11-09 Showa Denko K.K. Jig for manufacturing capacitor element and method for manufacturing capacitor element
US9478360B2 (en) 2011-12-19 2016-10-25 Show A Denko K.K. Tungsten capacitor anode and process for production thereof
WO2013099361A1 (ja) 2011-12-28 2013-07-04 昭和電工株式会社 コンデンサ素子製造用治具及びコンデンサ素子の製造方法
WO2013172453A1 (ja) 2012-05-18 2013-11-21 昭和電工株式会社 コンデンサ素子の製造方法
CN104380406B (zh) 2012-06-22 2017-12-08 昭和电工株式会社 电容器元件
JP6043133B2 (ja) * 2012-09-13 2016-12-14 日本軽金属株式会社 アルミニウム電解コンデンサ用電極の製造方法
TWI619132B (zh) * 2016-07-26 2018-03-21 Gemmy Electronics Co Ltd Electrolytic capacitor and its preparation method
CN109841430B (zh) * 2019-03-22 2020-12-01 杭州灵通电子有限公司 一种用于大尺寸多层瓷介电容器的封端装置及封端工艺
CN110010377B (zh) * 2019-04-12 2020-11-27 西安太乙电子有限公司 一种表贴瓷介电容安装老炼装置及方法
CN115331965A (zh) * 2022-08-05 2022-11-11 新疆众和股份有限公司 电极箔及其制备方法、电容器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59152733U (ja) * 1983-03-30 1984-10-13 シ−ケ−デイ株式会社 電解コンデンサのエ−ジング回路
JPS61139697A (ja) * 1984-12-10 1986-06-26 エムハ−ト・インダストリ−ズ・インコ−ポレ−テツド 陽極酸化法
JPH02122512A (ja) * 1988-10-31 1990-05-10 Marcon Electron Co Ltd 電解コンデンサのエージング方法
JPH0521286A (ja) * 1991-07-12 1993-01-29 Marcon Electron Co Ltd 電解コンデンサのエージング方法
JP3170015B2 (ja) 1991-12-03 2001-05-28 ニチコン株式会社 固体電解コンデンサの製造方法
JP3305743B2 (ja) * 1992-02-20 2002-07-24 ローム株式会社 固体電解コンデンサの製造方法
JP2853438B2 (ja) * 1992-03-03 1999-02-03 日本電気株式会社 固体電解コンデンサの製造方法
JPH08195331A (ja) * 1995-01-12 1996-07-30 Nippon Chemicon Corp 電解コンデンサのエージング装置
JP3845944B2 (ja) * 1997-03-18 2006-11-15 日本ケミコン株式会社 電解コンデンサのエージング装置
US6139592A (en) * 1997-06-19 2000-10-31 Sanyo Electric Co., Ltd. Process and apparatus for producing organic solid electrolyte capacitor
JP2001102256A (ja) 1999-09-28 2001-04-13 Sanyo Electric Co Ltd 固体電解コンデンサの製造方法
JP2004363491A (ja) * 2003-06-06 2004-12-24 Oppc Co Ltd 固体電解コンデンサの製造方法
TWI400732B (zh) 2003-07-10 2013-07-01 Showa Denko Kk Manufacturing method of capacitor for capacitor, capacitor manufacturing method and capacitor
JP4488303B2 (ja) * 2003-09-26 2010-06-23 昭和電工株式会社 コンデンサの製造方法
EP1665301B1 (en) 2003-09-26 2018-12-12 Showa Denko K.K. Production method of a capacitor
US7175676B1 (en) * 2004-03-29 2007-02-13 Pacesetter, Inc. Process for manufacturing high-stability crystalline anodic aluminum oxide for pulse discharge capacitors
CN101015030B (zh) * 2004-09-09 2013-01-02 昭和电工株式会社 电容器元件制造用反应容器、电容器元件的制造方法、电容器元件和电容器
EP1865519A4 (en) * 2005-03-24 2018-03-14 Showa Denko K.K. Solid-electrolyte capacitor manufacturing device and manufacturing method
US20090090997A1 (en) 2005-06-30 2009-04-09 Showa Denko K.K. Solid electrolytic capacitor element and production method thereof
US7268997B2 (en) * 2005-08-29 2007-09-11 Takeshi Saitou Solid electrolytic capacitor
US7919383B2 (en) * 2005-11-25 2011-04-05 Showa Denko K.K. Capacitor element manufacturing jig and capacitor element manufacturing method
JP4807845B2 (ja) * 2006-05-30 2011-11-02 ニチコン株式会社 固体電解コンデンサの製造装置
JP5925682B2 (ja) * 2010-09-17 2016-05-25 昭和電工株式会社 固体電解コンデンサ素子、その製造方法及びその製造用冶具

Also Published As

Publication number Publication date
CN102356442A (zh) 2012-02-15
JP2011061223A (ja) 2011-03-24
WO2010107011A1 (ja) 2010-09-23
EP2410541B1 (en) 2018-05-30
EP2410541A1 (en) 2012-01-25
US20120014036A1 (en) 2012-01-19
US8847437B2 (en) 2014-09-30
CN102356442B (zh) 2014-05-28
JP4620184B2 (ja) 2011-01-26
JP5501935B2 (ja) 2014-05-28
JPWO2010107011A1 (ja) 2012-09-20
KR101233704B1 (ko) 2013-02-15
EP2410541A4 (en) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101233704B1 (ko) 고체 전해 콘덴서 소자, 그 제조 방법 및 그 제조용 지그
US20090027834A1 (en) Solid electrolyte capacitor
US7837185B2 (en) Jig for producing capacitors, apparatus for producing capacitors and method for producing capacitors
KR101098797B1 (ko) 콘덴서 제작용 지그, 콘덴서 제작방법 및 콘덴서
US7919383B2 (en) Capacitor element manufacturing jig and capacitor element manufacturing method
TWI417917B (zh) Manufacturing method for manufacturing capacitor element, manufacturing method of capacitor element, capacitor element, and capacitor
KR101477446B1 (ko) 연결 소켓, 상기 연결 소켓을 사용한 콘덴서 소자 제조용 지그, 콘덴서 소자의 제조 방법, 및 콘덴서의 제조 방법
US9224538B2 (en) Solid electrolytic capacitor element, method for producing same, and tool for producing said solid electrolytic capacitor element
US8559163B2 (en) Reaction vessel for producing capacitor element, production method for capacitor element, capacitor element and capacitor
US7609505B2 (en) Chip solid electrolyte capacitor and production method of the same
TWI437591B (zh) Manufacturing container for capacitor element manufacturing, manufacturing method of capacitor element, and method for manufacturing capacitor
US7355842B2 (en) Chip solid electrolyte capacitor and production method of the same
KR20060058719A (ko) 칩형상 고체 전해 콘덴서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 7