KR20110021731A - 전기화학 디바이스 - Google Patents

전기화학 디바이스 Download PDF

Info

Publication number
KR20110021731A
KR20110021731A KR1020107023028A KR20107023028A KR20110021731A KR 20110021731 A KR20110021731 A KR 20110021731A KR 1020107023028 A KR1020107023028 A KR 1020107023028A KR 20107023028 A KR20107023028 A KR 20107023028A KR 20110021731 A KR20110021731 A KR 20110021731A
Authority
KR
South Korea
Prior art keywords
package
support
sealing
electrode terminal
electric double
Prior art date
Application number
KR1020107023028A
Other languages
English (en)
Other versions
KR101146343B1 (ko
Inventor
나오토 하기와라
카츠에이 이시다
카즈시 야와타
모토키 코바야시
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20110021731A publication Critical patent/KR20110021731A/ko
Application granted granted Critical
Publication of KR101146343B1 publication Critical patent/KR101146343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/102—Primary casings; Jackets or wrappings characterised by their shape or physical structure
    • H01M50/103—Primary casings; Jackets or wrappings characterised by their shape or physical structure prismatic or rectangular
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Sealing Battery Cases Or Jackets (AREA)
  • Secondary Cells (AREA)

Abstract

납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기화학 디바이스를 제공한다. 전기이중층 커패시터(10-1)는 필름으로 구성되어, 필름이 서로 겹치는 부분을 예를 들어 히트시일 등에 의해 시일하여 형성된 밀봉부(14a1~14a3)를 갖는 패키지(14)를 구비한다. 이 패키지(14)의 각각의 밀봉부(14a1~14a3)는 그 전체가 패키지(14)를 구성하는 필름보다 높은 강성을 갖는 지지체(16)에 의해 밀착 상태로 덮여 있다.

Description

전기화학 디바이스{ELECTROCHEMICAL DEVICE}
본 발명은 축전소자를 봉입한 패키지를 구비하는 전기화학 디바이스에 관한 것이다.
전기화학 디바이스, 예를 들어 전기이중층 커패시터, 리튬이온 커패시터, 레독스 커패시터, 리튬이온 전지 등에는 필름이 서로 겹치는 부분을 시일하여 형성된 밀봉부를 갖는 패키지를 구비한 것이 존재한다.
예를 들어, 상기에 해당하는 전기이중층 커패시터는 양극측 전극과 음극측 전극을 세퍼레이터를 사이에 두고 순차적으로 적층하여 구성된 축전소자와, 축전소자의 양극측 전극에 전기적으로 접속된 양극단자의 일단부와, 축전소자의 음극측 전극에 전기적으로 접속된 음극단자의 일단부와, 그리고 전해액을 필름으로 이루어지는 패키지에 봉입함과 동시에, 양극단자의 타단부와 음극단자의 타단부를 패키지로부터 도출한 구조를 구비하고 있다. 상기 패키지에는, 예를 들어 플라스틱제의 보호층과 금속제의 배리어층과 플라스틱제의 시일층을 순서대로 갖는 라미네이트 필름이 이용되고 있으며, 그 패키지는, 예를 들어 소정 사이즈의 1장의 직사각형 필름을 그 중앙에서 절곡한 후 필름이 서로 겹치는 3변 부분을 시일하여 밀봉함으로써 형성되어 있다.
앞서 예시한 전기이중층 커패시터를 포함하는 전기화학 디바이스의 최근의 소형화에 동반하여, 그 전기화학 디바이스를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판 등에 실장할 수 있도록 하는 요망, 바꾸어 말하면, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응 가능한 전기화학 디바이스의 요구가 높아지고 있다.
그러나, 종전의 전기화학 디바이스는 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응하는 것이 아니므로, 그 전기화학 디바이스를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판 등에 실장할 수 있도록 하는 요망에 부응할 수 없다.
즉, 납프리 땜납을 사용한 리플로우 납땜에 이용되는 리플로우 로의 로내 온도는 예를 들어 최대 250℃ 전후에 이르기 때문에, 종전의 전기화학 디바이스를 리플로우 로에 투입하여 리플로우 납땜을 수행하면, 리플로우 납땜 시의 열로 인해 상기 패키지의 밀봉부가 변형을 일으켜 밀봉력이 저감되고, 그 열로 인해 증기압 상승을 일으킨 전해액이 그 밀봉부로부터 누출하는 등의 문제를 발생시킬 수 있다.
특허문헌 특개 2006-210201
본 발명은 상기 사정을 감안하여 창작된 것으로, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기화학 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 납땜에 의해 실장하여 이용되는 전기화학 디바이스로서, 필름으로 구성되어, 필름이 서로 겹치는 부분을 시일하여 형성된 밀봉부를 갖는 패키지와, 그 패키지 내에 봉입된 축전소자와, 상기 필름보다 높은 강성을 갖고, 또한, 상기 패키지의 적어도 밀봉부를 덮는 지지체를 구비하고 있다.
이 전기화학 디바이스에 의하면, 상기 패키지의 적어도 밀봉부가 상기 필름보다 높은 강성을 갖는 지지체에 의해 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부의 변형 및 밀봉력의 저감을 그 지지체에 의해 억제할 수 있음과 동시에, 그 열로 인해 증기압 상승을 일으킨 전해액이 그 밀봉부로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기화학 디바이스를 제공할 수 있어, 그 전기화학 디바이스를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판 등에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
본 발명에 의하면, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기화학 디바이스를 제공할 수 있다.
본 발명의 상기 목적과 그 외의 목적, 구성특징, 작용효과는 이하의 설명과 첨부된 도면에 의해 명확해진다.
도 1은 본 발명을 전기이중층 커패시터에 적용한 제1 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 2는 도 1의 a1-a1선을 따르는 종단면도이다.
도 3은 도 1의 a2-a2선을 따르는 종단면도이다.
도 4는 도 2의 A부의 상세도이다.
도 5는 제1 실시형태에 있어서의 밀봉부의 제1 형상 변형예 및 제2 형상 변형예를 각각 도시한 부분 종단면도와, 지지체의 제1 형상 변형예 및 제2 형상 변형예를 각각 도시한 부분 종단면도이다.
도 6은 본 발명을 전기이중층 커패시터에 적용한 제2 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 7은 도 6의 b1-b1선을 따르는 종단면도이다.
도 8은 도 6의 b2-b2선을 따르는 종단면도이다.
도 9는 제2 실시형태에 있어서의 지지체의 제1 형상 변형예 및 제2 형상 변형예를 각각 도시한 부분 종단면도이다.
도 10은 본 발명을 전기이중층 커패시터에 적용한 제3 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 11은 도 10의 c1-c1선을 따르는 종단면도이다.
도 12는 도 10의 c2-c2선을 따르는 종단면도이다.
도 13은 본 발명을 전기이중층 커패시터에 적용한 제4 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 14는 도 13의 d1-d1선을 따르는 종단면도이다.
도 15는 도 13의 d2-d2선을 따르는 종단면도이다.
도 16은 본 발명을 전기이중층 커패시터에 적용한 제5 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 17은 도 16의 e1-e1선을 따르는 종단면도이다.
도 18은 도 16의 e2-e2선을 따르는 종단면도이다.
도 19는 본 발명을 전기이중층 커패시터에 적용한 제6 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 20은 도 19의 f1-f1선을 따르는 종단면도이다.
도 21은 도 19의 f2-f2선을 따르는 종단면도이다.
도 22는 본 발명을 전기이중층 커패시터에 적용한 제7 실시형태를 도시한 전기이중층 커패시터의 상면도이다.
도 23은 도 22의 g1-g1선을 따르는 종단면도이다.
도 24는 도 22의 g2-g2선을 따르는 종단면도이다.
[제1 실시형태]
도 1~도 4는 본 발명을 전기이중층 커패시터에 적용한 제1 실시형태를 나타낸다. 도 1은 전기이중층 커패시터의 상면도, 도 2는 도 1의 a1-a1선을 따르는 종단면도, 도 3은 도 1의 a2-a2선을 따르는 종단면도, 도 4는 도 2의 A부의 상세도이다.
본 제1 실시형태의 전기이중층 커패시터(10-1)는 축전소자(11), 한 쌍의 단자(양극단자(12) 및 음극단자(13)), 패키지(14), 전해액(15), 지지체(16)를 구비하고 있다.
축전소자(11)는 양극측 전극(부호 없음)과 음극측 전극(부호 없음)을 세퍼레이터(11e)를 사이에 두고 교대로 적층하여 구성되어 있다. 양극측 전극은 양극용 분극성 전극(11a)과 양극용 분극성 전극(11a)에 겹쳐진 양극용 집전체(11b)로 이루어진다. 또한, 음극측 전극(부호 없음)은 음극용 분극성 전극(11c)과 음극용 분극성 전극(11c)에 겹쳐진 음극용 집전체(11d)로 이루어진다. 또한, 각 양극용 집전체(11b)의 끝에는 각각 접속편(11b1)(도시 생략)이 마련되어 있으며, 마찬가지로, 각 음극용 집전체(11d)의 끝에는 각각 접속편(11d1)이 마련되어 있다.
도 2에는 도시의 편의상, 양극측 전극, 음극측 전극, 세퍼레이터(11e)로 이루어지는 유닛을 실질적으로 3개 겹친 것을 나타내고 있으나, 겹쳐지는 유닛의 수는 4개 이상 혹은 1개여도 좋다. 또한, 축전소자(11)의 최상층 및 최하층에 각각 집전체(11b), (11d)를 배치한 것을 나타내고 있으나, 제조 프로세스 등의 관계로부터 최상층 및 최하층의 외측에 분극성 전극이나 세퍼레이터가 부가되어도 좋다.
양극단자(12)와 음극단자(13)는 알루미늄 등의 금속으로부터 기다란 직사각형 모양으로 형성되어 있다. 양극단자(12)는 그 일단부가 축전소자(11)의 접속편(11b1)에 전기적으로 접속되어 있다. 또한, 음극단자(13)는 그 일단부가 축전소자(11)의 접속편(11d1)에 전기적으로 접속되어 있다.
패키지(14)는 후술하는 필름으로부터 윤곽이 직사각형이 되도록 형성되어 있으며, 그 3변(도 1중의 우변, 상변, 하변)에 띠형상의 밀봉부(14a1~14a3)를 연속하여 갖고 있다. 도 2로부터 알 수 있듯이, 축전소자(11), 양극단자(12)의 일단부, 음극단자(13)의 일단부, 전해액(15)은 패키지(14)에 봉입되어 있으며, 양극단자(12)의 타단부와 음극단자(13)의 타단부는 패키지(14)의 밀봉부(14a1)로부터 도출되어 있다. 전해액(15)의 봉입에 관해서는, 패키지(14)를 형성하기 전에 축전소자(11)에 전해액(15)을 미리 함침시키는 방법 외에, 패키지(14)를 형성한 후에, 패키지(14)에 미리 형성한 홀을 통하여 그 내측에 전해액(15)을 충진하고 나서 홀을 막는 방법 등을 채용할 수 있다.
패키지(14)를 형성하기 위한 필름에는, 예를 들어 (E1) 나일론 등의 플라스틱으로 이루어지는 보호층(L1)과, 알루미늄 등의 금속 또는 Al2O3 등의 금속산화물로 이루어지는 배리어층(L2)과, 폴리에틸렌 테레프탈레이트 등의 플라스틱으로 이루어지는 절연층(L3)과, 폴리프로필렌 등의 플라스틱으로 이루어지는 시일층(L4)을 순서대로 갖는 라미네이트 필름(도 4 참조), (E2) 상기 E1의 라미네이트 필름에 있어서의 시일층(L4)을 외주 가장자리에만 마련한 라미네이트 필름 등을 바람직하게 사용할 수 있다. 물론, (E3) 상기 E1의 라미네이트 필름으로부터 절연층(L3)을 제외하여 시일층(L4)을 충분히 두껍게 한 라미네이트 필름이나, (E4) 충분한 두께를 갖는 시일층(L4)만으로 한 비(非)라미네이트 필름 등을 이용하는 것도 가능하다.
이와 관련하여, 상기 E1, E2의 라미네이트 필름에 있어서의 배리어층(L2)은 패키지(14)로부터의 전해액(15)의 누출을 방지하거나, 패키지(14)로의 수분의 침입을 방지하는 역할을 한다. 또한, 절연층(L3)은, 예를 들어 히트시일 등에 의해 시일층(L4)이 용융된 경우에도 배리어층(L2)이 축전소자(11)에 접촉하는 것을 방지하는 역할을 한다.
또한, 패키지(14)를 상기 E1~E3의 라미네이트 필름 및 상기 E4의 비(非)라미네이트 필름으로 형성하는 방법에는, 예를 들어 (E11) 소정 사이즈의 1장의 직사각형 필름을 준비하여, 직사각형 필름의 시일층측에 축전소자(11)를 배치한 후, 직사각형 필름을 그 중앙에서 절곡하고 나서 시일층이 서로 겹치는 3변 부분을 히트시일에 의해 시일하여 밀봉하는 방법 등을 바람직하게 채용할 수 있다. 시일로서는 히트시일, 기계적 압착에 의한 시일, 전자선 조사에 의해 경화시키는 시일, 그 외 각종 방법을 이용할 수 있다. 또한, 시일을 하기 위한 에너지로서는 광, 전자파, 열, 기계적 압축 등을 들 수 있다. 또한, 시일의 메커니즘으로서는 경화성, 가소성, 점착성 등을 들 수 있다.
지지체(16)는, 후술하는 재료로부터 상기 패키지(14)의 밀봉부(14a1~14a3)와 밀봉부가 존재하지 않는 1변과 편면(하면)을 연속하여 덮도록 형성되어 있다. 이 지지체(16)는 패키지(14)를 구성하는 필름보다 높은 강성을 갖는다. 도 1~도 3에서 알 수 있듯이, 지지체(16)의 상면형상은 직사각형틀 형상이며, 패키지(14)의 상면의 4변을 제외한 부분은 노출하고 있다. 또한, 도 2 및 도 3에서 알 수 있듯이, 패키지(14)의 각각의 밀봉부(14a1~14a3)는 그 전체가 지지체(16)에 의해 밀착상태로 덮여 있다. 아울러, 도 2에서 알 수 있듯이, 패키지(14)의 밀봉부(14a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(16)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(16)로부터 외부로 돌출하고 있다.
지지체(16)를 형성하기 위한 재료에는, 예를 들어 (E21) 알루미나 등의 세라믹스, (E22) 표면을 절연처리한 금속, 특히 합금이나 냉간 압연한 알루미늄 등의 금속, (E23) 에폭시 수지나 아라미드 수지, 폴리이미드 수지 등의 플라스틱 등을 바람직하게 사용할 수 있다. 물론, 앞에서 언급한 강성을 갖는 것이라면, 이들 이외의 재료를 이용하는 것도 가능하다. 강성의 측정방법으로는 예를 들어 JIS K7106을 들 수 있다.
또한, 지지체(16)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E31) 지지체(16)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(14)를 삽입한 후, 그 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E32) 도 1~도 3에 도시한 지지체(16)를 밀봉부(14a1~14a3)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(14)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 전기이중층 커패시터(10-1)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-1)를 회로기판(도시 생략)에 실장할 시에는, 지지체(16)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 지지체(16)를 회로기판에 배치한다.
지지체(16)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-1)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(14)의 각각의 밀봉부(14a1~14a3)는 그 전체가 패키지(14)를 구성하는 필름보다 높은 강성을 갖는 지지체(16)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(14a1~14a3)의 변형 및 밀봉력의 저감을 지지체(16)에 의해 억제할 수 있음과 동시에, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(14a1~14a3)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-1)를 제공할 수 있어, 전기이중층 커패시터(10-1)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판 등에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(16)는 패키지(14)의 밀봉부(14a1~14a3)와 밀봉부가 존재하지 않는 1변과 편면(하면)을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(16)는 패키지(14)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(16)에 의해 전기이중층 커패시터(10-1)의 핸들링을 용이하게 수행할 수 있다.
도 5(A)는 밀봉부(14a1~14a3)의 제1 형상 변형예를 나타낸다. 동 도에 도시한 밀봉부(14b)는, 예를 들어 필름의 히트시일층이 서로 겹치는 3변 부분을 히트시일에 의해 시일한 후에 그 단부를 상하 한 쪽측(도면에서는 하측)으로 꺽어 접은 형상을 갖는다. 이 접힌 부분의 내측에는 히트시일층이 부분적으로 마련되고, 또한, 히트시일층이 서로 마주하는 부분에도 히트시일층이 부분적으로 마련되어 있으며, 접힌 부분과 히트시일층이 서로 마주하는 부분은 양 히트시일층을 이용하여 히트시일에 의해 시일되어 있다. 이 밀봉부(14b)의 형상에 있어서는, 접힌 부분에 의해 밀봉부(14b)의 강도가 보강된다.
또한, 도 5(B)는 밀봉부(14a1~14a3)의 제2 형상 변형예를 나타낸다. 동 도에 도시한 밀봉부(14c)는, 예를 들어 필름의 히트시일층이 서로 겹치는 3변 부분을 히트시일에 의해 시일한 후에 그 한 쪽측(도면에서는 상측)의 연장단을 상하 한 쪽측(도면에서는 하측)으로 접어 밀봉부를 감싼 형상을 갖는다. 이 접힌 부분의 내측에는 예를 들어 히트시일층이 존재하고, 그 히트시일층이 서로 마주하는 부분에 히트시일층이 부분적으로 마련되어 있으며, 접힌 부분과 히트시일층이 서로 마주하는 부분은 양 히트시일층을 이용하여 히트시일에 의해 시일되어 있다. 이 밀봉부(14c)의 형상에 있어서는, 접힌 부분에 의해 밀봉부(14c)의 강도가 보강된다.
또한, 도 5(C)는 도 5(A)의 밀봉부(14b)의 형상을 채용한 경우에 있어서의 지지체(16)의 제1 형상 변형예를 나타낸다. 동 도에 도시한 지지체(16-1)는 밀봉부(14b)의 접힌 부분(거의 중앙으로부터 하측 부분)을 주로 덮고 있으며, 밀봉부(14b)의 상면측은 지지체(16-1)로부터 노출하고 있다. 이 지지체(16-1)는 지지체(16)와 같이 밀봉부 전체를 덮는 것은 아니지만, 도 5(A)의 밀봉부(14b)의 형상에 있어서는 이러한 피복형태를 지지체에 채용하여도 동일한 효과를 얻을 수 있다.
또한, 도 5(D)는 도 5(B)의 밀봉부(14c)의 형상을 채용한 경우에 있어서의 지지체(16)의 제2 형상 변형예를 나타낸다. 동 도에 도시한 지지체(16-2)는 밀봉부(14c)의 접힌 부분(거의 중앙으로부터 하측 부분)을 주로 덮고 있으며, 밀봉부(14c)의 상면측은 지지체(16-2)로부터 노출하고 있다. 이 지지체(16-2)는 지지체(16)와 같이 밀봉부 전체를 덮는 것은 아니지만, 도 5(B)의 밀봉부(14c)의 형상에 있어서는 이러한 피복형태를 지지체에 채용하여도 동일한 효과를 얻을 수 있다.
[제2 실시형태]
도 6~도 8은 본 발명을 전기이중층 커패시터에 적용한 제2 실시형태를 나타낸다. 도 6은 전기이중층 커패시터의 상면도, 도 7은 도 6의 b1-b1선을 따르는 종단면도, 도 8은 도 6의 b2-b2선을 따르는 종단면도이다.
본 제2 실시형태의 전기이중층 커패시터(10-2)가 제1 실시형태의 전기이중층 커패시터(10-1)와 구성을 달리하는 부분은 지지체(17)의 전체 형상에 있다. 그 외의 구성은 제1 실시형태의 전기이중층 커패시터(10-1)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
지지체(17)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(14)의 밀봉부(14a1~14a3)만을 연속하여 덮도록 형성되어 있다. 이 지지체(17)는 패키지(14)를 구성하는 필름보다 높은 강성을 갖는다. 도 6~도 8에서 알 수 있듯이, 지지체(17)의 상면형상은 コ형상이며, 패키지(14)의 밀봉부가 존재하지 않는 1변과, 하면 및 상면의 3변을 제외한 부분은 노출하고 있다. 또한, 도 7 및 도 8에서 알 수 있듯이, 패키지(14)의 각각의 밀봉부(14a1~14a3)는 그 전체가 지지체(17)에 의해 밀착상태로 덮여 있다. 또한, 도 7에서 알 수 있듯이, 패키지(14)의 밀봉부(14a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(17)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(17)로부터 외부로 돌출하고 있다.
지지체(17)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E41) 지지체(17)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(14)를 삽입한 후, 그 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E42) 도 6~도 8에 도시한 지지체(17)를 밀봉부(14a1~14a3)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(14)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 상기 전기이중층 커패시터(10-2)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-2)를 회로기판(도시 생략)에 실장할 시에는, 지지체(17)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 패키지(14)를 회로기판에 배치한다.
패키지(14)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-2)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(14)의 각각의 밀봉부(14a1~14a3)는 그 전체가 패키지(14)를 구성하는 필름보다 높은 강성을 갖는 지지체(17)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(14a1~14a3)의 변형 및 밀봉력의 저감을 지지체(17)에 의해 억제할 수 있음과 동시에, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(14a1~14a3)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-2)를 제공할 수 있어, 전기이중층 커패시터(10-2)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(17)는 패키지(14)의 밀봉부(14a1~14a3)만을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(17)는 패키지(14)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(17)에 의해 전기이중층 커패시터(10-2)의 핸들링을 용이하게 수행할 수 있다.
또한, 패키지(14)의 밀봉부(14a1~14a3)에는 제1 실시형태 란의 마지막에 설명한 도 5(A)에 도시한 밀봉부(14b)의 형상과 도 5(B)에 도시한 밀봉부(14c)의 형상을 적당히 채용할 수 있다.
도 9(A)는 도 5(A)의 밀봉부(14b)의 형상을 채용한 경우에 있어서의 지지체(17)의 제1 형상 변형예를 나타낸다. 동 도에 도시한 지지체(17-1)는 밀봉부(14b)의 접힌 부분(거의 중앙으로부터 하측 부분)을 주로 덮고 있으며, 밀봉부(14b)의 상면측은 지지체(17-1)로부터 노출하고 있다. 이 지지체(17-1)는 지지체(17)와 같이 밀봉부 전체를 덮는 것은 아니지만, 도 5(A)의 밀봉부(14b)의 형상에 있어서는 이러한 피복형태를 지지체에 채용하여도 동일한 효과를 얻을 수 있다.
또한, 도 9(B)는 도 5(B)의 밀봉부(14c)의 형상을 채용한 경우에 있어서의 지지체(17)의 제2 형상 변형예를 나타낸다. 동 도에 도시한 지지체(17-2)는 밀봉부(14c)의 접힌 부분(거의 중앙으로부터 하측 부분)을 주로 덮고 있으며, 밀봉부(14c)의 상면측은 지지체(17-2)로부터 노출하고 있다. 이 지지체(17-2)는 지지체(17)와 같이 밀봉부 전체를 덮는 것은 아니지만, 도 5(B)의 밀봉부(14c)의 형상에 있어서는 이러한 피복형태를 지지체에 채용하여도 동일한 효과를 얻을 수 있다.
[제3 실시형태]
도 10~도 12는 본 발명을 전기이중층 커패시터에 적용한 제3 실시형태를 나타낸다. 도 10은 전기이중층 커패시터의 상면도, 도 11은 도 10의 c1-c1선을 따르는 종단면도, 도 12는 도 10의 c2-c2선을 따르는 종단면도이다.
본 제3 실시형태의 전기이중층 커패시터(10-3)가 제1 실시형태의 전기이중층 커패시터(10-1)와 구성을 달리하는 부분은 패키지(18)의 전체 형상과 지지체(19)의 전체 형상에 있다. 그 외의 구성은 제1 실시형태의 전기이중층 커패시터(10-1)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
패키지(18)는 제1 실시형태의 전기이중층 커패시터(10-1)의 패키지(14)와 동일한 필름으로부터 윤곽이 직사각형이 되도록 형성되어 있으며, 그 3변(도 10의 우변, 상변, 좌변)에 띠형상의 밀봉부(18a1~18a3)를 연속하여 갖고 있다. 축전소자(11), 양극단자(12)의 일단부, 음극단자(13)의 일단부, 전해액(15)은 패키지(18)에 봉입되어 있으며, 양극단자(12)의 타단부와 음극단자(13)의 타단부는 패키지(18)의 밀봉부(18a1)로부터 도출되어 있다. 전해액(15)의 봉입에 관해서는, 패키지(18)를 형성하기 전에 축전소자(11)에 전해액(15)을 미리 함침시키는 방법 외에, 패키지(18)를 형성한 후에, 패키지(18)에 미리 형성한 홀을 통하여 그 내측에 전해액(15)을 충진하고 나서 홀을 막는 방법 등을 채용할 수 있다.
패키지(18)를 상기 E1~E3의 라미네이트 필름 및 상기 E4의 비(非)라미네이트 필름으로 형성하는 방법에는, 예를 들어 (E51) 소정 사이즈의 1장의 직사각형 필름을 준비하여, 직사각형 필름의 시일층측에 축전소자(11)를 배치한 후, 직사각형 필름을 그 중앙에서 절곡하고 나서 예를 들어 필름의 히트시일층이 서로 겹치는 3변 부분을 히트시일에 의해 시일하여 밀봉하는 방법 등을 바람직하게 채용할 수 있다.
지지체(19)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(18)의 밀봉부(18a1~18a3)와 밀봉부가 존재하지 않는 1변과 편면(하면)을 연속하여 덮도록 형성되어 있다. 이 지지체(19)는 패키지(18)를 구성하는 필름보다 높은 강성을 갖는다. 도 10~도 12에서 알 수 있듯이, 지지체(19)의 상면형상은 직사각형틀 형상이며, 패키지(18)의 상면의 4변을 제외한 부분은 노출하고 있다. 또한, 도 11 및 도 12에서 알 수 있듯이, 패키지(18)의 각각의 밀봉부(18a1~18a3)는 그 전체가 지지체(19)에 의해 밀착상태로 덮여 있다. 아울러, 도 11에서 알 수 있듯이, 패키지(18)의 밀봉부(18a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(19)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(19)로부터 외부로 돌출하고 있다.
지지체(19)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E61) 지지체(19)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(18)를 삽입한 후, 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E62) 도 10~도 12에 도시한 지지체(19)를 밀봉부(18a1~18a3)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(18)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 전기이중층 커패시터(10-3)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-3)를 회로기판(도시 생략)에 실장할 시에는, 지지체(19)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 지지체(19)를 회로기판에 배치한다.
지지체(19)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-3)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(18)의 각각의 밀봉부(18a1~18a3)는 그 전체가 패키지(18)를 구성하는 필름보다 높은 강성을 갖는 지지체(19)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(18a1~18a3)의 변형 및 밀봉력의 저감을 지지체(19)에 의해 억제할 수 있음과 아울러, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(18a1~18a3)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-3)를 제공할 수 있어, 전기이중층 커패시터(10-3)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(19)는 패키지(18)의 밀봉부(18a1~18a3)와 밀봉부가 존재하지 않는 1변과 편면(하면)을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(19)는 패키지(18)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(19)에 의해 전기이중층 커패시터(10-3)의 핸들링을 용이하게 수행할 수 있다.
또한, 패키지(18)의 밀봉부(18a1~18a3)에는 제1 실시형태 란의 마지막에 설명한 도 5(A)에 도시한 밀봉부(14b)의 형상과 도 5(B)에 도시한 밀봉부(14c)의 형상을 적당히 채용할 수 있다.
또한, 도 5(A)의 밀봉부(14b)의 형상을 채용한 경우에 있어서의 지지체(19)에는 제1 실시형태 란의 마지막에 설명한 도 5(C)에 도시한 지지체(16-1)의 형상 및 피복형태를 적당히 채용할 수 있고, 또한, 도 5(B)의 밀봉부(14c)의 형상을 채용한 경우에 있어서의 지지체(19)에는 제1 실시형태 란의 마지막에 설명한 도 5(D)에 도시한 지지체(16-2)의 형상 및 피복형태를 적당히 채용할 수 있다.
[제4 실시형태]
도 13~도 15는 본 발명을 전기이중층 커패시터에 적용한 제4 실시형태를 나타낸다. 도 13은 전기이중층 커패시터의 상면도, 도 14는 도 13의 d1-d1선을 따르는 종단면도, 도 15는 도 13의 d2-d2선을 따르는 종단면도이다.
본 제4 실시형태의 전기이중층 커패시터(10-4)가 제3 실시형태의 전기이중층 커패시터(10-3)와 구성을 달리하는 부분은 지지체(20)의 전체 형상에 있다. 그 외의 구성은 제3 실시형태의 전기이중층 커패시터(10-3)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
지지체(20)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(18)의 밀봉부(18a1~18a3)만을 연속하여 덮도록 형성되어 있다. 이 지지체(20)는 패키지(18)를 구성하는 필름보다 높은 강성을 갖는다. 도 13~도 15에서 알 수 있듯이, 지지체(20)의 상면형상은 コ형상이며, 패키지(18)의 밀봉부가 존재하지 않는 1변과, 하면 및 상면의 3변을 제외한 부분은 노출하고 있다. 또한, 도 14 및 도 15에서 알 수 있듯이, 패키지(18)의 각각의 밀봉부(18a1~18a3)는 그 전체가 지지체(20)에 의해 밀착상태로 덮여 있다. 또한, 도 14에서 알 수 있듯이, 패키지(18)의 밀봉부(18a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(20)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(20)로부터 외부로 돌출하고 있다.
지지체(20)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E71) 지지체(20)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(18)를 삽입한 후, 그 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E72) 도 13~도 15에 도시한 지지체(20)를 밀봉부(18a1~18a3)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(18)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 상기 전기이중층 커패시터(10-4)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-4)를 회로기판(도시 생략)에 실장할 시에는, 지지체(20)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 패키지(18)를 회로기판에 배치한다.
패키지(18)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-4)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(18)의 각각의 밀봉부(18a1~18a3)는 그 전체가 패키지(18)를 구성하는 필름보다 높은 강성을 갖는 지지체(20)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(18a1~18a3)의 변형 및 밀봉력의 저감을 지지체(20)에 의해 억제할 수 있음과 아울러, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(18a1~18a3)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-4)를 제공할 수 있어, 전기이중층 커패시터(10-4)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(20)는 패키지(18)의 밀봉부(18a1~18a3)만을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(20)는 패키지(18)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(20)에 의해 전기이중층 커패시터(10-4)의 핸들링을 용이하게 수행할 수 있다.
또한, 패키지(18)의 밀봉부(18a1~18a3)에는 제1 실시형태 란의 마지막에 설명한 도 5(A)에 도시한 밀봉부(14b)의 형상과 도 5(B)에 도시한 밀봉부(14c)의 형상을 적당히 채용할 수 있다.
또한, 도 5(A)의 밀봉부(14b)의 형상을 채용한 경우에 있어서의 지지체(20)에는 제2 실시형태 란의 마지막에 설명한 도 9(A)에 도시한 지지체(17-1)의 형상 및 피복형태를 적당히 채용할 수 있고, 또한, 도 5(B)의 밀봉부(14c)의 형상을 채용한 경우에 있어서의 지지체(20)에는 제2 실시형태 란의 마지막에 설명한 도 9(B)에 도시한 지지체(17-2)의 형상 및 피복형태를 적당히 채용할 수 있다.
[제5 실시형태]
도 16~도 18은 본 발명을 전기이중층 커패시터에 적용한 제5 실시형태를 나타낸다. 도 16은 전기이중층 커패시터의 상면도, 도 17은 도 16의 e1-e1선을 따르는 종단면도, 도 18은 도 16의 e2-e2선을 따르는 종단면도이다.
본 제5 실시형태의 전기이중층 커패시터(10-5)가 제1 실시형태의 전기이중층 커패시터(10-1)와 구성을 달리하는 부분은 패키지(21)의 전체 형상과 지지체(22)의 전체 형상에 있다. 그 외의 구성은 제1 실시형태의 전기이중층 커패시터(10-1)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
패키지(21)는 후술하는 필름으로부터 윤곽이 직사각형이 되도록 형성되어 있으며, 그 마주대하는 2변(도 16의 우변과 좌변)과 편면(하면)에 띠형상의 밀봉부(21a1~21a3)를 연속하여 갖고 있다. 축전소자(11), 양극단자(12)의 일단부, 음극단자(13)의 일단부, 전해액(15)은 패키지(21)에 봉입되어 있으며, 양극단자(12)의 타단부와 음극단자(13)의 타단부는 패키지(21)의 밀봉부(21a1)로부터 도출되어 있다. 전해액(15)의 봉입에 관해서는, 패키지(21)를 형성하기 전에 축전소자(11)에 전해액(15)을 미리 함침시키는 방법 외에, 패키지(21)를 형성한 후에, 패키지(21)에 미리 형성한 홀을 통하여 그 내측에 전해액(15)을 충진하고 나서 홀을 막는 방법 등을 채용할 수 있다.
패키지(21)를 형성하기 위한 필름에는, 예를 들어 (E81) 상기 E1의 라미네이트 필름의 보호층(L1)의 1변 부분에 밀봉부(21a3)에 대응하는 별도의 시일층을 부분적으로 형성한 라미네이트 필름, (E82) 상기 E81의 라미네이트 필름에 있어서의 시일층(L4)을 외주 가장자리에만 마련한 라미네이트 필름 등을 바람직하게 사용할 수 있다. 물론, (E83) 상기 E81의 라미네이트 필름으로부터 절연층(L3)을 제외하여 시일층(L4)을 충분히 두껍게 한 라미네이트 필름이나, (E84) 충분한 두께를 갖는 시일층(L4)만으로 한 비(非)라미네이트 필름 등을 이용하는 것도 가능하다.
또한, 패키지(21)를 상기 E81~E83의 라미네이트 필름 및 상기 E84의 비(非)라미네이트 필름으로 형성하는 방법에는, 예를 들어 (E91) 소정 사이즈의 1장의 직사각형 필름을 준비하여, 직사각형 필름의 시일층측에 축전소자(11)를 배치한 후, 직사각형 필름의 양측부분을 절곡하고 나서 편면측(하면측)에서 예를 들어 필름의 히트시일층이 서로 겹치는 부분을 히트시일에 의해 시일하고, 그리고, 시일층이 서로 겹치는 2변 부분을 예를 들어 히트시일에 의해 시일하여 밀봉하는 방법 등을 바람직하게 채용할 수 있다.
지지체(22)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(21)의 밀봉부(21a1), (21a2)와 밀봉부가 존재하지 않는 2변, 편면(하면)과 편면(하면)에 존재하는 밀봉부(21a3)를 연속하여 덮도록 형성되어 있다. 이 지지체(22)는 패키지(21)를 구성하는 필름보다 높은 강성을 갖는다. 도 16~도 18에서 알 수 있듯이, 지지체(22)의 상면형상은 직사각형틀 형상이며, 패키지(21)의 상면의 4변을 제외한 부분은 노출하고 있다. 또한, 도 17 및 도 18에서 알 수 있듯이, 패키지(21)의 각각의 밀봉부(21a1~21a3)는 그 전체가 지지체(22)에 의해 밀착상태로 덮여 있다. 아울러, 도 17에서 알 수 있듯이, 패키지(21)의 밀봉부(21a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(22)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(22)로부터 외부로 돌출하고 있다.
지지체(22)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E101) 지지체(22)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(21)를 삽입한 후, 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E102) 도 16~도 18에 도시한 지지체(22)를 밀봉부(21a1), (21a2)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(21)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 전기이중층 커패시터(10-5)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-5)를 회로기판(도시 생략)에 실장할 시에는, 지지체(22)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 지지체(22)를 회로기판에 배치한다.
지지체(22)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-5)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(21)의 각각의 밀봉부(21a1~21a3)는 그 전체가 패키지(21)를 구성하는 필름보다 높은 강성을 갖는 지지체(22)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(21a1~21a3)의 변형 및 밀봉력의 저감을 지지체(22)에 의해 억제할 수 있음과 아울러, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(21a1~21a3)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-5)를 제공할 수 있어, 전기이중층 커패시터(10-5)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(22)는 패키지(21)의 밀봉부(21a1), (21a2)와 밀봉부가 존재하지 않는 2변과 편면(하면)과 그 편면(하면)에 존재하는 밀봉부(21a3)를 연속하여 덮도록 형성되어 있으며, 나아가 지지체(22)는 패키지(21)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(22)에 의해 전기이중층 커패시터(10-5)의 핸들링을 용이하게 수행할 수 있다.
또한, 패키지(21)의 밀봉부(21a1), (21a2)에는 제1 실시형태 란의 마지막에 설명한 도 5(A)에 도시한 밀봉부(14b)의 형상과 도 5(B)에 도시한 밀봉부(14c)의 형상을 적당히 채용할 수 있다.
또한, 도 5(A)의 밀봉부(14b)의 형상을 채용한 경우에 있어서의 지지체(22)에는 제1 실시형태 란의 마지막에 설명한 도 5(C)에 도시한 지지체(16-1)의 형상 및 피복형태를 적당히 채용할 수 있고, 또한, 도 5(B)의 밀봉부(14c)의 형상을 채용한 경우에 있어서의 지지체(22)에는 제1 실시형태 란의 마지막에 설명한 도 5(D)에 도시한 지지체(16-2)의 형상 및 피복형태를 적당히 채용할 수 있다.
[제6 실시형태]
도 19~도 21은 본 발명을 전기이중층 커패시터에 적용한 제6 실시형태를 나타낸다. 도 19는 전기이중층 커패시터의 상면도, 도 20은 도 19의 f1-f1선을 따르는 종단면도, 도 21은 도 19의 f2-f2선을 따르는 종단면도이다.
본 제6 실시형태의 전기이중층 커패시터(10-6)가 제1 실시형태의 전기이중층 커패시터(10-1)와 구성을 달리하는 부분은 패키지(23)의 전체 형상과 지지체(24)의 전체 형상에 있다. 그 외의 구성은 제1 실시형태의 전기이중층 커패시터(10-1)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
패키지(23)는 후술하는 필름으로부터 윤곽이 직사각형이 되도록 형성되어 있으며, 그 4변(도 19의 우변, 좌변, 상변, 하변)에 띠형상의 밀봉부(23a1~23a4)를 연속하여 갖고 있다. 축전소자(11), 양극단자(12)의 일단부, 음극단자(13)의 일단부, 전해액(15)은 패키지(23)에 봉입되어 있으며, 양극단자(12)의 타단부와 음극단자(13)의 타단부는 패키지(23)의 밀봉부(23a1)로부터 도출되어 있다. 전해액(15)의 봉입에 관해서는, 패키지(23)를 형성하기 전에 축전소자(11)에 전해액(15)을 미리 함침시키는 방법 외에, 패키지(23)를 형성한 후에, 패키지(23)에 미리 형성한 홀을 통하여 그 내측에 전해액(15)을 충진하고 나서 홀을 막는 방법 등을 채용할 수 있다.
패키지(23)를 형성하기 위한 필름에는, 예를 들어 (E111) 상기 E1의 라미네이트 필름(상측용)과, 상기 E1의 라미네이트 필름의 보호층(L1)의 4변 부분에 밀봉부(23a1~23a4)에 대응하는 별도의 시일층을 부분적으로 형성한 라미네이트 필름(하측용)의 조합, (E112) 상기 E111의 상측용 라미네이트 필름과 하측용 라미네이트 필름에 있어서의 시일층(L4)을 외주 가장자리에만 마련한 라미네이트 필름의 조합 등을 바람직하게 사용할 수 있다. 물론, (E113) 상기 E111의 상측용 라미네이트 필름과 하측용 라미네이트 필름으로부터 절연층(L3)을 제외하여 시일층(L4)을 충분히 두껍게 한 라미네이트 필름의 조합이나, (E114) 충분한 두께를 갖는 시일층(L4)만으로 한 비(非)라미네이트 필름(상측 및 하측 겸용) 등을 이용하는 것도 가능하다.
또한, 패키지(23)를 상기 E111~E113의 라미네이트 필름 및 상기 E114의 비(非)라미네이트 필름으로 형성하는 방법에는, 예를 들어 (E121) 소정 사이즈의 상측용의 1장의 직사각형 필름과 이것보다 사이즈가 작은 하측용의 1장의 직사각형 필름을 준비하여, 하측의 직사각형 필름의 시일층측에 축전소자(11)를 배치한 후, 이것을 상측의 직사각형 필름으로 덮고, 상측의 직사각형 필름의 4변을 절곡하여 시일층이 서로 겹치는 부분을 순차적으로 히트시일에 의해 시일하여 밀봉하는 방법 등을 바람직하게 채용할 수 있다. 이와 관련하여, 상측의 직사각형 필름의 4변 중 밀봉부(23a1)에 대응하는 1변을 절곡할 때에는 양극단자(12) 및 음극단자(13)와의 간섭을 피하기 위한 절결을 직사각형 필름의 1변에 미리 형성해두면 좋다.
지지체(24)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(23)의 밀봉부(23a1~23a4)와 편면(하면)을 연속하여 덮도록 형성되어 있다. 이 지지체(24)는 패키지(23)를 구성하는 필름보다 높은 강성을 갖는다. 도 19~도 21에서 알 수 있듯이, 지지체(24)의 상면형상은 직사각형틀 형상이며, 패키지(23)의 상면의 4변을 제외한 부분은 노출하고 있다. 또한, 도 20 및 도 21에서 알 수 있듯이, 패키지(23)의 각각의 밀봉부(23a1~23a4)는 그 전체가 지지체(24)에 의해 밀착상태로 덮여 있다. 아울러, 도 20에서 알 수 있듯이, 패키지(23)의 밀봉부(23a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(24)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(22)로부터 외부로 돌출하고 있다.
지지체(24)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E131) 지지체(24)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(23)를 삽입한 후, 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E132) 도 19~도 21에 도시한 지지체(24)를 밀봉부(23a1~23a4)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(23)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 전기이중층 커패시터(10-6)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-6)를 회로기판(도시 생략)에 실장할 시에는, 지지체(24)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 지지체(24)를 회로기판에 배치한다.
지지체(24)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-6)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(23)의 각각의 밀봉부(23a1~23a4)는 그 전체가 패키지(23)를 구성하는 필름보다 높은 강성을 갖는 지지체(24)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(23a1~23a4)의 변형 및 밀봉력의 저감을 지지체(24)에 의해 억제할 수 있음과 아울러, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(23a1~23a4)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-6)를 제공할 수 있어, 전기이중층 커패시터(10-6)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(24)는 패키지(23)의 밀봉부(23a1~23a4)와 편면(하면)을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(24)는 패키지(23)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(24)에 의해 전기이중층 커패시터(10-6)의 핸들링을 용이하게 수행할 수 있다.
또한, 지지체(24)에는 제1 실시형태 란의 마지막에 설명한 도 5(D)에 도시한 지지체(16-2)의 형상 및 피복형태를 적당히 채용할 수 있다.
[제7 실시형태]
도 22~도 24는 본 발명을 전기이중층 커패시터에 적용한 제7 실시형태를 나타낸다. 도 22는 전기이중층 커패시터의 상면도, 도 23은 도 22의 g1-g1선을 따르는 종단면도, 도 24는 도 22의 g2-g2선을 따르는 종단면도이다.
본 제7 실시형태의 전기이중층 커패시터(10-7)가 제6 실시형태의 전기이중층 커패시터(10-6)와 구성을 달리하는 부분은 지지체(25)의 전체 형상에 있다. 그 외의 구성은 제6 실시형태의 전기이중층 커패시터(10-6)와 동일하므로, 동일 부호를 인용하며 그 설명을 생략한다.
지지체(25)는 제1 실시형태의 전기이중층 커패시터(10-1)의 지지체(16)와 동일한 재료로부터 패키지(23)의 밀봉부(23a1~23a4)만을 연속하여 덮도록 형성되어 있다. 이 지지체(25)는 패키지(23)를 구성하는 필름보다 높은 강성을 갖는다. 도 22~도 24에서 알 수 있듯이, 지지체(25)의 상면형상은 직사각형틀 형상이며, 패키지(23)의 하면 및 상면의 4변을 제외한 부분은 노출하고 있다. 또한, 도 23 및 도 24에서 알 수 있듯이, 패키지(23)의 각각의 밀봉부(23a1~23a4)는 그 전체가 지지체(25)에 의해 밀착상태로 덮여 있다. 또한, 도 23에서 알 수 있듯이, 패키지(23)의 밀봉부(23a1)로부터 도출된 양극단자(12) 및 음극단자(13)의 후단부도 지지체(25)에 의해 밀착상태로 덮여 있으며, 양극단자(12) 및 음극단자(13)의 선단부는 지지체(25)로부터 외부로 돌출하고 있다.
지지체(25)를 상기 E21~E23의 재료로 형성하는 방법에는, 예를 들어 (E141) 지지체(25)에 대응한 형상의 캐비티를 갖는 몰드(도시 생략)를 이용하여, 캐비티 내에 양극단자(12) 및 음극단자(13)의 도출부분의 선단부가 돌출하도록 패키지(23)를 삽입한 후, 캐비티 내에 유동성 재료를 투입하여 이것을 경화시키고, 경화 후에 몰드로부터 취출하는 방법, (E142) 도 22~도 24에 도시한 지지체(25)를 밀봉부(23a1~23a4)를 경계로 하여 상하로 2분할한 것과 같은 블록을 미리 형성하여, 이들 두 개의 블록으로 패키지(23)를 끼워 넣어 서로를 결합시키는 방법 등을 바람직하게 채용할 수 있다.
이에, 전기이중층 커패시터(10-7)를 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 회로기판에 실장하는 방법의 예에 대해서 설명한다.
전기이중층 커패시터(10-7)를 회로기판(도시 생략)에 실장할 시에는, 지지체(25)로부터 돌출하는 양극단자(12) 및 음극단자(13)의 선단부를 각각에 대응한 회로기판 랜드(도시 생략)에 땜납 페이스트를 개재하여 배치함과 동시에 패키지(23)를 회로기판에 배치한다.
패키지(23)를 회로기판에 배치한 상태에서 양극단자(12) 및 음극단자(13)의 선단부의 하면 높이가 각 랜드의 상면 높이와 일치하지 않는 경우에는, 양극단자(12) 및 음극단자(13)의 선단부를 배치 전에 적당히 절곡하여 높이 조정을 실시해 둔다.
그리고, 전기이중층 커패시터(10-7)가 배치된 회로기판을 리플로우 로에 투입한다. 납땜 부분(양극단자(12) 및 음극단자(13)의 선단부)은 리플로우 로를 통과하는 과정에서 리플로우 로의 로내 분위기에 직접 노출되어 소정온도(예를 들어 250℃ 전후)로 가열되며, 양극단자(12) 및 음극단자(13)의 선단부가 땜납을 개재하여 각 랜드에 접속된다.
패키지(23)의 각각의 밀봉부(23a1~23a4)는 그 전체가 패키지(23)를 구성하는 필름보다 높은 강성을 갖는 지지체(25)에 의해 밀착상태로 덮여 있으므로, 리플로우 납땜 시의 열로 인한 밀봉부(23a1~23a4)의 변형 및 밀봉력의 저감을 지지체(25)에 의해 억제할 수 있음과 아울러, 열로 인해 증기압 상승을 일으킨 전해액(15)이 밀봉부(23a1~23a4)로부터 누출하는 등의 문제를 확실하게 회피할 수 있다.
이로써, 납프리 땜납을 사용한 고온의 리플로우 납땜에 대응할 수 있는 전기이중층 커패시터(10-7)를 제공할 수 있어, 전기이중층 커패시터(10-7)를 일반 전자부품과 마찬가지로 납프리 땜납을 사용한 고온의 리플로우 납땜에 의해 기판에 실장할 수 있도록 하는 요망에 확실하게 부응할 수 있다.
또한, 지지체(25)는 패키지(23)의 밀봉부(23a1~23a4)만을 연속하여 덮도록 형성되어 있으며, 나아가 지지체(25)는 패키지(23)를 구성하는 필름보다 높은 강성을 가지므로, 지지체(25)에 의해 전기이중층 커패시터(10-7)의 핸들링을 용이하게 수행할 수 있다.
또한, 지지체(25)에는 제2 실시형태 란의 마지막에 설명한 도 9(B)에 도시한 지지체(17-2)의 형상 및 피복형태를 적당히 채용할 수 있다.
[그 외의 실시형태]
(1) 제1~제7 실시형태에서는 전기이중층 커패시터(10-1~10-7)에 본 발명을 적용한 것을 예시하였으나, 동일한 패키지를 구비한 그 외의 전기화학 디바이스, 예를 들어 리튬이온 커패시터나 레독스 커패시터, 리튬이온 전지 등에 있어서도 본 발명을 적용하여 동일한 작용효과를 얻을 수 있다.
10-1, 10-2, 10-3, 10-4, 10-5, 10-6, 10-7 : 전기이중층 커패시터
11 : 축전소자 12 : 양극단자
13 : 음극단자 14 : 패키지
14a1~14a3, 14b, 14c : 밀봉부 15 : 전해액
16, 16-1, 16-2 : 지지체 17, 17-1, 17-2 : 지지체
18 : 패키지 18a1~18a3 : 밀봉부
19 : 지지체 20 : 지지체
21 : 패키지 21a1~21a3 : 밀봉부
22 : 지지체 23 : 패키지
23a1~23a4 : 밀봉부 24 : 지지체
25 : 지지체

Claims (5)

  1. 납땜에 의해 실장하여 이용되는 전기화학 디바이스로서, 필름으로 구성되어, 필름이 서로 겹치는 부분을 시일하여 형성된 밀봉부를 갖는 패키지와, 그 패키지 내에 봉입된 축전소자와, 상기 필름보다 높은 강성을 갖고, 또한, 상기 패키지의 적어도 밀봉부를 덮는 지지체를 구비하고 있는 것을 특징으로 하는 전기화학 디바이스.
  2. 제1항에 있어서, 상기 지지체는 상기 패키지의 밀봉부 및 상기 패키지의 편면을 덮고 있는 것을 특징으로 하는 전기화학 디바이스.
  3. 제1항에 있어서, 상기 지지체는 상기 패키지의 밀봉부만을 덮고 있는 것을 특징으로 하는 전기화학 디바이스.
  4. 제1 내지 제3항 중 어느 한 항에 있어서, 상기 패키지는 윤곽이 직사각형을 이루고, 상기 패키지의 밀봉부는 그 직사각형 패키지의 적어도 3변에 마련되어 있는 것을 특징으로 하는 전기화학 디바이스.
  5. 제1 내지 제3항 중 어느 한 항에 있어서, 상기 패키지는 윤곽이 직사각형을 이루고, 상기 패키지의 밀봉부는 그 직사각형 패키지의 마주대하는 2변 및 편면에 마련되어 있는 것을 특징으로 하는 전기화학 디바이스.
KR1020107023028A 2008-03-18 2009-03-16 전기화학 디바이스 KR101146343B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008069316 2008-03-18
JPJP-P-2008-069316 2008-03-18
PCT/JP2009/055566 WO2009119465A1 (ja) 2008-03-18 2009-03-16 電気化学デバイス

Publications (2)

Publication Number Publication Date
KR20110021731A true KR20110021731A (ko) 2011-03-04
KR101146343B1 KR101146343B1 (ko) 2012-05-21

Family

ID=41113658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023028A KR101146343B1 (ko) 2008-03-18 2009-03-16 전기화학 디바이스

Country Status (6)

Country Link
US (1) US8536465B2 (ko)
EP (1) EP2276043B1 (ko)
JP (1) JP5588338B2 (ko)
KR (1) KR101146343B1 (ko)
CN (1) CN102037529B (ko)
WO (1) WO2009119465A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9068743B2 (en) * 2009-02-26 2015-06-30 8 Rivers Capital, LLC & Palmer Labs, LLC Apparatus for combusting a fuel at high pressure and high temperature, and associated system
JP6156392B2 (ja) * 2012-12-06 2017-07-05 株式会社村田製作所 電池およびそれを用いた組電池
US9613246B1 (en) * 2014-09-16 2017-04-04 Apple Inc. Multiple scan element array ultrasonic biometric scanner
US9952095B1 (en) 2014-09-29 2018-04-24 Apple Inc. Methods and systems for modulation and demodulation of optical signals
US9984271B1 (en) 2014-09-30 2018-05-29 Apple Inc. Ultrasonic fingerprint sensor in display bezel
US9747488B2 (en) 2014-09-30 2017-08-29 Apple Inc. Active sensing element for acoustic imaging systems
US9904836B2 (en) 2014-09-30 2018-02-27 Apple Inc. Reducing edge effects within segmented acoustic imaging systems
US9979955B1 (en) 2014-09-30 2018-05-22 Apple Inc. Calibration methods for near-field acoustic imaging systems
US10133904B2 (en) 2014-09-30 2018-11-20 Apple Inc. Fully-addressable sensor array for acoustic imaging systems
US9824254B1 (en) 2014-09-30 2017-11-21 Apple Inc. Biometric sensing device with discrete ultrasonic transducers
US9607203B1 (en) 2014-09-30 2017-03-28 Apple Inc. Biometric sensing device with discrete ultrasonic transducers
US11048902B2 (en) 2015-08-20 2021-06-29 Appple Inc. Acoustic imaging system architecture
US10198610B1 (en) 2015-09-29 2019-02-05 Apple Inc. Acoustic pulse coding for imaging of input surfaces
MY195773A (en) 2016-05-20 2023-02-11 Kyocera Avx Components Corp Multi-Cell Ultracapacitor
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
JP6738271B2 (ja) * 2016-12-28 2020-08-12 株式会社エンビジョンＡｅｓｃジャパン 樹脂成形方法及び外装体に樹脂部材を備えるラミネート型電池。
CN110573799A (zh) 2017-03-07 2019-12-13 八河流资产有限责任公司 用于操作燃气涡轮机的灵活燃料燃烧室的系统和方法
AU2018229962B2 (en) 2017-03-07 2023-02-16 8 Rivers Capital, Llc System and method for combustion of solid fuels and derivatives thereof
US10802651B2 (en) 2018-01-30 2020-10-13 Apple Inc. Ultrasonic touch detection through display
KR20200127181A (ko) * 2018-03-30 2020-11-10 에이브이엑스 코포레이션 장벽층을 구비하는 슈퍼 커패시터 어셈블리
AU2019308815A1 (en) 2018-07-23 2021-03-04 8 Rivers Capital, Llc System and method for power generation with flameless combustion
US11950512B2 (en) 2020-03-23 2024-04-02 Apple Inc. Thin-film acoustic imaging system for imaging through an exterior surface of an electronic device housing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001655A (en) * 1974-01-10 1977-01-04 P. R. Mallory & Co., Inc. Compressible intermediate layer for encapsulated electrical devices
JPS6381914A (ja) * 1986-09-26 1988-04-12 旭硝子株式会社 電気二重層コンデンサ
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
JPH1116546A (ja) * 1997-06-24 1999-01-22 Yuasa Corp 偏平形電池
US6632538B1 (en) * 1998-02-05 2003-10-14 Dai Nippon Printing Co., Ltd. Sheet for cell and cell device
JP2000048773A (ja) * 1998-07-27 2000-02-18 Japan Storage Battery Co Ltd 非水電解質電池
JP2000195475A (ja) * 1998-12-25 2000-07-14 Mitsubishi Chemicals Corp 二次電池
JP4224739B2 (ja) 1999-04-23 2009-02-18 株式会社ジーエス・ユアサコーポレーション 枠付き電池
EP1160895A1 (en) * 1999-12-17 2001-12-05 Mitsubishi Denki Kabushiki Kaisha Flat battery pack and mobile communication terminal
JP2001338850A (ja) 2000-05-26 2001-12-07 Matsuo Electric Co Ltd 薄型板状コンデンサ
JP3497448B2 (ja) * 2000-06-09 2004-02-16 Ｎｅｃトーキン株式会社 電気二重層コンデンサおよび電池
JP3877968B2 (ja) * 2001-03-16 2007-02-07 Ｎｅｃトーキン株式会社 電気二重層コンデンサ
JP4060549B2 (ja) * 2001-06-19 2008-03-12 Ｔｄｋ株式会社 電気化学素子の外装体
JP4328483B2 (ja) * 2001-11-26 2009-09-09 Ｎｅｃトーキン株式会社 固体電解コンデンサ及びその製造方法
JP3953327B2 (ja) * 2002-01-21 2007-08-08 Ｎｅｃトーキン株式会社 電池および電気二重層コンデンサ
US6995969B2 (en) * 2002-03-19 2006-02-07 Nissan Diesel Motor Co., Ltd. Electric double-layer capacitor
JP3848190B2 (ja) * 2002-03-19 2006-11-22 日産ディーゼル工業株式会社 電気二重層キャパシタ
JP4000961B2 (ja) * 2002-09-04 2007-10-31 日産自動車株式会社 組電池
JP4361319B2 (ja) * 2003-06-05 2009-11-11 セイコーインスツル株式会社 電気化学セルおよびその製造方法
JP4737947B2 (ja) * 2004-05-27 2011-08-03 株式会社東芝 電池パック
JP4687052B2 (ja) * 2004-09-29 2011-05-25 トヨタ自動車株式会社 シート材型電池の製造方法及びシート材型電池
JP2006114406A (ja) * 2004-10-15 2006-04-27 Toyota Motor Corp シート材型電池の製造方法、シート材型電池及びシート材型単電池を組み合わせる組電池
JP2006164922A (ja) * 2004-12-10 2006-06-22 Toyota Motor Corp 蓄電装置及びその製造に用いられる部材
JP4760028B2 (ja) 2005-01-28 2011-08-31 Ｔｄｋ株式会社 電気化学デバイス及びその製造方法
JP2007128792A (ja) 2005-11-07 2007-05-24 Furukawa Battery Co Ltd:The ラミネートパック電池
JP5176281B2 (ja) * 2006-03-23 2013-04-03 大日本印刷株式会社 リチウムイオン電池
JP2007323907A (ja) 2006-05-31 2007-12-13 Sony Corp 電池外装材及びこれを用いた非水電解質二次電池
JP4873703B2 (ja) 2006-07-27 2012-02-08 日本電信電話株式会社 電気デバイス用パッケージを備えた電気装置

Also Published As

Publication number Publication date
JPWO2009119465A1 (ja) 2011-07-21
CN102037529A (zh) 2011-04-27
CN102037529B (zh) 2012-12-05
US20110056737A1 (en) 2011-03-10
JP5588338B2 (ja) 2014-09-10
KR101146343B1 (ko) 2012-05-21
WO2009119465A1 (ja) 2009-10-01
EP2276043B1 (en) 2012-11-21
US8536465B2 (en) 2013-09-17
EP2276043A4 (en) 2011-10-26
EP2276043A1 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
KR101146343B1 (ko) 전기화학 디바이스
JP5571816B2 (ja) 電気化学デバイスおよびその実装構造
JP5320404B2 (ja) 電気化学デバイス
WO2011043138A1 (ja) 電気化学キャパシタ
US8896984B2 (en) Solid electrolytic capacitor
US8455136B2 (en) Electrochemical device
JP5180663B2 (ja) 電気化学デバイス
WO2016167157A1 (ja) 蓄電デバイス
WO2016167158A1 (ja) 蓄電デバイス
JP2009188195A (ja) 電気化学デバイス及びその実装構造
JP5261120B2 (ja) 電気化学デバイス
JP5319129B2 (ja) 電気化学デバイス
JP6232587B2 (ja) 固体電解コンデンサ
TWI426534B (zh) 電容單元及堆疊式固態電解電容器
JP5173460B2 (ja) 電気化学デバイス及びその製造方法
JPS6151413B2 (ko)
TWI485730B (zh) 不需使用導線架的捲繞型固態電解電容器封裝結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee