KR20100119520A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100119520A
KR20100119520A KR1020100040356A KR20100040356A KR20100119520A KR 20100119520 A KR20100119520 A KR 20100119520A KR 1020100040356 A KR1020100040356 A KR 1020100040356A KR 20100040356 A KR20100040356 A KR 20100040356A KR 20100119520 A KR20100119520 A KR 20100119520A
Authority
KR
South Korea
Prior art keywords
wire
ball
semiconductor device
bonding
bonded
Prior art date
Application number
KR1020100040356A
Other languages
English (en)
Inventor
사또시 시라하마
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20100119520A publication Critical patent/KR20100119520A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

복수의 와이어가 본딩된 반도체 소자를 구비하는 반도체 장치로서, 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 반도체층 상에 형성된 전극 상에, 볼 본딩된 제1 와이어를 갖고, 그 제1 와이어는, 상기 전극 상에 접합된 볼부와, 그 볼부로부터 연신하여 되접힌 되접힘부를 갖고, 그 되접힘부에 연신하는 부분과 그 되접힘부로부터 연신하는 부분이 상기 볼부의 위에서 접촉하고, 상기 볼부의 위에서 상기 제1 와이어에 본딩된 제2 와이어를 갖고, 상기 볼부의 주연부 상에서, 상기 제1 와이어의 되접힘부 또는 상기 제2 와이어와 상기 볼부와의 사이에 공극을 갖는 것을 특징으로 하는 반도체 장치에 관한 것이다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 반도체 소자 내 또는 사이에서 와이어 본딩된 반도체 소자를 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 다이오드 등의 반도체 소자를 이용한 종래의 반도체 장치에서는, 복수의 반도체 소자(칩)를 1개의 패키지 내에 탑재한 것이 있고, 이와 같은 복수의 칩 사이를 와이어 본딩으로 접속하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1).
이 특허 문헌 1에 개시되어 있는 방법에 따르면, 복수의 칩 사이를 와이어 접속하는 경우, 우선 제1 와이어로서 전극 패턴의 단자 상으로부터 칩의 상부 전극 상에 웨지 본딩한다. 다음으로, 그 웨지 본딩부의 위에, 제2 와이어를 겹쳐서 볼 본딩한다.
이에 의해, 칩의 상부 전극 상에, 볼 본딩으로 형성된 볼이 접속되게 되어, 이 부분에서의 와이어의 박막화를 방지하여, 와이어 본딩의 접합의 강화를 실현하고 있다.
그러나, 특허 문헌 1에서, 반도체 소자의 전극에 직접 웨지 본딩을 행하면, 상기 전극의 막 두께가 얇은 것에 기인하여, 안정된 접합을 얻을 수 없다고 하는 과제가 있었다. 또한, 한쪽 면측에 정부의 전극을 갖는 타입의 반도체 소자의 경우, 한쪽의 전극면의 높이가 발광 소자 표면의 높이보다도 낮기 때문에, 상기 한쪽의 전극면에 상기 웨지 본딩을 하면, 캐필러리의 선단부에서 반도체 소자의 단차 표면이 손상된다고 하는 문제가 발생한다. 또한, 특허 문헌 1에서는, 웨지 본딩부의 위에서 겹쳐서 볼 본딩하고 있다. 그 때문에, 와이어의 웨지 본딩부와 반도체 소자의 표면과의 간격이 좁고, 웨지 본딩부와 반도체 소자와의 사이에서, 주변 부재 등의 방열 효율이 저하된다고 하는 문제가 있다.
그와 같은 문제를 해결하는 수단으로서, 와이어 루프의 볼부 상면을, 그 정상 부분이 와이어의 일부를 포함하여 압착된 상태로 하고, 그 볼부의 상면과 본딩면을 가교하는 와이어 루프를 이용하는 것이 제안되어 있다(예를 들면, 특허 문헌 2). 이 방법에 따르면, 와이어의 열화, 접촉/단락 등에 기인하는 문제점을 억제할 수 있다.
[특허 문헌 1] 일본 특허 공개 제2002-353267호 공보 [특허 문헌 2] 일본 특허 공개 제2008-130863호 공보
최근, 한층 더 고출력화가 요구되어 있고, 반도체 소자(발광 소자)의 출력이 향상되는 경향이 있다. 따라서, 본 발명은, 더욱 양호하며 신뢰성이 향상된 반도체 발광 장치를 제공하는 것을 목적으로 하고, 특히, 복수의 와이어가 본딩된 반도체 소자를 구비하는 반도체 장치로서, 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 반도체층 상에 형성된 전극 상에, 볼 본딩된 제1 와이어를 갖고, 제1 와이어는, 전극 상에 접합된 볼부와, 볼부로부터 연신하여 되접힌 되접힘부와, 볼부의 위에 접합된 평탄부를 갖고, 그 평탄부 상에 본딩된 제2 와이어를 갖고, 제1 와이어의 되접힘부 또는 제2 와이어는, 제1 와이어의 볼부의 주연부 상에서, 볼부와의 사이에 공극을 갖는 반도체 장치에 관한 것이다. 이러한 구성에 따르면, 와이어의 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치를 제공할 수 있다.
또한, 제2 와이어는, 제1 와이어와의 사이에 공극을 갖는 것이 바람직하다. 이러한 구성에 따르면, 와이어의 접합 신뢰성을 확보하면서, 방열성이 양호한 반도체 장치로 할 수 있다.
또한, 본 발명은, 반도체층 상에 형성된 전극 상에, 볼 본딩된 제1 와이어를 갖고, 제1 와이어는, 전극 상에 접합된 볼부와, 볼부로부터 연신하여 되접힌 되접힘부와, 볼부의 위에 접합된 평탄부를 갖고, 그 평탄부 상에 본딩된 제2 와이어를 갖고, 상기 제2 와이어는, 상기 제1 와이어의 볼부의 주연부 상에서, 제1 와이어의 되접힘부와의 사이에 공극을 갖는 반도체 장치에 관한 것이다. 이러한 구성에 따르면, 와이어의 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치를 제공할 수 있다.
또한, 제1 와이어의 볼부의 위에서, 제1 와이어 또는 제2 와이어는, 대략 수평으로 설치되어 있는 것이 바람직하다. 이러한 구성에 따르면, 와이어의 접합 신뢰성을 확보하면서, 방열성이 양호한 반도체 장치로 할 수 있다.
또한, 제1 와이어의 볼부로부터 연신하는 와이어와 볼부와의 접촉면에서, 가장 높은 위치와 가장 낮은 위치와의 고저차가, 와이어의 직경의 2분의 1 이하인 것이 바람직하다. 이러한 구성에 따르면, 와이어의 접합 신뢰성을 확보하면서, 방열성이 양호한 반도체 장치로 할 수 있다.
또한, 본 발명은, 반도체층 상에 형성된 전극 상에, 제1 와이어를 볼 본딩하는 제1 공정과, 제1 와이어의 볼부의 위에 제2 와이어를 본딩하는 제2 공정을 갖고, 제2 공정에서, 제2 와이어는, 제1 와이어의 볼부의 중심점 상을 덮도록 본딩되는 반도체 소자의 제조 방법에 관한 것이다. 이러한 구성에 따르면, 와이어의 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치의 제조 방법을 제공할 수 있다.
본 발명에 따르면, 복수의 와이어가 본딩된 반도체 소자를 구비하는 반도체 장치에서, 충분한 접합 신뢰성을 실현할 수 있음과 함께, 방열성이 양호한 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치를 도시하는 개략 평면도.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면 공정도.
도 3a는 본 발명의 제1 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도.
도 3b는 도 3a의 확대도.
도 4a는 본 발명의 제2 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도.
도 4b는 도 4a의 확대도.
도 5a는 비교예의 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도.
도 5b는 도 5a의 확대도.
이하, 도면을 참조하여 본 발명을 실시하기 위한 형태(이하 「실시 형태」라고 함)에 대해서 상세하게 설명한다. 단, 본 발명은, 이 실시 형태에 한정되지 않는다.
<제1 실시 형태>
도 1은, 본 발명의 제1 실시 형태에 따른 반도체 장치를 도시하는 개략 평면도이다. 도 2는, 본 발명의 제1 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면 공정도이다. 도 3a, 도 3b는, 본 발명의 제1 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도이다.
(반도체 장치)
본 실시 형태에 따른 반도체 장치는, 적어도, 반도체 소자(11)와 와이어를 포함하여 구성되어 있다. 또한, 반도체 소자가 재치됨과 함께, 와이어가 접속되는 금속 부재를 갖고 있고, 또한 이들을 일체적으로 유지하는 밀봉 수지를 갖는다. 통상적으로, 와이어는, 반도체 소자(11) 사이 또는 금속 부재(12)와 반도체 소자(11)와의 사이를 접속하고 있다. 와이어는, 적어도 제1 와이어(14)와 제2 와이어(15)를 갖고 있다. 반도체 소자(11)는, 전극(16) 상에, 제1 와이어(14)가 볼 본딩되고, 다시 그 위에 제2 와이어(15)가 본딩된다. 제1 와이어는, 반도체 소자의 전극 상에 접합된 볼부와, 볼부(14a)의 상부의 대략 중앙부로부터 연신하여 되접힌 되접힘부와, 또한 그 되접힘부로부터 연신하여 볼부의 위에서 볼부로부터 되접힘부에 이르는 와이어의 위에 접합된 평탄부(14c)를 갖고 있다.
즉, 도 4b에 도시한 바와 같이, 볼부(14a)로부터 되접힘부(14b)에 이르는 제1 와이어(14)(하측의 제1 와이어(14))의 위에 되접힘부(14b)로부터 되졉혀진 제1 와이어(14)(상측의 제1 와이어(14))를 접합할 때에, 상측의 제1 와이어(14)가 볼부(14a)의 방향으로 압압력을 받는 것에 의해 상측의 와이어(14)에 평탄부(14c)가 형성된다. 평탄부(14c)는 상측의 와이어(14)의 상면뿐만 아니라 하면도 평탄한 것이 바람직하다.
또한, 도 4b에서는, 상측의 제1 와이어(14)는 볼부(14a)로부터 이격되어 있지만, 상측의 제1 와이어(14)와 하측의 제1 와이어(14)와의 접합 조건에 따라서는, 상측의 제1 와이어(14)는 볼부(14a)와 접촉하여도 된다.
제2 와이어(15)는, 제1 와이어(14)의 볼부(14a)의 중심점 상에서 제1 와이어(14)의 평탄부(14c)의 위에 접합되어 있다. 본 실시 형태에서는, 볼부(14a)의 주연부 상에서, 제1 와이어(14)의 되접힘부(14b) 또는 제2 와이어(15)와 제1 와이어(15)의 볼부와의 사이에 공극(18)을 갖고 있다. 이에 의해, 충분한 접합 상태를 확보할 수 있음과 함께, 반도체 소자(11) 및 그 근방에 생기는 열을 효율적으로 방열시킬 수 있다. 또한, 제1 와이어(14)의 볼부(14a)의 위에서, 제1 와이어(14) 또는 제2 와이어(15)는, 대략 수평으로 설치되어 있다. 이에 의해, 와이어에 걸리는 응력을 저감할 수 있기 때문에, 와이어의 단선 등을 방지할 수 있다.
본 실시 형태의 반도체 장치는, 반도체 소자, 와이어 및 금속 부재 등이, 바람직하게는 일체적으로, 수지에 의해 성형 또는 밀봉되어 있는 것이 바람직하다. 이와 같은 수지는, 반도체 소자 등에 대해, 절연성을 확보할 수 있는 것이면, 어떠한 재료에 의해 형성되어 있어도 된다. 성형 또는 밀봉 수지의 크기 및 형상은, 특별히 한정되는 것은 아니다.
이하, 각 구성 부재에 대해서 상세하게 설명한다.
(반도체 소자)
본 발명에서 이용되는 반도체 소자는, 반도체에 의해 구성되는 소자이면 특별히 한정되지 않는다.
본 발명에 이용되는 반도체 소자는, 대향하는 면에 플러스 및 마이너스의 전극이 각각 형성된 것이어도 되고, 동일면측에 플러스 및 마이너스의 전극이 모두 형성되어 있어도 된다. 후자의 경우의 한 쌍의 전극은, 동일한 높이(반도체층으로부터 거의 동일한 거리)로 배치되어 있어도 되고, 전극간에 고저차가 있어도 된다. 고저차를 갖고 있는 경우, 직접 전극에 웨지 본딩하는 것은, 접합 상태가 나빠, 다이스에의 캐필러리 접촉에 의한 손상이 발생하므로, 본 발명의 효과가 보다 현저하게 나타난다. 또한, 이 경우의 플러스 및 마이너스의 전극은, 반드시 1개씩 형성되어 있지 않아도 되고, 각각 2개 이상 형성되어 있어도 된다. 즉, 동일면측에 합계 3개 이상 형성되어 있어도 된다. 특히, 본 발명의 반도체 장치가 1개의 반도체 소자에 의해 구성되는 경우에는, 플러스 및 마이너스의 전극이 반도체층의 동일한 면측에 각각 2개 이상 형성되어 있다. 이에 의해, 상술한 본 발명의 효과를 보다 발휘시킬 수 있다.
전극은, 그 재료, 막 두께, 구조에서, 특별히 한정되지 않지만, 예를 들면, 신뢰성의 관점으로부터 볼 때 금에 의해 형성되어 있는 것이 바람직하지만, 후술하는 와이어의 종류에 의해서, 금, 구리, 납, 알루미늄 또는 이들 합금을 포함하는 단층 구조, 적층 구조 중 어느 것이라도 된다. 또한, ITO(산화 인듐 주석)를 이용한 전극도 바람직하다.
또한, 각 전극의 표면에는, 패드 전극으로서, Ni, Ti, Au, Pt, Pd, W, Rh 등의 금속 또는 합금의 단층막 또는 적층막을 형성하여도 된다. 패드 전극의 막 두께는 특별히 한정되지 않지만, 그 중에서도, 최종층(가장 표면측)에 Au가 배치되고, 그 막 두께가 100㎚ 정도 이상인 것이 바람직하다. 또한, 2개 이상의 다른 층이 각각 Ti, Rh, W 및 Au 중으로부터 선택되는 어느 것을 포함하고, 이들 2개 이상의 다른 층이 적층되어 형성되는 패드 전극도 바람직하다.
반도체 장치에서, 반도체 소자는, 1개의 반도체 장치에서 1개만 탑재되어 있어도 되고, 복수개 탑재되어 있어도 된다. 반도체 소자가 복수개 탑재되어 있는 경우에는, 그들이 병렬, 직렬 또는 그들의 조합 등, 접속 형태는 특별히 한정되지 않는다.
(금속 부재)
금속 부재는, 반도체 소자와 전기적으로 접속하기 위한 전극 및 반도체 소자를 탑재하는 기판으로서의 역할을 하는 것이며, 실질적으로 판 형상이면 되고, 파(波)형판 형상, 요철을 갖는 판 형상이어도 된다. 그 막 두께는 균일하여도 되고, 부분적으로 후막 또는 박막이어도 된다. 재료는 특별히 한정되지 않고, 열전도율이 비교적 큰 재료(예를 들면, 200W/(mㆍK) 정도 이상), 비교적 큰 기계적 강도를 갖는 것, 혹은 펀칭 프레스 가공 또는 에칭 가공 등이 용이한 재료로 형성하는 것이 바람직하다. 이와 같은 재료로 형성하는 것에 의해, 반도체 소자에서 발생하는 열을 효율적으로 빠져나가게 할 수 있다. 구체적으로는, 구리, 알루미늄, 금, 은, 텅스텐, 철, 니켈 등의 금속 또는 철-니켈 합금, 인청동 등의 합금 등을 들 수 있다. 또한, 금속 부재의 표면에는, 탑재되는 반도체 소자로부터의 광을 효율적으로 취출하기 위해 반사 도금이 실시되어 있는 것이 바람직하다. 또한, 금속 부재는, 판 형상 외에, 세라믹이나 글래스 에폭시 수지 등의 표면에 형성된 도금층이어도 된다.
금속 부재는, 통상적으로, 1개의 반도체 장치에서 2개 이상 구비되어 있다. 이들 2개의 금속 부재는, 서로 전기적으로 이격함으로써 정부(正負) 한 쌍의 전극으로서 기능시킬 수 있다. 또한, 반도체 소자의 수가 +1개 이상이어도 된다.
금속 부재는, 반도체 소자를 탑재하고, 반도체 소자와 접속되는 영역 외에, 외부와 접속하는 리드 단자로서 연장되는 영역을 갖고 있어도 된다. 리드 단자는, 본 발명의 반도체 장치의 실장 타입(예를 들면, 사이드뷰 타입, 톱 뷰 타입 등), 사용 양태에 따라서, 적절하게 굴곡, 변형시킬 수 있다.
(와이어)
와이어는, 반도체 소자의 표면에 형성된 전극과 금속 부재와의 사이, 반도체 소자간, 반도체 소자 내의 전극간 등을 전기적으로 접속(본딩)하기 위해 이용되는 도전 부재이다. 특히, 반도체 소자간을 접속하는 경우에는, 반도체 소자의 동극(同極)의 전극간을 접속하고 있는 것이 바람직하다.
본 발명에서는, 2개의 포인트간의 와이어에서, 시점으로서 접합하는 포인트를 제1 본딩점, 종점으로서 다음에 접속하는 포인트를 제2 본딩점이라고 칭한다.
제1 본딩점은, 반도체 소자의 전극 상에, 와이어가 용융하여 형성된 볼 또는 덩어리가 본딩되어 있다. 이와 같이 볼 본딩된 와이어의 접속 부분을, 볼부라고 칭한다.
또한, 제2 본딩점에서는, 와이어는, 볼을 통하지 않고 접속되어 있다. 이 제2 본딩점에서의 와이어의 접속 부분을, 웨지 본드부라고 칭한다. 또한, 제2 본딩점(또는 웨지 본드부)은, 금속 부재에 접촉하도록 금속 부재의 바로 위에 배치되는 것이 바람직하다. 또한, 제2 본딩점이, 반도체 소자의 전극 상에 배치되는 경우에는, 적어도 볼부를 통하여 배치되어 있는 것이 바람직하다.
본딩점이란, 통상적으로, 반도체 소자의 전극 표면 또는 반도체 장치를 구성하는 금속 부재 표면의 일부 영역을 가리키지만, 복수의 와이어가 형성되는 경우는, 본딩된 영역, 예를 들면, 와이어 위 또는 볼부 위도 포함한다.
본 발명에서, 와이어는, 적어도 제1 와이어와 제2 와이어를 갖고 있다. 제1 와이어는, 제1 본딩점과, 제2 본딩점을 접속하는 와이어를 의미한다. 또한, 제2 와이어는, 제1 와이어의 볼부의 위와, 제3 본딩점을 접속하는 와이어를 의미한다. 이와 같은 제2 와이어에 대응하는 것이, 1개의 반도체 장치에서 복수 형성되어 있어도 된다.
제1 와이어(14)는, 상술한 바와 같이, 반도체 소자의 전극 상에 볼 본딩된 볼부(14a)를 갖고 있고, 또한, 볼부(14a)의 위로부터 와이어의 종점이 되는 점(즉, 제2 본딩점)과는 역방향으로 돌출되도록 와이어가 연신하여 되접힌 되접힘부(14b)와, 되접힘부(14b)로부터 볼부(14a)의 위로 연장되는 와이어 상면에 형성된 평탄부(14c)를 갖고 있다. 평탄부(14c)는, 볼부(14a)로부터 되접힘부(14b)로 연신하는 와이어(14)(하측의 와이어(14))에 되접힘부(14b)로부터 제2 본딩점으로 연장하는 와이어(14)(상측의 와이어(14))를 접합시키도록, 그 와이어를 볼부(14a)의 방향으로 누룰 때에 형성된다.
볼부(14a)의 직경은, 반도체 장치나 그것에 탑재되는 전극의 크기에 의해 적절하게 조절되는 것이며, 예를 들면 50㎛∼100㎛ 정도이다. 또한, 되접힘부(14b)는, 볼부(14a)의 주연부보다도, 크게 지나치게 돌출되지 않도록 하는 것이 바람직하고, 예를 들면 볼부(14a)의 직경이 상기 범위의 경우는, 볼부(14a)의 중심으로부터 되접힘부(14b)의 선단까지의 거리는 10㎛∼100㎛ 정도가 바람직하다. 평탄부(14c)는, 볼부의 중심점 상에 배치되어 있다.
제1 와이어(14)는, 평탄부(14c)로부터 와이어(14)의 종점이 되는 점의 방향으로, 대략 수평 방향으로 신장하고 있는 것이 바람직하다. 여기서, 대략 수평방향이란, 와이어(하측의 와이어(14))가 볼 본딩되는 볼부(14b)의 면에 대해, 대략 평행한 방향인 것을 의미한다.
또한, 볼부의 상면, 즉 제1 와이어(14)(하선의 제1 와이어(14))와 볼부(14a)가 접합되어 있는 접촉면의 가장 높은 위치와 가장 낮은 위치와의 고저차가, 제1 와이어(14)의 직경의 2분의 1 이하인 것이 바람직하다. 즉, 볼부로부터 연신하는 선 형상의 와이어가, 볼부에 접합될 때에 도 5b에 도시하는 바와 같이 크게 굴곡, 변형되지 않고 접합되는 것이 바람직하다.
또한, 와이어의 되접힘부(14b)와 볼부(14a)와의 사이, 및 평탄부(14c)로부터 연장되는 제2 와이어와 볼부(14a)와의 사이에는, 공극(18)이 형성되어 있는 것이 바람직하다. 이에 의해, 충분한 접합 상태를 확보할 수 있음과 함께, 방열성이 양호한 것으로 된다.
공극(18)은, 그 측면의 일부에 제1 와이어를 되접는 것에 의해(와이어의 되접힘부(14b)를 형성하는 것에 의해) 생기는 곡면을 포함하고 있다.
제2 와이어(15)의 선단 영역(제1 와이어의 위에 접합되는 영역)은, 제1 와이어(14)의 평탄부(14c)에 대해 대략 수평으로 설치된다. 제2 와이어(15)는, 제1 와이어의 볼부(14a)의 중심점 상에서, 제1 와이어(14)에 접합되지만, 제1 와이어의 볼부(14a)의 주연부 상에서는, 제1 와이어의 볼부(14a)와의 사이에 공극을 갖고 있는 것이 바람직하다. 이에 의해, 충분한 접합 상태를 확보할 수 있음과 함께, 방열성이 양호한 것으로 된다. 이 공극의 부분에는, 밀봉 수지가 존재하고 있어도 된다.
와이어는, 반도체 소자의 전극과의 오믹성이 양호하거나, 기계적 접속성이 양호하거나, 전기 전도성 및 열전도성이 양호한 것이 바람직하다. 열전도율로서는, 0.01cal/Sㆍ㎠ㆍ℃/㎝ 정도 이상이 바람직하고, 또한 0.5cal/Sㆍ㎠ㆍ℃/㎝ 정도 이상이 보다 바람직하다. 작업성 등을 고려하면, 와이어의 직경은, 10㎛∼45㎛ 정도인 것이 바람직하다. 이와 같은 와이어의 재료로서는, 예를 들면, 금, 구리, 백금, 알루미늄 등의 금속 및 그들의 합금을 들 수 있다. 그 중에서도, 접합 신뢰성, 접합 후의 응력 완화 등의 관점에서, 금이 바람직하다.
(제조 방법)
본 실시 형태에 따른 반도체 장치의 제조 방법은, 제1 와이어를 볼 본딩하는 제1 공정과, 제1 와이어의 볼부의 위에 제2 와이어를 본딩하는 제2 공정을 갖는다.
본 실시 형태의 와이어 접속을 실현하기 위해 이용되는 와이어 본딩법으로서는, 특별히 한정되지 않지만, 통상적으로, 열 압착 와이어 본딩, 초음파 병용 열 압착 와이어 본딩 등을 바람직하게 이용할 수 있다.
이하, 각 공정에 대해서 상세하게 설명한다.
(제1 공정)
제1 본딩점인 반도체 소자의 전극 상에, 와이어의 용융에 의해 형성된 볼을 접합(압착)한다. 이 압착된 볼로부터 연장되는 와이어의 다른 일부를 또한 볼 위에 압착하고, 제2 본딩점의 방향으로 상기 와이어를 연장시켜, 제2 본딩점에 접속한다.
이 제1 공정은, 우선, 와이어를 캐필러리 등의 지그에 통과시키고, 스파크 등에 의한 고온을 이용하여, 그 선단을 용융시켜 와이어에 의한 볼을 생성시킨다. 온도는, 특별히 한정되는 일 없이, 이용하는 와이어의 재료, 굵기 등에 의해 조정할 수 있다. 예를 들면, 360℃ 정도 이하의 온도를 들 수 있다. 볼의 크기는 특별히 한정되는 일 없이, 통상적으로, 와이어의 직경의 2∼20배 정도의 직경, 바람직하게는 2∼10배 정도의 직경, 더욱 바람직하게는 2∼5배 정도의 직경으로 할 수 있다.
계속해서, 그 볼을 금속 부재 또는 전극 표면에 압착한다. 또한, 공정의 설명에서, 와이어의 선단에 형성된 접합 전의 볼과 구별하기 위해, 본딩점에 압착에 의해 접합된 볼을 압착 볼이라고 칭한다. 본 발명에서는, 상술한 바와 같이, 이 압착점(접합점)이 제1 본딩점으로 된다. 이 때의 부하는, 예를 들면, 금속 부재 또는 전극 표면에서의 볼의 직경의 확대를 고려하여, 적절하게 조정할 수 있다. 또한, 이 때, 초음파를 인가하면서 압착하여도 된다.
다음으로, 제1 와이어를 접속의 종점으로 되는 점(즉, 제2 본딩점)과는 역방향으로 연장시켜 되접힘부를 형성하기 위해, 캐필러리를 역방향으로 이동시킨다. 이 경우의 역방향은, 제2 본딩점에의 방향에 대해, 150∼210°정도의 범위가 포함된다. 이 때의 신장량, 즉 캐필러리의 이동 길이는, 10∼100㎛ 정도로 하는 것이 적합하다. 또한, 제1 볼부의 중심점으로부터 제2 본딩점과는 반대 방향으로 이동시킨 캐필러리의 중심까지의 수평 거리를, 캐필러리의 리버스량이라고 칭한다. 캐필러리의 리버스량은, 제1 와이어의 볼부의 직경이 50㎛∼100㎛ 정도의 경우, 10∼100㎛ 정도로 하는 것이 바람직하다.
이 시프트량과, 캐필러리의 리버스량에 의해, 볼부의 중심부로부터 되접힘부의 단부까지의 거리, 즉 되접힘부의 길이를 결정할 수 있다.
그 후, 캐필러리를, 그 연장된 위치에서 임의의 높이까지 상승시킨 후, 볼(압착 볼) 바로 위로 되돌리도록 이동시키고, 또한 하강시킴으로써, 볼 위에서 압착 볼에 접합하고 있는 제1 와이어에 캐필러리를 압착시켜, 압착 볼로부터 연장되는 제1 와이어의 다른 일부, 즉 연장된 부분의 와이어를 압착 볼 위에서 압착 볼에 접합하고 있는 제1 와이어에 압착시킨다. 그 결과, 볼 표면 및 그 근방에 위치하는 제1 와이어의 표면을 거의 평탄하게 할 수 있다. 이 경우, 초음파를 인가하면서 압착하여도 되지만, 인가하지 않고 압착하는 것이 바람직하다. 초음파의 인가에 의해, 와이어가 가늘게 찌부러지는 경우가 있어, 접합 신뢰성의 저하를 가져오는 경우가 있기 때문이다. 또한, 압착 볼 위에서 제1 와이어의 일부를 제1 와이어의 다른 일부를 압착하는 것에 의해, 와이어의 상방향으로의 신장(공간의 점유)을 저감하고, 예를 들면, 접합된 제1 와이어의 일부와 다른 일부의 합계의 높이를 압착 볼 저면으로부터 와이어 직경의 1.0∼5.0배 정도의 높이, 다른 관점에서, 압착 볼의 높이의 1배 내지 5배, 더욱 바람직하게는 1배 내지 3배 정도 이내의 높이로 할 수 있다.
계속해서, 와이어를, 압착 볼의 바로 위로부터, 제2 본딩점으로 연장시키고, 제2 본딩점에 접합한다. 이 경우의 접합은, 초음파를 인가하면서 또는 인가하지 않고 접합할 수 있다.
(제2 공정)
제1 공정의 후, 제1 와이어의 볼부의 위에 제2 와이어를 본딩한다.
제2 와이어는, 제1, 제2 본딩점과는 다른 위치에 있는 제3 본딩점 상에 볼 본딩한 후, 제1 본딩점의 방향으로 연장시켜 제3 본딩점에 본딩하고 있어도 된다.
이 제2 공정은, 우선, 제1 공정과 마찬가지로, 와이어를 캐필러리 등의 지그에 통과시키고, 스파크 등에 의한 고온을 이용하여, 그 선단을 용융시켜 와이어에 의한 볼을 생성시킨다. 온도는, 특별히 한정되지 않고, 이용하는 와이어의 재료, 굵기 등에 의해 조정할 수 있다. 예를 들면, 360℃ 정도 이하의 온도를 들 수 있다. 볼의 크기는 특별히 한정되지 않고, 통상적으로, 와이어의 직경의 2∼20배 정도의 직경, 바람직하게는 2∼10배 정도, 또한 2∼5배 정도의 직경으로 할 수 있다.
계속해서, 그 볼을 금속 부재 또는 전극 표면에 압착한다. 본 발명에서는, 상술한 바와 같이, 이 압착점(접합점)이 제3 본딩점으로 된다. 이 때의 부하는, 예를 들면, 금속 부재 또는 전극 표면에서의 볼의 직경의 확대(넓이)를 고려하여, 적절하게 조정할 수 있다. 또한, 이 때, 초음파를 인가하면서 압착하여도 된다. 또한, 제1 공정과 마찬가지로, 와이어의 용융에 의해 형성된 볼을 압착하고, 이 압착 볼로부터 연장되는 와이어의 다른 일부를 또한 제2 와이어에 압착하는 것에 의해, 제2 와이어의 볼부의 표면에 평탄부를 형성하여도 된다.
　다음으로, 캐필러리를 제3 본딩점 상으로부터, 제1 와이어의 볼부의 위로 이동시킨다. 이 때, 제1 와이어의 볼부의 중심점의 바로 위로부터, 제2 와이어의 볼부와는 역방향으로 어긋나게 하는 위치까지 이동시키는 것이 바람직하다. 이 경우의 역방향은, 제1 와이어의 볼부의 중심점으로부터 제2 본딩점에의 방향에 대해, 150∼210°정도의 범위가 포함된다. 여기서, 제3 본딩점 상으로부터 캐필러리를 제1 와이어의 볼부의 위로 이동시킨 상태에서, 제1 와이어의 볼부의 중심점으로부터 캐필러리의 중심까지의 수평 방향의 거리를, 캐필러리의 시프트량이라고 칭한다. 캐필러리의 시프트량은, 제1 와이어의 볼부의 직경이 50㎛∼100㎛ 정도의 경우, 40∼80㎛ 정도라고 하는 것이 바람직하다. 이 시프트량과, 상술한 캐필러리의 리버스량에 의해, 볼부의 중심부로부터 되접힘부의 단부까지의 거리, 즉 되접힘부의 길이가 결정된다.
계속해서, 캐필러리를 하강시킴으로써, 제1 와이어의 볼부의 위에 캐필러리를 압착시켜, 제2 와이어를 제1 와이어에 본딩한다.
이와 같이 캐필러리의 중심을 제1 와이어의 볼부의 중심으로부터 어긋나게 한 상태에서, 압착시킴으로써, 제1 와이어의 볼부의 중심점 상에 캐필러리의 페이스를 누룰 수 있기 때문에, 볼부의 주연부에 과잉의 하중이 가해지는 것을 방지할 수 있다. 또한, 이에 의해, 제2 와이어는, 제1 와이어의 볼부의 중심점 상을 덮도록 본딩된다. 본딩 시의 하중은, 40∼80gf가 바람직하다. 이에 의해, 양호한 접합 상태를 확보할 수 있다.
또한, 캐필러리의 중심이 제1 와이어의 볼부의 중심점 상에 위치하는 상태, 즉, 캐필러리의 시프트량이 0(제로)인 상태에서 제2 와이어의 본딩을 행하면, 캐필러리의 중심은 와이어의 재료가 공급되는 부분이기 때문에, 캐필러리에 의해 볼부의 중심을 누룰 수 없다. 그 때문에, 볼부의 주연부 상에 캐필러리의 압력이 가해지기 때문에, 예를 들면 도 5a, 도 5b에 도시한 바와 같이, 와이어가 볼부의 주연부 상에 눌려진 상태로 되게 된다. 그 때문에, 그 볼부로부터 연신하고 있는 제1 와이어도 누르게 되어, 와이어의 열화의 원인으로 되는 경우가 있다.
본 발명의 반도체 장치에서는, 상술한 볼의 생성으로부터 제2 본딩점에의 접합까지의 일련의 방법을, 서로 다른 임의의 2 포인트 사이에서 2회 이상 적용받지만, 탑재되는 반도체 소자의 수, 반도체 소자의 전극의 양태, 반도체 소자의 접속 양태 등에 따라서, 3회, 4회, 그 이상 행해진 것인 것이 더 바람직하다. 또한, 다른 관점에서, 1개의 반도체 소자에 대해, 제1 본딩점 및／또는 제2 본딩점이, 합계 3점 이상 설정되어 있는 것이 바람직하고, 각각 2점 이상씩 설정되어 있는 것이 보다 바람직하다.
<제2 실시 형태>
도 4a, 도 4b는, 본 발명의 제2 실시 형태에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도이다.
제2 실시 형태에 따른 반도체 장치는, 상술한 제1 실시 형태의 반도체 장치와 비교하여, 제1 와이어(14) 및 제2 와이어(15)의 구성이 다르다. 즉, 제1 와이어의 되접힘부(14b)가, 볼부(14a)와 접하고 있는 점이 다르다. 제1 실시 형태와 동일한 부재에는 동일한 부호를 붙이고, 제1 실시 형태와 중복되는 설명은 생략하는 경우도 있다.
본 실시 형태에 따른 반도체 장치는, 적어도, 반도체 소자와 와이어를 포함하여 구성되어 있다. 와이어는, 적어도 제1 와이어(14)와 제2 와이어(15)를 갖고 있다. 반도체 소자는, 전극 상에, 제1 와이어(14)가 볼 본딩되고, 또한 그 위에 제2 와이어(15)가 본딩된다. 제2 와이어(15)는, 제1 와이어(14)의 볼부(14a)의 중심점 상에서 제1 와이어(14)에 접합되어 있다. 제1 와이어(14)의 볼부(14a)의 위에서, 제1 와이어(14) 또는 제2 와이어(15)는, 대략 수평으로 설치되어 있다. 이에 의해, 와이어에 걸리는 응력을 저감할 수 있기 때문에, 와이어의 단선 등을 방지할 수 있다.
본 실시 형태에서, 제2 와이어는, 제1 와이어의 되접힘부(14b)와의 사이에 공극(18)을 갖고 있다. 구체적으로는, 제1 와이어 및 제2 와이어는, 제1 와이어의 볼부(14a)의 주연부 상에서, 제1 와이어의 되접힘부(14b)와 제2 와이어(15)와의 사이에 공극(18)이 형성되어 있는 것이 바람직하다. 이에 의해, 충분한 접합 상태를 확보할 수 있음과 함께, 반도체 소자 및 그 근방에 생기는 열을 효율적으로 방열시킬 수 있다.
본 실시 형태의 와이어 접속은, 예를 들면, 제1 와이어의 위에 제2 와이어를 본딩할 때의 하중이나, 제1 와이어의 볼부에 대한 캐필러리의 리버스량이나 시프트량 등을 조절하는 것에 의해 실현할 수 있다. 구체적으로는, 리버스량을 작게 함으로써, 되접힘부의 길이를 짧게 할 수 있고, 그것에 의해 되접힘부를 볼부의 위에 접하도록 누룰 수 있다.
이하에, 본 발명의 반도체 장치의 실시예를 도면에 기초하여 상세하게 설명한다.
<실시예 1>
도 1은, 실시예 1에 따른 반도체 장치를 도시하는 개략 평면도이다. 도 2는, 실시예 1에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면 공정도이다.
또한, 도 3a, 도 3b는, 실시예 1에 따른 반도체 장치의 와이어 접합을 설명하기 위한 개략 단면도이다.
도 1에 도시한 바와 같이, 이 실시예의 반도체 장치(10)는, 반도체 소자(발광 소자)(11)와, 판 형상의 금속 부재(12)와, 반도체 소자(11)와 금속 부재(12)와의 사이 및 반도체 소자(11) 사이를 각각 전기적으로 접속하는 와이어와, 이들을 일체적으로 수지 밀봉하는 밀봉 수지(19)를 구비하여 구성되어 있다. 이 반도체 장치(10)에는, 반도체 소자로부터의 광을 반사 가능한 부재로 이루어지는 반사성 부재와, 그 반사성 부재에 설치되고 반도체 소자가 재치된 오목부 내에 충전되는 투광성 부재를 갖고 있다. 밀봉 수지(19)의 내부에서, 금속 부재(12)에 전기적으로 접속된 보호 소자(13)가 또한 탑재되어 있다.
와이어는, 반도체 소자(11)의 전극(16) 상에 볼 본딩되는 제1 와이어(14)와, 또한 그 위에 본딩되는 제2 와이어(15)를 갖고 있다. 제1 와이어(14) 및 제2 와이어(15)의 선단은, 제1 와이어(14)의 볼부(14a)와의 사이에 공극(18)을 갖고 있다.
제1 와이어 및 제2 와이어는, 직경이 25㎛인 것을 이용한다.
금속 부재(12)는, 알루미늄 합금으로 이루어지는 판 형상체이며, 반도체 소자(11)를 탑재하는 영역과, 거기에서 한쪽 방향으로 연장되는 영역을 구비하고 있다.
밀봉 수지(19)의 성형체는, 금속 부재(12)의 일부를 협지하여 일체적으로, 직방체에 가까운 형상(세로 3㎜×가로 3㎜×높이 0.85㎜)으로 성형되어 있다. 성형체는, 그 중앙 부근에, 대략 원형(직경 3㎜)의 창부(19a)를 갖고 있다. 창부(19a) 내에서는, 금속 부재(12)의 일부가 노출되어 있고, 노출된 금속 부재(12) 상에 반도체 소자(11)가 탑재되어 있다. 또한, 창부(19a) 내에는, 투광성 수지(도시 생략)가 매설(충전)되어 있다.
반도체 소자(11)는, 그 표면에 2개의 전극이 형성되어 있고, 각 전극이, 금속 부재(12) 또는 다른 전극과, 와이어에 의해 각각 전기적으로 접속되어 있다. 와이어는 와이어 본딩에 의해, 금속 부재 표면 또는 전극 표면에 직접 접합되어 있다.
제1 와이어(14)는, 도 2에 도시한 바와 같이, 제1 본딩부(A1)인 반도체 소자(11)의 전극(16) 상에서, 와이어의 용융에 의해 형성된 볼이 전극 표면에 압착되어 있고, 이 압착 볼로부터 연장되는 제1 와이어의 다른 일부가 또한 압착 볼 위에서 제1 와이어에 압착되어 있고(볼부), 제2 본딩점(B2)인 금속 부재(12)의 방향으로 연장되고, 금속 부재(12)의 표면에 접합되어 있다(웨지 본드부). 즉, 제1 본딩부(A1)에서, 제2 본딩부(B2)와 반대측에, 와이어에 의한 루프 형상의 되접힘부가 형성되어 있고, 그 압착 볼 표면/정상 부분은 와이어의 일부를 포함하여 찌부러뜨려진 상태이며, 비교적 평탄화된 형상으로 되어 있다.
이 제1 와이어(14)의 접합은, 우선, 와이어를 캐필러리(도시 생략)에 통과시키고, 스파크에 의한 고온을 이용하여, 그 선단을 용융시켜 와이어에 의한 볼을 생성시킨다.
계속해서, 그 볼을 전극 표면에 압착하여, 접합한다. 이 압착점이 제1 본딩점(A1)으로 된다. 볼의 직경은, 70㎛로 한다.
다음으로, 도 2의 점선 화살표에 따라서, 압착점으로부터 캐필러리를 상승시켜, 와이어를 조출(繰出)하고, 제2 본딩점(B2)과는 역방향으로 연장시키기 위하여, 캐필러리를 역방향으로 약 50㎛ 수평 이동시킨다.
그 후, 캐필러리를 상승시키고, 볼 바로 위로 이동시켜 와이어를 조출하고, 볼 위에서 제1 와이어에 캐필러리를 압착하는 것에 의해, 압착 볼로부터 연장되는 와이어의 다른 일부가 또한 압착 볼 위에서 제1 와이어에 압착되고, 볼 표면 및 그 근방에 위치하는 와이어가 거의 평탄하게 된다.
계속해서, 도 2의 실선 화살표에 따라서, 캐필러리를 상승시켜, 와이어를 조출하고, 제2 본딩점(B2)과는 역방향으로 캐필러리를 수평 이동시키고, 다시 상승시켜 와이어를 조출하고, 압착 볼의 바로 위를 통해, 제2 본딩점(B2)에 수평 이동 및 하강하면서 와이어를 연장시켜, 제2 본딩점(B2)에 접합한다. 이에 의해, 제1 본딩점(A1)과 제2 본딩점(B2)을 연결하는 제1 와이어(14)가 형성된다.
이 반도체 장치에서는, 전극(16)의 제1 본딩점(A1) 상에, 이 전극(16)과 다른 전극(17)(제3 본딩점(C1))과의 사이에서 제2 와이어(15)가 설치되어 있다. 이 제2 와이어(15)의 접합은, 상술한 일련의 공정을 행함으로써, 제2 와이어(15)의 볼부의 표면을, 상술한 제1 와이어(14)의 볼부와 마찬가지로, 평탄화한 형상으로 할 수 있다. 또한, 제2 와이어(15)의 종점은, 반도체 소자(11) 상의 전극(16)의 위지만, 이미 제1 와이어(14)의 볼부로서, 압착 볼이 형성되어 있고, 그 압착 볼이 평탄한 형상이기 때문에, 패드 전극과 같은 전극 보호의 역할을 하고, 제2 와이어(15)의 접합을 가능하게 한다.
본 실시예에서는, 제2 와이어(15)를 제1 와이어(14)의 볼부의 위에 접합할 때에, 캐필러리의 시프트량을 80㎛로 하여, 40gf의 하중에 의해 본딩을 행한다.
이와 같이 구성된 반도체 장치(10)에서는, 제1 와이어(14)의 볼부의 위에서, 제1 와이어(14) 또는 제2 와이어(15)는, 대략 수평으로 설치되어 있다. 또한, 제1 와이어(14)의 되접힘부 및 제2 와이어(15)는, 제1 와이어의 볼부의 주연부 상에서 볼부와의 사이에 공극(18)을 갖고 있다.
본 실시예의 반도체 장치(10)에서는, 와이어의 접합 상태를 양호한 것으로 할 수 있음과 함께, 와이어의 볼부 근방에서의 열을 효율적으로 방열시킬 수 있다.
실시예 1과 마찬가지의 반도체 장치를 25개 제작하고, 히트 사이클 시험으로서, -40도(℃) 1분, 100도(℃) 1분을 3000 사이클 행하였다. 시험 후, 실시예 1의 반도체 장치에서, 단선한 것은 없는 것을 확인하였다.
<비교예>
도 5a, 도 5b는, 비교예에 따른 반도체 장치의 일부를 확대한 개략 단면도이다.
제2 와이어(15)를 제1 와이어(14)의 위에 본딩할 때에, 캐필러리의 중심이 제1 와이어(14)의 볼부(14a)의 중심점 상에 위치하는 상태, 즉, 캐필러리의 시프트량을 0으로 하여, 본딩을 행한다.
그 결과, 제1 와이어(14)의 볼부(14a)의 위에서, 제1 와이어(14) 및 제2 와이어(15)는, 대략 수평으로는 되지 않고, 캐필러리의 페이스에 의해 볼부의 중심부의 주변이 강하게 압압(押壓)됨으로써 볼부의 주연부 상에 눌려진 상태로 된다.
비교예의 반도체 장치는, 실시예 1의 반도체 장치와 비교하여, 신뢰성 시험에서 와이어가 단선되기 쉬운 경향이 있다.
<실시예 2>
이 실시예에서는, 제2 와이어를 제1 와이어의 위에 본딩할 때에, 캐필러리의 시프트량을 60㎛로 변경한 이외에는, 실질적으로 실시예 1과 마찬가지의 제조 방법으로, 마찬가지의 반도체 장치를 제작한다.
이 실시예의 반도체 장치는, 반도체 소자와, 판 형상의 금속 부재와, 반도체 소자와 금속 부재와의 사이 및 반도체 소자간을 각각 전기적으로 접속하는 와이어와, 이들을 일체적으로 수지 밀봉하는 밀봉 수지를 구비하여 구성되어 있다. 이 반도체 장치에는, 밀봉 수지의 내부에서, 금속 부재에 전기적으로 접속된 보호 소자가 더 탑재되어 있다.
와이어는, 반도체 소자의 전극 상에 볼 본딩되는 제1 와이어와, 그 위에 본딩되는 제2 와이어를 더 갖고 있다.
이 반도체 장치에서는, 제1 와이어의 볼부의 위에서, 제1 와이어 또는 제2 와이어는, 대략 수평으로 설치되어 있다. 또한, 제1 와이어의 되접힘부 및 제2 와이어는, 제1 와이어의 볼부의 주연부 상에서 볼부와의 사이에 공극을 갖고 있다.
본 실시예의 반도체 장치에서도, 와이어의 접합 상태를 양호한 것으로 할 수 있음과 함께, 와이어의 볼부 근방에서의 열을 효율적으로 방열시킬 수 있다.
<실시예 3>
이 실시예에서는, 제2 와이어를 제1 와이어의 위에 본딩할 때에, 캐필러리의 시프트량을 40㎛로 변경한 이외에는, 실질적으로 실시예 1과 마찬가지의 제조 방법으로, 마찬가지의 반도체 장치를 제작한다.
이 실시예의 반도체 장치는, 반도체 소자와, 판 형상의 금속 부재와, 반도체 소자와 금속 부재와의 사이 및 반도체 소자간을 각각 전기적으로 접속하는 와이어와, 이들을 일체적으로 수지 밀봉하는 밀봉 수지를 구비하여 구성되어 있다. 이 반도체 장치에는, 밀봉 수지의 내부에서, 금속 부재에 전기적으로 접속된 보호 소자가 더 탑재되어 있다.
와이어는, 반도체 소자의 전극 상에 볼 본딩되는 제1 와이어와, 그 위에 본딩되는 제2 와이어를 더 갖고 있다.
이 반도체 장치에서는, 제1 와이어의 볼부의 위에서, 제1 와이어 또는 제2 와이어는, 대략 수평으로 설치되어 있다. 또한, 제1 와이어의 되접힘부 및 제2 와이어는, 제1 와이어의 볼부의 주연부 상에서 볼부와의 사이에 공극을 갖고 있다.
본 실시예의 반도체 장치에서도, 와이어의 접합 상태를 양호한 것으로 할 수 있음과 함께, 와이어의 볼부 근방에서의 열을 효율적으로 방열시킬 수 있다.
본 발명의 반도체 장치는, 반도체 소자를 탑재하는 것에 의해, 팩시밀리, 카피기, 핸드 스캐너 등에서의 화상 판독 장치에 이용되는 조명 장치뿐만 아니라, 조명용 광원, LED 디스플레이, 휴대 전화기 등의 백라이트 광원, 신호기, 조명식 스위치, 차재용 스톱 램프, 각종 센서 및 각종 인디케이터 등의 여러 가지의 조명 장치에 이용할 수 있다.
또한, 반도체 장치뿐만 아니라, IC, 메모리 등의 여러 가지의 반도체 장치의와이어 본딩에서도 널리 이용할 수 있다.
10 : 반도체 장치
11 : 반도체 소자
12 : 금속 부재
13 : 보호 소자
14 : 제1 와이어
14a : 제1 와이어의 볼부
14b : 제1 와이어의 되접힘부
14c : 제1 와이어의 평탄부
15 : 제2 와이어
16, 17 : 전극
18 : 공극
19 : 밀봉 수지
19a : 창부
A1 : 제1 본딩점
B2 : 제2 본딩점
C1 : 제3 본딩점

Claims (7)

  1. 반도체층 상에 형성된 전극 상에, 볼 본딩된 제1 와이어를 갖고,
    상기 제1 와이어는, 상기 전극 상에 접합된 볼부와, 이 볼부로부터 연신(延伸)하여 되접힌 되접힘부를 갖고, 이 되접힘부에 연신하는 부분과 이 되접힘부로부터 연신하는 부분이 상기 볼부의 위에서 접촉하고,
    상기 볼부의 위에서 상기 제1 와이어에 본딩된 제2 와이어를 갖고,
    상기 볼부의 주연부 상에서, 상기 제1 와이어의 되접힘부 또는 상기 제2 와이어와 상기 볼부와의 사이에 공극을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제2 와이어는, 상기 제1 와이어와의 사이에 공극을 갖는 것을 특징으로 하는 반도체 장치.
  3. 반도체층 상에 형성된 전극 상에, 볼 본딩된 제1 와이어를 갖고,
    상기 제1 와이어는, 상기 전극 상에 접합된 볼부와, 이 볼부로부터 연신하여 되접힌 되접힘부를 갖고, 이 되접힘부에 연신하는 부분과 이 되접힘부로부터 연신하는 부분이 상기 볼부의 위에서 접촉하고,
    상기 볼부의 위에서 상기 제1 와이어에 본딩된 제2 와이어를 갖고,
    상기 볼부의 주연부 상에서, 상기 제1 와이어의 되접힘부와 상기 제2 와이어와의 사이에 공극을 갖는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 와이어의 상기 되접힘부로부터 연신하는 부분이 상기 볼부의 위에서 평탄부를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 와이어의 볼부의 위에서, 상기 제1 와이어 또는 제2 와이어는, 수평으로 설치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 와이어의 볼부로부터 연신하는 와이어와 상기 볼부와의 접촉면의 가장 높은 위치와 가장 낮은 위치와의 고저차가, 상기 제1 와이어의 직경의 2분의 1 이하인 것을 특징으로 하는 반도체 장치.
  7. 반도체층 상에 형성된 전극 상에, 제1 와이어를 볼 본딩하는 제1 공정과,
    상기 제1 와이어의 볼부의 위에 제2 와이어를 본딩하는 제2 공정을 갖고,
    상기 제2 공정에서, 상기 제2 와이어는, 상기 제1 와이어의 볼부의 중심점 상을 덮도록 본딩되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020100040356A 2009-04-30 2010-04-29 반도체 장치 및 그 제조 방법 KR20100119520A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-110785 2009-04-30
JP2009110785 2009-04-30
JP2010085124A JP5062283B2 (ja) 2009-04-30 2010-04-01 半導体装置及びその製造方法
JPJP-P-2010-085124 2010-04-01

Publications (1)

Publication Number Publication Date
KR20100119520A true KR20100119520A (ko) 2010-11-09

Family

ID=43019853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040356A KR20100119520A (ko) 2009-04-30 2010-04-29 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8476726B2 (ko)
JP (1) JP5062283B2 (ko)
KR (1) KR20100119520A (ko)
CN (1) CN101877337A (ko)
TW (1) TW201118998A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759987B2 (en) * 2009-10-09 2014-06-24 Nichia Corporation Semiconductor device and method of manufacturing the semiconductor device
CN102800765A (zh) * 2012-03-21 2012-11-28 深圳雷曼光电科技股份有限公司 Led封装结构及其封装工艺
CN102623618A (zh) * 2012-04-12 2012-08-01 深圳雷曼光电科技股份有限公司 双打反线弧式led封装结构及其封装工艺
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5686912B1 (ja) * 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
JP2015173235A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びその製造方法
US9881870B2 (en) 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2024029286A1 (ja) * 2022-08-03 2024-02-08 ローム株式会社 半導体装置、および、半導体装置の製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4824005A (en) 1986-08-13 1989-04-25 Orthodyne Electronics Corporation Dual mode ultrasonic generator in a wire bonding apparatus
JPH0783039B2 (ja) 1988-02-04 1995-09-06 株式会社日立製作所 ワイヤボンデイング装置
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JP2901091B2 (ja) 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
US5296744A (en) 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5111989A (en) 1991-09-26 1992-05-12 Kulicke And Soffa Investments, Inc. Method of making low profile fine wire interconnections
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
DE19524739A1 (de) 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US5842628A (en) 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JPH0951011A (ja) 1995-08-10 1997-02-18 Tanaka Denshi Kogyo Kk 半導体チップのワイヤボンディング方法
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH10335368A (ja) 1997-05-30 1998-12-18 Sanyo Electric Co Ltd ワイヤボンディング構造及び半導体装置
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US5960262A (en) 1997-09-26 1999-09-28 Texas Instruments Incorporated Stitch bond enhancement for hard-to-bond materials
JP3709714B2 (ja) * 1998-07-21 2005-10-26 株式会社デンソー ワイヤボンディング装置，ワイヤボンディング方法
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3765952B2 (ja) 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6586309B1 (en) 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
JP3631120B2 (ja) 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6597065B1 (en) 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
JP3913134B2 (ja) * 2002-08-08 2007-05-09 株式会社カイジョー バンプの形成方法及びバンプ
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
WO2002089219A1 (fr) 2001-04-17 2002-11-07 Nichia Corporation Appareil electroluminescent
JP2002353267A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd ワイヤボンディング方法
US6787926B2 (en) 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6770982B1 (en) 2002-01-16 2004-08-03 Marvell International, Ltd. Semiconductor device power distribution system and method
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3584930B2 (ja) 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20030230796A1 (en) 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US6854637B2 (en) 2003-02-20 2005-02-15 Freescale Semiconductor, Inc. Wirebonding insulated wire
US6815836B2 (en) 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US7494042B2 (en) 2003-10-02 2009-02-24 Asm Technology Singapore Pte. Ltd. Method of forming low wire loops and wire loops formed using the method
US7347352B2 (en) 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
US7086148B2 (en) 2004-02-25 2006-08-08 Agere Systems Inc. Methods and apparatus for wire bonding with wire length adjustment in an integrated circuit
JP2005268497A (ja) 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
JP3946730B2 (ja) * 2004-04-26 2007-07-18 株式会社カイジョー ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにワイヤボンディング方法
US7078808B2 (en) 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
US7188759B2 (en) 2004-09-08 2007-03-13 Kulicke And Soffa Industries, Inc. Methods for forming conductive bumps and wire loops
US7464854B2 (en) 2005-01-25 2008-12-16 Kulicke And Soffa Industries, Inc. Method and apparatus for forming a low profile wire loop
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
CN101211796A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 采用现有键合机台在芯片上实现球上接点键合的方法
CN100585821C (zh) * 2006-12-27 2010-01-27 中芯国际集成电路制造(上海)有限公司 一种用于金属框架的引线键合方法
JP5002329B2 (ja) * 2007-02-21 2012-08-15 株式会社新川 半導体装置及びワイヤボンディング方法
KR100932680B1 (ko) * 2007-02-21 2009-12-21 가부시키가이샤 신가와 반도체 장치 및 와이어 본딩 방법
JP4397408B2 (ja) 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
WO2009096950A1 (en) * 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop

Also Published As

Publication number Publication date
US9281457B2 (en) 2016-03-08
US20130267050A1 (en) 2013-10-10
JP5062283B2 (ja) 2012-10-31
US8476726B2 (en) 2013-07-02
TW201118998A (en) 2011-06-01
CN101877337A (zh) 2010-11-03
JP2010278420A (ja) 2010-12-09
US20100276802A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5481769B2 (ja) 半導体装置及びその製造方法
KR20100119520A (ko) 반도체 장치 및 그 제조 방법
JP5692081B2 (ja) 半導体装置及びその製造方法
EP2093811B1 (en) Package structure of compound semiconductor device
JP6523597B2 (ja) 発光装置
JP5535750B2 (ja) 発光素子モジュール
CN102859731A (zh) Led模块
JP2001111119A (ja) 発光装置及びその製造方法
CN104350586A (zh) 半导体装置
CN100514592C (zh) 半导体装置及半导体装置的制造方法
JP3356069B2 (ja) チップ型発光装置
CN101604667A (zh) 具有特殊结构的跨接导线的半导体布置结构及其制造方法
CN108232001A (zh) 霍尔元件模块
JP4895493B2 (ja) 樹脂封止型発光装置
TW201034780A (en) Method and device of continuously wire-bonding between multiple terminals
JP2015070124A (ja) 発光装置
KR20190086086A (ko) 반도체 발광소자 및 이의 와이어를 제조하는 방법
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法
CN101834143A (zh) 一种用钯铜线制造集成电路内引线的方法
US20150262963A1 (en) Semiconductor device and wire bonding interconnection method
US20070235732A1 (en) Electrical arrangement comprising a wire connection arrangement and method for the production of such an electrical arrangement
WO2007134317A1 (en) Downhill wire bonding for semiconductor device
KR20040074746A (ko) 3중막 입/출력 전극패드 구조를 갖는 플립칩형 디바이스
KR20040067625A (ko) 플립칩 반도체 팩키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101003904; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160630

Effective date: 20180723