KR20100075844A - 발광소자 및 그것을 이용한 발광장치 - Google Patents

발광소자 및 그것을 이용한 발광장치 Download PDF

Info

Publication number
KR20100075844A
KR20100075844A KR1020107006111A KR20107006111A KR20100075844A KR 20100075844 A KR20100075844 A KR 20100075844A KR 1020107006111 A KR1020107006111 A KR 1020107006111A KR 20107006111 A KR20107006111 A KR 20107006111A KR 20100075844 A KR20100075844 A KR 20100075844A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
region
light
stretching
Prior art date
Application number
KR1020107006111A
Other languages
English (en)
Other versions
KR101346538B1 (ko
Inventor
히로아키 마쓰무라
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20100075844A publication Critical patent/KR20100075844A/ko
Application granted granted Critical
Publication of KR101346538B1 publication Critical patent/KR101346538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

[과제] 국소 전류 밀도를 균일하게 하고, 방열성이 뛰어난 구조이며, 나아가서는 대전류역에서도 고효율의 발광이면서 긴 수명·높은 신뢰성의 발광소자 및 그것을 이용한 발광장치를 제공한다.
[해결 수단] 반도체 구조(10)를 구성하는 제1 도전형층(11) 및 제2 도전형층(12)에 각각 전기적으로 접속되어, 서로 대향하는 제1 전극(21) 및 제2 전극(21)을 가진 발광소자로서, 제1 전극(21)은, 광추출측에 위치하는 제1 도전형층(11) 상의 전극 형성면(15)에 형성된, 서로 대향하는 한 쌍의 전극 연신부(30)를 구비하고 있으며, 한 쌍의 전극 연신부(30)의 대향 방향에서, 상기 전극 연신부(30) 사이의 1/2의 거리(l1)가, 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리까지의 거리(L2)보다 작다.

Description

발광소자 및 그것을 이용한 발광장치{LIGHT-EMITTING ELEMENT AND LIGHT-EMITTING DEVICE USING THE SAME}
본 발명은, 반도체 발광소자의 구조에 관한 것이며, 특히 반도체를 끼워 대향 배치되는 전극을 구비한 소자 구조에 관한 것이다.
발광층을 끼워 p형 반도체층 및 n형 반도체층을 적층한 발광소자에서, 양 반도체층에 공급하는 전류를 반도체 평면의 전체면으로 확산시키기 위해서, 외부 전극과의 접속부에서 연신한 전극 연신부를, 전극 형성면의 둘레가장자리부를 따라서 형성하는 기술이 개시되어 있다(예를 들면 특허문헌 1).
일례로서 도 14의 평면도에 도시한 발광소자(100)에서는, p형 반도체층과 접속된 p형 전극 패드부(102)가, 소자의 중앙영역에 배치된다. 또한, n형 반도체층과 접속된 n형 전극 패드부(101)가, 사각형상의 전극 형성면에서의 모서리부에 형성되어 있으며, 이 n형 전극 패드부(101)로부터 연신된 전극 연신부(101a)는, 전극 형성면의 주위의 4변 전체를 완전하게 포위하여 이루어지는 포위 전극(101b)을 형성하고 있다. 이 포위 전극(101b)에 의해, 전류가 n형 반도체층내를 측방으로 이동해야만 하는 평균 거리가 저감하고, 그 결과, 디바이스의 직렬 저항을 작게 할 수 있기 때문에 전류 밀도의 균일성이 향상한다.
또한 근래에는, 고출력화의 요망이 더 커짐에 따라, n전극측의 전극 구조의 대면적화에 따라서, 포위 전극을 소자의 바깥둘레가장자리의 극히 가까이에, 즉 포위 전극으로부터 소자의 바깥둘레까지를 여지없이 배치함으로써, 포위 전극 영역의 증대화를 도모하고 있다. 게다가, 이 전극 연신부에 의한 포위 영역내를, 전극 연신부를, 복수의 작은 영역으로 더 구획함으로써, 구획 영역내의 전류의 확산을 균일한 것으로 하여, 발광 균일성의 향상을 도모한 구조도 개발되고 있다.
예를 들면, 도 15의 평면도에 도시한 발광소자(200)에서는, 전극 패드부 (201)가, 사각형상의 전극 형성면의 모서리부에 형성되어 있다. 또한, 이 전극 패드부(201)로부터 연신된 전극 연신부(201a)가, 전극 형성면의 둘레가장자리의 4변을 라운드하여 포위 전극(201b)을 형성한다. 또한 전극 패드부(201)의 모서리부를 구성하는 서로 직교한 2변으로부터 균등하게 분기된 복수의 전극 연신부(201a)가, 각각 수직으로 절곡함으로써, 포위 전극(201b) 내를 복수의 구획 영역(203)으로 구획하고 있다. 도 15의 예에서는, 복수의 구획 영역은, 대략 서로 유사한 L자 형상으로서, 각 영역은 전극 패드부(201)로부터 이간함에 따라서 확대하여 이루어지지만, 각각의 구획 영역에서의 폭은 대략 등간격이다. 이러한 구조에 의해, 전극 형성면의 부위에서의 국소 전류 밀도의 교차를 저감하고, 즉 전류 확산이 촉진되어 전극 형성면내의 전류 밀도가 한층 균일해진다고 기대된다.
일본 공개특허공보2000-164930호
그러나, 본 발명자는, 전극 연신부의 절곡 영역에서는 전류가 집중하고, 그 결과, 부위에 따른 전류의 편재를 초래하는 것을 새로이 발견하였다. 전류의 편재는, 소자내의 과도한 발열 및 축열의 요인이 될 뿐만 아니라, 소자에의 캐리어 주입 효율이 저하하기 때문에, 양자효율의 악화를 촉진한다. 또한, 포위 전극의 선길이 및 영역에서의 차광에 의해, 오히려 종래의 바깥가장자리부 포위 전극 구조에서는 출력이 저하하는 것을 발견하였다.
또한, 고출력을 목적으로 한 투입 전력의 증가에 의한 대전류 구동에서는, 상기의 문제를 더욱 유발한다. 게다가 불충분한 방열은, 소자내의 분위기 온도의 상승에 의해, 외부 접속 영역에서의 합금 조성의 변화를 일으키고, 그 결과, 저항의 증가, 발광 강도 및 소자 자체의 열화 등도 유발해 버릴 우려가 있었다.
본 발명은, 종래의 이러한 문제점을 해소하기 위해서 이루어진 것이다. 본 발명의 주된 목적은, 국소 전류 밀도를 균일하게 하면서, 방열성이 뛰어난 구조이며, 나아가서는 대전류역에서도 효율이 높은 발광이면서 긴 수명·높은 신뢰성의 발광소자 및 그것을 이용한 발광장치를 제공하는 데에 있다.
상기의 목적을 달성하기 위해서, 본 발명의 제1 발광소자는, 발광층(13)을 끼워서 적층된 제1 도전형층(11) 및 제2 도전형층(12)을 구비한 반도체 구조(10)와, 제1 도전형층(11) 및 제2 도전형층(12)에 각각 전기적으로 접속되어, 서로 대향하는 제1 전극(21) 및 제2 전극(21)을 가진 발광소자로서, 제1 전극(21)은, 광추출측에 위치하는 제1 도전형층(11)상의 전극 형성면(15)에 형성된, 서로 대향하는 한 쌍의 전극 연신부(30)를 구비하고 있으며, 한 쌍의 전극 연신부(30)의 대향 방향에서, 상기 전극 연신부(30) 사이의 1/2의 거리(l1)가, 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리까지의 거리(L2)보다 짧은 것을 특징으로 한다.
또한, 본 발명의 제2 발광소자는, 발광층(13)을 끼워서 적층된 제1 도전형층 (11) 및 제2 도전형층(12)을 구비한 반도체 구조(10)와, 제1 도전형층(11) 및 제2 도전형층(12)에 각각 전기적으로 접속되어, 서로 대향하는 제1 전극(21) 및 제2 전극(21)을 가진 발광소자로서, 제1 전극(21)은, 광추출측에 위치하는 제1 도전형층 (11)상의 전극 형성면(15)에 형성된, 서로 대향하는 한 쌍의 전극 연신부(30)를 구비하고 있으며, 전극 형성면(15)은, 이 전극 형성면(15)의 대략 중앙영역에서 전극 연신부(30)에 의해 끼워진 제1 영역(31)과, 제1 영역(31)의 바깥둘레가장자리와 전극 형성면(15)의 단가장자리 사이에 위치하는 제2 영역(32)을 구비하고 있으며, 한 쌍의 전극 연신부(30)의 대향 방향에서, 제1 영역(31)의 중심으로부터 전극 형성면 (15)의 단가장자리까지의 폭 중심이, 제2 영역에 위치하는 것을 특징으로 한다.
또한, 본 발명의 제3 발광소자는, 한 쌍의 전극 연신부(30)의 대향 방향에서, 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리까지의 거리(L2)가, 한 쌍의 전극 연신부(30) 사이의 1/2의 거리(l1)에 대해서, 1.2배 이상 1.5배 이하인 것을 특징으로 한다.
또한, 본 발명의 제4 발광소자는, 광추출측으로부터의 평면에서 볼 때에, 전극 연신부(30)가, 전극 형성면(15)의 중심을 기준으로 하여 대략 점대칭으로 배치되어 있는 것을 특징으로 한다.
또한, 본 발명의 제5 발광소자는, 광추출측으로부터의 평면에서 볼 때에, 전극 연신부(30)가 직선 형상인 것을 특징으로 한다.
또한, 본 발명의 제6 발광소자는, 전극 연신부(30)로 끼워진 제1 영역(31)은, 이 전극 연신부(30)의 연신 방향에 개구되어 있는 것을 특징으로 한다.
또한, 본 발명의 제7 발광소자는, 한 쌍의 전극 연신부(30)는, 전극 연신부 (30) 상의 일부와 겹쳐, 외부 전극과 접속할 수 있는 외부 접속 영역(16)을 각각 가지고 있으며, 한 쌍의 외부 접속 영역(16)은, 전극 형성면(15)의 긴 방향 및/또는 짧은 방향에 대해서, 서로 오프셋 배치되어 있는 것을 특징으로 한다.
또한, 본 발명의 제8 발광소자는, 광추출측으로부터의 평면에서 볼 때에, 제1 전극(21) 및 제2 전극(21)은 서로 오프셋에 배치되어 있으며, 제1 전극(21)의 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리의 사이에 위치하는 제2 영역 (32)에, 제2 전극(21)이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 제9 발광소자는, 제1 영역을 포위하는 제2 영역(32)은, 전극 연신부(30)의 연신 방향에서의 양단 영역에 배치된 제2 좌우 영역과, 전극 연신부(30)의 대향 방향에서의 양단 영역에 배치된 제2 상하 영역을 각각 가지고 있으며, 각 제2 좌우 영역의 폭(L3)는, 각 제2 상하 영역의 폭(L4)의 0.2 이상 0.8 이하인 것을 특징으로 한다.
또한, 본 발명의 제10 발광장치는, 제1 전극 패턴과 제2 전극 패턴을 가진 기대(14)와, 기대(14)상에 놓여져, 제1 전극 패턴 및 제2 전극 패턴과 각각 전기적으로 접속된, 하나 또는 복수의 발광소자(1)를 가진 발광장치로서, 발광소자(1)는, 청구항 1 내지 9중의 어느 한 항에 기재된 발광소자이며, 또한 소자 피복 부재 (26)에 의해 피복되고 있는 것을 특징으로 한다.
또한, 본 발명의 제11 발광장치는, 소자 피복 부재(26)에, 발광소자(1)로부터의 출사광의 적어도 일부를 흡수하여 파장 변환을 행하는 파장 변환 부재(9) 및/또는 발광소자(1)로부터의 출사광을 반사하는 광확산 부재가 함유되어 있는 것을 특징으로 한다.
본 발명의 발광소자에 의하면, 제1 전극에서의 전극 형성면에서, 이간된 한 쌍의 전극 연신부를 중앙 근방에 배치함으로써, 상대적으로, 전극 연신부의 바깥측 영역을 폭넓게 할 수 있다. 이 전극 연신부의 바깥측 영역에, 소자내에서의 전극 부근의 발열, 또한 한 쌍의 전극 연신부에서의 좁은 대역에서의 발열이 전파되어 방열된다. 즉, 폭넓은 방열 영역으로 할 수 있기 때문에, 소자내의 축열이 저감되고, 방열성이 뛰어난 발광소자로 할 수 있다.
또한, 본 발명의 발광장치에 의하면, 방열성이 뛰어나고, 대전류 구동하에서도 신뢰성이 높은 발광장치로 할 수 있다. 또한 소자 피복 부재내에 파장 변환 부재 혹은 광확산 부재를 혼합시키는 것에 의해, 빛을 반사 또는 산란하는 효과에 더하여, 광원으로부터의 출사광의 파장을 변환 가능하기 때문에, 소정의 색영역에서 높은 출력을 가진 발광장치를 얻을 수 있다. 또한, 소정의 피크 파장을 가진 광원을 선택적으로 탑재하면, 원하는 발광색을 고효율로 출사할 수 있는 발광장치가 되어, 실현 가능한 출사광의 파장역이 증대한다.
[도 1] 실시형태에 관한 발광소자의 평면도이다.
[도 2] 도 1의 Ⅱ-Ⅱ'선에서의 개략 단면도이다.
[도 3] 도 1의 Ⅲ-Ⅲ'선에서의 개략 단면도이다.
[도 4] 실시형태에 관한 다른 발광소자의 평면도이다.
[도 5] 실시형태에 관한 발광소자의 제조방법을 도시한 설명도이다.
[도 6] 실시형태에 관한 발광소자의 제조방법을 도시한 설명도이다.
[도 7] 실시형태에 관한 발광소자의 제조방법을 도시한 설명도이다.
[도 8] 실시형태에 관한 발광소자의 제조방법을 도시한 설명도이다.
[도 9] 실시형태에 관한 발광장치의 개략 단면도이다.
[도 1O] 실시예 1에 관한 발광소자의 평면도이다.
[도 11] 비교예 1에 관한 발광소자의 평면도이다.
[도 12] 비교예 2에 관한 발광소자의 평면도이다.
[도 13] 발광소자의 상대 발광 강도를 도시한 분포도이며, (a)는 실시예 1, (b)는 비교예 1, (c)는 비교예 2의 발광소자에 각각 관한 것이다.
[도 14] 종래의 형태에 관한 발광소자의 평면도이다.
[도 15] 종래의 다른 형태에 관한 발광소자의 평면도이다.
아래에 본 발명의 실시예를 도면에 기초하여 설명한다. 다만, 이하에 나타내는 실시예는, 본 발명의 기술 사상을 구체화하기 위한, 발광소자 및 그것을 이용한 발광장치를 예시하는 것으로서, 본 발명은, 발광소자 및 그것을 이용한 발광장치를 이하의 것에 특정하지 않는다. 또한, 본 명세서는, 특허청구범위를 이해하기 쉽도록, 실시예에 나타낸 부재에 대응하는 번호를, '특허청구범위', 및 '과제를 해결하기 위한 수단의 란'에 나타낸 부재에 부기하고 있다. 다만, 특허청구범위에 나타낸 부재를, 실시예의 부재에 특정하는 것은 결코 아니다. 특히 실시예에 기재되어 있는 구성부품의 치수, 재질, 형상, 그 상대적 배치 등은 특별히 특정적인 기재가 없는 한은, 본 발명의 범위를 그것에만 한정하는 취지가 아니고, 단순한 설명예에 불과하다.
한편, 각 도면이 도시한 부재의 크기나 위치 관계 등은, 설명을 명확하게 하기 위해 과장하고 있는 경우가 있다. 또한 이하의 설명에서, 동일한 명칭, 부호에 대해서는 동일 혹은 동질의 부재를 나타내고 있으며, 상세한 설명을 적절히 생략한다. 또한, 본 발명을 구성하는 각 요소는, 복수의 요소를 동일한 부재로 구성하여 하나의 부재로 복수의 요소를 겸용하는 형태로 해도 좋고, 반대로 하나의 부재의 기능을 복수의 부재로 분담하여 실현할 수도 있다. 또한, 본 명세서에서, 층상(層上) 등에서 말하는 '상(上)'이란, 반드시 상면에 접촉하여 형성되는 경우에 한정되지 않고, 이간하여 상방에 형성되는 경우도 포함하고 있으며, 층과 층 사이에 개재층이 존재하는 경우도 포함하는 의미로 사용한다.
(실시형태)
도 1에 도시한 평면도는, 본 발명의 실시형태에 관한 발광소자(1)의 일례이다. 또한 도 1의 Ⅱ-Ⅱ'선에서의 단면도를 도 2에, 도 1의 Ⅲ-Ⅲ'선에서의 단면도를 도 3에 각각 도시한다.
도 2 또는 도 3에 도시한 발광소자(1)는, 지지대(3)와, 이 지지대(3)의 상방에 위치하는 반도체 구조(10)와, 반도체 구조(10)를 상하에 끼운 전극(20)으로 주로 구성된다. 또한, 지지대(3)는, 지지 기판(4) 및 접착층(5)이, 이 순서대로 적층되어 고정된다. 한편, 반도체 구조(10)는, 발광층(13)과, 이 발광층(13)을 끼워서 적층된 제1 도전형층(11)인 n형 반도체층과, 제2 도전형층(12)인 p형 반도체층을 가진다. 도면의 예에서는, p형 반도체층(12), 발광층(13), n형 반도체층(11)이, 이 순서대로 적층되어 반도체 구조(10)를 구성하고 있으며, 반도체 구조(10)의 상방측에 위치하는 n형 반도체층(11)측이, 발광층(13)으로부터의 출사광의 주발광면측, 즉 광추출측이 된다.
(전극)
또한, 전극(20)은 n형 반도체층(11) 및 p형 반도체층(12)의 각각에 전력을 공급하는 제1 전극(21) 및 제2 전극(22)을 가진다. 구체적으로, n형 반도체층(11)에는, 제1 전극(21)인 n형 전극이 형성되어 전력 공급이 가능하다. 마찬가지로, p형 반도체층(12)의 주면의 일부에 제2 전극(22)이 형성된다.
도 1은 광추출측으로부터의 평면에서 볼 때의 발광소자(1)의 평면도로서, 주로 n형 반도체층(11)상의 n형 전극(21)에서의 형성 패턴이 도시되어 있다. 도 1에 도시한 바와 같이, n형 전극(21)은, 정방형상의 전극 형성면(15)의 대략 중앙영역에 형성된, 한 쌍의 선형상의 전극 연신부(30)로 구성되어 있으며, 전극 형성면 (15)의 단가장자리 형상을 따라서 둘레가장자리를 라운드한 포위 전극 구조를 갖지 않는다. 다만, 전극 형성면(15)의 형상은, 정방형상에 한정되지 않고, 정다각형, 평행사변형 등의 사각형, 다각형, 원형 등으로 할 수 있는 것 외에, n형 반도체층 (11)의 노출 영역의 형상에 따라서 조절된다.
또한, 도 1에 도시된 전극 연신부(30)는, 전극 형성면(15)의 중앙영역으로서, 중심(C)를 기준으로 하여, 대략 점대칭으로 배치되어 있으며, 서로 이간되어 있다. 또한 광추출측으로부터의 평면에서 볼 때에, 전극 연신부(30)의 형상은 분기하고 있지 않은 선형상으로서, 가늘고 긴 하나로 이어진 형상으로 형성되어 있다. 또한, 대향하는 한 쌍의 전극 연신부(30)가 서로 교차하는 경우는 없고, 도 1의 예에서는, 선형상의 전극 연신부(30)가 대략 평행하게 연신되며, 이간 거리는 실질적으로 등간격이다. 이와 같이, 외부로부터의 전력 공급 영역을 대칭으로 배치함으로써, 전극 형성면(15)의 전체면에의 전류 확산을 고효율로 실현할 수 있다. 또한 전극 연신부(30)가 서로 이간하고, 또한 교차나 분기를 갖지 않는 직선 구조를 채택하는 것에 의해, 전류의 집중을 억제하여, 전류 밀도의 균일성의 향상을 도모할 수 있다.
또한, 전극 형성면(15)은, 제1 영역과 제2 영역으로 분할된 발광 영역(29)을 가진다. 구체적으로, 도 1에서 파선의 보조선으로 도시한 바와 같이, 대향하는 한 쌍의 전극 연신부(30)에 의해서 끼워진 영역을 제1 영역(31)으로 하고, 또한 이 제1 영역(31)의 사방 주변 영역으로서, 즉 제1 영역(31)의 바깥둘레가장자리와, 전극 형성면(15)의 4변을 구성하는 단가장자리 사이에 위치하는 영역을 제2 영역(32)으로 한다. 바꾸어 말하면, 전극 연신부(30)의 형성 위치가, 제1 영역(31)과 제2 영역(32)의 경계를 고정하게 되고, 나아가서는 쌍방의 영역의 배분량이 정해진다. 아래에 전극 연신부(30)의 바람직한 형성 영역에 대하여 설명한다.
전극 연신부(30)는, 한 쌍의 전극 연신부(30)의 대향 방향에서, 전극 형성면 (15)의 중심(C)로부터 단가장자리까지의 중점(M)이 제2 영역에 위치하도록 배치된다. 바꾸어 말하면, 전극 연신부(30)의 대향 방향에서, 제1 영역(31)의 중심으로부터, 전극 형성면(15)의 단가장자리까지의 폭중심이, 제2 영역(32)에 위치한다. 이 때, 발광소자(1)의 n형 전극(21)은, 전극 연신부(30)의 대향 방향에서, 전극 연신부(30) 사이의 거리(L1)의 1/2의 거리(l1)가, 전극 연신부(30)로부터 전극 형성면 (15)의 단가장자리까지의 거리(L2)보다 작아진다. 이에 따라, 후술하는 전류 주입과 확산, 방열 기능을 높일 수 있다. 또한 이것을 폭중심의 선으로 선대칭으로 형성한 소자에서는, 제1 영역(31)의 폭(H1)은, 제1 영역의 상하에 걸친 제2 영역의 폭의 합계(H2)보다 작고, 즉 전극 연신부(30)는 중앙 근방에 배치되어 있다. 더 구체적으로, 전극 연신부(30)의 대향 방향에서, 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리까지의 거리(L2)가, 한 쌍의 전극 연신부(30) 사이의 1/2의 거리(l1)에 대해서, 1.2배 이상 1.5배 이하인 것이 바람직하다. 이러한 범위이면, 한 쌍의 전극 연신부의 근접에 의한 제1 영역의 과도한 온도 상승을 방지하면서, 소자의 방열성을 향상할 수 있다. 그 결과, 대전류역하에서도 고효율의 발광으로, 긴 수명·높은 신뢰성의 소자를 얻을 수 있다.
게다가, 도 1의 발광소자(1)에서는, 제2 영역(32)이 제1 영역의 사방을 포위하여 이루어진다. 이 제2 영역(32)은, 도 1의 좌우 방향에서, 양단 영역에 배치된 제2 좌우 영역(33)과, 전극 연신부(30)의 대향 방향(도 1의 상하 방향)에서의 양단 영역에 배치된 제2 상하 영역(34)을 각각 가진다. 제2 좌우 영역(33)의 폭(L3)은, 전극 연신부(30)의 연신 방향에서의, 전극 연신부(30)의 단가장자리(23)로부터 전극 형성면(15)의 단가장자리와 실질적으로 일치하기 때문에, 바꾸어 말하면, 제2 좌우 영역(33)의 폭(L3)은, 전극 연신부(30)의 연신 정도에 의존한다. 전극 연신부 (30)는, 각 제2 좌우 영역의 폭(L3)이, 각 제2 상하 영역의 폭(L4)의 0.2 이상 0.8 이하가 되도록 배치되는 것이 바람직하다. 이러한 범위이면, n형 전극(21)의 교차부를 갖지 않고, 전극 형성면(15) 내에서의 전극 연신부(30)의 배치 비율을 크게 할 수 있기 때문이다. 이에 따라 전류의 국부 집중을 회피하여 전류의 면내 확산을 촉진하면서, 발광 영역의 저감을 억제하거나, 혹은 발광 영역을 증가시킬 수 있고, 고출력을 얻을 수 있다.
또한 상기의 범위를 만족하는 전극 배치이면, 전극 형성면(15)으로부터의 평면에서 볼 때에, 제1 영역(31)내에서의 발열을, 그 사방에 위치하는 제2 영역에 2차원적으로 전달할 수 있어, 고효율인 방열 작용을 얻을 수 있다. 게다가, 전극 연신부(30)의 단가장자리(23)가, 제1 영역(31)과 제2 좌우 영역(33)의 경계에 위치하고, 전극 형성면(15)의 단가장자리로부터 이간된 구조로 할 수 있다. 즉, 대향하는 한 쌍의 전극 연신부(30) 사이에 존재하는 제1 영역(31)이, 전극 연신부(30)의 연신 방향에서 개구되고 있다. 이와 같이 전극의 일부가 이간되는 것, 바람직하게는 교차, 굴곡부를 갖지 않는 것, 더 바람직하게는 서로 이간되는 것에 의해, 그 접속부, 교차·굴곡부의 각 부에서의 전류, 발열의 집중을 억제하여, 제1, 2 영역의 전류 주입, 방열 기능을 적합하게 높일 수 있다.
상기의 구조에 의해, 전극 연신부(30)의 과도한 접근에 의한 제1 영역(31)내의 과도한 온도 상승 및 축열을 억제할 수 있는 동시에, 전극 연신부(30) 근방 및 제1 영역(31)내의 발열을 인접한 폭넓은 방열 영역, 즉 제2 영역(32)이나, 혹은 전극 연신부(30)의 개구부 근방에서 효율적으로 방열할 수 있다. 이 결과, 대전류 구동하에서도 높은 신뢰성을 가진 발광소자로 할 수 있다.
또한, 전극 연신부(30)의 연신 정도는 상기의 범위에 한정되지 않고, 도 4에 도시한 바와 같이, 전극 연신부(30')를 반도체 구조(10)의 한 변, 즉 전극 형성면 (15)의 한 변에 상당하는 길이로 마련하여도 좋다. 이와 같이 전극이 단가장자리에 도달할 때까지 연신된 전극 배치에 의해, 발광소자(60)에서, 한 쌍의 전극 연신부 (30')에 의해서 끼워지는 제1 영역(31)을, 긴 방향에서의 단가장자리가, 전극 형성면(15)의 단가장자리와 대략 동일하게 하고 있다. 즉, 긴 방향에서의 제1 영역(31)의 폭은, 전극 형성면(15)의 한 변에 실질적으로 상당한다. 이 결과, 교차부를 갖지 않게 하여, 전극 형성면(15)에 대한 전극 연신부(30')의 배치 비율을 한층 증대시킬 수 있기 때문에, 전류의 편재를 억제하면서 전류를 주입할 수 있어, 발광 효율이 높아진다.
또한, 제1 영역(31)내에서의 발열은, 전극 연신부(30')의 연신 방향과의 대략 직교 방향에서, 제1 영역(31)을 끼운 제2 영역(32)으로 전달되어, 이 폭넓은 방열 영역을 가진 제2 영역에서 방열되기 때문에, 소자 전체의 축열을 억제할 수 있다. 또한, 제1 영역(31)은, 도 1의 발광소자(1)와 마찬가지로, 전극 연신부(30')의 연신 방향에서 개구부를 가지고 있으며, 이에 따라 한층의 방열 효과가 높아진다. 한편, 도 4에서의 발광소자(60)는, 도 1에서의 발광소자(1)와 비교하여, 전극 연신부의 구조만이 상이하고, 다른 구조는 실질적으로 동일하기 때문에, 동일 부호를 부여하며 상세한 설명을 생략한다.
이와 같이, 상기 폭중심의 구조에서, 그것을 일부에 가진 구조, 바람직하게는 그것을 전개한 구조, 예를 들면 상기 도 4의 예에서는 중심(C)을 통과하는 면적 이등분선의 양측에 그것을 가진 구조로 할 수 있다. 그 외에, 중심(C)에서 회전시켜 전개하는 구조, 예를 들면 도 11에 도시한 4회 회전 대칭의 구조로 할 수도 있다. 이와 같이, 상기 폭중심의 구조를 일부에 전개함으로써, 본 발명의 기능을 구비할 수 있으며, 그 구조가 소자 전체에 차지하는 비율을 크게 함으로써, 그 기능을 높일 수 있다. 상기 폭중심의 구조는, 구체적으로 1/4 이상, 또는 1/3이 넘게, 바람직하게는 1/2이 넘으면 좋다. 또한, 도 1의 예에서는 도 4와 마찬가지로 전개하고 있지만, 전극 연신 방향에서 상기 폭중심의 구조를 함께 갖지 않지만, 그에 가까운 구조의 도 1의 예 쪽이 기능적으로 유리하게 작용한다. 이와 같이, 상기 일부의 폭중심의 구조에서, 나머지 부분의 영역에서의 구조가 상기 폭중심의 구조에 가까운 것이 바람직하다. 여기서, 사각형상의 소자를 예로서 설명하고 있지만, 대략 육각형 등의 대략 다각형, 대략 원형, 대략 타원형 등 다양한 형상에서도 동일하게 적용할 수 있다.
(오프셋 배치)
또한, 반도체 구조(10)의 적층 방향, 및 적층 방향과의 직교 방향에서, n형 전극(21) 및 p형 전극(22)은 오프셋에 배치되어 있다. 오프셋 배치는, 구체적으로 각 전극의 대향면이 상기 대향면측의 전극으로부터 각각 노출되는 것이다. 이에 한정되지 않고, 평면에서 볼 때에, 제1, 2 전극이 서로 일부가 겹쳐도 좋지만, 서로 인접하거나, 또는 분리되는 것이 본 발명에서 바람직하다. 이에 따라, 전류 확산을 촉진할 수 있고, 내부 양자 효율을 향상시킬 수 있다. 또한, 전극 형성면에서의 전류 균일성이 높아짐과 동시에, 광 불균일이 저감된 출사광으로 할 수 있다. 구체적으로는, 도 2 및 도 3에 도시한 바와 같이, 발광층(13)을 끼워서 형성된 n형 전극 (21) 및 p형 전극(22)이, 광추출측으로부터의 평면에서 볼 때에, 중첩 영역을 갖지 않도록, 서로 일치하지 않는 중심축을 가지고 배치된다. 즉, p형 전극(22)은 도 1에 도시한 제2 영역(32) 아래에 형성되고, 인접한 p형 전극(22)과의 이간 영역에는 보호막(7)이 적층되어 절연된다.
또한, 전극 연신부(30)는, 그 일부에 외부와 접속 가능한 외부 접속 영역 (16)인 전극 패드부를 각각 가지고 있으며, 바꾸어 말하면, 전극 연신부(30)는, 전극 패드부(16)로부터 연신되어 배치된다. 도 1의 경우에는, 라인 형상의 전극 연신부(30)의 한쪽의 단부 근방에, 전극 패드부(16)가 마련되어 있다. 또한, 한 쌍의 전극 패드부(16)는, 전극 형성면(15)을 구성하는 긴 방향 및/또는 짧은 방향에 대하여 오프셋에 배치되고, 도 1의 전극 패드부(16)에서는, 전극 형성면(15)의 중심 (C)를 기준으로 하여 대략 점대칭의 위치에 형성된다. 즉, 전극 형성면(15)의 사각 형상을 구성하는 4변에 평행한 2방향을 기준으로 하여, 서로 경사 맞은편에 형성되어 있다.
또한, 전극 패드부(16)는, 본딩 와이어 등의 도전 부재와 연결되고, 이 도전 부재를 통하여 외부 전원으로부터 전류가 소자로 공급된다. 따라서, 필연적으로 전극 패드부(16)를 중심으로 하는 그 근방은 전류 밀도가 크다. 한편, 전극 패드부 (16)를 포함한 전극 연신부(30)의 형성 영역 자체는 발광 영역(29)을 덮기 위해서, 전극 연신부(30)의 바로 위쪽에서는 광채취량이 저감한다. 즉, 전극 패드부(16)를 오프셋에 배치함으로써, 전류 집중 영역 및 광차단 영역이, 전극 형성면(15)내에 편재해 버리는 것을 억제할 수 있기 때문에, 종합적으로 전류 밀도의 균일성이 향상된, 또한 지향성이 높은 출사광을 방출할 수 있는 발광소자가 된다. 또한, 도 1의 예에서는, 각각의 전극 연신부(30)에 하나의 전극 패드부(16)를 마련하고 있지만, 하나의 전극 연신부(30)상 혹은 전극 형성면(15)상에 복수 마련하는 형태라도 좋고, 예를 들면, 전극 연신부와 동일하게 기능하도록, 전극 형성면(15) 상에서 직선 형상으로 배치할 수 있는 것 외에, 지그재그형상 등 이차원적으로 배열하여도 좋다.
또한, 발광층(13)을 가진 반도체 구조(10)는, 상기 분야에서 공지의 방법 및 구조로 제작되는 어떠한 반도체 구조이더라도 좋다. 도 5∼도 9는 반도체 구조(10)를 포함한 발광소자(1)의 개략 단면도이고, 그 제조방법의 일례를 설명하는 설명도이다. 아래에, 도 5∼도 9를 이용하여, 실시형태에 관한 발광소자(1)의 일례인 질화물 반도체소자의 제조방법 및, 각 부재의 상세한 설명을 기술한다.
(반도체 구조)
먼저, 도 5에 도시한 바와 같이, 성장 기판(6)상에 제2 도전형층(12), 발광층(13), 제1 도전형층(11)을 가진 반도체 구조(10)를 형성한다. 성장 기판(6)은, 반도체 구조(10)인 질화물 반도체를 에피택셜 성장시킬 수 있는 기판이면 좋고, 성장기판의 크기나 두께 등은 특별히 한정되지 않는다. 이 성장 기판으로서는, C면, R면, 및 A면의 어느 쪽을 주면으로 하는 사파이어나 스피넬(MgAl2O4)과 같은 절연성 기판, 또한 탄화규소(6H, 4H, 3C), 실리콘, ZnS, ZnO, Si, GaAs를 들 수 있다. 또한, GaN나 AlN 등의 질화물 반도체 기판을 이용할 수도 있다.
본 발명의 반도체 구조는, 상기에 한정하지 않고, pn접합, p-i-n구조, MIS 구조 등 다양한 발광 구조를 이용할 수 있다. 또한, 아래에는 반도체 구조 및 반도체층으로서, 질화물 반도체에 대하여 설명하지만, 본 발명은 이에 한정되지 않고, GaAs계, InP계, 예를 들면 InGaAs, GaP 반도체, 등의 다른 재료, 파장의 발광소자에도 적용할 수 있다.
성장 기판(6) 상에, 반도체 구조로서 n형 질화물 반도체층(11), 발광층(13), p형 질화물 반도체층(12)을 순서대로 적층한다. 이 때, 성장 기판(6)의 재료에 따라서는, 반도체 구조와의 사이에, 저온 성장 버퍼층, 예를 들면 1∼3nm의 AlxGa1 -xN(O≤x≤1), 기타, 고온 성장의 층, 예를 들면 0.5∼4㎛의 AlxGa1-xN(O≤x<1) 등의 바탕층을 개재하여도 좋다. n형, p형의 질화물 반도체층은, 예를 들면 AlxGayIn1 -x-yN(O≤x≤1, 0≤y≤1, x+y≤1)의 조성식으로 나타나는 것을 이용할 수 있고, 그 외 Ⅲ, Ⅳ족 원소의 일부를 각각, B치환, P, As, Sb 등으로 치환하여도 좋다. 예를 들면, n형층(11)에는, GaN의 콘택트층, InGaN/GaN의 다층막구조, p형층(12)에는, GaN의 콘택트층, AlGaN, InGaN, GaN의 단층, 다층막구조를 이용하여 구성할 수 있다. 이와 같이 다양한 조성, 불순물량의 단층, 다층 구조를 1개, 복수 가지며, 각 기능(콘택트, 클래드)의 층을 형성할 수 있다. 각 도전형의 반도체층은, 적절히 불순물을 이용하여 원하는 도전형의 층으로 하고, 예를 들면 p형, n형의 질화물 반도체에서는, 각각 Mg, Si 등을 이용한다. 각 도전형층의 일부에, 절연성, 반절연성의 영역, 층, 또는 역도전형의 영역, 층을 가지고 있어도 좋다.
또한, 본 발명에 이용하는 발광층(13), 즉 활성층은, 예를 들면, AlaInbGa1-a-bN(O≤a≤1, 0≤b≤1, a+b≤1)로 이루어지는 우물층과, AlcIndGa1-c-dN(O≤c≤1, 0≤d≤1, c+d≤1)로 이루어지는 장벽층을 포함한 양자 우물 구조를 가진다. 활성층에 이용되는 질화물 반도체는, 논도프, n형 불순물 도프, p형 불순물 도프중의 어느 것이라도 좋지만, 바람직하게는, 논도프 혹은, 또는 n형 불순물 도프의 질화물 반도체를 이용하는 것에 의해 발광소자를 고출력화할 수 있다. 우물층에 Al를 포함시키는 것에 의해, GaN의 밴드 갭 에너지인 파장 365nm보다 짧은 파장을 얻을 수 있다. 활성층으로부터 방출되는 빛의 파장은, 발광소자의 목적, 용도 등에 따라 360nm∼650nm 부근, 바람직하게는 380nm∼560nm의 파장으로 한다.
우물층의 조성은 InGaN가, 가시광·근자외역에 바람직하게 이용되고, 그 때의 장벽층의 조성은, GaN, InGaN가 좋다. 우물층의 막두께는, 바람직하게는 1nm 이상 30nm 이하이며, 1개의 우물층의 단일 양자 우물, 장벽층 등을 개재한 복수의 우물층의 다중 양자 우물 구조로 할 수 있다.
(제2 전극)
다음에, 도 5에 도시한 바와 같이, 제2 도전형층(12)의 표면에 Rh, Ag, Ni, Au, Ti, Al, Pt 등으로 이루어지는 제2 전극(22)을 패턴 형성한다. 제2 전극(22)은, 광반사측이기 때문에, 반사 구조를 가진 것, 구체적으로는 반사율이 높은 반사층을 가진 것, 특히 제2 도전형층 접촉측에 가진 것이 바람직하다. 그 외에, 광투과하는 박막의 밀착층을 개재하여, 예를 들면 밀착층/반사층의 순서로 적층한 다층 구조로 할 수도 있다. 구체적인 제2 전극(22)으로서는, 반도체 구조(10)측으로부터 Ag/Ni/Ti/Pt로 할 수 있다. 또한, 제2 전극(22)은, 상면으로부터 보아, 제1 전극(21)이 형성되는 영역을 제외한 질화물 반도체층의 거의 전체 영역에 형성되면, 전류 주입의 발광 영역을 크게 할 수 있어서 바람직하다. 또한 평면에서 볼 때에, 제1 및 제2 전극이, 활성층(13)을 끼워 겹치는 영역을 가지면, 전극으로 흡수되어 광손실을 초래하기 때문에, 어긋나게 하는 것이 좋다.
(보호막)
질화물 반도체소자의 주변부 등을 보호하기 위해서, 보호막(7)을 형성하여도 좋다. 제2 도전형 반도체층(12)상에 형성하는 경우는, 그 제2 전극(22)으로부터 노출한 영역에 형성되고, 도면의 예에서는 서로 인접하거나 혹은 이간하여 형성된다. 이에 한정되지 않고, 제2 전극(22)의 일부를 덮도록 형성할 수도 있다. 이 보호막 (7)을 절연막으로 하여 제2 도전형 반도체층의 표면상에 선택적으로 형성된 제2 전극으로부터 반도체층에 도통되고 있다. 절연성의 보호막으로서 구체적인 재료로서는, SiO2, Nb2O5, Al2O3, ZrO2, TiO2 등의 산화막이나, AlN, SiN 등의 질화막의, 단층막 또는 다층막을 이용할 수 있다. 또한, 보호막(7)에 Al, Ag, Rh 등의 고반사율의 금속막을 피복해도 좋다. 또한 SiO2/Ti/Pt와 같이, 제2 전극의 다층 구조의 일부를 절연막의 접착층(5a)측에 형성하여도 좋다.
(반도체층측 접착층)
다음에, 제2 전극(22)상에, 맞붙일 때의 합금화시키기 위한 반도체층측 접착층(5a)을 형성한다. 반도체층측 접착층(5a)은, Au, Sn, Pd, In로 이루어지는 군으로부터 선택되는 적어도 1개를 함유하는 합금으로 형성된다. 반도체층측 접착층 (5a)은 밀착층, 배리어층, 공정층(共晶層)으로 이루어진 3층 구조가 바람직하다. 밀착층은, Ni, Ti, RhO, W, Mo로 이루어진 군으로부터 선택되는 적어도 하나를 함유한다. 배리어층은, Pt, Ti, Pd, TiN, W, Mo, WN, Au로 이루어진 군으로부터 선택되는 적어도 하나를 함유한다. 공정층은, Au, Sn, Pd, In로 이루어진 군으로부터 선택되는 적어도 하나를 함유한다. 또한, 반도체층측 밀착층(41a)의 막두께는 5㎛이하로 한다. 예를 들면, Ti/Pt/Au/Sn/Au를 이용할 수 있고, 또한 보호막에 제2 전극의 다층 구조의 일부를 형성하는 경우는, 밀착층을 생략하여, Pt/Au/Sn/Au로 할 수도 있다.
(지지 기판)
다른 한편, 지지 기판(4)을 준비한다. 지지 기판(4)은, 주로, Si기판 외에, GaAs의 반도체 기판, Cu, Ge, Ni의 금속재료, Cu-W의 복합재료 등의 도전성 기판을 들 수 있다. 게다가, Cu-Mo, AlSiC, AlN, SiC, Cu-다이어 등의 금속과 세라믹의 복합체 등도 이용할 수 있다. 예를 들면, Cu-W, Cu-Mo의 일반식을 CuxW100-x(0≤x≤30), CuxMo100-x(0≤x≤50)와 같이 각각 나타낼 수 있다. 또한 Si를 이용하는 이점은 염가로 칩화하기 쉬운 점이다. 지지 기판(4)의 바람직한 막두께로서는 50∼500㎛이다. 지지 기판(4)의 막두께를 이 범위로 설정하는 것에 의해 방열성이 좋아진다. 한편, 지지 기판에 도전성 기판을 사용하면, 기판측으로부터의 전력 공급이 가능하게 되는 것 외에, 높은 정전 내압 및 방열성이 뛰어난 소자로 할 수 있다. 또한, 통상적으로는, Si, Cu(Cu-W) 등의 불투광성의 재료로, 그것과 반도체층의 사이, 예를 들면 전극, 혹은 반도체층내에 반사 구조를 마련하는 구조로서, 방열성, 발광 특성이 뛰어나 바람직하다. 또한, 도금에 의해, 질화물 반도체층상에 도금 부재를 형성하고, 지지 기판, 지지 기판과의 사이의 접착부를 형성할 수도 있다. 또한, 지지 기판을 마련하지 않은 소자라도 좋고, 발광장치의 얹어놓음부, 기대상에 직접 실장되어도 좋고, 도금에 의한 금속 부재 등을 반도체층상에 마련하는 형태라도 좋다.
또한, 광추출측에 대향하는 반도체층의 반사측, 예를 들면 지지 기판(4)의 상면 혹은 하면이나, 상술한 질화물 반도체층의 표면{여기서는 제2 도전형층(12)의 표면}에, 분포형 브래그 반사막(distributed Bragg reflector:DBR) 등, 굴절률이 다른 재료가 주기적으로 교대로 적층된 다층 박막을 형성할 수도 있다. 다층 박막은 예를 들면 유전체 다층막, GaN/AlGaN의 반도체로 구성되고, 반도체층내, 그 표면, 예를 들면 보호막 등에, 단독 혹은 반사용의 전극과 함께 형성되어, 반사 구조를 마련할 수 있다.
(맞붙임 공정)
그리고, 도 6에 도시한 바와 같이, 반도체층측 접착층(5a)의 표면과 지지 기판측 접착층(5b)의 표면을 대향시켜, 지지 기판(4)을 가열 압접에 의해 질화물 반도체층측의 제2 전극(22)상에 맞붙인다. 이 가열 압접은, 프레스를 하면서 150℃이상의 열을 가하여 이루어진다. 이에 따라 도 7에 도시한 바와 같이, 접착층(5)(5a와 5b)를 개재하여 반도체층측과 지지 기판측이 접합된다.
이 지지 기판(4)의 표면에 대해서도 지지 기판측 접착층(5b)을 형성하는 것이 바람직하다. 또한, 지지 기판측 접착층(5b)에는 밀착층, 배리어층, 공정층으로 이루어진 3층 구조를 이용하는 것이 바람직하다. 지지 기판측 접착층(5b)은, 예를 들면 Ti-Pt-Au, Ti-Pt-Sn, Ti-Pt-Pd 또는 Ti-Pt-AuSn, W-Pt-Sn, RhO-Pt-Sn, RhO-Pt-Au, RhO-Pt-(Au,Sn) 등의 금속막으로부터 형성된다.
맞붙이는 데에 있어서 공정시키기 위해서는 지지 기판측과 질화물 반도체측의 접착면에 각각 밀착층, 배리어층, 공정층을 구비하고 있는 것이 바람직하고, 그것이 마련되는 재료(기판, 반도체)에 따라, 적절히 접착층, 그 각층의 재료를 형성한다. 맞붙인 후에는 제2 전극/Ti-Pt-AuSn-Pt-Ti/지지 기판, 기타 제2 전극/RhO-Pt-AuSn-Pt-Ti/지지 기판, 제2 전극/Ti-Pt-PdSn-Pt-Ti/지지 기판이나, 제2 전극/Ti-Pt-AuSn-Pt-RhO/지지 기판이나, 제2 전극/Ti-Pt-Au-AuSn-Pt-TiSi2/지지 기판이나, Ti/Pt/AuSn/PdSn/Pt/TiSi2/지지 기판이나, Pt/AuSn/PdSn/Pt/TiSi2/지지 기판(보호막이 SiO2/Ti/Pt의 경우)이 된다. 이와 같이, 맞붙임의 표면 금속은 지지 기판측과 질화물 반도체소자측이 다르면, 저온에서 공정이 가능하고, 공정후의 융점이 상승하기 때문에 바람직하다.
(성장 기판 제거 공정)
그 후, 도 7에 도시한 바와 같이, 성장 기판을 제거하고(파선부), 반도체 구조(10)를 노출시킨다. 성장 기판(6)은, 성장 기판측으로부터 엑시머 레이저를 조사하여 박리·제거하거나(Laser Lift Off:LLO), 또는 연삭에 의해서 제거된다. 성장 기판(6)을 제거한 후, 노출된 질화물 반도체의 표면을 CMP(케미컬·메카니컬·폴리시) 처리함으로써 원하는 막인 제1 도전형층(11)을 노출시킨다. 이 때, 발광소자의 빛에 대하여 흡수율이 높은 바탕층, 예를 들면 고온 성장한 GaN층을 제거, 혹은 막두께를 저감하는 것에 의해서, 예를 들면 자외 영역의 발광 파장을 가진 LED에서도 흡수의 영향을 저감할 수 있다. 이러한 처리에 의해 데미지층의 제거나 질화물 반도체층의 두께를 조정, 표면의 면 거칠기의 조정을 할 수 있다.
(질화물 반도체층의 분할)
또한, 도 8에 도시한 바와 같이, 칩상에 반도체 구조(10)를 분할한다. 구체적으로는, 질화물 반도체 소자를 칩화하기 위해서, RIE 등으로 바깥둘레 에칭을 행하여, 바깥둘레의 질화물 반도체층을 제거하여 분리하고, 보호막(7)을 노출시킨다.
또한, 광추출 효율을 향상시키기 위해서, 반도체층 표면 등 광추출 표면에 요철 구조를 가지고 있어도 좋다. 예를 들면, 제1 도전형의 질화물 반도체층의 노출면을 웨트 에칭, RIE 등으로 요철 구조를 형성해도 좋다. 또한, 반도체층을 덮는 투광성 부재, 예를 들면 제1 도전형층 표면의 보호막(도시하지 않음) 등에 형성되어도 좋고, 그들 재료 사이에 미치는 요철 구조라도 좋고, 그 계면에 요철 구조를 형성하여도 좋다. 또한, 제2 전극측 등 광반사면에 요철 구조를 형성하여도 좋다. 여기서는, 제1 전극으로부터 노출한 영역의 반도체층 표면에 KOH로 웨트 에칭 하여, 조면화한 요철 구조를 마련한다.
(제1 전극)
이어서, 제1 도전형층(11)의 노출면인 전극 형성면(15)에, 상기에 기술한 배치 구성을 만족하도록 제1 전극(21)이 형성된다. 즉, 제1 전극(21)은, 전극 형성면 (15)으로부터의 평면에서 볼 때에, 활성층(13)을 끼워서 위치하는 제2 전극(22)의 형성 영역과 중첩 영역을 갖지 않도록 어긋나게 하여 배치된다. 이러한 구조에 의해, 반도체 구조(10)의 적층 방향에서, 그 중심축을 달리 하는 쌍방의 전극(21,22) 사이를 캐리어가 입체적으로 이동하기 때문에, 면내 확산이 촉진되는 결과, 내부 양자 효율을 높일 수 있다.
제1 전극은, 구체적으로는, 적층순서에, Ti-Au, Ti-Al 등과 같이, 제1 도전형층과의 오믹용과 밀착용으로서의 Ti층(제1층)과 패드용의 패드층(제2층)으로서 금, Al, 백금족의 구성, 또한, 오믹용의 제1층(예를 들면, W, Mo, Ti가 제1 도전형층과의 오믹 접촉에 바람직하다)과, 패드용의 제2층의 사이에 배리어층으로서, 고융점 금속층(W, Mo, 백금족)을 형성하는 구조, 예를 들면 W-Pt-Au, Ti-Rh-Pt-Au가 이용된다. n형 질화물 반도체의 반사성 전극으로서 Al, 그 합금을 이용하는 것, 투광성 전극으로서 ITO 등의 도전성 산화물을 이용할 수도 있다. 실시형태에서, 제1 전극(21)에 n형 전극을 구성하는 경우, 적층순으로 Ti-Al-Ni-Au, W-Al-W-Pt-Au, Al-Pt-Au, Ti-Pt-Au 등이 이용된다. 또한, 제1 전극은 막두께를 0.1∼1.5㎛로 한다.
(칩 분할)
계속해서, 지지 기판(4) 및 접착층(5)으로 이루어진 지지대(3)에서, 질화물 반도체소자(1)의 경계 영역에서의 타이밍 위치 D에서 다이싱함으로써, 도 1 내지 도 3에 도시한 칩화된 질화물 반도체소자(1)를 얻을 수 있다.
(투광성 도전층)
또한, 각 전극과의 반도체 층간에 전류 확산을 촉진하는 확산층을 구비할 수도 있다. 확산층으로서는, 각 전극보다 폭이 넓고, 대면적으로 형성되어 확산 기능을 가지며, 투광성인 것에 의해 빛의 출사(제2 전극측), 반사(제1 전극측)의 기능을 저하시키지 않는 것이 좋고, 예를 들면 투광성 도전층을 채용할 수 있다. 도전층은, 노출된 반도체층의 거의 전체면에 형성되는 것에 의해, 전류를 반도체층 전체에 균일하게 확산시킬 수 있다. 투광성 도전층은, 구체적으로는, ITa, ZnO, In2O3, SnO2 등, Zn, In, Sn의 산화물을 포함한 투광성 도전층을 형성하는 것이 바람직하고, 바람직하게는 ITO를 사용한다. 혹은 Ni 등의 그 외의 금속을 박막, 산화물, 질화물, 그들 화합물, 복합재료로 한 것이라도 좋다.
(배선 구조)
상기의 구조를 가진 도 1 내지 도 4에 도시한 질화물 반도체소자(1)에서, 접착층(5)을 도전성으로 하고, 또한 지지 기판(4)을 SiC 등의 도전성의 기판으로 하면, 제2 전극(22)의 한쪽의 주면을 제2 도전형의 질화물 반도체층(12)에 접촉시키고, 제2 전극(22)의 다른쪽의 주면측으로부터 외부 접속할 수 있다. 즉, 제2 전극 (22)의 한쪽의 주면(도 3에서의 상면)은 반도체와 접촉시키기 위한 면이며, 제2 전극(22)의 다른쪽의 주면(하면)은 외부 접속용의 면으로서 기능할 수 있다. 그리고, 맞붙이는 지지 기판(4)을 제2 전극(22)에 전기적으로 접속하고, 반도체 적층 구조측의 면에 대향하는 이면측{도 3에서의 질화물 반도체소자(1)의 저면측}을, 제2 전극(22)의 외부 접속 영역으로 할 수 있다. 예를 들면 지지 기판(4)의 이면에 마련한 전극을 개재하여, 외부 회로와의 접속이 가능해진다. 또한, 지지 기판(4)을 절연성 재료로 한 경우에는, 반도체 적층 구조측에 형성된 지지 기판(4)의 전극과 그 반대측의 이면에 형성된 전극을, 지지 기판(4)의 입체 배선이나, 배선용 비어 홀 등의 배선 전극에 의해서 접속하도록 하여도, 지지 기판(4)의 이면측에서의 전극 취득이 가능해진다. 어쨌든, 노출된 와이어를 이용하지 않고, 제2 전극(22)과 외부 전극을 전기적으로 접속할 수 있다. 또한, 지지 기판(4)에, 별개의 방열 부재를 연결함으로써, 방열 효과를 한층 더 얻을 수도 있다.
다른 한편, 반도체층 표면측의 전극인, 제1 전극(21)은, 외부 전극 접속용의 노출 영역에, 땜납 등을 통하여 도전성 와이어와 접속된다. 이에 따라 외부 전극과의 전기적인 접속이 가능해진다. 그 외에, 반도체층상에 배선 구조를 가지는 형태, 예를 들면, 반도체층상에서 외부의 지지 기판상까지 배선층이 형성되는 구조라도 좋고, 그 경우 상술한 지지 기판의 외부 접속, 배선 구조 등에 의해, 외부와 접속된다. 이와 같은 와이어 접속을 이용하지 않는 발광소자, 장치이면, 연신부보다 폭넓은 패드부가 불필요하고, 전류 집중 경향을 억제할 수 있어, 후술의 형광체층, 그것을 포함한 밀봉 부재를 적합하게 형성할 수 있다. 예를 들면, 도 4의 예의 같이, 전극이 반도체층 단부에 도달하는 구조에서는, 그 외부에 연이어 나가는 지지 기판상에, 전극을 연재시킬 수 있다.
또한, 도 1 내지 도 3에 도시한 질화물 반도체소자(1)에서, 지지 기판(4)은 전기 전도성이 좋은 재료를 사용하고 있으며, 이에 따라 발광층의 상하를 전극으로 입체적으로 끼우는 종형 전극 구조로 할 수 있기 때문에, 전류를 p형 반도체층{제2 도전형의 질화물 반도체층(12)}의 전체면으로 확산할 수 있고, 전류의 면내 확산이 균일해진다. 즉 전기 저항을 저감할 수 있어, 캐리어 주입 효율이 향상한다. 또한, 지지 기판(4)은, 방열 기판으로서의 기능도 발휘할 수 있어, 발열에 의한 소자 특성의 악화를 억제할 수 있다.
(발광장치)
또한, 도 9의 발광장치(2)의 개략 단면도는, 도 1 내지 3에 도시한 질화물 반도체소자(1)를 패키지(8)에 실장한 예를 도시한다. 패키지(8)는, 각각이 한 쌍의 전극 패턴과 대응하고 있는 리드(14a,14b)를 구비한 기대(14)를 가진다. 기대(14)상에 놓여진 질화물 반도체소자(1)는, 지지 기판(4)의 실장면측에 형성되어 있는 외부 접속용 제2 전극(22)과, 기대(14)의 한쪽의 리드(14a)가 도전성 접착 부재 등을 개재하여 전기적으로 접속되어 있다. 또한, 질화물 반도체소자(1)의 제1 도전형층(11)측에 장착된 제1 전극(21)은, 그 외부 접속 영역(16)(도 1 참조)에서 다른쪽의 리드(14b)와 도전성 와이어(18)에 의해 전기적으로 접속되고 있다. 또한, 도면에서는 오목부의 저면에 발광소자가 놓여지지만, 이러한 얹어놓음부의 형상에 한정되지 않고, 평탄한 형상, 볼록부의 상면 등, 다양한 형태의 얹어놓음부로 할 수 있다.
(렌즈)
또한, 패키지(8)는, 측면을 가진 대략 오목형상의 컵(19)이 형성되어 있고, 상방에 폭넓은 개구부(24)를 가진다. 또한, 패키지(8)의 개구부(24)의 상부는, 구면 렌즈, 비구면 렌즈, 실린드리컬 렌즈, 타원 렌즈 등의 렌즈(17)에 의해 폐색되어 있다. 또한, 렌즈(17)에서의 광추출측의 면형상은, 평탄한 것 외에, 렌즈 형상, 요철을 가진 마이크로 렌즈 형상 등의 가공을 해도 좋다. 용도에 따라서 광원으로부터의 출사된 빛을 확산 또는 집광하는 렌즈를 마련할 수 있으며, 그것은 무기 유리, 수지 등에 의해 형성할 수 있다.
또한, 개구부(24)내는, 질화물 반도체소자(1)를 피복하는 소자 피복 부재 (26)에 의해 충전되어 이루어진다. 소자 피복 부재(26)로서는 기체 외에, 투광성이 있는 실리콘 수지 조성물, 변성 실리콘 수지 조성물 등을 사용하는 것이 바람직하다. 또한, 에폭시수지 조성물, 변성 에폭시수지 조성물, 아크릴수지 조성물 등의 투광성을 가진 절연수지 조성물을 이용할 수 있다. 또한, 실리콘수지, 에폭시수지, 유레아수지, 불소수지 및 이들 수지중의 적어도 일종 이상을 포함한 하이브리드 수지 등, 내후성이 뛰어난 수지도 이용할 수 있다. 또한, 유기물에 한정되지 않고, 유리, 실리카겔 등의 내광성이 뛰어난 무기물을 이용할 수도 있다. 또한, 기밀 봉지에는, 불활성 가스, 질소, 산소, 아르곤, 헬륨, 혹은, 이들을 합한 것, 또는 건조공기 등을 이용할 수 있다. 특히 광원으로서 질화 갈륨계의 반도체소자를 이용하는 경우에는, 건조공기 혹은 적어도 산소를 포함한 가스를 이용하는 것에 의해, 반도체소자의 열화가 방지된다.
(탑재 소자, 보호 소자)
또한, 본 발명의 발광장치에서는, 질화물 반도체소자를 1개만 놓아도 되지만, 2개 이상의 발광소자가 놓여 있어도 좋고, 발광소자 외에, 예를 들면 제너 다이오드, 콘덴서 등의 보호 소자와 조합되어 있어도 좋다. 또한, 보호 소자는, 발광소자내의 일부에 형성할 수도 있다. 이들 보호 소자는, 상기 분야에서 공지의 것의 전부를 이용할 수 있다.
(파장 변환 부재)
또한, 소자 피복 부재(26) 내에, 발광층(13)으로부터의 출사광에 의해서 여기되어 형광을 발하는 형광 물질 등의 파장 변환 부재(9)를 혼입할 수 있다. 이에 따라, 광원의 빛을 다른 파장의 빛으로 변환하고, 광원과 파장 변환 부재(9)로 파장 변환된 빛과의 혼색광을 외부로 꺼내는 것이 가능해진다. 즉, 광원으로부터의 빛의 일부가 형광체를 여기함으로써, 주광원의 파장과는 다른 파장을 가지는 빛을 얻을 수 있다. 이 파장 변환 부재(9)로서는 형광체를 바람직하게 이용할 수 있다. 왜냐하면 형광체는 광산란성 및 광반사성의 기능도 구비하고 있기 때문에, 파장 변환 기능에 더하여 광산란부로서의 역할을 담당하고, 상술한 빛의 확산 효과를 얻을 수 있기 때문이다. 형광체는, 소자 피복 부재(26)중에 거의 균일한 비율로 혼합할 수도 있고, 부분적으로 편재하도록 배합할 수도 있다.
예를 들면, 발광층(13)으로부터 소정의 거리만큼 이간시키는 것에 의해, 반도체층내에서 발생한 열이 형광 물질에 전달되기 어렵게 하여 형광 물질의 열화를 억제할 수 있다. 한편, 파장 변환 부재(9)를 반도체층측에 근방시키고, 거의 균일한 파장 변환층을 형성시키면, 발광층으로부터의 출사광에 의한 파장 변환량을 일정하게 할 수 있고, 일차광과 변환광의 혼합비가 안정된 발광색을 얻을 수 있다.
또한, 형광체는, 1층으로 이루어진 소자 피복 부재(26)중에 1종류 혹은 2종류이상 재중하여도 좋고, 복층으로 이루어진 발광층속에 각각 1종류 혹은 2종류이상 존재해도 좋다. 이에 따라 원하는 파장을 출사 가능한 발광장치를 실현할 수 있다.
대표적인 형광체로서는, 구리로 부괄된 황화카드뮴아연이나 세륨으로 부괄 된 YAG계 형광체 및 LAG계 형광체를 들 수 있다. 특히, 고휘도이고 장시간의 사용시에는 (Re1-xSmx)3(Al1-yGay)5O12:Ce(O≤x<1,O O≤y≤1, 단, Re은,Y, Gd, La, Lu로 이루어진 군으로부터 선택되는 적어도 일종의 원소이다) 등이 바람직하다. 실시형태 2의 파장 변환 부재로서는, YAG 또는 LAG 형광체를 사용하고, 예를 들면 백색을 얻을 수 있다. 또한, 형광체로서는, 유리나 수지에 형광체를 혼합한 형광체 유리나 형광체 함유 수지, 형광체 혹은 그것을 포함한 결정체(판)를 이용하여도 좋다.
또한, 황∼적색 발광을 가진 질화물 형광체 등을 이용하여 붉은 빛 성분을 증가시켜, 평균연색평가수 Ra가 높은 조명이나 전구색 LED 등을 실현할 수도 있다. 구체적으로는, 발광소자의 발광 파장에 맞추어 CIE의 색도 향상의 색도점이 다른 형광체의 양을 조정하여 함유시키는 것에 의해 그 형광체 사이와 발광소자로 묶여지는 색도 향상의 임의의 점을 발광시킬 수 있다. 그 외에, 근자외∼가시광을 황색∼적색역으로 변환하는 질화물 형광체, 산질화물 형광체, 규산염 형광체, L2SiO4:Eu(L은 알칼리 토류 금속), 특히 (SrxMae1-x)2SiO4:Eu(Mae는 Ca, Ba 등의 알칼리 토류 금속) 등을 들 수 있다. 질화물계 형광체, 옥시나이트라이드(산질화물) 형광체로서는, Sr-Ca-Si-N:Eu, Ca-Si-N:Eu, Sr-Si-N:Eu, Sr-Ca-Si-O-N:Eu, Ca-Si-O-N:Eu, Sr-Si-O-N:Eu 등이 있고, 알칼리 토류 질화 규소 형광체로서는, 일반식 LSi202N2:Eu, 일반식 LxSiyN(2/3x+4/3y):Eu 혹은 LxSiy0zN(2/3x+4/3y-2/3z):Eu(L은, Sr, Ca, Sr와 Ca중의 어느 하나)로 나타난다.
(첨가 부재)
또한, 소자 피복 부재(26)는, 파장 변환 부재(9) 외에, 점도 증량제, 안료, 형광 물질 등, 사용 용도에 따라 적절한 부재를 첨가할 수 있고, 이에 따라 양호한 지향 특성을 가진 발광소자를 얻을 수 있다. 마찬가지로 외래광이나 발광소자로부터의 불필요한 파장을 컷하는 필터 효과를 갖게 한 필터재로서 각종 착색제를 첨가시킬 수도 있다. 여기서 본 명세서에서의 확산제란, 예를 들면 중심 입자지름이 1nm 이상 5㎛ 미만인 것은, 발광소자 및 형광 물질로부터의 빛을 양호하게 난반사시켜, 큰 입자지름의 형광 물질의 색 불균일을 억제하거나 발광 스펙트럼의 반값폭을 좁히거나 할 수 있다. 한편, 1nm 이상 1㎛ 미만의 확산제는, 광도를 저하시키지 않고 수지 점도를 높일 수 있다.
(필러)
또한, 소자 피복 부재(26)중에 형광 물질 외에 필러를 함유시켜도 좋다. 구체적인 재료로서는, 확산제와 동일한 것을 사용할 수 있으며, 확산제는 중심 입자지름이 다르고, 본 명세서에서는 필러의 중심 입자지름은 5㎛ 이상 100㎛ 이하로 하는 것이 바람직하다. 이러한 입자지름의 필러를 소자 피복 부재(26) 속에 함유시키면, 광산란 작용에 의해 발광장치의 색도 불균일이 개선되는 것 외에, 소자 피복 부재(26)의 내열 충격성을 높일 수 있다. 이에 따라, 고온하에서의 사용에서도, 발광소자와 이부재 계면에서의 크랙 및 박리의 발생을 방지할 수 있다. 또한 수지의 유동성을 장시간 일정하게 조정하는 것이 가능해진다.
실시예 1
아래에, 실시예 1에서의 전극의 구성예를 나타낸다. 다만, 상술한 구조와 같은 구성요소에 대해서는 동일 부호를 부여하고, 그 상세한 설명을 생략하고 있다. 도 10은, 발광소자(101)의 광추출측으로부터의 평면도로서, 주로 n형 전극(41)이 도시된다. 도 10에 도시한 발광소자(101)는, □1mm(1mm×1mm의 전극 형성면)의 대략 정방형상의 다이스로서, 그 둘레가장자리 형상은, 한방향(도 10에서의 좌우 방향)으로 연신된 제1 변(35)과 이에 직교하는 제2 변(36)과, 이 2변(35,36)에 각각 대향하여 평행하게 위치하는 2변(35',36')으로 구성된다.
또한, n형 전극(41)은, n형 반도체층(11)의 노출부의 전극 형성면(15)내에 형성되는 한 쌍의 전극 패드부(16)와, 이 전극 패드부(16)로부터 각각 직선 형상으로 연신한 전극 연신부(40)를 가진다. 또한, 도 10에 도시한 바와 같이, 전극의 형성 영역인 전극 형성면(15)은, 발광소자(101)의 사각형상의 둘레가장자리로부터 대략 일정한 이간 거리를 가지고 안쪽에 형성되어 있고, 실시예 1에서는 발광소자 (101)의 바깥둘레보다 30㎛ 만큼 이간한, 즉 중심 방향으로 축소된 영역을 가진다.
또한, 한 쌍의 전극 연신부(40)는, 대략 평행하고 서로 이간되어 대향한다. 도 10에서는, 각각의 전극 연신부(40)는, 그 연신 방향을 제1 변(35)과 평행하게 위치하고 있으며, 전극 형성면(15)의 중심(C)를 기준으로 점대칭으로 배치되어 이루어진다.
또한, 전극 형성면(15)은, 한 쌍의 전극 연신부(40)로 끼워진 제1 영역(31)과, 이 제1 영역(31)을 제외한 영역, 즉 제1 영역(31)의 사방에 위치하는 제2 영역 (32)으로 구성된다. 실시예 1에서는, 제2 변(36)과의 평행 방향에서, 제1 영역(31)의 폭, 즉 전극 연신부(40)간의 이간 거리(L1)를 400㎛로 하고, 또한 각 제2 영역 (32)의 폭, 즉 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리까지의 이간 거리(L2)를 260㎛로 하며, 제1 변(35)과의 평행 방향에서, 제2 영역의 폭(L3), 즉 전극 연신부(40)의 단가장자리(23)와 전극 형성면(15)의 단가장자리까지의 이간 거리를 165㎛로 하고 있다.
실시예 1의 전극 구조라면, 전극 연신부(40)가 하나 및 복수단적으로 절곡 된 굴곡부, 분기부, 교차부를 갖지 않고, 직선 형상으로 형성된 한 쌍의 전극 연신부(40)는 서로 이간되어 있다. 이 결과, n형 전극(41)은 전극 연신부(40)로 폐색된 영역을 형성하고 있지 않고, 즉 개구부를 갖기 때문에, 전극 근방 및 제1 영역(31) 내의 발열을 고효율로 방열할 수 있다. 또한, 전극 연신부(40)의 긴 방향에서의 길이(L5)를, 쌍방의 전극 연신부(40)의 이간 거리(L1)보다 길게 함으로써, 교차부를 갖지 않게 하여 전극 형성면(15) 내에서의 연신 전극부(40)의 형성 영역을 크게 할 수 있기 때문에, 전류 집중 영역을 배제하면서 발광 영역(29)의 발광을 균일하게 할 수 있다. 한편, 연신 전극부(40)의 이간 거리(L1)는, 형성되는 층에서의 면내 확산의 정도, 즉 시트 저항 등을 고려하여 적절히 조절할 수 있고, 이에 따라 원하는 전류 확산 형상체를 실현한 발광소자로 할 수 있다. 아래에 실시예 1에서의 발광소자를, 다양한 형태에 의한 발광장치에 탑재하여 얻어지는 각 특성을 적는다.
(포탄형 I)
실시예 1의 발광소자를, 각 극성용의 2개의 리드중에서, 한쪽의 마운트용 리드에 탑재하고, 그 리드를 수지로 밀봉하여, 포탄 형상의 수지 렌즈 일체 밀봉형의 발광장치를 제작한다. 그 청색 발광의 장치에 의해 얻어지는 각 특성을 이하에 나타낸다.
구동 전류 If:350(mA)이고, Vf:3.8(V), 광출력:548.7(mW), λd:445.4(nm),λp:438.7(nm), 외부 양자 효율:55.5(%), 전력 효율:41.3(%)이다.
(포탄형 Ⅱ)
상기 발광장치로서, 또한 상기 마운트 리드의 소자를 얹어 둔 컵내에 YAG 형광체 함유의 수지로 프리코트하여 얻어지는 백색 발광의 발광장치의 각 특성은 아래와 같다. 구동 전류 If:350(mA)이고, Vf:3.8(V), 색온도 Tcp:5751(K), 색도(x:0.327, y:0.333), 발광 효율:79.5(1m/W)이다.
(일체 밀봉형)
실시예 1의 발광소자를, 2개 1조의 각 극성용의 리드(합계 4개)중에서, 한쪽 조의 마운트용 리드의 컵내에 탑재하여, 수지 렌즈 일체로 밀봉하여 얻어지는 청색 발광의 발광장치의 특성은 아래와 같다.
구동 전류 If:350(mA), Vf:3.7(V), 발광 출력:603.6(mW), λd:445.3(nm), λp:438(nm), 외부 양자 효율:60.9(%), 전력 효율:46.6(%)
실시예 2
또한, 실시예 1의 발광소자와 같은 구조를 가진 발광소자로서, 전극의 형상, 배치를 서로 유사 관계로 축소시킨다. 그 □800㎛의 발광소자에서도, 실시예 1과 같이 바람직한 발광 출력, 방열 효과를 얻을 수 있다.
(비교예 1)
비교예 1에서의 발광소자(301)의 평면도를 도 11에 도시한다. 도면의 발광소자(301)는, □600㎛사이즈의 대략 정방형상의 다이스로서, 실시예 1의 발광소자 (101)와 비교하여, 다이스의 사이즈 및 전극의 형성 패턴만이 상이하고, 그 외의 구조는 실질적으로 동일하다. 따라서, 상기와 같은 구성요소에 대해서는 동일 부호를 부여하고, 그 상세한 설명을 생략한다.
도 11의 발광소자(301)에서는, 제1 전극인 n형 전극(51)이, 전극 형성면(15)의 중심(C)를 중심으로 하여, 전극 형성면(15)과 서로 유사 관계로 축소된, 즉 대략 정방형상으로 라운드된 전극 연신부(50)를 가진다. 바꾸어 말하면, 전극 연신부(50)의 모서리부는 대략 직각으로 굴곡한 절곡부를 가진다. 또한, 상기 정방형상의 하나의 모서리부에는 외부 접속 영역(16)인 전극 패드부가 구비된다. 도 11에 도시한 바와 같이, 전극 연신부(50)는, 전극 형성면(15)의 중심(C)로부터 단가장자리까지의 중점(M)을 통과하고, 또한 중점(M)보다 바깥측 영역에 구성되어 있으며, 즉 전극 연신부(50)는, 전극 형성면(15)의 단가장자리측 근방에 배치되어 있다.
또한, 발광소자(301)는, 실시예 1과 마찬가지로, 전극 연신부(50)에 의해 끼워진 영역인 제1 영역(31)과, 이 제1 영역의 바깥가장자리로부터 전극 형성면(15)의 단가장자리까지의 제2 영역(32)을 가진다. 비교예 1의 발광소자에서는, 제1 영역(31)이 전극 연신부(50)로 포위된 폐색 영역이며, 개구부를 구비하지 않는다.
(비교예 2)
또한, 전극의 다른 형성 패턴을 가지는 발광소자를, 비교예 2로서 도 12에 도시한다.
도 12의 발광소자(401)는, 실시예 1과 마찬가지로 □1mm의 대략 정방형상 다이스이며, 비교예 1과 마찬가지로, 포위 전극 구조를 구비한다. 한편, 상기와 동일한 구성요소에 대해서는 동일 부호를 부여하고, 상세한 설명을 생략한다.
도 12의 발광소자(401)에서는, 정방형상의 전극 형성면(15)에서, 대향하는 한 쌍의 모서리부에 외부 접속 영역(16)인 전극 패드부를 가진다. 상기 전극 패드부(16)로부터 연신된 전극 연신부(60)는, 전극 형성면(15)의 사방의 둘레가장자리를 라운드하여 사각형상으로 포위 전극을 형성하여 이루어진다. 또한 전극 연신부(60)는, 상기 사각형상의 각 대변의 중심이 서로 연결되도록 연신되어, 즉 사각형상을 대략 4등분으로 구획하여 이루어진다. 즉, 비교예 2의 제 1 전극(61)인 n형 전극은, 절곡부·교차부를 가지고 있으며, 이 점에서, 도 15에 도시한 종래의 발광소자의 전극 구조와 유사하다.
또한, 실시예 1, 비교예 1, 2의 발광소자(1,301,401)에 관한 상대 발광 강도 분포도를, 도 13의 (a)(b)(c)에 각각 도시한다. 한편, 그레이 스케일로 표시된 각 발광 분포도에서, 발광소자에서의 전극 형성면(15)내의, 표시가 고농도일수록 발광 강도가 높고, 나아가서는 온도의 상승영역인 것을 도시한다. 도 13(a),(b),(c)의 어느 발광소자(1,301,401)에서나, 전극패드부(16) 근방에서는, 높은 발광 강도 영역이 되는 것을 알 수 있다.
실시예 1의 발광소자(1)에서는, 도 13(a)에 도시한 바와 같이, 전극 패드부(16)을 중심으로 하여, 이로부터 연신된 직선 형상의 전극 연신부(30) 근방에서도 발광 강도가 높은 영역을 가지고 있다. 이에 따라서, 상기 영역에서는 다른 영역보다 온도가 상승하지만, 상기와 같이 방열 효과가 현저하기 때문에, n형 전극 구조가 배치되어 있지 않은 영역, 즉 제1 영역(31) 및 제2 영역에서는 억제된다. 또한, 구체적인 열저항은 6.52∼7.67℃/W(Cu-W로 이루어진 지지 기판의 두께를 100, 200, 300, 400㎛로서 세라믹제 기재의 발광장치에 얹어 두고 측정)의 것을 얻을 수 있다.
한편, 비교예 1에서의 발광소자(301)는, 도 13(b)에 도시한 바와 같이, 전극 연신부(50)에 의한 포위 전극 구조이기 때문에, 제1 영역(31)내의 발광 집중이 있고, 그 부분에서 축열이 많아진다. 구체적으로, 전극 패드부(16)의 근방에서, 국부적인 전류의 집중이 보이고, 이 경향이 현저해진다. 이와 같이, 제1 전극의 사각형 형상의 내부뿐만 아니라, 패드부(16)의 바깥측에서도 내부와 동일한 경향이 된다.
마찬가지로 비교예 2의 발광소자(401)에서도 도 13(c)에 도시한 바와 같이, 각 구획간에 전류 확산의 불균형이 있는 것을 알 수 있다. 특히, 도면의 파선 영역 에 도시한 바와 같이, 전극 연신부(60)의 교차부에서는, 전극 패드부(16)로부터 비교적 원격인 영역에서도, 전류의 집중이 일어난다. 즉, 작은 구획으로 분할된 사각형상의 네 모서리(절곡부)에서의 전류의 편재, 전류의 불균일이 현저해진다.
상기 결과로부터, 실시예 1에서의 발광소자(1)가 방열성이 뛰어나며, 대전류하에서도 높은 내성을 가지는 것을 알 수 있다. 비교예 1에서는, 상기와 같이, 소자폭, 면적에 비해서, 충분히 넓은, 큰 제1 영역에서도, 그 내부, 및 외부에서 발광 집중이 일어나, 소자 특성이 저하한다. 즉, 전극 구조에서, 전극 연신부의 절곡·교차 영역을 갖지 않고, 또한 소자내의 전류 확산을 고효율로 실현할 수 있는 배치로 함으로써, 전류의 국부 집중을 억제할 수 있고, 방열성을 높이는 동시에, 전극내의 전류 밀도의 편재를 극한할 수 있다. 즉, 전류 균일성, 발광 균일성을 실현하면서, 광출력이 유지 혹은 향상된 발광소자로 할 수 있다.
[산업상 이용가능성]
본 발명의 반도체 발광장치 및 반도체 발광장치의 제조방법은, 조명용 광원, LED 디스플레이, 백라이트 광원, 신호기, 조명식 스위치, 각종 센서 및 각종 인디케이터 등에 적합하게 이용할 수 있다.
1, 60, 101, 301, 401…발광소자(질화물 반도체소자)
2…발광장치
3…지지대
4…지지 기판
5…접착층
5a…반도체층측 접착층
5b…지지 기판측 접착층
6…성장 기판
7…보호막
8…패키지
9…파장 변환 부재
10…반도체 구조
11…제1 도전형층(n형 반도체층)
12…제2 도전형층(p형 반도체층)
13…발광층(활성층)
14…기대
14a, 14b…리드
15…전극 형성면
16…외부 접속 영역(전극 패드부)
17…렌즈
18…도전성 와이어
19…컵
20…전극
21, 41, 51, 61…제1 전극(n형 전극)
22…제2 전극(p형 전극)
23…전극 연신부의 단가장자리
24…개구부
26…소자 피복 부재
29…발광 영역
30, 30', 40, 50, 60…전극 연신부
31…제1 영역
32…제2 영역
33…제2 좌우 영역
34…제2 상하 영역
35…제1 변
36…제2 변
35'…제1 변에 평행한 변
36'…제2 변에 평행한 변
100, 200…발광소자
101…n형 전극패드부
101a…전극 연신부
101b…포위 전극
102…p형 전극 패드부
201…전극 패드부
201a…전극 연신부
201b…포위 전극
203…구획 영역
C…전극 형성면의 중심
D…다이싱 위치
H1…제1 영역의 폭
H2…제2 영역의 폭의 합계
L1…한 쌍의 전극 연신부 사이의 거리
11…한 쌍의 전극 연신부 사이의 1/2의 거리
L2…전극 연신부로부터 반도체 구조의 단가장자리까지의 거리
L3…제2 좌우 영역의 폭
L4…제2 상하 영역의 폭
L5…전극 연신부의 긴 방향에서의 길이
M…전극 형성면의 중심으로부터 단가장자리까지의 중점

Claims (11)

  1. 발광층(13)을 끼워서 적층된 제1 도전형층(11) 및 제2 도전형층(12)을 구비한 반도체 구조(10)와,
    상기 제1 도전형층(11) 및 제2 도전형층(12)에 각각 전기적으로 접속되어, 서로 대향하는 제1 전극(21) 및 제2 전극(22)을 가진 발광소자로서,
    상기 제1 전극(21)은, 광추출측에 위치하는 상기 제1 도전형층(11) 상의 전극 형성면(15)에 형성된, 서로 대향하는 한 쌍의 전극 연신부(30)를 구비하고 있으며,
    상기 한 쌍의 전극 연신부(30)의 대향 방향에서, 상기 전극 연신부(30) 사이의 1/2의 거리(11)가, 상기 전극 연신부(30)로부터 상기 전극 형성면(15)의 단가장자리까지의 거리(L2)보다 짧은 것을 특징으로 하는 발광소자.
  2. 발광층(13)을 끼워서 적층된 제1 도전형층(11) 및 제2 도전형층(12)을 구비한 반도체 구조(10)와,
    상기 제1 도전형층(11) 및 제2 도전형층(12)에 각각 전기적으로 접속되어, 서로 대향하는 제1 전극(21) 및 제2 전극(22)을 가진 발광소자로서,
    상기 제1 전극(21)은, 광추출측에 위치하는 상기 제1 도전형층(11) 상의 전극 형성면(15)에 형성된, 서로 대향하는 한 쌍의 전극 연신부(30)를 구비하고 있으며,
    상기 전극 형성면(15)은, 상기 전극 형성면(15)의 대략 중앙영역에서 상기 전극 연신부(30)에 의해서 끼워진 제1 영역(31)과, 상기 제1 영역(31)의 바깥둘레가장자리와 전극 형성면(15)의 단가장자리의 사이에 위치하는 제2 영역(32)을 구비하고 있으며,
    상기 한 쌍의 전극 연신부(30)의 대향 방향에서, 상기 제1 영역(31)의 중심으로부터 전극 형성면(15)의 단가장자리까지의 폭중심이, 상기 제2 영역에 위치하는 것을 특징으로 하는 발광소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 한 쌍의 전극 연신부(30)의 대향 방향에서, 상기 전극 연신부(30)로부터 상기 전극 형성면(15)의 단가장자리까지의 거리(L2)는, 상기 한 쌍의 전극 연신부(30) 사이의 1/2의 거리(l1)에 대해서, 1.2배 이상 1.5배 이하인 것을 특징으로 하는 발광소자.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    광추출측으로부터의 평면에서 볼 때에, 상기 전극 연신부(30)가, 상기 전극 형성면(15)의 중심을 기준으로 하여 대략 점대칭으로 배치되어 있는 것을 특징으로 하는 발광소자.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    광추출측으로부터의 평면에서 볼 때에, 상기 전극 연신부(30)는 직선 형상인 것을 특징으로 하는 발광소자.
  6. 제 1 항 내지 제 5 항 중의 어느 한 항에 있어서,
    상기 전극 연신부(30)로 끼워진 제1 영역(31)은, 상기 전극 연신부(30)의 연신 방향으로 개구되고 있는 것을 특징으로 하는 발광소자.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,
    상기 한 쌍의 전극 연신부(30)는, 상기 전극 연신부(30) 상의 일부와 겹쳐, 외부 전극과 접속 가능한 외부 접속 영역(16)을 각각 가지고 있으며,
    상기 한 쌍의 외부 접속 영역(16)은, 상기 전극 형성면(15)의 긴 방향 및/또는 짧은 방향에 대해서, 서로 오프셋 배치되어 있는 것을 특징으로 하는 발광소자.
  8. 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서,
    광추출측으로부터의 평면에서 볼 때에, 상기 제1 전극(21) 및 상기 제2 전극(22)은 서로 오프셋에 배치되어 있으며, 상기 제1 전극(21)의 전극 연신부(30)로부터 전극 형성면(15)의 단가장자리와의 사이에 위치하는 제2 영역(32)에, 상기 제2 전극(22)이 형성되어 있는 것을 특징으로 하는 발광소자.
  9. 제 1 항 내지 제 8 항 중의 어느 한 항에 있어서,
    제1 영역의 바깥측에 위치하는 제2 영역(32)이, 상기 전극 연신부(30)의 연신 방향에서의 양단 영역에 배치된 제2 좌우 영역과, 상기 전극 연신부(30)의 대향 방향에서의 양단 영역에 배치된 제2 상하 영역을 각각 가지고 있으며,
    상기 각 제2 좌우 영역의 폭(L3)은, 상기 각 제2 상하 영역의 폭(L4)의 0.2이상 0.8 이하인 것을 특징으로 하는 발광소자.
  10. 제1 전극패턴과 제2 전극 패턴을 가지는 기대(14)와,
    상기 기대(14) 상에 놓여져, 상기 제1 전극 패턴 및 제2 전극 패턴과 각각 전기적으로 접속된, 하나 또는 복수의 발광소자(1)를 가진 발광장치로서,
    상기 발광소자(1)는, 제 1 항 내지 제 9 항 중의 어느 한 항에 기재된 발광소자이며, 또한 소자 피복 부재(26)에 의해 피복되고 있는 것을 특징으로 하는 발광장치.
  11. 제 10 항에 있어서,
    상기 소자 피복 부재(26)에, 상기 발광소자(1)로부터의 출사광의 적어도 일부를 흡수하여 파장 변환을 행하는 파장 변환 부재(9) 및/또는 상기 발광소자(1)로부터의 출사광을 반사하는 광확산 부재가 함유되어 있는 것을 특징으로 하는 발광장치.
KR1020107006111A 2007-09-26 2008-09-17 발광소자 및 그것을 이용한 발광장치 KR101346538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007249865 2007-09-26
JPJP-P-2007-249865 2007-09-26
PCT/JP2008/066710 WO2009041318A1 (ja) 2007-09-26 2008-09-17 発光素子及びそれを用いた発光装置

Publications (2)

Publication Number Publication Date
KR20100075844A true KR20100075844A (ko) 2010-07-05
KR101346538B1 KR101346538B1 (ko) 2013-12-31

Family

ID=40511205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006111A KR101346538B1 (ko) 2007-09-26 2008-09-17 발광소자 및 그것을 이용한 발광장치

Country Status (6)

Country Link
US (1) US8217568B2 (ko)
JP (1) JP5333226B2 (ko)
KR (1) KR101346538B1 (ko)
CN (1) CN102232249B (ko)
TW (1) TWI381553B (ko)
WO (1) WO2009041318A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5560674B2 (ja) * 2009-11-27 2014-07-30 日亜化学工業株式会社 半導体発光素子
KR101014071B1 (ko) * 2010-04-15 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100996446B1 (ko) * 2010-05-24 2010-11-25 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP5531794B2 (ja) 2010-06-09 2014-06-25 日亜化学工業株式会社 半導体発光素子の製造方法
JP2012015154A (ja) * 2010-06-29 2012-01-19 Ngk Insulators Ltd 半導体発光素子および半導体発光素子の製造方法
US8283652B2 (en) * 2010-07-28 2012-10-09 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (VLED) die having electrode frame and method of fabrication
JP5737066B2 (ja) * 2010-08-26 2015-06-17 日亜化学工業株式会社 半導体発光素子
CN102456825A (zh) * 2010-10-25 2012-05-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP2012104739A (ja) * 2010-11-12 2012-05-31 Toshiba Corp 発光素子
JP5736930B2 (ja) * 2011-04-19 2015-06-17 日亜化学工業株式会社 半導体発光素子
JP5746553B2 (ja) * 2011-04-28 2015-07-08 株式会社東芝 基板加工システム、および基板加工プログラム
JP5762901B2 (ja) * 2011-09-15 2015-08-12 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
US9101316B2 (en) 2011-11-30 2015-08-11 General Electric Company Portable radiation detector and system
WO2014011419A1 (en) * 2012-07-10 2014-01-16 Toshiba Techno Center, Inc. Submount for led device package
US9583689B2 (en) * 2013-07-12 2017-02-28 Lite-On Opto Technology (Changzhou) Co., Ltd. LED package
JP6331906B2 (ja) * 2013-09-13 2018-05-30 日亜化学工業株式会社 発光素子
JP6182050B2 (ja) * 2013-10-28 2017-08-16 株式会社東芝 半導体発光装置
JP6440392B2 (ja) * 2014-07-10 2018-12-19 シャープ株式会社 半導体発光素子
US9434876B2 (en) * 2014-10-23 2016-09-06 Central Glass Company, Limited Phosphor-dispersed glass
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
US10497835B2 (en) * 2015-09-25 2019-12-03 Lg Innotek Co., Ltd. Light emitting device, light emitting element package, and light emitting device
CN106784223B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
US20190206752A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same
JP7166818B2 (ja) * 2018-07-13 2022-11-08 スタンレー電気株式会社 光半導体素子
CN113299802B (zh) * 2021-05-06 2022-09-09 深圳市思坦科技有限公司 Led芯片结构的制备方法及制得的led芯片结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766311B2 (ja) 1989-05-31 1998-06-18 株式会社東芝 半導体発光装置
US5153889A (en) 1989-05-31 1992-10-06 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US5048035A (en) 1989-05-31 1991-09-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JPH07231116A (ja) * 1994-02-16 1995-08-29 Sumitomo Electric Ind Ltd サイドエミッティング型発光ダイオード
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP4366767B2 (ja) * 1999-07-15 2009-11-18 日亜化学工業株式会社 発光ダイオードの形成方法
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
AT410266B (de) 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
US7193245B2 (en) * 2003-09-04 2007-03-20 Lumei Optoelectronics Corporation High power, high luminous flux light emitting diode and method of making same
JP2004134549A (ja) 2002-10-10 2004-04-30 Hitachi Cable Ltd 発光ダイオードアレイ
JP4600404B2 (ja) 2003-04-24 2010-12-15 日亜化学工業株式会社 半導体装置及びその製造方法
JP2005123526A (ja) 2003-10-20 2005-05-12 Oki Data Corp 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN100524855C (zh) * 2004-03-31 2009-08-05 日亚化学工业株式会社 氮化物半导体发光元件
TWI282628B (en) * 2005-04-26 2007-06-11 Epistar Corp Light emitting diode
US20060284191A1 (en) * 2005-06-16 2006-12-21 Epistar Corporation Light emitting diode
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7659546B2 (en) * 2005-12-23 2010-02-09 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting device
JP4713353B2 (ja) 2006-01-31 2011-06-29 株式会社日立ハイテクインスツルメンツ 電子部品装着装置
JP2007207869A (ja) * 2006-01-31 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子
KR20070088145A (ko) * 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
US7462868B2 (en) * 2006-02-26 2008-12-09 Formosa Epitaxy Incorporation Light emitting diode chip with double close-loop electrode design
US7737455B2 (en) * 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area

Also Published As

Publication number Publication date
US8217568B2 (en) 2012-07-10
JPWO2009041318A1 (ja) 2011-01-27
CN102232249B (zh) 2013-11-06
WO2009041318A1 (ja) 2009-04-02
TW200931684A (en) 2009-07-16
TWI381553B (zh) 2013-01-01
US20100201254A1 (en) 2010-08-12
CN102232249A (zh) 2011-11-02
KR101346538B1 (ko) 2013-12-31
JP5333226B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101346538B1 (ko) 발광소자 및 그것을 이용한 발광장치
JP5634003B2 (ja) 発光装置
KR100891403B1 (ko) 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP5186800B2 (ja) 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法
JP5040355B2 (ja) 半導体発光素子及びこれを備えた発光装置
EP2388838B1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US8916887B2 (en) Light emitting device package and lighting system using the same
JP5521325B2 (ja) 発光装置及びその製造方法
JP4882792B2 (ja) 半導体発光素子
JP5560674B2 (ja) 半導体発光素子
JP4415575B2 (ja) 半導体発光素子及びそれを用いた発光装置
JP2002171000A (ja) 半導体発光装置およびそれを用いた発光表示装置
KR20190074067A (ko) 발광소자 패키지
JP2020537329A (ja) 発光素子パッケージ及び光源装置
JP2015026871A (ja) 発光装置
JP4581540B2 (ja) 半導体発光素子とそれを用いた発光装置
US11342486B2 (en) Light-emitting device package and lighting device having same
JP5644967B2 (ja) 発光装置及びその製造方法
KR101746002B1 (ko) 발광소자
JP5736930B2 (ja) 半導体発光素子
KR20220061927A (ko) 반도체 소자 및 반도체 소자 패키지
KR20210017280A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130039162A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 7