JP2020537329A - 発光素子パッケージ及び光源装置 - Google Patents

発光素子パッケージ及び光源装置 Download PDF

Info

Publication number
JP2020537329A
JP2020537329A JP2018534716A JP2018534716A JP2020537329A JP 2020537329 A JP2020537329 A JP 2020537329A JP 2018534716 A JP2018534716 A JP 2018534716A JP 2018534716 A JP2018534716 A JP 2018534716A JP 2020537329 A JP2020537329 A JP 2020537329A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
frame
hole
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018534716A
Other languages
English (en)
Other versions
JP7118424B2 (ja
Inventor
ソン,ジュンオ
キム,キーソク
イム,チャンマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2020537329A publication Critical patent/JP2020537329A/ja
Application granted granted Critical
Publication of JP7118424B2 publication Critical patent/JP7118424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本発明の実施例に係る発光素子パッケージは、少なくとも1つの貫通ホールを有する第1〜第3フレームと、前記第1〜第3フレームを支持する本体と、前記第1及び第2フレームの上に配置される第1発光素子と、前記第2及び第3フレームの上に配置される第2発光素子とを含み、前記本体は、前記第1と第2フレームとの間に配置され、前記第1発光素子と垂直に重なる第1リセスと、前記第2と第3フレームとの間に配置され、前記第2発光素子と垂直に重なる第2リセスとを含み、前記第1発光素子は、前記第1フレームの貫通ホールの上に配置される第1ボンディング部と、前記第2フレームの貫通ホールの上に配置される第2ボンディング部とを含み、前記第2発光素子は、前記第2フレームの貫通ホールの上に配置される第3ボンディング部と、前記第3フレームの貫通ホールの上に配置される第4ボンディング部とを含むことができる。

Description

本発明は、発光素子パッケージ、発光素子パッケージの製造方法、及びこれを備える光源装置に関するものである。
また、本発明は、半導体素子パッケージ、半導体素子パッケージの製造方法、及びこれを備える光源装置に関するものである。
GaN、AlGaN等の化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有する等の多様な長所を有することから、発光素子、受光素子及び各種ダイオード等に多様に用いられている。
特に、III族‐V族またはII族‐VI族化合物半導体物質を利用した発光ダイオード(Light Emitting Diode)やレーザダイオード(Laser Diode)のような発光素子は、薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線等多様な波長帯域の光を具現できる長所がある。また、III族‐V族またはII族‐VI族化合物半導体物質を利用した発光ダイオードやレーザダイオードのような発光素子は、蛍光物質を利用したり色を組み合わせることで、効率の良い白色光源も具現可能である。このような発光素子は、蛍光灯、白熱灯等既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。
さらに、光検出器や太陽電池のような受光素子も、III族‐V族またはII族‐VI族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することで、ガンマ線からラジオ波長領域まで多様な波長領域の光を利用することができる。また、このような受光素子は、速い応答速度、安全性、環境親和性及び素子材料の容易な調節といった長所を有することで、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
よって、半導体素子は、光通信手段の送信モジュール、LCD(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(CCFL:Cold Cathode Fluorescence Lamp)を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガスや火災を感知するセンサ等にまで応用が拡散している。また、半導体素子は、高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大されつつある。
発光素子(Light Emitting Device)は、例えば周期律表上のIII族‐V族元素またはII族‐VI族元素を利用して電気エネルギーが光エネルギーに変換される特性のp‐n接合ダイオードとして提供され、化合物半導体の組成比を調節することで、多様な波長を具現することができる。
例えば、窒化物半導体は、高い熱的安定性と幅広いバンドギャップエネルギーによって、光素子及び高出力電子素子の開発分野で大きな注目を浴びている。特に、窒化物半導体を利用した青色(Blue)発光素子、緑色(Green)発光素子、紫外線(UV)発光素子、赤色(RED)発光素子等は、商用化されて広く用いられている。
例えば、紫外線発光素子の場合、200nm〜400nmの波長帯に分布している光を発生する発光ダイオードとして、前記波長帯域において、短波長の場合、殺菌、浄化等に用いられ、長波長の場合、露光装置または硬化装置等に用いられる。
紫外線は、波長が長い順にUV‐A(315nm〜400nm)、UV‐B(280nm〜315nm)、UV‐C(200nm〜280nm)の3種類に分けられる。UV‐A(315nm〜400nm)領域は産業用UV硬化、印刷インク硬化、露光装置、偽札鑑別、光触媒殺菌、特殊照明(水族館/農業用等)等の多様な分野に応用されており、UV‐B(280nm〜315nm)領域は医療用として用いられ、UV‐C(200nm〜280nm)領域は空気浄化、浄水、殺菌製品等に適用されている。
一方、高出力を提供できる半導体素子が求められており、高電源を印加して出力を高めることができる半導体素子に対する研究が行われている。
また、半導体素子パッケージにおいて、半導体素子の光抽出効率を向上させ、パッケージ端における光度を向上させることができる方案に対する研究が行われている。また、半導体素子パッケージにおいて、パッケージ電極と半導体素子の間のボンディング結合力を向上させることができる方案に対する研究が行われている。
また、半導体素子パッケージにおいて、工程効率の向上及び構造変更により、製造コストを減らし製造収率を向上させることができる方案に対する研究が行われている。
実施例は、複数の半導体素子または複数の発光素子を有する、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームの上に複数の半導体素子または複数の発光素子が配置された、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームの上に相互離隔した複数の半導体素子または複数の発光素子が導電層と連結される、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームのそれぞれが、少なくとも1つの貫通ホールを備え、半導体素子または発光素子と重なった、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームのそれぞれが、少なくとも1つの貫通ホール及び前記貫通ホールに導電層を備え、各素子のボンディング部、前記導電層及びフレームの間の接着力が改善された、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、フレームの貫通ホールと対向する半導体素子または発光素子のボンディング部が導電層と電気的に連結される、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームの間の本体に、1つまたは複数のリセスを有し、半導体素子または発光素子と重なる、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームの間の本体に、1つまたは複数のリセスを有し、前記リセスに第1樹脂を配置して半導体素子または発光素子と接着される、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、相互離隔した少なくとも3つのフレームの間の本体と半導体素子または発光素子の間に接着される第1樹脂を配置した、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、複数の発光素子を直列または並列に連結される、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、光抽出効率及び電気的特性を向上させることができる、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、工程効率を向上させ新たなパッケージ構造を提示して、製造コストを減らし製造収率を向上させることができる、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
また、実施例は、半導体素子パッケージが基板等に再ボンディングされる過程で、半導体素子パッケージのボンディング領域で再溶解(re‐melting)現象が発生することを防止できる、半導体素子パッケージまたは発光素子パッケージを提供することを目的とする。
実施例に係る発光素子パッケージは、少なくとも1つの貫通ホールを有する第1〜第3フレームと、前記第1〜第3フレームを支持する本体と、前記第1及び第2フレームの上に配置される第1発光素子と、前記第2及び第3フレームの上に配置される第2発光素子とを含み、前記本体は、前記第1と第2フレームとの間に配置され、前記第1発光素子と垂直に重なる第1リセスと、前記第2と第3フレームとの間に配置され、前記第2発光素子と垂直に重なる第2リセスとを含み、前記第1発光素子は、前記第1フレームの貫通ホールの上に配置される第1ボンディング部と、前記第2フレームの貫通ホールの上に配置される第2ボンディング部とを含み、前記第2発光素子は、前記第2フレームの貫通ホールの上に配置される第3ボンディング部と、前記第3フレームの貫通ホールの上に配置される第4ボンディング部とを含むことができる。
実施例によれば、前記本体と前記第1発光素子の間と、前記本体と第2発光素子の間にそれぞれ配置される第1樹脂を含むことができる。
実施例によれば、前記第1樹脂は、前記第1リセスと前記第2リセスに配置される。
実施例によれば、前記第1リセスと前記第2リセスは、第1方向の長さを有し、前記第1リセスと前記第2リセスの長さは、前記第1発光素子の前記第1方向の長さより小さい。
実施例によれば、前記第1リセスと前記第2リセスは、第1方向の長さを有し、前記第1リセスの長さは、前記第1発光素子の前記第1方向の長さより小さく、前記第2リセスの長さは、前記第2発光素子の長さより長く、前記第2リセスの一部は、前記第1発光素子の一部と垂直に重なるように延長される。
実施例によれば、前記第1リセスは、前記第1フレームの貫通ホールと前記第2フレームの貫通ホールの間に配置され、前記第2リセスは、前記第2フレームの貫通ホールと前記第3フレームの貫通ホールの間に配置される。
実施例によれば、前記第1リセスは、前記第1発光素子と重なる内側部と、前記第1発光素子の側面から外側に突出する外側部とを有し、前記第2リセスは、前記第2発光素子と重なる内側部と、前記第2発光素子の側面から外側に突出する外側部を有することができる。
実施例によれば、前記第1リセスは、前記第1発光素子の下に複数個配置され、前記第2リセスは、前記第2発光素子の下に複数個配置され、前記複数個の第1リセスの外側部は、前記第1発光素子の相互反対側の側面より外側に突出し、前記複数個の第2リセスの外側部は、前記第2発光素子の相互反対側の側面より外側に突出する。
実施例によれば、前記第1リセスと前記第2リセスは、前記内側部と外側部の長さ比率が4:6〜6:4である。
実施例によれば、前記第1樹脂は、前記第1及び第2リセスの外側部に配置される。
実施例によれば、前記第1と第2発光素子の間の間隔は、前記第1及び第2発光素子の下に配置された前記第1と第2リセスの間の最小間隔よりも離隔する。
実施例によれば、前記第1及び第2発光素子は、前記第1〜第3フレームによって直列に連結される。
実施例によれば、前記第1及び第2発光素子のそれぞれは、少なくとも2つの発光セルが直列に連結され、前記発光セルは、第1導電型半導体層、活性層及び第2導電型半導体層を有する発光構造物を含むことができる。
実施例によれば、前記第1〜第3フレームは、導電性フレームであり、前記貫通ホールに導電層が配置され、前記導電層は、前記第1発光素子の第1、2ボンディング部と前記第2発光素子の第3及び第4ボンディング部に接触する。
実施例によれば、前記第1発光素子の第1、2ボンディング部は、前記第1及び第2フレームと前記第1及び第2フレームの貫通ホールに配置された前記導電層と電気的に連結され、前記第2発光素子の第3、4ボンディング部は、前記第2及び第3フレームと前記第2及び第3フレームの貫通ホールに配置された前記導電層と電気的に連結され、前記導電層は、SAC系を含むことができる。
実施例に係る発光素子パッケージは、相互離隔して配置される第1〜第4フレームと、前記第1〜第4フレームを支持する本体と、前記本体の上に配置される複数の発光素子とを含み、前記第1及び第2フレームは、それぞれ第1及び第2貫通ホールを含み、前記第1貫通ホールと前記第2貫通ホールは、第1方向及び前記第1方向と垂直な第2方向に離隔し、前記第3フレームは、前記第1フレームの第1貫通ホールと前記第2方向に重なる第3貫通ホールと、前記第1フレームの第1貫通ホールと前記第1方向に重なる第4貫通ホールとを含み、前記第4フレームは、前記第3フレームの第4貫通ホールと前記第1方向に重なる第5貫通ホールと、前記第2フレームの第2貫通ホールと前記第2方向に重なる第6貫通ホールとを含み、前記第3フレームの前記第3貫通ホールと前記第4貫通ホールの間の連結領域は、前記第3及び第4貫通ホールの上面の最大幅より狭い最小幅を有し、前記第4フレームの前記第5貫通ホールと前記第6貫通ホールの間の連結領域は、前記第5及び第6貫通ホールの上面の最大幅より狭い最小幅を有し、前記複数の発光素子は、前記第1貫通ホールと前記第3貫通ホールの間、前記第4貫通ホールと前記第5貫通ホールの間、及び前記第6貫通ホールと前記第2貫通ホールの間に配置される。
実施例に係る光源装置は、回路基板と、前記回路基板に1つまたは複数の発光素子パッケージが配置される。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、半導体素子または発光素子のボンディング部と対向するフレームの貫通ホールに導電層を提供して、ボンディング部の接着力及び電気導電性を改善することができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、半導体素子または発光素子と本体の間に接着のための第1樹脂を配置して、発光素子の接着力及び支持力を改善することができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、半導体素子または発光素子と対向する本体のリセスに第1樹脂を配置して、発光素子の接着力及び支持力を改善することができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、複数の半導体素子または発光素子内に、1つまたは複数の発光セルを配置して、高電圧パッケージを提供することができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、複数の半導体素子または発光素子を直列に連結して、高電圧パッケージを提供することができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、複数の半導体素子または複数の発光素子をフレームまたは導電層で選択的に連結して、パッケージの駆動電圧の転換が可能となる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、光抽出効率及び電気的特性と信頼性を向上させることができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、工程効率を向上させ新たなパッケージ構造を提示して、製造コストを減らし製造収率を向上させることができる。
実施例に係る半導体素子パッケージは、反射率が高い本体を提供することで、反射体が変色しないように防止でき、半導体素子パッケージの信頼性を改善することができる。
実施例に係る半導体素子パッケージ及び半導体素子の製造方法によれば、半導体素子パッケージが基板等に再ボンディングされる過程で、半導体素子パッケージのボンディング領域で再溶解(re‐melting)現象が発生することを防止することができる。
実施例に係る半導体素子パッケージまたは発光素子パッケージの信頼性を改善することができる。
本発明の第1実施例に係る発光素子パッケージの平面図である。 図1の発光素子パッケージのパッケージ本体を示した平面図である。 図1の発光素子パッケージのA‐A'線断面図である。 図1の発光素子パッケージのA‐B線断面図である。 図1の発光素子パッケージのC‐C線断面図である。 図1の発光素子パッケージのD‐D線断面図である。 第1実施例の別の例として、図4の発光素子パッケージの変形例である。 第1実施例の別の例として、図3の発光素子パッケージに配置された発光素子の別の例である。 第1実施例の別の例として、図3の発光素子パッケージに配置されたフレームの貫通ホールの変形例である。 第1実施例の別の例として、図9の発光素子パッケージに配置されたフレームの変形例である。 第1実施例において、発光素子と本体のリセスを詳細に示した図面である。 図11において、本体と発光素子の間に第1樹脂が配置された例を示した図面である。 第1実施例において、発光素子パッケージの本体のリセスの変形例である。 第1実施例において、発光素子パッケージの本体のリセスの変形例である。 第1実施例において、発光素子パッケージの本体のリセスの変形例である。 図1の発光素子パッケージにおいて、リセスの別の配置例である。 図1の発光素子パッケージにおいて、リセスがない例である。 第2実施例に係る発光素子パッケージの平面図である。 図17において、発光素子と本体の間に第1樹脂が配置された例である。 図19の(a)、(b)は、図17の発光素子パッケージのフレームの正面図及び背面図である。 図18の発光素子パッケージのE1‐E1'線断面図である。 図18の発光素子パッケージのE2‐E1'線断面図である。 図18の発光素子パッケージのリセスを説明するための図面である。 図22のリセスの変形例である。 図22のリセスの変形例である。 図22のリセスの変形例である。 図22のリセスの変形例である。 第3実施例に係る発光素子パッケージの平面図の例である。 第4実施例に係る発光素子パッケージの平面図の例である。 図28aの発光素子パッケージの別の例である。 図5の発光素子パッケージが回路基板に配置された光源装置の例である。 実施例に係る発光素子パッケージに適用された発光素子の第1例を示した平面図である。 図30の発光素子のF‐F線断面図である。 実施例に係る発光素子パッケージに適用された発光素子の第2例を示した平面図である。 図32の発光素子のH‐H線断面図である。 本発明の実施例に係る発光素子パッケージに適用された発光素子の第3例を説明する平面図である。 図34に図示された発光素子のG‐G線断面図である。 図35の発光素子の製造方法によって半導体層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって半導体層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって透光性電極層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって透光性電極層が形成された段階を説明する図面である。 図35の発光素子の製造方法によってアイソレーション工程が行われた段階を説明する図面である。 図35の発光素子の製造方法によってアイソレーション工程が行われた段階を説明する図面である。 図35の発光素子の製造方法によって反射層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって反射層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって第1電極、第2電極、連結電極が形成された段階を説明する図面である。 図35の発光素子の製造方法によって第1電極、第2電極、連結電極が形成された段階を説明する図面である。 図35の発光素子の製造方法によって保護層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって保護層が形成された段階を説明する図面である。 図35の発光素子の製造方法によって第1ボンディングパッドと第2ボンディングパッドが形成された段階を説明する図面である。 実施例に係る発光素子パッケージに適用された発光素子の第4例を示した図面である。
以下、添付された図面を参照して実施例を説明する。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各層の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して本発明の実施例に係る半導体素子パッケージに対して詳細に説明する。前記半導体素子パッケージの半導体素子は、紫外線、赤外線または可視光線の光を発光する発光素子を含むことができる。以下では、半導体素子の例として、発光素子が適用された場合を基に説明し、前記発光素子が適用されたパッケージまたは光源装置に非発光素子、例えばツェナーダイオードのような素子や、波長や熱を監視するセンシング素子を含むことができる。以下では、半導体素子の例として発光素子が適用された場合を基に説明し、発光素子パッケージに対して詳細に説明するようにする。
<第1実施例>
図1は本発明の第1実施例に係る発光素子パッケージの平面図であり、図2は図1の発光素子パッケージのパッケージ本体を示した平面図であり、図3は図1の発光素子パッケージのA‐A'線断面図であり、図4は図1の発光素子パッケージのA‐B線断面図であり、図5は図1の発光素子パッケージのC‐C線断面図であり、図6は図1の発光素子パッケージのD‐D線断面図であり、図7は第1実施例の別の例として、図4の発光素子パッケージの変形例であり、図8は第1実施例の別の例として、図3の発光素子パッケージに配置された発光素子の別の例であり、図9は第1実施例の別の例として、図3の発光素子パッケージに配置されたフレームの貫通ホールの変形例であり、図10は第1実施例の別の例として、図9の発光素子パッケージに配置されたフレームの変形例であり、図11は第1実施例において、発光素子と本体のリセスを詳細に示した図面であり、図12は図11において、本体と発光素子の間に第1樹脂が配置された例を示した図面であり、図13〜図15は第1実施例において、発光素子パッケージの本体のリセスの変形例である。
図1〜図15を参照すると、実施例に係る半導体素子パッケージまたは発光素子パッケージ100は、相互離隔した複数のフレーム120、130、135、140、前記複数のフレーム120、130、135、140の間を支持する本体115、前記複数のフレーム120、130、135、140の上に配置された複数の半導体素子または複数の発光素子151、152、153を含む。以下、パッケージは、発光素子151、152、153が配置されたパッケージとして、発光素子パッケージにて説明することにする。実施例に係る複数の発光素子151、152、153は、個別的に駆動されるように配置されるか、直列または並列で駆動されるように連結される。このような発光素子パッケージ100は、発光素子151、152、153の連結個数に応じた駆動電圧を変更したり転換させることができる。また、複数の発光素子151、152、153のうちの少なくとも1つまたは全ては、1つまたは複数の発光セルを含むことができる。前記発光セルは、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のうちの少なくとも1つを含むことができる。前記複数の発光セルは、1つの発光素子内で相互直列に連結される。これによって、前記各発光素子151、152、153は、1つまたは複数の発光セルを有することができ、1つの発光素子にn個の発光セルが配置された場合、n倍の駆動電圧で駆動される。例えば、1つの発光セルの駆動電圧が3Vであり、2つの発光セルが1つの発光素子に配置された場合、各発光素子は6Vの駆動電圧で駆動される。または1つの発光セルの駆動電圧が3Vであり、3つの発光セルが1つの発光素子に配置された場合、各発光素子は9Vの駆動電圧で駆動される。前記発光素子のいずれか1つに配置された発光セルの個数は、1つまたは2〜5個である。これによって、発光素子パッケージ100の駆動電圧は、発光素子が直列に連結された場合、全体発光素子の個数、全体発光セルの個数と駆動電圧の積で求めることができる。
発光素子パッケージ100は、第1方向Xの長さと第2方向の長さYが同一であってもよく異なってもよい。発光素子パッケージ100から第1方向の長さは2.5mm以上、例えば2.5〜7mmの範囲を有することができる。前記第2方向の長さは、前記第1方向と同一であるかより大きい。発光素子パッケージ100の厚さは、前記第1、2方向の長さより小さい。
パッケージ本体110Aは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。前記第1方向はX方向であり、前記第2方向はX方向と直交するY方向であり、第3方向はX、Y方向と直交するZ方向であるが、これに限定されるものではない。前記パッケージ本体110AはX方向の長さがY方向の長さと同一であってもよく異なってもよい。前記X方向の長さがY方向の長さより短い場合、発光素子151、152、153のX方向の幅が減り光度を改善させることができ、Y方向の長さがX方向の長さより短い場合、発光素子151、152、153のY方向の長さを減らすことができる。
前記パッケージ本体110Aは、相互反対側に配置された第1及び第2側部S1、S2と、相互反対側に配置された第3及び第4側部S3、S4を含むことができる。前記第1及び第2側部S1、S2は、Y方向に長い長さを有し、第3及び第4側部S3、S4の両端部に連結される。前記第1〜第4側部S1、S2、S3、S4は、本体115の底面に対して垂直または傾斜した面で形成される。
前記パッケージ本体110Aは、本体115と連結される。前記本体115は、前記フレーム120、130、135、140の間に配置される。前記本体115は、前記パッケージ本体110Aと一体形成されてもよく、別途形成されてもよい。前記本体115は、前記フレーム120、130、135、140に結合されて前記フレーム120、130、135、140を支持することができる。前記パッケージ本体110Aと前記本体115は、同じ材質からなってもよく、異なる材質からなってもよい。
前記パッケージ本体110Aは、前記本体115の上に配置され、前記発光素子151、152、153の周りをカバーすることができる。前記パッケージ本体110Aは、内部にキャビティ112を有することができ、前記発光素子151、152、153は、前記キャビティ112に配置される。前記キャビティ112は、上部または光出射領域が開放される。前記キャビティ112の側面111は、垂直または傾斜した面で提供され、前記発光素子151、152、153の周りで光を反射させることができる。ここで、前記本体115及びフレーム120、130、135、140は、下部パッケージ本体と定義することができ、前記パッケージ本体110Aは、上部パッケージ本体または反射部と定義することができる。
前記パッケージ本体110Aは、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。前記キャビティ112は、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。
<フレーム120、130、135、140>
図1、図3〜図9を参照すると、前記複数のフレーム120、130、135、140は、少なくとも3つ以上、例えば第1フレーム120、第2フレーム130、第3フレーム135と第4フレーム140を含むことができる。前記第1フレーム120と前記第2フレーム130は相互離隔して配置される。前記第2フレーム130と第3フレーム135は相互離隔して配置される。前記第3フレーム135と第4フレーム140は相互離隔して配置される。前記第2フレーム130は、前記第1フレーム120と第3フレーム135の間に配置される。前記第3フレーム135は、前記第2フレーム120と第4フレーム140の間に配置される。前記第1及び第4フレーム120、140は、第1方向Xに離隔する。前記第1フレーム120と第4フレーム140の間には1つ、2つまたは3つ以上のフレームが配置され、発光素子個数に応じて可変する。
前記第1フレーム120は、前記第1発光素子151の下に配置される。前記第1フレーム120は、前記第1発光素子151の一部領域とZ方向または垂直方向に重なる。前記第1フレーム120は、キャビティ112の底面(図1の113に配置される。前記第1フレーム120は、第1延長部123を含むことができる。第1延長部123は、パッケージ本体110Aの第1側部S1の外側に露出するか、前記第1側部S1より外側に突出する。前記第1延長部123は、第1フレーム120から延長される。前記第1延長部123は、第1フレーム120から第1側部S1を介して外側に突出し、第2方向の長さがパッケージ本体110Aの第2方向の長さと同一または1/2以上の長さで提供され、放熱面積の減少を防止することができる。前記第1フレーム120が第1延長部123にて本体115と結合されることで、パッケージ本体110A及び本体115との結合力を強化させることができる。前記第1延長部123の突出幅は、X方向に少なくとも100μm以上有することができる。
前記第2フレーム130は、第1フレーム部131、第2フレーム部132、及び第1連結フレーム部133を含むことができる。前記第2フレーム130で、第1フレーム部131は、第1フレーム120とY方向に対応し、前記第2フレーム部132は、第1フレーム120とX方向に対応する。前記第1連結フレーム部133は、前記第1フレーム部131と前記第2フレーム部132を連結させることができる。前記第1フレーム部131と前記第1フレーム120は、第1発光素子151の下に配置され、第1発光素子151と電気的に連結される。前記第2フレーム部132は、第2発光素子152の下に配置され、第2発光素子152と電気的に連結される。前記第2フレーム130は、第1発光素子151と第2発光素子152を直列で連結させることができる。
前記第3フレーム135は、第3フレーム部136、第4フレーム部137及び第2連結フレーム部138を含むことができる。前記第3フレーム135で、第3フレーム部136は第2フレーム部132とY方向に対応し、前記第4フレーム部137は第4フレーム140とY方向に対応する。前記第2連結フレーム部138は、前記第3フレーム部136と前記第4フレーム部137を連結させることができる。前記第3フレーム部136と前記第2フレーム130の第2フレーム部132は、第2発光素子152の下に配置され、第2発光素子152と電気的に連結される。前記第4フレーム部137と第4フレーム140は、第3発光素子153の下に配置され、第3発光素子153と電気的に連結される。前記第3フレーム135は、第2発光素子152と第3発光素子153を直列で連結させることができる。
前記第2及び第3貫通ホールTH2、TH3の間の連結領域は、前記第1連結フレーム部133であり、前記第1連結フレーム部133の幅または最小幅は、前記第2及び第3貫通ホールTH2、TH3の上面の最大幅より小さい。前記第4、5貫通ホールTH4、TH5の間の連結領域は、前記第2連結フレーム部138であり、前記第2連結フレーム部138の幅または最小幅は、前記第4及び第5貫通ホールTH4、TH5の上面の最大幅より小さい。前記第1、2連結フレーム部133、138の最小幅が前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上面の最大幅より大きい場合、隣接したリセスとの干渉が発生することがあり、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の形成が困難となる。別の例として、前記第2及び第3貫通ホールTH2、TH3の間の連結領域と前記第4及び第5貫通ホールTH4、TH5の間の連結領域を回路基板の電極パターンで連結し、前記各連結フレーム部として機能するように提供することができる。
前記第2フレーム部132は、X方向に前記第1フレーム120と第3フレーム135の第4フレーム部137の間に配置される。前記第3フレーム部136は、X方向に前記第1フレーム部131と第4フレーム140の間に配置される。前記第2フレーム部132と第4フレーム部137はY方向に離隔する。
前記第4フレーム140は、前記第3発光素子153の下に配置される。前記第4フレーム140は、前記第3発光素子153の一部領域とZ方向または垂直方向に重なる。前記第4フレーム140は、キャビティ112の底面に配置される。前記第4フレーム140は、第2延長部143を含むことができる。第2延長部143は、パッケージ本体110Aの第2側部S2に露出するか、第2側部S2より外側に突出する。前記第2延長部143は、第4フレーム140から延長される。前記第2延長部143は、第4フレーム140から第2側部S2を介して外側に突出する。前記第2延長部143はY方向の長さがパッケージ本体110AのY方向の長さと同一または1/2以上の長さで提供され、放熱面積の減少を防止することができ、パッケージ本体110A及び本体115との結合力を強化させることができる。前記第2延長部143が突出幅は、X方向に少なくとも100μm以上有することができる。
前記第1〜第4フレーム120、130、135、140は、導電性フレームからなることもできる。前記第1フレーム120と前記第2フレーム130の第1フレーム部131は、前記本体115の構造的な強度を安定的に提供することができ、第1発光素子151に電気的に連結される。前記第2フレーム130の第2フレーム部132と前記第3フレーム130の第3フレーム部136は、前記本体115の構造的な強度を安定的に提供することができ、第2発光素子152に電気的に連結される。前記第3フレーム135の第4フレーム部137と前記第4フレーム140は、前記本体115の構造的な強度を安定的に提供することができ、第4発光素子153に電気的に連結される。
前記第1〜第4フレーム120、130、135、140の下面は、図2〜図7のように、本体115の底面に露出することができる。前記第1〜第4フレーム120、130、135、140は、導電性フレームである場合、リードフレームと定義することができ、前記発光素子151、152、153から発生した熱を放熱したり、光を反射させることができる。
前記第1〜第4フレーム120、130、135、140が導電性材質である場合、金属、例えば白金(Pt)、チタン(Ti)、ニッケル(Ni)、銅(Cu)、金(Au)、タンタル(Ta)、アルミニウム(Al)、銀(Ag)の少なくとも1つを含むことができる。前記第1〜第4フレーム120、130、135、140は、単層または相互異なる金属層を有する多層に形成される。
別の例として、前記第1〜第4フレーム120、130、135、140は、絶縁性フレームからなることができる。前記第1〜第4フレーム120、130、135、140が絶縁性フレームである場合、前記パッケージ本体110Aの構造的な強度を安定的に提供することができる。前記第1〜第4フレーム120、130、135、140が絶縁性フレームである場合、前記本体115と前記フレーム120、130、135、140は、同じ材質で一体形成されもよく、異なる材質からなってもよい。前記第1〜第4フレーム120、130、135、140が絶縁性フレームである場合、後述される導電層321が各発光素子151、152、153と電気的に連結される。
前記第1〜第4フレーム120、130、135、140が絶縁性材質である場合、樹脂材質または絶縁材質を含むことができ、例えばPPA(Polyphthalamide)、PCT(Polychloro Tri phenyl)、LCP(Liquid Crystal Polymer)、PA9T(Polyamide9T)、シリコーン、EMC(Epoxy molding compound)、SMC(silicone molding compound)、セラミック、PSG(photo sensitive glass)、サファイア(AlO)等を含む群から選択された少なくとも1つから形成される。また、前記第1〜第4フレーム120、130、135、140は、エポキシ材質にTiOとSiOのような高屈折フィラーを含むことができる。前記第1〜第4フレーム120、130、135、140は、反射性樹脂材質を含むことができる。
前記第1連結フレーム部133は、第1フレーム120と第3フレーム135の第3フレーム部136の間に配置される。前記第2連結フレーム部138は、第2フレーム130の第2フレーム部132と第4フレーム140の間に配置される。前記第1及び第2連結フレーム部133、138は、本体115の下面に露出することができる。別の例として、前記第1及び第2連結フレーム部133、138は、本体115の下面から離隔する。前記第1及び第2連結フレーム部133、138は、Z方向または垂直方向に前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さより小さい厚さを有することができる。前記第1及び第2連結フレーム部133、138は、Z方向または垂直方向に各フレーム120、130、135、140の厚さ、即ち最大厚より小さい厚さを有することができる。
前記第1〜第4フレーム120、130、135、140の一部は、1つまたは複数の突起が第3側部S3と第4側部S4に露出して本体115と結合される。
前記第1〜第4フレーム120、130、135、140のそれぞれは、下面面積が上面面積より大きい。別の例として、前記第1〜第4フレーム120、130、135、140のそれぞれは、上面面積が下面面積より大きい。前記第1及び第4フレーム120、140は、相互同じ形状または他の対称形状を含むことができる。前記第2及び第3フレーム130、135は、相互同じ形状を有することができる。
前記第1〜第4フレーム120、130、135、140のそれぞれは、上部に上部リセスR51または段差構造を有し、前記上部リセスR51または段差構造には、前記本体115が結合される。前記第1〜第4フレーム120、130、135、140のそれぞれは、上部リセスR51が配置された領域の厚さが他の領域の厚さより薄い。前記上部リセスR51が配置された領域は薄い厚さで提供されて本体115との結合を強化させることができる。前記上部リセスR51は、キャビティ112の底面で前記第1〜第4フレーム120、130、135、140の領域のうち貫通ホールTH1、TH2、TH3、TH4、TH5、TH6が配置された領域を島(Island)形状に提供することができる。
前記上部リセスR51の深さは、前記フレーム121、130、135、140の厚さの40%〜60%の範囲を有することができ、フレーム120、130、135、140の強度低下を防止して支持できる範囲で形成される。前記上部リセスR51は、下部リセスの段差構造と第3方向に重ならない領域に配置される。前記上部リセスR51は、前記発光素子151、152、153と第3方向に重なってもよく、重ならなくてもよい。
前記第1及び第4フレーム120、140の上面は、前記上部リセスR51に満たされた樹脂部によって島形状に提供される。前記第2フレーム130の第1、2フレーム部131、132と第3フレーム135の第3、4フレーム部136、137の上面は、上部リセスR51に満たされた樹脂部によって島形状に提供される。前記樹脂部は、前記導電層321と接着力、濡れ性が良くない物質や、前記導電層321との表面張力が低い物質で配置される場合、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に満たされた導電層321が他の領域に拡散することを防止することができる。前記導電層321は、前記フレーム120、130、135、140と異なる材質で形成されてもよい。
前記第1〜第4フレーム120、130、135、140のそれぞれは、前記上部リセスR51との境界部分が曲線形状または所定曲率を有する曲線形状に提供され、本体115の結合力を強化させることができる。
前記第1〜第4フレーム120、130、135、140のそれぞれは、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6と垂直方向でオーバーラップした領域に段差構造やリセスなしで提供されてもよい。前記第1〜第4フレーム120、130、135、140のそれぞれで貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の領域と重なった上部領域は、前記上部リセスR51との最小間隔が図2のように、間隔D4で離隔することができ、本体115と接触するフレーム部分の剛性を確保することができ、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6を形成して射出するとき、段差構造やリセスによってフレームに損害を与えることを防止することができる。前記間隔D4は80μm以上、例えば80〜150μmの範囲で離隔させ、貫通ホールTH1、TH3、TH3、TH4、TH5、TH6の形成時にフレーム120、130、135、140に影響を与えることを防止することができる。よって、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の周りには、前記フレーム120、130、135、140の厚さを有する領域が所定距離だけ確保され、本体115と結合されるフレーム部分の剛性を確保することができ、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6を形成するときや射出するとき、フレームTH1、TH2、TH3、TH4、TH5、TH6に伝達される衝撃を減らすことができる。
前記第1〜第4フレーム120、130、135、140の少なくとも1つまたは2つ以上は、少なくとも1つの貫通ホールを含むことができる。前記第1〜第4フレーム120、130、135、140の少なくとも1つは、1つまたは複数の貫通ホールを有することができる。前記第1フレーム120は第1貫通ホールTH1、前記第2フレーム130は第2及び第3貫通ホールTH2、TH3、前記第3フレーム135は第4及び第5貫通ホールTH4、TH5、前記第4フレーム140は第6貫通ホールTH6を含むことができる。前記第2貫通ホールTH2は第2フレーム130の第1フレーム部131に配置され、第3貫通ホールTH3は第2フレーム130の第2フレーム部132に配置される。前記第4貫通ホールTH4は第3フレーム135の第3フレーム部136に配置され、第5貫通ホールTH5は第3フレーム135の第4フレーム部137に配置される。前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記各フレーム120、130、135、140の上面から下面まで貫通する孔からなることができる。
図1及び図11を参照すると、前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記本体115と垂直方向、即ちZ方向に重ならなくてもよい。前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、キャビティ領域と垂直方向、即ちZ方向に重なる。前記第1及び第2貫通ホールTH1、TH2は、第1発光素子151と垂直方向、例えばZ方向に重なる。前記第1及び第2貫通ホールTH1、TH2の間の間隔は、前記第1発光素子151のY方向の長さより小さい。前記第1及び第2貫通ホールTH1、TH2のそれぞれの上部幅(または直径)W1は、前記第1発光素子151のX方向の幅W3より小さい。前記第3及び第4貫通ホールTH3、TH4は、第2発光素子152と垂直方向、例えばZ方向に重なる。前記第3及び第4貫通ホールTH3、TH4の間の間隔は、前記第2発光素子152のY方向の長さより小さい。前記第3及び第4貫通ホールTH3、TH4のそれぞれの上部幅(または直径)W1は、前記第2発光素子152のX方向の幅W3より小さい。
前記第5及び第6貫通ホールTH5、TH6は第3発光素子153と垂直方向、例えばZ方向に重なる。前記第5及び第6貫通ホールTH5、TH6の間の間隔は、前記第3発光素子153のY方向の長さより小さい。前記第5及び第6貫通ホールTH5、TH6のそれぞれの上部幅(または直径)W1は、前記第3発光素子153のX方向の幅W3より小さい。
前記第1及び第2貫通ホールTH1、TH2の間の間隔、前記第3及び第4貫通ホールTH3、TH4の間の間隔、及び前記第5及び第6貫通ホールTH5、TH6の間の間隔は、同一であってもよい。前記第1及び第2貫通ホールTH1、TH2の間の間隔、前記第3及び第4貫通ホールTH3、TH4の間の間隔、及び前記第5及び第6貫通ホールTH5、TH6の間の間隔は、Y方向の貫通ホール間の間隔として、X方向に離隔した貫通ホール間の間隔より大きい。このような貫通ホールのX方向及びY方向の間隔は発光素子151、152、153の大きさや発光素子151、152、153の間の離隔距離G1によって可変する。
<フレームの貫通ホール>
実施例に係る発光素子パッケージ100は、図2〜図8のように、発光素子151、152、153の下に複数の貫通ホールTH1、TH2、TH3、TH4、TH5、TH6を含むことができる。前記第1フレーム120は、前記第1貫通ホールTH1を含むことができる。前記第2フレーム130は相互離隔した第2及び第3貫通ホールTH2、TH3を含むことができる。前記第3フレーム135は相互離隔した第4及び第5貫通ホールTH4、TH5を含むことができる。前記第4フレーム140は第6貫通ホールTH6を含むことができる。
前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記各フレーム120、130、135、140の少なくとも1つに、1つまたは複数で提供される。前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記各フレーム120、130、135、140を貫通して提供される。前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記各フレーム120、130、135、140の上面と下面を垂直方向または第3方向に貫通して提供される。前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、フレーム内で開口部や孔と定義することができる。前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、フレーム内にフレームで囲まれた開口部や孔と定義することができる。
前記第1貫通ホールTH1と前記第6貫通ホールTH6は、第1方向と前記第1方向に直交する第2方向に離隔する。前記第2貫通ホールTH2は、前記第1貫通ホールTH1と第2方向に重なり、前記第3貫通ホールTH3は、前記第1貫通ホールTH1と第1方向に重なり、前記第4貫通ホールTH4は、前記第3貫通ホールTH3と第2方向に重なる。前記第2及び第4貫通ホールTH2、TH4は、前記第6貫通ホールTH6と第1方向に重なる。前記第5貫通ホールTH5は、前記第6貫通ホールTH6と第2方向に重なる。前記第5貫通ホールTH5は、前記第1及び第3貫通ホールTH1、TH3と第1方向に重なる。
前記第1、3、5貫通ホールTH1、TH3、TH5は、第1方向に相互重なる。前記第2、4、6貫通ホールTH2、TH4、TH6は、前記第1、3、5貫通ホールTH1、TH3、TH5と第2方向に離隔して第1方向に相互重なる。
前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記キャビティ112の底部のエッジから離隔して配置される。
前記第2、3貫通ホールTH2、TH3の間の連結領域は、前記第1連結フレーム部133であり、前記第1連結フレーム部133の幅または最小幅は、前記第2及び第3貫通ホールTH2、TH3の上面の最大幅より小さい。前記第4、5貫通ホールTH4、TH5の間の連結領域は、前記第2連結フレーム部138であり、前記第2連結フレーム部138の幅または最小幅は、前記第4及び第5貫通ホールTH4、TH5の上面の最大幅より小さい。前記第1、2連結フレーム部133、138の最小幅が前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上面の最大幅より大きい場合、隣接したリセスとの干渉が発生することがあり、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の大きさ形成が困難となる。別の例として、前記第2、3貫通ホールTH2、TH3の間の連結領域と前記第4、5貫通ホールTH4、TH5の間の連結領域を回路基板の電極パターンで連結し、前記各連結フレーム部として機能するように提供することができる。
前記発光素子パッケージ100内で貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の個数は、前記発光素子151、152、153の個数の2倍であってもよい。
前記第1発光素子151の下部で前記第1貫通ホールTH1は、前記第1ボンディング部51の下面に対向するように配置され、前記第2貫通ホールTH2は第2ボンディング部52の下面に対向するように配置される。前記第2発光素子152下部で前記第3貫通ホールTH3は、第1ボンディング部51の下面と対向するように配置され、第4貫通ホールTH4は、前記第2発光素子152の第2ボンディング部52の下面と対向するように配置される。前記第3発光素子153の下部で前記第5貫通ホールTH5は、前記第1ボンディング部51の下面と対向するように配置され、第6貫通ホールTH6は、前記第3発光素子153の第2ボンディング部52の下面と対向するように配置される。
前記第1貫通ホールTH1と前記第2貫通ホールTH2は、前記第1発光素子151と重なる領域に配置され、前記本体115から離隔する。前記第3貫通ホールTH3と前記第4貫通ホールTH4は、前記第2発光素子152の下部面の下で相互離隔して配置される。前記第3貫通ホールTH3と前記第4貫通ホールTH4は、前記第2発光素子152と重なる領域に配置され、前記本体115から離隔する。前記第5貫通ホールTH5と前記第6貫通ホールTH6は、前記第3発光素子153の下部面の下で相互離隔して配置される。前記第5貫通ホールTH5と前記第6貫通ホールTH6は、前記第3発光素子153と重なる領域に配置され、前記本体115から離隔する。
前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さは、前記各フレーム120、130、135、140の厚さと同一であってもよく、前記各フレーム120、130、135、140の安定した強度を維持できる深さで提供される。例えば、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さは180μm以上、例えば180〜220μmの範囲で提供される。
実施例によれば、第1及び第2方向X、Yに各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部領域の幅が下部領域の幅より小さいか、同一である。各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部領域の幅は、第1及び第2方向に同一であるか、第1方向の幅が第2方向の幅より大きい。第1及び第2方向に前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部領域の幅は、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6と対向する各ボンディング部51、52の下面の長さより小さくまたは同じに提供される。各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、上部面積が前記各ボンディング部51、52の下面面積より小さい。このような各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記各発光素子151、152、153のボンディング部51、52に覆われる。各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部形状は、円形状や多角形状を含むことができる。前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、各ボンディング部51、52の下面形状と同じ形状であってもよく、異なる形状であってもよい。前記ボンディング部51、52は、下面形状が円形または多角形状を有することができるが、これに限定されるものではない。
前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部面積は、前記各ボンディング部51、52の下面面積の50%以上、例えば50%〜98%の範囲を有することができる。また、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6と各ボンディング部51、52は、部分的に対向する領域と対向しない領域を有することができる。
前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部領域からX方向に前記各ボンディング部51、52の側面終端までの距離は40μm以上、例えば40〜60μmに提供される。前記距離が40μm以上であるとき、前記各ボンディング部51、52が前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の底面から露出しないようにするための工程マージンを確保することができる。また、前記距離が60μm以下であるとき、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に露出する前記各ボンディング部51、52の面積を確保することができ、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6によって露出する各ボンディング部51、52の抵抗を低くすることができ、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6によって露出する前記各ボンディング部51、52への電流注入を円滑にすることができる。
図2及び図11のように、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、下部幅W2が上部幅W1より大きい。前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、上部方向に行くほど幅または直径が漸減する形状を有することができる。前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の側面は、傾斜面または垂直面で提供され、または所定曲率を有する曲面で提供される。前記貫通ホールの変形例によれば、図9のように貫通ホールTH3、TH4の側面が曲面で形成され、上部方向に行くほど幅または直径が漸減し、または貫通ホールTH3、TH4の側面が相互異なる曲率を有する曲面で形成され、下部の側面の曲率半径が上部の側面の曲率半径より大きい。前記曲面は、貫通ホールTH3、TH4の中心から外部方向に膨らんだ曲面からなることができる。
<導電層321>
実施例に係る発光素子パッケージ100は、図3〜図8に示されたように、導電層321を含むことができる。前記導電層321は、前記複数の貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の少なくとも1つまたは全てに提供される。前記導電層321は、前記発光素子151、152、153のボンディング部51、52の下に配置される。第1方向Xと第2方向Yに前記導電層321の上部幅は、前記各ボンディング部51、52の幅より小さく提供される。
前記導電層321は、前記各ボンディング部51、52の下面と直接接触して配置される。前記導電層321は、前記各ボンディング部51、52と電気的に連結される。前記導電層321の周りには、前記各フレーム120、130、135、140内に配置され、各フレーム120、130、135、140と連結される。
前記導電層321は、Ag、Au、Pt、Sn、Cu、Zn、In、Bi、Ti等を含む群から選択された1つの物質またはその合金を含むことができる。前記導電層321は、電気導電性の機能を確保できる物質を用いることができる。前記導電層321は、ソルダペースト(solder paste)または銀ペースト(silver paste)を含むことができ、例えば粉末粒子またはパーティクル粒子とフラックスの混合から形成される。前記ソルダペーストは、例えばSn‐Ag‐Cuを含むことができる。例えば、前記導電層321は相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。
実施例に係る発光素子パッケージ100は、前記第1貫通ホールTH1及び第2貫通ホールTH2の導電層321を介して前記第1発光素子151の第1及び第2ボンディング部51、52に電源が連結される。前記第3貫通ホールTH3及び第4貫通ホールTH4の導電層321を介して前記第2発光素子152の第1及び第2ボンディング部51、52に電源が供給される。前記第5貫通ホールTH5及び第6貫通ホールTH6の導電層321を介して前記第3発光素子153の第1及び第2ボンディング部51、52に電源が供給される。前記発光素子151、152、153のボンディング部51、52は、各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に配置された導電層321と電気的に連結される。前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に配置された導電層321は、前記複数の発光素子151、152、153を直列で連結させることができる。
前記第1〜第4フレーム120、130、135、140が導電性材質である場合、前記第1〜第4フレーム120、130、135、140は発光素子151、152、153のボンディング部51、52と電気的に連結される。前記第1〜第4フレーム120、130、135、140は複数の発光素子151、152、153を直列で連結させることができる。
前記発光素子151、152、153のボンディング部51、52は、前記導電層321、322と前記フレーム120、130、135、140の少なくとも1つまたは全てと電気的に連結される。前記導電層321、322と前記フレーム120、130、135、140は、前記複数の発光素子151、152、153を直列で連結させることができる。これによって、前記各ボンディング部51、52を介して供給される駆動電源によって前記各発光素子151、152、153が駆動される。そして、前記発光素子151、152、153から発光された光は、前記パッケージ本体110Aの上部方向に提供される。前記発光素子パッケージに供給される駆動電圧は、前記各発光素子151、152、153内の発光セルの個数に比例して増加する。例えば、各発光素子151、152、153内の発光セルが1つである場合、駆動電圧は発光素子の個数と個別発光セルが有する駆動電圧の乗となる。各発光素子内に発光セルが2つである場合、駆動電圧は発光素子の個数と発光セルが有する駆動電圧の乗の2倍となる。各発光素子内に発光セルがn個(nは2以上)である場合、駆動電圧は発光素子の個数と発光セルが有する駆動電圧の乗のn倍となる。これによって、前記発光素子パッケージの駆動電圧は、発光素子の個数がmであり、発光素子内の発光セルの個数がnであり、各発光セルの駆動電圧がVfである場合、m×n×Vfの乗で計算することができる。発光素子パッケージは、3つの発光素子を有して配置され、各発光セルの駆動電圧が3Vである場合、駆動電圧は9V、18V、27V、36Vのように高電圧で供給することができる。このような高電圧の発光素子パッケージは、調光(dimming)可能であり、発光される光の輝度を調節することができる。
実施例に係るフレーム120、130、135、140は、図10のように、第1及び第2金属層L1、L2を含み、前記第1金属層L1はベース層としてCu、Ni、Tiを含むことができ、単層または多層に形成される。前記第2金属層L2は、Au、Ni層、Ag層の少なくとも1つを含むことができる。前記第2金属層L2がNi層を含む場合、Ni層は熱膨張に対する変化が小さいので、パッケージ本体が熱膨張によってその大きさまたは配置位置が変化する場合にも、前記Ni層によって上部に配置された発光素子の位置が安定的に固定される。前記第2金属層L2がAg層を含む場合、Ag層は上部に配置された発光素子から発光される光を効率的に反射させ、光度を向上させることができる。前記第2金属層L2がAu層を含む場合、前記発光素子151、152、153のボンディング部51、52とのボンディング力を改善させ、反射効率を改善させることができる。
前記導電層321は、Ag、Au、Pt、Sn、Cu、Zn、In、Bi、Ti等を含む群から選択された1つの物質またはその合金を含むことができる。前記導電層321は、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6内に100%以下に満たされ、例えば30%〜100%の範囲で満たされる。前記範囲を超える場合、回路基板とのボンディング力が低下することがあり、前記範囲より小さい場合、導電特性が低下することがある。
前記導電層321と前記フレーム120、130、135、140の間には合金層L3が形成される。前記合金層L3は、前記導電層321を構成する物質と前記フレーム120、130、135、140の第2金属層L2の間の結合によって形成される。前記合金層L3は、フレーム120、130、135、140の貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の表面上に形成される。前記合金層L3は、AgSn、CuSn、AuSn等を含む群から選択された少なくとも1つを有する金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は、前記導電層321から提供され、第2物質は、前記第2金属層L2または前記フレーム120、130、135、140のベース層から提供される。前記導電層321がSn物質を含み、前記第2金属層L2がAg物質を含む場合、前記導電層321が提供される過程または提供された後の熱処理過程で、Sn物質とAg物質の結合によってAgSnの金属間化合物層が形成される。
または、前記導電層321がSn物質を含み、前記第2金属層L2がAu物質を含む場合、前記導電層321が提供される過程または提供された後の熱処理過程で、Sn物質とAu物質の結合によってAuSnの金属間化合物層が形成される。
または、前記導電層321、322がSn物質を含み、前記フレーム120、130、135、140の第1金属層L1がCu物質を含む場合、前記導電層321が提供される過程または提供された後の熱処理過程で、Sn物質とCu物質の結合によってCuSnの金属間化合物層が形成される。
または、前記導電層321がAg物質を含み、前記第2金属層L2または前記フレーム120、130、135、140の一部層がSn物質を含む場合、前記導電層321が提供される過程または提供された後の熱処理過程で、Ag物質とSn物質の結合によってAgSnの金属間化合物層が形成される。
上述された金属間化合物層は、他のボンディング物質より高い溶融点を有することができる。また、前記金属間化合物層が形成される熱処理工程は、一般的なボンディング物質の溶融点より低い温度で行うことができる。よって、実施例に係る発光素子パッケージ100は、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
また、実施例に係る発光素子パッケージ100及び発光素子パッケージの製造方法によれば、発光素子パッケージを製造する工程で、パッケージ本体110Aが高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体110Aが高温に露出して損傷したり変色が発生することを防止することができる。これによって、本体115を構成する物質に対する選択幅が広くなる。実施例によれば、前記本体115は、セラミック等の高価な物質だけでなく、相対的に安価な樹脂物質を利用して提供することもできる。
一方、前記フレーム120、130、135、140の下面領域でY方向に離隔した第1貫通ホールTH1と前記第2貫通ホールTH2の間の間隔、前記第3貫通ホールTH3と前記第4貫通ホールTH4の間の間隔または前記第3貫通ホールTH3と前記第4貫通ホールTH4の間の間隔は100μm以上、例えば100μm〜150μmに提供される。前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の間の間隔は、発光素子パッケージ100が回路基板またはサブマウント等に実装される場合に、電極の間の電気的な短絡(short)を防止するための最小距離である。
前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の中心からフレーム120、130、135、140の外縁部または本体との最小距離は100μm以上、例えば100〜200μmの範囲で形成される。これによって、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、前記フレームの厚さと同じ深さを有して前記距離で本体と離隔することで、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の形状を維持することができ、本体成形による破損を防止することができる。前記距離は、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上部幅の以下であってもよい。
図1及び図2で、X方向に離隔した貫通ホールTH1、TH2、TH3、TH4、TH5、TH6は、相互異なる発光素子151、152、153の下に配置され、発光素子151、152、153の間の間隔G1よりも離隔される。
<本体115>
図1〜図6のように、本体115は、パッケージ本体110Aと連結される。前記本体115は、前記パッケージ本体110Aと同じ物質で一体形成されるか、別途の材質で形成される。前記本体115が前記パッケージ本体110Aと異なる材質である場合、前記本体115の上に前記パッケージ本体110Aが接着または付着される。前記パッケージ本体110Aは、上部が開放されたキャビティ112を提供することができる。前記キャビティ112の底面113には、前記第1〜第4フレーム120、130、135、140が配置される。前記キャビティ112の側面111は、本体115の底面113に対して垂直面や傾斜面で形成される。
前記本体115は、前記第1フレーム120〜第4フレーム140の間に配置される。前記本体115は電極分離線の機能をすることができる。前記本体115は絶縁部材と称することもできる。前記本体115はフレーム120、130、135、140の間に沿って第1方向と第2方向に配置され、隣接した第1〜第4フレーム120、130、135、140の間を分離させることができる。前記本体115は、第1方向に配置された部分と第2方向に配置された部分が連結される。
前記本体115は、前記第1〜第4フレーム120、130、135、140の上に配置される。前記パッケージ本体110Aは、前記第1〜第4フレーム120、130、135、140の上に配置された傾斜面を提供することができる。前記パッケージ本体110Aは、前記第1〜第4フレーム120、130、135、140の上にキャビティ112を有する側壁として提供される。前記パッケージ本体110Aは、除去することができる。前記本体115は、パッケージ本体110Aと一体形成されるか、別途形成される。実施例によれば、前記パッケージ本体110Aは、キャビティ112がある構造で提供されてもよく、キャビティ112なしに上面が平坦な構造で提供されてもよい。
例えば、前記本体115は、PPA(Polyphthalamide)、PCT(Polychloro Tri phenyl)、LCP(Liquid Crystal Polymer)、PA9T(Polyamide9T)、シリコーン、EMC(Epoxy molding compound)、SMC(silicone molding compound)、セラミック、PSG(photo sensitive glass)、サファイア(AlO)等を含む群から選択された少なくとも1つから形成される。また、前記本体115は、TiOとSiOのような高屈折フィラーを含むことができる。前記パッケージ本体110Aは、前記本体115の材質で形成されるか、前記材質のうちの他の材質で形成される。
<本体のリセスR1、R2、R3>
実施例に係る発光素子パッケージ100は、図1〜図4に示されたように、リセスR1、R2、R3を含むことができる。前記リセスR1、R2、R3は、前記本体115の上部に提供される。前記リセスR1、R2、R3は複数個が相互離隔する。前記リセスR1、R2、R3はX方向に配列され、前記発光素子151、152、153が配列される方向と同じ方向に配列される。前記リセスR1、R2、R3は、キャビティ112の底面と垂直方向または第3方向に重なる。前記リセスR1、R2、R3は、前記キャビティ112の底面に配置される。
前記リセスR1、R2、R3は、第1リセスR1、第2リセスR2及び第3リセスR3を含むことができる。前記リセスR1、R2、R3は、第1方向Xでの長さが第2方向Yにの幅より大きい。前記第1リセスR1は、第1フレーム120と第2フレーム130の第1フレーム部131の間に配置され、第2リセスR2は第2フレーム130の第2フレーム部132と第3フレーム135の第3フレーム部136の間に配置される。第3リセスR3は、第3フレーム135の第4フレーム部137と第4フレーム140の間に配置される。前記第1及び第2リセスR1、R2の間には、第1連結フレーム部133が配置される。前記第2及び第3リセスR2、R3の間には第2連結フレーム部138が配置される。
前記第1リセスR1は、第1及び第2貫通ホールTH1、TH2の間に配置され、第2リセスR2は第3及び第4貫通ホールTH3、TH4の間に配置される。前記第3リセスR3は第5及び第6貫通ホールTH5、TH6の間に配置される。
前記第1リセスR1は、前記第1貫通ホールTH1と前記第2貫通ホールTH2の間に最短距離を有する仮想線が配置され、前記仮想線に垂直する方向に延長され、前記第1リセスR1の長さは、前記第1リセスR1が延長される方向に前記第1リセスR1の長さが前記発光素子151、152、153の幅より小さい。
前記第2リセスR2は、前記第3貫通ホールTH3と前記第4貫通ホールTH4の間に最短距離を有する仮想線が配置され、前記仮想線に垂直する方向に延長され、前記第2リセスR2の長さは、前記第2リセスR2が延長される方向に前記発光素子151、152、153の幅より小さい。
前記第3リセスR3は、前記第5貫通ホールTH5と前記第6貫通ホールTH6の間に最短距離を有する仮想線が配置され、前記仮想線に垂直する第1方向に延長され、前記第3リセスR3の第1方向の長さは、前記第3リセスR3が延長される方向に前記発光素子151、152、153の幅より小さい。
前記リセスR1、R2、R3は、上方から見た形状が多角形状や、曲面を有する楕円または円形状を有することができる。前記リセスR1、R2、R3は側断面が、多角形、例えば三角形または四角形形状や、半球形状を有することができる。
図1及び図11を参照すると、第1方向に各リセスR1、R2、R3の長さB5は発光素子151、152、153の幅W3より小さい。ここで、前記発光素子151、152、153の幅は、前記発光素子151、152、153が長方形状である場合、長辺及び短辺のうち短辺の長さである。前記各リセスR1、R2、R3の長さB5は発光素子151、152、153の短辺方向の長さである。前記各リセスR1、R2、R3の長さB5が発光素子151、152、153の幅W3より小さく配置されることで、前記発光素子151、152、153の下に配置された各リセスR1、R2、R3の領域を介した光損失を減らすことができる。これは発光素子151、152、153がフリップチップで搭載された場合、発光素子151、152、153の下部を介して光が透過してキャビティの底面方向に進行し、前記キャビティの底面方向に進行する光は、相対的に本体の厚さが薄い領域であるリセスR1、R2、R3を介して漏洩する。実施例は、前記リセスR1、R2、R3の大きさを減らして漏洩する光損失を減らすことができる。
図1及び図11のように、第2方向に各リセスR1、R2、R3の幅B6は、前記第1方向の長さB5より小さい。第2方向に各リセスR1、R2、R3の幅B6は、Y方向に隣接した2つのフレームの間の間隔G3より小さく、例えばY方向に隣接した2つのフレームの間の間隔G3の70%以下に配置される。このような各リセスR1、R2、R3の幅B6が前記範囲以下に配置された場合、本体115の剛性が低下することを防止でき、前記リセスR1、R2、R3を介した光損失を減らすことができる。前記リセスR1、R2、R3の第2方向の幅B6は、Y方向に隣接した2つのフレーム120、130、135、140の間の間隔G3の30%以上、例えば30%〜70%の範囲で配置され、前記フレーム120、130、135、140の間に配置された本体115の剛性低下を防止し、接着力が減少することを防止することができる。
前記各リセスR1、R2、R3の長さB5は、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の第1方向の下部幅W1と同一であるか、より小さい。
前記リセスR1、R2、R3は、前記本体115の上面から下面方向に凹むように提供される。前記リセスR1、R2、R3の深さは、前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さより小さく配置される。前記リセスR1、R2、R3の深さは、前記本体115の厚さの40%以上、例えば40%〜60%の範囲を有することができる。前記リセスR1、R2、R3の深さが前記範囲より小さいと、第1樹脂160の量が減り発光素子151、152、153を支持する支持力の改善が微小となる。
前記リセスR1、R2、R3の深さは、前記第1樹脂160の接着力を考慮して決定することができる。また、前記リセスR1、R2、R3が深さは、前記本体115の安定した強度を考慮したり及び/または前記発光素子151、152、153から放出される熱によって前記発光素子パッケージ100にクラック(crack)が発生しないように決定することができる。
前記リセスR1、R2、R3は、前記各発光素子151、152、153の下に1つまたは複数配置される。前記各発光素子151、152、153の下にリセスR1、R2、R3が1つ配置された場合、前記各発光素子151、152、153のセンター領域またはいずれか一方に偏って配置される。前記各発光素子151、152、153の下に複数のリセスR1、R2、R3が複数配置された場合、複数個がX方向に離隔して配置される。
前記リセスR1、R2、R3は、前記各発光素子151、152、153とZ方向に重なって提供される。例えば、前記リセスR1、R2、R3の深さは、前記本体115のクラックフリー(crack free)を提供できる射出工程の厚さが考慮されたものである。実施例によれば、リセスR1、R2、R3の深さと貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さの比率は2〜10で提供される。例えば、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の深さが200μmに提供される場合、リセスR1、R2、R3の深さは20μm〜100μmに提供される。
前記リセスR1、R2、R3は、前記発光素子151、152、153の下部にアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。ここで、前記アンダーフィル(under fill)工程は、発光素子151、152、153を本体115に実装した後、前記第1樹脂160を前記発光素子151、152、153の下部に配置する工程であり、前記発光素子151、152、153を本体115に実装する工程で前記第1樹脂160を介して実装するために、前記第1樹脂160を前記リセスR1、R2、R3に配置した後前記発光素子151、152、153を配置する工程である。前記リセスR1、R2、R3は、前記発光素子151、152、153の下面と前記本体115の上面の間に前記第1樹脂160が十分に提供されるように所定深さ以上で提供される。また、前記リセスR1、R2、R3は、前記本体115の安定した強度を提供するために所定深さで提供される。例えば、前記リセスR1、R2、R3の深さは40μm以上、例えば40〜60μmの範囲で提供される。前記リセスR1、R2、R3の第2方向の幅は140μm以上、例えば140〜160μmの範囲で提供される。前記リセスR1、R2、R3の第1方向の長さは、前記発光素子151、152、153のX方向の長さより小さく、第1樹脂160の形成をガイドし、第1方向の接着力を強化させることができる。
前記リセスR1、R2、R3は、側面が垂直面または傾斜面を有することができる。前記リセスR1、R2、R3は、側面が所定曲率を有する面からなってもよい。前記リセスR1、R2、R3は、平面と曲面が混合した側面を有することができる。前記リセスR1、R2、R3は、上部面積が下部面積と同一であるか、より大きい。このようなリセスR1、R2、R3は、第1樹脂160を収容でき、支持力を強化できる構造で提供される。前記リセスR1、R2、R3は、上方から見た形状が多角形状、円形状、楕円形状または非定型形状を有することができる。
図1及び図2のように、相互異なる発光素子151、152、153の下に配置されたリセスR1、R2、R3の間の間隔D3は、発光素子151、152、153の間の間隔より小さい。ここで、前記各発光素子151、152、153の下部には1つのリセスR1、R2、R3を配置しており、このような構造は、各発光素子151、152、153の下に配置された本体115のX方向の空間が、前記発光素子151、152、153の2倍以下である。前記本体115のX方向の空間は、リセスR1、R2、R3の長さ方向として、前記リセスR1、R2、R3が配置されえる空間である。図1及び図2のように、前記リセスR1、R2、R3の長さ方向には、キャビティ112の側面111と、第1、2連結フレーム部133、138が配置される。即ち、リセスR1、R2、R3のX方向には、キャビティ112の側面111と第1、2連結フレーム部133、138が配置されている。1つの発光素子の下に前記リセスR1、R2、R3が複数配置された場合、前記キャビティ112の側面111または第1、2連結フレーム部133、138との間隔が過剰に狭くなることがある。前記第1及び第3リセスR1、R3と前記キャビティ112の側面111との間隔が狭くなる場合、第1及びリセスR1、R3に満たされる第1樹脂160が側面111に沿って登る問題が発生することがある。前記第1〜第3リセスR1、R2、R3が前記第1、2連結フレーム部133、138との間隔が狭くなる場合、本体115の剛性が低下することがある。
<第1樹脂160>
実施例に係る発光素子パッケージ100は、第1樹脂160を含むことができる。前記第1樹脂160は、前記本体115と前記発光素子151、152、153の間に配置される。前記第1樹脂160は、前記本体115の下面と前記発光素子151、152、153の下面の間に配置される。前記第1樹脂160は、前記発光素子151、152、153と垂直方向または第3方向に重なる。前記第1樹脂160は、前記発光素子151、152、153と前記本体115に接着される。前記第1樹脂160は、前記発光素子151、152、153の各ボンディング部51、52の間に配置される。前記第1リセスR1に配置された第1樹脂160は、第1、2ボンディング部51、52の間に配置され、前記第1発光素子151の下面と第1、2ボンディング部51、52に接触することができる。前記第2リセスR2に配置された第1樹脂160は、前記第2発光素子152の下面と第1、2ボンディング部51、52の間に配置され、前記第1、2ボンディング部51、52に接触することができる。前記第3リセスR3に配置された第1樹脂160は、前記第3発光素子153の下面と第1、2ボンディング部51、52の間に配置され、前記第1、2ボンディング部51、52に接触することができる。
前記第1樹脂160は、前記各リセスR1、R2、R3に配置される。前記第1樹脂160は、前記発光素子151、152、153と前記パッケージ本体110Aまたは/及び本体115の間の安定した固定力を提供することができる。前記第1樹脂160は、前記発光素子151、152、153と前記本体115の間の安定した固定力を提供することができる。前記第1樹脂160は、例えば前記本体115の上面に直接接触して配置される。前記第1樹脂160は、前記発光素子151、152、153の下部面に直接接触して配置される。
例えば、前記第1樹脂160は、エポキシ(epoxy)系の物質、シリコーン(silicone)系の物質、エポキシ系の物質とシリコーン系の物質を含むハイブリッド(hybrid)物質のうちの少なくとも1つを含むことができる。また、例えば前記第1樹脂160が反射機能を含む場合、前記第1樹脂160はホワイトシリコーン(white silicone)のような金属酸化物を含むことができる。前記第1樹脂160は、モールディング部と異なる材質であるか、前記モールディング部に添加されえる不純物(例えば、蛍光体)の種類と異なる種類の不純物(例えば、金属酸化物)を含むことができる。前記第1樹脂160は接着剤からなることができる。前記第1樹脂160は反射性材質の接着剤からなることができる。
前記第1樹脂160は、前記発光素子151、152、153の下面に光が放出される場合、前記発光素子151、152、153と前記本体115の間で光拡散機能を提供することができる。前記発光素子151、152、153から前記発光素子151、152、153の下面に光が放出されるとき、前記第1樹脂160は光拡散機能を提供することで、前記発光素子パッケージ100の光抽出効率を改善することができる。また、前記第1樹脂160は、前記発光素子151、152、153から放出する光を反射することができる。前記第1樹脂160が反射機能を含む場合、前記第1樹脂160は、TiO、シリコーン、AlOのような金属酸化物または不純物を含む物質からなることができる。
一方、図1及び図4を参照すると、前記第1連結フレーム部133は、第2フレーム130の第1フレーム部131と第2フレーム部132の間に連結される。別の例として、第1連結フレーム部133には貫通ホールが配置され、前記貫通ホールは、前記第1連結フレーム部133を両側に物理的に分離させることができる。この場合、前記貫通ホールに実施例に係る導電層が形成される場合、前記分離した第1連結フレーム部133は連結され、第1フレーム部131と第2フレーム部132を連結させることができる。または前記第1連結フレーム部133の貫通ホールを空いた空間として残す場合、第1フレーム部131と第2フレーム部132は相互電気的に分離される。
前記第2連結フレーム部138は、第3フレーム135の第3フレーム部136と第4フレーム部137の間に連結される。別の例として、第2連結フレーム部138には貫通ホールが配置され、前記貫通ホールは、前記第2連結フレーム部138を両側に物理的に分離させることができる。この場合、前記貫通ホールに実施例に係る導電層が形成される場合、前記分離した第2連結フレーム部138は連結され、第3フレーム部136と第4フレーム部137を連結させることができる。または前記第2連結フレーム部138の貫通ホールを空いた空間として残す場合、第3フレーム部136と第4フレーム部137は相互電気的に分離される。
前記第1、2連結フレーム部133、138は、前記第1〜第4フレーム120、130、135、140の厚さより薄い。前記第1、2連結フレーム部133、138の下面は、前記第2及び第3フレーム130、135の下面と同一平面上に配置される。前記第1、2連結フレーム部133、138の上面は、前記第2及び第3フレーム130、135の上面より低く配置される。このような前記第1、2連結フレーム部133、138は、直線状に延長されるか、曲線または角ばった形状に形成される。
前記第1、2連結フレーム部133、138の幅は、前記第1、2連結フレーム部133、138の長さと直交する方向の長さとして、前記第1、2連結フレーム部133、138の長さより小さい。前記第1、2連結フレーム部133、138の幅は供給電圧によって可変し、120μm以上の範囲、例えば120μm〜300μmの範囲、150μm〜250μmの範囲を有することができる。前記第1、2連結フレーム部133、138の長さ、即ち隣接した2つのフレーム部の間の間隔は400μm以上、例えば400μm〜600μmの範囲を有することができる。前記第1、2連結フレーム部133、138の幅は150μm以上、例えば150μm〜300μmの範囲を有することができる。前記第1、2連結フレーム部133、138の長さは、パッケージのサイズ及び各フレームの大きさによって可変し、幅は隣接した他のフレーム間の電気的干渉がない範囲で配置される。
実施例に係る発光素子パッケージ100は、上部に光学レンズまたは光学部材が配置される。前記光学レンズは、入射する光の指向角を変更し、光学部材は、光を拡散させて面光源として提供する導光板や、導光板の上にプリズムシートを含むことができる。前記発光素子パッケージ100は、1つまたは複数個が配列される。
実施例に係る発光素子パッケージ100は、複数の発光素子151、152、153が直列に連結される。別の例として、前記複数の発光素子151、152、153が図28のように並列に連結される。
実施例に係る発光素子パッケージ100は、第1フレーム120及び第1延長部123に第1極性の電源が連結された場合、前記第4フレーム140及び第2延長部143は第2極性の電源が連結され、第1〜第3発光素子151、152、153はフレーム120、130、135、140によって直列に連結される。このような複数の発光素子151、152、153を内部で相互連結させて、高電圧用パッケージとして提供される。実施例は、複数の発光素子151、152、153を有する発光素子パッケージの光度を改善させることができる。
実施例は、発光素子151、152、153の支持力を改善させることができる。隣接したフレーム120、130、135、140の間の本体115にリセスR1、R2、R3を提供し、前記リセスR1、R2、R3の領域上に第1樹脂160で各発光素子151、152、153を接着させることができる。このような第1樹脂160は、各発光素子151、152、153を支持して、外部要因によって前記発光素子151、152、153が流動することを支持することができる。
<発光素子151、152、153>
実施例によれば、前記発光素子151、152、153は、複数の発光素子、例えば少なくとも2つ以上または3つ以上の発光素子を含むことができる。前記発光素子151、152、153は、第1〜第3発光素子151、152、153を含むことができる。実施例は、2つ以上の発光素子または2〜5個の発光素子を有するパッケージで提供され、3つの発光素子に限定されない。実施例に係る発光素子151、152、153は、キャビティ112内で少なくとも5面発光することができる。前記発光素子151、152、153の5面以上は上面と側面を含むことができる。
図3〜図8を参照すると、前記第1〜第3発光素子151、152、153は、第1及び第2ボンディング部51、52と発光構造物55を含むことができる。前記第1〜第3発光素子151、152、153は、発光構造物55の上に透光性材質の基板50を含むことができる。前記発光構造物55は、前記基板50と前記ボンディング部51、52の間に配置される。前記ボンディング部51、52は、第1発光素子151の下に第1、2ボンディング部、第2発光素子152の下に第3、4ボンディング部、第3発光素子153の下に第5、6ボンディング部と定義することができ、説明の便宜上、両ボンディング部を第1、2ボンディング部と説明することにする。
前記第1及び第2ボンディング部51、52は、前記発光構造物55の下に配置され、電極または/及び電極パッドからなることができる。前記第1及び第2ボンディング部51、52は、各フレーム120、130、135、140と電気的に連結される。前記第1及び第2ボンディング部51、52の間の間隔は、Y方向に離隔した距離として、Y方向に離隔した第1及び第2貫通ホールTH1、TH2、第3及び第4貫通ホールTH3、TH4、及び第5及び第6貫通ホールTH5、TH6の間の間隔より小さい。前記第1ボンディング部51は、第1、3、5貫通ホールTH1、TH3、TH5と第3方向に重なり、前記第2ボンディング部52は第2、4、6貫通ホールTH2、TH4、TH6と第3方向に重なる。前記第1及び第2ボンディング部51、52の下面面積は、前記第1〜第6貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上面面積より大きい。
前記第1発光素子151の第1ボンディング部51は、前記第1貫通ホールTH1または第1貫通ホールTH1と前記第1フレーム120に第3方向に対向または重なり、前記第1発光素子151の第2ボンディング部52は第2貫通ホールTH2または第2貫通ホールTH2と第2フレーム130の第1フレーム部131に第3方向に対向または重なる。前記第2発光素子152の第1ボンディング部51は、前記第3貫通ホールTH3または第3貫通ホールTH3と前記第2フレーム130の第2フレーム部132に第3方向に対向または重なり、前記第2発光素子152の第2ボンディング部52は第4貫通ホールTH4または第4貫通ホールTH4と第3フレーム135の第3フレーム部136に第3方向に対向または重なる。前記第3発光素子153の第1ボンディング部51は、前記第5貫通ホールTH5または第5貫通ホールTH5と前記第3フレーム135の第4フレーム部137に第3方向に対向または重なり、前記第3発光素子153の第2ボンディング部52は第6貫通ホールTH6または第6貫通ホールTH6と第4フレーム140に第3方向に対向または重なる。前記第1〜第3発光素子151、152、153の第1及び第2ボンディング部51、52は、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6と対向または重なるように配置され、電源経路及び放熱経路を確保することができる。
前記第1〜第3発光素子151、152、153の第1及び第2ボンディング部51、52は、前記貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に配置された導電層321と接着され、第1〜第4フレーム120、130、135、140とボンディングされる。前記第1発光素子151は、第1及び第2フレーム120、130と電気的に連結される。前記第1発光素子151は、前記第1及び第2貫通ホールTH1、TH2に配置された導電層321と電気的に連結される。前記第2発光素子152は第2及び第3フレーム130、135と電気的に連結される。前記第2発光素子152は、前記第3及び第4貫通ホールTH3、TH4に配置された導電層321と電気的に連結される。前記第3発光素子153は第3及び第4フレーム130、140と電気的に連結される。前記第3発光素子153は、前記第5及び第6貫通ホールTH5、TH6に配置された導電層321と電気的に連結される。
前記第1〜第3発光素子151、152、153の発光構造物55は半導体層を含むことができ、青色、緑色、赤色、紫外線及び赤外線のうち少なくとも1つを発光することができる。前記半導体層は、第1導電型半導体層、活性層及び第2導電型半導体層を含み、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のうちの少なくとも1つを含むことができる。前記半導体層はIII族〜VI族元素の化合物半導体を選択的に含むことができ、例えばIII族及びV族元素の化合物半導体層またはII族及びVI族元素の化合物半導体層を含むことができる。例えば、前記半導体層は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、リン(P)、ヒ素(As)、窒素(N)から選択された少なくとも2以上の元素を含んで提供される。前記第1ボンディング部51は、第1導電型半導体層及び第2導電型半導体層のいずれか1つに連結され、第2ボンディング部52は他の1つに連結される。
前記発光構造物55で、第1及び第2導電型半導体層はIII族‐V族またはII族‐VI族の化合物半導体のうちの少なくとも1つで具現される。前記第1及び第2導電型半導体層は、例えばInxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料で形成される。例えば、前記第1及び第2導電型半導体層は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等を含む群から選択された少なくとも1つを含むことができる。前記第1導電型半導体層は、Si、Ge、Sn、Se、Te等のn型ドーパントがドーピングされたn型半導体層からなることができる。前記第2導電型半導体層はMg、Zn、Ca、Sr、Ba等のp型ドーパントがドーピングされたp型半導体層からなることができる。
前記活性層は、化合物半導体で具現される。前記活性層は、例えばIII族‐V族またはII族‐VI族の化合物半導体のうちの少なくとも1つで具現される。前記活性層が多重井戸構造で具現された場合、前記活性層は交互に配置された複数の井戸層と複数の障壁層を含むことができ、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料で配置される。例えば、前記活性層は、InGaN/GaN、GaN/AlGaN、AlGaN/AlGaN、InGaN/AlGaN、InGaN/InGaN、AlGaAs/GaAs、InGaAs/GaAs、InGaP/GaP、AlInGaP/InGaP、InP/GaAsを含む群から選択された少なくとも1つを含むことができる。
前記発光構造物55は、各発光素子151、152、153を介して同じピーク波長を発光したり相互異なるピーク波長を発光することができる。前記第1〜第3発光素子151、152、153の発光構造物50は、上部に基板55を含み、前記基板55は透明材質を含むことができ、前記発光構造物50の上に配置される。
前記発光構造物55は、内部に1つの発光セルを有する場合、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のいずれか1つの半導体構造物を有することができ、複数の発光セルを有する場合、前記半導体構造物が複数に分離して電気的に連結される。即ち、発光構造物55内に1つまたは2以上の発光セルを有することができ、2以上の発光セルは直列に連結され、発光素子の駆動電圧を高めることができる。このような発光構造物55の発光セルは、第1、2ボンディング部51、52と選択的に連結される。
前記第1及び第2ボンディング部51、52は、Ti、Al、In、Ir、Ta、Pd、Co、Cr、Mg、Zn、Ni、Si、Ge、Ag、Ag alloy、Au、Hf、Pt、Ru、Rh、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITOを含む群から選択された1つ以上の物質または合金を利用して単層または多層に形成される。
前記各フレーム120、130、135、140と前記各ボンディング部51、52は、金属間化合物層によって結合される。前記金属間化合物は、CuxSny、AgxSny、AuxSnyのうちの少なくとも1つを含むことができ、前記xは0<x<1、y=1‐x、x>yの条件を満足する。
前記発光素子151、152、153のボンディング部51、52は、前記導電層321を構成する物質と前記導電層321を形成される過程または前記導電層321が提供された後熱処理過程で、前記導電層321と前記フレーム120、130、135、140の間に金属間化合物(IMC:intermetallic compound)層が形成される。前記導電層321は、Ag、Au、Pt、Sn、Cu等を含む群から選択された1つの物質またはその合金を含むことができるが、これに限定されるものではなく、前記導電層321として導電性機能を確保できる物質を用いることができる。例えば、前記導電層321は、導電性ペーストを利用して形成される。前記導電性ペーストは、ソルダペースト(solder paste)、銀ペースト(silver paste)等を含むことができ、相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。例えば、前記導電層321は、SAC(Sn‐Ag‐Cu)またはSAC系の物質を含むことができる。
例えば、前記導電層321をなす物質と前記フレーム120、130、135、140の金属間の結合によって合金層が形成される。これによって、前記導電層321と前記フレーム120、130、135、140が物理的及び電気的に安定するように結合される。前記導電層321、合金層及び前記フレームが物理的及び電気的に安定するように結合される。前記合金層がAgSn、CuSn、AuSn等を含む群から選択された少なくとも1つの金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は導電層321から提供され、第2物質は、前記ボンディング部51、52または前記フレーム120、130、135、140から提供される。
<モールディング部180>
実施例に係る発光素子パッケージ100は、図3〜図8に示されたように、モールディング部180を含むことができる。前記モールディング部180は、前記発光素子151、152、153の上に提供される。前記モールディング部180は、前記第1〜第4フレーム120、130、135、140の上に配置される。前記モールディング部180は、前記パッケージ本体110Aによって提供されたキャビティ112に配置される。前記モールディング部180はシリコーンまたは、エポキシのような透明な樹脂材料で形成される。前記モールディング部180は絶縁物質を含むことができる。前記モールディング部180は単層または多層に形成される。
前記モールディング部180は、前記発光素子151、152、153から放出される光を受けて、波長変換された光を提供する波長変換手段を含むことができる。例えば、前記モールディング部180は、蛍光体、量子ドット等を含む群から選択された少なくとも1つを含むことができる。前記発光素子151、152、153は、青色、緑色、赤色、白色、赤外線または紫外線の光を発光することができる。前記蛍光体または量子ドットは、青色、緑色、赤色の光を発光することができる。前記各発光素子151、152、153の上に蛍光体層が前記発光素子151、152、153の厚さより薄い厚さで形成される。この場合、前記各発光素子151、152、153の上に配置された蛍光体層は、前記モールディング部180でモールディングされる。前記モールディング部180は形成しなくてもよい。
実施例に係る発光素子パッケージは、後述される変形例または他の実施例にも選択的に適用することができ、以下の変形例及び実施例は、上記第1実施例と異なる部分に対して説明することにする。
図7は、図5のパッケージの第1変形例である。図7の発光素子パッケージは第2樹脂164を含む。前記第2樹脂164は、前記発光素子151、152、153の下部の周りに配置される。前記第2樹脂164は、第1〜第4フレーム120、130、135、140と本体115の上に配置される。前記第2樹脂164は、前記発光素子151、152、153の下面と接触することができる。前記第2樹脂164の一部は、前記発光素子151、152、153の側面下部に接触することができる。前記第2樹脂164は、前記発光素子151、152、153から側方向に放出された光を反射させることができる。前記第2樹脂164の厚さは発光素子151、152、153の厚さより小さく、その上面高さは前記発光素子151、152、153の発光構造物55の下面より低く配置される。
前記第2樹脂164は、例えばエポキシ(epoxy)系の物質、シリコーン(silicone)系の物質、エポキシ系の物質とシリコーン系の物質を含むハイブリッド(hybrid)物質のうちの少なくとも1つを含むことができる。また、前記第2樹脂164は、前記発光素子151、152、153から放出される光を反射する反射部であることもあって、例としてTiO2等の反射物質を含む樹脂からなることができ、またはホワイトシリコーン(white silicone)を含むことができる。前記第2樹脂164はモールディング部180と異なる材質であるか、前記モールディング部180に添加されえる不純物(例えば、蛍光体)の種類と異なる種類の不純物(例えば、金属酸化物)を含むことができる。
別の例として、発光素子パッケージは、発光素子151、152、153の下に配置された本体115のリセスが本体115の上面から下面まで貫通する孔からなることができる。前記貫通するリセスは、貫通ホールと定義することができ、各発光素子151、152、153の隣接した2つの貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の間に配置される。前記リセスには、第1樹脂160が形成され、各発光素子151、152、153の下面を支持する。このような貫通ホール形態のリセスには、第1樹脂が満たされるとき、下部に支持シートを配置した後形成することができる。
図8及び図9を参照すると、実施例に係る発光素子パッケージにおいて、発光素子151、152、153のボンディング部を変形した例である。図1〜図7に図示された発光素子151、152、153の各ボンディング部51、52は、発光素子151、152、153の下面面積の10%以上の面積で提供され、各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の上面面積より大きい面積で対応する。図8及び図9のような発光素子152は、各ボンディング部51、52の導電体51A、52Aが発光素子152の下面面積の10%未満に配置される。このような発光素子152は、例えば図32及び図33によって具現される。例えば、前記各ボンディング部51、52の導電体51A、52Aの最大面積が前記貫通ホールTH3、TH4の上部面積より小さく提供される。これによって、前記発光素子152のボンディング部51、52の導電体51A、52Aは、前記貫通ホールTH3、TH4内に挿入される。このような発光素子152のボンディング部51、52の導電体51A、52Aの下面は、前記本体またはフレーム130、140の上面より低く配置される。前記発光素子152のボンディング部51、52の導電体51A、52Aは、前記貫通ホールTH3、TH4内に配置され、前記貫通ホールTH3、TH4に配置された導電層321と結合される。前記導電層321は、前記発光素子152のボンディング部51、52の導電体51A、52Aの周りに接触して、前記発光素子152との接着力を改善させることができる。この場合、前記導電層321を介して前記発光素子152の各ボンディング部に電源が供給される。実施例に係る前記発光素子152の導電体51A、52Aは、他の発光素子に適用することができるが、これに限定されるものではない。前記導電体51A、52Aは、導電体として、Al、Au、Ag、Pt等を含む群から選択された1つの物質またはその合金からなることができる。前記導電体51A、52Aは単層または多層で提供される。
前記発光素子152の導電体51A、52Aは、前記導電層321を構成する物質と前記導電層321を形成される過程または前記導電層321が提供された後熱処理過程で、前記導電層321と前記フレーム130、140の間に金属間化合物(IMC:intermetallic compound)層が形成される。前記導電層321は、Ag、Au、Pt、Sn、Cu、Zn、In、Bi、Ti等を含む群から選択された1つの物質またはその合金を含むことができるが、これに限定されるものではなく、前記導電層321として導電性機能を確保できる物質を用いることができる。例えば、前記導電層321は、導電性ペーストを利用して形成される。前記導電性ペーストは、ソルダペースト(solder paste)、銀ペースト(silver paste)等を含むことができ、相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。例えば、前記導電層321は、SAC(Sn‐Ag‐Cu)物質を含むことができる。
例えば、前記導電層321をなす物質と前記フレームの金属間の結合によって合金層が形成される。これによって、前記導電層321と前記フレームが物理的及び電気的に安定するように結合される。前記導電層321、合金層及び前記フレームが物理的及び電気的に安定するように結合される。前記合金層がAgSn、CuSn、AuSn等を含む群から選択された少なくとも1つの金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は導電層321から提供され、第2物質は、前記ボンディング部または前記フレームから提供される。
図11は、第1実施例において発光素子と本体のリセスを詳細に示した図面であり、図12は図11で本体と発光素子の間に第1樹脂が配置された例を示した図面であり、図13〜図15は、第1実施例において発光素子パッケージの本体のリセスの変形例である。説明の便宜上、第1発光素子とその下部の構造を利用して説明することにし、他の発光素子とその下部の構造に適用することができる。説明の便宜上、第1発光素子及びその下部の本体115とリセスR1で説明することにする。
図11及び図12のように、リセスR1の第1方向の長さB5は第2方向の幅B6より大きく、例えば80〜120μmの範囲で形成される。前記リセスR1の長さB5は発光素子151の第1方向の幅W3より小さい。即ち、B5<W3の関係を有することができる。前記リセスR1内部と前記本体115と発光素子151の間の領域には、第1樹脂160が配置される。このような第1樹脂160は、前記リセスR1内部に支持突起で支持され、本体115と発光素子151の間を接着させることができる。
前記発光素子151の第1方向の幅W3は貫通ホールTH1、TH2の下部幅W2より大きく、貫通ホールTH1、TH2の下部幅W2は、上部幅W1より大きい。前記リセスR1の第1方向の長さB5は貫通ホールTH1、TH2の上部幅W2と同一であるか、より小さい。前記リセスR1の第1方向の長さB5は貫通ホールTH1、TH2の下部幅W3と同一であるか、より小さい。前記リセスR1の第1方向の長さB5が前記範囲より大きい場合、本体の底面方向に光損失が増加する。
前記第1フレーム120と第2フレーム130の第1フレーム部131の間の間隔G3は、前記リセスR1の幅B6より大きい。前記リセスR1は、第1フレーム120または第2フレーム120の第1フレーム部131から間隔G3の15%〜35%の範囲の間隔G4で離隔する。これによって、前記本体115の剛性が2つのフレーム120、130の間で低下する問題を防止することができる。
前記リセスR1は、上方から見た形状が多角形状として、例えば矩形または長方形や、五角形または六角形状を有することができる。または図13のように、リセスR1aの形状が三角形形状を有することができる。または図14のように、リセスR1bの形状が楕円形状を有することができる。別の例として、前記リセスの形状は曲線と直線が混合した形状を有することができるが、これに限定されるものではない。前記リセスの形状は所定曲率または角ばった形状を含むことができ、本体射出に容易または接着時に支持力が容易な構造に変更される。
図15のように、リセスR1cは垂直方向または第3方向に発光素子151と部分的に重なるように配置される。前記リセスR1cの外側部は、発光素子151の側面のうち長い側面より外側に突出し、内側部は、前記発光素子151の下で前記発光素子151と重なるように配置される。このようなリセスR1cの外側部が前記発光素子151の領域外側に突出することで、リセスR1cに第1樹脂160がガイドされて満たされ、前記発光素子151との重複領域が減少する。これによって、前記発光素子151と重なるリセスR1cを介した光損失が発生する場合、重なるリセス領域を減らすことで、光損失を減らすことができる。
前記リセスR1cの外側部の長さB7はリセスR1cの長さB5の40%以上、例えば40%〜60%の範囲を有することができる。このような前記リセスR1cの外側部の長さB7を前記範囲で提供することで、第1樹脂160の流動をガイドでき、光損失を減らすことができる。また、前記リセスR1cの外側部の長さB7が前記範囲であるとき、キャビティの側面との離隔距離を確保することができる。
図16aのように、第1発光素子151の下に配置された第1リセスRaの外側部は、第1発光素子151から外側に突出し、キャビティ112の側面に隣接するように配置される。前記第1リセスRaは、キャビティ112の側面から離隔する。前記第1リセスRaは、前記キャビティの側面111との間隔が50μm、例えば50〜100μm離隔するようにして、第1樹脂160がキャビティの側面に流動することを遮断することができる。
第3発光素子153の下に配置された第3リセスRcの外側部は第3発光素子から外側に突出し、キャビティ112の側面に隣接するように配置される。前記第3リセスRcは、キャビティ112の側面111から離隔する。前記第3リセスRcは、前記キャビティ112側面との間隔が50μm、例えば50〜100μm離隔するようにして、第1樹脂160がキャビティの側面に流動することを遮断することができる。
第2発光素子152の下に配置された第2リセスRbは1つまたは複数配置され、第2発光素子152のセンター領域の下に配置されるか、一部が外側に突出する。ここで、第2リセスRbは、第1、2連結フレーム部133、138から離隔しなければならないので、第2発光素子152の領域内に配置させて、第1、2連結フレーム部133、138との干渉を減らすことができ、本体115の剛性低下を防止することができる。
別の例として、図16bのように、前記発光素子151、152、153と重なる本体115に、上記に開示されたリセスなしに提供される。即ち、フレーム120、130、135、140の間に配置され、発光素子151、152、153と重なる領域の本体115にはリセスなしに提供され、光損失を減らすことができる。
ここで、前記本体115と各発光素子151、152、153の間には、第1樹脂のような接着剤や反射性樹脂材が配置され、前記発光素子151、152、153を支持し、光拡散効率を改善することができる。
別の例として、図16bは、本体にリセスがない構造で提示したが、図16aのような構造上で、図28bのようなリセスRa、Rc、Rc1で本実施例に適用することができる。例えば、複数のリセスRa、Rc、Rc1の少なくとも1つは、より長い長さで提供される。例えば、複数のリセスRa、Rc、Rc1の少なくとも1つ(Rc1)は、隣接した2つの発光素子と少なくとも一部が重なる長さで配置される。前記複数のリセスRa、Rc、Rc1のうち相対的に長さが長いリセスが1つまたは2つ以上であってもよい。このような長さが長いリセスまたは隣接した2つの発光素子に少なくとも一部が重なるリセスに対する構成は、本発明の実施例に適用することができる。
<第2実施例>
図17〜図26は第2実施例を示した図面である。図17は第2実施例に係る発光素子パッケージの平面図であり、図18は図17において、発光素子と本体の間に第1樹脂が配置された例であり、図19の(a)、(b)は図17の発光素子パッケージのフレームの正面図及び背面図であり、図20は図18の発光素子パッケージのE1‐E1'線断面図であり、図21は図18の発光素子パッケージのE2‐E1'線断面図であり、図22は図18の発光素子パッケージのリセスを説明するための図面であり、図23〜図26は図22のリセスの変形例である。第2実施例の説明において、第1実施例と同じ部分は、第1実施例の説明及び構成を含むことができ、前記第1実施例と異なる部分に対して説明することにする。
図17〜図26を参照すると、実施例に係る半導体素子パッケージまたは発光素子パッケージは、相互離隔した複数のフレーム220、230、240、前記複数のフレーム220、230、240の間を支持する本体215、前記複数のフレーム220、230、240の上に配置された複数の半導体素子または複数の発光素子251、153を含む。実施例に係る複数の発光素子251、253は、個別的に駆動されるように配置されるか、直列または並列で駆動されるように連結される。
このような発光素子パッケージは、発光素子251、253の連結個数に応じた駆動電圧を変更したり転換させることができる。また、複数の発光素子251、253の少なくとも1つまたは全ては、1つまたは複数の発光セルを含むことができる。前記発光セルは、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のうちの少なくとも1つを含むことができる。前記複数の発光セルは、1つの発光素子内で相互直列に連結される。これによって、前記各発光素子251、253は、1つまたは複数の発光セルを有することができ、1つの発光素子にn個の発光セルが配置された場合、n倍の駆動電圧で駆動される。例えば、1つの発光セルの駆動電圧が3Vであり、2つの発光セルが1つの発光素子に配置された場合、各発光素子は6Vの駆動電圧で駆動される。または1つの発光セルの駆動電圧が3Vであり、3つの発光セルが1つの発光素子に配置された場合、各発光素子は9Vの駆動電圧で駆動される。前記発光素子のいずれか1つに配置された発光セルの個数は、1つまたは2〜5個である。これによって、発光素子パッケージの駆動電圧は発光素子が直列に連結された場合、全体発光素子の個数、全体発光セルの個数と駆動電圧の積で求めることができる。
発光素子パッケージは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。発光素子パッケージにおいて、第1方向の長さは2.5mm以上、例えば2.5〜7mmの範囲を有することができる。前記第2方向の長さは、前記第1方向と同一であるかより大きい。発光素子パッケージの厚さは、前記第1、2方向の長さより小さい。
パッケージ本体210Aは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。前記第1方向はX方向であり、前記第2方向はX方向と直交するY方向であり、第3方向はX、Y方向と直交するZ方向であるが、これに限定されるものではない。前記パッケージ本体210AはX方向の長さがY方向の長さと同一であってもよく異なってもよい。前記X方向の長さがY方向の長さより短い場合、発光素子251、253のX方向の幅が減り光度を改善させることができ、Y方向の長さがX方向の長さより短い場合、発光素子251、253のY方向の長さを減らすことができる。
前記パッケージ本体210Aは、相互反対側に配置された第1及び第2側部S1、S2と、相互反対側に配置された第3及び第4側部S1、S2を含むことができる。前記第1及び第2側部S1、S2は、Y方向に長い長さを有し、第3及び第4側部S3、S4の両端部に連結される。前記第1〜第4側部S1、S2、S3、S4は、本体115の底面に対して垂直または傾斜した面で形成される。
前記パッケージ本体210Aは、本体215と連結される。前記本体215は、前記フレーム220、230、240の間に配置される。前記本体215は、前記パッケージ本体210Aと一体形成されてもよく、別途形成されてもよい。前記本体215は、前記フレーム220、230、240に結合されて前記フレーム220、230、240を支持することができる。前記パッケージ本体210Aと前記本体215は、同じ材質からなってもよく、異なる材質からなってもよい。
前記パッケージ本体210Aは、前記本体215の上に配置され、前記発光素子251、253の周りをカバーすることができる。前記パッケージ本体210Aは、内部にキャビティ212を有することができ、前記発光素子251、253は、前記キャビティ212に配置される。前記キャビティ212は、上部または光出射領域が開放され、前記発光素子251、253の周りで光を反射させることができる。
前記パッケージ本体210Aは、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。前記キャビティ212は、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。
図17及び図18のように、第1フレーム220の第1延長部223は、パッケージ本体210Aの第1側部S1に延長され、第3フレーム240の第2延長部243は、パッケージ本体210Aの第2側部S2に延長される。前記第2フレーム230は、第1フレーム部232、第2フレーム部234及び連結フレーム部236を含むことができる。前記第1フレーム部232は、第1フレーム220と対応する領域に配置され、前記第2フレーム部234は、第3フレーム240と対応する領域に配置される。前記連結フレーム部236は、第1、2フレーム部232、234の間に連結される。
別の例として、前記連結フレーム部236には貫通ホールが形成され、導電層が前記貫通ホールに満たされるか、導電層なしに提供される。この場合、連結フレーム部の貫通ホールの導電層の形成によって複数の発光素子が直列または並列に連結される。
第1発光素子251は、第1フレーム220と第2フレーム230の第1フレーム部232の上に配置され、第1発光素子251の第1、2ボンディング部51、52は、第1フレーム220と第1フレーム部232に電気的に連結される。前記第1フレーム220の第1貫通ホールTH11と、第2フレーム230の第1フレーム部232に配置された第2貫通ホールTH12には導電層321が形成される。前記第1、2貫通ホールTH11、TH12に配置された導電層321は、第1発光素子251の第1、2ボンディング部51、52に接触して電気的に連結される。
第2発光素子253は、第2フレーム230の第2フレーム部234と第3フレーム240の上に配置され、第2発光素子253の第1、2ボンディング部51、52は、第2フレーム230の第2フレーム部234と第3フレーム240に電気的に連結される。前記第2フレーム230の第2フレーム部234に形成された第3貫通ホールTH13と、第3フレーム240に配置された第4貫通ホールTH14には導電層321が形成される。前記第3、4貫通ホールTH13、TH14に配置された導電層321は、第2発光素子253の第1、2ボンディング部51、52に接触して電気的に連結される。
前記各フレーム220、230、240と前記各ボンディング部51、52は、金属間化合物層によって結合される。前記金属間化合物は、CuxSny、AgxSny、AuxSnyのうちの少なくとも1つを含むことができ、前記xは0<x<1、y=1‐x、x>yの条件を満足する。
前記発光素子151、152、153のボンディング部51、52は、前記導電層321を構成する物質と前記導電層321を形成される過程または前記導電層321が提供された後熱処理過程で、前記導電層321と前記フレーム220、230、240の間に金属間化合物(IMC:intermetallic compound)層が形成される。前記導電層321は、Ag、Au、Pt、Sn、Cu等を含む群から選択された1つの物質またはその合金を含むことができるが、これに限定されるものではなく、前記導電層321として導電性機能を確保できる物質を用いることができる。例えば、前記導電層321は、導電性ペーストを利用して形成される。前記導電性ペーストは、ソルダペースト(solder paste)、銀ペースト(silver paste)等を含むことができ、相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。例えば、前記導電層321は、SAC(Sn‐Ag‐Cu)またはSAC系の物質を含むことができる。
例えば、前記導電層321をなす物質と前記フレーム220、230、240の金属間の結合によって合金層が形成される。これによって、前記導電層321と前記フレーム220、230、240が物理的及び電気的に安定するように結合される。前記導電層321、合金層及び前記フレームが物理的及び電気的に安定するように結合される。前記合金層がAgSn、CuSn、AuSn等を含む群から選択された少なくとも1つの金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は導電層321から提供され、第2物質は前記ボンディング部51、52または前記フレーム220、230、240から提供される。
上述された金属間化合物層は、他のボンディング物質より高い溶融点を有することができる。また、前記金属間化合物層が形成される熱処理工程は、一般的なボンディング物質の溶融点より低い温度で行うことができる。よって、実施例に係る発光素子パッケージは、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
また、実施例に係る発光素子パッケージ及び発光素子パッケージの製造方法によれば、発光素子パッケージを製造する工程で、パッケージ本体210Aが高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体210Aが高温に露出して損傷したり変色が発生することを防止することができる。これによって、本体215を構成する物質に対する選択幅が広くなる。実施例によれば、前記本体215は、セラミック等の高価な物質だけでなく、相対的に安価な樹脂物質を利用して提供することもできる。
図19の(a)、(b)のように、前記第1〜第3フレーム220、230、240は外側に突出した突起21、31、32、41が配置される。このような突起21、31、32、41は、本体115との結合を強化させることができる。前記第1〜第3フレーム220、230、240は段差構造225A、232A、245Aを有することができ、前記段差構造は発光素子251、253が配置された領域を島形状に提供することができ、本体215との結合を強化させることができる。
前記フレーム220、230、240の上面で、第1フレーム220の第1延長部223の上面と第2フレーム230の上面の間の最小間隔T2は、第1フレーム220の上面と第2フレーム2300の第1フレーム部132の上面の間の間隔より狭い間隔を有することができる。このような間隔を確保することで、回路基板の上に発光素子パッケージがボンディングされるとき、ソルダペーストの拡散による電気的干渉を防止することができる。前記第1、3フレーム220、240の上面と第1、2延長部223、243の上面の間の上部リセス225、245は、前記第1、3フレーム220、230の上面を島形状に提供することができ、樹脂部が結合される。前記上部リセス225、245は、キャビティの底面に露出され、その幅は50μm以上、例えば50〜150μmの範囲で配置され、ペーストのような物質がキャビティの側面に移動することを遮断することができる。
図17及び図19のように、前記第1フレーム220は、上部に凹状の第1上部リセス225を備え、前記第1上部リセス225は、第1発光素子251が配置されるボンディング領域と第1延長部223の間に第2方向に配置される。前記第4フレーム240は、上部に凹状の第2上部リセス245を備え、前記第2上部リセス245は、第2発光素子253が配置されるボンディング領域と第2延長部1243の間に第2方向に配置される。前記第1及び第3フレーム220、240の第1及び第2上部リセス225、245の一部は、キャビティ212の底面とZ方向に重なる。前記第1及び第3フレーム220、240の第1及び第2上部リセス225、245には、樹脂部、例えば本体115の一部が結合される。これによって、キャビティの底部212における樹脂部による反射効率が改善される。
図18、図20及び図21のように、前記本体215には、リセスR5、R6、R7、R8を含むことができる。前記リセスR5、R6、R7、R8は、前記本体215の上部に提供される。前記リセスR5、R6、R7、R8は複数個が相互離隔する。前記リセスR5、R6、R7、R8は第2方向に配列され、前記発光素子251、253が配列される方向と同じ方向に配列される。前記リセスR5、R6、R7、R8は、キャビティ212の底面と垂直方向または第3方向に重なる。前記リセスR5、R6、R7、R8は、前記キャビティ212の底面に配置される。
前記リセスR5、R6、R7、R8は、第1発光素子251の下に第1リセスR5及び第2リセスR6と、第2発光素子253の下に第3リセスR7及び第4リセスR8を含むことができる。前記リセスR5、R6、R7、R8は、第2方向への長さB5が第1方向への幅より大きい。前記第1、2リセスR5、R6は第1フレーム220と第2フレーム230の第1フレーム部232の間に配置され、第3、4リセスR7、R8は第2フレーム230の第2フレーム部234と第3フレーム240の間に配置される。前記第2及び第4リセスR6、R8は連結フレーム部236の両側に離隔する。即ち、前記連結フレーム部236は第2及び第4リセスR6、R8の間に配置される。
前記第1、2リセスR5、R6は第1及び第2貫通ホールTH11、TH12の間に配置され、第3、4リセスR7、R8は第3及び第4貫通ホールTH13、TH14の間に配置される。前記第1、2リセスR5、R6の間の距離D5及び第3、4リセスR7、R8の間の距離D5は、発光素子251、253の幅W3よりは小さい。前記距離D5は貫通ホールTH11、TH12、TH13、TH14の上部幅W1と同一であるかより小さく、前記上部幅W1の1/2よりは大きい。即ち、距離D5はW1の50%〜100%の範囲を有することができる。前記各発光素子251、253の下に配置されたリセスR5、R6、R7、R8が所定距離D5で離隔して配置されることで、前記各発光素子251、253のセンター側の下に配置された本体215の厚さが減少しなくなるので、前記本体215のリセスR5、R6、R7、R8を介して漏洩する光損失を減らすことができる。
第2方向Yに各リセスR5、R6、R7、R8の長さB5は発光素子251、253の幅W3より小さい。前記各リセスR5、R6、R7、R8の長さB5が発光素子251、253の幅W3より小さく配置されることで、前記各リセスR5、R6、R7、R8の領域を介した光損失を減らすことができる。これは発光素子251、253がフリップチップで搭載された場合、発光素子251、253の下部を介して光が透過してキャビティの底面方向に進行し、前記キャビティの底面方向に進行する光は、相対的に本体の厚さが薄い領域であるリセスR5、R6、R7、R8を介して漏洩する。実施例は、前記リセスR5、R6、R7、R8の大きさを減らして漏洩する光損失を減らすことができる。
第2方向に各リセスR5、R6、R7、R8の幅は、前記第2方向の長さB5より小さい。第2方向に各リセスR5、R6、R7、R8の幅はX方向に隣接した2つのフレームの間の間隔より小さく、例えばX方向に隣接した2つのフレームの間の間隔の70%以下に配置される。このような各リセスR5、R6、R7、R8の幅が前記範囲以下に配置された場合、本体215の剛性が低下することを防止でき、前記リセスR5、R6、R7、R8を介した光損失を減らすことができる。前記リセスR5、R6、R7、R8のX方向の幅はX方向に隣接した2つのフレーム220、230、240の間の間隔の30%以上、例えば30%〜70%の範囲で配置され、前記フレーム220、230、240の間に配置された本体215の剛性低下を防止し、第1樹脂による接着力が減少することを防止することができる。
前記リセスR5、R6、R7、R8は、前記本体215の上面から下面方向に凹むように提供される。前記リセスR5、R6、R7、R8の深さは、前記各貫通ホールTH11、TH12、TH13、TH14の深さより小さく配置される。前記リセスR5、R6、R7、R8の深さは、前記本体215の厚さの40%以上、例えば40%〜60%の範囲を有することができる。前記リセスR5、R6、R7、R8の深さが前記範囲より小さいと、第1樹脂261の量が減り発光素子251、253を支持する支持力の改善が微小となる。
前記リセスR5、R6、R7、R8の深さは、前記第1樹脂261の接着力を考慮して決定することができる。また、前記リセスR5、R6、R7、R8が深さは、前記本体215の安定した強度を考慮したり及び/または前記発光素子251、253から放出される熱によって前記発光素子パッケージにクラック(crack)が発生しないように決定することができる。
前記リセスR5、R6、R7、R8は、前記各発光素子251、253の下に複数配置される。前記各発光素子251、253の下にリセスR5、R6、R7、R8がY方向に所定間隔D5離隔して配置される。ここで、相互異なる発光素子251、253の下に配置された第2及び第4リセスR6、R8の間の距離は、前記発光素子251、253の間の間隔G1より小さい。
前記リセスR5、R6、R7、R8の内側部は、前記各発光素子251、253と垂直方向または第3方向に重なって提供される。前記リセスR5、R6、R7、R8の外側部は、前記各発光素子251、253と垂直方向または第3方向に重ならなくてもよい。前記リセスR5、R6、R7、R8の内側部と外側部の比率は4:6〜6:4の比率を有することができる。
図22を参照すると、前記リセスR5、R6、R7、R8の外側部の長さB7は、前記リセスR5、R6、R7、R8の長さB5の40%〜60%の範囲を有することができる。このような前記リセスR5、R6、R7、R8の外側部を発光素子251、253の外側に突出させることで、発光素子251、253のセンター領域から離隔させて、前記発光素子251、253のセンター領域を介した光損失を減らすことができる。
図18及び図22のように、実施例に係る発光素子パッケージは、第1樹脂261を含むことができる。前記第1樹脂261は、前記本体215と前記発光素子251、253の間に配置される。前記第1樹脂261は、前記本体215の下面と前記発光素子251、253の下面の間に配置される。前記第1樹脂261は、前記発光素子251、253と垂直方向または第3方向に重なる。前記第1樹脂261は、前記発光素子251、253と前記本体215に接着される。前記第1樹脂261は、前記発光素子251、253の各ボンディング部51、52の間に配置される。前記第1リセスR1に配置された第1樹脂261は、第1、2ボンディング部51、52の間に配置され、前記第1発光素子251の下面と第1、2ボンディング部51、52に接触することができる。前記第2リセスR2に配置された第1樹脂261は、前記第2発光素子252の下面と第1、2ボンディング部51、52の間に配置され、前記第1、2ボンディング部51、52に接触することができる。前記第3リセスR3に配置された第1樹脂261は、前記第3発光素子253の下面と第1、2ボンディング部51、52の間に配置され、前記第1、2ボンディング部51、52に接触することができる。
前記リセスR5、R6、R7、R8は、各発光素子251、253の下に所定距離(D5<W3)離隔して配置されることで、第1樹脂261は前記複数のリセスR5、R6、R7、R8内に配置され、各発光素子251、253と本体215の間を接着させることができる。これによって、各発光素子251、253は、前記リセスR5、R6、R7、R8に結合された第1樹脂261により支持され、第1樹脂261に接着されて支持される。
例えば、前記リセスR5、R6、R7、R8の深さは、前記本体215のクラックフリー(crack free)を提供できる射出工程の厚さが考慮されたものである。実施例によれば、リセスR5、R6、R7、R8の深さと貫通ホールTH11、TH12、TH13、TH14の深さの比率は2〜10で提供される。例えば、貫通ホールTH11、TH12、TH13、TH14の深さが200μmに提供される場合、リセスR5、R6、R7、R8の深さは20μm〜100μmに提供される。
前記リセスR5、R6、R7、R8は、前記発光素子251、253の下部にアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。ここで、前記アンダーフィル(under fill)工程は、発光素子251、253を本体215に実装した後、前記第1樹脂261を前記発光素子251、253の下部に配置する工程であり、前記発光素子251、253を本体215に実装する工程で前記第1樹脂261を介して実装するために、前記第1樹脂261を前記リセスR5、R6、R7、R8に配置した後前記発光素子251、253を配置する工程である。前記リセスR5、R6、R7、R8は、前記発光素子251、253の下面と前記本体215の上面の間に前記第1樹脂261が十分に提供されるように所定深さ以上で提供される。また、前記リセスR5、R6、R7、R8は、前記本体215の安定した強度を提供するために所定深さで提供される。例えば、前記リセスR5、R6、R7、R8の深さは40μm以上、例えば40〜60μmの範囲で提供される。前記リセスR5、R6、R7、R8の幅は140μm以上、例えば140〜160μmの範囲で提供される。
前記第1樹脂261は、前記各リセスR5、R6、R7、R8に配置され、前記発光素子251、253と本体215の間の安定した固定力を提供することができる。前記第1樹脂261は、例えば前記本体215の上面に直接接触して配置される。前記第1樹脂261は、前記発光素子251、253の下部面に直接接触して配置される。
例えば、前記第1樹脂261は、エポキシ(epoxy)系の物質、シリコーン(silicone)系の物質、エポキシ系の物質とシリコーン系の物質を含むハイブリッド(hybrid)物質のうちの少なくとも1つを含むことができる。また、例えば前記第1樹脂261が反射機能を含む場合、前記第1樹脂261はホワイトシリコーン(white silicone)のような金属酸化物を含むことができる。前記第1樹脂261はモールディング部と異なる材質であるか、前記モールディング部に添加されえる不純物(例えば、蛍光体)の種類と異なる種類の不純物(例えば、金属酸化物)を含むことができる。前記第1樹脂261は接着剤からなることができる。前記第1樹脂261は反射性材質の接着剤からなることができる。
前記第1樹脂261は、前記発光素子251、253の下面に光が放出される場合、前記発光素子251、253と前記本体215の間で光拡散機能を提供することができる。前記発光素子251、253から前記発光素子251、253の下面に光が放出されるとき、前記第1樹脂261は光拡散機能を提供することで、前記発光素子パッケージの光抽出効率を改善することができる。また、前記第1樹脂261は、前記発光素子251、253から放出する光を反射することができる。前記第1樹脂261が反射機能を含む場合、前記第1樹脂261は、TiO、シリコーン、AlOのような金属酸化物または不純物を含む物質からなることができる。
前記第1樹脂261は、前記リセスR5、R6、R7、R8の外側部、例えば前記発光素子251、253の側面より外側に突出した部分に配置される。前記リセスR5、R6、R7、R8の外側部に前記第1樹脂261が配置された場合、モールディング部180との結合を強化させることができ、発光素子251、253の側面に露出する光を反射させることができる。
図18及び図23を参照すると、発光素子251の下に複数のリセスR5、R5aが本体215の上部に凹状に配置される。前記リセスR5、R5aのうち第1リセスR5は、第2方向への長さB5が第1方向の幅B6より大きく、第2リセスR5aは、第2方向への長さが第1方向の幅B62より小さい。これは第2リセスR5aと第1リセスR5の内側部は発光素子251と第3方向に重なり、外側部は発光素子251と第3方向に重なることなく外側に突出する。
前記第1、2リセスR5、R5aの間の距離D6は発光素子251の幅W3の50%以上離隔することができ、前記第1、2リセスR5、R5aには第1樹脂261が配置され、前記第1樹脂261は、本体215と発光素子251の間を接着させることができる。即ち、前記第1樹脂261は、ディスペンシング後発光素子251を圧搾させてボンディングする過程で拡散して第1、2リセスR5、R6に満たされる。
図24を参照すると、発光素子251の下に3つのリセスR1、R1d、R1eが配置され、3つのリセスR1、R1d、R1eは、少なくとも1つの長さB5が他の1つの長さより長く配置される。隣接したリセスR1、R1d、R1eの間の間隔B8は、前記長さB5より小さくてもよく大きくてもよいが、これに限定されるものではない。前記間隔B8は50μm以上、例えば50〜200μmの範囲で配置され、隣接した両リセスの結合による本体215の剛性低下を防止することができる。
前記3つのリセスR1、R1d、R1eのセンター側のリセスR1の大きさまたは面積は、他のリセスR1d、R1eの大きさまたは面積より小さく、この場合、発光素子251のセンター領域の下の本体215における光損失を減らすことができる。
図25を参照すると、発光素子の下に複数のリセスR7、R7aが配置され、前記リセスR7、R7aは、上部形状が楕円形状や円形状を有することができる。楕円形状のリセスR7、R7aは、本体215の上部に凹状に配置され、第2方向の長さB5が第1方向の幅より長く配置される。
図26を参照すると、発光素子251の下に3つのリセスR10、R10a、R10bが配置され、3つのリセスR10、R10a、R10bは、少なくとも1つの長さB5が他の1つの長さより長く配置される。隣接したリセスR10、R10a、R10bの間の間隔は、前記長さB5より小さくてもよく大きくてもよく、隣接した両リセスの結合による本体215の剛性低下を防止することができる。
前記3つのリセスR10、R10a、R10bのセンター側のリセスR10の大きさまたは面積は他のリセスR10a、R10bの大きさまたは面積より小さく、この場合、発光素子251のセンター領域の下の本体215における光損失を減らすことができる。
図27は第3実施例に係る発光素子パッケージの平面図の例である。第3実施例の説明において、上記に開示された構成と同じ構成は選択的に適用することができ、同じ部分に対しては上記説明を参照することにする。
図27を参照すると、実施例に係る半導体素子パッケージまたは発光素子パッケージは、相互離隔した複数のフレーム320、322、324、326、340、前記複数のフレーム320、322、324、326、340の間を支持する本体315、前記複数のフレーム320、322、324、326、340の上に配置された複数の半導体素子または複数の発光素子351、352、353、354を含む。実施例に係る複数の発光素子351、352、353、354は、個別的に駆動されるように配置されるか、直列または並列で駆動されるように連結される。
例えば、前記発光素子351、352、353、354は、前記複数のフレーム320、322、324、326、340によって直列に連結される。このような発光素子パッケージは発光素子351、352、353、354の連結個数に応じた駆動電圧を変更したり転換させることができる。前記複数の発光素子351、352、353、354の少なくとも1つまたは全ては、1つまたは複数の発光セルを含むことができる。前記発光セルは、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のうちの少なくとも1つを含むことができる。前記複数の発光セルは、1つの発光素子内で相互直列に連結される。これによって、前記各発光素子351、352、353、354は、1つまたは複数の発光セルを有することができ、1つの発光素子にn(nは1以上)個の発光セルが配置された場合、n倍の駆動電圧で駆動される。例えば、1つの発光セルの駆動電圧が3Vであり、2つの発光セルが1つの発光素子に配置された場合、各発光素子は6Vの駆動電圧で駆動される。または1つの発光セルの駆動電圧が3Vであり、3つの発光セルが1つの発光素子に配置された場合、各発光素子は9Vの駆動電圧で駆動される。前記発光素子351、352、353、354のいずれか1つに配置された発光セルの個数は、3つ以上、例えば4つ以上有することができる。これによって、発光素子パッケージの駆動電圧は、発光素子が直列に連結された場合、全体発光素子の個数、全体発光セルの個数と駆動電圧の積で求めることができる。
発光素子パッケージは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。発光素子パッケージにおいて、第1方向の長さは2.5mm以上、例えば2.5〜7mmの範囲を有することができる。前記第2方向の長さは、前記第1方向と同一であるかより大きい。発光素子パッケージの厚さは、前記第1、2方向の長さより小さい。
パッケージ本体310Aは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。前記第1方向はX方向であり、前記第2方向はX方向と直交するY方向であり、第3方向はX、Y方向と直交するZ方向であるが、これに限定されるものではない。前記パッケージ本体310AはX方向の長さがY方向の長さと同一であってもよく異なってもよい。
前記パッケージ本体310Aは、相互反対側に配置された第1及び第2側部S1、S2と、相互反対側に配置された第3及び第4側部S1、S2を含むことができる。前記第1及び第2側部S1、S2は、Y方向に長い長さを有し、第3及び第4側部S3、S4の両端部に連結される。前記第1〜第4側部S1、S2、S3、S4は、本体315の底面に対して垂直または傾斜した面で形成される。
前記パッケージ本体310Aは、本体315と連結される。前記本体315は、前記フレーム320、322、324、326、340の間に配置される。前記本体315は、前記パッケージ本体310Aと一体形成されてもよく、別途形成されてもよい。前記本体315は、前記フレーム320、322、324、326、340に結合されて前記フレーム320、322、324、326、340を支持することができる。前記パッケージ本体310Aと前記本体315は、同じ材質からなってもよく、異なる材質からなってもよい。
前記パッケージ本体310Aは、前記本体315の上に配置され、前記発光素子351、352、353、354の周りをカバーすることができる。前記パッケージ本体310Aは、内部にキャビティ312を有することができ、前記キャビティ312の側面311は、前記発光素子320、322、324、326、340の周りに配置される。前記キャビティ312は、上部または光出射領域が開放され、前記発光素子351、352、353、354の周りで光を反射させることができる。
前記パッケージ本体310Aは、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。前記キャビティ312は、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。
第1フレーム320の第1延長部323は、パッケージ本体310Aの第1側部S1に延長され、第5フレーム340の第2延長部343は、パッケージ本体310Aの第2側部S2に延長される。前記第1フレーム320と第5フレーム340には1つの貫通ホールTH21、TH28が配置され、第1及び第5フレーム420、440の間に配置された第2〜第4フレーム422、424、426のそれぞれには、複数の貫通ホール、例えば第2及び第3貫通ホールTH22、TH23、第4及び第5貫通ホールTH24、TH25、及び第6及び第7貫通ホールTH26、TH27が配置される。
第1発光素子351は、第1フレーム320と第2フレーム322の上に配置され、第1発光素子351の第1、2ボンディング部51、52は、第1フレーム320と第2フレーム322の上に配置されて電気的に連結される。前記第1フレーム320の第1貫通ホールTH21と、第2フレーム322の第2貫通ホールTH22には、図3に開示された導電層321が形成される。前記第1、2貫通ホールTH21、TH22に配置された導電層は、第1発光素子251の第1、2ボンディング部51、52に接触して電気的に連結される。
第2発光素子352は第2フレーム322と第3フレーム324の上に配置され、第2発光素子352の第1、2ボンディング部51、52は第2フレーム322と第3フレーム324の上に配置されて電気的に連結される。前記第2フレーム322の第3貫通ホールTH23と、第3フレーム324の第4貫通ホールTH24には、図3に図示された導電層321が形成される。前記第3、4貫通ホールTH23、TH24に配置された導電層は、第2発光素子352の第1、2ボンディング部51、52に接触して電気的に連結される。
第3発光素子353は、第3フレーム324と第4フレーム326の上に配置され、第3発光素子353の第1、2ボンディング部51、52は、第3フレーム324と第4フレーム326の上に配置されて電気的に連結される。前記第3フレーム324の第5貫通ホールTH25と、第4フレーム326の第6貫通ホールTH26には、図3に図示された導電層321が形成される。前記第5、6貫通ホールTH25、TH26に配置された導電層は第3発光素子353の第1、2ボンディング部51、52に接触して電気的に連結される。
第4発光素子354は第4フレーム324と第5フレーム340の上に配置され、第4発光素子354の第1、2ボンディング部51、52は第4フレーム324と第5フレーム340の上に配置されて電気的に連結される。前記第4フレーム324の第7貫通ホールTH26と、第5フレーム340の第8貫通ホールTH28には、図3に図示された導電層321が形成される。前記第7、8貫通ホールTH27、TH28に配置された導電層は第4発光素子354の第1、2ボンディング部51、52に接触して電気的に連結される。
前記各フレーム320、322、324、326、340と前記各ボンディング部51、52は、金属間化合物層によって結合される。前記金属間化合物は、CuxSny、AgxSny、AuxSnyのうちの少なくとも1つを含むことができ、前記xは0<x<1、y=1‐x、x>yの条件を満足する。
前記発光素子351、352、353、354のボンディング部51、52は、前記導電層(図3の321)を構成する物質と前記導電層321を形成される過程または前記導電層321が提供された後熱処理過程で、前記導電層321と前記フレーム320、322、324、326、340の間に金属間化合物(IMC:intermetallic compound)層が形成される。前記導電層321は、Ag、Au、Pt、Sn、Cu等を含む群から選択された1つの物質またはその合金を含むことができるが、これに限定されるものではなく、前記導電層321として導電性機能を確保できる物質を用いることができる。例えば、前記導電層321は、導電性ペーストを利用して形成される。前記導電性ペーストは、ソルダペースト(solder paste)、銀ペースト(silver paste)等を含むことができ、相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。例えば、前記導電層321は、SAC(Sn‐Ag‐Cu)またはSAC系の物質を含むことができる。
例えば、前記導電層321をなす物質と前記フレーム320、322、324、326、340の金属間の結合によって合金層が形成される。これによって、前記導電層321と前記フレーム320、322、324、326、340が物理的及び電気的に安定するように結合される。前記導電層321、合金層及び前記フレームが物理的及び電気的に安定するように結合される。前記合金層がAgSn、CuSn、AuSn等を含む群から選択された少なくとも1つの金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は導電層321から提供され、第2物質は、前記ボンディング部51、52または前記フレーム320、322、324、326、340から提供される。
上述された金属間化合物層は、他のボンディング物質より高い溶融点を有することができる。また、前記金属間化合物層が形成される熱処理工程は、一般的なボンディング物質の溶融点より低い温度で行うことができる。よって、実施例に係る発光素子パッケージは、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
また、実施例に係る発光素子パッケージ及び発光素子パッケージの製造方法によれば、発光素子パッケージを製造する工程で、パッケージ本体310Aが高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体310Aが高温に露出して損傷したり変色が発生することを防止することができる。これによって、本体315を構成する物質に対する選択幅が広くなる。実施例によれば、前記本体315は、セラミック等の高価な物質だけでなく、相対的に安価な樹脂物質を利用して提供することもできる。
前記本体315には、リセスRa、Rbを含むことができる。前記リセスRa、Rbは、前記本体315の上部に提供される。前記リセスRa、Rbは、各発光素子351、352、353、354の下部領域で相互離隔する。前記リセスRa、Rbは、キャビティ312の底面と垂直方向または第3方向に重なる。前記リセスRa、Rbは、前記キャビティ312の底面に配置される。
前記リセスRa、Rbは、各発光素子351、352、353、354の下部に対向するように配置された貫通ホールTH21、TH22、TH23、TH24、TH25、TH26、TH27、TH28の間に配置される。前記第1、2リセスRa、Rbの間の間隔は、発光素子351、352、353、354の幅よりは小さい幅を有することができ、各リセスRa、Rbの長さは、各発光素子351、352、353、354の幅よりは小さい。このようなリセスRa、Rbの間の間隔、長さは、上記に開示された実施例の説明を選択的に適用することができる。
前記各発光素子351、352、353、354の下で複数のリセスRa、Rbが所定距離で離隔して配置されることで、前記各発光素子351、352、353、354のセンター側の下に配置された本体315の厚さが減少しなくなるので、前記本体315のリセスRa、Rbを介して漏洩する光損失を減らすことができる。これは発光素子351、352、353、354がフリップチップで搭載された場合、発光素子351、352、353、354の下部を介して光が透過してキャビティの底面方向に進行し、前記キャビティの底面方向に進行する光は、相対的に本体の厚さが薄い領域であるリセスRa、Rbを介して漏洩する。実施例は、前記リセスRa、Rbの大きさを減らして漏洩する光損失を減らすことができる。
前記リセスRa、Rbは、前記本体315の上面から下面方向に凹むように提供される。前記リセスRa、Rbの深さは、前記各貫通ホールTH21、TH22、TH23、TH24、TH25、TH26、TH27、TH28の深さより小さく配置される。前記リセスRa、Rbの深さは、前記本体315の厚さの40%以上、例えば40%〜60%の範囲を有することができる。前記リセスRa、Rbの深さが前記範囲より小さいと、第1樹脂(図12の160)の量が減り発光素子351、352、353、354を支持する支持力の改善が微小となる。
前記リセスRa、Rbの深さは、前記第1樹脂(図12の160)の接着力を考慮して決定することができる。また、前記リセスRa、Rbが深さは、前記本体315の安定した強度を考慮したり及び/または前記発光素子351、352、353、354から放出される熱によって前記発光素子パッケージにクラック(crack)が発生しないように決定することができる。
前記リセスRa、Rbの内側部は、前記各発光素子351、352、353、354と垂直方向または第3方向に重なって提供される。前記リセスRa、Rbの外側部は、前記各発光素子351、352、353、354と垂直方向または第3方向に重ならなくてもよい。前記リセスRa、Rbの内側部と外側部の比率は4:6〜6:4の比率を有することができる。前記リセスRa、Rbの外側部の長さは、前記リセスRa、Rbの長さの40%〜60%の範囲を有することができる。このような前記リセスRa、Rbの外側部を発光素子351、352、353、354の外側に突出させることで、発光素子351、352、353、354のセンター領域から離隔させて、前記発光素子351、352、353、354のセンター領域を介した光損失を減らすことができる。
実施例に係る発光素子パッケージは、第1樹脂(図12の160)を含むことができる。前記第1樹脂は、前記本体315と前記発光素子351、352、353、354の間に配置され、前記リセスRa、Rbに配置される。前記第1樹脂は、前記本体315の下面と前記発光素子351、352、353、354の下面の間に配置されて相互接着させることができる。前記第1樹脂に対する詳細な構成は、上記説明を参照することにする。
前記リセスRa、Rbは、前記発光素子351、352、353、354の下部にアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。ここで、前記アンダーフィル(under fill)工程は、発光素子351、352、353、354を本体315に実装した後、前記第1樹脂を前記発光素子351、352、353、354の下部に配置する工程であり、前記発光素子351、352、353、354を本体315に実装する工程で前記第1樹脂を介して実装するために、前記第1樹脂を前記リセスRa、Rbに配置した後前記発光素子351、352、353、354を配置する工程である。前記リセスRa、Rbは、前記発光素子351、352、353、354の下面と前記本体315の上面の間に前記第1樹脂が十分に提供されるように所定深さ以上で提供される。また、前記リセスRa、Rbは、前記本体315の安定した強度を提供するために所定深さで提供される。例えば、前記リセスRa、Rbの深さは40μm以上、例えば40〜60μmの範囲で提供される。前記リセスRa、Rbの幅は140μm以上、例えば140〜160μmの範囲で提供される。
前記第1樹脂は、前記リセスRa、Rbの外側部、例えば前記発光素子351、352、353、354の側面より外側に突出した部分に配置される。前記リセスRa、Rbの外側部に前記第1樹脂が配置された場合、モールディング部との結合を強化させることができ、発光素子351、352、353、354の側面に露出する光を反射させることができる。
図28aは第4実施例に係る発光素子パッケージの平面図の例である。第4実施例の説明において、上記に開示された実施例の構成と同じ部分は、上記説明を参照することにし、選択的に適用することができる。
図28aを参照すると、実施例に係る半導体素子パッケージまたは発光素子パッケージは、相互離隔した複数のフレーム420、440、前記複数のフレーム420、440の間を支持する本体415、前記複数のフレーム420、440の上に配置された複数の半導体素子または複数の発光素子451、452、453を含む。実施例に係る複数の発光素子451、452、453は、並列で駆動されるように連結される。前記複数の発光素子451、452、453の少なくとも1つまたは全ては、1つまたは複数の発光セルを含むことができる。前記発光セルは、n‐p接合、p‐n接合、n‐p‐n接合、p‐n‐p接合のうちの少なくとも1つを含むことができる。前記複数の発光セルは、1つの発光素子内で相互直列に連結される。これによって、前記各発光素子451、452、453は、1つまたは複数の発光セルを有することができ、1つの発光素子にn(nは1以上)個の発光セルが配置された場合、n倍の駆動電圧で駆動される。例えば、1つの発光セルの駆動電圧が3Vであり、2つの発光セルが1つの発光素子に配置された場合、各発光素子は6Vの駆動電圧で駆動される。または1つの発光セルの駆動電圧が3Vであり、3つの発光セルが1つの発光素子に配置された場合、各発光素子は9Vの駆動電圧で駆動される。前記発光素子451、452、453のいずれか1つに配置された発光セルの個数は、3つ以上、例えば4つ以上有することができる。これによって、発光素子パッケージの駆動電圧は発光素子が直列に連結された場合、全体発光素子の個数、全体発光セルの個数と駆動電圧の積で求めることができる。
発光素子パッケージは、第1方向の長さX1と第2方向の長さY1が同一であってもよく異なってもよい。発光素子パッケージにおいて、第1方向の長さは2.5mm以上、例えば2.5〜7mmの範囲を有することができる。前記第2方向の長さは、前記第1方向と同一であるかより大きい。発光素子パッケージの厚さは、前記第1、2方向の長さより小さい。
パッケージ本体410Aは、第1方向の長さと第2方向の長さが同一であってもよく異なってもよい。前記第1方向はX方向であり、前記第2方向はX方向と直交するY方向であり、第3方向はX、Y方向と直交するZ方向であるが、これに限定されるものではない。前記パッケージ本体410AはX方向の長さがY方向の長さと同一であってもよく異なってもよい。
前記パッケージ本体410Aは、相互反対側に配置された第1及び第2側部S1、S2と、相互反対側に配置された第3及び第4側部S1、S2を含むことができる。前記第1及び第2側部S1、S2は、Y方向に長い長さを有し、第3及び第4側部S3、S4の両端部に連結される。前記第1〜第4側部S1、S2、S3、S4は、本体415の底面に対して垂直または傾斜した面で形成される。
前記パッケージ本体410Aは、本体415と連結される。前記本体415は、前記フレーム420、440の間に配置される。前記本体415は、前記パッケージ本体410Aと一体形成されてもよく、別途形成されてもよい。前記本体415は、前記フレーム420、440に結合されて前記フレーム420、440を支持することができる。前記パッケージ本体410Aと前記本体415は、同じ材質からなってもよく、異なる材質からなってもよい。
前記パッケージ本体410Aは、前記本体415の上に配置され、前記発光素子451、452、453の周りをカバーすることができる。前記パッケージ本体410Aは、内部にキャビティ412を有することができ、前記キャビティ412の側面411は、前記発光素子420、440の周りに配置される。前記キャビティ412は、上部または光出射領域が開放され、前記発光素子451、452、453の周りで光を反射させることができる。
前記パッケージ本体410Aは、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。前記キャビティ312は、上方から見た形状が多角形状、円形状または楕円形状を有することができ、前記多角形状は、矩形または正方形を含むことができる。
第1フレーム420の第1延長部423は、パッケージ本体410Aの第1側部S1に延長され、第2フレーム440の第2延長部443は、パッケージ本体410Aの第2側部S2に延長される。
前記第1フレーム420及び第2フレーム440には、上部リセスR51が配置され、前記上部リセスR51は、前記発光素子451、452、453の外縁部周りに配置される。前記上部リセスR51の上には樹脂部が配置され、発光素子451、452、453の側方向に漏洩する光を反射させることができる。
第1〜第4発光素子451、452、453は、第1フレーム420と第2フレーム440の上に配置され、第1、2、3発光素子451、452、453の第1、2ボンディング部51、52は、第1フレーム420と第2フレーム422の上に配置されて電気的に連結される。前記第1フレーム420の第1貫通ホールTH41は複数個が各発光素子451、452、453のボンディング部51、52の下に配置され、前記第2フレーム440の第2貫通ホールTH42は複数個が各発光素子451、452、453のボンディング部51、52の下に配置される。前記第1及び第2貫通ホールTH41、TH42には、図3に開示された導電層421が形成される。前記第1、2貫通ホールTH41、TH42に配置された導電層は、第1発光素子251の第1、2ボンディング部51、52に接触して電気的に連結される。
前記各フレーム420、440と前記各ボンディング部51、52は、金属間化合物層によって結合される。前記金属間化合物は、CuxSny、AgxSny、AuxSnyのうちの少なくとも1つを含むことができ、前記xは0<x<1、y=1‐x、x>yの条件を満足する。
前記発光素子451、452、453のボンディング部51、52は、前記導電層(図3の321)を構成する物質と前記導電層421を形成される過程または前記導電層421が提供された後熱処理過程で、前記導電層421と前記フレーム420、440の間に金属間化合物(IMC:intermetallic compound)層が形成される。前記導電層421は、Ag、Au、Pt、Sn、Cu等を含む群から選択された1つの物質またはその合金を含むことができるが、これに限定されるものではなく、前記導電層421で導電性機能を確保できる物質を用いることができる。例えば、前記導電層421は、導電性ペーストを利用して形成される。前記導電性ペーストは、ソルダペースト(solder paste)、銀ペースト(silver paste)等を含むことができ、相互異なる物質で構成される多層または合金で構成された多層または単層からなることができる。例えば、前記導電層421は、SAC(Sn‐Ag‐Cu)またはSAC系の物質を含むことができる。
例えば、前記導電層421をなす物質と前記フレーム420、440の金属間の結合によって合金層が形成される。これによって、前記導電層421と前記フレーム420、440が物理的及び電気的に安定するように結合される。前記導電層421、合金層及び前記フレームが物理的及び電気的に安定するように結合される。前記合金層がAgSn、CuSn、AuSn等を含む群から選択された少なくとも1つの金属間化合物層を含むことができる。前記金属間化合物層は、第1物質と第2物質の結合で形成され、第1物質は導電層421から提供され、第2物質は、前記ボンディング部51、52または前記フレーム420、440から提供される。
上述された金属間化合物層は、他のボンディング物質より高い溶融点を有することができる。また、前記金属間化合物層が形成される熱処理工程は、一般的なボンディング物質の溶融点より低い温度で行うことができる。よって、実施例に係る発光素子パッケージは、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
また、実施例に係る発光素子パッケージ及び発光素子パッケージの製造方法によれば、発光素子パッケージを製造する工程で、パッケージ本体410Aが高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体410Aが高温に露出して損傷したり変色が発生することを防止することができる。これによって、本体415を構成する物質に対する選択幅が広くなる。実施例によれば、前記本体415は、セラミック等の高価な物質だけでなく、相対的に安価な樹脂物質を利用して提供することもできる。
前記本体415には、リセスRa、Rcを含むことができる。前記リセスRa、Rcは、前記本体415の上部に提供される。前記リセスRa、Rcは、各発光素子451、452、453の下部領域で相互離隔する。前記リセスRa、Rcは、キャビティ412の底面と垂直方向または第3方向に重なる。前記リセスRa、Rcは、前記キャビティ412の底面に配置される。
前記リセスRa、Rcは、各発光素子451、452、453の下部に対向するように配置された貫通ホールTH41、TH42の間に配置される。前記第1、2リセスRa、Rcの間の間隔は、発光素子451、452、453の幅よりは小さい幅を有することができ、各リセスRa、Rcの長さは、各発光素子451、452、453の幅よりは小さい。このようなリセスRa、Rcの間の間隔、長さは、上記に開示された実施例の説明を選択的に適用することができる。
前記各発光素子451、452、453の下で複数のリセスRa、Rcが所定距離で離隔して配置されることで、前記各発光素子451、452、453のセンター側の下に配置された本体415の厚さが減少しなくなるので、前記本体415のリセスRa、Rcを介して漏洩する光損失を減らすことができる。これは発光素子451、452、453がフリップチップで搭載された場合、発光素子451、452、453の下部を介して光が透過してキャビティの底面方向に進行し、前記キャビティの底面方向に進行する光は、相対的に本体の厚さが薄い領域であるリセスRa、Rcを介して漏洩する。実施例は、前記リセスRa、Rcの大きさを減らして漏洩する光損失を減らすことができる。
前記リセスRa、Rcは、前記本体415の上面から下面方向に凹むように提供される。前記リセスRa、Rcの深さは、前記各貫通ホールTH41、TH42の深さより小さく配置される。前記リセスRa、Rcの深さは、前記本体415の厚さの40%以上、例えば40%〜60%の範囲を有することができる。前記リセスRa、Rcの深さが前記範囲より小さいと、第1樹脂(図12の160)の量が減り発光素子451、452、453を支持する支持力の改善が微小となる。
前記リセスRa、Rcの深さは、前記第1樹脂(図12の160)の接着力を考慮して決定することができる。また、前記リセスRa、Rcが深さは、前記本体415の安定した強度を考慮したり及び/または前記発光素子451、452、453から放出される熱によって前記発光素子パッケージにクラック(crack)が発生しないように決定することができる。
前記リセスRa、Rcの内側部は、前記各発光素子451、452、453と垂直方向または第3方向に重なって提供される。前記リセスRa、Rcの外側部は、前記各発光素子451、452、453と垂直方向または第3方向に重ならなくてもよい。前記リセスRa、Rcの内側部と外側部の比率は4:6〜6:4の比率を有することができる。前記リセスRa、Rcの外側部の長さは、前記リセスRa、Rcの長さの40%〜60%の範囲を有することができる。このような前記リセスRa、Rcの外側部を発光素子451、452、453の外側に突出させることで、発光素子451、452、453のセンター領域から離隔させて、前記発光素子451、452、453のセンター領域を介した光損失を減らすことができる。
実施例に係る発光素子パッケージは、第1樹脂(図12の160)を含むことができる。前記第1樹脂は、前記本体415と前記発光素子451、452、453の間に配置され、前記リセスRa、Rcに配置される。前記第1樹脂は、前記本体415の下面と前記発光素子451、452、453の下面の間に配置されて相互接着させることができる。前記第1樹脂に対する詳細な構成は、上記説明を参照することにする。
前記リセスRa、Rcは、前記発光素子451、452、453の下部にアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。ここで、前記アンダーフィル(under fill)工程は、発光素子451、452、453を本体415に実装した後、前記第1樹脂を前記発光素子451、452、453の下部に配置する工程であり、前記発光素子451、452、453を本体415に実装する工程で前記第1樹脂を介して実装するために、前記第1樹脂を前記リセスRa、Rcに配置した後前記発光素子451、452、453を配置する工程である。前記リセスRa、Rcは、前記発光素子451、452、453の下面と前記本体415の上面の間に前記第1樹脂が十分に提供されるように所定深さ以上で提供される。また、前記リセスRa、Rcは、前記本体415の安定した強度を提供するために所定深さで提供される。例えば、前記リセスRa、Rcの深さは40μm以上、例えば40〜60μmの範囲で提供される。前記リセスRa、Rcの幅は140μm以上、例えば140〜160μmの範囲で提供される。
前記第1樹脂は、前記リセスRa、Rcの外側部、例えば前記発光素子451、452、453の側面より外側に突出した部分に配置される。前記リセスRa、Rcの外側部に前記第1樹脂が配置された場合、モールディング部との結合を強化させることができ、発光素子451、452、453の側面に露出する光を反射させることができる。
別の例として、図28aの本体の上にリセスがない構造で提供される。
別の例として、図28bを参照すると、本体415には、リセスRa、Rc、Rc1の少なくとも1つが異なる長さを有することができる。例えば、複数のリセスRa、Rc、Rc1の少なくとも1つ(Rc1)はより長さを有することができる。前記長さが長いリセスRc1は、短い長さを有するリセスRa、Rcの間に配置されるか、本体415のセンター領域に配置される。例えば、複数のリセスRa、Rc、Rc1の少なくとも1つ(Rc1)は、隣接した2つの発光素子451、452、452、453と少なくとも一部が重なる。前記複数のリセスRa、Rc、Rc1のうち相対的に長さが長いリセスが1つまたは2つ以上であってもよい。
第1発光素子451の下には、第1リセスRaが配置され、第3発光素子453の下には第2リセスRcが配置され、第1及び第2発光素子451、452の下部領域と第2及び第3発光素子452、453の下部領域に第3リセスRc1が配置される。
前記第3リセスRc1の内側部は、第1発光素子451と第2発光素子452と一部が重なり、外側部は、前記第1及び第2発光素子451、452の間の下部領域に連結される。前記第3リセスRc1の内側部は、第2発光素子452と第3発光素子453と一部が重なり、外側部は、前記第2及び第3発光素子452、453の間の下部領域に連結される。即ち、前記第3リセスRc1の長さは隣接した2つの発光素子の間の間隔より長く、各発光素子の幅または短辺の長さより長い。前記第3リセスRc1において、各発光素子451、452、453と重なる領域の長さは、各発光素子451、452、453の幅または短辺の長さより小さい。前記第3リセスRc1は、上方から見た形状が楕円形状、多角形状、または直線と曲線が混合した形状を含むことができる。前記第3リセスRc1において、各発光素子451、452、453と重なる領域の長さは、前記各発光素子451、452、453と重ならない領域の長さより小さい。前記リセスRa、Rc、Rc1には、実施例に係る第1樹脂が配置され、前記第1樹脂は、本体415と各発光素子451、452、453の下面を接着させることができる。
上記のように、第3リセスRc1を相対的に長い長さで配置することで、第1樹脂のディスペンシング工程を減らすことができ、第3リセスRc1の上に配置された第1樹脂が2つの発光素子を支持することができ、第1樹脂の支持力が改善される。本発明は、相対的に長さが長いリセスを有する本体は、上記に開示された実施例に選択的に適用することができる。また、前記リセスの幅は、上記に開示された実施例の構成を適用することができる。
図29は図5の発光素子パッケージが回路基板に配置された光源装置または光源モジュールの例である。一例として、第1実施例の発光素子パッケージを有する光源装置の例で説明することにし、上記に開示された説明及び図面を参照して後述することにする。
図6及び図29を参照すると、実施例に係る光源モジュールは、回路基板501の上に、1つまたは複数の発光素子パッケージ100が配置される。
前記回路基板501は、パッド521、523、524、525を有する基板部材を含むことができる。前記回路基板501に前記発光素子151、152、153の駆動を制御する電源供給回路が提供される。発光素子パッケージ100の各フレーム120、130、135、140は、回路基板501の各パッド521、523、524、525とボンディング層531に連結される。これによって、発光素子パッケージ100の発光素子151、152、153は、回路基板501の各パッド521、523、524、525から電源が供給される。前記回路基板201の各パッド521、523、524、525は、例えばTi、Cu、Ni、Au、Cr、Ta、Pt、Sn、Ag、P、Fe、Sn、Zn、Alを含む群から選択された少なくとも1つの物質またはその合金を含むことができる。
前記回路基板501の各パッド521、523、524、525は、前記フレーム120、130、135、140及び前記各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6と重なるように配置される。前記各パッド521、523、524、525と前記フレーム120、130、135、140の間は、ボンディング層531が提供される。前記ボンディング層531は、前記フレーム120、130、135、140及び/または各貫通ホールTH1、TH2、TH3、TH4、TH5、TH6の導電層321に連結される。
実施例に係る発光素子パッケージによれば、発光素子151、152、153のボンディング部51、52は、フレーム120、130、135、140の貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に配置された導電層321を介して駆動電源が供給される。そして、貫通ホールTH1、TH2、TH3、TH4、TH5、TH6に配置された導電層321の溶融点が、一般的なボンディング物質の溶融点より高い値を有するように選択される。実施例に係る発光素子パッケージは、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。実施例に係る発光素子パッケージによれば、発光素子パッケージを製造する工程で、パッケージ本体110及び本体115が高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体110及び本体115が高温に露出して損傷したり変色が発生することを防止することができる。
実施例に係る発光素子パッケージ100は、サブマウントまたは回路基板等に実装されて供給されてもよい。ところで、従来、発光素子パッケージがサブマウントまたは回路基板等に実装される際に、リフロー(reflow)等の高温工程が適用される。このとき、リフロー工程で、発光素子パッケージに提供されたフレームと発光素子の間のボンディング領域で再溶解(re‐melting)現象が発生して電気的連結及び物理的結合の安定性が弱まることがあり、これによって前記発光素子の位置が変わり、前記発光素子パッケージの光学的、電気的特性及び信頼性が低下することがある。しかし、実施例に係る発光素子パッケージによれば、実施例に係る発光素子の第1ボンディング部は、貫通ホールに配置された導電層を介して駆動電源が供給される。そして、貫通ホールに配置された導電層の溶融点が、一般的なボンディング物質の溶融点より高い値を有するように選択される。よって、実施例に係る発光素子パッケージ100は、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
図30は本発明の実施例に係る発光素子を示した平面図であり、図31は図30に図示された発光素子のF‐F線断面図である。
一方、理解し易いように、図30の図示において、第1ボンディング部1171と第2ボンディング部1172の下に配置されるが、前記第1ボンディング部1171に電気的に連結された第1サブ電極1141と前記第2ボンディング部1172に電気的に連結された第2サブ電極1142が見えられるように図示された。
実施例に係る発光素子1000は、図31のように、基板1105の上に配置された発光構造物1110を含むことができる。前記基板1105は、サファイア基板(AlO)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geを含む群から選択することができる。例えば、前記基板1105は、上部面に凹凸パターンが形成されたPSS(Patterned Sapphire Substrate)として提供される。
前記発光構造物1110は、第1導電型半導体層1111、活性層1112、第2導電型半導体層1113を含むことができる。前記活性層1112は、前記第1導電型半導体層1111と前記第2導電型半導体層1113の間に配置される。例えば、前記第1導電型半導体層1111の上に前記活性層1112が配置され、前記活性層1112の上に前記第2導電型半導体層1113が配置される。
実施例に係る発光素子1000は、透光性電極層1130を含むことができる。前記透光性電極層1130は、電流拡散を向上させて光出力を増加させることができる。例えば、前記透光性電極層1130は、金属、金属酸化物、金属窒化物を含む群から選択された少なくとも1つを含むことができる。前記透光性電極層1130は、透光性の物質を含むことができる。前記透光性電極層1130は、例えばITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO (indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh、Pdを含む群から選択された少なくとも1つを含むことができる。
実施例に係る発光素子1000は、反射層1160を含むことができる。前記反射層1160は、第1反射層1161、第2反射層1162、第3反射層1163を含むことができる。前記反射層1160は、前記透光性電極層1130の上に配置される。前記第2反射層1162は、前記透光性電極層1130を露出させる第1開口部h1を含むことができる。前記第2反射層1162は、前記透光性電極層1130の上に配置された複数の第1開口部h1を含むことができる。前記第1反射層1161は、前記第1導電型半導体層1111の上部面を露出させる複数の第2開口部h2を含むことができる。
前記第3反射層1163は、前記第1反射層1161と前記第2反射層1162の間に配置される。例えば、前記第3反射層1163は、前記第1反射層1161と連結される。また、前記第3反射層1163は、前記第2反射層1162と連結される。前記第3反射層1163は、前記第1反射層1161と前記第2反射層1162に物理的に直接接触して配置される。
実施例に係る前記反射層1160は、前記透光性電極層1130に提供された複数のコンタクトホールを介して前記第2導電型半導体層1113に接触することができる。前記反射層1160は、前記透光性電極層1130に提供された複数のコンタクトホールを介して前記第2導電型半導体層1113の上部面に物理的に接触する。
前記反射層1160は、絶縁性反射層として提供される。例えば、前記反射層1160は、DBR(Distributed Bragg Reflector)層として提供される。また、前記反射層1160は、ODR(Omni Directional Reflector)層として提供される。また、前記反射層1160は、DBR層とODR層が積層されて提供されてもよい。
実施例に係る発光素子1000は、第1サブ電極1141と第2サブ電極1142を含むことができる。前記第1サブ電極1141は、前記第2開口部h2の内部で、前記第1導電型半導体層1111と電気的に連結される。前記第1サブ電極1141は、前記第1導電型半導体層1111の上に配置される。例えば、実施例に係る発光素子1000によれば、前記第1サブ電極1141は、前記第2導電型半導体層1113、前記活性層1112を貫通して第1導電型半導体層1111の一部領域まで配置されるリセス内で、前記第1導電型半導体層1111の上面に配置される。
前記第1サブ電極1141は、前記第1反射層1161に提供された第2開口部h2を介して前記第1導電型半導体層1111の上面に電気的に連結される。前記第2開口部h2と前記リセスは垂直に重なり、例えば前記第1サブ電極1141は、複数のリセス領域で前記第1導電型半導体層1111の上面に直接接触することができる。
前記第2サブ電極1142は、前記第2導電型半導体層1113に電気的に連結される。前記第2サブ電極1142は、前記第2導電型半導体層1113の上に配置される。実施例によれば、前記第2サブ電極1142と前記第2導電型半導体層1113の間に前記透光性電極層1130が配置される。
前記第2サブ電極1142は、前記第2反射層1162に提供された第1開口部h1を介して前記第2導電型半導体層1113と電気的に連結される。例えば、前記第2サブ電極1142は、複数のP領域で前記透光性電極層1130を介して前記第2導電型半導体層1113に電気的に連結される。
前記第2サブ電極1142は、複数のP領域で前記第2反射層1162に提供された複数の第1開口部h1を介して前記透光性電極層1130の上面に直接接触することができる。実施例によれば、前記第1サブ電極1141と前記第2サブ電極1142は、相互極性を有することができ、相互離隔して配置される。
前記第1サブ電極1141と前記第2サブ電極1142は単層または多層構造で形成される。例えば、前記第1サブ電極1141と前記第2サブ電極1142は、オーミック電極からなることができる。例えば、前記第1サブ電極1141と前記第2サブ電極1142は、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hfの少なくとも1つまたはこれらのうち2つ以上の物質の合金からなることができる。図31で、領域R11、R12、R13は、各サブ電極の領域別の重なる領域を区分するために示したものである。
実施例に係る発光素子1000は、保護層1150を含むことができる。前記保護層1150は、前記第2サブ電極1142を露出させる複数の第3開口部h3を含むことができる。前記複数の第3開口部h3は、前記第2サブ電極1142に提供された複数のPB領域に対応して配置される。また、前記保護層1150は、前記第1サブ電極1141を露出させる複数の第4開口部h4を含むことができる。前記複数の第4開口部h4は、前記第1サブ電極1141に提供された複数のNB領域に対応して配置される。前記保護層1150は、前記反射層1160の上に配置される。前記保護層1150は、前記第1反射層1161、前記第2反射層1162、前記第3反射層1163の上に配置される。例えば、前記保護層1150は、絶縁物質からなることができる。例えば、前記保護層1150は、SixOy、SiOxNy、SixNy、AlxOyを含む群から選択された少なくとも1つの物質から形成される。
実施例に係る発光素子1000は、前記保護層1150の上に配置された第1ボンディング部1171と第2ボンディング部1172を含むことができる。前記第1ボンディング部1171は、前記第1反射層1161の上に配置される。また、前記第2ボンディング部1172は、前記第2反射層1162の上に配置される。前記第2ボンディング部1172は、前記第1ボンディング部1171と離隔して配置される。前記第1ボンディング部1171は、複数のNB領域で前記保護層1150に提供された複数の前記第4開口部h4を介して前記第1サブ電極1141の上部面に接触することができる。前記複数のNB領域は、前記第2開口部h2と垂直にずれるように配置される。前記複数のNB領域と前記第2開口部h2が相互垂直にずれる場合、前記第1ボンディング部1171に注入される電流が前記第1サブ電極1141の水平方向に均一に拡散し、これによって前記複数のNB領域で電流が均一に注入される。
また、前記第2ボンディング部1172は、複数のPB領域で前記保護層1150に提供された複数の前記第3開口部h3を介して前記第2サブ電極1142の上部面に接触することができる。前記複数のPB領域と前記複数の第1開口部h1が垂直に重ならないようにする場合、前記第2ボンディング部1172に注入される電流が前記第2サブ電極1142の水平方向に均一に拡散し、これによって前記複数のPB領域で電流が均一に注入される。複数の領域を介して電源が供給されるので、接触面積の増加及び接触領域の分散により電流分散効果が発生し、動作電圧が減少する長所がある。
これによって、前記第1反射層1161と前記第2反射層1162は、前記発光構造物1110の活性層1112から発光される光を反射させ、第1サブ電極1141と第2サブ電極1142で光吸収が発生することを最小化し、光度(Po)を向上させることができる。前記第1反射層1161と前記第2反射層1162は、屈折率が異なる物質が相互繰り返し配置されたDBR構造をなすことができる。例えば、前記第1反射層1161と前記第2反射層1162は、TiO、SiO、TaO、HfOの少なくとも1つ以上を含む単層または積層構造に配置される。また、別の実施例によれば、前記第1反射層1161と前記第2反射層1162は、ODR層として提供されてもよい。また別の実施例によれば、前記第1反射層1161と前記第2反射層1162は、DBR層とODR層が積層された一種のハイブリッド(hybrid)形態で提供されてもよい。
実施例に係る発光素子がフリップチップボンディング方式で実装されて発光素子パッケージとして具現される場合、前記発光構造物1110から提供される光は、前記基板1105を介して放出される。前記発光構造物1110から放出される光は、前記第1反射層1161と前記第2反射層1162で反射されて前記基板1105方向に放出される。
また、前記発光構造物1110から放出される光は、前記発光構造物1110の側面方向にも放出される。また、前記発光構造物1110から放出される光は、前記第1ボンディング部1171と前記第2ボンディング部1172が配置された面のうち、前記第1ボンディング部1171と前記第2ボンディング部1172が提供されなていない領域を介して外部に放出される。
これによって、実施例に係る発光素子1000は、前記発光構造物1110を囲んだ6面方向に光を放出することができ、光度を著しく向上させることができる。
一方、実施例に係る発光素子によれば、発光素子1000の上部方向から見たとき、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和は、前記第1ボンディング部1171と前記第2ボンディング部1172が配置された前記発光素子1000の上部面の全体面積の60%と同一またはより小さく提供される。
例えば、前記発光素子1000の上部面の全体面積は、前記発光構造物1110の第1導電型半導体層1111の下部面の横長及び縦長によって定義される面積に対応する。また、前記発光素子1000の上部面の全体面積は、前記基板1105の上部面または下部面の面積に対応する。
このように、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が、前記発光素子1000の全体面積の60%と同一またはより小さく提供されるようにすることで、前記第1ボンディング部1171と前記第2ボンディング部1172が配置された面に放出される光の量が増加する。これによって、実施例によれば、前記発光素子1000の6面方向に放出される光の量が多くなるので、光抽出効率が向上し光度(Po)が増加する。
また、前記発光素子1000の上部方向から見たとき、前記第1ボンディング部1171の面積と前記第2ボンディング部1172の面積の和は、前記発光素子1000の全体面積の30%と同一またはより大きく提供される。
このように、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が前記発光素子1000の全体面積の30%と同一またはより大きく提供されるようにすることで、前記第1ボンディング部1171と前記第2ボンディング部1172を通じて安定した実装が可能となり、前記発光素子1000の電気的特性を確保することができる。
実施例に係る発光素子1000は、光抽出効率及びボンディングの安定性確保を考慮して、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が前記発光素子1000の全体面積の30%以上60%以下となるように選択される。
即ち、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が前記発光素子1000の全体面積の30%〜100%以下である場合、前記発光素子1000の電気的特性を確保し、発光素子パッケージに実装されるボンディング力を確保して、安定した実装が可能となる。
また、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が前記発光素子1000の全体面積の0%以上60%以下である場合、前記第1ボンディング部1171と前記第2ボンディング部1172が配置された面に放出される光量が増加して、前記発光素子1000の光抽出効率が向上し、光度(Po)が増加する。
実施例では、前記発光素子1000の電気的特性と発光素子パッケージに実装されるボンディング力を確保し、光度を増加させるために、前記第1ボンディング部1171と前記第2ボンディング部1172の面積の和が前記発光素子1000の全体面積の30%以上〜60%以下となるように選択した。
また、実施例に係る発光素子1000によれば、前記第3反射層1163が前記第1ボンディング部1171と前記第2ボンディング部1172の間に配置される。例えば、前記第3反射層1163の前記発光素子1000の長軸方向にそった長さは、前記第1ボンディング部1171と前記第2ボンディング部1172の間の間隔に対応して配置される。また、前記第3反射層1163の面積は、例えば前記発光素子1000の上部面全体の10%以上25%以下となるように提供される。
前記第3反射層1163の面積が前記発光素子1000の上部面全体の10%以上であるとき、前記発光素子の下部に配置されるパッケージ本体が変色したり亀裂が発生することを防止でき、25%以下の場合、前記発光素子の6面から発光するようにする光抽出効率を確保するのに有利である。
また、別の実施例では、これに限定されるものではなく、前記光抽出効率をより大きく確保するために、前記第3反射層1163の面積を前記発光素子1000の上部面全体の0%以上10%未満となるように配置することができ、前記パッケージ本体に変色または亀裂の発生を防止する効果をより大きく確保するために、前記第3反射層1163の面積を前記発光素子1000の上部面全体の25%以上100%未満となるように配置することができる。
また、前記発光素子1000の長軸方向に配置された側面と隣接する前記第1ボンディング部1171または前記第2ボンディング部1172の間に提供された第2領域に前記発光構造物1110から生成された光が透過して放出される。
また、前記発光素子1000の短軸方向に配置された側面と隣接する前記第1ボンディング部1171または前記第2ボンディング部1172の間に提供された第3領域に前記発光構造物から生成された光が透過して放出される。
実施例によれば、前記第1反射層1161の大きさは、前記第1ボンディング部1171の大きさより数μm大きく提供される。例えば、前記第1反射層1161の面積は、前記第1ボンディング部1171の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第1反射層1161の一辺の長さは、前記第1ボンディング部1171の一辺の長さより、例えば4μm〜10μm程大きく提供される。
また、前記第2反射層1162の大きさは、前記第2ボンディング部1172の大きさより数μm大きく提供される。例えば、前記第2反射層1162の面積は、前記第2ボンディング部1172の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第2反射層1162の一辺の長さは、前記第2ボンディング部1172の一辺の長さより、例えば4μm〜10μm程大きく提供される。
実施例によれば、前記第1反射層1161と前記第2反射層1162によって、前記発光構造物1110から放出される光が前記第1ボンディング部1171と前記第2ボンディング部1172に入射することなく反射される。これによって、実施例によれば、前記発光構造物1110から生成されて放出される光が、前記第1ボンディング部1171と前記第2ボンディング部1172に入射して失われることを最小化することができる。
また、実施例に係る発光素子1000によれば、前記第3反射層1163が前記第1ボンディング部1171と前記第2ボンディング部1172の間に配置されるので、前記第1ボンディング部1171と前記第2ボンディング部1172の間に放出される光の量を調節することができる。
上述されたように、実施例に係る発光素子1000は、例えばフリップチップボンディング方式で実装されて発光素子パッケージ形態で提供される。このとき、発光素子1000が実装されるパッケージ本体が樹脂等から提供される場合、前記発光素子1000の下部領域で、前記発光素子1000から放出される短波長の強い光によってパッケージ本体が変色したり亀裂が発生することがある。
しかし、実施例に係る発光素子1000によれば、前記第1ボンディング部1171と前記第2ボンディング部1172が配置された領域の間から放出される光の量を調節できるので、前記発光素子1000の下部領域に配置されたパッケージ本体が変色したり亀裂が発生することを防止することができる。
実施例によれば、前記第1ボンディング部1171、前記第2ボンディング部1172、前記第3反射層1163が配置された前記発光素子1000の上部面の20%以上面積から前記発光構造物1110から生成された光が透過して放出される。
これによって、実施例によれば、前記発光素子1000の6面方向に放出される光の量が多くなるので、光抽出効率が向上し光度(Po)が増加する。また、前記発光素子1000の下部面に近接するように配置されたパッケージ本体が変色したり亀裂が発生することを防止することができる。
また、実施例に係る発光素子1000によれば、前記透光性電極層1130に、複数のコンタクトホールC1、C2、C3が提供される。前記透光性電極層1130に提供された複数のコンタクトホールC1、C2、C3を介して、前記第2導電型半導体層1113と前記反射層1160が接着される。前記反射層1160が前記第2導電型半導体層1113に直接接触できるようになることで、前記反射層1160が前記透光性電極層1130に接触する場合に比べて接着力が向上される。
前記反射層1160が前記透光性電極層1130にのみ直接接触する場合、前記反射層1160と前記透光性電極層1130の間の結合力または接着力が弱まることもある。例えば、絶縁層と金属層が結合される場合、物質間の結合力または接着力が弱まることもある。
例えば、前記反射層1160と前記透光性電極層1130の間の結合力または接着力が弱い場合、両層間に剥離が発生することがある。このように前記反射層1160と前記透光性電極層1130の間に剥離が発生すると、発光素子1000の特性が劣化し、また、発光素子1000の信頼性を確保できなくなる。
しかし、実施例によれば、前記反射層1160が前記第2導電型半導体層1113に直接接触できるので、前記反射層1160、前記透光性電極層1130、前記第2導電型半導体層1113の間の結合力及び接着力が安定的に提供される。
よって、実施例によれば、前記反射層1160と前記第2導電型半導体層1113の間の結合力が安定的に提供されるので、前記反射層1160が前記透光性電極層1130から剥離することを防止することができる。また、前記反射層1160と前記第2導電型半導体層1113の間の結合力が安定的に提供されるので、発光素子1000の信頼性を向上させることができる。
一方、上述されたように、前記透光性電極層1130に、複数のコンタクトホールC1、C2、C3が提供される。前記活性層1112から発光された光は、前記透光性電極層1130に提供された複数のコンタクトホールC1、C2、C3を介して前記反射層1160に入射して反射される。これによって、前記活性層1112から生成された光が前記透光性電極層1130に入射して失われることを減らすことができ、光抽出効率が向上される。これによって、実施例に係る発光素子1000によれば光度が向上される。
図32及び図33を参照して本発明の実施例に係る発光素子パッケージに適用されたフリップチップ発光素子の別の例を説明することにする。図32は本発明の実施例に係る発光素子パッケージに適用された発光素子の電極配置を説明する平面図であり、図33は図32に図示された発光素子のH‐H線断面図である。
図32及び図33の図示において、第1電極627と第2電極628の相対的な配置関係のみを概念的に図示した。前記第1電極627は、第1ボンディング部621と第1分岐電極625を含むことができる。前記第2電極628は、第2ボンディング部622と第2分岐電極626を含むことができる。
発光素子は、図33に示されたように、基板624の上に配置された発光構造物623を含むことができる。
前記基板624は、サファイア基板(AlO)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geを含む群から択することができる。例えば、前記基板624は、上部面に凹凸パターンが形成されたPSS(Patterned Sapphire Substrate)として提供される。
前記発光構造物623は、第1導電型半導体層623a、活性層623b、第2導電型半導体層623cを含むことができる。前記活性層623bは、前記第1導電型半導体層623aと前記第2導電型半導体層623cの間に配置される。例えば、前記第1導電型半導体層623aの上に前記活性層623bが配置され、前記活性層623bの上に前記第2導電型半導体層623cが配置される。
実施例によれば、前記第1導電型半導体層623aはn型半導体層として提供され、前記第2導電型半導体層623cはp型半導体層として提供される。勿論、別の実施例によれば、前記第1導電型半導体層623aがp型半導体層として提供され、前記第2導電型半導体層623cがn型半導体層として提供されてもよい。
発光素子は、第1電極627と第2電極628を含むことができる。前記第1電極627は、第1ボンディング部621と第1分岐電極625を含むことができる。前記第1電極627は、前記第2導電型半導体層623cに電気的に連結される。前記第1分岐電極625は、前記第1ボンディング部621から分岐されて配置される。前記第1分岐電極625は、前記第1ボンディング部621から分岐された複数の分岐電極を含むことができる。前記第2電極628は第2ボンディング部622と第2分岐電極626を含むことができる。前記第2電極628は、前記第1導電型半導体層623aに電気的に連結される。前記第2分岐電極626は、前記第2ボンディング部622から分岐されて配置される。前記第2分岐電極626は、前記第2ボンディング部622から分岐された複数の分岐電極を含むことができる。
前記第1分岐電極625と前記第2分岐電極626は、フィンガー(finger)形状で交互に配置される。前記第1分岐電極625と前記第2分岐電極626によって、前記第1ボンディング部621と前記第2ボンディング部622を介して供給される電源が前記発光構造物623全体に拡散される。
前記第1電極627と前記第2電極628は、単層または多層構造で形成される。例えば、前記第1電極627と前記第2電極628は、オーミック電極からなることができる。例えば、前記第1電極627と前記第2電極628は、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hfの少なくとも1つまたはこれらのうち2つ以上の物質の合金からなることができる。
一方、前記発光構造物623に保護層がさらに提供されてもよい。前記保護層は、前記発光構造物623の上面に提供される。また、前記保護層は、前記発光構造物623の側面に提供されてもよい。前記保護層は、前記第1ボンディング部621と前記第2ボンディング部622が露出するように提供される。また、前記保護層は、前記基板624の周り及び下面にも選択的に提供される。
たとえば、前記保護層は、絶縁物質からなることができる。例えば、前記保護層は、SixOy、SiOxNy、SixNy、AlxOyを含む群から選択された少なくとも1つの物質から形成される。
実施例に係る発光素子は、前記活性層623bから生成された光が発光素子の6面方向に発光することができる。前記活性層623bから生成された光が発光素子の上面、下面、4つの側面を介して6面方向に放出される。
参考で、図8及び図9を参照して説明された発光素子の上下の配置方向と図32及び図33に図示された発光素子の上下の配置方向は、相互反対に図示されている。実施例によれば、前記第1及び第2ボンディング部621、622の面積の和は、前記基板624の上面面積を基準に10%以下となるように提供される。実施例に係る発光素子パッケージによれば、発光素子から放出される発光面積を確保して光抽出効率を向上させるために、前記第1及び第2ボンディング部621、622の面積の和は、前記基板624の上面面積を基準に10%以下となるように設定される。
また、実施例によれば、前記第1及び第2ボンディング部621、622の面積の和は、前記基板624の上面面積を基準に0.7%以上となるように提供される。実施例に係る発光素子パッケージによれば、実装される発光素子に安定したボンディング力を提供するために、前記第1及び第2ボンディング部621、622の面積の和は、前記基板624の上面面積を基準に0.7%以上と設定される。
例えば、前記第1ボンディング部621の前記発光素子の長軸方向の幅は数十μmに提供される。前記第1ボンディング部621の幅は、例えば70μm〜90μmに提供される。また、前記第1ボンディング部621の面積は数千μmに提供される。
また、前記第2ボンディング部622の前記発光素子の長軸方向の幅は数十μmに提供される。前記第2ボンディング部622の幅は、例えば70μm〜90μmに提供される。また、前記第2ボンディング部622の面積は数千μmに提供される。このように、前記第1及び第2ボンディング部621、622の面積が小さく提供されることで、、前記発光素子の下面に透過する光の量が増大する。
前記図29〜図31の発光素子と、図32及び図33の発光素子は、1つの発光セルを有する構造として説明された。これは発光セルが前記発光構造物を含む場合、発光素子の駆動電圧は1つの発光セルにかかる電圧である。
図34〜図48は実施例に係る発光素子の例として、2つの発光セルを有する発光素子が開示され、図49は実施例に係る発光素子の例として、3つの発光セルを有する発光素子が開示される。以下の説明を参照することにする。
次に、図34及び図35を参照して本発明の実施例に係る発光素子パッケージに適用された発光素子のさらに別の例を説明することにする。図34は本発明の実施例に係る発光素子を示した平面図であり、図35は図34に図示された発光素子のG‐G線断面図である。
図34及び図35を参照して実施例に係る発光素子を説明することにおいて、上記に開示された説明内容と重なる事項に対しては、説明を省略することにする。
図34の図示において、第1ボンディング部2171と第2ボンディング部2172の下に配置されるが、前記第1ボンディング部2171に電気的に連結された第1電極2141と前記第2ボンディング部2172に電気的に連結された第2電極2142が見えられるように図示された。
発光素子2100は、図34及び図35に示されたように、基板2105の上に配置された第1発光構造物2110と第2発光構造物2120を含むことができる。
前記基板2105は、サファイア基板(AlO)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geを含む群から択することができる。例えば、前記基板2105は、上部面に凹凸パターンが形成されたPSS(Patterned Sapphire Substrate)として提供される。
前記第1発光構造物2110は、第1導電型の第1半導体層2111、第1活性層2112、第2導電型の第2半導体層2113を含むことができる。前記第1活性層2112は、前記第1半導体層2111と前記第2半導体層2113の間に配置される。例えば、前記第1半導体層2111の上に前記第1活性層2112が配置され、前記第1活性層2112の上に前記第2半導体層2113が配置される。
また、前記第2発光構造物2120は、第1導電型の第3半導体層2121、第2活性層2122、第2導電型の第4半導体層2123を含むことができる。前記第2活性層2122は、前記第3半導体層2121と前記第4半導体層2123の間に配置される。例えば、前記第3半導体層2121の上に前記第2活性層2122が配置され、前記第2活性層2122の上に前記第4半導体層2123が配置される。
実施例によれば、前記第1半導体層2111と前記第3半導体層2121はn型半導体層として提供され、前記第2半導体層2113と前記第4半導体層2123はp型半導体層として提供される。勿論、別の実施例によれば、前記第1半導体層2111と前記第3半導体層2121がp型半導体層として提供され、前記第2半導体層2113と前記第4半導体層2123がn型半導体層として提供されてもよい。
以下では説明の便宜上、前記第1半導体層2111と前記第3半導体層2121がn型半導体層として提供され、前記第2半導体層2113と前記第4半導体層2123がp型半導体層として提供された場合を基準に説明することにする。
また、以上の説明では、前記基板2105の上に前記第1半導体層2111と前記第3半導体層2121が接触して配置された場合を基準に説明された。しかし、前記第1半導体層2111と前記基板2105の間及び/または前記第3半導体層2121と前記基板2105の間にバッファ層がさらに配置されてもよい。例えば、バッファ層は、前記基板2105と前記第1及び第2発光構造物2110、2120の間の格子定数の差を減らして結晶性を向上させる機能を提供することができる。
前記第1及び第2発光構造物2110、2120は、化合物半導体からなることができる。前記第1及び第2発光構造物2110、2120は、例えばII族‐VI族またはIII族‐V族化合物半導体からなることができる。例えば、前記第1及び第2発光構造物2110、2120は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、リン(P)、ヒ素(As)、窒素(N)から選択された少なくとも2以上の元素を含んで提供される。
前記第1及び第3半導体層2111、2121は、例えばII族‐VI族化合物半導体またはIII族‐V族化合物半導体からなることができる。例えば、前記第1及び第3半導体層2111、2121は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。例えば前記第1及び第3半導体層2111、2121は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含む群から選択することができ、Si、Ge、Sn、Se、Te等を含む群から選択されたn型ドーパントがドーピングされてもよい。
前記第1及び第2活性層2112、2122は、例えばII族‐VI族化合物半導体またはIII族‐V族化合物半導体からなることができる。例えば、前記第1及び第2活性層2112、2122は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。例えば、前記第1及び第2活性層2112、2122は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含む群から択することができる。例えば、前記第1及び第2活性層2112、2122は多重井戸構造で提供され、複数の障壁層と複数の井戸層を含むことができる。
前記第2及び第4半導体層2113、2123は、例えばII族‐VI族化合物半導体またはIII族‐V族化合物半導体からなることができる。例えば、前記第2及び第4半導体層2113、2123は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。例えば前記第2及び第4半導体層2113、2123は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含む群から選択することができ、Mg、Zn、Ca、Sr、Ba等を含む群から選択されたp型ドーパントがドーピングされてもよい。
実施例に係る発光素子2100は、図35に示されたように、透光性電極層2230を含むことができる。前記透光性電極層2230は、前記第2及び第4半導体層2113、2123と前記透光性電極層2230の間の電流注入効率を向上させることができ、これによって発光素子2100の光出力を増加させることができる。また、前記透光性電極層2230は、前記活性層2122から放出される光を透過させることができる。これに対する効果は後述するようにし、前記透光性電極層2230の配置位置及び形状に対しては、実施例に係る発光素子の製造方法の説明でより詳しく説明することにする。
例えば、前記透光性電極層2230は、金属、金属酸化物、金属窒化物を含む群から選択された少なくとも1つを含むことができる。
前記透光性電極層2230は、例えばITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO (indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh、Pdを含む群から選択された少なくとも1つを含むことができる。
実施例に係る発光素子2100は、図34及び図35に示されたように、反射層2160を含むことができる。前記反射層2160は、第1反射層2161、第2反射層2162、第3反射層2163を含むことができる。前記反射層2160は、前記透光性電極層2230の上に配置される。
前記反射層2160が前記透光性電極層2230の上に配置されることで、前記活性層2123から放出される光が前記反射層2160で反射される。これによって、前記活性層2123から放出される光が、後述される第1電極2141、第2電極2142、連結電極2143に吸収されて失われることが防止され、前記発光素子2100の光抽出効率が改善される。
即ち、本実施例では、電気的特性を確保するために、前記透光性電極層2230と前記反射層2160を具備した。ただし、これに限定されるものではなく、別の実施例によれば、前記透光性電極層2230を配置せず前記反射層2160のみを具備し、電気的、光学的特性を両方とも確保するように構成する実施例を含むこともできる。
前記第1反射層2161は、前記第1発光構造物2110の上に配置される。前記第2反射層2162は、前記第2発光構造物2120の上に配置される。前記第3反射層2163は、前記第1反射層2161と前記第2反射層2162の間に配置される。前記第3反射層2163は、前記第1発光構造物2110と前記第2発光構造物2120の上に配置される。
例えば、前記第3反射層2163は、前記第1反射層2161と連結される。また、前記第3反射層2163は、前記第2反射層2162と連結される。前記第3反射層2163は、前記第1反射層2161と前記第2反射層2162に物理的に直接接触して配置される。前記第1〜第3反射層2161、2162、2163は、相互連結された1つの反射層として形成されてもよい。
前記第1反射層2161は複数の開口部を含むことができる。前記第1反射層2161は、前記基板2105の上面に垂直する方向である第1方向に貫通して提供された複数の第1開口部h1を含むことができる。また、前記第1反射層2161は、前記第1方向に貫通して提供された複数の第2開口部h2を含むことができる。
前記第2反射層2162は複数の開口部を含むことができる。前記第2反射層2162は、前記基板2105の上面に垂直する第1方向に貫通して提供された複数の第3開口部h3を含むことができる。また、前記第2反射層2162は、前記第1方向に貫通して提供された複数の第4開口部h4を含むことができる。
前記第3反射層2163は複数の開口部を含むことができる。前記第3反射層2163は、前記基板2105の上面に垂直する第1方向に貫通して提供された複数の第5a及び第5b開口部h5a、h5bを含むことができる。
また、前記第3反射層2163は、前記第1方向に貫通して提供された複数の第6a及び第6b開口部h6a、h6bを含むことができる。また、前記第3反射層2163は、前記第1方向に貫通して提供されたライン開口部Taを含むことができる。
前記ライン開口部Taは、前記第1方向に垂直する第2方向に延長されて配置される。前記ライン開口部Taは、第1発光構造物2110と第2発光構造物2120の間に配置され、前記第1及び第2発光構造物2110、2120を電気的に直列連結されるように、第1発光構造物2110の第1電極と第2発光構造物2120の第2電極が連結されるように配置される。
このとき、前記第1電極の面積が前記第2電極の面積より広いものが直列連結される構造では、電流拡散及び電流注入特性の側面で有利である。よって、前記ライン開口部Taは、第1発光構造物2110の第1電極と連結されて第2発光構造物2120に隣接した位置に配置され、前記ライン開口部Taと対向する第5b開口部h5bの面積より広く配置される。
例えば、前記第3反射層2163は、図35に示されたように、ライン開口部Taと第5b開口部h5bを含むことができる。前記ライン開口部Taは、前記第1半導体層2111の上面を露出させることができる。前記第5b開口部h5bは、前記第4半導体層2123の上に配置された前記透光性電極層2230の上面を露出させることができる。
実施例によれば、前記第5b開口部h5bの下に電流拡散層2220がさらに配置される。前記電流拡散層2220は、前記第4半導体層2123と前記透光性電極層2230の間に配置される。
実施例に係る前記反射層2160、前記透光性電極層2230、前記電流拡散層2220の配置位置及び形状に対しては、実施例に係る発光素子の製造方法の説明でより詳しく説明することにする。
前記反射層2160は、絶縁性反射層として提供される。例えば、前記反射層2160は、DBR(Distributed Bragg Reflector)層として提供される。また、前記反射層2160は、ODR(Omni Directional Reflector)層として提供される。また、前記反射層2160は、DBR層とODR層が積層されて提供されてもよい。
実施例に係る発光素子2100は、図34及び図35に示されたように、第1電極2141、第2電極2142、連結電極2143を含むことができる。
実施例によれば、前記第1電極2141と前記第2電極2142は相互離隔して配置される。前記連結電極2143は、前記第1電極2141と前記第2電極2142の間に配置される。
前記第1電極2141は、前記第1反射層2161の上に配置される。前記第1電極2141の一部領域は、前記第3反射層2163の上に配置される。
前記第1電極2141は、前記第2半導体層2113に電気的に連結される。前記第1電極2141は、前記複数の第1開口部h1を介して前記第2半導体層2113に電気的に連結される。前記第1電極2141は、前記第1発光構造物2110が提供された領域で前記複数の第1開口部h1の下に配置された透光性電極層2230に直接接触して配置される。前記第1電極2141は、前記第1発光構造物2110が提供された領域で前記複数の第1開口部h1によって露出した透光性電極層2230の上面に直接接触して配置される。
前記第2電極2142は、前記第2反射層2162の上に配置される。前記第2電極2142の一部領域は、前記第3反射層2163の上に配置される。
前記第2電極2142は、前記第3半導体層2121に電気的に連結される。前記第2電極2142は、前記複数の第4開口部h4を介して前記第3半導体層2121に電気的に連結される。前記第2電極2142は、前記第2発光構造物2120が提供された領域で前記複数の第4開口部h4の下に配置された前記第3半導体層2121に直接接触して配置される。前記第2電極2142は、前記第2発光構造物2120が提供された領域で前記複数の第4開口部h4によって露出した前記第3半導体層2121の上面に直接接触して配置される。
前記連結電極2143は、前記第3反射層2163の上に配置される。前記連結電極2143の一部領域は、前記第1反射層2161の上に配置される。前記連結電極2143の一部領域は、前記第2反射層2162の上に配置される。
前記連結電極2143は、前記第1半導体層2111及び前記第4半導体層2123と電気的に連結される。
前記連結電極2143は、前記第1半導体層2111の上に配置された第1部分2143a、前記第4半導体層2123の上に配置された第2部分2143b、及び前記第1部分2143aと前記第2部分2143bを連結する第3部分2143cを含むことができる。
前記連結電極2143は、前記第1発光構造物2110が提供された領域の上に配置された前記第1部分2143aを含むことができる。前記連結電極2143は、前記第2発光構造物2120が提供された領域の上に配置された第2部分2143bを含むことができる。前記連結電極2143は、前記第1発光構造物2110と前記第2発光構造物2120の境界領域の上に配置された前記第3部分2143cを含むことができる。
実施例によれば、前記第1部分2143aは、第1電極部2143aaと第2電極部2143abを含むことができる。
前記第1部分2143aは、前記複数の第2開口部h2、前記複数の第6a開口部h6a、前記ライン開口部Taを介して前記第1半導体層2111と電気的に連結される。
前記第1部分2143aの前記第2電極部2143abは、前記第1発光構造物2110が提供された領域で、前記複数の第2開口部h2を介して前記第1半導体層2111の上面に直接接触して提供される。
前記第1部分2143aの前記第1電極部2143aaは、前記第1発光構造物2110が提供された領域で、前記複数の第6a開口部h6aを介して前記第1半導体層2111の上面に直接接触して提供される。
また、前記第1部分2143aの前記第1電極部2143aaは、前記第1発光構造物2110が提供された領域で、前記ライン開口部Taを介して前記第1半導体層2111の上面に直接接触して提供される。
実施例によれば、前記第2部分2143bは第3電極部2143baと第4電極部2143bbを含むことができる。
前記第2部分2143bは、前記複数の第3開口部h3、前記複数の第5b開口部h5bを介して前記第4半導体層2123と電気的に連結される。
前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3を介して前記第4半導体層2123上面に接して提供される。
前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3の下に配置された透光性電極層2230に直接接触して配置される。
前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3によって露出した透光性電極層2230の上面に直接接触して配置される。
前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bを介して前記第4半導体層2123上面に接して提供される。
前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bの下に配置された透光性電極層2230に直接接触して配置される。
前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bによって露出した透光性電極層2230の上面に直接接触して配置される。
実施例によれば、前記連結電極2143の前記第3部分2143cは、前記第1発光構造物2110と前記第2発光構造物2120の間の境界領域の上に配置される。前記連結電極2143の前記第3部分2143cは、前記第1部分2143a及び前記第2部分2143bと電気的に連結される。
実施例に係る発光素子によれば、前記第1電極2141は、前記第2半導体層2113に電気的に連結される。前記第2電極2142は、前記第3半導体層2121に電気的に連結される。また、前記連結電極2143は、前記第1半導体層2111と前記第4半導体層2123に電気的に連結される。
これによって、実施例によれば、前記第1電極2141と前記第2電極2142に電源が供給されることで、前記第1電極2141、前記第2半導体層2113、前記第1半導体層2111、前記連結電極2143、前記第4半導体層2123、前記第3半導体層2121、前記第2電極2142が電気的に直列連結される。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供される。
前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記第1発光構造物2110が提供された領域で、前記第1電極部2143abが前記複数の第6a開口部h6aを介して前記第1半導体層2111の上面に直接接触した面積と前記第1電極部2143abが前記ライン開口部Taを介して前記第1半導体層2111の上面に直接接触した面積の和に対応する。
また、前記第3電極部2143baが前記第4半導体層2123と接する面積は、前記第2発光構造物2120が提供された領域で、前記第3電極部2143baが前記複数の第5b開口部h5bの下に配置された透光性電極層2230に直接接触した領域の面積に対応する。前記第3電極部2143baが前記第4半導体層2123と接する面積は、前記第2発光構造物2120が提供された領域で、前記第3電極部2143baが前記複数の第5b開口部h5bによって露出した透光性電極層2230の上面に直接接触した領域の面積に対応する。
例えば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記基板2105の下面面積の1.4%以上3.3%以下の大きさで提供される。また、前記第3電極部2143baが前記第4半導体層2123と接する面積は、前記基板2105の下面面積の0.7%以上3.0%以下の大きさで提供される。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記第3電極部2143baが前記第4半導体層2123と接する面積の例えば1.1倍〜2倍の範囲で提供される。
このように、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供されることで、キャリアが円滑に拡散し、動作電圧が上昇することが防止される。
前記第1電極2141、前記第2電極2142、前記連結電極2143は単層または多層構造で形成される。例えば、前記第1電極2141、前記第2電極2142、前記連結電極2143は、オーミック電極からなることができる。例えば、前記第1電極2141、前記第2電極2142、前記連結電極2143は、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hfの少なくとも1つまたはこれらのうち2つ以上の物質の合金からなることができる。
実施例に係る発光素子2100は、図35に示されたように、保護層2150を含むことができる。一方、理解し易いように、図34の図示において、前記保護層2150の下に配置された前記第1電極2141、前記第2電極2142、前記連結電極2143、前記反射層2160の配置関係が明確となるように、前記保護層2150の図示は省略されている。
前記保護層2150は、前記第1電極2141、前記第2電極2142、前記連結電極2143の上に配置される。
前記保護層2150は、前記反射層2160の上に配置される。前記保護層2150は、前記第1反射層2161、前記第2反射層2162、前記第3反射層2163の上に配置される。
前記保護層2150の配置位置及び形状に対しては、実施例に係る発光素子の製造方法の説明でより詳しく説明することにする。
例えば、前記保護層2150は、絶縁物質からなることができる。例えば、前記保護層2150は、SixOy、SiOxNy、SixNy、AlxOyを含む群から選択された少なくとも1つの物質から形成される。
実施例に係る発光素子2100は、図34に示されたように、前記保護層2150の上に配置された第1ボンディング部2171と第2ボンディング部2172を含むことができる。
前記第1ボンディング部2171は、前記第1反射層2161の上に配置される。また、前記第2ボンディング部2172は、前記第2反射層2162の上に配置される。前記第2ボンディング部2172は、前記第1ボンディング部2171と離隔して配置される。
前記第1ボンディング部2171は、前記第1電極2141の上に配置される。前記第1ボンディング部2171は、前記第1電極2141に電気的に連結される。
前記第1ボンディング部2171は、前記第1発光構造物2110の上に配置される。前記第1ボンディング部2171は、前記第2半導体層2113の上に配置される。
前記第1ボンディング部2171は、前記連結電極2143の上に配置される。前記第1ボンディング部2171は、前記連結電極2143の第1部分2143aの上に配置される。前記第1ボンディング部2171は、前記連結電極2143の第2電極部2143abの上に配置される。
前記第2ボンディング部2172は、前記第2電極2142の上に配置される。前記第2ボンディング部2172は、前記第2電極2142に電気的に連結される。
前記第2ボンディング部2172は、前記第2発光構造物2120の上に配置される。前記第2ボンディング部2172は、前記第4半導体層2123の上に配置される。
前記第2ボンディング部2172は、前記連結電極2143の上に配置される。前記第2ボンディング部2172は、前記連結電極2143の第2部分2143bの上に配置される。前記第2ボンディング部2172は、前記連結電極2143の第4電極部2143bbの上に配置される。
実施例によれば、図34に示されたように、前記連結電極2143は、前記第1半導体層2111の上に配置された第1部分2143a、前記第4半導体層2123の上に配置された第2部分2143b、及び前記第1部分2143aと前記第2部分2143bを連結する第3部分2143cを含むことができる。
前記連結電極2143の前記第1部分2143aは、前記基板2105の上面と垂直する第1方向に前記第1ボンディング部2171と重ならない第1電極部2143aaと、前記第1ボンディング部2171と重なる第2電極部2143abを含むことができる。
前記連結電極2143の前記第2部分2143bは、前記第1方向に前記第2ボンディング部2172と重ならない第3電極部2143baと、前記第2ボンディング部2172と重なる第4電極部2143bbを含むことができる。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供される。
例えば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記基板2105の下面面積の1.4%以上3.3%以下の大きさで提供される。また、前記第3電極部2143baが前記第4半導体層2123と接する面積は、前記基板2105の下面面積の0.7%以上3.0%以下の大きさで提供される。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記第3電極部2143baが前記第4半導体層2123と接する面積の例えば1.1倍〜2倍の範囲で提供される。
前記第1電極部2143abと前記第1半導体層2111が接する面積が、前記第3電極部2143baと前記第4半導体層2123が接する面積より広く提供されることが、前記第1半導体層2111と前記第4半導体層2123が直列連結される構造では、電流拡散及び電流注入特性の側面で有利である。
また、前記第1電極部2143abと前記第1半導体層2111が接する面積が、前記基板2105の下面面積の1.4%以上の大きさで提供されることで、前記第1半導体層2111での電流拡散が効率的に行われる。前記第1電極部2143abと前記第1半導体層2111が接する面積が、前記基板2105の下面面積の3.3%以下の大きさで提供されることで、前記第1電極部2143abによってエッチングされる前記第1活性層2112の面積を調節し、前記第1発光構造物2110の光抽出効率が向上される。
前記第3電極部2143baと前記第4半導体層2123が接する面積が、前記基板2105の下面面積の0.7%以上の大きさで提供されることで、前記第4半導体層213での電流拡散が効率的に行われる。前記第3電極部2143baと前記第4半導体層2123が接する面積が、前記基板2105の下面面積の3.0%以下の大きさで提供されることで、前記第3電極部2143baで吸収されて失われる光の量を減らし、前記第2発光構造物2120の光抽出効率が向上される。
実施例によれば、前記第1ボンディング部2171と前記第2ボンディング部2172に電源が印加されることで、前記第1及び第2発光構造物2110、2120が発光する。
前記第1ボンディング部2171と前記第2ボンディング部2172に電源が供給されることで、前記第1ボンディング部2171、前記第1電極2141、前記第2半導体層2113、前記第1半導体層2111、前記連結電極2143、前記第4半導体層2123、前記第3半導体層2121、前記第2電極2142、前記第2ボンディング部2172が電気的に直列連結される。
実施例によれば、前記第1ボンディング部2171と前記第2ボンディング部2172の間に高電圧が印加され、印加された高電圧が前記第1電極2141、前記連結電極2143、前記第2電極2142を介して前記第1及び第2発光構造物2110、2120に分散して供給される。
上述されたように、実施例に係る発光素子2100によれば、前記第1ボンディング部2171と前記第1電極2141が複数の領域で接触することができる。また、前記第2ボンディング部2172と前記第2電極2142が複数の領域で接触することができる。これによって、実施例によれば、複数の領域を介して電源が供給されるので、接触面積の増加及び接触領域の分散により電流分散効果が発生し、動作電圧が減少する長所がある。
また、前記第1ボンディング部2171と前記第2ボンディング部2172に電源が印加される際に、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供されることで、キャリアが円滑に拡散し、動作電圧が上昇することが防止される。
実施例に係る発光素子は、フリップチップボンディング方式で外部電源に連結される。例えば、発光素子パッケージを製造する際に、前記第1ボンディング部2171の上部面と前記第2ボンディング部2172の上部面がサブマウント、リードフレームまたは回路基板等に付着するように配置される。
実施例に係る発光素子がフリップチップボンディング方式で実装されて発光素子パッケージとして具現される場合、前記第1及び第2発光構造物2110、2120から提供される光は、前記基板2105を介して放出される。前記第1及び第2発光構造物2110、2120から放出される光は、前記第1〜第3反射層2161、2162、2163で反射されて前記基板2105方向に放出される。
また、実施例に係る発光素子及び発光素子パッケージによれば、広い面積を有する前記第1ボンディング部2171と前記第2ボンディング部2172が電源を提供する回路基板に直接ボンディングされるので、フリップチップボンディング工程が容易かつ安定的に行われる。
実施例によれば、前記第1反射層2161の大きさは、前記第1ボンディング部2171の大きさより数μm大きく提供される。例えば、前記第1反射層2161の面積は、前記第1ボンディング部2171の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第1反射層2161の一辺の長さは、前記第1ボンディング部2171の一辺の長さより、例えば4μm〜10μm程大きく提供される。
また、前記第2反射層2162の大きさは、前記第2ボンディング部2172の大きさより数μm大きく提供される。例えば、前記第2反射層2162の面積は、前記第2ボンディング部2172の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第2反射層2162の一辺の長さは、前記第2ボンディング部2172の一辺の長さより、例えば4μm〜10μm程大きく提供される。
実施例によれば、前記第1反射層2161と前記第2反射層2162によって、前記第1及び第2発光構造物2110、2120から放出される光が前記第1ボンディング部2171と前記第2ボンディング部2172に入射することなく反射される。これによって、実施例によれば、前記第1及び第2発光構造物2110、2120から生成されて放出される光が、前記第1ボンディング部2171と前記第2ボンディング部2172に入射して失われることを最小化することができる。
また、実施例に係る発光素子2100によれば、前記第3反射層2163が前記第1ボンディング部2171と前記第2ボンディング部2172の間に配置されるので、前記第1ボンディング部2171と前記第2ボンディング部2172の間から光が放出されることを減らすことができる。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、125μmより大きくまたは同一に提供される。前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、前記発光素子2100が実装されるパッケージ本体の第1電極パッドと第2電極パッドの間の間隔を考慮して選択することができる。
例えば、パッケージ本体の第1電極パッドと第2電極パッドの間の最小間隔が最小125μmに提供され、最大200μmに提供される。このとき、工程誤差を考慮して、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔は、例えば125μm以上300μm以下に提供される。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔が125μmより大きく配置されことで、発光素子の第1ボンディング部2171と第2ボンディング部2172の間で短絡が発生しないようにする最小空間を確保することができ、光抽出効率を向上させるための発光面積を確保することができ、前記発光素子2100の光度(Po)が増加する。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔が300μm以下に提供されることで、前記発光素子パッケージの第1電極パッド及び第2電極パッドと前記発光素子の第1ボンディング部2171及び第2ボンディング部2172が十分なボンディング力にてボンディングされ、前記発光素子2100の電気的特性が確保される。
前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、光学的特性を確保するために125μmより大きく配置され、電気的特性とボンディング力による信頼性を確保するために300μmより小さく配置される。
実施例では、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔として、125μm以上300μm以下を例示したが、これに限定されるものではなく、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔は、発光素子パッケージの電気的特性または信頼性を向上させるために、125μmより小さく配置されてもよく、光学的特性を向上させるために、300μmより大きく配置されてもよい。
また、実施例に係る発光素子2100によれば、前記第1反射層2161が前記第1電極2141の下に配置され、前記第2反射層2162が前記第2電極2142の下に配置される。これによって、前記第1反射層2161と前記第2反射層2162は、前記第1及び第2発光構造物2110、2120の第1及び第2活性層2112、2122から発光される光を反射させ、第1電極2141と第2電極2142で光吸収が発生することを最小化し、光度(Po)を向上させることができる。
例えば、前記第1反射層2161と前記第2反射層2162は、絶縁性材料からなることができるが、活性層から放出された光の反射率が高い材料、例えばDBR構造をなすことができる。
前記第1反射層2161と前記第2反射層2162は、屈折率が異なる物質が相互繰り返し配置されたDBR構造をなすことができる。例えば、前記第1反射層2161と前記第2反射層2162は、TiO、SiO、TaO、HfOの少なくとも1つ以上を含む単層または積層構造に配置される。
また、別の実施例によれば、これに限定されるものではなく、前記第1反射層2161と前記第2反射層2162は、前記第1及び第2活性層2112、2122から発光する光の波長に応じて、前記第1及び第2活性層2112、2122から発光する光に対する反射度を調節できるように、自在に選択することができる。
また、別の実施例によれば、前記第1反射層2161と前記第2反射層2162は、ODR層として提供されてもよい。また別の実施例によれば、前記第1反射層2161と前記第2反射層2162は、DBR層とODR層が積層された一種のハイブリッド(hybrid)形態で提供されてもよい。
例えば、前記第1ボンディング部2171と前記第2ボンディング部2172は、Au、AuTi等で形成されることで、実装工場が安定的に行われる。また、前記第1ボンディング部2171と前記第2ボンディング部2172は、Ti、Al、In、Ir、Ta、Pd、Co、Cr、Mg、Zn、Ni、Si、Ge、Ag、Ag alloy、Au、Hf、Pt、Ru、Rh、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO等のうちの1つ以上の物質または合金を利用して単層または多層に形成される。
上述されたように、実施例に係る発光素子2100は、例えばフリップチップボンディング方式で実装されて発光素子パッケージ形態で提供される。このとき、発光素子2100が実装されるパッケージ本体が樹脂等から提供される場合、前記発光素子2100の下部領域で、前記発光素子2100から放出される短波長の強い光によってパッケージ本体が変色したり亀裂が発生することがある。
しかし、実施例に係る発光素子2100によれば、前記第1ボンディング部2171と前記第2ボンディング部2172が配置された領域の間から光が放出されることを減らすことができるので、前記発光素子2100の下部領域に配置されたパッケージ本体が変色したり亀裂が発生することを防止することができる。
次に、添付された図面を参照して実施例に係る発光素子の製造方法を説明することにする。実施例に係る発光素子の製造方法を説明することにおいて、図34及び図35を参照して説明された内容と重なる事項に対しては、その説明を適宜省略することがある。
まず、実施例に係る発光素子の製造方法によれば、図36及び図37に示されたように、基板2105の上に発光構造物が形成される。図36は実施例に係る発光素子の製造方法によって形成された発光構造物の形状を示した平面図であり、図37は図36に図示された単位工程が行われた結果を示した平面図である。
図35〜図37を参照すると、前記基板2105の上に発光構造物が形成される。例えば、前記基板2105の上に第1導電型半導体層、活性層、第2導電型半導体層が形成される。
前記発光構造物の上に電流拡散層2220が形成される。前記電流拡散層2220は、前記第2導電型半導体層の上に形成される。前記電流拡散層2220は、複数が相互離隔して提供される。
例えば、前記電流拡散層2220は、酸化物または窒化物等からなることができる。
次に、図38及び図39に示されたように、透光性電極層2230が形成される。図38は実施例に係る発光素子の製造方法によって形成された透光性電極層の形状を示した平面図であり、図39は図38に図示された単位工程が行われた結果を示した平面図である。
図35、図38、図39を参照すると、前記発光構造物の上に前記透光性電極層2230が形成され、メサエッチングが行われる。前記第2導電型半導体層103の上に前記透光性電極層2230が形成され、前記第1導電型半導体層を露出させるメサエッチング工程が行われる。
実施例によれば、メサエッチング工程によって、前記第1導電型半導体層の一部領域が露出するように形成される。前記メサエッチング工程によって、前記第1導電型半導体層の一部領域を露出させる複数のメサリセスMが形成される。また、前記メサエッチング工程によって、前記発光構造物が第1発光構造物2110と第2発光構造物2120に分離されるメサリセスラインMLが形成される。
前記第1発光構造物2110は、第1導電型の第1半導体層2111、第1活性層2112、第2導電型の第2半導体層2113を含むことができる。また、前記第2発光構造物2120は、第1導電型の第3半導体層2121、第2活性層2122、第2導電型の第4半導体層2123を含むことができる。
実施例によれば、前記複数のメサリセスM領域で、前記第1半導体層2111の上面または前記第3半導体層2121の上面が露出される。また、前記メサリセスラインML領域で、前記第1半導体層2111と前記第3半導体層2121の境界領域が露出される。
例えば、前記メサリセスMは、複数の円形状で提供される。前記メサリセスMは、円形状だけでなく、楕円形または多角形等の多様な形状で提供されてもよい。
また、前記メサリセスラインMLは、所定の幅を有するライン形状に形成される。例えば、前記メサリセスラインMLは、領域によって相互異なる幅を有するように形成されてもよい。
実施例によれば、前記第2導電型半導体層の上に前記透光性電極層2230が形成される。前記透光性電極層2230は、前記メサリセスMに対応する領域に提供された複数の開口部を含むことができる。
また、前記透光性電極層2230は、前記メサリセスラインMLに対応する領域に提供されたライン形状の開口部を含むことができる。
次に、図40及び図41に示されたように、アイソレーション工程が行われる。図40は実施例に係る発光素子の製造方法によってアイソレーション工程が実行されるマスクの形状を示した平面図であり、図41は図40に図示された単位工程が行われた結果を示した平面図である。
図35、図40及び図41を参照すると、前記第1発光構造物2110と前記第2発光構造物2120を分離させるアイソレーション工程が行われる。
前記アイソレーション工程によって、前記第1発光構造物2110と前記第2発光構造物2120を分離させるアイソレーションラインILが形成される。前記アイソレーションラインILが形成された領域で、前記基板2105の上面が露出される。
前記第1発光構造物2110と前記第2発光構造物2120が電気的に分離される。前記第1半導体層2111と前記第3半導体層2121が相互分離されて提供される。前記第1半導体層2111と前記第3半導体層2121が相互電気的に分離される。
次に、図42及び図43に示されたように、反射層2160が形成される。
図42は実施例に係る発光素子の製造方法によって形成された反射層の形状を示した平面図であり、図43は図42に図示された単位工程が行われた結果を示した平面図である。
図35、図42及び図43を参照すると、前記反射層2160は、第1反射層2161、第2反射層2162、第3反射層2163を含むことができる。前記反射層2160は、前記透光性電極層2230の上に配置される。前記反射層2160は、前記第1発光構造物2110と前記第2発光構造物2120の上に配置される。
前記第1反射層2161と前記第2反射層2162は相互離隔して配置される。前記第3反射層2163は、前記第1反射層2161と前記第2反射層2162の間に配置される。前記第1〜第3反射層2161、2162、2163は相互連結された1つの層で形成されてもよい。
前記第1反射層2161は複数の開口部を含むことができる。前記第1反射層2161は、前記基板2105の上面に垂直する第1方向に前記電流拡散層2220と重なる複数の第1開口部h1を含むことができる。また、前記第1反射層2161は、前記第1方向に前記複数のメサリセスMと重なる複数の第2開口部h2を含むことができる。
前記複数の第1開口部h1を介して前記電流拡散層2220の上に配置された透光性電極層2230が露出される。前記複数の第2開口部h2を介して前記第1発光構造物2110の前記第1半導体層2111の上面が露出される。
例えば、前記複数の第1開口部h1は、前記基板2105の長軸方向にそって複数のライン形状に配列されて提供される。また、前記複数の第2開口部h2は、前記基板2105の長軸方向にそって複数のライン形状に配列されて提供される。前記複数の第1開口部h1と前記複数の第2開口部h2は、前記基板2105の短軸方向に順次配列されて提供される。
前記第2反射層2162は複数の開口部を含むことができる。前記第2反射層2162は、前記基板2105の上面に垂直する第1方向に前記電流拡散層2220と重なる複数の第3開口部h3を含むことができる。また、前記第2反射層2162は、前記第1方向に前記複数のメサリセスMと重なる複数の第4開口部h4を含むことができる。
前記複数の第3開口部h3を介して前記電流拡散層2220の上に配置された透光性電極層2230が露出される。前記複数の第4開口部h4を介して前記第2発光構造物2120の前記第3半導体層2121の上面が露出される。
例えば、前記複数の第3開口部h3は、前記基板2105の長軸方向にそって複数のライン形状に配列されて提供される。また、前記複数の第4開口部h4は、前記基板2105の長軸方向にそって複数のライン形状に配列されて提供される。前記複数の第3開口部h3と前記複数の第4開口部h4は、前記基板2105の短軸方向に順次配列されて提供される。
前記第3反射層2163は複数の開口部を含むことができる。前記第3反射層2163は、前記基板2105の上面に垂直する第1方向に前記電流拡散層2220と重なる複数の第5開口部h5を含むことができる。
前記複数の第5開口部h5は、前記第1発光構造物2110が提供された領域で前記電流拡散層2220の上に配置された透光性電極層2230を露出させる複数の第5a開口部h5aを含むことができる。また、前記複数の第5開口部h5は、前記第2発光構造物2120が提供された領域で前記電流拡散層2220の上に配置された透光性電極層2230を露出させる複数の第5b開口部h5bを含むことができる。
また、前記第3反射層2163は、前記第1方向に前記複数のメサリセスMと重なる複数の第6開口部h6を含むことができる。また、前記第3反射層2163は、前記第1方向に前記メサリセスラインMLと重なるライン開口部Taを含むことができる。
前記複数の第6開口部h6は、前記第1発光構造物2110の前記第1半導体層2111の上面を露出させる複数の第6a開口部h6aを含むことができる。また、前記複数の第6開口部h6は、前記第2発光構造物2120の前記第3半導体層2121の上面を露出させる複数の第6b開口部h6bを含むことができる。前記ライン開口部Taは、前記第1発光構造物2110の前記第1半導体層2111の上面を露出させることができる。
例えば、前記複数の第5開口部h5は、前記基板2105の短軸方向にそって複数のライン形状に配列されて提供される。また、前記複数の第6開口部h6は、前記基板2105の短軸方向にそって複数のライン形状に配列されて提供される。前記複数の第5開口部h5と前記複数の第6開口部h6は、前記基板2105の長軸方向に順次配列されて提供される。
また、前記ライン開口部Taは、前記基板2105の短軸方向にそってライン形状に提供される。前記ライン開口部Taの面積は、前記複数の第5開口部h5をなす1つの開口部の面積より大きく提供される。
例えば、前記ライン開口部Taの面積は、前記複数の第5開口部h5をなす1つの開口部の面積より5倍以上大きく提供される。前記ライン開口部Taの面積は、前記複数の第5開口部h5をなす1つの開口部の面積より9倍以上大きく提供される。
前記ライン開口部Taの面積の大きさにともなう効果は、後で詳述することにする。
続いて、図44及び図45に示されたように、第1電極2141、第2電極2142、連結電極2143が形成される。
図44は実施例に係る発光素子の製造方法によって形成された第1電極、第2電極、連結電極の形状を示した平面図であり、図45は図44に図示された単位工程が行われた結果を示した平面図である。
図35、図44及び図45を参照すると、前記第1電極2141と前記第2電極2142は相互離隔して配置される。前記連結電極2143は、前記第1電極2141と前記第2電極2142の間に配置される。
前記第1電極2141は、前記第1反射層2161の上に配置される。前記第1電極2141の一部領域は、前記第3反射層2163の上に配置される。
前記第1電極2141は、前記第2半導体層2113に電気的に連結される。前記第1電極2141は、前記複数の第1開口部h1を介して前記第2半導体層2113に電気的に連結される。前記第1電極2141は、前記第1発光構造物2110が提供された領域で前記複数の第1開口部h1の下に配置された透光性電極層2230に直接接触して配置される。前記第1電極2141は、前記第1発光構造物2110が提供された領域で前記複数の第1開口部h1によって露出した透光性電極層2230の上面に直接接触して配置される。
前記第2電極2142は、前記第2反射層2162の上に配置される。前記第2電極2142の一部領域は、前記第3反射層2163の上に配置される。
前記第2電極2142は、前記第3半導体層2121に電気的に連結される。前記第2電極2142は、前記複数の第4開口部h4を介して前記第3半導体層2121に電気的に連結される。前記第2電極2142は、前記第2発光構造物2120が提供された領域で前記複数の第4開口部h4の下に配置された前記第3半導体層2121に直接接触して配置される。前記第2電極2142は、前記第2発光構造物2120が提供された領域で前記複数の第4開口部h4によって露出した前記第3半導体層2121の上面に直接接触して配置される。
前記連結電極2143は、前記第3反射層2163の上に配置される。前記連結電極2143の一部領域は、前記第1反射層2161の上に配置される。前記連結電極2143の一部領域は、前記第2反射層2162の上に配置される。
前記連結電極2143は、前記第1半導体層2111及び前記第4半導体層2123と電気的に連結される。
前記連結電極2143は、前記第1半導体層2111の上に配置された第1部分2143a、前記第4半導体層2123の上に配置された第2部分2143b、及び前記第1部分2143aと前記第2部分2143bを連結する第3部分2143cを含むことができる。
前記連結電極2143は、前記第1発光構造物2110が提供された領域の上に配置された前記第1部分2143aを含むことができる。前記連結電極2143は、前記第2発光構造物2120が提供された領域の上に配置された第2部分2143bを含むことができる。前記連結電極2143は、前記第1発光構造物2110が提供された領域の上に一部が配置され、前記第2発光構造物2120が提供された領域の上に一部が配置された前記第3部分2143cを含むことができる。また、前記第3部分2143cの一部領域は、前記第1発光構造物2110と前記第2発光構造物2120の境界領域の上に配置される。
実施例によれば、前記第1部分2143aは、第1電極部2143aaと第2電極部2143abを含むことができる。
前記第1部分2143aは、前記複数の第2開口部h2、前記複数の第6a開口部h6a、前記ライン開口部Taを介して前記第1半導体層2111と電気的に連結される。
前記第1部分2143aの前記第2電極部2143abは、前記第1発光構造物2110が提供された領域で、前記複数の第2開口部h2を介して前記第1半導体層2111の上面に直接接触して提供される。
前記第1部分2143aの前記第1電極部2143aaは、前記第1発光構造物2110が提供された領域で、前記複数の第6a開口部h6aを介して前記第1半導体層2111の上面に直接接触して提供される。
また、前記第1部分2143aの前記第1電極部2143aaは、前記第1発光構造物2110が提供された領域で、前記ライン開口部Taを介して前記第1半導体層2111の上面に直接接触して提供される。
実施例によれば、前記第2部分2143bは第3電極部2143baと第4電極部2143bbを含むことができる。
前記第2部分2143bは、前記複数の第3開口部h3、前記複数の第5b開口部h5bを介して前記第4半導体層2123と電気的に連結される。
前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3を介して前記第4半導体層2123上面に接して提供される。
前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3の下に配置された透光性電極層2230に直接接触して配置される。前記第2部分2143bの前記第4電極部2143bbは、前記第2発光構造物2120が提供された領域で、前記複数の第3開口部h3によって露出した透光性電極層2230の上面に直接接触して配置される。
前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bを介して前記第4半導体層2123上面に接して提供される。
前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bの下に配置された透光性電極層2230に直接接触して配置される。前記第2部分2143bの前記第3電極部2143baは、前記第2発光構造物2120が提供された領域で、前記複数の第5b開口部h5bによって露出した透光性電極層2230の上面に直接接触して配置される。
実施例によれば、前記連結電極2143の前記第3部分2143cは、前記第1発光構造物2110と前記第2発光構造物2120の間の境界領域の上に配置される。前記連結電極2143の前記第3部分2143cは、前記第1部分2143a及び前記第2部分2143bと電気的に連結される。
実施例に係る発光素子によれば、前記第1電極2141は、前記第2半導体層2113に電気的に連結される。前記第2電極2142は、前記第3半導体層2121に電気的に連結される。また、前記連結電極2143は、前記第1半導体層2111と前記第4半導体層2123に電気的に連結される。
これによって、実施例によれば、前記第1電極2141と前記第2電極2142に電源が供給されることで、前記第1電極2141、前記第2半導体層2113、前記第1半導体層2111、前記連結電極2143、前記第4半導体層2123、前記第3半導体層2121、前記第2電極2142が電気的に直列連結される。
次に、図46及び図47に示されたように、保護層2150が形成される。
図46は実施例に係る発光素子の製造方法によって形成された保護層の形状を示した平面図であり、図47は図46に図示された単位工程が行われた結果を示した平面図である。
図34、図35、図46及び図47を参照すると、前記保護層2150は、前記第1電極2141と前記第2電極2142の上に配置される。前記保護層2150は、前記連結電極2143の上に配置される。前記保護層2150は、前記反射層2160の上に配置される。
前記保護層2150は、前記第1電極2141の上面を露出させる第1コンタクト部c1を含むことができる。前記保護層2150は、前記第1電極2141の上面を露出させる複数の第1コンタクト部c1を含むことができる。前記複数の第1コンタクト部c1は、前記第1反射層2161が配置された領域の上に提供される。
前記保護層2150は、前記第2電極2142の上面を露出させる第2コンタクト部c2を含むことができる。前記保護層2150は、前記第2電極2142の複数の上面を露出させる複数の第2コンタクト部c2を含むことができる。前記第2コンタクト部c2は、前記第2反射層2162が配置された領域の上に提供される。
続いて、図48に示されたように、第1ボンディング部2171と第2ボンディング部2172が形成される。図48は実施例に係る発光素子の製造方法によって形成された第1及び第2ボンディング部の形状を示した平面図である。
図34及び図48を参照すると、前記第1ボンディング部2171と前記第2ボンディング部2172が形成される。前記第1ボンディング部2171と前記第2ボンディング部2172は、前記保護層2150の上に配置される。
前記第1ボンディング部2171は、前記第1反射層2161の上に配置される。前記第2ボンディング部2172は、前記第2反射層2162の上に配置される。前記第2ボンディング部2172は、前記第1ボンディング部2171と離隔して配置される。
前記第1ボンディング部2171は、前記第1電極2141の上に配置される。前記第1ボンディング部2171は、前記第1電極2141に電気的に連結される。
前記第1ボンディング部2171は、前記保護層2150に提供された前記第1コンタクト部c1を介して前記第1電極2141に電気的に連結される。前記第1ボンディング部2171は、前記保護層2150に提供された前記第1コンタクト部c1を介して前記第1電極2141の上面に直接接触して配置される。
前記第1ボンディング部2171は、前記第1発光構造物2110の上に配置される。前記第1ボンディング部2171は、前記第2半導体層2113の上に配置される。
前記第1ボンディング部2171は、前記連結電極2143の上に配置される。前記第1ボンディング部2171は、前記連結電極2143の第1部分2143aの上に配置される。前記第1ボンディング部2171は、前記連結電極2143の第2電極部2143abの上に配置される。
前記第2ボンディング部2172は、前記第2電極2142の上に配置される。前記第2ボンディング部2172は、前記第2電極2142に電気的に連結される。
前記第2ボンディング部2172は、前記第2発光構造物2120の上に配置される。前記第2ボンディング部2172は、前記第4半導体層2123の上に配置される。
前記第2ボンディング部2172は、前記保護層2150に提供された前記第2コンタクト部c2を介して前記第2電極2142に電気的に連結される。前記第2ボンディング部2172は、前記保護層2150に提供された前記第2コンタクト部c2を介して前記第2電極2142の上面に直接接触して配置される。
前記第2ボンディング部2172は、前記連結電極2143の上に配置される。前記第2ボンディング部2172は、前記連結電極2143の第2部分2143bの上に配置される。前記第2ボンディング部2172は、前記連結電極2143の第4電極部2143bbの上に配置される。
実施例によれば、前記連結電極2143は、前記第1半導体層2111の上に配置された第1部分2143a、前記第4半導体層2123の上に配置された第2部分2143b、及び前記第1部分2143aと前記第2部分2143bを連結する第3部分2143cを含むことができる。
前記連結電極2143の前記第1部分2143aは、前記基板2105の上面と垂直する第1方向に前記第1ボンディング部2171と重ならない第1電極部2143aaと前記第1ボンディング部2171と重なる第2電極部2143abを含むことができる。
前記連結電極2143の前記第2部分2143bは、前記第1方向に前記第2ボンディング部2172と重ならない第3電極部2143baと前記第2ボンディング部2172と重なる第4電極部2143bbを含むことができる。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供される。
例えば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記基板2105の下面面積の1.4%以上3.3%以下の大きさで提供される。また、前記第3電極部2143baが前記第4半導体層2123と接する面積は、前記基板2105の下面面積の0.7%以上3.0%以下の大きさで提供される。
実施例によれば、前記第1電極部2143abが前記第1半導体層2111と接する面積は、前記第3電極部2143baが前記第4半導体層2123と接する面積の例えば1.1倍〜2倍の範囲で提供される。
このように、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供されることで、キャリアが円滑に拡散し、動作電圧が上昇することが防止される。
実施例によれば、前記第1ボンディング部2171と前記第2ボンディング部2172に電源が印加されることで、前記第1及び第2発光構造物2110、2120が発光する。
前記第1ボンディング部2171と前記第2ボンディング部2172に電源が供給されることで、前記第1ボンディング部2171、前記第1電極2141、前記第2半導体層2113、前記第1半導体層2111、前記連結電極2143、前記第4半導体層2123、前記第3半導体層2121、前記第2電極2142、前記第2ボンディング部2172が電気的に直列連結される。
実施例によれば、前記第1ボンディング部2171と前記第2ボンディング部2172の間に高電圧が印加され、印加された高電圧が前記第1電極2141、前記連結電極2143、前記第2電極2142を介して前記第1及び第2発光構造物2110、2120に分散して供給される。
上述されたように、実施例に係る発光素子2100によれば、前記第1ボンディング部2171と前記第1電極2141が複数の領域で接触することができる。また、前記第2ボンディング部2172と前記第2電極2142が複数の領域で接触することができる。これによって、実施例によれば、複数の領域を介して電源が供給されるので、接触面積の増加及び接触領域の分散により電流分散効果が発生し、動作電圧が減少する長所がある。
また、前記第1ボンディング部2171と前記第2ボンディング部2172に電源が印加される際に、前記第1電極部2143abが前記第1半導体層2111と接する面積が、前記第3電極部2143baが前記第4半導体層2123と接する面積より大きく提供されることで、キャリアが円滑に拡散し、動作電圧が上昇することが防止される。
実施例に係る発光素子は、フリップチップボンディング方式で外部電源に連結される。例えば、発光素子パッケージを製造する際に、前記第1ボンディング部2171の上部面と前記第2ボンディング部2172の上部面がサブマウント、リードフレームまたは回路基板等に付着するように配置される。
実施例に係る発光素子がフリップチップボンディング方式で実装されて発光素子パッケージとして具現される場合、前記第1及び第2発光構造物2110、2120から提供される光は、前記基板2105を介して放出される。前記第1及び第2発光構造物2110、2120から放出される光は、前記第1〜第3反射層2161、2162、2163で反射されて前記基板2105方向に放出される。
また、前記第1及び第2発光構造物2110、2120から放出される光は、前記第1及び第2発光構造物2110、2120の側面方向にも放出される。
また、実施例に係る発光素子及び発光素子パッケージによれば、広い面積を有する前記第1ボンディング部2171と前記第2ボンディング部2172が電源を提供する回路基板に直接ボンディングされるので、フリップチップボンディング工程が容易かつ安定的に行われる。
実施例によれば、前記第1反射層2161の大きさは、前記第1ボンディング部2171の大きさより数μm大きく提供される。例えば、前記第1反射層2161の面積は、前記第1ボンディング部2171の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第1反射層2161の一辺の長さは、前記第1ボンディング部2171の一辺の長さより、例えば4μm〜10μm程大きく提供される。
また、前記第2反射層2162の大きさは、前記第2ボンディング部2172の大きさより数μm大きく提供される。例えば、前記第2反射層2162の面積は、前記第2ボンディング部2172の面積を完全に覆うことができる大きさで提供される。工程の誤差を考慮して、前記第2反射層2162の一辺の長さは、前記第2ボンディング部2172の一辺の長さより、例えば4μm〜10μm程大きく提供される。
実施例によれば、前記第1反射層2161と前記第2反射層2162によって、前記第1及び第2発光構造物2110、2120から放出される光が前記第1ボンディング部2171と前記第2ボンディング部2172に入射することなく反射される。これによって、実施例によれば、前記第1及び第2発光構造物2110、2120から生成されて放出される光が、前記第1ボンディング部2171と前記第2ボンディング部2172に入射して失われることを最小化することができる。
また、実施例に係る発光素子2100によれば、前記第3反射層2163が前記第1ボンディング部2171と前記第2ボンディング部2172の間に配置されるので、前記第1ボンディング部2171と前記第2ボンディング部2172の間から光が放出されることを減らすことができる。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、125μmより大きくまたは同一に提供される。前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、前記発光素子2100が実装されるパッケージ本体の第1電極パッドと第2電極パッドの間の間隔を考慮して選択することができる。
例えば、パッケージ本体の第1電極パッドと第2電極パッドの間の最小間隔が最小125μmに提供され、最大200μmに提供される。このとき、工程誤差を考慮して、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔は、例えば125μm以上300μm以下に提供される。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔が125μmより大きく配置されことで、発光素子の第1ボンディング部2171と第2ボンディング部2172の間で短絡が発生しないようにする最小空間を確保することができ、光抽出効率を向上させるための発光面積を確保することができ、前記発光素子2100の光度(Po)が増加する。
また、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔が300μm以下に提供されることで、前記発光素子パッケージの第1電極パッド及び第2電極パッドと前記発光素子の第1ボンディング部2171及び第2ボンディング部2172が十分なボンディング力にてボンディングされ、前記発光素子2100の電気的特性が確保される。
前記第1ボンディング部2171と前記第2ボンディング部2172の間の最小間隔は、光学的特性を確保するために125μmより大きく配置され、電気的特性とボンディング力による信頼性を確保するために300μmより小さく配置される。
実施例では、光学的特性と電気的特性及びボンディング力による信頼性を確保するために、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔として、125μm以上300μm以下を例示したが、これに限定されるものではなく、前記第1ボンディング部2171と前記第2ボンディング部2172の間の間隔は、発光素子パッケージの電気的特性または信頼性を本実施例より向上させるために、125μmより小さく配置されてもよく、光学的特性を本実施例より向上させるために、300μmより大きく配置されてもよい。
実施例によれば、前記第1反射層2161と前記第2反射層2162によって、前記第1及び第2発光構造物2110、2120から放出される光が前記第1電極2141と前記第2電極2142に入射することなく反射される。これによって、実施例によれば、前記第1及び第2発光構造物2110、2120から生成されて放出される光が、前記第1電極2141と前記第2電極2142に入射して失われることを最小化することができる。
一方、上述された実施例に係る発光素子は1つの基板に2つの発光構造物が直列連結された構造を基準に説明された。しかし、他の実施例に係る発光素子は1つの基板に3つ以上の発光構造物または発光セルが相互直列連結された構造で提供されてもよい。
例えば、図49に図示された発光素子は1つの基板の上に3つの発光構造物または発光セルが直列連結された例を示したのである。図49は本発明の実施例に係る発光素子パッケージに適用された発光素子のさらに別の例を示した図面である。
図49を参照して実施例に係る発光素子を説明することにおいて、上述された内容と重なる事項に対しては、その説明を適宜省略することがある。
実施例に係る発光素子は、図49に示されたように、第1発光構造物3110、第2発光構造物3120、第3発光構造物3130を含むことができる。
前記第1発光構造物3110と前記第2発光構造物3120は、第1アイソレーションラインIL11によって離隔して配置される。また、前記第2発光構造物3120と前記第3発光構造物3130は第2アイソレーションラインIL12によって離隔して配置される。
前記第1発光構造物3110と前記第2発光構造物3120の間に第1ライン開口部Tbが提供される。前記第1ライン開口部Tbを介して前記第1発光構造物3110の下部半導体層が露出される。
前記第1ライン開口部Tbに提供された第1連結電極を介して前記第1発光構造物3110の下部半導体層と前記第2発光構造物3120の上部半導体層が電気的に連結される。
前記第2発光構造物3120と前記第3発光構造物3130の間に第2ライン開口部Tcが提供される。前記第2ライン開口部Tcを介して前記第2発光構造物3120の下部半導体層が露出される。
前記第2ライン開口部Tcに提供された第2連結電極を介して前記第2発光構造物3120の下部半導体層と前記第3発光構造物3130の上部半導体層が電気的に連結される。
実施例によれば、前記第1発光構造物3110の上に第1ボンディング部3171が配置され、前記第3発光構造物3130の上に第2ボンディング部3172が配置される。前記第1ボンディング部3171は、前記第1発光構造物3110の上部半導体層に電気的に連結される。また、前記第2ボンディング部3172は、前記第3発光構造物3130の下部半導体層に電気的に連結される。
実施例に係る発光素子の前記第1ボンディング部3171と前記第2ボンディング部3172に電源が供給されることで、前記第1ボンディング部3171、前記第1発光構造物3110の上部半導体層、前記第1発光構造物3110の下部半導体層、前記第1連結電極、前記第2発光構造物3120の上部半導体層、前記第2発光構造物3120の下部半導体層、前記第2連結電極、前記第3発光構造物3130の上部半導体層、前記第3発光構造物3130の下部半導体層、前記第2ボンディング部3172が電気的に直列連結される。
よって、実施例に係る発光素子によれば、高電圧を供給して光出力を向上させ、動作電圧を減らすことができる長所がある。また、高電圧発光素子パッケージにおいて調光を行うことができる。
上述されたように、実施例に係る発光素子パッケージ及び発光素子パッケージの製造方法によれば、実施例に係る発光素子のボンディング部は、貫通ホールに配置された導電層を介して駆動電源が供給される。そして、貫通ホールに配置された導電層の溶融点が、一般的なボンディング物質の溶融点より高い値を有するように選択される。よって、実施例に係る発光素子パッケージは、メイン基板等にリフロー(reflow)工程によってボンディングされる場合にも再溶解(re‐melting)現象が発生しないので、電気的連結及び物理的ボンディング力が劣化しない長所がある。
また、実施例に係る発光素子パッケージによれば、発光素子パッケージを製造する工程で、パッケージ本体110が高温に露出する必要がなくなる。よって、実施例によれば、パッケージ本体が高温に露出して損傷したり変色が発生することを防止することができる。これによって、本体を構成する物質に対する選択幅が広くなる。実施例によれば、前記本体は、セラミック等の高価な物質だけでなく、相対的に安価な樹脂物質を利用して提供することもできる。
一方、実施例に係る発光素子パッケージは、光源装置に適用することができる。
また、光源装置は、産業分野によって、表示装置、照明装置、ヘッドランプ等を含むことができる。
光源装置の例として、表示装置は、ボトムカバーと、ボトムカバーの上に配置される反射板と、光を放出し発光素子を含む発光モジュールと、反射板の前方に配置され、発光モジュールから発される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと連結され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板及び光学シートは、バックライトユニット(Backlight Unit)を構成することができる。また、表示装置は、カラーフィルターを含まず、赤色(Red)、緑色(Green)、青色(Blue)の光を放出する発光素子がそれぞれ配置される構造を有することもできる。
光源装置の別の例として、ヘッドランプは、基板の上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定方向、例えば前方に反射させるリフレクター(reflector)、リフレクターによって反射される光を前方に屈折させるレンズ、及びリフレクターによって反射されてレンズに向かう光の一部分を遮断または反射して、設計者が所望する配光パターンをなすようにするシェード(shade)を含むことができる。
光源装置の別の例である照明装置は、カバー、光源モジュール、放熱体、電源提供部、内部ケース、ソケットを含むことができる。また、実施例に係る光源装置は、部材とホルダーのうちいずれか1つ以上をさらに含むことができる。前記光源モジュールは、実施例に係る発光素子パッケージを含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも1つの実施例に含まれ、必ず1つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって別の実施例に組合せまたは変形して実施可能である。従って、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。

Claims (17)

  1. 少なくとも1つの貫通ホールを有する第1〜第3フレームと、
    前記第1〜第3フレームを支持する本体と、
    前記第1及び第2フレームの上に配置される第1発光素子と、
    前記第2及び第3フレームの上に配置される第2発光素子と、を含み、
    前記本体は、前記第1と第2フレームとの間に配置され、前記第1発光素子と垂直に重なる第1リセスと、前記第2と第3フレームとの間に配置され、前記第2発光素子と垂直に重なる第2リセスとを含み、
    前記第1発光素子は、前記第1フレームの貫通ホールの上に配置される第1ボンディング部と、前記第2フレームの貫通ホールの上に配置される第2ボンディング部とを含み、
    前記第2発光素子は、前記第2フレームの貫通ホールの上に配置される第3ボンディング部と、前記第3フレームの貫通ホールの上に配置される第4ボンディング部とを含む発光素子パッケージ。
  2. 前記本体と前記第1発光素子の間と、前記本体と第2発光素子の間にそれぞれ配置される第1樹脂を含む、請求項1に記載の発光素子パッケージ。
  3. 前記第1樹脂は、前記第1リセスと前記第2リセスに配置される、請求項2に記載の発光素子パッケージ。
  4. 前記第1リセスと前記第2リセスは、第1方向の長さを有し、
    前記第1リセスと前記第2リセスの長さは、前記第1発光素子の前記第1方向の長さより小さい、請求項1から3のいずれかに記載の発光素子パッケージ。
  5. 前記第1リセスと前記第2リセスは、第1方向の長さを有し、
    前記第1リセスの長さは、前記第1発光素子の前記第1方向の長さより小さく、
    前記第2リセスの長さは、前記第2発光素子の長さより長く、
    前記第2リセスの一部は、前記第1発光素子の一部と垂直に重なるように延長される、請求項1から3のいずれかに記載の発光素子パッケージ。
  6. 前記第1リセスは、前記第1フレームの貫通ホールと前記第2フレームの貫通ホールの間に配置され、
    前記第2リセスは、前記第2フレームの貫通ホールと前記第3フレームの貫通ホールの間に配置される、請求項1から3のいずれかに記載の発光素子パッケージ。
  7. 前記第1リセスは、前記第1発光素子と重なる内側部と、前記第1発光素子の側面から外側に突出する外側部とを有し、
    前記第2リセスは、前記第2発光素子と重なる内側部と、前記第2発光素子の側面から外側に突出する外側部を有する、請求項2または3に記載の発光素子パッケージ。
  8. 前記第1リセスは、前記第1発光素子の下に複数個配置され、
    前記第2リセスは、前記第2発光素子の下に複数個配置され、
    前記複数個の第1リセスの外側部は、前記第1発光素子の相互反対側の側面より外側に突出し、
    前記複数個の第2リセスの外側部は、前記第2発光素子の相互反対側の側面より外側に突出する、請求項7に記載の発光素子パッケージ。
  9. 前記第1リセスと前記第2リセスは、前記内側部と外側部の長さ比率が4:6〜6:4である、請求項7に記載の発光素子パッケージ。
  10. 前記第1樹脂は、前記第1及び第2リセスの外側部に配置される、請求項8に記載の発光素子パッケージ。
  11. 前記第1と第2発光素子の間の間隔は、前記第1及び第2発光素子の下に配置された前記第1と第2リセスの間の最小間隔よりも離隔する、請求項1から3のいずれかに記載の発光素子パッケージ。
  12. 前記第1及び第2発光素子は、前記第1〜第3フレームによって直列に連結される、請求項1から3のいずれかに記載の発光素子パッケージ。
  13. 前記第1及び第2発光素子のそれぞれは、少なくとも2つの発光セルが直列に連結され、
    前記発光セルは、第1導電型半導体層、活性層及び第2導電型半導体層を有する発光構造物を含む、請求項12に記載の発光素子パッケージ。
  14. 前記第1〜第3フレームは、導電性フレームであり、
    前記貫通ホールに導電層が配置され、
    前記導電層は、前記第1発光素子の第1及び第2ボンディング部と前記第2発光素子の第3及び第4ボンディング部に接触する、請求項1から3のいずれかに記載の発光素子パッケージ。
  15. 前記第1発光素子の第1、2ボンディング部は、前記第1及び第2フレームと前記第1及び第2フレームの貫通ホールに配置された前記導電層と電気的に連結され、
    前記第2発光素子の第3、4ボンディング部は、前記第2及び第3フレームと前記第2及び第3フレームの貫通ホールに配置された前記導電層と電気的に連結され、
    前記導電層は、SAC系を含む、請求項14に記載の発光素子パッケージ。
  16. 相互離隔して配置される第1〜第4フレームと、
    前記第1〜第4フレームを支持する本体と、
    前記本体の上に配置される複数の発光素子と、を含み、
    前記第1及び第2フレームは、それぞれ第1及び第2貫通ホールを含み、
    前記第1貫通ホールと前記第2貫通ホールは、第1方向及び前記第1方向と垂直な第2方向に離隔し、
    前記第3フレームは、前記第1フレームの第1貫通ホールと前記第2方向に重なる第3貫通ホールと、前記第1フレームの第1貫通ホールと前記第1方向に重なる第4貫通ホールとを含み、
    前記第4フレームは、前記第3フレームの第4貫通ホールと前記第1方向に重なる第5貫通ホールと、前記第2フレームの第2貫通ホールと前記第2方向に重なる第6貫通ホールとを含み、
    前記第3フレームの前記第3貫通ホールと前記第4貫通ホールの間の連結領域は、前記第3及び第4貫通ホールの上面の最大幅より狭い最小幅を有し、
    前記第4フレームの前記第5貫通ホールと前記第6貫通ホールの間の連結領域は、前記第5及び第6貫通ホールの上面の最大幅より狭い最小幅を有し、
    前記複数の発光素子は、前記第1貫通ホールと前記第3貫通ホールの間、前記第4貫通ホールと前記第5貫通ホールの間、及び前記第6貫通ホールと前記第2貫通ホールの間に配置される発光素子パッケージ。
  17. 回路基板と、
    前記回路基板に、1つまたは複数の発光素子パッケージが配置され、
    前記発光素子パッケージは、請求項1から3のいずれかに記載の発光素子パッケージである光源装置。
JP2018534716A 2017-10-13 2017-11-02 発光素子パッケージ及び光源装置 Active JP7118424B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170133598A KR102426118B1 (ko) 2017-10-13 2017-10-13 발광소자 패키지 및 광원 장치
KR10-2017-0133598 2017-10-13
PCT/KR2017/012355 WO2019074149A1 (ko) 2017-10-13 2017-11-02 발광소자 패키지 및 광원 장치

Publications (2)

Publication Number Publication Date
JP2020537329A true JP2020537329A (ja) 2020-12-17
JP7118424B2 JP7118424B2 (ja) 2022-08-16

Family

ID=64267415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018534716A Active JP7118424B2 (ja) 2017-10-13 2017-11-02 発光素子パッケージ及び光源装置

Country Status (6)

Country Link
US (1) US10593654B2 (ja)
EP (1) EP3499589A4 (ja)
JP (1) JP7118424B2 (ja)
KR (2) KR102426118B1 (ja)
CN (2) CN118588698A (ja)
WO (1) WO2019074149A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022181403A (ja) * 2021-05-26 2022-12-08 日亜化学工業株式会社 発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455086B1 (ko) * 2017-09-12 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원장치
KR102392013B1 (ko) 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20190074233A (ko) * 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈
JP7114854B2 (ja) * 2020-04-28 2022-08-09 日亜化学工業株式会社 発光装置
EP4160679B1 (en) 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
US11918716B2 (en) * 2020-10-15 2024-03-05 Signify Holding B.V. Multifunctional luminaire
JP2022120339A (ja) * 2021-02-05 2022-08-18 スタンレー電気株式会社 基板構造体、発光装置及び基板構造体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置
US20120181555A1 (en) * 2011-01-17 2012-07-19 Yoo Cheol-Jun Light-emitting device package and method of manufacturing the same
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
JP2016127096A (ja) * 2014-12-26 2016-07-11 日亜化学工業株式会社 パッケージ、発光装置およびその製造方法
US20160204090A1 (en) * 2015-01-14 2016-07-14 Everlight Electronics Co., Ltd. LED Packaging Structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241650B1 (ko) * 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
KR100845855B1 (ko) * 2006-12-07 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
EP2116758A4 (en) * 2007-03-08 2011-08-03 Sharp Kk LED BACKLIGHT AND LIQUID CRYSTAL DISPLAY
JP4938611B2 (ja) * 2007-10-09 2012-05-23 アルプス電気株式会社 半導体発光装置
EP2346100B1 (en) * 2010-01-15 2019-05-22 LG Innotek Co., Ltd. Light emitting apparatus and lighting system
JP2011258916A (ja) 2010-05-13 2011-12-22 Citizen Holdings Co Ltd 半導体発光装置
CN102403306B (zh) * 2010-09-10 2015-09-02 展晶科技(深圳)有限公司 发光二极管封装结构
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
KR101626412B1 (ko) * 2010-12-24 2016-06-02 삼성전자주식회사 발광소자 패키지 및 그 제조방법
KR20120095651A (ko) * 2011-02-21 2012-08-29 삼성전자주식회사 발광소자 패키지 및 그 제조방법
KR101831410B1 (ko) * 2011-08-11 2018-02-22 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 발광 장치
KR101377603B1 (ko) 2012-10-26 2014-03-25 주식회사 루멘스 사이드 뷰 발광 소자 패키지 및 이를 구비하는 백라이트 유닛
KR101997247B1 (ko) * 2012-11-14 2019-07-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
CN103972371B (zh) * 2013-02-04 2017-02-08 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
DE102013224581A1 (de) * 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10234119B2 (en) * 2014-03-24 2019-03-19 Cree, Inc. Multiple voltage light emitter packages, systems, and related methods
KR102175335B1 (ko) * 2014-05-15 2020-11-06 엘지이노텍 주식회사 발광소자
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
US9299895B1 (en) * 2014-09-25 2016-03-29 Prolight Opto Technology Corporation Package structure of enhanced lumen light emitting diode
KR102606852B1 (ko) * 2015-01-19 2023-11-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102237155B1 (ko) 2015-03-11 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
TWI790249B (zh) 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 發光裝置及發光裝置封裝

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置
US20120181555A1 (en) * 2011-01-17 2012-07-19 Yoo Cheol-Jun Light-emitting device package and method of manufacturing the same
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
JP2016127096A (ja) * 2014-12-26 2016-07-11 日亜化学工業株式会社 パッケージ、発光装置およびその製造方法
US20160204090A1 (en) * 2015-01-14 2016-07-14 Everlight Electronics Co., Ltd. LED Packaging Structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022181403A (ja) * 2021-05-26 2022-12-08 日亜化学工業株式会社 発光装置
JP7389363B2 (ja) 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
EP3499589A1 (en) 2019-06-19
US10593654B2 (en) 2020-03-17
KR102592720B1 (ko) 2023-10-24
US20190333896A1 (en) 2019-10-31
KR20220110680A (ko) 2022-08-09
KR102426118B1 (ko) 2022-07-27
KR20190041858A (ko) 2019-04-23
CN118588698A (zh) 2024-09-03
EP3499589A4 (en) 2019-06-19
CN110024140A (zh) 2019-07-16
WO2019074149A1 (ko) 2019-04-18
JP7118424B2 (ja) 2022-08-16
CN110024140B (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
JP6953021B2 (ja) 発光素子パッケージ及び光源装置
KR102592720B1 (ko) 발광소자 패키지 및 광원 장치
JP7182782B2 (ja) 発光素子パッケージ及び光源装置
TWI790249B (zh) 發光裝置及發光裝置封裝
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
US11302846B2 (en) Light emitting device package and light source unit
JP2019021919A (ja) 発光素子パッケージ
JP2020533778A (ja) 発光素子パッケージ
JP2020532851A (ja) 発光素子パッケージ
KR102471693B1 (ko) 발광소자 패키지 및 광원 장치
KR102501888B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR20190044449A (ko) 발광소자 패키지 및 광원 장치
KR102542297B1 (ko) 발광소자 패키지
KR102459103B1 (ko) 발광소자 패키지 및 광원 장치
KR102550291B1 (ko) 발광소자 패키지 및 광원 장치
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102426833B1 (ko) 발광소자 패키지 및 광원 장치
KR102249649B1 (ko) 발광소자 패키지 및 광원 장치
KR20190093413A (ko) 발광소자 패키지 및 광원 장치
KR20190093415A (ko) 발광소자 패키지 및 광원 장치
KR20190021989A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220727

R150 Certificate of patent or registration of utility model

Ref document number: 7118424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150