KR20220110680A - 발광소자 패키지 및 광원 장치 - Google Patents

발광소자 패키지 및 광원 장치 Download PDF

Info

Publication number
KR20220110680A
KR20220110680A KR1020220091296A KR20220091296A KR20220110680A KR 20220110680 A KR20220110680 A KR 20220110680A KR 1020220091296 A KR1020220091296 A KR 1020220091296A KR 20220091296 A KR20220091296 A KR 20220091296A KR 20220110680 A KR20220110680 A KR 20220110680A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
frame
disposed
layer
Prior art date
Application number
KR1020220091296A
Other languages
English (en)
Other versions
KR102592720B1 (ko
Inventor
송준오
김기석
임창만
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020220091296A priority Critical patent/KR102592720B1/ko
Publication of KR20220110680A publication Critical patent/KR20220110680A/ko
Application granted granted Critical
Publication of KR102592720B1 publication Critical patent/KR102592720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 개시된 발광소자 패키지는, 제1 방향으로 서로 이격된 제1 프레임 및 제2 프레임; 상기 제1 프레임 및 상기 제2 프레임 사이에 배치된 몸체; 상기 제1 프레임 및 상기 제2 프레임 상에 배치되고, 상기 제1 방향에 수직인 제2 방향으로 서로 이격된 복수의 발광소자; 및 상기 몸체의 상면에서 서로 이격된 복수의 리세스를 포함하고,상기 복수의 발광소자 각각은 상기 복수의 리세스 각각의 적어도 일부분 상에 배치될 수 있다.

Description

발광소자 패키지 및 광원 장치{LIGHT EMITTING DEVICE PACKAGE AND LIGHT SOURCE UNIT}
실시 예는 발광 소자 패키지, 발광소자 패키지 제조방법, 및 이를 갖는 광원 장치에 관한 것이다.
실시 예는 반도체 소자 패키지, 반도체 소자 패키지 제조방법, 및 이를 갖는 광원 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
한편, 고 출력을 제공할 수 있는 반도체 소자가 요청됨에 따라 고 전원을 인가하여 출력을 높일 수 있는 반도체 소자에 대한 연구가 진행되고 있다.
또한, 반도체 소자 패키지에 있어, 반도체 소자의 광 추출 효율을 향상시키고, 패키지 단에서의 광도를 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다. 또한, 반도체 소자 패키지에 있어, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
또한, 반도체 소자 패키지에 있어, 공정 효율 향상 및 구조 변경을 통하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
실시 예는 복수의 반도체 소자 또는 복수의 발광소자를 갖는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 상에 복수의 반도체 소자 또는 복수의 발광소자가 배치된 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 상에 서로 이격된 복수의 반도체 소자 또는 복수의 발광소자가 도전층과 연결되는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 각각이 적어도 하나의 관통홀을 구비하고 반도체 소자 또는 발광소자와 중첩된 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 각각이 적어도 하나의 관통홀 및 상기 관통홀에 도전층을 구비하여, 각 소자의 본딩부, 상기 도전층 및 프레임 간의 접착력이 개선된 반도체 소자 패키지 또는 발광소자 패키지를 제공한다.
실시 예는 프레임의 관통홀과 대면하는 반도체 소자 또는 발광소자의 본딩부가 도전층과 전기적으로 연결되는 반도체 소자 패키지 또는 발광소자 패키지를 제공한다.
실시 예는 서로 이격된 적어도 3개의 프레임 사이의 몸체에 하나 또는 복수의 리세스를 갖고, 반도체 소자 또는 발광소자와 중첩되는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 사이의 몸체에 하나 또는 복수의 리세스를 갖고, 상기 리세스에 제1수지를 배치하여 반도체 소자 또는 발광소자와 접착되는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 서로 이격된 적어도 3개의 프레임 사이의 몸체와 반도체 소자 또는 발광소자 사이에 접착되는 제1수지를 배치한 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 복수의 발광 소자를 직렬 또는 병렬로 연결되는 반도체 소자 패키지 또는 발광소자 패키지를 제공한다.
실시 예는 광 추출 효율 및 전기적 특성을 향상시킬 수 있는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 공정 효율을 향상시키고 새로운 패키지 구조를 제시하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예는 반도체 소자 패키지가 기판 등에 재 본딩되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 반도체 소자 패키지 또는 발광소자 패키지를 제공할 수 있다.
실시 예에 따른 발광소자 패키지는, 적어도 하나의 관통홀을 갖는 제1 내지 제3 프레임; 상기 제1 내지 제3 프레임을 지지하는 몸체; 상기 제1 및 제2 프레임 상에 배치되는 제1 발광소자; 및 상기 제2 및 제3 프레임 상에 배치되는 제2 발광소자;를 포함하고, 상기 몸체는 상기 제1 및 제2 프레임 사이에 배치되고 상기 제1 발광소자와 수직으로 중첩되는 제1 리세스, 및 상기 제2 및 제3 프레임 사이에 배치되고 상기 제2 발광소자와 수직으로 중첩되는 제2 리세스를 포함하고, 상기 제1 발광소자는 상기 제1 프레임의 관통홀 상에 배치되는 제1 본딩부, 및 상기 제2 프레임의 관통홀 상에 배치되는 제2 본딩부를 포함하고, 상기 제2 발광소자는 상기 제2 프레임의 관통홀 상에 배치되는 제3 본딩부, 및 상기 제3 프레임의 관통홀 상에 배치되는 제4 본딩부를 포함할 수 있다.
실시 예에 의하면, 상기 몸체와 상기 제1발광 소자 사이와, 상기 몸체와 제2발광 소자 사이에 각각 배치되는 제1 수지를 포함할 수 있다.
실시 예에 의하면, 상기 제1수지는 상기 제1리세스와 상기 제2리세스에 배치될 수 있다.
실시 예에 의하면, 상기 제1 리세스와 상기 제2리세스는 제1방향의 길이를 가지며, 상기 제1리세스와 상기 제2리세스의 길이는 상기 제1발광 소자의 상기 제1 방향의 길이보다 작을 수 있다.
실시 예에 의하면, 상기 제1 리세스와 상기 제2리세스는 제1방향의 길이를 가지며, 상기 제1리세스의 길이는 상기 제1발광 소자의 상기 제1 방향의 길이보다 작고, 상기 제2리세스의 길이는 상기 제2발광 소자의 길이보다 길며, 상기 제2리세스의 일부는 상기 제1발광 소자의 일부와 수직으로 중첩되도록 연장될 수 있다.
실시 예에 의하면, 상기 제1리세스는 상기 제1프레임의 관통홀과 상기 제2프레임의 관통홀 사이에 배치되며, 상기 제2리세스는 상기 제2프레임의 관통홀과 상기 제3프레임의 관통홀 사이에 배치될 수 있다.
실시 예에 의하면, 상기 제1리세스는 상기 제1발광 소자와 중첩되는 내측부와, 상기 제1발광 소자의 측면으로부터 외측으로 돌출되는 외측부를 가지며, 상기 제2리세스는 상기 제2발광 소자와 중첩되는 내측부와, 상기 제2발광 소자의 측면으로부터 외측으로 돌출되는 외측부를 가질 수 있다.
실시 예에 의하면, 상기 제1리세스는 상기 제1발광 소자 아래에 복수개로 배치되며, 상기 제2리세스는 상기 제2발광 소자 아래에 복수개로 배치되며, 상기 복수개의 제1리세스의 외측부는 상기 제1발광 소자의 서로 반대측 측면보다 외측으로 돌출되며, 상기 복수개의 제2리세스의 외측부는 상기 제2발광 소자의 서로 반대측 측면보다 외측으로 돌출될 수 있다.
실시 예에 의하면, 상기 제1리세스와 상기 제2리세스는 상기 내측부와 외측부의 길이 비율이 4:6 내지 6:4일 수 있다.
실시 예에 의하면, 상기 제1수지는 상기 제1 및 제2리세스의 외측부에 배치될 수 있다.
실시 예에 의하면, 상기 제1 및 제2발광 소자 간의 간격은 상기 제1 및 제2발광 소자 아래에 배치된 상기 제1 및 제2리세스 간의 최소 간격보다 더 이격될 수 있다.
실시 예에 의하면, 상기 제1 및 제2발광 소자는 상기 제1 내지 제3프레임에 의해 직렬로 연결될 수 있다.
실시 예에 의하면, 상기 제1 및 제2 발광 소자 각각은 적어도 2개의 발광 셀이 직렬로 연결되며, 상기 발광 셀은 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 갖는 발광 구조물을 포함할 수 있다.
실시 예에 의하면, 상기 제1 내지 제3 프레임은 도전성 프레임이며, 상기 관통홀에 도전층이 배치되며, 상기 도전층은 상기 제1발광 소자의 제1,2본딩부와 상기 제2발광 소자의 제3 및제4본딩부에 접촉될 수 있다.
실시 예에 의하면, 상기 제1발광 소자의 제1,2본딩부는 상기 제1 및 제2프레임과 상기 제1 및 제2프레임의 관통홀에 배치된 상기 도전층과 전기적으로 연결되며, 상기 제2바광 소자의 제3,4본딩부는 상기 제2 및 제3프레임과 상기 제2 및 제3프레임의 관통홀에 배치된 상기 도전층과 전기적으로 연결되며, 상기 도전층은 SAC 계열을 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는, 서로 이격되어 배치되는 제1 내지 제4 프레임; 상기 제1 내지 제4 프레임을 지지하는 몸체; 및 상기 몸체 상에 배치되는 복수의 발광 소자; 를 포함하고, 상기 제1 및 제2 프레임은 각각 제1 및 제2 관통홀을 포함하고, 상기 제1 관통홀과 상기 제2 관통홀은 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 이격되고, 상기 제3 프레임은 상기 제1 프레임의 제1 관통홀과 상기 제2방향으로 중첩되는 제3 관통홀과, 상기 제1프레임의 제1 관통홀과 상기 제1방향으로 중첩되는 제4 관통홀을 포함하며, 상기 제4 프레임은 상기 제3 프레임의 제4 관통홀과 상기 제1방향으로 중첩되는 제5관통홀과, 상기 제2프레임의 제2관통홀과 상기 제2방향으로 중첩되는 제6관통홀을 포함하며,상기 제3 프레임의 상기 제3 관통홀과 상기 제4 관통홀 사이의 연결 영역은 상기 제3 및 제4관통홀의 상면의 최대 폭보다 좁은 최소 폭을 갖고, 상기 제4 프레임의 상기 제5 관통홀과 상기 제6 관통홀 사이의 연결 영역은 상기 제5 및 제6 관통홀의 상면의 최대 폭보다 좁은 최소 폭을 갖고, 상기 복수의 발광 소자는 상기 제1 관통홀과 상기 제3 관통홀 사이, 상기 제4 관통홀과 상기 제5 관통홀 사이, 및 상기 제6 관통홀과 상기 제2 관통홀 사이에 배치될 수 있다.
실시 예에 따른 광원 장치는, 회로 기판; 및 상기 회로 기판에 하나 또는 복수의 발광 소자 패키지가 배치될 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 또는 발광소자의 본딩부들과 대면하는 프레임의 관통홀에 도전층을 제공하여, 본딩부의 접착력 및 전기 전도성을 개선시켜 줄 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 또는 발광소자와 몸체 사이에 접착을 위한 제1수지를 배치하여 발광 소자의 접착력 및 지지력을 개선시켜 줄 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 또는 발광소자와 대면하는 몸체의 리세스에 제1수지를 배치하여, 발광 소자의 접착력 및 지지력을 개선시켜 줄 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 복수의 반도체 소자 또는 발광 소자 내에 하나 또는 복수의 발광 셀을 배치하여, 고 전압 패키지를 제공할 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 복수의 반도체 소자 또는 발광 소자를 직렬로 연결하여 고 전압 패키지를 제공할 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 복수의 반도체 소자 또는 복수의 발광소자를 프레임 또는 도전층으로 선택적으로 연결하여, 패키지의 구동 전압의 전환이 가능할 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 광 추출 효율 및 전기적 특성과 신뢰성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 공정 효율을 향상시키고 새로운 패키지 구조를 제시하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지는 반사율이 높은 몸체를 제공함으로써, 반사체가 변색되지 않도록 방지할 수 있어 반도체 소자 패키지의 신뢰성을 개선할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 제조방법에 의하면, 반도체 소자 패키지가 기판 등에 재 본딩되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 또는 발광소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 본 발명의 제1실시 예에 따른 발광 소자 패키지의 평면도이다.
도 2는 도 1의 발광 소자 패키지의 패키지 몸체를 나타낸 평면도이다.
도 3은 도 1의 발광 소자 패키지의 A-A'측 단면도이다.
도 4는 도 1의 발광 소자 패키지의 A-B측 단면도이다.
도 5는 도 1의 발광 소자 패키지의 C-C측 단면도이다.
도 6은 도 1의 발광 소자 패키지의 D-D측 단면도이다.
도 7은 제1실시 예의 다른 예로서, 도 4의 발광 소자 패키지의 변형 예이다.
도 8은 제1실시 예의 다른 예로서, 도 3의 발광 소자 패키지에 배치된 발광 소자의 다른 예이다.
도 9는 제1실시 예의 다른 예로서, 도 3의 발광 소자 패키지에 배치된 프레임의 관통홀의 변형 예이다.
도 10은 제1실시 예의 다른 예로서, 도 9의 발광 소자 패키지에 배치된 프레임의 변형 예이다.
도 11은 제1실시 예에 있어서, 발광 소자와 몸체의 리세스를 상세하게 나타낸 도면이다.
도 12는 도 11에서 몸체와 발광 소자 사이에 제1수지가 배치된 예를 나타낸 도면이다.
도 13 내지 도 15는 제1실시 예에 있어서, 발광 소자 패키지의 몸체의 리세스 변형 예이다.
도 16a은 도 1의 발광 소자 패키지에서 리세스의 다른 배치 예이다.
도 16b는 도 1의 발광 소자 패키지에서 리세스가 없는 예이다.
도 17은 제2실시 예에 따른 발광 소자 패키지의 평면도이다.
도 18은 도 17에서 발광 소자와 몸체 사이에 제1수지가 배치된 예이다.
도 19의 (a)(b)는 도 17의 발광 소자 패키지의 프레임의 정면도 및 배면도이다.
도 20은 도 18의 발광 소자 패키지의 E1-E1'의 측 단면도이다.
도 21은 도 18의 발광 소자 패키지의 E2-E1'의 측 단면도이다.
도 22는 도 18의 발광 소자 패키지의 리세스를 설명하기 위한 도면이다.
도 23 내지 도 26은 도 22의 리세스의 변형 예이다.
도 27은 제3실시 예에 따른 발광 소자 패키지의 평면도의 예이다.
도 28a는 제4실시 예에 따른 발광 소자 패키지의 평면도의 예이다.
도 28b는 도 28a의 발광 소자 패키지의 다른 예이다.
도 29는 도 5의 발광 소자 패키지가 회로 기판에 배치된 광원 장치의 예이다.
도 30은 실시 예에 따른 발광 소자 패키지에 적용된 발광 소자의 제1예를 나타낸 평면도이다.
도 31은 도 30의 발광소자의 F-F선 단면도이다.
도 32는 실시 예에 따른 발광 소자 패키지에 적용된 발광 소자의 제2예를 나타낸 평면도이다.
도 33은 도 32의 발광 소자의 H-H측 단면도이다.
도 34는 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 제3예를 설명하는 평면도이다.
도 35는 도 34에 도시된 발광소자의 G-G 선에 따른 단면도이다.
도 36 및 도 37은 도 35의 발광소자의 제조방법에 의하여 반도체층이 형성된 단계를 설명하는 도면이다.
도 38 및 도 39는 도 35의 발광소자의 제조방법에 의하여 투광성 전극층이 형성된 단계를 설명하는 도면이다.
도 40 및 도 41는 도 35의 발광소자의 제조방법에 의하여 아이솔레이션 공정이 수행된 단계를 설명하는 도면이다.
도 42 및 도 43은 도 35의 발광소자의 제조방법에 의하여 반사층이 형성된 단계를 설명하는 도면이다.
도 44 및 도 45는 도 35의 발광소자의 제조방법에 의하여 제1 전극, 제2 전극, 연결전극이 형성된 단계를 설명하는 도면이다.
도 46 및 도 47는 도 35의 발광소자의 제조방법에 의하여 보호층이 형성된 단계를 설명하는 도면이다.
도 48는 도 35의 발광소자의 제조방법에 의하여 제1 본딩패드와 제2 본딩패드가 형성된 단계를 설명하는 도면이다.
도 49는 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 제4예를 나타낸 도면이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지에 대해 상세히 설명하도록 한다. 상기 소자 패키지의 반도체 소자는 자외선, 적외선 또는 가시광선의 광을 발광하는 발광소자를 포함할 수 있다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명하며, 상기 발광소자가 적용된 패키지 또는 광원 장치에 비 발광소자 예컨대, 제너 다이오드와 같은 소자나 파장이나 열을 감시하는 센싱 소자를 포함할 수 있다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명하며, 발광소자 패키지에 대해 상세히 설명하도록 한다.
<제1실시 예>
도 1은 본 발명의 제1실시 예에 따른 발광 소자 패키지의 평면도이며, 도 2는 도 1의 발광 소자 패키지의 패키지 몸체를 나타낸 평면도이고, 도 3은 도 1의 발광 소자 패키지의 A-A'측 단면도이며, 도 4는 도 1의 발광 소자 패키지의 A-B측 단면도이고, 도 5는 도 1의 발광 소자 패키지의 C-C측 단면도이며, 도 6은 도 1의 발광 소자 패키지의 D-D측 단면도이고, 도 7은 제1실시 예의 다른 예로서, 도 4의 발광 소자 패키지의 변형 예이며, 도 8은 제1실시 예의 다른 예로서, 도 3의 발광 소자 패키지에 배치된 발광 소자의 다른 예이고, 도 9는 제1실시 예의 다른 예로서, 도 3의 발광 소자 패키지에 배치된 프레임의 관통홀의 변형 예이며, 도 10은 제1실시 예의 다른 예로서, 도 9의 발광 소자 패키지에 배치된 프레임의 변형 예이고, 도 11은 제1실시 예에 있어서, 발광 소자와 몸체의 리세스를 상세하게 나타낸 도면이며, 도 12는 도 11에서 몸체와 발광 소자 사이에 제1수지가 배치된 예를 나타낸 도면이고, 도 13 내지 도 15는 제1실시 예에 있어서, 발광 소자 패키지의 몸체의 리세스 변형 예이다.
도 1 내지 도 15를 참조하면, 실시 예에 따른 반도체 소자 패키지 또는 발광소자 패키지(100)는, 서로 이격된 복수의 프레임(120,130,135,140), 상기 복수의 프레임(120,130,135,140) 사이를 지지하는 몸체(115), 상기 복수의 프레임(120,130,135,140) 상에 배치된 복수의 반도체 소자 또는 복수의 발광소자(151,152,153)를 포함한다. 이하, 패키지는 발광소자(151,152,153)가 배치된 패키지로서, 발광소자 패키지로 설명하기로 한다. 실시 예에 따른 복수의 발광소자(151,152,153)는 개별로 구동되도록 배치되거나, 직렬 또는 병렬로 구동될 수 있도록 연결될 수 있다. 이러한 발광소자 패키지(100)는 발광 소자(151,152,153)의 연결 개수에 따른 구동 전압을 변경하거나 전환시켜 줄 수 있다. 또한 복수의 발광 소자(151,152,153) 중 적어도 하나 또는 모두는 하나 또는 복수의 발광 셀을 포함할 수 있다. 상기 발광 셀은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 적어도 하나를 포함할 수 있다. 상기 복수의 발광 셀은 하나의 발광 소자 내에서 서로 직렬로 연결될 수 있다. 이에 따라 상기 각 발광 소자(151,152,153)는 하나 또는 복수의 발광 셀을 가질 수 있으며, 하나의 발광 소자에 n개의 발광 셀이 배치된 경우 n배의 구동 전압으로 구동될 수 있다. 예컨대, 하나의 발광 셀의 구동 전압이 3V이고, 2개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 6V의 구동 전압으로 구동될 수 있다. 또는 하나의 발광 셀의 구동 전압이 3V이고, 3개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 9V의 구동 전압으로 구동될 수 있다. 상기 발광 소자들 중 어느 하나에 배치된 발광 셀의 개수는 1개 또는 2개 내지 5개일 수 있다. 이에 따라 발광 소자 패키지(100)의 구동 전압은 발광 소자들이 직렬로 연결된 경우, 전체 발광 소자의 개수, 전체 발광 셀의 개수와 구동 전압의 곱으로 구해질 수 있다.
발광소자 패키지(100)는 제1방향(X)의 길이와 제2방향의 길이(Y)가 서로 동일하거나 다를 수 있다. 발광소자 패키지(100)에서 제1방향의 길이는 2.5mm 이상 예컨대, 2.5 내지 7mm의 범위일 수 있다. 상기 제2방향의 길이는 상기 제1방향과 같거나 클 수 있다. 발광소자 패키지(100)의 두께는 상기 제1,2방향의 길이보다 작을 수 있다.
패키지 몸체(110A)는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 상기 제1방향은 X 방향이며, 상기 제2방향은 X 방향과 직교하는 Y 방향이며, 제3방향은 X,Y 방향과 직교하는 Z 방향일 수 있으나, 이에 한정하지 않는다. 상기 패키지 몸체(110A)는 X 방향의 길이가 Y 방향의 길이와 같거나 다를 수 있다. 상기 X 방향의 길이가 Y방향의 길이보다 짧은 경우 발광소자(151,152,153)의 X방향 너비는 줄어들 수 있어 광도를 개선시킬 수 있고, Y 방향의 길이가 X 방향의 길이보다 짧은 경우 발광소자(151,152,153)의 Y 방향의 길이를 줄여줄 수 있다.
상기 패키지 몸체(110A)는 서로 반대측에 배치된 제1 및 제2측부(S1,S2)와, 서로 반대측에 배치된 제3 및 제4측부(S3,S4)를 포함할 수 있다. 상기 제1 및 제2측부(S1,S2)는 Y 방향으로 긴 길이를 갖고, 제3 및 제4측부(S3,S4)의 양 단부에 연결될 수 있다. 상기 제1 내지 제4측부(S1,S2,S3,S4)는 몸체(115)의 바닥에 대해 수직하거나 경사진 면으로 형성될 수 있다.
상기 패키지 몸체(110A)는 몸체(115)와 연결될 수 있다. 상기 몸체(115)는 상기 프레임(120,130,135,140) 사이에 배치될 수 있다. 상기 몸체(115)는 상기 패키지 몸체(110A)와 일체로 형성되거나 별도로 형성될 수 있다. 상기 몸체(115)는 상기 프레임(120,130,135,140)에 결합되어 상기 프레임(120,130,135,140)들을 지지할 수 있다. 상기 패키지 몸체(110A)와 상기 몸체(115)는 서로 동일한 재질이거나, 서로 다른 재질일 수 있다.
상기 패키지 몸체(110A)는 상기 몸체(115) 상에 배치될 수 있으며, 상기 발광 소자(151,152,153)의 둘레를 커버할 수 있다. 상기 패키지 몸체(110A)는 내부에 캐비티(112)를 구비할 수 있으며, 상기 발광 소자(151,152,153)는 상기 캐비티(112)에 배치될 수 있다. 상기 캐비티(112)는 상부 또는 광 출사 영역이 개방될 수 있다. 상기 캐비티(112)의 측면(111)은 수직하거나 경사진 면으로 제공될 수 있으며, 상기 발광 소자(151,152,153)의 둘레에서 광을 반사시켜 줄 수 있다.
상기 패키지 몸체(110A)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다. 상기 캐비티(112)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다.
<프레임(120,130,135,140)>
도 1, 도 3 내지 도 9를 참조하면, 상기 복수의 프레임(120,130,135,140)은 적어도 3개 이상 예컨대, 제1 프레임(120), 제2 프레임(130), 제3 프레임(135)과 제4 프레임(140)을 포함할 수 있다. 상기 제1 프레임(120)과 상기 제2 프레임(130)은 서로 이격되어 배치될 수 있다. 상기 제2 프레임(130)과 제3 프레임(135)은 서로 이격되어 배치될 수 있다. 상기 제3 프레임(135)과 제4 프레임(140)은 서로 이격되어 배치될 수 있다. 상기 제2 프레임(130)은 상기 제1프레임(120)과 제3 프레임(135) 사이에 배치될 수 있다. 상기 제3 프레임(135)은 상기 제2 프레임(120)과 제4 프레임(140) 사이에 배치될 수 있다. 상기 제1 및 제4 프레임(120,140)은 제1 방향(X)으로 이격될 수 있다. 상기 제1 프레임(120)과 제4프레임(140) 사이에는 하나, 2개 또는 3개 이상의 프레임이 배치될 수 있으며, 발광 소자 개수에 따라 달라질 수 있다.
상기 제1 프레임(120)은 상기 제1발광 소자(151) 아래에 배치될 수 있다. 상기 제1프레임(120)은 상기 제1발광 소자(151)의 일부 영역과 Z 방향 또는 수직 방향으로 중첩될 수 있다. 상기 제1프레임(120)은 캐비티(112)의 바닥(도 1의 113)에 배치될 수 있다. 상기 제1프레임(120)은 제1연장부(123)를 포함할 수 있다. 제1연장부(123)는 패키지 몸체(110A)의 제1측부(S1) 외측에 노출되거나, 상기 제1측부(S1)보다 더 외측으로 돌출될 수 있다 상기 제1연장부(123)는 제1 프레임(120)로부터 연장될 수 있다. 상기 제1연장부(123)는 제1 프레임(120)으로부터 제1측부(S1)을 통해 외측으로 돌출될 수 있으며, 제2 방향 길이가 패키지 몸체(110A)의 제2 방향의 길이와 같거나 1/2 이상의 길이로 제공되어, 방열 면적의 감소를 방지할 수 있다. 상기 제1프레임(120)이 제1연장부(123)을 갖고 몸체(115)와 결합됨으로써, 패키지 몸체(110A) 및 몸체(115)와의 결합력을 강화시켜 줄 수 있다. 상기 제1연장부(123)의 돌출된 너비는 X 방향으로 적어도 100 마이크로 미터 이상일 수 있다.
상기 제2 프레임(130)은 제1 프레임부(131), 제2 프레임부(132), 및 제1연결 프레임부(133)를 포함할 수 있다. 상기 제2 프레임(130)에서 제1 프레임부(131)는 제1프레임(120)과 Y 방향으로 대응되며, 상기 제2 프레임부(132)는 제1프레임(120)과 X 방향으로 대응될 수 있다. 상기 제1연결 프레임부(133)는 상기 제1 프레임부(131)와 상기 제2 프레임부(132)를 서로 연결시켜 줄 수 있다. 상기 제1 프레임부(131)와 상기 제1프레임(120)은 제1발광 소자(151) 아래에 배치될 수 있고, 제1 발광 소자(151)와 전기적으로 연결될 수 있다. 상기 제2 프레임부(132)는 제2발광 소자(152) 아래에 배치되며 제2발광 소자(152)와 전기적으로 연결될 수 있다. 상기 제2 프레임(130)은 제1 발광 소자(151)와 제2발광 소자(152)를 직렬로 연결시켜 줄 수 있다.
상기 제3 프레임(135)은 제3 프레임부(136), 제4 프레임부(137) 및 제2연결 프레임부(138)를 포함할 수 있다. 상기 제3 프레임(135)에서 제3 프레임부(136)는 제2 프레임부(132)와 Y 방향으로 대응되며, 상기 제4 프레임부(137)는 제4프레임(140)과 Y 방향으로 대응될 수 있다. 상기 제2연결 프레임부(138)는 상기 제3 프레임부(136)와 상기 제4 프레임부(137)를 서로 연결시켜 줄 수 있다. 상기 제3 프레임부(136)와 상기 제2 프레임(130)의 제2 프레임부(132)는 제2발광 소자(152) 아래에 배치될 수 있고, 제2 발광 소자(152)와 전기적으로 연결될 수 있다. 상기 제4 프레임부(137)와 제4프레임(140)은 제3발광 소자(153) 아래에 배치되며 제3발광 소자(153)와 전기적으로 연결될 수 있다. 상기 제3 프레임(135)은 제2 발광 소자(152)와 제3 발광 소자(153)를 직렬로 연결시켜 줄 수 있다.
상기 제2,3관통홀(TH2,TH3) 사이의 연결 영역은 상기 제1연결 프레임부(133)이며, 상기 제1연결 프레임부(133)의 폭 또는 최소 폭은 상기 제2 및 제3관통홀(TH2,TH3)의 상면의 최대 폭보다 작을 수 있다. 상기 제4,5관통홀(TH4,TH5) 사이의 연결 영역은 상기 제2연결 프레임부(138)이며, 상기 제2연결 프레임부(138)의 폭 또는 최소 폭은 상기 제4 및 제5관통홀(TH2,TH3)의 상면의 최대 폭보다 작을 수 있다. 상기 제1,2연결 프레임부(133,138)의 최소 폭이 상기 관통홀(TH1-TH6)의 상면의 최대 폭보다 큰 경우, 인접한 리세스와의 간섭이 발생될 수 있고, 관통 홀(TH1-TH6)의 형성에 어려움이 있을 수 있다. 다른 예로서, 상기 제2,3관통홀(TH2,TH3) 사이의 연결 영역과 상기 제4,5관통홀(TH4,TH5) 사이의 연결 영역은 회로 기판의 전극 패턴으로 연결해 주어, 상기 각 연결 프레임부로 기능하게 제공할 수 있다.
상기 제2 프레임부(132)는 X 방향으로 상기 제1프레임(120)과 제3 프레임(135)의 제4 프레임부(137) 사이에 배치될 수 있다. 상기 제3 프레임부(136)는 X 방향으로 상기 제1 프레임부(131)와 제4프레임(140) 사이에 배치될 수 있다. 상기 제2 프레임부(132)와 제4 프레임부(137)는 Y 방향으로 이격될 수 있다.
상기 제4 프레임(140)은 상기 제3발광 소자(153) 아래에 배치될 수 있다. 상기 제4프레임(140)은 상기 제3발광 소자(153)의 일부 영역과 Z 방향 또는 수직 방향으로 중첩될 수 있다. 상기 제4프레임(140)은 캐비티(112)의 바닥에 배치될 수 있다. 상기 제4프레임(140)은 제2연장부(143)를 포함할 수 있다. 제2연장부(143)는 패키지 몸체(110A)의 제2측부(S2)에 노출되거나 제2측부(S2)보다 더 외측으로 돌출될 수 있다 상기 제2연장부(143)는 제4 프레임(140)로부터 연장될 수 있다. 상기 제2연장부(143)는 제4 프레임(140)으로부터 제2측부(S2)을 통해 외측으로 돌출될 수 있다. 상기 제2연장부(143)는 Y 방향 길이가 패키지 몸체(110A)의 Y 방향의 길이와 같거나 1/2 이상의 길이로 제공되어, 방열 면적의 감소를 방지할 수 있고 패키지 몸체(110A) 및 몸체(115)와의 결합력을 강화시켜 줄 수 있다. 상기 제2연장부(143)이 돌출된 너비는 X 방향으로 적어도 100 마이크로 미터 이상일 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140)은 도전성 프레임으로 제공될 수도 있다. 상기 제1 프레임(120)과 상기 제2 프레임(130)의 제1프레임부(131)는 상기 몸체(115)의 구조적인 강도를 안정적으로 제공할 수 있으며, 제1발광소자(151)에 전기적으로 연결될 수 있다. 상기 제2 프레임(130)의 제2 프레임부(132)와 상기 제3 프레임(130)의 제3프레임부(136)는 상기 몸체(115)의 구조적인 강도를 안정적으로 제공할 수 있으며, 제2발광소자(152)에 전기적으로 연결될 수 있다. 상기 제3 프레임(135)의 제4프레임부(137)과 상기 제4 프레임(140)은 상기 몸체(115)의 구조적인 강도를 안정적으로 제공할 수 있으며, 제4발광소자(153)에 전기적으로 연결될 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140)의 하면은 도 2 내지 도 7과 같이, 몸체(115)의 바닥에 노출될 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)은 도전성 프레임인 경우, 리드 프레임으로 정의될 수 있으며, 상기 발광소자(151,152,153)로부터 발생된 열을 방열하거나 광을 반사시켜 줄 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140)이 도전성 재질인 경우, 금속 예컨대, 백금(Pt), 티타늄(Ti), 니켈(Ni), 구리(Cu), 금(Au), 탄탈늄(Ta), 알루미늄(Al), 은(Ag) 중 적어도 하나를 포함할 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)은 단층이거나 서로 다른 금속 층을 갖는 다층으로 형성될 수 있다.
다른 예로서, 상기 제1 내지 제4 프레임(120,130,135,140)은 절연성 프레임으로 제공될 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)은 절연성 프레임인 경우, 상기 패키지 몸체(110A)의 구조적인 강도를 안정적으로 제공할 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)이 절연성 프레임인 경우, 상기 몸체(115)와 상기 프레임(120,130,135,140)은 동일한 재질로 일체로 형성이거나 다른 재질일 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)이 절연성 프레임으로 형성된 경우, 후술되는 도전층(321)이 각 발광 소자(151,152,153)와 전기적으로 연결될 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140)이 절연성 재질인 경우, 수지 재질 또는 절연 재질일 수 있으며, 예컨대, 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 제1 내지 제4 프레임(120,130,135,140)은 에폭시 재질에 TiO2와 SiO2와 같은 고굴절 필러를 포함할 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)은 반사성 수지 재질일 수 있다.
상기 제1연결 프레임부(133)는 제1프레임(120)과 제3프레임(135)의 제3프레임부(136) 사이에 배치될 수 있다. 상기 제2연결 프레임부(138)는 제2 프레임(130)의 제2 프레임부(132)와 제4프레임(140) 사이에 배치될 수 있다. 상기 제1 및 제2연결 프레임부(133,138)는 몸체(115)의 하면에 노출될 수 있다. 다른 예로서, 상기 제1 및 제2연결 프레임부(133,138)는 몸체(115)의 하면으로부터 이격될 수 있다. 상기 제1 및 제2연결 프레임부(133,138)는 Z 방향 또는 수직 방향으로 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이보다 작은 두께를 가질 수 있다. 상기 제1 및 제2연결 프레임부(133,138)는 Z 방향 또는 수직 방향으로 각 프레임(120,130,135,140)의 두께 즉, 최대 두께보다 작은 두께를 가질 수 있다.
상기 제1 내지 제4프레임(120,130,135,140)의 일부는 하나 또는 복수의 돌기가 제3측부(S3)와 제4측부(S4)에 노출되고 몸체(115)와 결합될 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140) 각각은 하면 면적이 상면 면적보다 클 수 있다. 다른 예로서, 상기 제1 내지 제4 프레임(120,130,135,140) 각각은 상면 면적이 하면 면적보다 클 수 있다. 상기 제1 및 제4 프레임(120,140)은 서로 동일한 형상이거나 다른 대칭된 형상을 포함할 수 있다. 상기 제2 및 제3 프레임(130,135)은 서로 동일한 형상을 가질 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140) 각각은 상부에 상부 리세스(R51) 또는 단차 구조를 가지며, 상기 상부 리세스(R51) 또는 단차 구조에는 상기 몸체(115)가 결합될 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140) 각각은 상부 리세스(R51)가 배치된 영역의 두께가 다른 영역의 두께보다 얇을 수 있다. 상기 상부 리세스(R51)가 배치된 영역은 얇은 두께로 제공되어 몸체(115)와의 결합을 강화시켜 줄 수 있다. 상기 상부 리세스(R51)는 캐비티(112)의 바닥에서 상기 제1 내지 제4 프레임(120,130,135,140)의 영역 중 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)이 배치된 영역을 아일랜드(Island) 형상으로 제공할 수 있다.
상기 상부 리세스(R51)의 깊이는 상기 프레임(121,130,135,140)의 두께의 40% 내지 60% 범위일 수 있어, 프레임(120,130,135,140)의 강도 저하를 방지하고 지지할 수 있는 범위로 형성될 수 있다. 상기 상부 리세스(R51)는 하부 리세스나 단차진 구조와 제3방향으로 중첩되지 않는 영역에 배치될 수 있다. 상기 상부 리세스(R51)는 상기 발광소자(151,152,153)와 제3방향으로 중첩되거나 중첩되지 않을 수 있다.
상기 제1 및 제4 프레임(120,140)의 상면은 상기 상부 리세스(R51)에 채워진 수지부에 의해 아일랜드 형상으로 제공될 수 있다. 상기 제2프레임(130)의 제1,2프레임부(131,132)와 제3 프레임(135)의 제3,4프레임부(136,137)의 상면은 상부 리세스(R51)에 채워진 수지부에 의해 아일랜드 형상으로 제공될 수 있다. 상기 수지부는 상기 도전층(321)과 접착력, 젖음성이 좋지 않은 물질이거나, 상기 도전층(321)과의 표면 장력이 낮은 물질로 배치되는 경우 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 채워진 도전층(321)이 다른 영역으로 확산되는 것을 방지할 수 있다. 상기 도전층(321)은 상기 프레임(120,130,135,140)과 다른 재질로 형성될 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140) 각각은 상기 상부 리세스(R51)와의 경계 부분이 곡선 형상 또는 소정의 곡률을 갖는 곡선 형상으로 제공되어, 몸체(115)의 결합력을 강화시켜 줄 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140) 각각은 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)과 수직 방향으로 오버랩된 영역에 단차 구조나 리세스 없이 제공될 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140) 각각에서 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 영역과 중첩된 상부 영역은 상기 상부 리세스(R51)와의 최소 간격이 도 2와 같이, 간격(D4)으로 이격될 수 있어, 몸체(115)와 접촉되는 프레임 부분의 강성을 확보할 수 있고 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)를 형성하고 사출할 때, 단차 구조나 리세스에 의해 프레임에 손해를 주는 것을 방지할 수 있다. 상기 간격(D4)는 80 마이크로 미터 이상 예컨대, 80 내지 150 마이크로 미터의 범위로 이격시켜 주어, 관통홀(TH1,TH3,TH3,TH4,TH5,TH6)의 형성시 프레임(120,130,135,140)에 영향을 주는 것을 방지할 수 있다. 따라서, 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 둘레에는 상기 프레임(120,130,135,140)의 두께를 갖는 영역이 소정 거리만큼 확보시켜 주어, 몸체(115)와 결합되는 프레임 부분의 강성을 확보할 수 있고 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)를 형성할 때나 사출할 때 프레임(TH1,TH2,TH3,TH4,TH5,TH6)에 전달되는 충격을 줄여줄 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140) 중 적어도 하나 또는 2개 이상은 적어도 하나의 관통홀을 포함할 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140) 중 적어도 하나는 하나 또는 복수의 관통홀을 구비할 수 있다. 상기 제1 프레임(120)은 제1관통홀(TH1), 상기 제2 프레임(130)은 제2 및 제3관통홀(TH2,TH3), 상기 제3 프레임(135)은 제4 및 제5관통홀(TH4,TH5), 상기 제4 프레임(140)은 제6관통홀(TH6)을 포함할 수 있다. 상기 제2관통홀(TH2)은 제2 프레임(130)의 제1프레임부(131)에 배치될 수 있으며, 제3관통홀(TH3)은 제2 프레임(130)의 제2 프레임부(132)에 배치될 수 있다. 상기 제4관통홀(TH4)은 제3 프레임(135)의 제3프레임부(136)에 배치될 수 있으며, 제5관통홀(TH5)은 제3 프레임(135)의 제4프레임부(137)에 배치될 수 있다. 상기 제1 내지 제6관통홀(TH1,TH2,TH3,TH4,TH5,TH6)은 상기 각 프레임(120,130,135,140)의 상면부터 하면까지 관통되는 구멍일 수 있다.
도 1 및 도 11을 참조하면, 상기 제1 내지 제6관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 상기 몸체(115)와 수직 방향 즉, Z 방향으로 중첩되지 않을 수 있다. 상기 제1 내지 제6관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 캐비티 영역과 수직 방향 즉, Z 방향으로 중첩될 수 있다. 상기 제1 및 제2관통홀(TH1,TH2)은 제1 발광소자(151)와 수직 방향 예컨대, Z 방향으로 중첩될 수 있다. 상기 제1 및 제2관통홀(TH1,TH2) 사이의 간격은 상기 제1 발광소자(151)의 Y 방향의 길이보다 작을 수 있다. 상기 제1 및 제2관통홀(TH1,TH2) 각각의 상부 너비(또는 직경)(W1)는 상기 제1 발광소자(151)의 X 방향의 너비(W3)보다 작을 수 있다. 상기 제3 및 제4관통홀(TH3,TH4)는 제2 발광소자(152)와 수직 방향 예컨대, Z 방향으로 중첩될 수 있다. 상기 제3 및 제4관통홀(TH3,TH4) 사이의 간격은 상기 제2 발광소자(152)의 Y 방향의 길이보다 작을 수 있다. 상기 제3 및 제4관통홀(TH3,TH4) 각각의 상부 너비(또는 직경)(W1)는 상기 제2 발광소자(152)의 X 방향의 너비(W3)보다 작을 수 있다.
상기 제5 및 제6관통홀(TH5,TH6)은 제3 발광소자(153)와 수직 방향 예컨대, Z 방향으로 중첩될 수 있다. 상기 제5 및 제6관통홀(TH5,TH6) 사이의 간격은 상기 제3 발광소자(153)의 Y 방향의 길이보다 작을 수 있다. 상기 제5 및 제6관통홀(TH5,TH6) 각각의 상부 너비(또는 직경)(W1)는 상기 제3 발광소자(153)의 X 방향의 너비(W3)보다 작을 수 있다.
상기 제1 및 제2관통홀(TH1,TH2) 사이의 간격, 상기 제3 및 제4관통홀(TH3,TH4) 사이의 간격, 및 상기 제5 및 제6관통홀(TH5,TH6) 사이의 간격은 서로 동일할 수 있다. 상기 제1 및 제2관통홀(TH1,TH2) 사이의 간격, 상기 제3 및 제4관통홀(TH3,TH4) 사이의 간격, 및 상기 제5 및 제6관통홀(TH5,TH6) 사이의 간격은 Y 방향의 관통 홀 간의 간격으로서, X 방향으로 이격된 관통 홀들 간의 간격보다 클 수 있다. 이러한 관통홀들의 X 방향 및 Y 방향의 간격은 발광소자(151,152,153)의 크기나 발광소자(151,152,153) 간의 이격 거리(G1)에 따라 달라질 수 있다.
<프레임의 관통홀>
실시 예에 따른 발광소자 패키지(100)는, 도 2 내지 도 8과 같이, 발광소자(151,152,153) 아래에 복수의 관통홀(TH1,TH2,TH3,,TH4,TH5,TH6)를 포함할 수 있다. 상기 제1 프레임(120)은 상기 제1관통홀(TH1)을 포함할 수 있다. 상기 제2 프레임(130)은 서로 이격된 제2 및 제3관통홀(TH2,TH3)을 포함할 수 있다. 상기 제3 프레임(135)은 서로 이격된 제4 및 제5관통홀(TH4,TH5)을 포함할 수 있다. 상기 제4 프레임(140)은 제6 관통홀(TH6)를 포함할 수 있다.
상기 제1 내지 제6 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 상기 각 프레임(120,130,135,140) 중 적어도 하나에 하나 또는 복수로 제공될 수 있다. 상기 제1 내지 제6 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 상기 각 프레임(120,130,135,140)을 관통하여 제공될 수 있다. 상기 제1 내지 제6 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 상기 각 프레임(120,130,135,140)의 상면과 하면을 수직 방향 또는 제3 방향으로 관통하여 제공될 수 있다. 상기 관통홀(TH1,TH2,TH3,,TH4,TH5,TH6)은 프레임 내에서 개구부나 구멍으로 정의될 수 있다. 상기 관통홀(TH1,TH2,TH3,,TH4,TH5,TH6)은 프레임 내에 프레임으로 둘러싸여진 개구부나 구멍으로 정의될 수 있다.
상기 제1관통홀(TH1)과 상기 제6관통홀(TH6)은 제1방향과 상기 제1방향에 직교하는 제2방향으로 이격될 수 있다. 상기 제2관통홀(TH2)은 상기 제1관통홀(TH1)과 제2 방향으로 중첩되며, 상기 제3관통홀(TH3)은 상기 제1관통홀(TH1)과 제1방향으로 중첩되며, 상기 제4관통홀(TH4)은 상기 제3관통홀(TH3)과 제2방향으로 중첩될 수 있다. 상기 제2 및 제4관통홀(TH4)은 상기 제6관통홀(TH6)과 제1방향으로 중첩될 수 있다. 상기 제5관통홀(TH5)은 상기 제6관통홀(TH6)과 제2방향으로 중첩될 수 있다. 상기 제5관통홀(TH5)은 상기 제1 및 제3관통홀(TH1,TH3)과 제1방향으로 중첩될 수 있다.
상기 제1,3,5관통홀(TH1,TH3,TH5)는 제1방향으로 서로 중첩될 수 있다. 상기 제2,4,6관통홀(TH2,TH4,TH6)는 상기 제1,3,5관통홀(TH1,TH3,TH5)과 제2방향으로 이격되며 제1방향으로 서로 중첩될 수 있다.
상기 관통홀(TH1,TH2,TH3,,TH4,TH5,TH6)은 상기 캐비티(112)의 바닥 에지로부터 이격되어 배치될 수 있다.
상기 제2,3관통홀(TH2,TH3) 사이의 연결 영역은 상기 제1연결 프레임부(133)이며, 상기 제1연결 프레임부(133)의 폭 또는 최소 폭은 상기 제2 및 제3관통홀(TH2,TH3)의 상면의 최대 폭보다 작을 수 있다. 상기 제4,5관통홀(TH4,TH5) 사이의 연결 영역은 상기 제2연결 프레임부(138)이며, 상기 제2연결 프레임부(138)의 폭 또는 최소 폭은 상기 제4 및 제5관통홀(TH2,TH3)의 상면의 최대 폭보다 작을 수 있다. 상기 제1,2연결 프레임부(133,138)의 최소 폭이 상기 관통홀(TH1-TH6)의 상면의 최대 폭보다 큰 경우, 인접한 리세스와의 간섭이 발생될 수 있고, 관통 홀(TH1-TH6)의 크기 형성에 어려움이 있을 수 있다. 다른 예로서, 상기 제2,3관통홀(TH2,TH3) 사이의 연결 영역과 상기 제4,5관통홀(TH4,TH5) 사이의 연결 영역은 회로 기판의 전극 패턴으로 연결해 주어, 상기 각 연결 프레임부로 기능하게 제공할 수 있다.
상기 발광 소자 패키지(100) 내에서 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 개수는 상기 발광 소자(151,152,153)의 개수의 2배일 수 있다.
상기 제1발광소자(151)의 하부에서 상기 제1관통홀(TH1)은 상기 제1 본딩부(51)의 하면에 대면하게 배치되며, 상기 제2관통홀(TH2)은 제2본딩부(52)의 하면에 대면하게 배치될 수 있다. 상기 제2발광소자(152) 하부에서 상기 제3 관통홀(TH3)는 제1 본딩부(51)의 하면과 대면하게 배치될 수 있고, 제4관통홀(TH4)은 상기 제2발광소자(152)의 제2본딩부(52)의 하면과 대면하게 배치될 수 있다. 상기 제3발광소자(153) 하부에서 상기 제5 관통홀(TH5)은 상기 제1 본딩부(51)의 하면과 대면하게 배치될 수 있고, 제6관통홀(TH6)는 상기 제3발광소자(153)의 제2본딩부(52)의 하면과 대면하게 배치될 수 있다.
상기 제1관통홀(TH1)과 상기 제2 관통홀(TH2)은 상기 제1발광소자(151)와 중첩되는 영역에 배치되고 상기 몸체(115)로부터 이격될 수 있다. 상기 제3 관통홀(TH3)와 상기 제4 관통홀(TH4)는 상기 제2 발광소자(152)의 하부 면 아래에서 서로 이격되어 배치될 수 있다. 상기 제3 관통홀(TH3)과 상기 제4 관통홀(TH4)은 상기 제2 발광소자(152)와 중첩되는 영역에 배치되고 상기 몸체(115)로부터 이격될 수 있다. 상기 제5 관통홀(TH5)와 상기 제6 관통홀(TH6)은 상기 제3 발광소자(153)의 하부 면 아래에서 서로 이격되어 배치될 수 있다. 상기 제5 관통홀(TH5)과 상기 제6 관통홀(TH6)은 상기 제3 발광소자(153)와 중첩되는 영역에 배치되고 상기 몸체(115)로부터 이격될 수 있다.
상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이는 상기 각 프레임(120,130,135,140)의 두께와 동일할 수 있어, 상기 각 프레임(120,130,135,140)의 안정적인 강도를 유지할 수 있는 깊이로 제공될 수 있다. 예로서, 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이는 180 마이크로 미터 이상 예컨대, 180 내지 220 마이크로 미터의 범위로 제공될 수 있다.
실시 예에 의하면, 제1 및 제2 방향(X,Y)으로 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6))의 상부 영역의 너비가 하부 영역의 너비보다 작거나 같을 수 있다. 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상부 영역의 너비는 제1 및 제2방향으로 동일하거나 제1방향의 너비가 제2방향의 너비보다 클 수 있다. 제1 및 제2방향으로 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상부 영역의 너비는 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6))와 대면하는 각 본딩부(51,52)의 하면의 길이에 비해 작거나 같게 제공될 수 있다. 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 상부 면적이 상기 각 본딩부(51,52)의 하면 면적보다 작을 수 있다. 이러한 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)은 상기 각 발광 소자(151,152,153)의 본딩부(51,52)에 덮혀질 수 있다. 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6) 상부 형상이 원 형상이거나 다각형 형상을 포함할 수 있다. 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)는 각 본딩부(51,52)의 하면 형상과 동일한 형상이거나 다른 형상일 수 있다. 상기 본딩부(51,52)는 하면 형상이 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정하지는 않는다.
상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상부 면적은 상기 각 본딩부(51,52)의 하면 면적의 50% 이상 예컨대, 50% 내지 98%의 범위를 가질 수 있다. 또한 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)과 각 본딩부(51,52)는 부분적으로 대면하는 영역과 대면하지 않는 비 중첩 영역을 가질 수 있다.
상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상부 영역으로부터 X 방향으로 상기 각 본딩부(51,52)의 측면 끝단까지의 거리는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터로 제공될 수 있다. 상기 거리가 40 마이크로 미터 이상일 때 상기 각 본딩부(51,52)가 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 저면에서 노출되지 않도록 하기 위한 공정 마진을 확보할 수 있다. 또한, 상기 거리가 60 마이크로 미터 이하일 때 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 노출되는 상기 각 본딩부(51,52)의 면적을 확보할 수 있고, 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 의해 노출되는 각 본딩부(51,52)의 저항을 낮출 수 있어 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 의해 노출되는 상기 각 본딩부(51,52)로 전류 주입을 원활히 할 수 있다.
도 2 및 도 11과 같이, 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)은 하부 너비(W2)가 상부 너비(W1)보다 클 수 있다. 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)은 상부 방향으로 갈수록 너비 또는 직경이 점차 작아지는 형상일 수 있다. 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 측면은 경사지거나 수직한 면으로 제공될 수 있으며, 또는 소정의 곡률을 갖는 곡면으로 제공될 수 있다. 상기 관통홀들의 변형 예들을 보면, 도 9와 같이 관통홀(TH3,TH4)의 측면이 곡면으로 형성되어, 상부 방향으로 갈수록 너비 또는 직경이 점차 작아질 수 있으며, 또는 관통홀(TH3,TH4)의 측면이 서로 다른 곡률을 갖는 곡면으로 형성될 수 있으며, 하부 측면의 곡률 반경이 상부 측면의 곡률 반경보다 더 클 수 있다. 상기 곡면은 관통홀(TH3,TH4)의 중심에서 외부 방향으로 볼록한 곡면일 수 있다.
<도전층(321)>
실시 예에 따른 발광소자 패키지(100)는, 도 3 내지 도 8에 도시된 바와 같이, 도전층(321)을 포함할 수 있다. 상기 도전층(321)은 상기 복수의 관통홀(TH1,TH2,TH3,TH4,TH5,TH6) 중 적어도 하나 또는 모두에 제공될 수 있다. 상기 도전층(321)은 상기 발광소자(151,152,153)의 본딩부(51,52) 아래에 배치될 수 있다. 제1방향(X)과 제2방향(Y)으로 상기 도전층(321)의 상부 폭은 상기 각 본딩부(51,52)의 폭에 비해 작게 제공될 수 있다.
상기 도전층(321)은 상기 각 본딩부(51,52)의 하면과 직접 접촉되어 배치될 수 있다. 상기 도전층(321)은 상기 각 본딩부(51,52)와 전기적으로 연결될 수 있다. 상기 도전층(321)의 둘레에는 상기 각 프레임(120,130,135,140) 내에 배치되고, 각 프레임(120,130,135,140)과 연결될 수 있다.
상기 도전층(321)은 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 도전층(321)은 전기 전도성의 기능을 확보할 수 있는 물질이 사용될 수 있다. 상기 도전층(321)은 솔더 페이스트 또는 Ag 페이스트를 포함할 수 있으며, 예컨대, 파우더 입자 또는 파티클 입자와 플럭스의 혼합으로 형성될 수 있다. 상기 솔더 페이스트는 예컨대, Sn-Ag-Cu를 포함할 수 있다. 예로서, 상기 도전층(321)은 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
실시 예에 따른 발광소자 패키지(100)는 상기 제1관통홀(TH1) 및 제2관통홀(TH2)의 도전층(321)을 통해 상기 제1발광소자(151)의 제1 및 제2본딩부(51,52)에 전원이 연결될 수 있다. 상기 제3관통홀(TH3) 및 제4관통홀(TH4)의 도전층(321)을 통해 상기 제2 발광소자(152)의 제1 및 제2본딩부(51,52)에 전원이 공급될 수 있다. 상기 제5관통홀(TH5) 및 제6관통홀(TH6)의 도전층(321)을 통해 상기 제3 발광소자(153)의 제1 및 제2본딩부(51,52)에 전원이 공급될 수 있다. 상기 발광소자(151,152,153)의 본딩부(51,52)는 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 배치된 도전층(321)과 전기적으로 연결될 수 있다. 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 배치된 도전층(321)은 상기 복수의 발광 소자(151,152,153)을 직렬로 연결시켜 줄 수 있다.
상기 제1 내지 제4 프레임(120,130,135,140)이 전도성 재질인 경우, 상기 제1 내지 제4 프레임(120,130,135,140)은 발광소자(151,152,153)의 본딩부(51,52)와 전기적으로 연결될 수 있다. 상기 제1 내지 제4 프레임(120,130,135,140)은 복수의 발광 소자(151,152,153)을 직렬로 연결시켜 줄 수 있다.
상기 발광소자(151,152,153)의 본딩부(51,52)는 상기 도전층(321,322)과 상기 프레임(120,130,135,140) 중 적어도 하나 또는 모두와 전기적으로 연결될 수 있다. 상기 도전층(321,322)과 상기 프레임(120,130,135,140)은 상기 복수의 발광소자(151,152,153)를 직렬로 연결시켜 줄 수 있다. 이에 따라, 상기 각 본딩부(51,52)를 통하여 공급되는 구동 전원에 의하여 상기 각 발광소자(151,152,153)가 구동될 수 있게 된다. 그리고, 상기 발광소자(151,152,153)에서 발광된 빛은 상기 패키지 몸체(110A)의 상부 방향으로 제공될 수 있게 된다. 상기 발광 소자 패키지에 공급되는 구동 전압은 상기 각 발광 소자(151,152,153) 내의 발광 셀의 개수에 따라 비례하여 증가될 수 있다. 예컨대, 각 발광 소자(151,152,153) 내의 발광 셀이 1개인 경우, 구동 전압은 발광 소자의 개수와 개별 발광 셀이 가지는 구동 전압의 곱이 될 수 있다. 각 발광 소자 내에 발광 셀이 2개인 경우 구동 전압은 발광 소자의 개수와 발광 셀이 가지는 구동 전압의 곱의 2배가 될 수 있다. 각 발광 소자 내에 발광 셀이 n개(n은 2 이상)인 경우 구동 전압은 발광 소자의 개수와 발광 셀이 가지는 구동 전압의 곱의 n배가 될 수 있다. 이에 따라 상기 발광 소자 패키지의 구동 전압은 발광 소자의 개수가 m이고, 발광 소자 내의 발광 셀의 개수가 n이며, 각 발광 셀의 구동 전압이 Vf인 경우, m×n×Vf의 곱으로 계산될 수 있다. 발광 소자 패키지는 3개의 발광 소자를 갖고 배치되고 각 발광 셀의 구동 전압이 3V인 경우, 구동 전압은 9V, 18V, 27V, 36V와 같이 고 전압으로 공급할 수 있다. 이러한 고 전압의 발광 소자 패키지는 디밍(Dimming) 조절이 가능하여, 발광되는 광의 밝기를 조절할 수 있다.
실시 예에 따른 프레임(120,130,135,140)은 도 10과 같이, 제1 및 제2 금속층(L1, L2)을 포함하며, 상기 제1금속층(L1)은 베이스층으로서, Cu, Ni, Ti를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제2금속층(L2)은 Au, Ni층, Ag 층 중에서 적어도 하나를 포함할 수 있다. 상기 제2금속층(L2)이 Ni층을 포함하는 경우, Ni층은 열 팽창에 대한 변화가 작으므로, 패키지 몸체가 열 팽창에 의하여 그 크기 또는 배치 위치가 변화되는 경우에도, 상기 Ni층에 의하여 상부에 배치된 발광소자의 위치가 안정적으로 고정될 수 있게 된다. 상기 제2 금속층(L2)이 Ag층을 포함하는 경우, Ag층은 상부에 배치된 발광소자에서 발광되는 빛을 효율적으로 반사시키고 광도를 향상시킬 수 있다. 상기 제2금속층(L2)이 Au층을 포함하는 경우, 상기 발광 소자(151,152,153)의 본딩부(51,52)와의 본딩력이 개선시키고 반사 효율을 개선시켜 줄 수 있다.
상기 도전층(321)은 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 도전층(321)은 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6) 내에 100% 이하로 채워질 수 있으며, 예컨대 30% 내지 100%의 범위로 채워질 수 있으며, 상기 범위를 초과할 경우 회로 기판과의 본딩력이 저하될 수 있고 상기 범위보다 작을 경우 전도성 특성이 저하될 수 있다.
상기 도전층(321)과 상기 프레임(120,130,135,140) 사이에는 합금층(L3)이 형성될 수 있다. 상기 합금층(L3)은 상기 도전층(321)을 구성하는 물질과 상기 프레임(120,130,135,140)의 제2금속층(L2) 간의 결합에 의해 형성될 수 있다. 상기 합금층(L3)은 프레임(120,130,135,140)의 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 표면 상에 형성될 수 있다. 상기 합금층(L3)은 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나를 갖는 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 상기 도전층(321)으로부터 제공될 수 있고, 제2 물질은 상기 제2금속층(L2) 또는 상기 프레임(120,130,135,140)의 베이스층으로부터 제공될 수 있다. 상기 도전층(321)이 Sn 물질을 포함하고 상기 제2 금속층(L2)이 Ag 물질을 포함하는 경우, 상기 도전층(321)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Ag 물질의 결합에 의하여 AgSn의 금속간 화합물층이 형성될 수 있다.
또는, 상기 도전층(321)이 Sn 물질을 포함하고 상기 제2 금속층(L2)이 Au 물질을 포함하는 경우, 상기 도전층(321)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Au 물질의 결합에 의하여 AuSn의 금속간 화합물층이 형성될 수 있다.
또는, 상기 도전층(321, 322)이 Sn 물질을 포함하고 상기 프레임(120,130,135,140)의 제1금속층(L1)이 Cu 물질을 포함하는 경우, 상기 도전층(321)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Cu 물질의 결합에 의하여 CuSn의 금속간 화합물층이 형성될 수 있다.
또는 상기 도전층(321)이 Ag 물질을 포함하고 상기 제2금속층(L2) 또는 상기 프레임(120,130,135,140)의 일부 층이 Sn 물질을 포함하는 경우, 상기 도전층(321)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Ag 물질과 Sn 물질의 결합에 의하여 AgSn의 금속간 화합물층이 형성될 수 있다.
이상에서 설명된 금속간 화합물층은 다른 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다. 따라서, 실시 예에 따른 발광소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지(100) 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110A)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110A)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다. 이에 따라, 몸체(115)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체(115)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
한편, 상기 프레임(120,130,135,140)의 하면 영역에서 Y 방향으로 이격된 제1관통홀(TH1)와 상기 제2 관통홀(TH2) 사이의 간격, 상기 제3 관통홀(TH3)와 상기 제4 관통홀(TH4) 사이의 간격, 또는 상기 제3 관통홀(TH3)와 상기 제4 관통홀(TH4) 사이의 간격은 100 마이크로 미터 이상 예컨대, 100 마이크로 미터 내지 150 마이크로 미터로 제공될 수 있다. 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6) 간의 간격은 발광소자 패키지(100)가 회로기판, 또는 서브 마운트 등에 실장되는 경우에, 전극들 간의 전기적인 단락(short)이 발생되는 것을 방지하기 위한 최소 거리일 수 있다.
상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 중심에서 프레임(120,130,135,140)의 외곽부 또는 몸체와의 최소 거리는 100마이크로 미터 이상 예컨대, 100 내지 200 마이크로 미터의 범위로 형성될 수 있다. 이에 따라 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)은 상기 프레임의 두께와 같은 깊이를 갖고 상기 거리로 몸체와 이격됨으로써, 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 형상을 유지할 수 있고, 몸체 성형에 따른 파손을 방지할 수 있다. 상기 거리는 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상부 너비 이하일 수 있다.
도 1 및 도 2에서, X 방향으로 이격된 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)들은 서로 다른 발광 소자(151,152,153) 아래에 배치되며, 발광 소자(151,152,153) 간의 간격(G1)보다 이격될 수 있다.
<몸체(115)>
도 1 내지 도 6과 같이, 몸체(115)는 패키지 몸체(110A)와 연결될 수 있다. 상기 몸체(115)는 상기 패키지 몸체(110A)와 동일한 물질로 일체로 형성되거나, 별도의 재질로 형성될 수 있다. 상기 몸체(115)가 상기 패키지 몸체(110A)와 다른 재질인 경우, 상기 몸체(115) 상에 상기 패키지 몸체(110A)가 접착되거나 부착될 수 있다. 상기 패키지 몸체(110A)는 상부가 개방된 캐비티(112)를 제공할 수 있다. 상기 캐비티(112)의 바닥(113)에는 상기 제1 내지 제4 프레임(120,130,135,140)이 배치될 수 있다. 상기 캐비티(112)의 측면(111)은 몸체(115)의 바닥(113)에 대해 수직한 면이거나 경사진 면으로 형성될 수 있다.
상기 몸체(115)는 상기 제1 프레임(120) 내지 제4프레임(140) 사이에 배치될 수 있다. 상기 몸체(115)는 전극 분리선의 기능을 수행할 수 있다. 상기 몸체(115)는 절연부재로 지칭될 수도 있다. 상기 몸체(115)는 프레임(120,130,135,140) 사이를 따라 제1 방향과 제2방향으로 배치되어, 인접한 제1 내지 제4 프레임(120,130,135,140) 사이를 분리시켜 줄 수 있다. 상기 몸체(115)는 제1 방향으로 배치된 부분과 제2 방향으로 배치된 부분이 서로 연결될 수 있다.
상기 몸체(115)는 상기 제1 내지 제4 프레임(120,130,135,140) 위에 배치될 수 있다. 상기 패키지 몸체(110A)는 상기 제1내지 제4 프레임(120,130,135,140) 위에 배치된 경사면을 제공할 수 있다. 상기 패키지 몸체(110A)는 상기 제1내지 제4 프레임(120,130,135,140) 위에 캐비티(112)를 갖는 측벽으로 제공될 수 있다. 상기 패키지 몸체(110A)는 제거될 수 있다. 상기 몸체(115)는 패키지 몸체(110A)와 일체로 형성되거나, 별도로 형성될 수 있다. 실시 예에 의하면, 상기 패키지 몸체(110A)는 캐비티(112)가 있는 구조로 제공될 수도 있으며, 캐비티(112) 없이 상면이 평탄한 구조로 제공될 수도 있다.
예로서, 상기 몸체(115)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 몸체(115)는 TiO2와 SiO2와 같은 고굴절 필러를 포함할 수 있다. 상기 패키지 몸체(110A)는 상기 몸체(115)의 재질로 형성되거나, 상기 재질 중에서 다른 재질로 형성될 수 있다.
<몸체의 리세스(R1,R2,R3)>
실시 예에 따른 발광소자 패키지(100)는, 도 1 내지 도 4에 도시된 바와 같이, 리세스(R1,R2,R3)를 포함할 수 있다. 상기 리세스(R1,R2,R3)는 상기 몸체(115)의 상부에 제공될 수 있다. 상기 리세스(R1,R2,R3)은 복수개가 서로 이격될 수 있다. 상기 리세스(R1,R2,R3)들은 X 방향으로 배열될 수 있으며, 상기 발광 소자(151,152,153)들이 배열되는 방향과 동일한 방향으로 배열될 수 있다. 상기 리세스(R1,R2,R3)는 캐비티(112)의 바닥과 수직 방향 또는 제3방향으로 중첩될 수 있다. 상기 리세스(R1,R2,R3)는 상기 캐비티(112)의 바닥에 배치될 수 있다.
상기 리세스(R1,R2,R3)는 제1리세스(R1), 제2리세스(R2) 및 제3리세스(R3)를 포함할 수 있다. 상기 리세스(R1,R2,R3)는 제1방향(X)으로의 길이가 제2방향(Y)으로의 너비보다 클 수 있다. 상기 제1리세스(R1)는 제1 프레임(120)과 제2 프레임(130)의 제1프레임부(131) 사이에 배치되며, 제2리세스(R2)는 제2 프레임(130)의 제2 프레임부(132)와 제3 프레임(135)의 제3프레임부(136) 사이에 배치될 수 있다. 제3리세스(R3)는 제3 프레임(135)의 제4프레임부(137)와 제4 프레임(140) 사이에 배치될 수 있다. 상기 제1 및 제2리세스(R1,R2) 사이에는 제1연결 프레임부(133)가 배치될 수 있다. 상기 제2 및 제3리세스(R2,R3) 사이에는 제2연결 프레임부(138)가 배치될 수 있다.
상기 제1리세스(R1)는 제1 및 제2관통홀(TH1,TH2) 사이에 배치되며, 제2리세스(R2)는 제3 및 제4관통홀(TH3,TH4) 사이에 배치될 수 있다. 상기 제3리세스(R3)는 제5 및 제6관통홀(TH5,TH6) 사이에 배치될 수 있다.
상기 제1리세스(R1)는 상기 제1 관통홀(TH1)와 상기 제2 관통홀(TH2) 사이에 최단 거리를 갖는 가상선이 배치되고, 상기 가상선에 수직하는 방향으로 연장되고, 상기 제1리세스(R1)의 길이는 상기 제1리세스(R1)가 연장되는 방향으로 상기 제1리세스(R1)의 길이가 상기 발광 소자(151,152,153)의 폭보다 작을 수 있다.
상기 제2리세스(R2)는 상기 제3 관통홀(TH3)와 상기 제4 관통홀(TH4) 사이에 최단 거리를 갖는 가상선이 배치되고, 상기 가상선에 수직하는 방향으로 연장되고, 상기 제2리세스(R2)의 길이는 상기 제2리세스(R2)가 연장되는 방향으로 상기 발광 소자(151,152,153)의 폭보다 작을 수 있다.
상기 제3리세스(R3)는 상기 제5 관통홀(TH5)와 상기 제6 관통홀(TH6) 사이에 최단 거리를 갖는 가상선이 배치되고, 상기 가상선에 수직하는 제1방향으로 연장되고, 상기 제3리세스(R3)의 제1방향의 길이는 상기 제3리세스(R3)가 연장되는 방향으로 상기 발광 소자(151,152,153)의 폭보다 작을 수 있다.
도 1 및 도 11을 참조하면, 제1 방향으로 각 리세스(R1,R2,R3)의 길이(B5)는 발광 소자(151,152,153)의 폭(W3)보다 작을 수 있다. 여기서, 상기 발광 소자(151,152,153)의 폭은 상기 발광 소자(151,152,153)가 직사각형 형상인 경우, 장변 및 단변 중 단변의 길이일 수 있다. 상기 각 리세스(R1,R2,R3)의 길이(B5)는 발광 소자(151,152,153)의 단변 방향의 길이일 수 있다. 상기 각 리세스(R1,R2,R3)의 길이(B5)가 발광 소자(151,152,153)의 폭(W3)보다 작게 배치됨으로써, 상기 발광 소자(151,152,153)의 아래에 배치된 각 리세스(R1,R2,R3)의 영역을 통한 광 손실을 줄여줄 수 있다. 이는 발광 소자(151,152,153)이 플립 칩으로 탑재된 경우, 발광 소자(151,152,153)의 하부를 통해 광이 투과되고 캐비티 바닥 방향으로 진행될 수 있고, 상기 캐비티 바닥 방향으로 진행되는 광은 상대적으로 몸체의 두께가 얇은 영역인 리세스(R1,R2,R3)를 통해 누설될 수 있다. 실시 예는 상기 리세스(R1,R2,R3)의 크기를 줄여 누설되는 광 손실을 줄일 수 있다.
도 1 및 도 11과 같이, 제2방향으로 각 리세스(R1,R2,R3)의 폭(B6)은 상기 제1방향의 길이(B5)보다 작을 수 있다. 제2방향으로 각 리세스(R1,R2,R3)의 폭(B6)은 Y 방향으로 인접한 두 프레임 사이의 간격(G3)보다 작을 수 있으며, 예컨대 Y 방향으로 인접한 두 프레임 사이의 간격(G3)의 70% 이하로 배치될 수 있다. 이러한 각 리세스(R1,R2,R3)의 폭(B6)이 상기 범위 이하로 배치된 경우 몸체(115)의 강성이 저하되는 것을 방지할 수 있고 상기 리세스(R1,R2,R3)을 통한 광 손실을 줄여줄 수 있다. 상기 리세스(R1,R2,R3)의 제2방향의 폭(B6)은 Y 방향으로 인접한 두 프레임(120,130,135,140) 사이의 간격(G3)의 30% 이상 예컨대, 30% 내지 70%의 범위로 배치되어, 상기 프레임(120,130,135,140) 사이에 배치된 몸체(115)의 강성 저하를 방지하며, 접착력이 감소되는 것을 방지할 수 있다.
상기 각 리세스(R1,R2,R3)의 길이(B5)는 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 제1방향의 하부 너비(W1)보다 같거나 작을 수 있다.
상기 리세스(R1,R2,R3)는 상기 몸체(115)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R1,R2,R3)의 깊이는 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이보다 작게 배치될 수 있다. 상기 리세스(R1,R2,R3)의 깊이는 상기 몸체(115)의 두께의 40% 이상 예컨대, 40% 내지 60%의 범위일 수 있다. 상기 리세스(R1,R2,R3)의 깊이가 상기 범위보다 작으면 제1수지(160)의 양이 줄어들어 발광소자(151,152,153)을 지지하는 지지력의 개선이 미미할 수 있다.
상기 리세스(R1,R2,R3)의 깊이는 상기 제1수지(160)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R1,R2,R3)이 깊이는 상기 몸체(115)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(151,152,153)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙(crack)이 발생하지 않도록 결정될 수 있다.
상기 리세스(R1,R2,R3)는 상기 각 발광소자(151,152,153) 아래에 하나 또는 복수로 배치될 수 있다. 상기 각 발광소자(151,152,153) 아래에 리세스(R1,R2,R3)가 하나로 배치된 경우, 상기 각 발광 소자(151,152,153)의 센터 영역에 배치되거나, 어느 한쪽으로 치우쳐 배치될 수 있다. 상기 각 발광소자(151,152,153) 아래에 복수의 리세스(R1,R2,R3)가 복수로 배치된 경우, 복수개가 X 방향으로 이격되어 배치될 수 있다.
상기 리세스(R1,R2,R3)는 상기 각 발광소자(151,152,153)와 Z 방향으로 중첩되어 제공될 수 있다. 예로서, 상기 리세스(R1,R2,R3)의 깊이는 상기 몸체(115)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다. 실시 예에 의하면, 리세스(R1,R2,R3)의 깊이와 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이의 비율은 2 내지 10으로 제공될 수 있다. 예로서, 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 깊이가 200 마이크로 미터로 제공되는 경우, 리세스(R1,R2,R3)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
상기 리세스(R1,R2,R3)는 상기 발광소자(151,152,153) 하부에 언더필(under fill) 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 여기서, 상기 언더필(Under fill) 공정은 발광소자(151,152,153)를 몸체(115)에 실장한 후 상기 제1수지(160)를 상기 발광소자(151,152,153) 하부에 배치하는 공정일 수 있고, 상기 발광소자(151,152,153)를 몸체(115)에 실장하는 공정에서 상기 제1수지(160)를 통해 실장하기 위해 상기 제1수지(160)를 상기 리세스(R1,R2,R3)에 배치한 후 상기 발광소자(151,152,153)를 배치하는 공정일 수 있다. 상기 리세스(R1,R2,R3)는 상기 발광소자(151,152,153)의 하면과 상기 몸체(115)의 상면 사이에 상기 제1수지(160)가 충분히 제공될 수 있도록 소정 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R1,R2,R3)는 상기 몸체(115)의 안정적인 강도를 제공하기 위하여 소정 깊이로 제공될 수 있다. 예로서, 상기 리세스(R1,R2,R3)의 깊이는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(R1,R2,R3)의 제2방향의 폭은 140 마이크로 미터 이상 예컨대, 140 내지 160 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(R1,R2,R3)의 제1 방향의 길이는 상기 발광소자(151,152,153)의 X 방향의 길이보다 작을 수 있어, 제1수지(160)의 형성을 가이드하고 제1 방향의 접착력을 강화시켜 줄 수 있다.
상기 리세스(R1,R2,R3)는 측면이 수직한 면이거나, 경사진 면일 수 있다. 상기 리세스(R1,R2,R3)는 측면이 소정의 곡률을 갖는 면일 수 있다. 상기 리세스(R1,R2,R3)는 평면과 곡면이 혼합된 측면을 가질 수 있다. 상기 리세스(R1,R2,R3)는 상부 면적이 하부 면적과 같거나 더 클 수 있다. 이러한 리세스(R1,R2,R3)는 제1수지(160)를 담을 수 있고 지지력을 강화시켜 줄 수 있는 구조로 제공될 수 있다. 상기 리세스(R1,R2,R3)는 탑뷰 형상이 다각형 형상, 원 형상, 타원 형상 또는 비정형 형상일 수 있다.
도 1 및 도 2와 같이, 서로 다른 발광 소자(151,152,153) 아래에 배치된 리세스(R1,R2,R3) 간의 간격(D3)은 발광 소자(151,152,153) 간의 간격보다 작을 수 있다. 여기서, 상기 각 발광 소자(151,152,153)의 하부에는 하나의 리세스(R1,R2,R3)를 배치하고 있으며, 이러한 구조는 각 발광 소자(151,152,153)의 아래에 배치된 몸체(115)의 X 방향의 공간이 상기 발광 소자(151,152,153)의 2배 이하일 수 있다. 상기 몸체(115)의 X 방향의 공간은 리세스(R1,R2,R3)의 길이 방향으로서, 상기 리세스(R1,R2,R3)가 배치될 수 있는 공간일 수 있다. 도 1 및 도 2와 같이, 상기 리세스(R1,R2,R3)의 길이 방향에는 캐비티(112)의 측면(111)과, 제1,2연결 프레임부(133,138)가 배치될 수 있다. 즉, 리세스(R1,R2,R3)의 X 방향에는 캐비티(112)의 측면(111)과 제1,2연결 프레임부(133,138)이 배치되어 있다. 하나의 발광 소자 아래에 상기 리세스(R1,R2,R3)를 복수로 배치된 경우 상기 캐비티(112)의 측면(111) 또는 제1,2연결 프레임부(133,138)과의 간격이 너무 좁아질 수 있다. 상기 제1 및 제3리세스(R1,R3)과 상기 캐비티(112)의 측면(111)과의 간격이 좁아지는 경우, 제1 및 리세스(R1,R3)에 채워지는 제1수지(160)가 측면(111)을 타고 올라가는 문제가 발생될 수 있다. 상기 제1 내지 제3리세스(R1,R2,R3)가 상기 제1,2연결 프레임부(133,138)과의 간격이 좁아지는 경우 몸체(115)의 강성이 저하될 수 있다.
<제1수지 (160)>
실시 예에 따른 발광소자 패키지(100)는 제1수지(160)를 포함할 수 있다. 상기 제1수지(160)는 상기 몸체(115)와 상기 발광소자(151,152,153) 사이에 배치될 수 있다. 상기 제1수지(160)는 상기 몸체(115)의 하면과 상기 발광소자(151,152,153)의 하면 사이에 배치될 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)와 수직 방향 또는 제3 방향으로 중첩될 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)와 상기 몸체(115)에 접착될 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)의 각 본딩부(51,52) 사이에 배치될 수 있다. 상기 제1리세스(R1)에 배치된 제1수지(160)는 제1,2본딩부(51,52) 사이에 배치되고 상기 제1발광소자(151)의 하면과 제1,2본딩부(51,52)에 접촉될 수 있다. 상기 제2리세스(R2)에 배치된 제1수지(160)는 상기 제2 발광소자(152)의 하면과 제1,2본딩부(51,52) 사이에 배치되고 상기 제1,2본딩부(51,52)에 접촉될 수 있다. 상기 제3리세스(R3)에 배치된 제1수지(160)는 상기 제3 발광소자(153)의 하면과 제1,2본딩부(51,52) 사이에 배치되고 상기 제1,2본딩부(51,52)에 접촉될 수 있다.
상기 제1수지(160)는 상기 각 리세스(R1,R2,R3)에 배치될 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)와 상기 패키지 몸체(110A) 또는/및 몸체(115) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)와 상기 몸체(115) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1수지(160)는 예로서 상기 몸체(115)의 상면에 직접 접촉되어 배치될 수 있다. 상기 제1수지(160)는 상기 발광소자(151,152,153)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1수지(160)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한 예로서, 상기 제1수지(160)가 반사 기능을 포함하는 경우 상기 제1수지(160)는 화이트 실리콘(white silicone)과 같은 금속산화물을 포함할 수 있다. 상기 제1수지(160)는 몰딩부와 다른 재질이거나, 상기 몰딩부에 첨가될 수 있는 불순물(예: 형광체)의 종류와 다른 종류의 불순물(예: 금속 산화물)을 포함할 수 있다. 상기 제1수지(160)는 접착제일 수 있다. 상기 제1수지(160)는 반사성 재질의 접착제일 수 있다.
상기 제1수지(160)는 상기 발광소자(151,152,153)의 하면으로 광이 방출되는 경우, 상기 발광소자(151,152,153)와 상기 몸체(115) 사이에서 광 확산 기능을 제공할 수 있다. 상기 발광소자(151,152,153)로부터 상기 발광소자(151,152,153)의 하면으로 광이 방출될 때 상기 제1수지(160)는 광 확산 기능을 제공함으로써 상기 발광소자 패키지(100)의 광 추출 효율을 개선할 수 있다. 또한, 상기 제1수지(160)는 상기 발광소자(151,152,153)에서 방출하는 광을 반사할 수 있다. 상기 제1수지(160)가 반사 기능을 포함하는 경우, 상기 제1수지(160)는 TiO2, Silicone, Al2O3와 같은 금속 산화물 또는 불순물을 포함하는 물질로 구성될 수 있다.
한편, 도 1 및 도 4를 참조하면, 상기 제1연결 프레임부(133)는 제2 프레임(130)의 제1프레임부(131)과 제2 프레임부(132) 사이에 연결될 수 있다. 다른 예로서, 제1연결 프레임부(133)에는 관통홀이 배치될 수 있으며, 상기 관통홀은 상기 제1연결 프레임부(133)를 양측으로 물리적으로 분리시켜 줄 수 있다. 이 경우, 상기 관통홀에 실시 예에 개시된 도전층이 형성될 경우, 상기 분리된 제1연결 프레임부(133)는 연결되며 제1프레임부(131)과 제2 프레임부(132)를 서로 연결시켜 줄 수 있다. 또는 상기 제1연결 프레임부(133)의 관통홀을 빈 공간으로 남겨둘 경우, 제1프레임부(131)과 제2 프레임부(132)는 서로 전기적으로 분리될 수 있다.
상기 제2연결 프레임부(138)는 제3프레임(135)의 제3프레임부(136)과 제4프레임부(137) 사이에 연결될 수 있다. 다른 예로서, 제2연결 프레임부(138)에는 관통홀이 배치될 수 있으며, 상기 관통홀은 상기 제2연결 프레임부(138)를 양측으로 물리적으로 분리시켜 줄 수 있다. 이 경우, 상기 관통홀에 실시 예에 개시된 도전층이 형성될 경우, 상기 분리된 제2연결 프레임부(138)는 연결되며 제3프레임부(136)과 제4프레임부(137)를 서로 연결시켜 줄 수 있다. 또는 상기 제2연결 프레임부(138)의 관통홀을 빈 공간으로 남겨둘 경우, 제3프레임부(136)과 제4프레임부(137)는 서로 전기적으로 분리될 수 있다.
상기 제1,2연결 프레임부(133,138)은 상기 제1 내지 제4 프레임(120,130,135,140)의 두께보다 얇을 수 있다. 상기 제1,2연결 프레임부(133,138)의 하면은 상기 제2 및 제3 프레임(130,135)의 하면과 동일 평면 상에 배치될 수 있다. 상기 제1,2연결 프레임부(133,138)의 상면은 상기 제2 및 제3 프레임(130,135)의 상면보다 낮게 배치될 수 있다. 이러한 상기 제1,2연결 프레임부(133,138)은 직선 형상으로 연장되거나, 곡선 또는 각진 형상으로 형성될 수 있다.
상기 제1,2연결 프레임부(133,138)의 너비는 상기 상기 제1,2연결 프레임부(133,138)의 길이와 직교되는 방향의 길이로서, 상기 상기 제1,2연결 프레임부(133,138)의 길이보다 작을 수 있다. 상기 상기 제1,2연결 프레임부(133,138)의 너비는 공급 전압에 따라 달라질 수 있으며, 예컨대 120㎛ 이상 예컨대, 120㎛ 내지 300㎛의 범위이거나, 150㎛ 내지 250㎛의 범위일 수 있다. 상기 상기 제1,2연결 프레임부(133,138)의 길이는 즉, 인접한 두 프레임부 사이의 간격은 400 마이크로 미터 이상 예컨대, 400 마이크로 미터 내지 600 마이크로 미터의 범위일 수 있다. 상기 제1,2연결 프레임부(133,138)의 폭은 150 마이크로 미터 이상 예컨대, 150 마이크로 미터 내지 300 마이크로 미터의 범위일 수 있다. 상기 상기 제1,2연결 프레임부(133,138)의 길이는 패키지의 사이즈 및 각 프레임의 크기에 따라 달라질 수 있으며, 폭은 인접한 다른 프레임 간의 전기적인 간섭이 없는 범위로 배치될 수 있다.
실시 예에 따른 발광소자 패키지(100)는 상부에 광학 렌즈 또는 광학 부재가 배치될 수 있다. 상기 광학 렌즈는 입사되는 광의 지향각을 변경하게 되며, 광학 부재는 확산시켜 면 광원으로 제공하는 도광판이나, 도공판 상에 프리즘 시트를 포함할 수 있다. 상기 발광소자 패키지(100)는 하나 또는 복수개가 배열될 수 있다.
실시 예에 따른 발광소자 패키지(100)는 복수의 발광소자(151,152,153)가 직렬로 연결될 수 있다. 다른 예로서, 상기 복수의 발광소자(151,152,153)가 도 28과 같이 병렬로 연결될 수 있다.
실시 예에 따른 발광소자 패키지(100)는 제1 프레임(120) 및 제1연장부(123)에 제1극성의 전원이 연결된 경우, 상기 제4 프레임(140) 및 제2연장부(143)는 제2극성의 전원이 연결되어, 제1 내지 제3 발광소자(151,152,153)는 프레임(120,130,135,140)에 의해 직렬로 연결될 수 있다. 이러한 복수의 발광 소자(151,152,153)를 내부에서 서로 연결시켜 주어, 고 전압용 패키지로 제공될 수 있다. 실시 예는 복수의 발광 소자(151,152,153)를 갖는 발광 소자 패키지는 광도가 개선될 수 있다.
실시 예는 발광 소자(151,152,153)의 지지력을 개선시켜 줄 수 있다. 인접한 프레임(120,130,135,140) 사이의 몸체(115)에 리세스(R1,R2,R3)를 제공하고, 상기 리세스(R1,R2,R3)의 영역 상에 제1수지(160)로 각 발광 소자(151,152,153)를 접착시켜 줄 수 있다. 이러한 제1수지(160)는 각 발광 소자(151,152,153)를 지지해 주어, 외부 요인에 의해 상기 발광 소자(151,152,153)가 유동되는 것을 지지할 수 있다.
<발광소자(151,152,153)>
실시 예에 의하면, 상기 발광소자(151,152,153)는 복수의 발광 소자 예컨대, 적어도 2개 이상 또는 3개 이상의 발광 소자를 포함할 수 있다. 상기 발광소자(151,152,153)는 제1 내지 제3 발광소자(151,152,153)를 포함할 수 있다. 실시 예는 2개 이상의 발광 소자 또는 2개 내지 5개의 발광 소자를 갖는 패키지로 제공될 수 있으며, 3개의 발광 소자로 한정하지는 않는다. 실시 예에 따른 발광 소자(151,152,153)는 캐비티(112) 내에서 적어도 5면 발광할 수 있다. 상기 발광 소자(151,152,153)의 5면 이상은 상면과 측면들을 포함할 수 있다.
도 3 내지 도 8을 참조하면, 상기 제1 내지 제3발광소자(151,152,153)는 제1 및 제2본딩부(51,52)와 발광 구조물(55)을 포함할 수 있다. 상기 제1 내지 제3발광소자(151,152,153)는 발광 구조물(55) 상에 투광성 재질의 기판(50)을 포함할 수 있다. 상기 발광 구조물(55)은 상기 기판(50)과 상기 본딩부(51,52) 사이에 배치될 수 있다. 상기 본딩부(51,52)는 제1발광 소자(151) 아래에 제1,2본딩부, 제2발광 소자(152) 아래에 제3,4본딩부, 제3발광 소자(153) 아래에 제5,6본딩부로 정의할 수 있으며, 설명의 편의를 위해 두 본딩부를 제1,2본딩부로 설명하기로 한다.
상기 제1 및 제2본딩부(51,52)는 상기 발광 구조물(55) 아래에 배치될 수 있으며, 전극 또는/및 전극 패드일 수 있다. 상기 제1 및 제2본딩부(51,52)는 각 프레임(120,130,135,140)과 전기적으로 연결될 수 있다. 상기 제1 및 제2본딩부(51,52) 사이의 간격은 Y 방향을 이격된 거리로서, Y 방향으로 이격된 관통홀(TH1,TH2)(TH3,TH4)(TH5,TH6) 사이의 간격보다 작을 수 있다. 상기 제1본딩부(51)는 제1,3,5관통홀(TH1,TH3,TH5)와 제3방향으로 중첩되며, 상기 제2본딩부(52)는 제2,4,6관통홀(TH2,TH4,TH6)와 제3방향으로 중첩될 수 있다. 상기 제1 및 제2본딩부(51,52)의 하면 면적은 상기 제1 내지 제6관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상면 면적보다 클 수 있다.
상기 제1발광 소자(151)의 제1본딩부(51)는 상기 제1관통홀(TH1) 또는 제1관통홀(TH1)과 상기 제1 프레임(120)에 제3방향으로 대면하거나 중첩되며, 상기 제1발광소자(151)의 제2본딩부(52)는 제2관통홀(TH2) 또는 제2관통홀(TH2)과 제2 프레임(130)의 제1프레임부(131)에 제3방향으로 대면하거나 중첩될 수 있다. 상기 제2발광 소자(152)의 제1본딩부(51)는 상기 제3관통홀(TH3) 또는 제3관통홀(TH3)과 상기 제2 프레임(130)의 제2 프레임부(132)에 제3방향으로 대면하거나 중첩되며, 상기 제2발광소자(152)의 제2본딩부(52)는 제4관통홀(TH4) 또는 제4관통홀(TH4)과 제3 프레임(135)의 제3프레임부(136)에 제3방향으로 대면하거나 중첩될 수 있다. 상기 제3발광 소자(153)의 제1본딩부(51)는 상기 제5관통홀(TH5) 또는 제5관통홀(TH5)과 상기 제3 프레임(135)의 제4프레임부(137)에 제3방향으로 대면하거나 중첩되며, 상기 제3발광소자(153)의 제2본딩부(52)는 제6관통홀(TH6) 또는 제6관통홀(TH6)과 제4 프레임(140)에 제3방향으로 대면하거나 중첩될 수 있다. 상기 제1 내지 제3 발광소자(151,152,153)의 제1 및 제2본딩부(51,52)는 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)과 대면하고 중첩되게 배치될 수 있어, 전원 경로 및 방열 경로를 확보할 수 있다.
상기 제1 내지 제3 발광소자(151,152,153)의 제1 및 제2본딩부(51,52)는 상기 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 배치된 도전층(321)과 접착될 수 있고 제1 내지 제4 프레임(120,130,135,140)과 본딩될 수 있다. 상기 제1 발광소자(151)는 제1 및 제2 프레임(120,130)과 전기적으로 연결될 수 있다. 상기 제1 발광소자(151)는 상기 제1 및 제2관통홀(TH1,TH2)에 배치된 도전층(321)과 전기적으로 연결될 수 있다. 상기 제2 발광소자(152)는 제2 및 제3 프레임(130,135)과 전기적으로 연결될 수 있다. 상기 제2 발광소자(152)는 상기 제3 및 제4관통홀(TH3,TH4)에 배치된 도전층(321)과 전기적으로 연결될 수 있다. 상기 제3 발광소자(153)는 제3 및 제4 프레임(130,140)과 전기적으로 연결될 수 있다. 상기 제3 발광소자(153)는 상기 제5 및 제6관통홀(TH5,TH6)에 배치된 도전층(321)과 전기적으로 연결될 수 있다.
상기 제1 내지 제3발광 소자(151,152,153)의 발광 구조물(55)은 반도체층을 포함할 수 있으며, 청색, 녹색, 적색, 자외선 및 적외선 중 적어도 하나를 발광할 수 있다. 상기 반도체층은 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 적어도 하나를 포함할 수 있다. 상기 반도체층은 3족 내지 6족 원소의 화합물 반도체를 선택적으로 포함할 수 있으며, 예컨대 3족 및 5족 원소의 화합물 반도체층 또는 2족 및 6족 원소의 화합물 반도체층을 포함할 수 있다. 예로서, 상기 반도체층은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다. 상기 제1본딩부(51)는 제1도전형 반도체층 및 제2도전형 반도체층 중 어느 하나에 연결되며, 제2본딩부(52)는 다른 하나에 연결될 수 있다.
상기 발광 구조물(55)에서 제1 및 제2 도전형 반도체층은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예컨대, 상기 제1 및 제2 도전형 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 도전형 반도체층은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
상기 활성층은 화합물 반도체로 구현될 수 있다. 상기 활성층은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층이 다중 우물 구조로 구현된 경우, 상기 활성층은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있고, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 예컨대, 상기 활성층은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 발광 구조물(55)는 각 발광 소자(151,152,153)를 통해 서로 동일한 피크 파장을 발광하거나 서로 다른 피크 파장을 발광할 수 있다. 상기 제1 내지 제3발광 소자(151,152,153)의 발광 구조물(50)은 상부에 기판(55)을 포함하며, 상기 기판(55)은 투명한 재질을 포함할 수 있으며, 상기 발광 구조물(50) 상에 배치될 수 있다.
상기 발광 구조물(55)은 내부에 하나의 발광 셀을 갖는 경우, n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 어느 하나의 반도체 구조물을 가질 수 있으며, 복수의 발광 셀을 갖는 경우 상기 반도체 구조물이 복수로 분리되어 전기적으로 연결될 수 있다. 즉, 발광 구조물(55) 내에 하나 또는 2 이상의 발광 셀들을 구비할 수 있으며, 2 이상의 발광 셀들은 직렬로 연결되어, 발광 소자의 구동 전압을 높여줄 수 있다. 이러한 발광 구조물(55)의 발광 셀(들)은 제1,2본딩부(51,52)와 선택적으로 연결될 수 있다.
상기 제1 및 제2본딩부(51,52)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO를 포함하는 그룹 중에서 선택된 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 각 프레임(120,130,135,140)과 상기 각 본딩부(51,52)는 금속간 화합물층에 의해 결합될 수 있다. 상기 금속간 화합물은 CuxSny, AgxSny, AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
상기 발광소자(151,152,153)의 본딩부(51,52)는 상기 도전층(321)을 구성하는 물질과 상기 도전층(321)을 형성되는 과정 또는 상기 도전층(321)이 제공된 후 열처리 과정에서, 상기 도전층(321)과 상기 프레임(120,130,135,140) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다. 상기 도전층(321)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 도전층(321)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 예로서, 상기 도전층(321)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전층(321)은 SAC(Sn-Ag-Cu) 또는 SAC 계열의 물질을 포함할 수 있다.
예로서, 상기 도전층(321)을 이루는 물질과 상기 프레임(120,130,135,140)의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전층(321)과 상기 프레임(120,130,135,140)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전층(321), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전층(321)으로부터 제공될 수 있고, 제2 물질은 상기 본딩부(51,52) 또는 상기 프레임(120,130,135,140)로부터 제공될 수 있다.
<몰딩부(180)>
실시 예에 따른 발광소자 패키지(100)는, 도 3 내지 도 8에 도시된 바와 같이, 몰딩부(180)를 포함할 수 있다. 상기 몰딩부(180)는 상기 발광소자(151,152,153) 위에 제공될 수 있다. 상기 몰딩부(180)는 상기 제1 내지 제4 프레임(120,130,135,140) 위에 배치될 수 있다. 상기 몰딩부(180)는 상기 패키지 몸체(110A)에 의하여 제공된 캐비티(112)에 배치될 수 있다. 상기 몰딩부(180)는 실리콘 또는 에폭시와 같은 투명한 수지 재료로 형성될 수 있다. 상기 몰딩부(180)는 절연물질을 포함할 수 있다. 상기 몰딩부(180)는 단층 또는 다층으로 형성될 수 있다.
상기 몰딩부(180)는 상기 발광소자(151,152,153)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 수단을 포함할 수 있다. 예로서, 상기 몰딩부(180)는 형광체, 양자점 등을 포함하는 그룹 중에서 선택된 적어도 하나를 할 수 있다. 상기 발광소자(151,152,153)는 청색, 녹색, 적색, 백색, 적외선 또는 자외선의 광을 발광할 수 있다. 상기 형광체, 또는 양자점은 청색, 녹색, 적색의 광을 발광할 수 있다. 상기 각 발광 소자(151,152,153) 상에 형광체층이 상기 발광 소자(151,152,153)의 두께보다 얇은 두께로 형성될 수 있다. 이 경우 상기 각 발광 소자(151,152,153) 상에 배치된 형광체층은 상기 몰딩부(180)로 몰딩될 수 있다. 상기 몰딩부(180)는 형성하지 않을 수 있다.
실시 예에 따른 발광소자 패키지는 후술되는 변형 예 또는 다른 실시 예에도 선택적으로 적용될 수 있으며, 이하의 변형 예, 및 실시 예는 상기의 제1실시 예와 다른 부분에 대해 설명하기로 한다.
도 7은 도 5의 패키지의 제1변형 예이다. 도 7의 발광소자 패키지는 제2수지(164)를 포함한다. 상기 제2수지(164)는 상기 발광소자(151,152,153)의 하부 둘레에 배치될 수 있다. 상기 제2수지(164)는 제1 내지 제4 프레임(120,130,135,140)과 몸체(115) 상에 배치될 수 있다. 상기 제2수지(164)는 상기 발광소자(151,152,153)의 하면과 접촉될 수 있다. 상기 제2수지(164)의 일부는 상기 발광소자(151,152,153)의 측면 하부에 접촉될 수 있다. 상기 제2수지(164)는 상기 발광소자(151,152,153)로부터 측 방향으로 방출된 광을 반사시켜 줄 수 있다. 상기 제2수지(164)의 두께는 발광 소자(151,152,153)의 두께보다 작을 수 있으며, 그 상면 높이는 상기 발광 소자(151,152,153)의 발광 구조물(55)의 하면보다 낮게 배치될 수 있다.
상기 제2수지(164)는 예로서, 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제2수지(164)는 상기 발광소자(151,152,153)에서 방출되는 광을 반사하는 반사부일 수 있고, 예로서 TiO2 등의 반사 물질을 포함하는 수지일 수 있고 또는 화이트 실리콘(white silicone)을 포함할 수 있다. 상기 제2수지(164)는 몰딩부(180)와 다른 재질이거나, 상기 몰딩부(180)에 첨가될 수 있는 불순물(예: 형광체)의 종류와 다른 종류의 불순물(예: 금속 산화물)을 포함할 수 있다.
다른 예로서, 발광소자 패키지는 발광소자(151,152,153) 아래에 배치된 몸체(115)의 리세스가 몸체(115)의 상면부터 하면까지 관통되는 구멍일 수 있다. 상기 관통되는 리세스는 관통홀로 정의될 수 있으며, 각 발광 소자(151,152,153)의 인접한 두 관통홀(TH1,TH2,TH3,TH4,TH5,TH6) 사이에 배치될 수 있다. 상기 리세스에는 제1수지(160)가 형성되어, 각 발광 소자(151,152,153)의 하면을 지지해 준다. 이러한 관통홀 형태의 리세스에는 제1수지가 채워질 때, 하부에 지지 시트를 배치한 후 형성시켜 줄 수 있다.
도 8 및 도 9를 참조하면, 실시 예에 따른 발광소자 패키지에 있어서, 발광소자(151,152,153)의 본딩부를 변형한 예이다. 도 1 내지 도 7에 도시된 발광소자(151,152,153)의 각 본딩부(51,52)는 발광소자(151,152,153)의 하면 면적의 10% 이상의 면적으로 제공되어, 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 상면 면적보다 큰 면적으로 대응될 수 있다. 도 8 및 도 9와 같은 발광소자(152)는, 각 본딩부(51,52)의 도전체(51A,52A)가 발광 소자(152)의 하면 면적의 10% 미만으로 배치될 수 있다. 이러한 발광소자(152)는 예컨대, 도 32 및 도 33에 의해 구현될 수 있다. 예컨대, 상기 각 본딩부(51,52)의 도전체(51A,52A)의 최대 면적이 상기 관통홀(TH3,TH4)의 상부 면적보다 작게 제공될 수 있다. 이에 따라 상기 발광소자(152)의 본딩부(51,52)의 도전체(51A,52A)는 상기 관통홀(TH3,TH4) 내에 삽입될 수 있다. 이러한 발광소자(152)의 본딩부(51,52)의 도전체(51A,52A)의 하면은 상기 몸체 또는 프레임(130,140)의 상면보다 낮게 배치될 수 있다. 상기 발광소자(152)의 본딩부(51,52)의 도전체(51A,52A)는 상기 관통홀(TH3,TH4) 내에 배치되고, 상기 관통홀(TH3,TH4)에 배치된 도전층(321)과 결합될 수 있다. 상기 도전층(321)은 상기 발광소자(152)의 본딩부(51,52)의 도전체(51A,52A) 둘레에 접촉되어, 상기 발광소자(152)와의 접착력을 개선시켜 줄 수 있다. 이 경우, 상기 도전층(321)을 통해 상기 발광소자(152)의 각 본딩부에 전원이 공급될 수 있다. 실시 예에 따른 상기 발광소자(152)의 도전체(51A,52A)는 다른 발광 소자에 적용될 수 있으며, 이에 대해 한정하지는 않는다. 상기 도전체(51A,52A)는 도전체로서, Al, Au, Ag, Pt 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금으로 제공될 수 있다. 상기 도전체(51A, 52A)는 단층 또는 다층으로 제공될 수 있다.
상기 발광소자(152)의 도전체(51A,52A)는 상기 도전층(321)을 구성하는 물질과 상기 도전층(321)을 형성되는 과정 또는 상기 도전층(321)이 제공된 후 열처리 과정에서, 상기 도전층(321)과 상기 프레임(130,140) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다. 상기 도전층(321)은 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 도전층(321)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 예로서, 상기 도전층(321)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전층(321)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
예로서, 상기 도전층(321)을 이루는 물질과 상기 프레임의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전층(321)과 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전층(321), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전층(321)으로부터 제공될 수 있고, 제2 물질은 상기 본딩부 또는 상기 프레임로부터 제공될 수 있다.
도 11은 제1실시 예에 있어서, 발광 소자와 몸체의 리세스를 상세하게 나타낸 도면이며, 도 12는 도 11에서 몸체와 발광 소자 사이에 제1수지가 배치된 예를 나타낸 도면이고, 도 13 내지 도 15는 제1실시 예에 있어서, 발광 소자 패키지의 몸체의 리세스 변형 예이다. 설명의 편의를 위해, 제1발광 소자와 그 하부의 구조를 이용하여 설명하기로 하며, 다른 발광 소자와 그 하부의 구조에 적용될 수 있다. 설명의 편의를 위해, 제1발광 소자 및 그 하부의 몸체(115)와 리세스(R1)로 설명하기로 한다.
도 11 및 도 12와 같이, 리세스(R1)의 제1방향의 길이(B5)는 제2방향의 폭(B6)보다 클 수 있으며, 예컨대 80 내지 120 마이크로 미터의 범위로 형성될 수 있다. 상기 리세스(R1)의 길이(B5)는 발광 소자(151)의 제1방향의 폭(W3)보다 작을 수 있다. 즉, B5<W3의 관계를 가질 수 있다. 상기 리세스(R1) 내부와 상기 몸체(115)와 발광 소자(151) 사이의 영역에는 제1수지(160)가 배치될 수 있다. 이러한 제1수지(160)는 상기 리세스(R1) 내부에 지지 돌기로 지지되고, 몸체(115)와 발광 소자(151) 사이를 접착시켜 줄 수 있다.
상기 발광 소자(151)의 제1방향의 폭(W3)은 관통 홀(TH1,TH2)의 하부 너비(W2)보다 클 수 있으며, 관통 홀(TH1,TH2)의 하부 너비(W2)는 상부 너비(W1)보다 클 수 있다. 상기 리세스(R1)의 제1방향의 길이(B5)는 관통홀(TH1,TH2)의 상부 너비(W2)와 같거나 작을 수 있다. 상기 리세스(R1)의 제1방향의 길이(B5)는 관통홀(TH1,TH2)의 하부 너비(W3)와 같거나 작을 수 있다. 상기 리세스(R1)의 제1방향의 길이(B5)가 상기 범위보다 큰 경우 몸체 바닥 방향으로 광 손실이 증가될 수 있다.
상기 제1프레임(120)과 제2 프레임(130)의 제1프레임부(131) 사이의 간격(G3)은 상기 리세스(R1)의 폭(B6)보다 클 수 있다. 상기 리세스(R1)는 제1프레임(120) 또는 제2 프레임(120)의 제1프레임부(131)로부터 간격(G3)의 15% 내지 35%의 범위의 간격(G4)로 이격될 수 있다. 이에 따라 상기 몸체(115)의 강성이 두 프레임(120,130) 사이에서 저하되는 문제를 방지할 수 있다.
상기 리세스(R1)는 탑뷰 형상이 다각형 형상으로서, 예컨대 정 사각형 또는 직사각형이거나, 오각형 또는 육각형 형상일 수 있다. 또는 도 13과 같이, 리세스(R1a)의 형상이 삼각형 형상일 수 있다. 또는 도 14와 같이, 리세스(R1b)의 형상이 타원 형상일 수 있다. 다른 예로서, 상기 리세스의 형상은 곡선과 직선이 혼합된 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 리세스의 형상은 소정의 곡률을 갖거나 각진 형상을 포함할 수 있으며, 몸체 사출에 용이하거나 접착시 지지력이 용이한 구조로 변경될 수 있다.
도 15와 같이, 리세스(R1c)는 수직 방향 또는 제3방향으로 발광 소자(151)와 부분적으로 중첩되게 배치될 수 있다. 상기 리세스(R1c)의 외측부는 발광 소자(151)의 측면들 중 장측면보다 더 외측으로 돌출되며, 내측부는 상기 발광 소자(151)의 아래에서 상기 발광 소자(151)과 중첩되게 배치될 수 있다. 이러한 리세스(R1c)의 외측부가 상기 발광 소자(151)의 영역 외측으로 돌출됨으로써, 리세스(R1c)로 제1수지(160)가 가이드되어 채워질 수 있고, 상기 발광 소자(151)과의 중첩 영역이 감소될 수 있다. 이에 따라 상기 발광 소자(151)와 중첩되는 리세스(R1c)를 통한 광 손실이 발생될 경우, 중첩되는 리세스 영역을 줄여줌으로써, 광 손실을 줄여줄 수 있다.
상기 리세스(R1c)의 외측부의 길이(B7)는 리세스(R1c)의 길이(B5)의 40% 이상 예컨대, 40% 내지 60%의 범위일 수 있다. 이러한 상기 리세스(R1c)의 외측부의 길이(B7)를 상기 범위로 제공함으로써, 제1수지(160)의 유동을 가이드할 수 있고 광 손실을 줄여줄 수 있다. 또한 상기 리세스(R1c)의 외측부의 길이(B7)가 상기 범위일 때, 캐비티의 측면과의 이격 거리를 확보할 수 있다.
도 16a와 같이, 제1발광 소자(151) 아래에 배치된 제1리세스(Ra)의 외측부는 제1발광소자(151)로부터 외측으로 돌출되고 캐비티(112)의 측면에 인접하게 배치될 수 있다. 상기 제1리세스(Ra)는 캐비티(112)의 측면으로부터 이격될 수 있다. 상기 제1리세스(Ra)는 상기 캐비티 측면(111)과의 간격이 50 마이크로 미터 예컨대, 50 내지 100 마이크로 미터 이격되도록 하여, 제1수지(160)가 캐비티 측면으로 유동하는 것을 차단할 수 있다.
제3발광 소자(153) 아래에 배치된 제3리세스(Rc)의 외측부는 제3발광소자로부터 외측으로 돌출되고 캐비티(112)의 측면에 인접하게 배치될 수 있다. 상기 제3리세스(Rc)는 캐비티(112)의 측면(111)으로부터 이격될 수 있다. 상기 제3리세스(Rc)는 상기 캐비티(112) 측면과의 간격이 50 마이크로 미터 예컨대, 50 내지 100 마이크로 미터 이격되도록 하여, 제1수지(160)가 캐비티 측면으로 유동하는 것을 차단할 수 있다.
제2발광 소자(152) 아래에 배치된 제2리세스(Rb)는 하나 또는 복수로 배치될 수 있으며, 제2발광 소자(152)의 센터 영역 아래에 배치되거나, 일부가 외측으로 돌출될 수 있다. 여기서, 제2리세스(Rb)는 제1,2연결 프레임부(133,138)로부터 이격되어야 하므로, 제2발광 소자(152)의 영역 내에 배치시켜, 제1,2연결 프레임부(133,138)과의 간섭을 줄일 수 있고 몸체(115)의 강성 저하를 방지할 수 있다.
다른 예로서, 도 16b와 같이, 상기 발광 소자(151,152,153)과 중첩되는 몸체(115)에 상기에 개시된 리세스가 없이 제공될 수 있다. 즉, 프레임(120,130,135,140) 사이에 배치되며 발광 소자(151,152,153)과 중첩되는 영역의 몸체(115)에는 리세스가 없이 제공되어, 광 손실을 줄여줄 수 있다.
여기서, 상기 몸체(115)와 각 발광 소자(151,152,153) 사이에는 제1수지와 같은 접착제나 반사성 수지재가 배치되어, 상기 발광 소자(151,152,153)을 지지하거나 광 확산 효율을 개선시켜 줄 수 있다.
다른 예로서, 도 16b는 몸체에 리세스가 없는 구조로 제시하였으나, 도 16a와 같은 구조 상에서 도 28b와 같은 리세스(Ra,Rc,Rc1)로 본 실시 예(들)에 적용될 수 있다. 예컨대, 복수의 리세스(Ra,Rc,Rc1) 중에서 적어도 하나는 더 긴 길이로 제공될 수 있다. 예컨대, 복수의 리세스(Ra,Rc,Rc1) 중 적어도 하나(Rc1)는 인접한 두 발광 소자와 적어도 일부가 중첩되는 길이로 배치될 수 있다. 상기 복수의 리세스(Ra,Rc,Rc1) 중 상대적으로 길이가 긴 리세스가 하나 또는 2개 이상일 수 있다. 이러한 길이가 긴 리세스 또는 인접한 두 발광 소자에 적어도 일부가 중첩되는 리세스에 대한 구성은 본 발명의 실시 예(들)에 적용될 수 있다.
<제2실시 예>
도 17 내지 도 26은 제2실시 예를 나타낸 도면이다. 도 17은 제2실시 예에 따른 발광 소자 패키지의 평면도이며, 도 18은 도 17에서 발광 소자와 몸체 사이에 제1수지가 배치된 예이고, 도 19의 (a)(b)는 도 17의 발광 소자 패키지의 프레임의 정면도 및 배면도이며, 도 20은 도 18의 발광 소자 패키지의 E1-E1'의 측 단면도이고, 도 21은 도 18의 발광 소자 패키지의 E2-E1'의 측 단면도이며, 도 22는 도 18의 발광 소자 패키지의 리세스를 설명하기 위한 도면이고, 도 23 내지 도 26은 도 22의 리세스의 변형 예이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명 및 구성을 포함할 수 있으며, 상기 제1실시 예와 차이나는 부분에 대해 설명하기로 한다.
도 17 내지 도 26을 참조하면, 실시 예에 따른 반도체 소자 패키지 또는 발광소자 패키지는, 서로 이격된 복수의 프레임(220,230,240), 상기 복수의 프레임(220,230,240) 사이를 지지하는 몸체(215), 상기 복수의 프레임(220,230,240) 상에 배치된 복수의 반도체 소자 또는 복수의 발광소자(251,153)를 포함한다. 실시 예에 따른 복수의 발광소자(251,253)는 개별로 구동되도록 배치되거나, 직렬 또는 병렬로 구동될 수 있도록 연결될 수 있다. 이러한 발광소자 패키지는 발광 소자(251,253)의 연결 개수에 따른 구동 전압을 변경하거나 전환시켜 줄 수 있다. 또한 복수의 발광 소자(251,253) 중 적어도 하나 또는 모두는 하나 또는 복수의 발광 셀을 포함할 수 있다. 상기 발광 셀은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 적어도 하나를 포함할 수 있다. 상기 복수의 발광 셀은 하나의 발광 소자 내에서 서로 직렬로 연결될 수 있다. 이에 따라 상기 각 발광 소자(251,253)는 하나 또는 복수의 발광 셀을 가질 수 있으며, 하나의 발광 소자에 n개의 발광 셀이 배치된 경우 n배의 구동 전압으로 구동될 수 있다. 예컨대, 하나의 발광 셀의 구동 전압이 3V이고, 2개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 6V의 구동 전압으로 구동될 수 있다. 또는 하나의 발광 셀의 구동 전압이 3V이고, 3개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 9V의 구동 전압으로 구동될 수 있다. 상기 발광 소자들 중 어느 하나에 배치된 발광 셀의 개수는 1개 또는 2개 내지 5개일 수 있다. 이에 따라 발광 소자 패키지의 구동 전압은 발광 소자들이 직렬로 연결된 경우, 전체 발광 소자의 개수, 전체 발광 셀의 개수와 구동 전압의 곱으로 구해질 수 있다.
발광소자 패키지는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 발광소자 패키지에서 제1방향의 길이는 2.5mm 이상 예컨대, 2.5 내지 7mm의 범위일 수 있다. 상기 제2방향의 길이는 상기 제1방향과 같거나 클 수 있다. 발광소자 패키지의 두께는 상기 제1,2방향의 길이보다 작을 수 있다.
패키지 몸체(210A)는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 상기 제1방향은 X 방향이며, 상기 제2방향은 X 방향과 직교하는 Y 방향이며, 제3방향은 X,Y 방향과 직교하는 Z 방향일 수 있으나, 이에 한정하지 않는다. 상기 패키지 몸체(210A)는 X 방향의 길이가 Y 방향의 길이와 같거나 다를 수 있다. 상기 X 방향의 길이가 Y방향의 길이보다 짧은 경우 발광소자(251,253)의 X방향 너비는 줄어들 수 있어 광도를 개선시킬 수 있고, Y 방향의 길이가 X 방향의 길이보다 짧은 경우 발광소자(251,253)의 Y 방향의 길이를 줄여줄 수 있다.
상기 패키지 몸체(210A)는 서로 반대측에 배치된 제1 및 제2측부(S1,S2)와, 서로 반대측에 배치된 제3 및 제4측부(S1,S2)를 포함할 수 있다. 상기 제1 및 제2측부(S1,S2)는 Y 방향으로 긴 길이를 갖고, 제3 및 제4측부(S3,S4)의 양 단부에 연결될 수 있다. 상기 제1 내지 제4측부(S1,S2,S3,S4)는 몸체(115)의 바닥에 대해 수직하거나 경사진 면으로 형성될 수 있다.
상기 패키지 몸체(210A)는 몸체(215)와 연결될 수 있다. 상기 몸체(215)는 상기 프레임(220,230,240) 사이에 배치될 수 있다. 상기 몸체(215)는 상기 패키지 몸체(210A)와 일체로 형성되거나 별도로 형성될 수 있다. 상기 몸체(215)는 상기 프레임(220,230,240)에 결합되어 상기 프레임(220,230,240)들을 지지할 수 있다. 상기 패키지 몸체(210A)와 상기 몸체(215)는 서로 동일한 재질이거나, 서로 다른 재질일 수 있다.
상기 패키지 몸체(210A)는 상기 몸체(215) 상에 배치될 수 있으며, 상기 발광 소자(251,253)의 둘레를 커버할 수 있다. 상기 패키지 몸체(210A)는 내부에 캐비티(212)를 구비할 수 있으며, 상기 발광 소자(251,253)는 상기 캐비티(212)에 배치될 수 있다. 상기 캐비티(212)는 상부 또는 광 출사 영역이 개방되고 상기 발광 소자(251,253)의 둘레에서 광을 반사시켜 줄 수 있다.
상기 패키지 몸체(210A)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다. 상기 캐비티(212)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다.
도 17 및 도 18과 같이, 제1프레임(220)의 제1연장부(223)는 패키지 몸체(210A)의 제1측부(S1)로 연장되며, 제3프레임(240)의 제2연장부(243)는 패키지 몸체(210A)의 제2측부(S2)로 연장될 수 있다. 상기 제2 프레임(230)은 제1 프레임부(232), 제2 프레임부(234) 및 연결 프레임부(236)를 포함할 수 있다. 상기 제1 프레임부(232)는 제1프레임(220)과 대응되는 영역에 배치되며, 상기 제2 프레임부(234)는 제3 프레임(240)과 대응되는 영역에 배치될 수 있다. 상기 연결 프레임부(236)는 제1,2프레임부(232,234) 사이에 연결될 수 있다.
다른 예로서, 상기 연결 프레임부(236)에는 관통홀이 형성되어, 도전층이 상기 관통홀에 채워지거나, 도전층 없이 제공될 수 있다. 이 경우, 연결 프레임부의 관통 홀의 도전층 형성 여부에 따라 복수의 발광 소자가 직렬 또는 병렬로 연결될 수 있다.
제1발광 소자(251)는 제1프레임(220)과 제2 프레임(230)의 제1프레임부(232) 상에 배치되며, 제1발광소자(251)의 제1,2본딩부(51,52)는 제1프레임(220)과 제1프레임부(232)에 전기적으로 연결될 수 있다. 상기 제1프레임(220)의 제1관통홀(TH11)과, 제2 프레임(230)의 제1프레임부(232)에 배치된 제2관통홀(TH12)에는 도전층(321)이 형성될 수 있다. 상기 제1,2관통홀(TH11,TH12)에 배치된 도전층(321)은 제1발광소자(251)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
제2발광 소자(253)는 제2 프레임(230)의 제2 프레임부(234)와 제3프레임(240) 상에 배치되며, 제2발광소자(253)의 제1,2본딩부(51,52)는 제2 프레임(230)의 제2 프레임부(234)와 제3프레임(240)에 전기적으로 연결될 수 있다. 상기 제2 프레임(230)의 제2 프레임부(234)에 형성된 제3관통홀(TH13)과, 제3프레임(240)에 배치된 제4관통홀(TH14)에는 도전층(321)이 형성될 수 있다. 상기 제3,4관통홀(TH13,TH14)에 배치된 도전층(321)은 제2발광소자(253)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
상기 각 프레임(220,230,240)과 상기 각 본딩부(51,52)는 금속간 화합물층에 의해 결합될 수 있다. 상기 금속간 화합물은 CuxSny, AgxSny, AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
상기 발광소자(151,152,153)의 본딩부(51,52)는 상기 도전층(321)을 구성하는 물질과 상기 도전층(321)을 형성되는 과정 또는 상기 도전층(321)이 제공된 후 열처리 과정에서, 상기 도전층(321)과 상기 프레임(220,230,240) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다. 상기 도전층(321)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 도전층(321)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 예로서, 상기 도전층(321)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전층(321)은 SAC(Sn-Ag-Cu) 또는 SAC 계열의 물질을 포함할 수 있다.
예로서, 상기 도전층(321)을 이루는 물질과 상기 프레임(220,230,240)의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전층(321)과 상기 프레임(220,230,240)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전층(321), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전층(321)으로부터 제공될 수 있고, 제2 물질은 상기 본딩부(51,52) 또는 상기 프레임(220,230,240)로부터 제공될 수 있다.
이상에서 설명된 금속간 화합물층은 다른 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다. 따라서, 실시 예에 따른 발광소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(210A)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(210A)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다. 이에 따라, 몸체(215)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체(215)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
도 19의 (a)(b)와 같이, 상기 제1내지 제3프레임(220,230,240)은 외측으로 돌출된 돌기(21,31,32,41)가 배치될 수 있다. 이러한 돌기(21,31,32,41)는 몸체(115)와의 결합을 강화시켜 줄 수 있다. 상기 제1내지 제3프레임(220,230,240)은 단차 구조(225A,232A,245A)를 가질 수 있으며, 상기 단차 구조는 발광 소자(251,253)가 배치된 영역을 아일랜드 형상으로 제공할 수 있고, 몸체(215)와의 결합을 강화시켜 줄 수 있다.
상기 프레임(220,230,240)들의 상면에서, 제1 프레임(220)의 제1연장부(223)의 상면과 제2 프레임(230)의 상면 사이의 최소 간격(T2)은 제1 프레임(220)의 상면과 제2프레임(2300의 제1 프레임부(132)의 상면 사이의 간격보다 좁을 수 있다. 이러한 간격을 확보함으로써, 회로 기판 상에 발광소자 패키지가 본딩될 때, 솔더 페이스트의 확산에 따른 전기적인 간섭을 방지할 수 있다. 상기 제1,3프레임(220,240)의 상면과 제1,2연장부(223,243)의 상면 사이의 상부 리세스(225,245)는 상기 제1,3프레임(220,230)의 상면을 아일랜드 형상으로 제공할 수 있으며, 수지부가 결합될 수 있다. 상기 상부 리세스(225,245)는 캐비티 바닥에 노출될 수 있으며, 그 폭은 50 마이크로 미터 이상 예컨대, 50 내지 150 마이크로 미터의 범위로 배치되어, 페이스트와 같은 물질이 캐비티 측면으로 이동하는 것을 차단할 수 있다.
도 17 및 도 19와 같이, 상기 제1 프레임(220)은 상부에 오목한 제1상부 리세스(225)를 구비하며, 상기 제1상부 리세스(225)는 제1발광소자(251)가 배치되는 본딩 영역과 제1연장부(223) 사이에 제2방향으로 배치될 수 있다. 상기 제4 프레임(240)은 상부에 오목한 제2상부 리세스(245)를 구비하며, 상기 제2상부 리세스(245)는 제2 발광소자(253)가 배치되는 본딩 영역과 제2연장부1(243) 사이에 제2방향으로 배치될 수 있다. 상기 제1 및 제3 프레임(220,240)의 제1 및 제2상부 리세스(225,245)의 일부는 캐비티(212)의 바닥과 Z 방향을 중첩될 수 있다. 상기 제1 및 제3 프레임(220,240)의 제1 및 제2상부 리세스(225,245)에는 수지부 예컨대, 몸체(115)의 일부가 결합될 수 있다. 이에 따라 캐비티 바닥(212)에서의 수지부에 의한 반사 효율이 개선될 수 있다.
도 18, 도 20 및 도 21과 같이, 상기 몸체(215)에는 리세스(R5,R6,R7,R8)를 포함할 수 있다. 상기 리세스(R5,R6,R7,R8)는 상기 몸체(215)의 상부에 제공될 수 있다. 상기 리세스(R5,R6,R7,R8)은 복수개가 서로 이격될 수 있다. 상기 리세스(R5,R6,R7,R8)들은 제2 방향으로 배열될 수 있으며, 상기 발광 소자(251,253)들이 배열되는 방향과 동일한 방향으로 배열될 수 있다. 상기 리세스(R5,R6,R7,R8)는 캐비티(212)의 바닥과 수직 방향 또는 제3방향으로 중첩될 수 있다. 상기 리세스(R5,R6,R7,R8)는 상기 캐비티(212)의 바닥에 배치될 수 있다.
상기 리세스(R5,R6,R7,R8)는 제1발광소자(251) 아래에 제1리세스(R5) 및 제2리세스(R6)와, 제2발광소자(253) 아래에 제3리세스(R7) 및 제4리세스(R8)를 포함할 수 있다. 상기 리세스(R5,R6,R7,R8)는 제2방향으로의 길이(B5)가 제1방향으로의 너비보다 클 수 있다. 상기 제1,2리세스(R5,R6)는 제1 프레임(220)과 제2 프레임(230)의 제1프레임부(232) 사이에 배치되며, 제3,4리세스(R7,R8)는 제2 프레임(230)의 제2 프레임부(234)와 제3 프레임(240) 사이에 배치될 수 있다. 상기 제2 및 제4리세스(R6,R8)는 연결 프레임부(236)의 양측에 이격될 수 있다. 즉, 상기 연결 프레임부(236)는 제2 및 제4리세스(R6,R8) 사이에 배치될 수 있다.
상기 제1,2리세스(R5,R6)는 제1 및 제2관통홀(TH11,TH12) 사이에 배치되며, 제3,4리세스(R7,R8)는 제3 및 제4관통홀(TH13,TH14) 사이에 배치될 수 있다. 상기 제1,2리세스(R5,R6) 사이의 거리(D5) 및 제3,4리세스(R7,R8) 사이의 거리(D5)는 발광 소자(251,253)의 폭(W3)보다는 작을 수 있다. 상기 거리(D5)는 관통홀(TH11,TH12,TH13,TH14)의 상부 너비(W1)와 같거나 작을 수 있고, 상기 상부 너비(W1)의 1/2보다는 클 수 있다. 즉, 거리(D5)는 W1의 50% 이상 내지 100%의 범위일 수 있다. 상기 각 발광 소자(251,253)의 아래에 배치된 리세스(R5,R6,R7,R8)가 소정 거리(D5)로 이격되어 배치됨으로써, 상기 각 발광 소자(251,253)의 센터 측 아래에 배치된 몸체(215)의 두께가 감소되지 않게 되므로, 상기 몸체(215)의 리세스(R5,R6,R7,R8)를 통해 누설되는 광 손실을 줄여줄 수 있다.
제2 방향(Y)으로 각 리세스(R5,R6,R7,R8)의 길이(B5)는 발광 소자(251,253)의 폭(W3)보다 작을 수 있다. 상기 각 리세스(R5,R6,R7,R8)의 길이(B5)가 발광 소자(251,253)의 폭(W3)보다 작게 배치됨으로써, 상기 각 리세스(R5,R6,R7,R8)의 영역을 통한 광 손실을 줄여줄 수 있다. 이는 발광 소자(251,253)이 플립 칩으로 탑재된 경우, 발광 소자(251,253)의 하부를 통해 광이 투과되고 캐비티 바닥 방향으로 진행될 수 있고, 상기 캐비티 바닥 방향으로 진행되는 광은 상대적으로 몸체의 두께가 얇은 영역인 리세스(R5,R6,R7,R8)를 통해 누설될 수 있다. 실시 예는 상기 리세스(R5,R6,R7,R8)의 크기를 줄여 누설되는 광 손실을 줄일 수 있다.
제2방향으로 각 리세스(R5,R6,R7,R8)의 폭은 상기 제2방향의 길이(B5)보다 작을 수 있다. 제2방향으로 각 리세스(R5,R6,R7,R8)의 폭은 X 방향으로 인접한 두 프레임 사이의 간격보다 작을 수 있으며, 예컨대 X 방향으로 인접한 두 프레임 사이의 간격의 70% 이하로 배치될 수 있다. 이러한 각 리세스(R5,R6,R7,R8)의 폭이 상기 범위 이하로 배치된 경우 몸체(215)의 강성이 저하되는 것을 방지할 수 있고 상기 리세스(R5,R6,R7,R8)을 통한 광 손실을 줄여줄 수 있다. 상기 리세스(R5,R6,R7,R8)의 X방향의 너비는 X 방향으로 인접한 두 프레임(220,230,240) 사이의 간격의 30% 이상 예컨대, 30% 내지 70%의 범위로 배치되어, 상기 프레임(220,230,240) 사이에 배치된 몸체(215)의 강성 저하를 방지하며, 제1수지에 의한 접착력이 감소되는 것을 방지할 수 있다.
상기 리세스(R5,R6,R7,R8)는 상기 몸체(215)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R5,R6,R7,R8)의 깊이는 상기 각 관통홀(TH11,TH12,TH13,TH14)의 깊이보다 작게 배치될 수 있다. 상기 리세스(R5,R6,R7,R8)의 깊이는 상기 몸체(215)의 두께의 40% 이상 예컨대, 40% 내지 60%의 범위일 수 있다. 상기 리세스(R5,R6,R7,R8)의 깊이가 상기 범위보다 작으면 제1수지(261)의 양이 줄어들어 발광소자(251,253)을 지지하는 지지력의 개선이 미미할 수 있다.
상기 리세스(R5,R6,R7,R8)의 깊이는 상기 제1수지(261)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R5,R6,R7,R8)이 깊이는 상기 몸체(215)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(251,253)에서 방출되는 열에 의해 상기 발광소자 패키지에 크랙(crack)이 발생하지 않도록 결정될 수 있다.
상기 리세스(R5,R6,R7,R8)는 상기 각 발광소자(251,253) 아래에 복수로 배치될 수 있다. 상기 각 발광소자(251,253) 아래에 리세스(R5,R6,R7,R8)가 Y 방향으로 소정 간격(D5)으로 이격되어 배치될 수 있다. 여기서, 서로 다른 발광 소자(251,253) 아래에 배치된 제2 및 제4리세스(R6,R8) 사이의 거리는 상기 발광 소자(251,253) 간의 간격(G1)보다 작을 수 있다.
상기 리세스(R5,R6,R7,R8)의 내측부는 상기 각 발광소자(251,253)와 수직 방향 또는 제3 방향으로 중첩되어 제공될 수 있다. 상기 리세스(R5,R6,R7,R8)의 외측부는 상기 각 발광소자(251,253)와 수직 방향 또는 제3방향으로 중첩되지 않을 수 있다. 상기 리세스(R5,R6,R7,R8)의 내측부와 외측부의 비율은 4:6 내지 6:4의 비율을 가질 수 있다.
도 22를 참조하면, 상기 리세스(R5,R6,R7,R8)의 외측부의 길이(B7)는 상기 리세스(R5,R6,R7,R8)의 길이(B5)의 40% 내지 60% 범위일 수 있다. 이러한 상기 리세스(R5,R6,R7,R8)의 외측부를 발광 소자(251,253)의 외측으로 돌출시켜 줌으로써, 발광 소자(251,253)의 센터 영역으로부터 이격시켜 주어, 상기 발광 소자(251,253)의 센터 영역을 통한 광 손실을 줄여줄 수 있다.
도 18 및 도 22와 같이, 실시 예에 따른 발광소자 패키지는 제1수지(261)를 포함할 수 있다. 상기 제1수지(261)는 상기 몸체(215)와 상기 발광소자(251,253) 사이에 배치될 수 있다. 상기 제1수지(261)는 상기 몸체(215)의 하면과 상기 발광소자(251,253)의 하면 사이에 배치될 수 있다. 상기 제1수지(261)는 상기 발광소자(251,253)와 수직 방향 또는 제3 방향으로 중첩될 수 있다. 상기 제1수지(261)는 상기 발광소자(251,253)와 상기 몸체(215)에 접착될 수 있다. 상기 제1수지(261)는 상기 발광소자(251,253)의 각 본딩부(51,52) 사이에 배치될 수 있다. 상기 제1리세스(R1)에 배치된 제1수지(261)는 제1,2본딩부(51,52) 사이에 배치되고 상기 제1발광소자(251)의 하면과 제1,2본딩부(51,52)에 접촉될 수 있다. 상기 제2리세스(R2)에 배치된 제1수지(261)는 상기 제2 발광소자(252)의 하면과 제1,2본딩부(51,52) 사이에 배치되고 상기 제1,2본딩부(51,52)에 접촉될 수 있다. 상기 제3리세스(R3)에 배치된 제1수지(261)는 상기 제3 발광소자(253)의 하면과 제1,2본딩부(51,52) 사이에 배치되고 상기 제1,2본딩부(51,52)에 접촉될 수 있다.
상기 리세스(R5,R6,R7,R8)는 각 발광 소자(251,253) 아래에 소정 거리(D5<W3)로 이격되어 배치됨으로써, 제1수지(261)는 상기 복수의 리세스(R5,R6,R7,R8) 내에 배치되고 각 발광 소자(251,253)과 몸체(215) 사이를 접착시켜 줄 수 있다. 이에 따라 각 발광 소자(251,253)는 상기 리세스(R5,R6,R7,R8)에 결합된 제1수지(261)에 의해 지지되고 제1수지(261)에 접착되어 지지될 수 있다.
예로서, 상기 리세스(R5,R6,R7,R8)의 깊이는 상기 몸체(215)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다. 실시 예에 의하면, 리세스(R5,R6,R7,R8)의 깊이와 관통홀(TH11,TH12,TH13,TH14)의 깊이의 비율은 2 내지 10으로 제공될 수 있다. 예로서, 관통홀(TH11,TH12,TH13,TH14)의 깊이가 200 마이크로 미터로 제공되는 경우, 리세스(R5,R6,R7,R8)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
상기 리세스(R5,R6,R7,R8)는 상기 발광소자(251,253) 하부에 언더필(under fill) 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 여기서, 상기 언더필(Under fill) 공정은 발광소자(251,253)를 몸체(215)에 실장한 후 상기 제1수지(261)를 상기 발광소자(251,253) 하부에 배치하는 공정일 수 있고, 상기 발광소자(251,253)를 몸체(215)에 실장하는 공정에서 상기 제1수지(261)를 통해 실장하기 위해 상기 제1수지(261)를 상기 리세스(R5,R6,R7,R8)에 배치한 후 상기 발광소자(251,253)를 배치하는 공정일 수 있다. 상기 리세스(R5,R6,R7,R8)는 상기 발광소자(251,253)의 하면과 상기 몸체(215)의 상면 사이에 상기 제1수지(261)가 충분히 제공될 수 있도록 소정 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R5,R6,R7,R8)는 상기 몸체(215)의 안정적인 강도를 제공하기 위하여 소정 깊이로 제공될 수 있다. 예로서, 상기 리세스(R5,R6,R7,R8)의 깊이는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(R5,R6,R7,R8)의 폭은 140 마이크로 미터 이상 예컨대, 140 내지 160 마이크로 미터의 범위로 제공될 수 있다.
상기 제1수지(261)는 상기 각 리세스(R5,R6,R7,R8)에 배치되어, 상기 발광소자(251,253)와 몸체(215) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1수지(261)는 예로서 상기 몸체(215)의 상면에 직접 접촉되어 배치될 수 있다. 상기 제1수지(261)는 상기 발광소자(251,253)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1수지(261)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한 예로서, 상기 제1수지(261)가 반사 기능을 포함하는 경우 상기 제1수지(261)는 화이트 실리콘(white silicone)과 같은 금속산화물을 포함할 수 있다. 상기 제1수지(261)는 몰딩부와 다른 재질이거나, 상기 몰딩부에 첨가될 수 있는 불순물(예: 형광체)의 종류와 다른 종류의 불순물(예: 금속 산화물)을 포함할 수 있다. 상기 제1수지(261)는 접착제일 수 있다. 상기 제1수지(261)는 반사성 재질의 접착제일 수 있다.
상기 제1수지(261)는 상기 발광소자(251,253)의 하면으로 광이 방출되는 경우, 상기 발광소자(251,253)와 상기 몸체(215) 사이에서 광 확산 기능을 제공할 수 있다. 상기 발광소자(251,253)로부터 상기 발광소자(251,253)의 하면으로 광이 방출될 때 상기 제1수지(261)는 광 확산 기능을 제공함으로써 상기 발광소자 패키지의 광 추출 효율을 개선할 수 있다. 또한, 상기 제1수지(261)는 상기 발광소자(251,253)에서 방출하는 광을 반사할 수 있다. 상기 제1수지(261)가 반사 기능을 포함하는 경우, 상기 제1수지(261)는 TiO2, Silicone, Al2O3와 같은 금속 산화물 또는 불순물을 포함하는 물질로 구성될 수 있다.
상기 제1수지(261)는 상기 리세스(R5,R6,R7,R8)의 외측부 예컨대, 상기 발광 소자(251,253)의 측면보다 외측으로 돌출된 부분에 배치될 수 있다. 상기 리세스(R5,R6,R7,R8)의 외측부에 상기 제1수지(261)가 배치된 경우, 몰딩부(180)과의 결합을 강화시켜 줄 수 있고, 발광 소자(251,253)의 측면으로 노출되는 광을 반사시켜 줄 수 있다.
도 18 및 도 23을 참조하면, 발광 소자(251) 아래에 복수의 리세스(R5,R5a)가 몸체(215)의 상부에 오목하게 배치될 수 있다. 상기 리세스(R5,R5a) 중 제1리세스(R5)는 제2방향으로의 길이(B5)가 제1방향의 폭(B6)보다 클 수 있으며, 제2리세스(R5a)는 제2방향으로의 길이가 제1방향의 폭(B62)보다 작을 수 있다. 이는 제2리세스(R5a)와 제1리세스(R5)의 내측부는 발광 소자(251)와 제3방향으로 중첩될 수 있으며, 외측부는 발광 소자(251)과 제3방향으로 중첩되지 않고 외측으로 돌출될 수 있다.
상기 제1,2리세스(R5,R5a) 사이의 거리(D6)는 발광 소자(251)의 폭(W3)의 50% 이상 이격될 수 있고, 상기 제1,2리세스(R5,R5a)에는 제1수지(261)가 배치될 수 있고, 상기 제1수지(261)는 몸체(215)와 발광 소자(251) 사이를 접착시켜 줄 수 있다. 즉, 상기 제1수지(261)는 디스펜싱 후 발광 소자(251)를 압착시켜 본딩하는 과정에서 확산된 후 제1,2리세스(R5,R6)에 채워질 수 있다.
도 24를 참조하면, 발광 소자(251) 아래에 3개의 리세스(R1,R1d,R1e)가 배치될 수 있으며, 3개의 리세스(R1,R1d,R1e)는 적어도 하나의 길이(B5)가 다른 하나의 길이보다 더 길게 배치될 수 있다. 인접한 리세스(R1,R1d,R1e) 간의 간격(B8)은 상기 길이(B5)보다 작거나 클 수 있으며, 이에 대해 한정하지는 않는다. 상기 간격(B8)은 50 마이크로 미터 이상 예컨대, 50 내지 200 마이크로 미터의 범위로 배치될 수 있으며, 인접한 두 리세스의 결합으로 인한 몸체(215)의 강성 저하를 방지할 수 있다.
상기 3개의 리세스(R1,R1d,R1e) 중 센터 측 리세스(R1)의 크기 또는 면적은 다른 리세스(R1d,R1e)의 크기 또는 면적보다 작을 수 있으며, 이 경우 발광 소자(251)의 센터 영역 아래의 몸체(215)에서의 광 손실을 줄여줄 수 있다.
도 25를 참조하면, 발광 소자 아래에 복수의 리세스(R7,R7a)가 배치될 수 있으며, 상기 리세스(R7,R7a)는 상부 형상이 타원 형상이거나 원 형상일 수 있다. 타원 형상의 리세스(R7,R7a)는 몸체(215)의 상부에 오목하게 배치되며, 제2방향의 길이(B5)가 제1방향이 폭보다 길게 배치될 수 있다.
도 26을 참조하면, 발광 소자(251) 아래에 3개의 리세스(R10,R10a,R10b)가 배치될 수 있으며, 3개의 리세스(R10,R10a,R10b)는 적어도 하나의 길이(B5)가 다른 하나의 길이보다 더 길게 배치될 수 있다. 인접한 리세스(R10,R10a,R10b) 간의 간격은 상기 길이(B5)보다 작거나 클 수 있고, 인접한 두 리세스의 결합으로 인한 몸체(215)의 강성 저하를 방지할 수 있다.
상기 3개의 리세스(R10,R10a,R10b) 중 센터 측 리세스(R10)의 크기 또는 면적은 다른 리세스(R10a,R10b)의 크기 또는 면적보다 작을 수 있으며, 이 경우 발광 소자(251)의 센터 영역 아래의 몸체(215)에서의 광 손실을 줄여줄 수 있다.
도 27은 제3실시 예에 따른 발광 소자 패키지의 평면도의 예이다. 제3실시 예를 설명함에 있어서, 상기에 개시된 구성과 동일한 구성은 선택적으로 적용할 수 있으며, 동일한 부분에 대해 상기의 설명을 참조하기로 한다.
도 27을 참조하면, 실시 예에 따른 반도체 소자 패키지 또는 발광소자 패키지는, 서로 이격된 복수의 프레임(320,322,324,326,340), 상기 복수의 프레임(320,322,324,326,340) 사이를 지지하는 몸체(315), 상기 복수의 프레임(320,322,324,326,340) 상에 배치된 복수의 반도체 소자 또는 복수의 발광소자(351,352,353,354)를 포함한다. 실시 예에 따른 복수의 발광소자(351,352,353,354)는 개별로 구동되도록 배치되거나, 직렬 또는 병렬로 구동될 수 있도록 연결될 수 있다. 예를 들면, 상기 발광 소자(351,352,353,354)는 상기 복수의 프레임(320,322,324,326,340)에 의해 직렬로 연결될 수 있다. 이러한 발광소자 패키지는 발광 소자(351,352,353,354)의 연결 개수에 따른 구동 전압을 변경하거나 전환시켜 줄 수 있다. 상기 복수의 발광 소자(351,352,353,354) 중 적어도 하나 또는 모두는 하나 또는 복수의 발광 셀을 포함할 수 있다. 상기 발광 셀은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 적어도 하나를 포함할 수 있다. 상기 복수의 발광 셀은 하나의 발광 소자 내에서 서로 직렬로 연결될 수 있다. 이에 따라 상기 각 발광 소자(351,352,353,354)는 하나 또는 복수의 발광 셀을 가질 수 있으며, 하나의 발광 소자에 n(n은 1이상)개의 발광 셀이 배치된 경우 n배의 구동 전압으로 구동될 수 있다. 예컨대, 하나의 발광 셀의 구동 전압이 3V이고, 2개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 6V의 구동 전압으로 구동될 수 있다. 또는 하나의 발광 셀의 구동 전압이 3V이고, 3개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 9V의 구동 전압으로 구동될 수 있다. 상기 발광 소자(351,352,353,354)들 중 어느 하나에 배치된 발광 셀의 개수는 3개 이상 예컨대, 4개 이상일 수 있다. 이에 따라 발광 소자 패키지의 구동 전압은 발광 소자들이 직렬로 연결된 경우, 전체 발광 소자의 개수, 전체 발광 셀의 개수와 구동 전압의 곱으로 구해질 수 있다.
발광소자 패키지는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 발광소자 패키지에서 제1방향의 길이는 2.5mm 이상 예컨대, 2.5 내지 7mm의 범위일 수 있다. 상기 제2방향의 길이는 상기 제1방향과 같거나 클 수 있다. 발광소자 패키지의 두께는 상기 제1,2방향의 길이보다 작을 수 있다.
패키지 몸체(310A)는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 상기 제1방향은 X 방향이며, 상기 제2방향은 X 방향과 직교하는 Y 방향이며, 제3방향은 X,Y 방향과 직교하는 Z 방향일 수 있으나, 이에 한정하지 않는다. 상기 패키지 몸체(310A)는 X 방향의 길이가 Y 방향의 길이와 같거나 다를 수 있다.
상기 패키지 몸체(310A)는 서로 반대측에 배치된 제1 및 제2측부(S1,S2)와, 서로 반대측에 배치된 제3 및 제4측부(S1,S2)를 포함할 수 있다. 상기 제1 및 제2측부(S1,S2)는 Y 방향으로 긴 길이를 갖고, 제3 및 제4측부(S3,S4)의 양 단부에 연결될 수 있다. 상기 제1 내지 제4측부(S1,S2,S3,S4)는 몸체(315)의 바닥에 대해 수직하거나 경사진 면으로 형성될 수 있다.
상기 패키지 몸체(310A)는 몸체(315)와 연결될 수 있다. 상기 몸체(315)는 상기 프레임(320,322,324,326,340) 사이에 배치될 수 있다. 상기 몸체(315)는 상기 패키지 몸체(310A)와 일체로 형성되거나 별도로 형성될 수 있다. 상기 몸체(315)는 상기 프레임(320,322,324,326,340)에 결합되어 상기 프레임(320,322,324,326,340)들을 지지할 수 있다. 상기 패키지 몸체(310A)와 상기 몸체(315)는 서로 동일한 재질이거나, 서로 다른 재질일 수 있다.
상기 패키지 몸체(310A)는 상기 몸체(315) 상에 배치될 수 있으며, 상기 발광 소자(351,352,353,354)의 둘레를 커버할 수 있다. 상기 패키지 몸체(310A)는 내부에 캐비티(312)를 구비할 수 있으며, 상기 캐비티(312)의 측면(311)은 상기 발광 소자(320,322,324,326,340)의 둘레에 배치될 수 있다. 상기 캐비티(312)는 상부 또는 광 출사 영역이 개방되고 상기 발광 소자(351,352,353,354)의 둘레에서 광을 반사시켜 줄 수 있다.
상기 패키지 몸체(310A)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다. 상기 캐비티(312)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다.
제1프레임(320)의 제1연장부(323)는 패키지 몸체(310A)의 제1측부(S1)로 연장되며, 제5프레임(340)의 제2연장부(343)는 패키지 몸체(310A)의 제2측부(S2)로 연장될 수 있다. 상기 제1프레임(320)과 제5프레임(340)에는 하나의 관통홀(TH21,TH28)이 배치될 수 있고, 제1 및 제5프레임(420,440) 사이에 배치된 제2 내지 제4프레임(422,424,426) 각각에는 복수의 관통홀(TH22,TH23)(TH24,TH25)(TH26,TH28)이 배치될 수 있다.
제1발광 소자(351)는 제1프레임(320)과 제2 프레임(322) 상에 배치되며, 제1발광소자(351)의 제1,2본딩부(51,52)는 제1프레임(320)과 제2 프레임(322) 상에 배치되고 전기적으로 연결될 수 있다. 상기 제1프레임(320)의 제1관통홀(TH21)과, 제2 프레임(322)의 제2관통홀(TH22)에는 도 3에 개시된 도전층(321)이 형성될 수 있다. 상기 제1,2관통홀(TH21,TH22)에 배치된 도전층은 제1발광소자(251)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
제2발광 소자(352)는 제2 프레임(322)과 제3프레임(324) 상에 배치되며, 제2발광소자(352)의 제1,2본딩부(51,52)는 제2 프레임(322)과 제3프레임(324) 상에 배치되고 전기적으로 연결될 수 있다. 상기 제2 프레임(322)의 제3관통홀(TH23)과, 제3프레임(324)의 제4관통홀(TH24)에는 도 3에 도시된 도전층(321)이 형성될 수 있다. 상기 제3,4관통홀(TH23,TH24)에 배치된 도전층은 제2발광소자(352)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
제3발광 소자(353)는 제3프레임(324)과 제4프레임(326) 상에 배치되며, 제3발광소자(353)의 제1,2본딩부(51,52)는 제3프레임(324)과 제4프레임(326) 상에 배치되고 전기적으로 연결될 수 있다. 상기 제3프레임(324)의 제5관통홀(TH25)과, 제4프레임(326)의 제6관통홀(TH26)에는 도 3에 도시된 도전층(321)이 형성될 수 있다. 상기 제5,6관통홀(TH23,TH24)에 배치된 도전층은 제3발광소자(353)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
제4발광 소자(354)는 제4프레임(324)과 제5프레임(340) 상에 배치되며, 제4발광소자(354)의 제1,2본딩부(51,52)는 제4프레임(324)과 제5프레임(340) 상에 배치되고 전기적으로 연결될 수 있다. 상기 제4프레임(324)의 제7관통홀(TH26)과, 제5프레임(340)의 제8관통홀(TH28)에는 도 3에 도시된 도전층(321)이 형성될 수 있다. 상기 제7,8관통홀(TH27,TH28)에 배치된 도전층은 제4발광소자(354)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
상기 각 프레임(320,322,324,326,340)과 상기 각 본딩부(51,52)는 금속간 화합물층에 의해 결합될 수 있다. 상기 금속간 화합물은 CuxSny, AgxSny, AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
상기 발광소자(351,352,353,354)의 본딩부(51,52)는 상기 도전층(도 3의 321)을 구성하는 물질과 상기 도전층(321)을 형성되는 과정 또는 상기 도전층(321)이 제공된 후 열처리 과정에서, 상기 도전층(321)과 상기 프레임(320,322,324,326,340) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다. 상기 도전층(321)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 도전층(321)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 예로서, 상기 도전층(321)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전층(321)은 SAC(Sn-Ag-Cu) 또는 SAC 계열의 물질을 포함할 수 있다.
예로서, 상기 도전층(321)을 이루는 물질과 상기 프레임(320,322,324,326,340)의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전층(321)과 상기 프레임(320,322,324,326,340)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전층(321), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전층(321)으로부터 제공될 수 있고, 제2 물질은 상기 본딩부(51,52) 또는 상기 프레임(320,322,324,326,340)로부터 제공될 수 있다.
이상에서 설명된 금속간 화합물층은 다른 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다. 따라서, 실시 예에 따른 발광소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(310A)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(310A)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다. 이에 따라, 몸체(315)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체(315)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
상기 몸체(315)에는 리세스(Ra,Rb)를 포함할 수 있다. 상기 리세스(Ra,Rb)는 상기 몸체(315)의 상부에 제공될 수 있다. 상기 리세스(Ra,Rb)은 각 발광 소자(351,352,353,354)의 하부 영역에서 서로 이격될 수 있다. 상기 리세스(Ra,Rb)는 캐비티(312)의 바닥과 수직 방향 또는 제3방향으로 중첩될 수 있다. 상기 리세스(Ra,Rb)는 상기 캐비티(312)의 바닥에 배치될 수 있다.
상기 리세스(Ra,Rb)는 각 발광 소자(351,352,353,354)의 하부에 대면하게 배치된 관통홀(TH21,TH22,TH23,TH24,TH25,TH26,TH27,TH28) 사이에 배치될 수 있다. 상기 제1,2리세스(Ra,Rb) 사이의 간격은 발광 소자(351,352,353,354)의 폭보다는 작을 수 있고, 각 리세스(Ra,Rb)의 길이는 각 발광 소자(351,352,353,354)의 폭보다는 작을 수 있다. 이러한 리세스(Ra,Rb) 사이의 간격, 길이는 상기에 개시된 실시 예의 설명을 선택적으로 적용할 수 있다.
상기 각 발광 소자(351,352,353,354)의 아래에서 복수의 리세스(Ra,Rb)가 소정 거리로 이격되어 배치됨으로써, 상기 각 발광 소자(351,352,353,354)의 센터 측 아래에 배치된 몸체(315)의 두께가 감소되지 않게 되므로, 상기 몸체(315)의 리세스(Ra,Rb)를 통해 누설되는 광 손실을 줄여줄 수 있다. 이는 발광 소자(351,352,353,354)가 플립 칩으로 탑재된 경우, 발광 소자(351,352,353,354)의 하부를 통해 광이 투과되고 캐비티 바닥 방향으로 진행될 수 있고, 상기 캐비티 바닥 방향으로 진행되는 광은 상대적으로 몸체의 두께가 얇은 영역인 리세스(Ra,Rb)를 통해 누설될 수 있다. 실시 예는 상기 리세스(Ra,Rb)의 크기를 줄여 누설되는 광 손실을 줄일 수 있다.
상기 리세스(Ra,Rb)는 상기 몸체(315)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(Ra,Rb)의 깊이는 상기 각 관통홀(TH21,TH22,TH23,TH24,TH25,TH26,TH27,TH28)의 깊이보다 작게 배치될 수 있다. 상기 리세스(Ra,Rb)의 깊이는 상기 몸체(315)의 두께의 40% 이상 예컨대, 40% 내지 60%의 범위일 수 있다. 상기 리세스(Ra,Rb)의 깊이가 상기 범위보다 작으면 제1수지(도 12의 160)의 양이 줄어들어 발광소자(351,352,353,354)을 지지하는 지지력의 개선이 미미할 수 있다.
상기 리세스(Ra,Rb)의 깊이는 상기 제1수지(도 12의 160)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(Ra,Rb)이 깊이는 상기 몸체(315)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(351,352,353,354)에서 방출되는 열에 의해 상기 발광소자 패키지에 크랙(crack)이 발생하지 않도록 결정될 수 있다.
상기 리세스(Ra,Rb)의 내측부는 상기 각 발광소자(351,352,353,354)와 수직 방향 또는 제3 방향으로 중첩되어 제공될 수 있다. 상기 리세스(Ra,Rb)의 외측부는 상기 각 발광소자(351,352,353,354)와 수직 방향 또는 제3방향으로 중첩되지 않을 수 있다. 상기 리세스(Ra,Rb)의 내측부와 외측부의 비율은 4:6 내지 6:4의 비율을 가질 수 있다. 상기 리세스(Ra,Rb)의 외측부의 길이는 상기 리세스(Ra,Rb)의 길이의 40% 내지 60% 범위일 수 있다. 이러한 상기 리세스(Ra,Rb)의 외측부를 발광 소자(351,352,353,354)의 외측으로 돌출시켜 줌으로써, 발광 소자(351,352,353,354)의 센터 영역으로부터 이격시켜 주어, 상기 발광 소자(351,352,353,354)의 센터 영역을 통한 광 손실을 줄여줄 수 있다.
실시 예에 따른 발광소자 패키지는 제1수지(도 12의 160)를 포함할 수 있다. 상기 제1수지는 상기 몸체(315)와 상기 발광소자(351,352,353,354) 사이에 배치될 수 있고, 상기 리세스(Ra,Rb)에 배치될 수 있다. 상기 제1수지는 상기 몸체(315)의 하면과 상기 발광소자(351,352,353,354)의 하면 사이에 배치되고 서로 접착시켜 줄 수 있다. 상기 제1수지에 대한 상세한 구성은 상기의 설명을 참조하기로 한다.
상기 리세스(Ra,Rb)는 상기 발광소자(351,352,353,354) 하부에 언더필(under fill) 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 여기서, 상기 언더필(Under fill) 공정은 발광소자(351,352,353,354)를 몸체(315)에 실장한 후 상기 제1수지를 상기 발광소자(351,352,353,354) 하부에 배치하는 공정일 수 있고, 상기 발광소자(351,352,353,354)를 몸체(315)에 실장하는 공정에서 상기 제1수지를 통해 실장하기 위해 상기 제1수지를 상기 리세스(Ra,Rb)에 배치한 후 상기 발광소자(351,352,353,354)를 배치하는 공정일 수 있다. 상기 리세스(Ra,Rb)는 상기 발광소자(351,352,353,354)의 하면과 상기 몸체(315)의 상면 사이에 상기 제1수지가 충분히 제공될 수 있도록 소정 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(Ra,Rb)는 상기 몸체(315)의 안정적인 강도를 제공하기 위하여 소정 깊이로 제공될 수 있다. 예로서, 상기 리세스(Ra,Rb)의 깊이는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(Ra,Rb)의 폭은 140 마이크로 미터 이상 예컨대, 140 내지 160 마이크로 미터의 범위로 제공될 수 있다.
상기 제1수지는 상기 리세스(Ra,Rb)의 외측부 예컨대, 상기 발광 소자(351,352,353,354)의 측면보다 외측으로 돌출된 부분에 배치될 수 있다. 상기 리세스(Ra,Rb)의 외측부에 상기 제1수지가 배치된 경우, 몰딩부과의 결합을 강화시켜 줄 수 있고, 발광 소자(351,352,353,354)의 측면으로 노출되는 광을 반사시켜 줄 수 있다.
도 28a은 제4실시 예에 따른 발광 소자 패키지의 평면도의 예이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 실시 예의 구성과 동일한 부분은 상기의 설명을 참조하기로 하며 선택적으로 적용할 수 있다.
도 28a을 참조하면, 실시 예에 따른 반도체 소자 패키지 또는 발광소자 패키지는, 서로 이격된 복수의 프레임(420,440), 상기 복수의 프레임(420,440) 사이를 지지하는 몸체(415), 상기 복수의 프레임(420,440) 상에 배치된 복수의 반도체 소자 또는 복수의 발광소자(451,452,453)를 포함한다. 실시 예에 따른 복수의 발광소자(451,452,453)는 병렬로 구동될 수 있도록 연결될 수 있다. 상기 복수의 발광 소자(451,452,453) 중 적어도 하나 또는 모두는 하나 또는 복수의 발광 셀을 포함할 수 있다. 상기 발광 셀은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 중 적어도 하나를 포함할 수 있다. 상기 복수의 발광 셀은 하나의 발광 소자 내에서 서로 직렬로 연결될 수 있다. 이에 따라 상기 각 발광 소자(451,452,453)는 하나 또는 복수의 발광 셀을 가질 수 있으며, 하나의 발광 소자에 n(n은 1이상)개의 발광 셀이 배치된 경우 n배의 구동 전압으로 구동될 수 있다. 예컨대, 하나의 발광 셀의 구동 전압이 3V이고, 2개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 6V의 구동 전압으로 구동될 수 있다. 또는 하나의 발광 셀의 구동 전압이 3V이고, 3개의 발광 셀이 하나의 발광 소자에 배치된 경우, 각 발광 소자는 9V의 구동 전압으로 구동될 수 있다. 상기 발광 소자(451,452,453)들 중 어느 하나에 배치된 발광 셀의 개수는 3개 이상 예컨대, 4개 이상일 수 있다. 이에 따라 발광 소자 패키지의 구동 전압은 발광 소자들이 직렬로 연결된 경우, 전체 발광 소자의 개수, 전체 발광 셀의 개수와 구동 전압의 곱으로 구해질 수 있다.
발광소자 패키지는 제1방향의 길이(X1)와 제2방향의 길이(Y1)가 서로 동일하거나 다를 수 있다. 발광소자 패키지에서 제1방향의 길이는 2.5mm 이상 예컨대, 2.5 내지 7mm의 범위일 수 있다. 상기 제2방향의 길이는 상기 제1방향과 같거나 클 수 있다. 발광소자 패키지의 두께는 상기 제1,2방향의 길이보다 작을 수 있다.
패키지 몸체(410A)는 제1방향의 길이와 제2방향의 길이가 서로 동일하거나 다를 수 있다. 상기 제1방향은 X 방향이며, 상기 제2방향은 X 방향과 직교하는 Y 방향이며, 제3방향은 X,Y 방향과 직교하는 Z 방향일 수 있으나, 이에 한정하지 않는다. 상기 패키지 몸체(410A)는 X 방향의 길이가 Y 방향의 길이와 같거나 다를 수 있다.
상기 패키지 몸체(410A)는 서로 반대측에 배치된 제1 및 제2측부(S1,S2)와, 서로 반대측에 배치된 제3 및 제4측부(S1,S2)를 포함할 수 있다. 상기 제1 및 제2측부(S1,S2)는 Y 방향으로 긴 길이를 갖고, 제3 및 제4측부(S3,S4)의 양 단부에 연결될 수 있다. 상기 제1 내지 제4측부(S1,S2,S3,S4)는 몸체(415)의 바닥에 대해 수직하거나 경사진 면으로 형성될 수 있다.
상기 패키지 몸체(410A)는 몸체(415)와 연결될 수 있다. 상기 몸체(415)는 상기 프레임(420,440) 사이에 배치될 수 있다. 상기 몸체(415)는 상기 패키지 몸체(410A)와 일체로 형성되거나 별도로 형성될 수 있다. 상기 몸체(415)는 상기 프레임(420,440)에 결합되어 상기 프레임(420,440)들을 지지할 수 있다. 상기 패키지 몸체(410A)와 상기 몸체(415)는 서로 동일한 재질이거나, 서로 다른 재질일 수 있다.
상기 패키지 몸체(410A)는 상기 몸체(415) 상에 배치될 수 있으며, 상기 발광 소자(451,452,453)의 둘레를 커버할 수 있다. 상기 패키지 몸체(410A)는 내부에 캐비티(412)를 구비할 수 있으며, 상기 캐비티(412)의 측면(411)은 상기 발광 소자(420,440)의 둘레에 배치될 수 있다. 상기 캐비티(412)는 상부 또는 광 출사 영역이 개방되고 상기 발광 소자(451,452,453)의 둘레에서 광을 반사시켜 줄 수 있다.
상기 패키지 몸체(410A)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다. 상기 캐비티(312)는 탑뷰 형상이 다각형 형상, 원 형상 또는 타원 형상일 수 있으며, 상기 다각형 형상은 직 사각형 또는 정 사각형 형상일 수 있다.
제1프레임(420)의 제1연장부(423)는 패키지 몸체(410A)의 제1측부(S1)로 연장되며, 제2프레임(440)의 제2연장부(443)는 패키지 몸체(410A)의 제2측부(S2)로 연장될 수 있다.
상기 제1프레임(420) 및 제2프레임(440)에는 상부 리세스(R51)가 배치될 수 있으며, 상기 상부 리세스(R51)는 상기 발광 소자(451,452,453)의 외곽부 둘레에 배치될 수 있다. 상기 상부 리세스(R51) 상에는 수지부가 배치되어 발광 소자(451,452,453)의 측 방향으로 누설되는 광을 반사시켜 줄 수 있다.
제1 내지 제4발광 소자(451,452,453)는 제1프레임(420)과 제2 프레임(440) 상에 배치되며, 제1,2,3발광소자(451,452,453)의 제1,2본딩부(51,52)는 제1프레임(420)과 제2 프레임(422) 상에 배치되고 전기적으로 연결될 수 있다. 상기 제1프레임(420)의 제1관통홀(TH41)은 복수개가 각 발광 소자(451,452,453)의 본딩부(51,52) 아래에 배치될 수 있으며, 상기 제2프레임(440)의 제2관통홀(TH42)은 복수개가 각 발광 소자(451,452,453)의 본딩부(51,52) 아래에 배치될 수 있다. 상기 제1 및 제2관통홀(TH41,TH42)에는 도 3에 개시된 도전층(421)이 형성될 수 있다. 상기 제1,2관통홀(TH41,TH42)에 배치된 도전층은 제1발광소자(251)의 제1,2본딩부(51,52)에 접촉되고 전기적으로 연결될 수 있다.
상기 각 프레임(420,440)과 상기 각 본딩부(51,52)는 금속간 화합물층에 의해 결합될 수 있다. 상기 금속간 화합물은 CuxSny, AgxSny, AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
상기 발광소자(451,452,453)의 본딩부(51,52)는 상기 도전층(도 3의 321)을 구성하는 물질과 상기 도전층(421)을 형성되는 과정 또는 상기 도전층(421)이 제공된 후 열처리 과정에서, 상기 도전층(421)과 상기 프레임(420,440) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다. 상기 도전층(421)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 도전층(421)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 예로서, 상기 도전층(421)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전층(421)은 SAC(Sn-Ag-Cu) 또는 SAC 계열의 물질을 포함할 수 있다.
예로서, 상기 도전층(421)을 이루는 물질과 상기 프레임(420,440)의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전층(421)과 상기 프레임(420,440)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전층(421), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전층(421)으로부터 제공될 수 있고, 제2 물질은 상기 본딩부(51,52) 또는 상기 프레임(420,440)로부터 제공될 수 있다.
이상에서 설명된 금속간 화합물층은 다른 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다. 따라서, 실시 예에 따른 발광소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(410A)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(410A)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다. 이에 따라, 몸체(415)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체(415)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
상기 몸체(415)에는 리세스(Ra,Rc)를 포함할 수 있다. 상기 리세스(Ra,Rc)는 상기 몸체(415)의 상부에 제공될 수 있다. 상기 리세스(Ra,Rc)은 각 발광 소자(451,452,453)의 하부 영역에서 서로 이격될 수 있다. 상기 리세스(Ra,Rc)는 캐비티(412)의 바닥과 수직 방향 또는 제3방향으로 중첩될 수 있다. 상기 리세스(Ra,Rc)는 상기 캐비티(412)의 바닥에 배치될 수 있다.
상기 리세스(Ra,Rc)는 각 발광 소자(451,452,453)의 하부에 대면하게 배치된 관통홀(TH41,TH42) 사이에 배치될 수 있다. 상기 제1,2리세스(Ra,Rc) 사이의 간격은 발광 소자(451,452,453)의 폭보다는 작을 수 있고, 각 리세스(Ra,Rc)의 길이는 각 발광 소자(451,452,453)의 폭보다는 작을 수 있다. 이러한 리세스(Ra,Rc) 사이의 간격, 길이는 상기에 개시된 실시 예의 설명을 선택적으로 적용할 수 있다.
상기 각 발광 소자(451,452,453)의 아래에서 복수의 리세스(Ra,Rc)가 소정 거리로 이격되어 배치됨으로써, 상기 각 발광 소자(451,452,453)의 센터 측 아래에 배치된 몸체(415)의 두께가 감소되지 않게 되므로, 상기 몸체(415)의 리세스(Ra,Rc)를 통해 누설되는 광 손실을 줄여줄 수 있다. 이는 발광 소자(451,452,453)가 플립 칩으로 탑재된 경우, 발광 소자(451,452,453)의 하부를 통해 광이 투과되고 캐비티 바닥 방향으로 진행될 수 있고, 상기 캐비티 바닥 방향으로 진행되는 광은 상대적으로 몸체의 두께가 얇은 영역인 리세스(Ra,Rc)를 통해 누설될 수 있다. 실시 예는 상기 리세스(Ra,Rc)의 크기를 줄여 누설되는 광 손실을 줄일 수 있다.
상기 리세스(Ra,Rc)는 상기 몸체(415)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(Ra,Rc)의 깊이는 상기 각 관통홀(TH41,TH42)의 깊이보다 작게 배치될 수 있다. 상기 리세스(Ra,Rc)의 깊이는 상기 몸체(415)의 두께의 40% 이상 예컨대, 40% 내지 60%의 범위일 수 있다. 상기 리세스(Ra,Rc)의 깊이가 상기 범위보다 작으면 제1수지(도 12의 160)의 양이 줄어들어 발광소자(451,452,453)을 지지하는 지지력의 개선이 미미할 수 있다.
상기 리세스(Ra,Rc)의 깊이는 상기 제1수지(도 12의 160)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(Ra,Rc)이 깊이는 상기 몸체(415)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(451,452,453)에서 방출되는 열에 의해 상기 발광소자 패키지에 크랙(crack)이 발생하지 않도록 결정될 수 있다.
상기 리세스(Ra,Rc)의 내측부는 상기 각 발광소자(451,452,453)와 수직 방향 또는 제3 방향으로 중첩되어 제공될 수 있다. 상기 리세스(Ra,Rc)의 외측부는 상기 각 발광소자(451,452,453)와 수직 방향 또는 제3방향으로 중첩되지 않을 수 있다. 상기 리세스(Ra,Rc)의 내측부와 외측부의 비율은 4:6 내지 6:4의 비율을 가질 수 있다. 상기 리세스(Ra,Rc)의 외측부의 길이는 상기 리세스(Ra,Rc)의 길이의 40% 내지 60% 범위일 수 있다. 이러한 상기 리세스(Ra,Rc)의 외측부를 발광 소자(451,452,453)의 외측으로 돌출시켜 줌으로써, 발광 소자(451,452,453)의 센터 영역으로부터 이격시켜 주어, 상기 발광 소자(451,452,453)의 센터 영역을 통한 광 손실을 줄여줄 수 있다.
실시 예에 따른 발광소자 패키지는 제1수지(도 12의 160)를 포함할 수 있다. 상기 제1수지는 상기 몸체(415)와 상기 발광소자(451,452,453) 사이에 배치될 수 있고, 상기 리세스(Ra,Rc)에 배치될 수 있다. 상기 제1수지는 상기 몸체(415)의 하면과 상기 발광소자(451,452,453)의 하면 사이에 배치되고 서로 접착시켜 줄 수 있다. 상기 제1수지에 대한 상세한 구성은 상기의 설명을 참조하기로 한다.
상기 리세스(Ra,Rc)는 상기 발광소자(451,452,453) 하부에 언더필(under fill) 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 여기서, 상기 언더필(Under fill) 공정은 발광소자(451,452,453)를 몸체(415)에 실장한 후 상기 제1수지를 상기 발광소자(451,452,453) 하부에 배치하는 공정일 수 있고, 상기 발광소자(451,452,453)를 몸체(415)에 실장하는 공정에서 상기 제1수지를 통해 실장하기 위해 상기 제1수지를 상기 리세스(Ra,Rc)에 배치한 후 상기 발광소자(451,452,453)를 배치하는 공정일 수 있다. 상기 리세스(Ra,Rc)는 상기 발광소자(451,452,453)의 하면과 상기 몸체(415)의 상면 사이에 상기 제1수지가 충분히 제공될 수 있도록 소정 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(Ra,Rc)는 상기 몸체(415)의 안정적인 강도를 제공하기 위하여 소정 깊이로 제공될 수 있다. 예로서, 상기 리세스(Ra,Rc)의 깊이는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(Ra,Rc)의 폭은 140 마이크로 미터 이상 예컨대, 140 내지 160 마이크로 미터의 범위로 제공될 수 있다.
상기 제1수지는 상기 리세스(Ra,Rc)의 외측부 예컨대, 상기 발광 소자(451,452,453)의 측면보다 외측으로 돌출된 부분에 배치될 수 있다. 상기 리세스(Ra,Rc)의 외측부에 상기 제1수지가 배치된 경우, 몰딩부과의 결합을 강화시켜 줄 수 있고, 발광 소자(451,452,453)의 측면으로 노출되는 광을 반사시켜 줄 수 있다.
다른 예로서, 도 28a의 몸체 상에 리세스가 없는 구조로 제공될 수 있다.
다른 예로서, 도 28b를 참조하면, 몸체(415)에는 리세스(Ra,Rc,Rc1) 중 적어도 하나가 다른 길이를 가질 수 있다. 예컨대, 복수의 리세스(Ra,Rc,Rc1) 중에서 적어도 하나(Rc1)는 더 길이를 가질 수 있다. 상기 길이가 긴 리세스(Rc1)는 짧은 길이를 갖는 리세스(Ra,Rc)들 사이에 배치되거나, 몸체(415)의 센터 영역에 배치될 수 있다. 예컨대, 복수의 리세스(Ra,Rc,Rc1) 중 적어도 하나(Rc1)는 인접한 두 발광 소자(451,452)(452,453)와 적어도 일부가 중첩될 수 있다. 상기 복수의 리세스(Ra,Rc,Rc1) 중 상대적으로 길이가 긴 리세스가 하나 또는 2개 이상일 수 있다.
제1발광 소자(451) 아래에는 제1리세스(Ra)가 배치되고, 제3발광 소자(453) 아래에는 제2리세스(Rc)가 배치되며, 제 1및 제2발광 소자(451,452)의 하부 영역과 제2 및 제3발광 소자(452,4553)의 하부 영역에 제3리세스(Rc1)가 배치될 수 있다.
상기 제3리세스(Rc1)의 내측부는 제1발광 소자(451)와 제2발광 소자(452)와 일부가 중첩되고, 외측부는 상기 제1 및 제2발광 소자(451,452) 사이의 하부 영역에 서로 연결될 수 있다. 상기 제3리세스(Rc1)의 내측부는 제2발광 소자(452)와 제3발광 소자(453)와 일부가 중첩되고, 외측부는 상기 제2 및 제3발광 소자(452,453) 사이의 하부 영역에 서로 연결될 수 있다. 즉, 상기 제3리세스(Rc1)의 길이는 인접한 두 발광 소자 간의 간격보다 길고, 각 발광 소자의 폭 또는 단변 길이보다 길수 있다. 상기 제3리세스(Rc1)에서 각 발광 소자(451,452,453)와 중첩되는 영역의 길이는 각 발광 소자(451,452,453)의 폭 또는 단변 길이보다 작을 수 있다. 상기 제3리세스(Rc1)는 탑뷰 형상이 타원 형상, 다각형 형상, 또는 직선과 곡선이 혼합된 형상을 포함할 수 있다. 상기 제3리세스(Rc1)에서 각 발광 소자(451,452,453)와 중첩되는 영역의 길이는 상기 각 발광 소자(451,452,453)와 중첩되지 않는 영역의 길이보다 작을 수 있다. 상기 리세스(Ra,Rc,Rc1)에는 실시 예에 개시된 제1수지가 배치될 수 있고 상기 제1수지는 몸체(415)와 각 발광 소자(451,452,453)의 하면을 접착시켜 줄 수 있다.
상기와 같이 제3리세스(Rc1)을 상대적으로 긴 길이로 배치함으로써, 제1수지의 디스펜싱 공정을 줄일 수 있고, 제3리세스(Rc1) 상에 배치된 제1수지가 두 발광 소자를 지지해 줄 수 있어, 제1수지의 지지력은 개선될 수 있다. 본 발명은 상대적으로 길이가 긴 리세스를 갖는 몸체는 상기에 개시된 실시 예(들)에 선택적으로 적용될 수 있다. 또한 상기 리세스의 폭은 상기에 개시된 실시 예의 구성을 적용할 수 있다.
도 29는 도 5의 발광 소자 패키지가 회로 기판에 배치된 광원 장치 또는 광원 모듈의 예이다. 일 예로서, 제1실시 예의 발광소자 패키지를 갖는 광원 장치의 예로 설명하기로 하며, 상기에 개시된 설명 및 도면을 참조하여 후술하기로 한다.
도 6 및 도 29을 참조하면, 실시 예에 따른 광원 모듈은 회로기판(501) 상에 하나 또는 복수의 발광소자 패키지(100)가 배치될 수 있다.
상기 회로기판(501)은 패드(521,523,524,525)을 갖는 기판 부재를 포함할 수 있다. 상기 회로 기판(501)에 상기 발광소자(151,152,153)의 구동을 제어하는 전원 공급 회로가 제공될 수 있다. 발광소자 패키지(100)의 각 프레임(120,130,135,140)은 회로 기판(501)의 각 패드(521,523,524,525)들과 본딩층(531)로 연결될 수 있다. 이에 따라 발광소자 패키지(100)의 발광소자(151,152,153)는 회로 기판(501)의 각 패드(521,523,524,525)들로부터 전원을 공급받을 수 있다. 상기 회로 기판(201)의 각 패드(521,523,524,525)는 예컨대, Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, Sn, Zn, Al를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다.
상기 회로 기판(501)의 각 패드(521,523,524,525)는 상기 프레임(120,130,135,140) 및 상기 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)와 중첩되게 배치될 수 있다. 상기 각 패드(521,523,524,525)와 상기 프레임(120,130,135,140) 사이는 본딩층(531)이 제공될 수도 있다. 상기 본딩층(531)은 상기 프레임(120,130,135,140) 및/또는 각 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)의 도전층(321)에 연결될 수 있다.
실시 예에 따른 발광소자 패키지에 의하면, 발광소자(151,152,153)의 본딩부(51,52)는 프레임(120,130,135,140)의 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 배치된 도전층(321)을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 관통홀(TH1,TH2,TH3,TH4,TH5,TH6)에 배치된 도전층(321)의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110) 및 몸체(115)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110) 및 몸체(115)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
실시 예에 따른 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다. 그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있고 이에 따라 상기 발광소자의 위치가 변할 수 있어, 상기 발광소자 패키지의 광학적, 전기적 특성 및 신뢰성이 저하될 수 있다. 그러나, 실시 예에 따른 발광소자 패키지에 의하면, 실시 예에 따른 발광소자의 제1 본딩부는 관통홀에 배치된 도전층을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 관통홀에 배치된 도전층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 따라서, 실시 예에 따른 발광소자 소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
도 30은 본 발명의 실시 예에 따른 발광소자를 나타낸 평면도이고, 도 31는 도 30에 도시된 발광소자의 F-F 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 30을 도시함에 있어, 제1 본딩부(1171)와 제2 본딩부(1172) 아래에 배치되지만, 상기 제1 본딩부(1171)에 전기적으로 연결된 제1 서브전극(1141)과 상기 제2 본딩부(1172)에 전기적으로 연결된 제2 서브전극(1142)이 보일 수 있도록 도시되었다.
실시 예에 따른 발광소자(1100)는, 도 31과 같이, 기판(1105) 위에 배치된 발광 구조물(1110)을 포함할 수 있다. 상기 기판(1105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(1105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(1110)은 제1 도전형 반도체층(1111), 활성층(1112), 제2 도전형 반도체층(1113)을 포함할 수 있다. 상기 활성층(1112)은 상기 제1 도전형 반도체층(1111)과 상기 제2 도전형 반도체층(1113) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(1111) 위에 상기 활성층(1112)이 배치되고, 상기 활성층(1112) 위에 상기 제2 도전형 반도체층(1113)이 배치될 수 있다.
실시 예에 따른 발광소자(1100)는, 투광성 전극층(1130)을 포함할 수 있다. 상기 투광성 전극층(1130)은 전류 확산을 향상시켜 광출력을 증가시킬 수 있다. 예로서, 상기 투광성 전극층(1130)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 투광성 전극층(1130)은 투광성의 물질을 포함할 수 있다. 상기 투광성 전극층(1130)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시 예에 따른 발광소자(1100)는, 반사층(1160)을 포함할 수 있다. 상기 반사층(1160)은 제1 반사층(1161), 제2 반사층(1162), 제3 반사층(1163)을 포함할 수 있다. 상기 반사층(1160)은 상기 투광성 전극층(1130) 위에 배치될 수 있다. 상기 제2 반사층(1162)은 상기 투광성 전극층(1130)을 노출시키는 제1 개구부(h1)를 포함할 수 있다. 상기 제2 반사층(1162)은 상기 투광성 전극층(1130) 위에 배치된 복수의 제1 개구부(h1)를 포함할 수 있다. 상기 제1 반사층(1161)은 상기 제1 도전형 반도체층(1111)의 상부 면을 노출시키는 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 연결될 수 있다. 또한, 상기 제3 반사층(1163)은 상기 제2 반사층(1162)과 연결될 수 있다. 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 물리적으로 직접 접촉되어 배치될 수 있다.
실시 예에 따른 상기 반사층(1160)은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)에 접촉될 수 있다. 상기 반사층(1160)은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)의 상부 면에 물리적으로 접촉될 수 있다.
상기 반사층(1160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(1160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시 예에 따른 발광소자(1100)는, 제1 서브전극(1141)과 제2 서브전극(1142)을 포함할 수 있다. 상기 제1 서브전극(1141)은 상기 제2 개구부(h2) 내부에서 상기 제1 도전형 반도체층(1111)과 전기적으로 연결될 수 있다. 상기 제1 서브전극(1141)은 상기 제1 도전형 반도체층(1111) 위에 배치될 수 있다. 예로서, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제1 서브전극(1141)은 상기 제2 도전형 반도체층(1113), 상기 활성층(1112)을 관통하여 제1 도전형 반도체층(1111)의 일부 영역까지 배치되는 리세스 내에서 상기 제1 도전형 반도체층(1111)의 상면에 배치될 수 있다.
상기 제1 서브전극(1141)은 상기 제1 반사층(1161)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(1111)의 상면에 전기적으로 연결될 수 있다. 상기 제2 개구부(h2)와 상기 리세스는 수직으로 중첩할 수 있고 예로서, 상기 제1 서브전극(1141)은, 복수의 리세스 영역에서 상기 제1 도전형 반도체층(1111)의 상면에 직접 접촉될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다. 상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113) 위에 배치될 수 있다. 실시 예에 의하면, 상기 제2 서브전극(1142)과 상기 제2 도전형 반도체층(1113) 사이에 상기 투광성 전극층(1130)이 배치될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 반사층(1162)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(1113)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 서브전극(1142)은, 복수의 P 영역에서 상기 투광성 전극층(1130)을 통하여 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다.
상기 제2 서브전극(1142)은, 복수의 P 영역에서 상기 제2 반사층(1162)에 제공된 복수의 제1 개구부(h1)를 통하여 상기 투광성 전극층(1130)의 상면에 직접 접촉될 수 있다. 실시 예에 의하면, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 서로 극성을 가질 수 있고, 서로 이격되어 배치될 수 있다.
상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다. 도 31에서 영역 R11,R12,R13은 각 서브 전극의 영역별 중첩 영역을 구분하기 위해 나타낸다.
실시 예에 따른 발광소자(1100)는, 보호층(1150)을 포함할 수 있다. 상기 보호층(1150)은 상기 제2 서브전극(1142)을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다. 상기 복수의 제3 개구부(h3)는 상기 제2 서브전극(1142)에 제공된 복수의 PB 영역에 대응되어 배치될 수 있다. 또한, 상기 보호층(1150)은 상기 제1 서브전극(1141)을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제1 서브전극(1141)에 제공된 복수의 NB 영역에 대응되어 배치될 수 있다. 상기 보호층(1150)은 상기 반사층(1160) 위에 배치될 수 있다. 상기 보호층(1150)은 상기 제1 반사층(1161), 상기 제2 반사층(1162), 상기 제3 반사층(1163) 위에 배치될 수 있다. 예로서, 상기 보호층(1150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(1150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자(1100)는, 상기 보호층(1150) 위에 배치된 제1 본딩부(1171)와 제2 본딩부(1172)를 포함할 수 있다. 상기 제1 본딩부(1171)는 상기 제1 반사층(1161) 위에 배치될 수 있다. 또한, 상기 제2 본딩부(1172)는 상기 제2 반사층(1162) 위에 배치될 수 있다. 상기 제2 본딩부(1172)는 상기 제1 본딩부(1171)와 이격되어 배치될 수 있다. 상기 제1 본딩부(1171)는 복수의 NB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제4 개구부(h4)를 통하여 상기 제1 서브전극(1141)의 상부 면에 접촉될 수 있다. 상기 복수의 NB 영역은 상기 제2 개구부(h2)와 수직으로 어긋나도록 배치될 수 있다. 상기 복수의 NB 영역과 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩부(1171)로 주입되는 전류가 상기 제1 서브전극(1141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 NB 영역에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩부(1172)는 복수의 PB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제3 개구부(h3)를 통하여 상기 제2 서브전극(1142)의 상부 면에 접촉될 수 있다. 상기 복수의 PB 영역과 상기 복수의 제1 개구부(h1)가 수직으로 중첩되지 않도록 하는 경우 상기 제2 본딩부(1172)로 주입되는 전류가 상기 제2 서브전극(1142)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 PB 영역에서 전류가 골고루 주입될 수 있다. 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
이에 따라, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 상기 발광 구조물(1110)의 활성층(1112)에서 발광되는 빛을 반사시켜 제1 서브전극(1141)과 제2 서브전극(1142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다. 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다. 또한, 다른 실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 ODR층으로 제공될 수도 있다. 또 다른 실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 발광 구조물(1110)에서 제공되는 빛은 상기 기판(1105)을 통하여 방출될 수 있다. 상기 발광 구조물(1110)에서 방출되는 빛은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에서 반사되어 상기 기판(1105) 방향으로 방출될 수 있다.
또한, 상기 발광 구조물(1110)에서 방출되는 빛은 상기 발광 구조물(1110)의 측면 방향으로도 방출될 수 있다. 또한, 상기 발광 구조물(1110)에서 방출되는 빛은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면 중에서, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 제공되지 않은 영역을 통하여 외부로 방출될 수 있다.
이에 따라, 실시 예에 따른 발광소자(1100)는 상기 발광 구조물(1110)을 둘러싼 6면 방향으로 빛을 방출할 수 있게 되며, 광도를 현저하게 향상시킬 수 있다.
한편, 실시 예에 따른 발광소자에 의하면, 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 상기 발광소자(1100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 발광 구조물(1110)의 제1 도전형 반도체층(1111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 기판(1105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 60%에 비해 같거나 작게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 빛의 양이 증가될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다.
또한, 상기 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)의 면적과 상기 제2 본딩부(1172)의 면적의 합은 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 발광소자(1100)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 발광소자(1100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
즉, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 발광소자(1100)의 전기적 특성을 확보하고, 발광소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 0% 초과 내지 60% 이하인 경우, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 광량이 증가하여 상기 발광소자(1100)의 광추출 효율이 향상되고, 광도(Po)가 증가될 수 있다.
실시 예에서는 상기 발광소자(1100)의 전기적 특성과 발광소자 패키지에 실장되는 본딩력을 확보하고, 광도를 증가시키기 위해, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
또한, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)의 상기 발광소자(1100)의 장축 방향에 따른 길이는 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이의 간격에 대응되어 배치될 수 있다. 또한, 상기 제3 반사층(1163)의 면적은 예로서 상기 발광소자(1100)의 상부 면 전체의 10% 이상이고 25% 이하로 제공될 수 있다.
상기 제3 반사층(1163)의 면적이 상기 발광소자(1100)의 상부 면 전체의 10% 이상일 때, 상기 발광소자의 하부에 배치되는 패키지 몸체가 변색되거나 균열의 발생을 방지할 수 있고, 25% 이하일 경우 상기 발광소자의 6면으로 발광하도록 하는 광추출효율을 확보하기에 유리하다.
또한, 다른 실시 예에서는 이에 한정하지 않고 상기 광추출효율을 더 크게 확보하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 0% 초과 내지 10% 미만으로 배치할 수 있고, 상기 패키지 몸체에 변색 또는 균열의 발생을 방지하는 효과를 더 크게 확보하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 25% 초과 내지 100% 미만으로 배치할 수 있다.
또한, 상기 발광소자(1100)의 장축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제2 영역으로 상기 발광 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
또한, 상기 발광소자(1100)의 단축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제3 영역으로 상기 발광구조물에서 생성된 빛이 투과되어 방출될 수 있다.
실시 예에 의하면, 상기 제1 반사층(1161)의 크기는 상기 제1 본딩부(1171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(1161)의 면적은 상기 제1 본딩부(1171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(1161)의 한 변의 길이는 상기 제1 본딩부(1171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(1162)의 크기는 상기 제2 본딩부(1172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(1162)의 면적은 상기 제2 본딩부(1172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(1162)의 한 변의 길이는 상기 제2 본딩부(1172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 의하여, 상기 발광 구조물(1110)로부터 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(1110)에서 생성되어 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치되므로, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이로 방출되는 빛의 양을 조절할 수 있게 된다.
앞에서 설명된 바와 같이, 실시 예에 따른 발광소자(1100)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(1100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(1100)의 하부 영역에서, 상기 발광소자(1100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 발광소자(1100)에 의하면 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 영역 사이로 방출되는 빛의 양을 조절할 수 있으므로, 상기 발광소자(1100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
실시 예에 의하면, 상기 제1 본딩부(1171), 상기 제2 본딩부(1172), 상기 제3 반사층(1163)이 배치된 상기 발광소자(1100)의 상부 면의 20% 이상 면적에서 상기 발광 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
이에 따라, 실시 예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다. 또한, 상기 발광소자(1100)의 하부 면에 근접하게 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있게 된다.
또한, 실시 예예 따른 발광소자(1100)에 의하면, 상기 투광성 전극층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통하여 상기 제2 도전형 반도체층(1113)과 상기 반사층(1160)이 접착될 수 있다. 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있게 됨으로써, 상기 반사층(1160)이 상기 투광성 전극층(1130)에 접촉되는 것에 비하여 접착력이 향상될 수 있게 된다.
상기 반사층(1160)이 상기 투광성 전극층(1130)에만 직접 접촉되는 경우, 상기 반사층(1160)과 상기 투광성 전극층(1130) 간의 결합력 또는 접착력이 약화될 수도 있다. 예를 들어, 절연층과 금속층이 결합되는 경우, 물질 상호 간의 결합력 또는 접착력이 약화될 수도 있다.
예로서, 상기 반사층(1160)과 상기 투광성 전극층(1130) 간의 결합력 또는 접착력이 약한 경우, 두 층 간에 박리가 발생될 수 있다. 이와 같이 상기 반사층(1160)과 상기 투광성 전극층(1130) 사이에 박리가 발생되면 발광소자(1100)의 특성이 열화될 수 있으며, 또한 발광소자(1100)의 신뢰성을 확보할 수 없게 된다.
그러나, 실시 예에 의하면, 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있으므로, 상기 반사층(1160), 상기 투광성 전극층(1130), 상기 제2 도전형 반도체층(1113) 간의 결합력 및 접착력이 안정적으로 제공될 수 있게 된다.
따라서, 실시 예에 의하면, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로, 상기 반사층(1160)이 상기 투광성 전극층(1130)으로부터 박리되는 것을 방지할 수 있게 된다. 또한, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로 발광소자(1100)의 신뢰성을 향상시킬 수 있게 된다.
한편, 이상에서 설명된 바와 같이, 상기 투광성 전극층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 활성층(1112)으로부터 발광된 빛은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통해 상기 반사층(1160)에 입사되어 반사될 수 있게 된다. 이에 따라, 상기 활성층(1112)에서 생성된 빛이 상기 투광성 전극층(1130)에 입사되어 손실되는 것을 감소시킬 수 있게 되며 광 추출 효율이 향상될 수 있게 된다. 이에 따라, 실시 예에 따른 발광소자(1100)에 의하면 광도가 향상될 수 있게 된다.
도 32 및 도 33을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 다른 예를 설명하기로 한다. 도 32는 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 전극 배치를 설명하는 평면도이고, 도 33는 도 32에 도시된 발광소자의 H-H 선에 따른 단면도이다.
도 32 및 도 33를 도시함에 있어, 제1 전극(627)과 제2 전극(628)의 상대적인 배치 관계 만을 개념적으로 도시하였다. 상기 제1 전극(627)은 제1 본딩부(621)와 제1 가지전극(625)을 포함할 수 있다. 상기 제2 전극(628)은 제2 본딩부(622)와 제2 가지전극(626)을 포함할 수 있다.
발광소자는, 도 33 및 도 33에 도시된 바와 같이, 기판(624) 위에 배치된 발광 구조물(623)을 포함할 수 있다.
상기 기판(624)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(624)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(623)은 제1 도전형 반도체층(623a), 활성층(623b), 제2 도전형 반도체층(623c)을 포함할 수 있다. 상기 활성층(623b)은 상기 제1 도전형 반도체층(623a)과 상기 제2 도전형 반도체층(623c) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(623a) 위에 상기 활성층(623b)이 배치되고, 상기 활성층(623b) 위에 상기 제2 도전형 반도체층(623c)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(623a)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(623c)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 도전형 반도체층(623a)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(623c)이 n형 반도체층으로 제공될 수도 있다.
발광 소자는 제1 전극(627)과 제2 전극(628)을 포함할 수 있다. 상기 제1 전극(627)은 제1 본딩부(621)와 제1 가지전극(625)을 포함할 수 있다. 상기 제1 전극(627)은 상기 제2 도전형 반도체층(623c)에 전기적으로 연결될 수 있다. 상기 제1 가지전극(625)은 상기 제1 본딩부(621)로부터 분기되어 배치될 수 있다. 상기 제1 가지전극(625)은 상기 제1 본딩부(621)로부터 분기된 복수의 가지전극을 포함할 수 있다. 상기 제2 전극(628)은 제2 본딩부(622)와 제2 가지전극(626)을 포함할 수 있다. 상기 제2 전극(628)은 상기 제1 도전형 반도체층(623a)에 전기적으로 연결될 수 있다. 상기 제2 가지전극(626)은 상기 제2 본딩부(622)로부터 분기되어 배치될 수 있다. 상기 제2 가지전극(626)은 상기 제2 본딩부(622)로부터 분기된 복수의 가지전극을 포함할 수 있다.
상기 제1 가지전극(625)와 상기 제2 가지전극(626)은 핑거(finger) 형상으로 서로 엇갈리게 배치될 수 있다. 상기 제1 가지전극(625)과 상기 제2 가지전극(626)에 의하여 상기 제1 본딩부(621)와 상기 제2 본딩부(622)를 통하여 공급되는 전원이 상기 발광 구조물(623) 전체로 확산되어 제공될 수 있게 된다.
상기 제1 전극(627)과 상기 제2 전극(628)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(627)과 상기 제2 전극(628)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(627)과 상기 제2 전극(628)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
한편, 상기 발광 구조물(623)에 보호층이 더 제공될 수도 있다. 상기 보호층은 상기 발광 구조물(623)의 상면에 제공될 수 있다. 또한, 상기 보호층은 상기 발광 구조물(623)의 측면에 제공될 수도 있다. 상기 보호층은 상기 제1 본딩부(621)와 상기 제2 본딩부(622)가 노출되도록 제공될 수 있다. 또한, 상기 보호층은 상기 기판(624)의 둘레 및 하면에도 선택적으로 제공될 수 있다.
예로서, 상기 보호층은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자는, 상기 활성층(623b)에서 생성된 빛이 발광소자의 6면 방향으로 발광될 수 있다. 상기 활성층(623b)에서 생성된 빛이 발광소자의 상면, 하면, 4개의 측면을 통하여 6면 방향으로 방출될 수 있다.
참고로, 도 8 및 도 9를 참조하여 설명된 발광소자의 상하 배치 방향과 도 32 및 도 33에 도시된 발광소자의 상하 배치 방향은 서로 반대로 도시되어 있다. 실시 예에 의하면, 상기 제1 및 제2 본딩부(621, 622)의 면적의 합은 상기 기판(624)의 상면 면적을 기준으로 10% 이하로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자로부터 방출되는 발광 면적을 확보하여 광추출 효율을 높이기 위해 상기 제1 및 제2 본딩부(621, 622)의 면적의 합은 상기 기판(624)의 상면 면적을 기준으로 10% 이하로 설정될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(621, 622)의 면적의 합은 상기 기판(624)의 상면 면적을 기준으로 0.7% 이상으로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 실장되는 발광소자에 안정적인 본딩력을 제공하기 위해 상기 제1 및 제2 본딩부(621, 622)의 면적의 합은 상기 기판(624)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
예로서, 상기 제1 본딩부(621)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제1 본딩부(621)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제1 본딩부(621)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다.
또한, 상기 제2 본딩부(622)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제2 본딩부(622)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제2 본딩부(622)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다. 이와 같이, 상기 제1 및 제2 본딩부(621, 622)의 면적이 작게 제공됨에 따라, 상기 발광소자의 하면으로 투과되는 빛의 양이 증대될 수 있다.
상기의 도 29 내지 도 31의 발광 소자와, 도 32 및 도 33의 발광 소자는 하나의 발광 셀을 갖는 구조로 설명되었다. 이는 발광 셀이 상기의 발광 구조물을 포함하는 경우, 발광 소자의 구동 전압은 하나의 발광 셀에 걸리는 전압일 수 있다.
도 34 내지 도 48은 실시 예에 개시된 발광 소자의 예로서, 2개의 발광 셀을 갖는 발광 소자가 개시되며, 도 49는 실시 예에 개시된 발광 소자의 예로서, 3개의 발광 셀을 갖는 발광 소자를 개시하고 있다. 이하의 설명을 참조하기로 한다.
다음으로, 도 34 및 도 35을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 설명하기로 한다. 도 34는 본 발명의 실시 예에 따른 발광소자를 나타낸 평면도이고, 도 35은 도 34에 도시된 발광소자의 G-G 선에 따른 단면도이다.
도 34 및 도 35을 참조하여 실시 예에 따른 발광소자를 설명함에 있어, 상기에 개시된 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
도 34를 도시함에 있어, 제1 본딩부(2171)와 제2 본딩부(2172) 아래에 배치되지만, 상기 제1 본딩부(2171)에 전기적으로 연결된 제1 전극(2141)과 상기 제2 본딩부(2172)에 전기적으로 연결된 제2 전극(2142)이 보일 수 있도록 도시되었다.
발광소자(2100)는, 도 34 및 도 35에 도시된 바와 같이, 기판(2105) 위에 배치된 제1 발광 구조물(2110)과 제2 발광 구조물(2120)을 포함할 수 있다.
상기 기판(2105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(2105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 제1 발광 구조물(2110)은 제1 도전형의 제1 반도체층(2111), 제1 활성층(2112), 제2 도전형의 제2 반도체층(2113)을 포함할 수 있다. 상기 제1 활성층(2112)은 상기 제1 반도체층(2111)과 상기 제2 반도체층(2113) 사이에 배치될 수 있다. 예로서, 상기 제1 반도체층(2111) 위에 상기 제1 활성층(2112)이 배치되고, 상기 제1 활성층(2112) 위에 상기 제2 반도체층(2113)이 배치될 수 있다.
또한, 상기 제2 발광 구조물(2120)은 제1 도전형의 제3 반도체층(2121), 제2 활성층(2122), 제2 도전형의 제4 반도체층(2123)을 포함할 수 있다. 상기 제2 활성층(2122)은 상기 제3 반도체층(2121)과 상기 제4 반도체층(2123) 사이에 배치될 수 있다. 예로서, 상기 제3 반도체층(2121) 위에 상기 제2 활성층(2122)이 배치되고, 상기 제2 활성층(2122) 위에 상기 제4 반도체층(2123)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)은 n형 반도체층으로 제공되고, 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 p형 반도체층으로 제공되고, 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)이 n형 반도체층으로 제공될 수도 있다.
이하에서는 설명의 편의를 위해 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 n형 반도체층으로 제공되고 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
또한, 이상의 설명에서는 상기 기판(2105) 위에 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 접촉되어 배치된 경우를 기준으로 설명되었다. 그러나, 상기 제1 반도체층(2111)과 상기 기판(2105) 사이 및/또는 상기 제3 반도체층(2121)과 상기 기판(2105) 사이에 버퍼층이 더 배치될 수도 있다. 예로서, 버퍼층은 상기 기판(2105)과 상기 제1 및 제2 발광 구조물(2110, 2120) 간의 격자 상수 차이를 줄여 주고 결정성을 향상시키는 기능을 제공할 수 있다.
상기 제1 및 제2 발광 구조물(2110, 2120)은 화합물 반도체로 제공될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 제1 및 제2 발광 구조물(2110, 2120)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 제1 및 제3 반도체층(2111, 2121)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 및 제3 반도체층(2111, 2121)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제1 및 제3 반도체층(2111, 2121)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등을 포함하는 그룹 중에서 선택된 n형 도펀트가 도핑될 수 있다.
상기 제1 및 제2 활성층(2112, 2122)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 및 제2 활성층(2112, 2122)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예로서, 상기 제1 및 제2 활성층(2112, 2122)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 제1 및 제2 활성층(2112, 2122)은 다중 우물 구조로 제공될 수 있으며, 복수의 장벽층과 복수의 우물층을 포함할 수 있다.
상기 제2 및 제4 반도체층(2113, 2123)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제2 및 제4 반도체층(2113, 2123)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제2 및 제4 반도체층(2113, 2123)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등을 포함하는 그룹 중에서 선택된 p형 도펀트가 도핑될 수 있다.
실시 예에 따른 발광소자(2100)는, 도 35에 도시된 바와 같이, 투광성 전극층(2230)을 포함할 수 있다. 상기 투광성 전극층(2230)은 상기 제2 및 제4 반도체층(2113, 2123)과 상기 투광성 전극층(2230) 사이의 전류 주입 효율을 향상시킬 수 있고, 따라서 발광소자(2100)의 광출력을 증가시킬 수 있다. 또한, 상기 투광성 전극층(2230)은 상기 활성층(2122)에서 방출되는 광을 투과시킬 수 있다. 이에 대한 효과는 후술하도록 하고, 상기 투광성 전극층(2230)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 투광성 전극층(2230)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 투광성 전극층(2230)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시 예에 따른 발광소자(2100)는, 도 34 및 도 35에 도시된 바와 같이, 반사층(2160)을 포함할 수 있다. 상기 반사층(2160)은 제1 반사층(2161), 제2 반사층(2162), 제3 반사층(2163)을 포함할 수 있다. 상기 반사층(2160)은 상기 투광성 전극층(2230) 위에 배치될 수 있다.
상기 반사층(2160)이 상기 투광성 전극층(2230) 상에 배치됨으로써, 상기 활성층(2123)에서 방출되는 광이 상기 반사층(2160)에서 반사될 수 있다. 이에 따라, 상기 활성층(2123)에서 방출되는 광이 뒤에서 설명될 제1 전극(2141), 제2 전극(2142), 연결전극(2143)에 흡수되어 손실되는 것이 방지될 수 있으므로 상기 발광소자(2100)의 광추출효율이 개선될 수 있다.
즉, 본 실시예에서는 전기적 특성을 확보하기 위해 상기 투광성 전극층(2230)과 상기 반사층(2160)을 구비하였다. 다만, 이에 한정하지 않고, 다른 실시 예에 의하면, 상기 투광성 전극층(2230)을 배치하지 않고 상기 반사층(2160)만을 구비하여 전기적, 광학적 특성을 모두 확보하도록 구성하는 실시예를 포함할 수도 있다.
상기 제1 반사층(2161)은 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제2 반사층(2162)은 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162) 사이에 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 위에 배치될 수 있다.
예로서, 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 연결될 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제2 반사층(2162)과 연결될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 물리적으로 직접 접촉되어 배치될 수 있다. 상기 제1 내지 제3 반사층(2161, 2162, 2163)은 서로 연결된 하나의 반사층으로 형성될 수도 있다.
상기 제1 반사층(2161)은 복수의 개구부를 포함할 수 있다. 상기 제1 반사층(2161)은 상기 기판(2105)의 상면에 수직한 방향인 제1 방향으로 관통하여 제공된 복수의 제1 개구부(h1)를 포함할 수 있다. 또한, 상기 제1 반사층(2161)은 상기 제1 방향으로 관통하여 제공된 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 제2 반사층(2162)은 복수의 개구부를 포함할 수 있다. 상기 제2 반사층(2162)은 상기 기판(2105)의 상면에 수직한 제1 방향으로 관통하여 제공된 복수의 제3 개구부(h3)를 포함할 수 있다. 또한, 상기 제2 반사층(2162)은 상기 제1 방향으로 관통하여 제공된 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 제3 반사층(2163)은 복수의 개구부를 포함할 수 있다. 상기 제3 반사층(2163)은 상기 기판(2105)의 상면에 수직한 제1 방향으로 관통하여 제공된 복수의 제5a 및 제5b 개구부(h5a, h5b)를 포함할 수 있다.
또한, 상기 제3 반사층(2163)은 상기 제1 방향으로 관통하여 제공된 복수의 제6a 및 제6b 개구부(h6a, h6b)를 포함할 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제1 방향으로 관통하여 제공된 라인 개구부(Ta)를 포함할 수 있다.
상기 라인 개구부(Ta)는 상기 제1 방향에 수직한 제2 방향으로 연장되어 배치될 수 있다. 상기 라인 개구부(Ta)는 제1 발광 구조물(2110)과 제2 발광 구조물(2120) 사이에 배치되어 상기 제1 및 제2 발광 구조물(2110, 2120)을 전기적으로 직렬 연결 되도록 제1 발광 구조물(2110)의 제1 전극과 제2 발광 구조물(2120)의 제2 전극이 연결되도록 배치될 수 있다.
이 때, 상기 제1 전극의 면적이 상기 제2 전극의 면적보다 넓은 것이 직렬 연결되는 구조에서 전류 확산 및 전류 주입 특성 측면에서 유리할 수 있다. 따라서, 상기 라인 개구부(Ta)는 제1 발광 구조물(2110)의 제1 전극과 연결되어 제2 발광 구조물(2120)에 인접한 위치에 배치되고, 상기 라인 개구부(Ta)와 마주보는 제5b 개구부(h5b)의 면적보다 넓게 배치될 수 있다.
예로서, 상기 제3 반사층(2163)은, 도 35에 도시된 바와 같이, 라인 개구부(Ta)와 제5b 개구부(h5b)를 포함할 수 있다. 상기 라인 개구부(Ta)는 상기 제1 반도체층(2111)의 상면을 노출시킬 수 있다. 상기 제5b 개구부(h5b)는 상기 제4 반도체층(2123) 위에 배치된 상기 투광성 전극층(2230)의 상면을 노출시킬 수 있다.
실시 예에 의하면, 상기 제5b 개구부(h5b) 아래에 전류확산층(2220)이 더 배치될 수 있다. 상기 전류확산층(2220)은 상기 제4 반도체층(2123)과 상기 투광성 전극층(2230) 사이에 배치될 수 있다.
실시 예에 따른 상기 반사층(2160), 상기 투광성 전극층(2230), 상기 전류확산층(2220)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
상기 반사층(2160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(2160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(2160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(2160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시 예에 따른 발광소자(2100)는, 도 34 및 도 35에 도시된 바와 같이, 제1 전극(2141), 제2 전극(2142), 연결전극(2143)을 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)은 서로 이격되어 배치될 수 있다. 상기 연결전극(2143)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 사이에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제1 전극(2141)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 복수의 제1 개구부(h1)를 통해 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 전극(2142)은 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 전극(2142)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 복수의 제4 개구부(h4)를 통해 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4) 아래에 배치된 상기 제3 반도체층(2121)에 직접 접촉되어 배치될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4)에 의하여 노출된 상기 제3 반도체층(2121)의 상면에 직접 접촉되어 배치될 수 있다.
상기 연결전극(2143)은 상기 제3 반사층(2163) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제2 반사층(2162) 위에 배치될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 및 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 배치된 상기 제1 부분(2143a)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제2 발광 구조물(2120)이 제공된 영역 위에 배치된 제2 부분(2143b)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)의 경계 영역 위에 배치된 상기 제3 부분(2143c)을 포함할 수 있다.
실시 예에 의하면, 상기 제1 부분(2143a)은 제1 전극부(2143aa)와 제2 전극부(2143ab)를 포함할 수 있다.
상기 제1 부분(2143a)은 상기 복수의 제2 개구부(h2), 상기 복수의 제6a 개구부(h6a), 상기 라인 개구부(Ta)를 통해 상기 제1 반도체층(2111)과 전기적으로 연결될 수 있다.
상기 제1 부분(2143a)의 상기 제2 전극부(2143ab)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제2 개구부(h2)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
또한, 상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 라인 개구부(Ta)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
실시 예에 의하면, 상기 제2 부분(2143b)은 제3 전극부(2143ba)와 제4 전극부(2143bb)를 포함할 수 있다.
상기 제2 부분(2143b)은 상기 복수의 제3 개구부(h3), 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 사이의 경계 영역 위에 배치될 수 있다. 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 부분(2143a) 및 상기 제2 부분(2143b)과 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자에 의하면, 상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 또한, 상기 연결전극(2143)은 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)에 전기적으로 연결될 수 있다.
이에 따라, 실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)에 전원이 공급됨에 따라, 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142)이 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 제1 전극부(2143ab)가 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉된 면적과 상기 제1 전극부(2143ab)가 상기 라인 개구부(Ta)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉된 면적을 합한 면적에 대응될 수 있다.
또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 제3 전극부(2143ba)가 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉된 영역의 면적에 대응될 수 있다. 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 제3 전극부(2143ba)가 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉된 영역의 면적에 대응될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
이와 같이, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
실시 예에 따른 발광소자(2100)는, 도 35에 도시된 바와 같이, 보호층(2150)을 포함할 수 있다. 한편, 이해를 돕기 위해, 도 34를 도시함에 있어, 상기 보호층(2150) 아래에 배치된 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143), 상기 반사층(2160)의 배치 관계가 잘 나타날 수 있도록 상기 보호층(2150)은 도시되지 아니 하였다.
상기 보호층(2150)은 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143) 위에 배치될 수 있다.
상기 보호층(2150)은 상기 반사층(2160) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 제1 반사층(2161), 상기 제2 반사층(2162), 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 보호층(2150)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 보호층(2150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(2150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자(2100)는, 도 34에 도시된 바와 같이, 상기 보호층(2150) 위에 배치된 제1 본딩부(2171)와 제2 본딩부(2172)를 포함할 수 있다.
상기 제1 본딩부(2171)는 상기 제1 반사층(2161) 위에 배치될 수 있다. 또한, 상기 제2 본딩부(2172)는 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제1 본딩부(2171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 전극(2141) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제1 전극(2141)에 전기적으로 연결될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제2 반도체층(2113) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제1 부분(2143a) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제2 전극부(2143ab) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 전극(2142)에 전기적으로 연결될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제4 반도체층(2123) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제2 부분(2143b) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제4 전극부(2143bb) 위에 배치될 수 있다.
실시 예에 의하면, 도 34에 도시된 바와 같이, 상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)의 상기 제1 부분(2143a)은 상기 기판(2105)의 상면과 수직한 제1 방향으로 상기 제1 본딩부(2171)와 중첩하지 않는 제1 전극부(2143aa)와 상기 제1 본딩부(2171)와 중첩하는 제2 전극부(2143ab)를 포함할 수 있다.
상기 연결전극(2143)의 상기 제2 부분(2143b)은 상기 제1 방향으로 상기 제2 본딩부(2172)와 중첩하지 않는 제3 전극부(2143ba)와 상기 제2 본딩부(2172)와 중첩하는 제4 전극부(2143bb)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)가 접하는 면적이 상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적에 비해 더 넓게 제공되는 것이 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)이 직렬 연결되는 구조에서 전류 확산 및 전류 주입 특성 측면에서 유리할 수 있다.
또한, 상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상의 크기로 제공됨으로써, 상기 제1 반도체층(2111)에서의 전류 확산이 효율적으로 수행될 수 있다. 상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 3.3% 이하의 크기로 제공됨으로써, 상기 제1 전극부(2143ab)에 의하여 식각될 상기 제1 활성층(2112)의 면적을 조절하고 상기 제1 발광 구조물(2110)의 광 추출 효율이 향상될 수 있다.
상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상의 크기로 제공됨으로써, 상기 제4 반도체층(213)에서의 전류 확산이 효율적으로 수행될 수 있다. 상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 3.0% 이하의 크기로 제공됨으로써, 상기 제3 전극부(2143ba)에서 흡수되어 손실되는 빛의 양을 줄이고 상기 제2 발광 구조물(2120)의 광 추출 효율이 향상될 수 있다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 따라, 상기 제1 및 제2 발광 구조물(2110, 2120)이 발광될 수 있게 된다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 공급됨에 따라, 상기 제1 본딩부(2171), 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142), 상기 제2 본딩부(2172)가 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 고전압이 인가될 수 있으며, 인가된 고전압이 상기 제1 전극(2141), 상기 연결전극(2143), 상기 제2 전극(2142)을 통하여 상기 제1 및 제2 발광 구조물(2110, 2120)에 분산되어 공급될 수 있게 된다.
이상에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 본딩부(2171)와 상기 제1 전극(2141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(2172)와 상기 제2 전극(2142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 있어서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 따른 발광소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 발광소자 패키지를 제조함에 있어, 상기 제1 본딩부(2171)의 상부 면과 상기 제2 본딩부(2172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 제공되는 빛은 상기 기판(2105)을 통하여 방출될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 내지 제3 반사층(2161, 2162, 2163)에서 반사되어 상기 기판(2105) 방향으로 방출될 수 있다.
또한, 실시 예에 따른 발광소자 및 발광소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)의 크기는 상기 제1 본딩부(2171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(2161)의 면적은 상기 제1 본딩부(2171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(2161)의 한 변의 길이는 상기 제1 본딩부(2171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(2162)의 크기는 상기 제2 본딩부(2172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(2162)의 면적은 상기 제2 본딩부(2172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(2162)의 한 변의 길이는 상기 제2 본딩부(2172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제3 반사층(2163)이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 배치되므로, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이로 빛이 방출되는 것을 감소시킬 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 상기 발광소자(2100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 발광소자의 제1 본딩부(2171)와 제2 본딩부(2172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있고, 광추출효율을 향상시키기 위한 발광 면적을 확보할 수 있어 상기 발광소자(2100)의 광도(Po)가 증가될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 발광소자 패키지의 제1 전극패드 및 제2 전극패드와 상기 발광소자의 제1 본딩부(2171) 및 제2 본딩부(2172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 발광소자(2100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 광학적 특성을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은, 발광소자 패키지의 전기적 특성 또는 신뢰성을 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 반사층(2161)이 상기 제1 전극(2141) 아래에 배치되며, 상기 제2 반사층(2162)이 상기 제2 전극(2142) 아래에 배치된다. 이에 따라, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 상기 제1 및 제2 발광 구조물(2110, 2120)의 제1 및 제2 활성층(2112, 2122)에서 발광되는 빛을 반사시켜 제1 전극(2141)과 제2 전극(2142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다.
예를 들어, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 절연성 재료로 이루어지되, 활성층에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다.
또한, 다른 실시 예에 의하면, 이에 한정하지 않고, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 상기 제1 및 제2 활성층(2112, 2122)에서 발광하는 빛의 파장에 따라 상기 제1 및 제2 활성층(2112, 2122)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다.
또한, 다른 실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 ODR층으로 제공될 수도 있다. 또 다른 실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
예를 들어, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 Au, AuTi 등으로 형성됨으로써 실장공장이 안정적으로 진행될 수 있다. 또한 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
앞에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(2100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(2100)의 하부 영역에서, 상기 발광소자(2100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 발광소자(2100)에 의하면 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 배치된 영역 사이로 빛이 방출되는 것을 감소시킬 수 있으므로, 상기 발광소자(2100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
그러면, 첨부된 도면을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다. 실시 예에 따른 발광소자 제조방법을 설명함에 있어, 도 34 및 도 35을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 실시 예에 따른 발광소자 제조방법에 의하면, 도 36 및 도 37에 도시된 바와 같이, 기판(2105) 위에 발광 구조물이 형성될 수 있다. 도 36은 실시 예에 따른 발광소자 제조방법에 따라 형성된 발광 구조물의 형상을 나타낸 평면도이고, 도 37는 도 36에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 35 내지 도 도 37을 참조하면, 상기 기판(2105) 위에 발광 구조물이 형성될 수 있다. 예로서, 상기 기판(2105) 위에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층이 형성될 수 있다.
상기 발광 구조물 위에 전류확산층(2220)이 형성될 수 있다. 상기 전류확산층(2220)은 상기 제2 도전형 반도체층 위에 형성될 수 있다. 상기 전류확산층(2220)은 복수로 제공될 수 있으며 서로 이격되어 제공될 수 있다.
예로서, 상기 전류확산층(2220)은 산화물 또는 질화물 등으로 제공될 수 있다.
다음으로, 도 38 및 도 39에 도시된 바와 같이, 투광성 전극층(2230)이 형성될 수 있다. 도 38은 실시 예에 따른 발광소자 제조방법에 따라 형성된 투광성 전극층의 형상을 나타낸 평면도이고, 도 39는 도 38에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 35, 도 38, 도 39를 참조하면, 상기 발광 구조물 위에 상기 투광성 전극층(2230)이 형성되고 메사 식각이 수행될 수 있다. 상기 제2 도전형 반도체층(103) 위에 상기 투광성 전극층(2230)이 형성될 수 있으며, 상기 제1 도전형 반도체층을 노출시키는 메사 식각 공정이 수행될 수 있다.
실시 예에 의하면, 메사 식각 공정을 통하여 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 형성될 수 있다. 상기 메사 식각 공정에 의하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 복수의 메사 리세스(M)가 형성될 수 있다. 또한, 상기 메사 식각 공정에 의하여 상기 발광 구조물이 제1 발광 구조물(2110)과 제2 발광 구조물(2120)로 분리되는 메사 리세스 라인(ML)이 형성될 수 있다.
상기 제1 발광 구조물(2110)은 제1 도전형의 제1 반도체층(2111), 제1 활성층(2112), 제2 도전형의 제2 반도체층(2113)을 포함할 수 있다. 또한, 상기 제2 발광 구조물(2120)은 제1 도전형의 제3 반도체층(2121), 제2 활성층(2122), 제2 도전형의 제4 반도체층(2123)을 포함할 수 있다.
실시 예에 의하면, 상기 복수의 메사 리세스(M) 영역에서 상기 제1 반도체층(2111)의 상면 또는 상기 제3 반도체층(2121)의 상면이 노출될 수 있다. 또한, 상기 메사 리세스 라인(ML) 영역에서 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)의 경계 영역이 노출될 수 있다.
예로서, 상기 메사 리세스(M)는 복수의 원 형상으로 제공될 수 있다. 상기 메사 리세스(M)는 원 형상뿐만 아니라, 타원형 또는 다각형 등의 다양한 형상으로 제공될 수도 있다.
또한, 상기 메사 리세스 라인(ML)은 소정의 폭을 갖는 라인 형상으로 형성될 수 있다. 예로서, 상기 메사 리세스 라인(ML)은 영역에 따라 서로 다른 폭을 갖도록 형성될 수도 있다.
실시 예에 의하면, 상기 제2 도전형 반도체층 위에 상기 투광성 전극층(2230)이 형성될 수 있다. 상기 투광성 전극층(2230)은 상기 메사 리세스(M)에 대응되는 영역에 제공된 복수의 개구부를 포함할 수 있다.
또한, 상기 투광성 전극층(2230)은 상기 메사 리세스 라인(ML)에 대응되는 영역에 제공된 라인 형상의 개구부를 포함할 수 있다.
다음으로, 도 40 및 도 41에 도시된 바와 같이, 아이솔레이션 공정이 수행될 수 있다. 도 40는 실시 예에 따른 발광소자 제조방법에 따라 아이솔레이션 공정이 수행되는 마스크의 형상을 나타낸 평면도이고, 도 41은 도 40에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 35, 도 40 및 도 41을 참조하면, 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)을 분리시키는 아이솔레이션 공정이 수행될 수 있다.
상기 아이솔레이션 공정에 의하여 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)을 분리시키는 아이솔레이션 라인(IL)이 형성될 수 있다. 상기 아이솔레이션 라인(IL)이 형성된 영역에서 상기 기판(2105)의 상면이 노출될 수 있다.
상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)이 전기적으로 분리될 수 있다. 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 서로 분리되어 제공될 수 있다. 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 서로 전기적으로 분리될 수 있다.
다음으로, 도 42 및 도 43에 도시된 바와 같이, 반사층(2160)이 형성될 수 있다.
도 42는 실시 예에 따른 발광소자 제조방법에 따라 형성된 반사층의 형상을 나타낸 평면도이고, 도 43은 도 42에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 35, 도 42 및 도 43을 참조하면, 상기 반사층(2160)은 제1 반사층(2161), 제2 반사층(2162), 제3 반사층(2163)을 포함할 수 있다. 상기 반사층(2160)은 상기 투광성 전극층(2230) 위에 배치될 수 있다. 상기 반사층(2160)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 위에 배치될 수 있다.
상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 서로 이격되어 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162) 사이에 배치될 수 있다. 상기 제1 내지 제3 반사층(2161, 2162, 2163)은 서로 연결된 하나의 층으로 형성될 수도 있다.
상기 제1 반사층(2161)은 복수의 개구부를 포함할 수 있다. 상기 제1 반사층(2161)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제1 개구부(h1)를 포함할 수 있다. 또한, 상기 제1 반사층(2161)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 복수의 제1 개구부(h1)를 통해 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)이 노출될 수 있다. 상기 복수의 제2 개구부(h2)를 통해 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면이 노출될 수 있다.
예를 들어, 상기 복수의 제1 개구부(h1)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제1 개구부(h1)와 상기 복수의 제2 개구부(h2)는 상기 기판(2105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
상기 제2 반사층(2162)은 복수의 개구부를 포함할 수 있다. 상기 제2 반사층(2162)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제3 개구부(h3)를 포함할 수 있다. 또한, 상기 제2 반사층(2162)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 복수의 제3 개구부(h3)를 통해 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)이 노출될 수 있다. 상기 복수의 제4 개구부(h4)를 통해 상기 제2 발광 구조물(2120)의 상기 제3 반도체층(2121)의 상면이 노출될 수 있다.
예를 들어, 상기 복수의 제3 개구부(h3)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제4 개구부(h4)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제3 개구부(h3)와 상기 복수의 제4 개구부(h4)는 상기 기판(2105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
상기 제3 반사층(2163)은 복수의 개구부를 포함할 수 있다. 상기 제3 반사층(2163)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제5 개구부(h5)를 포함할 수 있다.
상기 복수의 제5 개구부(h5)는 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)을 노출시키는 복수의 제5a 개구부(h5a)를 포함할 수 있다. 또한, 상기 복수의 제5 개구부(h5)는 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)을 노출시키는 복수의 제5b 개구부(h5b)를 포함할 수 있다.
또한, 상기 제3 반사층(2163)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제6 개구부(h6)를 포함할 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제1 방향에서 상기 메사 리세스 라인(ML)과 중첩되는 라인 개구부(Ta)를 포함할 수 있다.
상기 복수의 제6 개구부(h6)는 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면을 노출시키는 복수의 제6a 개구부(h6a)를 포함할 수 있다. 또한, 상기 복수의 제6 개구부(h6)는 상기 제2 발광 구조물(2120)의 상기 제3 반도체층(2121)의 상면을 노출시키는 복수의 제6b 개구부(h6b)를 포함할 수 있다. 상기 라인 개구부(Ta)는 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면을 노출시킬 수 있다.
예를 들어, 상기 복수의 제5 개구부(h5)는 상기 기판(2105)의 단축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제6 개구부(h6)는 상기 기판(2105)의 단축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제5 개구부(h5)와 상기 복수의 제6 개구부(h6)는 상기 기판(2105)의 장축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
또한, 상기 라인 개구부(Ta)는 상기 기판(2105)의 단축 방향을 따라 라인 형상으로 제공될 수 있다. 상기 라인 개구부(Ta)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 더 크게 제공될 수 있다.
예를 들어, 상기 라인 개구부(Ta)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 5 배 이상으로 더 크게 제공될 수 있다. 상기 라인 개구부(Ta)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 9 배 이상으로 더 크게 제공될 수 있다.
상기 라인 개구부(Ta)의 면적의 크기에 따른 효과는 뒤에서 더 살펴 보기로 한다.
이어서, 도 44 및 도 45에 도시된 바와 같이, 제1 전극(2141), 제2 전극(2142), 연결전극(2143)이 형성될 수 있다.
도 44는 실시 예에 따른 발광소자 제조방법에 따라 형성된 제1 전극, 제2 전극, 연결전극의 형상을 나타낸 평면도이고, 도 45는 도 44에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 35, 도 44 및 도 45를 참조하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)은 서로 이격되어 배치될 수 있다. 상기 연결전극(2143)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 사이에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제1 전극(2141)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 복수의 제1 개구부(h1)를 통해 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 전극(2142)은 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 전극(2142)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 복수의 제4 개구부(h4)를 통해 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4) 아래에 배치된 상기 제3 반도체층(2121)에 직접 접촉되어 배치될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4)에 의하여 노출된 상기 제3 반도체층(2121)의 상면에 직접 접촉되어 배치될 수 있다.
상기 연결전극(2143)은 상기 제3 반사층(2163) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제2 반사층(2162) 위에 배치될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 및 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 배치된 상기 제1 부분(2143a)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제2 발광 구조물(2120)이 제공된 영역 위에 배치된 제2 부분(2143b)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 일부가 배치되고 상기 제2 발광 구조물(2120)이 제공된 영역 위에 일부가 배치된 상기 제3 부분(2143c)을 포함할 수 있다. 또한, 상기 제3 부분(2143c)의 일부 영역은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)의 경계 영역 위에 배치될 수 있다.
실시 예에 의하면, 상기 제1 부분(2143a)은 제1 전극부(2143aa)와 제2 전극부(2143ab)를 포함할 수 있다.
상기 제1 부분(2143a)은 상기 복수의 제2 개구부(h2), 상기 복수의 제6a 개구부(h6a), 상기 라인 개구부(Ta)를 통해 상기 제1 반도체층(2111)과 전기적으로 연결될 수 있다.
상기 제1 부분(2143a)의 상기 제2 전극부(2143ab)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제2 개구부(h2)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
또한, 상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 라인 개구부(Ta)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
실시 예에 의하면, 상기 제2 부분(2143b)은 제3 전극부(2143ba)와 제4 전극부(2143bb)를 포함할 수 있다.
상기 제2 부분(2143b)은 상기 복수의 제3 개구부(h3), 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 사이의 경계 영역 위에 배치될 수 있다. 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 부분(2143a) 및 상기 제2 부분(2143b)과 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자에 의하면, 상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 또한, 상기 연결전극(2143)은 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)에 전기적으로 연결될 수 있다.
이에 따라, 실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)에 전원이 공급됨에 따라, 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142)이 전기적으로 직렬 연결될 수 있게 된다.
다음으로, 도 46 및 도 47에 도시된 바와 같이, 보호층(2150)이 형성될 수 있다.
도 46은 실시 예에 따른 발광소자 제조방법에 따라 형성된 보호층의 형상을 나타낸 평면도이고, 도 47은 도 46에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
도 34, 도 35, 도 46 및 도 47을 참조하면, 상기 보호층(2150)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 연결전극(2143) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 반사층(2160) 위에 배치될 수 있다.
상기 보호층(2150)은 상기 제1 전극(2141)의 상면을 노출시키는 제1 컨택부(c1)를 포함할 수 있다. 상기 보호층(2150)은 상기 제1 전극(2141)의 상면을 노출시키는 복수의 제1 컨택부(c1)를 포함할 수 있다. 상기 복수의 제1 컨택부(c1)는 상기 제1 반사층(2161)이 배치된 영역 위에 제공될 수 있다.
상기 보호층(2150)은 상기 제2 전극(2142)의 상면을 노출시키는 제2 컨택부(c2)를 포함할 수 있다. 상기 보호층(2150)은 상기 제2 전극(2142)의 복수의 상면을 노출시키는 복수의 제2 컨택부(c2)를 포함할 수 있다. 상기 제2 컨택부(c2)는 상기 제2 반사층(2162)이 배치된 영역 위에 제공될 수 있다.
이어서, 도 48에 도시된 바와 같이, 제1 본딩부(2171)와 제2 본딩부(2172)가 형성될 수 있다. 도 48는 실시 예에 따른 발광소자 제조방법에 따라 형성된 제1 및 제2 본딩부의 형상을 나타낸 평면도이다.
도 34 및 도 48을 참조하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 형성될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 상기 보호층(2150) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제1 본딩부(2171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 전극(2141) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제1 전극(2141)에 전기적으로 연결될 수 있다.
상기 제1 본딩부(2171)는 상기 보호층(2150)에 제공된 상기 제1 컨택부(c1)를 통하여 상기 제1 전극(2141)에 전기적으로 연결될 수 있다. 상기 제1 본딩부(2171)는 상기 보호층(2150)에 제공된 상기 제1 컨택부(c1)를 통하여 상기 제1 전극(2141)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제2 반도체층(2113) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제1 부분(2143a) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제2 전극부(2143ab) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 전극(2142)에 전기적으로 연결될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제4 반도체층(2123) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 보호층(2150)에 제공된 상기 제2 컨택부(c2)를 통하여 상기 제2 전극(2142)에 전기적으로 연결될 수 있다. 상기 제2 본딩부(2172)는 상기 보호층(2150)에 제공된 상기 제2 컨택부(c2)를 통하여 상기 제2 전극(2142)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제2 부분(2143b) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제4 전극부(2143bb) 위에 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)의 상기 제1 부분(2143a)은 상기 기판(2105)의 상면과 수직한 제1 방향으로 상기 제1 본딩부(2171)와 중첩하지 않는 제1 전극부(2143aa)와 상기 제1 본딩부(2171)와 중첩하는 제2 전극부(2143ab)를 포함할 수 있다.
상기 연결전극(2143)의 상기 제2 부분(2143b)은 상기 제1 방향으로 상기 제2 본딩부(2172)와 중첩하지 않는 제3 전극부(2143ba)와 상기 제2 본딩부(2172)와 중첩하는 제4 전극부(2143bb)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
이와 같이, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 따라, 상기 제1 및 제2 발광 구조물(2110, 2120)이 발광될 수 있게 된다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 공급됨에 따라, 상기 제1 본딩부(2171), 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142), 상기 제2 본딩부(2172)가 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 고전압이 인가될 수 있으며, 인가된 고전압이 상기 제1 전극(2141), 상기 연결전극(2143), 상기 제2 전극(2142)을 통하여 상기 제1 및 제2 발광 구조물(2110, 2120)에 분산되어 공급될 수 있게 된다.
이상에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 본딩부(2171)와 상기 제1 전극(2141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(2172)와 상기 제2 전극(2142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 있어서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 따른 발광소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 발광소자 패키지를 제조함에 있어, 상기 제1 본딩부(2171)의 상부 면과 상기 제2 본딩부(2172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 제공되는 빛은 상기 기판(2105)을 통하여 방출될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 내지 제3 반사층(2161, 2162, 2163)에서 반사되어 상기 기판(2105) 방향으로 방출될 수 있다.
또한, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 및 제2 발광 구조물(2110, 2120)의 측면 방향으로도 방출될 수 있다.
또한, 실시 예에 따른 발광소자 및 발광소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)의 크기는 상기 제1 본딩부(2171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(2161)의 면적은 상기 제1 본딩부(2171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(2161)의 한 변의 길이는 상기 제1 본딩부(2171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(2162)의 크기는 상기 제2 본딩부(2172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(2162)의 면적은 상기 제2 본딩부(2172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(2162)의 한 변의 길이는 상기 제2 본딩부(2172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제3 반사층(2163)이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 배치되므로, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이로 빛이 방출되는 것을 감소시킬 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 상기 발광소자(2100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 발광소자의 제1 본딩부(2171)와 제2 본딩부(2172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있고, 광추출효율을 향상시키기 위한 발광 면적을 확보할 수 있어 상기 발광소자(2100)의 광도(Po)가 증가될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 발광소자 패키지의 제1 전극패드 및 제2 전극패드와 상기 발광소자의 제1 본딩부(2171) 및 제2 본딩부(2172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 발광소자(2100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 광학적 특성을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 광학적 특성과 전기적 특성 및 본딩력에 의한 신뢰성을 확보하기 위해 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은, 발광소자 패키지의 전기적 특성 또는 신뢰성을 본 실시 예보다 더 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 본 실시 예보다 더 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 전극(2141)과 상기 제2 전극(2142)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 전극(2141)과 상기 제2 전극(2142)에 입사되어 손실되는 것을 최소화할 수 있다.
한편, 이상에서 설명된 실시 예에 따른 발광소자는 하나의 기판에 2 개의 발광 구조물이 직렬 연결된 구조를 기준으로 설명되었다. 그러나, 다른 실시 예에 따른 발광소자는 하나의 기판에 3개 이상의 발광 구조물 또는 발광 셀이 서로 직렬 연결된 구조로 제공될 수도 있다.
예로서, 도 49에 도시된 발광소자는 하나의 기판 위에 3개의 발광 구조물 또는 발광 셀이 직렬 연결된 예를 나타낸 것이다. 도 49는 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 나타낸 도면이다.
도 49을 참조하여 실시 예에 따른 발광소자를 설명함에 있어, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자는, 도 49에 도시된 바와 같이, 제1 발광 구조물(3110), 제2 발광 구조물(3120), 제3 발광 구조물(3130)을 포함할 수 있다.
상기 제1 발광 구조물(3110)과 상기 제2 발광 구조물(3120)은 제1 아이솔레이션 라인(IL11)에 의하여 서로 이격되어 배치될 수 있다. 또한, 상기 제2 발광 구조물(3120)과 상기 제3 발광 구조물(3130)은 제2 아이솔레이션 라인(IL12)에 의하여 서로 이격되어 배치될 수 있다.
상기 제1 발광 구조물(3110)과 상기 제2 발광 구조물(3120) 사이에 제1 라인 개구부(Tb)가 제공될 수 있다. 상기 제1 라인 개구부(Tb)를 통하여 상기 제1 발광 구조물(3110)의 하부 반도체층이 노출될 수 있다.
상기 제1 라인 개구부(THb)에 제공된 제1 연결전극을 통하여 상기 제1 발광 구조물(3110)의 하부 반도체층과 상기 제2 발광 구조물(3120)의 상부 반도체층이 전기적으로 연결될 수 있다.
상기 제2 발광 구조물(3120)과 상기 제3 발광 구조물(3130) 사이에 제2 라인 개구부(Tc)가 제공될 수 있다. 상기 제2 라인 개구부(Tc)를 통하여 상기 제2 발광 구조물(3120)의 하부 반도체층이 노출될 수 있다.
상기 제2 라인 개구부(Tc)에 제공된 제2 연결전극을 통하여 상기 제2 발광 구조물(3120)의 하부 반도체층과 상기 제3 발광 구조물(3130)의 상부 반도체층이 전기적으로 연결될 수 있다.
실시 예에 의하면, 상기 제1 발광 구조물(3110) 위에 제1 본딩부(3171)가 배치될 수 있고, 상기 제3 발광 구조물(3130) 위에 제2 본딩부(3172)가 배치될 수 있다. 상기 제1 본딩부(3171)는 상기 제1 발광 구조물(3110)의 상부 반도체층에 전기적으로 연결될 수 있다. 또한, 상기 제2 본딩부(3172)는 상기 제3 발광 구조물(3130)의 하부 반도체층에 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자의 상기 제1 본딩부(3171)와 상기 제2 본딩부(3172)에 전원이 공급됨에 따라, 상기 제1 본딩부(3171), 상기 제1 발광 구조물(3110)의 상부 반도체층, 상기 제1 발광 구조물(3110)의 하부 반도체층, 상기 제1 연결전극, 상기 제2 발광 구조물(3120)의 상부 반도체층, 상기 제2 발광 구조물(3120)의 하부 반도체층, 상기 제2 연결 전극, 상기 제3 발광 구조물(3130)의 상부 반도체층, 상기 제3 발광 구조물(3130)의 하부 반도체층, 상기 제2 본딩부(3172)가 전기적으로 직렬 연결될 수 있다.
이에 따라, 실시 예에 따른 발광소자에 의하면 고전압을 공급하여 광출력을 향상시키고 동작 전압을 감소시킬 수 있는 장점이 있다. 또한 고전압 발광소자 패키지에서의 디밍 조절을 수행할 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 발광소자의 본딩부는 관통홀에 배치된 도전층을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 관통홀에 배치된 도전층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 따라서, 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다. 이에 따라, 몸체를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
한편, 실시 예에 따른 발광소자 패키지는 광원 장치에 적용될 수 있다.
또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다.
광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 발광소자가 각각 배치되는 구조를 이룰 수도 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광소자 패키지를 포함하는 발광 모듈, 또는 조명 모듈로 구현될 수 있으며, 상기 발광 모듈 또는 조명 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 제1 방향으로 서로 이격된 제1 프레임 및 제2 프레임;
    상기 제1 프레임 및 상기 제2 프레임 사이에 배치된 몸체;
    상기 제1 프레임 및 상기 제2 프레임 상에 배치되고, 상기 제1 방향에 수직인 제2 방향으로 서로 이격된 복수의 발광소자; 및
    상기 몸체의 상면에서 서로 이격된 복수의 리세스를 포함하고,
    상기 복수의 발광소자 각각은 상기 복수의 리세스 각각의 적어도 일부분 상에 배치되는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 제1 및 제2 프레임의 각각에 배치되는 상부 리세스; 및
    상기 상부 리세스 상에 배치되는 수지부를 더 포함하는 발광소자 패키지.
  3. 제1 항에 있어서,
    상기 발광소자의 각각은 상기 제1 프레임 상에 배치되는 제1 본딩부와 상기 제2 프레임 상에 배치되는 제2 본딩부를 포함하고,
    상기 제1 및 제2 프레임의 각각은 복수의 관통홀, 및 상기 제1 및 제2 본딩부에 전기적으로 접속되도록 상기 복수의 관통홀 내에 채워지는 도전층을 포함하는 발광소자 패키지.
  4. 제3 항에 있어서,
    상기 도전층은 금속간 화합물층에 의해 상기 제1 및 제2 프레임과 결합되는 발광소자 패키지.
  5. 제3 항에 있어서,
    상기 몸체는 상기 복수의 관통홀 사이에서 상기 몸체의 상면에 형성된 적어도 하나의 리세스를 포함하는 발광소자 패키지.
  6. 제5 항에 있어서,
    상기 적어도 하나의 리세스는 대응하는 발광소자와 중첩되는 제1 부분 및 상기 대응하는 발광소자의 외측으로 돌출된 제2 부분을 포함하는 발광소자 패키지.
  7. 제5 항에 있어서,
    상기 적어도 하나의 리세스의 깊이는 상기 몸체의 두께의 40% 내지 60% 범위를 갖는 발광소자 패키지.
  8. 제5 항에 있어서,
    상기 몸체와 상기 복수의 발광소자 사이 및 상기 복수의 리세스 내에 배치되는 제1 수지를 더 포함하는 발광소자 패키지.
  9. 제8 항에 있어서,
    상기 제1 수지는 상기 복수의 발광소자의 측면들 외측으로 돌출되는 발광소자 패키지.
  10. 제5 항에 있어서,
    상기 복수의 리세스 중 하나는 서로 인접한 2개의 발광소자와 적어도 부분적으로 중첩되는 발광소자 패키지.
  11. 제1 프레임, 제2 프레임, 제3 프레임 및 제4 프레임;
    상기 제1 프레임, 상기 제2 프레임, 상기 제3 프레임 및 상기 제4 프레임 사이에 배치된 몸체;
    상기 제1 프레임 및 상기 제2 프레임 상에 배치된 제1 발광소자;
    상기 제3 프레임 및 상기 제4 프레임 상에 배치된 제2 발광소자; 및
    상기 몸체의 상면에 구비되고, 서로 이격된 복수의 리세스를 포함하고,
    상기 복수의 리세스는 상기 제1 프레임과 상기 제2 프레임 사이에 구비되는 제1 리세스, 및 상기 제3 프레임과 상기 제4 프레임 사이에 구비되는 제2 리세스를 포함하는 발광소자 패키지.
  12. 제11 항에 있어서,
    상기 제1 및 제2 발광소자의 각각은 서로 이격된 제1 본딩부 및 제2 본딩부를 포함하고,
    상기 제1 내지 제4 프레임의 각각은 적어도 하나의 관통홀과 상기 적어도 하나의 관통홀에 채워져 상기 제1 및 제2 본딩부에 전기적으로 접속되는 적어도 하나의 도전층을 포함하는 발광소자 패키지.
  13. 제12 항에 있어서,
    상기 적어도 하나의 도전층은 금속간 화합물층에 의해 상기 제1 내지 제4 프레임과 결합되는 발광소자 패키지.
  14. 제12 항에 있어서,
    상기 복수의 리세스의 각각은 대응하는 발광소자와 중첩하는 제1 부분 및 상기 대응하는 발광소자의 외측으로 돌출된 제2 부분을 포함하는 발광소자 패키지.
  15. 제11 항에 있어서,
    상기 복수의 리세스의 깊이는 상기 몸체의 두께의 40% 내지 60%의 범위를 갖는 발광소자 패키지.
  16. 제11 항에 있어서,
    상기 몸체와 상기 제1 및 제 2 발광소자 사이, 및 상기 복수의 리세스 내에 배치되는 제1 수지를 더 포함하는 발광소자 패키지.
  17. 제16 항에 있어서,
    상기 제1 수지는 상기 제1 및 제2 발광소자의 측면들 외측으로 돌출되는 발광소자 패키지.
  18. 제11 항 내지 제17 항 중 어느 한 항에 있어서,
    상기 제2 및 제4 프레임에 인접한 제5 프레임;
    상기 제2 및 제3 프레임 상에 배치되는 제3 발광소자; 및
    상기 제4 및 제5 프레임 상에 배치되는 제4 발광소자를 더 포함하는 발광소자 패키지.
  19. 제18 항에 있어서,
    상기 복수의 리세스는 상기 제1 및 제2 프레임과 상기 제3 프레임 사이에 구비되는 제3 리세스; 및 상기 제4 프레임과 상기 제5 프레임 사이에 구비되는 제3 리세스를 포함하고,
    상기 제1 및 제5 프레임의 각각은 하나의 관통을 포함하고, 제2 내지 제4 프레임의 각각은 복수의 관통홀을 포함하는 발광소자 패키지.

KR1020220091296A 2017-10-13 2022-07-22 발광소자 패키지 및 광원 장치 KR102592720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220091296A KR102592720B1 (ko) 2017-10-13 2022-07-22 발광소자 패키지 및 광원 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170133598A KR102426118B1 (ko) 2017-10-13 2017-10-13 발광소자 패키지 및 광원 장치
KR1020220091296A KR102592720B1 (ko) 2017-10-13 2022-07-22 발광소자 패키지 및 광원 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133598A Division KR102426118B1 (ko) 2017-10-13 2017-10-13 발광소자 패키지 및 광원 장치

Publications (2)

Publication Number Publication Date
KR20220110680A true KR20220110680A (ko) 2022-08-09
KR102592720B1 KR102592720B1 (ko) 2023-10-24

Family

ID=64267415

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170133598A KR102426118B1 (ko) 2017-10-13 2017-10-13 발광소자 패키지 및 광원 장치
KR1020220091296A KR102592720B1 (ko) 2017-10-13 2022-07-22 발광소자 패키지 및 광원 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170133598A KR102426118B1 (ko) 2017-10-13 2017-10-13 발광소자 패키지 및 광원 장치

Country Status (6)

Country Link
US (1) US10593654B2 (ko)
EP (1) EP3499589A4 (ko)
JP (1) JP7118424B2 (ko)
KR (2) KR102426118B1 (ko)
CN (1) CN110024140A (ko)
WO (1) WO2019074149A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455086B1 (ko) * 2017-09-12 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원장치
KR102392013B1 (ko) 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20190074233A (ko) * 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈
JP7114854B2 (ja) * 2020-04-28 2022-08-09 日亜化学工業株式会社 発光装置
EP4160679B1 (en) 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
JP7362971B1 (ja) * 2020-10-15 2023-10-17 シグニファイ ホールディング ビー ヴィ 多機能照明器具
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
KR20150136814A (ko) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241650B1 (ko) * 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
KR100845855B1 (ko) * 2006-12-07 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置
EP2346100B1 (en) * 2010-01-15 2019-05-22 LG Innotek Co., Ltd. Light emitting apparatus and lighting system
JP2011258916A (ja) * 2010-05-13 2011-12-22 Citizen Holdings Co Ltd 半導体発光装置
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
US8987022B2 (en) * 2011-01-17 2015-03-24 Samsung Electronics Co., Ltd. Light-emitting device package and method of manufacturing the same
KR101831410B1 (ko) * 2011-08-11 2018-02-22 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 발광 장치
KR101377603B1 (ko) 2012-10-26 2014-03-25 주식회사 루멘스 사이드 뷰 발광 소자 패키지 및 이를 구비하는 백라이트 유닛
KR101997247B1 (ko) * 2012-11-14 2019-07-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
CN103972371B (zh) * 2013-02-04 2017-02-08 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
DE102013224581A1 (de) * 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10234119B2 (en) * 2014-03-24 2019-03-19 Cree, Inc. Multiple voltage light emitter packages, systems, and related methods
KR102175335B1 (ko) * 2014-05-15 2020-11-06 엘지이노텍 주식회사 발광소자
US9299895B1 (en) * 2014-09-25 2016-03-29 Prolight Opto Technology Corporation Package structure of enhanced lumen light emitting diode
JP6572540B2 (ja) * 2014-12-26 2019-09-11 日亜化学工業株式会社 パッケージ、発光装置およびその製造方法
US9646957B2 (en) 2015-01-14 2017-05-09 Everlight Electronics Co., Ltd. LED packaging structure having stacked arrangement of protection element and LED chip
CN107210352B (zh) * 2015-01-19 2020-08-11 Lg 伊诺特有限公司 发光器件
KR102237155B1 (ko) 2015-03-11 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
TWI790249B (zh) 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 發光裝置及發光裝置封裝

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
KR20150136814A (ko) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛

Also Published As

Publication number Publication date
KR102426118B1 (ko) 2022-07-27
JP7118424B2 (ja) 2022-08-16
US10593654B2 (en) 2020-03-17
CN110024140A (zh) 2019-07-16
JP2020537329A (ja) 2020-12-17
KR102592720B1 (ko) 2023-10-24
KR20190041858A (ko) 2019-04-23
EP3499589A1 (en) 2019-06-19
US20190333896A1 (en) 2019-10-31
WO2019074149A1 (ko) 2019-04-18
EP3499589A4 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
KR102401826B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102385940B1 (ko) 발광소자 패키지 및 광원 장치
KR102592720B1 (ko) 발광소자 패키지 및 광원 장치
KR102473399B1 (ko) 발광소자 패키지 및 광원 장치
EP3439049B1 (en) Light-emitting device package
KR102508745B1 (ko) 발광소자 패키지
KR102473424B1 (ko) 발광소자 패키지
KR102471693B1 (ko) 발광소자 패키지 및 광원 장치
KR102379733B1 (ko) 발광소자 패키지
KR102401825B1 (ko) 발광소자 패키지 및 광원 장치
KR102501888B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR102542297B1 (ko) 발광소자 패키지
KR20190044449A (ko) 발광소자 패키지 및 광원 장치
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102426833B1 (ko) 발광소자 패키지 및 광원 장치
KR102564179B1 (ko) 발광소자 패키지
KR102369245B1 (ko) 발광소자 패키지
KR102426849B1 (ko) 발광소자 패키지 및 광원 장치
KR102379834B1 (ko) 발광소자 패키지
KR102471690B1 (ko) 발광소자 패키지
KR102433841B1 (ko) 발광소자 패키지
KR102401824B1 (ko) 발광소자 패키지
KR102249649B1 (ko) 발광소자 패키지 및 광원 장치
KR102388285B1 (ko) 발광소자 패키지 및 광원 장치
KR20190105339A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant