KR20150136814A - 발광 소자 및 이를 구비한 라이트 유닛 - Google Patents

발광 소자 및 이를 구비한 라이트 유닛 Download PDF

Info

Publication number
KR20150136814A
KR20150136814A KR1020140064310A KR20140064310A KR20150136814A KR 20150136814 A KR20150136814 A KR 20150136814A KR 1020140064310 A KR1020140064310 A KR 1020140064310A KR 20140064310 A KR20140064310 A KR 20140064310A KR 20150136814 A KR20150136814 A KR 20150136814A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
pads
disposed
adhesive member
Prior art date
Application number
KR1020140064310A
Other languages
English (en)
Other versions
KR102199991B1 (ko
Inventor
이건화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140064310A priority Critical patent/KR102199991B1/ko
Priority to US14/673,501 priority patent/US9472742B2/en
Priority to JP2015089142A priority patent/JP6496601B2/ja
Priority to EP15169314.0A priority patent/EP2950359B1/en
Priority to CN201510284707.4A priority patent/CN105280798B/zh
Publication of KR20150136814A publication Critical patent/KR20150136814A/ko
Application granted granted Critical
Publication of KR102199991B1 publication Critical patent/KR102199991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 몸체, 상기 몸체 상에 서로 이격된 제1 및 제2패드, 상기 몸체 내에 홀을 갖는 지지 부재; 발광 구조물 및 상기 발광 구조물 아래에 제3 및 제4패드를 갖는 발광 칩; 및 상기 제3 및 제4패드는 상기 제1 및 제2패드에 전기적으로 연결되며, 상기 발광 구조물은 제1도전성 반도체층, 활성층 및 제2도전성 반도체층을 포함하며, 상기 지지 부재와 상기 발광 칩 사이에 배치된 접착 부재를 포함하며, 상기 접착 부재는 상기 홀 내부로 돌출된 돌출부를 포함한다.

Description

발광 소자 및 이를 구비한 라이트 유닛{LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THE SAME}
실시 예는 발광 소자 및 이를 구비한 라이트 유닛에 관한 것이다.
발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.
이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다.
실시 예는 새로운 방열 구조를 갖는 발광 소자를 제공한다.
실시 예는 새로운 전기 연결 구조를 갖는 발광 소자를 제공한다.
실시 예는 필름 타입의 접착 부재로 발광 칩과 지지 부재를 접착시킨 발광 소자를 제공한다.
실시 예는 발광 소자 및 이를 구비한 라이트 유닛의 전기적인 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 발광 소자는, 몸체, 상기 몸체 상에 서로 이격된 제1 및 제2패드, 상기 몸체 내에 홀을 갖는 지지 부재; 발광 구조물 및 상기 발광 구조물 아래에 제3 및 제4패드를 갖는 발광 칩; 및 상기 제3 및 제4패드는 상기 제1 및 제2패드에 전기적으로 연결되며, 상기 발광 구조물은 제1도전성 반도체층, 활성층 및 제2도전성 반도체층을 포함하며, 상기 지지 부재와 상기 발광 칩 사이에 배치된 접착 부재를 포함하며, 상기 접착 부재는 상기 홀 내부로 돌출된 돌출부를 포함한다.
실시 예는 새로운 방열 구조를 갖는 발광 소자를 제공한다.
실시 예는 새로운 전기 연결 구조를 갖는 발광 소자를 제공한다.
실시 예는 지지 부재 상에 접착 부재로 발광 칩을 접착시켜 줄 수 있다.
실시 예는 지지 부재와 발광 칩을 접착 부재를 이용하여 전기적으로 연결시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 라이트 유닛의 신뢰성이 개선될 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 2는 도 1의 발광 소자의 지지 부재의 평면도의 예를 나타낸 도면이다.
도 3은 도 1의 발광 소자의 발광 칩의 평면도의 예를 나타낸 도면이다.
도 4는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 5의 (a)는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이며, (b)는 지지 부재의 평면도의 예이다.
도 6은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 8은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 9는 도 7의 발광 소자의 다른 예이다.
도 10은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 11은 도 10의 발광 소자의 제조 과정을 나타낸 도면이다.
도 12는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제9실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 15는 제10실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 16은 발광 소자의 제조 공정시, 지지 부재의 홀이 없는 경우 영역별 접착 부재의 두께 변화를 설명하는 도면이다.
도 17 및 도 18은 실시 예에 따른 발광 칩 및 지지 기판의 패드들의 다른 형상에 의한 압착 공정을 설명하기 위한 도면이다.
도 19는 제11실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 20은 제12실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지를 설명한다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 지지 부재의 평면도이며, 도 3은 도 1의 발광 소자의 발광 칩의 평면도이다.
도 1 내지 도 3을 참조하면, 발광 소자(100)는 지지 부재(110); 상기 지지 부재(110) 상에 발광 칩(120); 및 상기 지지 부재(110)와 상기 발광 칩(120) 사이에 접착 부재(150)를 포함한다.
상기 지지 부재(110)는 몸체(111) 예컨대, 전도성 재질의 몸체를 포함한다. 상기 전도성 재질의 몸체(111)는 실리콘 재질을 포함하며, 내부에 n형 불순물 또는 p형 불순물을 포함할 수 있다. 다른 예로서, 상기 지지 부재(110)는 절연성 재질의 몸체를 포함할 수 있다. 상기 몸체(111)는 예컨대, 열 전도율이 높은 실리콘 재질로 형성되므로, 발광 칩(120)으로부터 발생된 열을 효과적으로 방열할 수 있다. 상기 지지 부재(110)의 두께는 180㎛~210㎛ 범위를 포함하며, 이에 대해 한정하지는 않는다. 이에 따라 고 출력이 가능한 대면적의 발광 칩(120)을 사용할 수 있다.
상기 지지 부재(110)는 도 1 및 도 2와 같이, 복수의 홀(11,13) 및 복수의 패드(115,117)를 포함한다. 상기 지지 부재(110)가 전기 전도성의 몸체(111)를 포함하는 경우, 상기 복수의 패드(115,117)와 상기 전도성 몸체(111) 사이에 보호층(113)이 배치될 수 있다. 상기 보호층(113)은 상기 전도성 몸체(111)의 표면에 배치되고, 상기 복수의 홀(11,13)로 연장될 수 있다. 상기 보호층(113)은 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있으며, 단일 층 또는 다중 층으로 형성될 수 있다.
상기 복수의 홀(11,13)은 서로 이격된 제1홀(11) 및 제2홀(13)을 포함하며, 상기 제1홀(11)은 하나 또는 복수로 형성될 수 있다. 상기 제2홀(13)은 하나 또는 복수로 형성될 수 있다. 상기 보호층(113)은 상기 제1 및 제2홀(11,13)의 내부에 연장될 수 있다. 상기 제1홀(11) 및 제2홀(13)은 상기 발광 칩(120)과 수직 방향으로 오버랩되게 배치된다. 상기 제1홀(11) 및 제2홀(13)은 상기 발광 구조물(125)과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1홀(11) 및 제2홀(13)은 발광 칩(120)의 기판(121)의 외곽부와 수직 방향으로 오버랩되지 않게 배치될 수 있다.
상기 지지 부재(110)는 서로 이격된 제1패드(115) 및 제2패드(117)를 포함한다. 상기 제1패드(115)는 몸체(111)의 상면에 배치된 제1접촉부(51), 상기 제1홀(11)에 배치된 제1연결부(53), 상기 몸체(111)의 하면에 배치된 제1본딩부(55)를 포함한다. 상기 제1접촉부(51)는 상기 제1홀(11)로부터 상기 몸체(111)의 상면으로 연장되고, 상기 제1본딩부(55)는 상기 제1홀(11)로부터 상기 몸체(111)의 하면으로 연장된다. 상기 제1연결부(53)은 상기 제1홀(11)과 보호층(113) 사이에 배치될 수 있다. 상기 제1홀(11)은 내부에 수직하게 관통되는 오픈 영역을 포함한다.
상기 제2패드(117)는 몸체(111)의 상면에 배치된 제2접촉부(71), 상기 제2홀(13)에 배치된 제2연결부(73), 상기 몸체(111)의 하면에 배치된 제2본딩부(75)를 포함한다. 상기 제2접촉부(71)는 상기 제2홀(13)로부터 상기 몸체(111)의 상면으로 연장되고, 상기 제2본딩부(75)는 상기 제2홀(13)로부터 상기 몸체(111)의 하면으로 연장된다. 상기 제2연결부(73)는 상기 제2홀(13)과 보호층(113) 사이에 배치된다. 상기 제2홀(13)은 내부에 수직하게 관통되는 오픈 영역을 포함한다.
상기 제1 및 제2홀(11,13)의 너비는 상기 몸체(111)의 센터 방향으로 갈수록 점차 좁아질 수 있다. 상기 제1 및 제2홀(11,13)은 상부 너비가 상기 몸체(111)의 센터 영역의 너비보다 넓을 수 있다. 상기 제1 및 제2홀(11,13)은 하부 너비가 상기 몸체(111)의 센터 영역의 너비보다 넓을 수 있다. 상기 제1 및 제2홀(11,13)의 탑 뷰 형상은 도 2와 같이 다각형 형상일 수 있으며, 다른 예로서 원 형상 또는 타원 형상을 포함할 수 있다. 다른 예로서, 상기 제1 및 제2홀(11,13)의 너비는 상부에서 하부까지 동일한 너비로 형성될 수 있다.
상기 제1 및 제2패드(115,117)는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단일 층 또는 다중 층으로 형성될 수 있다.
상기 발광 칩(120)은 상기 지지 부재(110) 상에 배치되며, 복수의 반도체층을 갖는 발광 구조물(125), 및 복수의 패드(145,147)를 포함한다. 상기 반도체층은 II족 내지 VI족 원소의 화합물 반도체 예컨대, III족-V족 원소의 화합물 반도체 또는 II족-VI족 원소의 화합물 반도체로 형성될 수 있다. 상기 복수의 패드(145,147)은 상기 발광 구조물(125)의 반도체층에 선택적으로 연결되며, 전원을 공급하게 된다.
상기 발광 구조물(125)은 제1도전성 반도체층(122), 활성층(123) 및 제2도전성 반도체층(124)을 포함한다. 상기 제1도전성 반도체층(122)은 제1도전성 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전성이 n형 반도체인 경우, 상기 제1도전성 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1도전성 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(123)은 상기 제1도전성 반도체층(122) 아래에 배치되며, 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조로 형성될 수 있다. 상기 활성층(123)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 우물층/장벽층의 주기, 예를 들면 InGaN/GaN, InGaN/InGaN, InGaN/InAlGaN 또는 InGaN/AlGaN의 주기로 형성될 수 있다. 상기 활성층(123)의 위 또는/및 아래에는 도전성 클래드층이 형성될 수 있으며, 상기 도전성 클래드층은 AlGaN계 반도체로 형성될 수 있다. 상기 제2도전성 반도체층(124)은 상기 활성층(123) 아래에 배치되며, 제2도전성 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전성이 p형 반도체인 경우, 상기 제2도전성 도펀트는 Mg, Ze 등과 같은 p형 도펀트를 포함한다. 상기 제2도전성 반도체층(124)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 발광 구조물(125)은 예컨대, 복수의 반도체층의 적층 구조에 의해 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 발광 칩(120)의 패드(145,147)는 도 1 및 도 3과 같이, 제3 및 제4패드(145,147)를 포함하며, 상기 제3 및 제4패드(145,147)는 상기 발광 칩(120)의 아래에 서로 이격된다. 상기 제3패드(145)는 상기 제2도전성 반도체층(124)와 전기적으로 연결되며, 상기 제4패드(147)은 제1도전성 반도체층(122)과 전기적으로 연결된다. 상기 제3 및 제4패드(145,147)은 사각형 형상 예컨대, 제1 및 제2패드(115,117)의 형상과 대응되도록 형성될 수 있다. 상기 제3 및 제4패드(145,147)의 하면 면적은 예컨대, 제1 및 제2패드(115,117)의 상면 크기와 대응되는 크기로 형성될 수 있다.
상기 발광 칩(120)은 기판(121)을 포함할 수 있다. 상기 기판(121)은 상기 발광 구조물(125) 위에 배치된다. 상기 기판(121)은 예컨대, 투광성, 절연성 기판, 또는 전도성 기판일 수 있다. 상기 기판(121)은, 예컨대 투광성 및 절연성 기판을 포함한다. 상기 기판(121)은 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, 그리고 GaAs으로 이루어진 군에서 선택될 수 있다. 상기 기판(121)은 성장 기판일 수 있다.
상기 발광 칩(120)은 상기 기판(121)과 상기 발광 구조물(125) 사이에 버퍼층(미도시) 및 언도프드 반도체층(미도시) 중 적어도 하나를 포함할 수 있다. 상기 버퍼층은 상기 기판(121)과 반도체층과의 격자 상수 차이를 완화시켜 주기 위한 층으로서, II족 내지 VI족 화합물 반도체 중에서 선택적으로 형성될 수 있다. 상기 버퍼층 아래에는 언도핑된 III족-V족 화합물 반도체층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 칩(120)은 전극층(141,142), 연결층(143), 절연층(131,133)을 포함한다. 상기 전극층(141,142)은 단층 또는 다층으로 형성될 수 있으며, 전류 확산층으로 기능할 수 있다. 상기 전극층(141,142)은 예컨대, 다층인 경우, 상기 발광 구조물(125)의 아래에 배치된 제1전극층(141); 및 상기 제1전극층(141) 아래에 배치된 제2전극층(142)을 포함할 수 있다.
상기 제1 및 제2전극층(141,142)은 서로 다른 물질로 형성될 수 있다. 상기 제1전극층(141)은 투광성 재질로 형성될 수 있으며, 예컨대 금속 산화물 또는 금속 질화물로 형성될 수 있다. 상기 제1전극층은 예컨대 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 상기 제2전극층(142)은 상기 제1전극층(141)의 하면과 접촉되며 반사 전극층으로 기능할 수 있다. 상기 제2전극층(142)은 반사도가 80% 이상인 높은 금속 예컨대, Ag, Au 또는 Al를 포함한다. 상기 제2전극층(142)은 상기 제1전극층(141)이 일부 영역이 제거된 경우, 상기 발광 구조물(125)의 하면에 부분적으로 접촉될 수 있다.
다른 예로서, 상기 전극층(141,142)은 무지향성 반사(ODR: Omni Directional Reflector layer) 구조로 적층될 수 있다. 상기 무지향성 반사 구조는 낮은 굴절률을 갖는 제1전극층(141)과, 상기 제1전극층(141)과 접촉된 고 반사 재질의 금속 재질인 제2전극층(142)의 적층 구조로 형성될 수 있다. 상기 전극층(141,142)은, 예컨대, ITO/Ag의 적층 구조로 이루어질 수 있다. 이러한 상기 제1전극층(141)과 제2전극층(142) 사이의 계면에서 전 방위 반사각을 개선시켜 줄 수 있다.
다른 예로서, 상기 제2전극층(142)은 제거될 수 있으며, 다른 재질의 반사층으로 형성될 수 있다. 상기 반사층은 분산형 브래그 반사(distributed bragg reflector: DBR) 구조로 형성될 수 있으며, 상기 분산형 브래그 반사 구조는 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조를 포함하며, 예컨대, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 서로 다른 어느 하나를 각각 포함할 수 있다. 다른 예로서, 상기 전극층(141,142)은 분산형 브래그 반사 구조와 무지향성 반사 구조를 모두 포함할 수 있으며, 이 경우 98% 이상의 광 반사율을 갖는 발광 칩(120)을 제공할 수 있다.
상기 연결층(143)은 상기 제2전극층(142)의 아래에 배치되며, 상기 제1 및 제2전극층(141,142)와 전기적으로 절연된다. 상기 연결층(143)은 금속 예컨대, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함한다. 상기 연결층(143) 아래에는 제3패드(145) 및 제4패드(147)가 배치된다. 상기 절연층(131,133)은 전극층(141,142), 연결층(143), 제3 및 제4패드(145,147), 발광 구조물(125)의 층 간의 불필요한 접촉을 차단하게 된다. 상기 절연층(131,133)은 제1 및 제2절연층(131,133)을 포함한다. 상기 제1절연층(131)은 상기 연결층(143)과 제2전극층(142) 사이에 배치된다. 상기 제2절연층(133)은 상기 연결층(143)과 제3/4패드(145,147) 사이에 배치된다. 상기 제3 및 제4패드(145,1470는 상기 제1 및 제2패드(115,117)과 동일한 물질을 포함할 수 있다.
상기 연결층(143)은 상기 제1도전성 반도체층(122)과 연결된다. 상기 연결층(143)의 일부(144)는 상기 전극층(141, 142) 및 발광 구조물(125) 내에 배치된 비아 구조를 통해 제1도전성 반도체층(122)과 접촉된다. 상기 연결층(143)의 일부(144)의 둘레에는 상기 제1절연층(131)이 연장되어 상기 전극층(141,142), 제2도전성 반도체층(124) 및 활성층(123) 간의 불필요한 접촉을 차단한다.
상기 제3패드(145)는 상기 제2절연층(133) 아래에서 상기 제2절연층(133)의 오픈 영역을 통해 상기 제1 및 제2전극층(141, 142) 중 적어도 하나와 접촉되거나 연결된다. 상기 제4패드(147)는 상기 제2절연층(133)의 아래에서 상기 제2절연층(133)의 오픈 영역을 통해 상기 연결층(143)과 연결된다. 이에 따라 상기 제3패드(145)의 돌기(146)는 전극층(141,142)을 통해 제2도전성 반도체층(124)에 전기적으로 연결되며, 제4패드(147)의 돌기(148)은 연결층(143)을 통해 제1도전성 반도체층(144)에 전기적으로 연결된다.
상기 제3 및 제4패드(145,147)는 상기 발광 칩(120)의 하부에 서로 이격되며, 상기 지지 부재(110)의 제1 및 제2패드(115,117)와 대면하게 된다.
상기 발광 칩(120)은 발광 구조물(125)의 측면에 상기 제2절연층(133)의 일부(134)가 형성됨으로써, 발광 구조물(125)의 외 측면을 보호할 수 있다. 또한 발광 구조물(125)의 제1도전성 반도체층(122)은 외측 영역은 상기 제1도전성 반도체층(122)의 상면보다 하면이 좁은 너비를 갖는 단차 구조(A1)로 형성될 수 있다.
접착 부재(150)는 전도성 필름을 포함하며, 예컨대, 열전도성 필름을 포함한다. 상기 열전도성 필름은 폴리에틸렌테레프탈레이트, 폴리부티렌테레프탈레이드, 폴리에틸렌나프탈레이트, 폴리부티렌나프탈레이트 등의 폴리에스터 수지; 폴리이미드 수지; 아크릴 수지; 폴리스티렌 및 아크릴로니트릴-스티렌 등의 스티렌계 수지; 폴리카보네이트 수지; 폴리락트산 수지; 폴리우레탄 수지; 등을 사용할 수 있다. 또한, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체와 같은 폴리올레핀 수지; 폴리비닐클로라이드, 폴리비닐리덴클로라이드 등의 비닐 수지; 폴리아미드 수지; 설폰계 수지; 폴리에테르-에테르케톤계 수지; 알릴레이트계 수지; 또는 상기 수지들의 블렌드 중에서 적어도 하나를 포함할 수 있다. 상기 접착 부재(150)는 예컨대, 폴리에틸렌테레프탈레이트(PET) 필름을 사용할 수 있다. 상기 접착 부재(150)의 양면에 점착제 조성물을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 접착 부재(150)는 2㎛ 내지 25㎛ 범위를 포함한다. 상기 접착 부재(150)의 일부(152)는 제1 내지 제4패드들(115,117,145,147) 사이의 영역에 배치되고 보호층(113)과 상기 제2절연층(133) 사이에 접착될 수 있다. 상기 접착 부재(150)의 외측 영역은 상기 지지 부재(110)의 외측 상에 배치되며, 상기 제1도전성 반도체층(122)의 상면과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 접착 부재(150)의 외측 영역은 상기 활성층(123)과 수직 방향으로 오버랩되지 않게 배치될 수 있다.
상기 접착 부재(150)는 상기 제1홀(11) 및 제2홀(13) 중 적어도 하나 예컨대, 제1 및 제2홀(11,13) 각각에 배치되는 돌출부(151,153)를 포함한다. 상기 돌출부(151,153)는 상기 제1 및 제2홀(11,13)의 높이보다 작은 길이로 돌출될 수 있다. 상기 제1 및 제2홀(11,13) 내에 배치된 상기 돌출부(151,153)는 상기 발광 칩(120)의 제3 및 제4패드(145,147)와 접촉될 수 있다. 상기 돌출부(151,153)는 상기 발광 칩(120)과 수직 방향으로 오버랩되게 배치된다. 상기 돌출부(151,153)는 제3 및 제4패드(145,147)와 수직 방향으로 오버랩되게 배치된다. 상기 돌출부(151,153)는 상부 너비가 넓고 하부 너비가 좁은 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌출부(151,153)은 상기 지지 부재(110) 내에 서로 분리되어 배치될 수 있다.
상기 제1/제3패드(115/145) 사이의 영역과 상기 제2/제4패드(117/147) 사이의 영역에는 본딩층을 포함할 수 있으며, 상기 본딩층은 Au/Sn, Ni/Cu, Pb/Sn, Au/Ge, Au/Sn/Ge, Au/Pb/Sn, Cu/Pb/Sn 등을 포함할 수 있다.
상기 접착 부재(150)의 외곽부는 상기 발광 구조물(125)의 측면보다 외측에 배치될 수 있다. 상기 접착 부재(150)의 외곽부는 상기 제3 및 제4패드(145,147)의 외측에 배치될 수 있다. 상기 접착 부재(150)의 외곽부의 상면은 상기 발광 구조물(125)의 하면보다 낮게 배치될 수 있다. 상기 접착 부재(150)의 외곽부는 상기 기판(121)의 외곽부와 수직 방향으로 오버랩되게 배치될 수 있다. 상기 접착 부재(150)의 외곽부와 상기 제1도전성 반도체층(122)의 상면 사이의 영역은 투광층이 배치될 수 있으며, 상기 투광층은 공기 또는 수지 재질을 포함할 수 있다. 상기 투광층은 상기 활성층(123)의 두께보다 두껍게 제공될 수 있다.
실시 예는 실리콘 재질의 몸체(111)를 갖는 지지 부재(110)와 발광 칩(120) 사이에 열 전도성의 접착 부재(150)로 접착됨으로써, 발광 칩(120)으로부터 발생된 열을 효과적으로 전도할 수 있다.
또한 상기 발광 칩(120)은 기판(121)의 표면 및 발광 구조물(125)의 측면을 통해 광을 방출함으로써, 광 추출 효율이 개선될 수 있다. 또한 발광 칩(120)은 둘레에 반사 컵이 없기 때문에 넓은 지향각 분포로 발광할 수 있다.
실시 예는 발광 칩(120)의 하면 면적이 상기 지지 부재(110)의 상면 면적보다 좁을 수 있다. 또한 상기 지지 부재(110) 내에는 상기 접착 부재(150)의 일부가 이동될 수 있는 공간을 제공할 수 있다. 또한 제1 내지 제4패드(115,117,145,147)의 외측 영역에 접착 부재(150)의 공간을 제공해 줄 수 있다.
이러한 지지 부재(110) 상에 발광 칩(120)을 직접 본딩할 수 있어 공정이 간소화될 수 있다. 또한 발광 칩(120)의 방열이 개선됨으로써, 조명 분야 등에 유용하게 활용될 수 있다.
도 4와 같이, 지지 부재(110) 상에 접착 부재(150)를 배치한 후, 상기 발광 칩(120)을 상기 지지 부재(110) 방향으로 압착하면 도 1과 같이, 지지 부재(110)의 제1패드(115) 및 제2패드(117)에는 발광 칩(120)의 제3패드(145) 및 제4패드(147)가 접촉되고, 열에 의해 서로 본딩될 수 있다. 이 경우, 상기 접착 부재(150)는 상기 제1 및 제3패드(115,145)의 사이의 계면과 제2 및 제4패드(117,147) 사이의 계면으로부터 밀려 이동되어, 상기 지지 부재(110) 내의 제1 및 제2홀(11,13) 내에 이동하며, 일부는 발광 칩(120)의 외측 영역 및 패드들(115,117,145,147) 사이의 영역으로 이동하게 된다. 이후 경화되면 상기 지지부재(110)의 홀(11,13)에 배치된 접착 부재(150)은 돌출부를 이루게 된다.
여기서, 상기 접착 부재(150)의 두께는 압착 되기 전 20㎛-25㎛ 범위의 두께이고, 압착되면 패드들(115,117,145,147) 사이의 계면에서 완전히 이동된다. 이때 상기 패드들(115,117,145,147)에 인접한 영역에 상기 접착 부재(150)의 이동 량을 수용할 공간이 필요하게 된다. 이는 접착 부재(150)이 열 압착 시 인접한 영역에 수용 공간이 없을 경우, 상기 패드들(115,117,145,147) 사이의 계면에서 완전하게 이동되지 않을 수 있다. 이는 패드들(115,117,145,147) 사이의 계면 간의 접촉이 불 완전하게 되고, 전기적인 접촉 불량의 원인이 된다. 실시 예는 패드들(115,117,145,147)에 인접한 영역 또는 오버랩되는 영역에 홀(11,13)을 제공해 줌으로써, 접착 부재(150)의 열 압착에 따른 수용 공간으로 제공될 수 있다. 상기 접착 부재(150)의 일부는 지지 부재(110)와 상기 발광 칩(120) 사이의 공간이나, 외곽부 영역으로 이동할 수 있다.
상기 접착 부재(150)가 경화되어 발광 칩(120)이 지지부재(110)에 접착되면, 개별 패키지 크기로 커팅하거나 조명 모듈로 제공할 수 있다. 실시 예는 지지 부재(110) 상에 하나의 발광 칩(120)을 탑재한 구조에 대해 설명하였으나, 소정 거리를 갖는 2개 이상의 발광 칩(120)이 배열될 수 있다.
도 5의 (a)는 제2실시 예에 따른 나타낸 발광 소자의 측 단면도이며, (b)는 지지부재의 평면도의 예이다. 도 5를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 5의 (a)를 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 상기 지지 부재(110)와 상기 발광 칩(120) 사이에 접착된 접착 부재(150)를 포함한다.
도 5의 (a)(b)와 같이, 상기 지지 부재(110)의 상부에는 상기 제1 및 제2홀(11,13) 중 적어도 하나에 인접한 영역에 제1리세스부(118)를 포함하며, 상기 제1리세스부(118)는 상기 몸체(111)의 상면으로부터 하면 방향으로 오목하게 리세스된다. 상기 제1리세스부(118)에는 보호층(113)이 형성될 수도 있으며, 이에 대해 한정하지는 않는다. 상기 제1리세스부(118)는 상기 지지부재(110)의 제1패드(115)와 제2패드(117) 사이에 배치될 수 있다. 상기 제1리세스부(118)는 제1패드(115)의 제1접촉부(51) 및 제2패드(117)의 제2접촉부(71) 중 적어도 하나에 인접하게 배치될 수 있다. 여기서, 상기 제1패드(115)의 제1접촉부(51) 및 제2패드(117)의 제2접촉부(71) 중 적어도 하나는 상기 제1리세스부(118)에 배치된 보호층(113)의 표면으로 연장될 수 있다. 상기 제1리세스부(118)의 상부 너비는 도 5의 (a)와 같이, 제1 및 제2접촉부(51,71) 사이의 간격보다 좁을 수 있다. 상기 리세스부(118)의 길이는 도 5의 (b)와 같이, 제1 및 제2접촉부(51,71)의 길이보다 작거나 길게 형성될 수 있다. 여기서, 도 5의 (b)를 참조하면, 상기 제1리세스부(118)의 너비 방향은 가로 방향이며, 길이 방향은 세로 방향일 수 있다.
다른 예로서, 제1리세스부(118)는 다른 위치 예컨대, 상기 제1패드(115)와 상기 지지 부재(110)의 상면 에지 사이에 배치되거나, 상기 제2패드(117)와 상기 지지 부재(110)의 상면 에지 사이에 배치될 수 있다. 또한 제1리세스부(118)는 제1 및 제2패드(115,117)의 주변에 복수로 배치될 수 있으며, 이에 대해 한정하지는 않는다.상기 제1리세스부(118)에는 상기 접착 부재(150)의 일부(152)가 삽입될 수 있으며, 이에 대해 한정하지는 않는다. 상기 하나 또는 복수의 제1리세스부(118)는 접착 부재(150)를 압착할 때, 상기 제1 및 제2패드(115,117) 주변에 배치되어 있어서, 열 압착시 유동하는 접착 부재(150)를 효과적으로 담을 수 있다.
상기 제1리세스부(118)의 깊이는 상기 몸체(111)의 두께보다 작게 형성될 수 있다. 상기 제1리세스부(118)의 바닥은 상기 돌출부(151,153)의 하면 위치보다 낮게 위치될 수 있다.
도 6은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 6을 설명함에 있어, 도 1 및 도 5와 동일한 부분은 도 1 및 도 5의 설명을 참조하기로 한다.
도 6을 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 배치된 발광 칩(120), 및 상기 지지 부재(110)와 상기 발광 칩(120) 사이에 배치된 접착 부재(150)를 포함한다.
상기 지지 부재(110)에는 몸체(111) 내에 배치된 제1리세스부(118)를 포함하며, 상기 발광 칩(120)은 상기 기판(121)의 상면 방향 또는 상기 발광 구조물(125)의 상면 방향으로 리세스된 제2리세스부(128)를 포함한다. 상기 제1리세스부(118)는 상기 제2리세스부(128)와 수직 방향으로 오버랩되게 배치될 수 있다. 다른 예로서, 상기 제1리세스부(118)와 상기 제2리세스부(128)는 수직 방향으로 서로 어긋나게 배치될 수 있다.
상기 제2리세스부(128)는 상기 발광 칩(120)의 제1 및 제2패드(115,117) 사이의 영역에 하나 또는 복수로 배치될 수 있다. 상기 제2리세스부(128)는 상기 제1절연층(131)이 노출되는 깊이로 형성될 수 있다. 다른 예로서, 상기 제2리세스부(128)는 상기 제1절연층(131)을 통해 제2전극층(142), 연결층(143), 및 제1절연층(131) 중 적어도 하나가 노출되는 깊이로 형성될 수 있다. 즉, 상기 제2리세스부(128)는 상기 제2절연층(133)부터 상기 제1절연층(131)이 노출되는 깊이, 또는 제2전극층(142) 또는 상기 연결층(143)이 노출되는 깊이로 형성될 수 있다. 상기 제2리세스부(128)는 상기 제2절연층(133), 연결층(143), 및 제1절연층(131)의 일부까지 관통될 수 있다. 상기 제2리세스부(128) 및 제1리세스부(118)에는 접착 부재(110)의 일부(152A)가 배치될 수 있다.
상기 제2리세스부(128)의 깊이는 상기 제2절연층(133)의 하면부터 소정 깊이로 형성되며, 상기 제1리세스부(118)의 깊이 보다 낮게 형성될 수 있다.
상기 접착 부재(150)는 상기 제1 및 제2리세스부(118, 128)에 채워질 수 있다. 예를 들면, 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(150)를 배치한 후, 압착하면, 상기 접착 부재(150)는 상기 제1리세스부(118) 및 상기 제2리세스부(128)로 이동되어 채워질 수 있다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 도면이다. 도 7을 설명함에 있어서, 도 1과 동일한 부분은 도 1의 설명을 참조하기로 한다.
도 7을 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 및 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(150)를 포함한다.
상기 접착 부재(150)의 외곽부(155)는 상기 발광 구조물(125)의 외 측면으로 연장된다. 상기 접착 부재(150)의 외곽부(155)는 상기 발광 구조물(125)의 외측면에 배치된 제2절연층(133)의 일부(134)에 접촉될 수 있다. 상기 접착 부재(150)의 외곽부(155)의 상면은 상기 제1도전성 반도체층(122)의 상면보다 낮고, 하면보다 높은 위치에 위치될 수 있다. 상기 발광 구조물(125)의 외 측면에 접착 부재(150)의 외곽부(155)와 상기 제2절연층(133)의 일부(134)가 적층되므로, 발광 구조물(125)의 외 측면으로 습기가 침투하는 것을 방지할 수 있다. 다른 예로서, 상기 발광 구조물(125)의 외측면에 배치된 제2절연층(133)의 일부(134)는 제거될 수 있다. 이 경우, 상기 접착 부재(150)의 외곽부(155)는 상기 발광 구조물(125)의 측면 예컨대, 제2도전성 반도체층(124), 활성층(123) 및 제1도전성 반도체층(122)의 외 측면에 접착될 수 있다.
제4실시 예는 발광 구조물(125)의 외측 영역에 발광 칩(120)과 지지 부재(110) 사이를 접착하는 접착 부재(150)가 이동되어 채워질 수 있도록 함으로써, 접착 부재(150)가 지지 부재(110)의 외측으로 돌출되는 것을 방지할 수 있다.
도 8은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 7과 동일한 부분은 도 7의 설명을 참조하기로 한다.
도 8을 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(150)를 포함한다.
상기 발광 칩(120)은 발광 구조물(125) 및 기판(121)을 포함하며, 상기 기판(121)의 상면은 요철 패턴(121A)으로 형성되며, 상기 요철 패턴(121A)은 상기 기판(121)을 투과하는 광의 임계각을 변화시켜 광의 추출 효율을 개선시켜 줄 수 있다.
상기 기판(121) 상에는 수지층(180)이 배치될 수 있으며, 상기 수지층(180)은 단층 또는 다층으로 형성될 수 있다. 상기 수지층(180)은 형광체를 포함할 수 있으며, 상기 형광체는 발광 칩(120)로부터 방출된 광의 파장을 변환하게 된다. 상기 수지층(180)은 형광체와 같은 불순물을 포함하지 않는 투명 층으로 형성되거나, 투명층/형광체층의 적층 구조로 형성될 수 있다.
상기 수지층(180) 상에는 곡면을 갖는 렌즈가 결합될 수 있으며, 이에 대해 한정하지는 않는다.
도 9는 도 7의 발광 소자의 다른 예를 나타낸 도면이다.
도 9를 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(150)를 포함한다.
상기 발광 칩(120)은 도 7의 발광 구조물(125) 상에 배치된 기판(121)을 제거하게 된다. 상기 기판(121)은 물리적 방법 또는 화학적 방법으로 제거할 수 있으며, 예컨대 레이저를 조사하여 제거하거나 습식 에칭으로 제거할 수 있다.
상기 기판(121)이 제거되면, 상기 발광 구조물(125)의 표면 예컨대, 제1도전성 반도체층(122)의 상면이 노출될 수 있다. 상기 제1도전성 반도체층(122)의 상면은 요철 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 다른 예로서, 상기 기판(121)이 제거된 영역에는 버퍼층 또는 언도프드 반도체층이 노출될 수 있으며, 이러한 층은 발광 구조물(125) 위에 배치된다.
상기 발광 구조물(125) 상에는 투명한 수지층(180)이 배치될 수 있다. 상기 수지층(180)은 단층 또는 다층 구조로 형성될 수 있으며, 필요시 형광체를 포함할 수 있다. 또한 상기 수지층(180) 위에는 곡면을 갖는 렌즈가 결합될 수 있으며, 이에 대해 한정하지는 않는다.
도 10은 제6실시 예에 따른 발광 소자의 측 단면도이다. 도 10을 설명함에 있어서, 발광 칩(120) 및 지지 부재(110)의 구성은 도 1의 발광 칩(120) 및 지지 부재(110)의 구성을 참조하기로 한다.
도 10을 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(160)를 포함한다.
상기 지지 부재(110)는 몸체(111), 보호층(113), 및 제1 및 제2패드(115,117)를 포함한다.
상기 발광 칩(120)은 기판(121), 발광 구조물(125), 전극층(141,142), 절연층(131,133), 연결층(143), 및 제3 및 제4패드(145,147)를 포함한다.
상기 접착 부재(160)는 전도성 필름 예컨대, 전기 전도성 필름을 포함한다. 상기 전도성 필름은 절연성 필름 내에 하나 이상의 도전성 입자(61)를 포함한다. 상기 도전성 입자(61)는 예컨대, 금속이나, 금속 합금, 탄소 중 적어도 하나를 포함할 수 있다. 상기 도전성 입자(61)는 니켈, 은, 금, 알루미늄, 크롬, 구리 및 탄소 중 적어도 하나를 포함할 수 있다. 상기 전도성 필름은 이방성(Anisotropic) 전도 필름 또는 이방성 도전 접착제를 포함할 수 있다.
이러한 접착 부재(160)를 도 11과 같이 상기 발광 칩(120)과 지지 부재(110) 사이에 배치한 후, 열 압착을 수행하게 된다. 이에 따라 상기 전도성 필름의 도전성 입자(61)는 지지 부재(110)의 제1패드(115) 및 제2패드(117)와 발광 칩(120)의 제3패드(145) 및 제4패드(147) 사이에 배치된다. 상기 전도성 입자(61)는 상기 제1/3패드(115,145) 사이에 접촉되며, 제2/4패드(117/147) 사이에 접촉된다. 이에 따라 제1/3패드(115/145)는 도전성 입자(61)에 의해 서로 연결되고, 제2/4패드(117/147)는 도전성 입자(61)에 의해 서로 연결된다. 상기 도전성 입자(61)는 다른 영역에서 서로 분산되어 있으므로, 다른 패드들(115,117,145,147)과의 전기적인 간섭을 발생시키지 않게 된다.
상기 접착 부재(160)는 상기 발광 칩(120)과 지지 부재(110) 사이를 접착시켜 주게 된다. 상기 접착 부재(160)에 의해 지지 부재(110)와 발광 칩(120) 사이의 최소 간격은 2㎛ 이하로 이격될 수 있다. 상기 제1/제3패드(115,145) 사이의 간격과 제2/제4패드(117/147) 사이의 간격은 상기 도전성 입자(61)의 직경보다 작게 형성될 수 있으며, 예컨대 2㎛ 이하일 수 있다.
상기 접착 부재(160)는 상기 지지부재(110)의 제1홀(11) 및 제2홀(13) 중 적어도 하나 예컨대, 제1 및 제2홀(11,13) 각각에 배치되는 돌출부(161,163)를 포함한다. 상기 돌출부(161,163)는 상기 제1 및 제2홀(11,13)의 높이보다 작은 길이로 돌출될 수 있다. 상기 제1 및 제2홀(11,13) 내에 배치된 상기 돌출부(161,163)는 상기 발광 칩(120)의 제3 및 제4패드(145,147)와 접촉될 수 있다. 상기 돌출부(161,163)는 상기 발광 칩(120)과 수직 방향으로 오버랩되게 배치된다. 상기 돌출부(161,163)는 제3 및 제4패드(145,147)와 수직 방향으로 오버랩되게 배치된다. 상기 돌출부(161,163)는 상부 너비가 넓고 하부 너비가 좁은 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌출부(161,163)은 상기 지지 부재(110) 내에 서로 분리되어 배치될 수 있다.
상기 접착 부재(160)의 외곽부는 상기 발광 구조물(125)의 측면보다 외측에 배치될 수 있다. 상기 접착 부재(160)의 외곽부는 상기 제3 및 제4패드(145,147)의 외측에 배치될 수 있다. 상기 접착 부재(160)의 외곽부의 상면은 상기 발광 구조물(125)의 하면보다 낮게 배치될 수 있다. 상기 접착 부재(160)의 외곽부는 상기 기판(121)의 외곽부와 수직 방향으로 오버랩되게 배치될 수 있다.
실시 예는 실리콘 재질의 몸체(111)를 갖는 지지 부재(110)와 발광 칩(120) 사이에 전도성의 접착 부재(160)로 연결 및 접착됨으로써, 발광 칩(120)으로부터 발생된 열을 효과적으로 전도할 수 있다.
도 10 및 도 11과 같이, 지지 부재(110) 상에 접착 부재(160)를 배치한 후, 상기 발광 칩(120)을 상기 지지 부재(110)의 방향으로 압착하면, 지지 부재(110)의 제1패드(115) 및 제2패드(117)와 발광 칩(120)의 제3패드(145) 및 제4패드(147) 사이에는 도전성 입자(61)가 배치되고, 서로 본딩될 수 있다. 이 경우, 상기 접착 부재(160)의 일부는 상기 제1 및 제3패드(115,145)의 사이 및 제2 및 제4패드(117,147) 사이의 영역으로부터 밀려, 제1 및 제2홀(11,13) 내에 이동하게 된다. 또한 상기 접착 부재(160)는 발광 칩(120)의 외측 영역 및 패드들(115,117,145,147) 사이의 영역으로 이동하게 된다. 이후 경화되면 상기 지지부재(110)의 홀(11,13)에 배치된 접착 부재(160)의 일부는 돌출부를 이루게 된다. 이후, 발광 소자를 개별 패키지 크기로 커팅하거나 하나 또는 2개 이상의 발광 칩(120)이 배열된 조명 모듈로 제공할 수 있다.
여기서, 상기 접착 부재(160)의 두께는 압착 되기 전 20㎛-25㎛ 범위의 두께이고, 압착되면 상기 접착 부재(160)의 일부는 패드들(115,117,145,147) 사이의 영역으로부터 이동하게 된다. 이때 상기 패드들(115,117,145,147)에 인접한 영역에 상기 접착 부재(160)의 이동 량을 수용할 공간이 필요하게 된다.
실시 예는 지지부재(110)의 패드들(115,117)에 인접한 영역 또는 패드들(115,117)과 오버랩되는 영역에 제1 및 제2홀(11,13)을 제공해 줌으로써, 접착 부재(160)의 열 압착에 따른 수용 공간을 제공할 수 있다. 이에 따라 패드들(115,117,145,147) 사이의 간격이 더 좁아질 수 있다. 상기 접착 부재(160)의 일부는 지지 부재(110)와 상기 발광 칩(120) 사이의 공간이나, 발광 칩(120)의 외곽 영역으로 이동할 수 있다.
상기 접착 부재(160)가 경화되어 발광 칩(120)이 지지부재(110) 위에 접착되면, 서로 대응되는 패드들(115,117,145,147) 사이의 간격은 4㎛ 보다 작거나, 2㎛~3㎛ 범위일 수 있다. 즉, 상기 도전성 입자(61) 중 상기 서로 대응되는 패드들(115,117,146,147) 사이에 접촉된 입자들은 2㎛~3㎛ 범위의 직경을 가질 수 있다. 상기 도전성 입자(61)는 눌려지기 전에 4㎛~6㎛ 범위의 직경으로 형성될 수 있다. 즉, 상기 도전성 입자(61) 중 상기 패드들(115,117,145,147)에 접촉되지 않는 입자들은 4㎛~6㎛ 범위의 직경을 갖고 형성될 수 있다. 상기 접착 부재(160)의 다른 영역의 두께는 15㎛이상이거나, 20㎛ 이상일 수 있다.
도 12는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 12를 설명함에 있어서, 도 10과 동일한 부분은 도 10의 설명을 참조하기로 한다.
도 12를 참조하면, 발광 소자는 지지 부재(110), 상기 지지 부재(110) 상에 발광 칩(120), 상기 발광 칩(120)과 상기 지지 부재(110) 사이에 접착 부재(160)를 포함한다.
상기 접착 부재(160)는 전기 전도성 필름을 포함하며, 예컨대 절연성 수지 내에 전도성 입자(61)가 첨가된 필름으로 구현된다.
상기 지지 부재(110)는 상부 예컨대, 제1 및 제2패드(115,117) 사이의 영역 아래에 상기 몸체(111)의 상면보다 낮게 리세스된 제1리세스부(118)를 포함한다. 상기 제1리세스부(118)는 제1/3패드(115/145)와 제2/4패드(117/147) 사이의 영역의 수용 공간을 증가시켜 주게 된다. 이에 따라 상기 접착 부재(160)가 유동되면, 상기 접착 부재(160)의 일부(162)는 제1리세스부(118)에도 채워진다. 또한 상기 발광 칩(120)의 하부에는 제2절연층(133)의 일부가 개방되어 연결층(143)이 노출될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2절연층(133)의 개방 영역은 접착 부재(160)의 일부(162)가 채워지는 리세스부로 기능할 수 있다. 다른 예로서, 상기 발광 칩(120)의 하부에 도 6와 같이 연결층(143)의 일부가 개방되는 제2리세스부(128)가 형성될 수 있다.
도 13은 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 13을 설명함에 있어서, 도 10과 동일한 부분은 도 10의 설명을 참조하기로 한다.
도 13을 참조하면, 접착 부재(160)의 외곽부(165)는 상기 발광 구조물(125)의 외 측면으로 연장된다. 예컨대, 상기 접착 부재(160)의 외곽부(165)는 상기 제2도전성 반도체층(124), 활성층(123) 및 제1도전성 반도체층(122)의 외 측면까지 연장될 수 있다. 따라서, 상기 접착 부재(160)의 외곽부(165)는 상기 발광 구조물(125)의 외 측면을 보호할 수 있다. 상기 발광 구조물(125)의 외 측면에 제2절연층(133)이 없는 경우, 상기 접착 부재(160)의 외곽부(165)는 상기 발광 구조물(125)의 외 측면에 접촉될 수 있다.
실시 예는 발광 구조물(125)의 외측 영역에 단차 구조로 의한 리세스 영역을 배치함으로써, 상기 접착 부재(160)의 외곽부(165)가 수용될 수 있는 공간을 제공할 수 있다. 이에 따라 접착 부재(160)가 열 압착될 때, 지지 부재(110)의 측면보다 외측으로 돌출되는 것을 방지할 수 있다. 또한 접착 부재(160)가 발광 구조물(125)의 외 측면에 배치됨으로써, 발광 구조물(125)로 침투하는 습기를 차단할 수 있다.
도 14는 도 13의 다른 예로서, 발광 소자는 광의 추출을 위해 발광 칩(120)의 기판(121)의 상면에 요철 패턴(121A)이 형성될 수 있다. 상기 요철 패턴(121A)은 기판(121)을 지나는 광의 추출 효율을 개선시켜 줄 수 있다. 상기 기판(121) 상에는 수지층(180)이 배치될 수 있으며, 상기 수지층(180)은 단층 또는 다층 구조로 형성될 수 있다. 상기 수지층(180)은 형광체와 같은 불순물을 포함할 수 있다. 상기 수지층(180) 위에는 곡면을 갖는 렌즈를 포함할 수 있다.
도 15는 도 13의 다른 예로서, 발광 소자는 발광 칩(120)으로부터 기판(121)을 제거하고, 발광 칩(120)의 상면에 반도체층을 노출할 수 있다. 상기 반도체층은 발광 구조물(125) 예컨대, 제1도전성 반도체층(122)일 수 있다. 상기 반도체층은 버퍼층 또는 언도프 반도체층이 될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조물(125) 상에는 수지층(180)이 형성되거나, 요철 패턴이 형성될 수 있다.
한편, 실시 예에 따른 지지 부재(110) 내에 접착 부재(150,160)를 수용할 수 있는 수용 공간의 체적은 다음과 같이 제공될 수 있다. 상기 수용 공간은 상기 발광 칩(120) 혹은 상기 지지 부재(110)에 있어서, 상기 접착 부재(150,160)를 수용하기 위해 형성되는 공간으로, 상기 제1, 제2 홀(11,13), 제1 리세스부(118), 또는 제2 리세스부(128)에 의해 형성되는 공간을 말하며, 상기 접착 부재(150, 160)가 충분히 유동될 수 있는 부피로 제공되어야 한다. 상기 발광 칩(120)의 가로 및 세로의 길이가 약 1mm×1mm일 때, 상기 수용 공간의 체적과 상기 제1패드(115) 또는 제2패드(117)의 상면 면적의 비는 380:1 ~ 420:1 범위가 될 수 있다. 상기 수용 공간의 체적과 상기 제1,2패드(115,117)의 상면 면적의 합의 비는 190:1 ~ 210:1의 비율이 될 수 있다. 이러한 홀(11,13)의 체적은 상기 지지부재(110)의 제1 및 제2패드(115,117)의 상면 면적과 소정의 배율에 비례하도록 제공할 수 있다.
표 1은 지지 부재(110) 내에서 수용 공간의 체적 대비 제1, 2패드(115,117)의 상면 면적을 비교한 도면이다. 여기서, 지지 부재(110)의 두께는 180㎛~210㎛ 범위일 수 있으며, 상기 접착 부재(150,160)의 압착 전 두께는 10㎛부터 30㎛로 변경한 구성이다.
수용 공간의 체적(um3) 제1패드의 상면 면적(um2) 제2패드의 상면 면적(um2)
8,000,000 20000 20000
9,000,000 22500 22500
10,000,000 25000 25000
11,000,000 27500 27500
12,000,000 30000 30000
13,000,000 32500 32500
14,000,000 35000 35000
15,000,000 37500 37500
16,000,000 40000 40000
17,000,000 42500 42500
18,000,000 45000 45000
19,000,000 47500 47500
20,000,000 50000 50000
21,000,000 52500 52500
22,000,000 55000 55000
23,000,000 57500 57500
24,000,000 60000 60000
25,000,000 62500 62500
26,000,000 65000 65000
27,000,000 67500 67500
28,000,000 70000 70000
상기 접착 부재(150,160)의 열 압착에 의해 접착 부재(150,160)의 수지가 유동할 때, 상기 홀(11,13)의 체적을 상기 제1, 2패드(115,117)의 면적과 상기 접착 부재(150,160)의 압착 전 두께를 고려한 공간으로 제공할 수 있다. 이러한 홀(11,13)의 체적을 상기의 범위보다 작게 제공하거나 홀(11,13)이 없는 경우, 제1/3패드(115/145) 및 제2/4패드(117/147) 사이의 영역에 배치된 접착 부재(160)의 도전성 입자(61)가 눌려지지 않을 수 있다. 예를 들면, 도 16과 같이, 접착 부재(150, 160)는 발광 칩(120)의 에지(Ps) 방향에서 센터(Po) 방향에 인접된 영역(B1,B2,B3,B4)으로 갈수록 두께(T1,T2,T3,T4)가 점차 두꺼워질 수 있다. 이는 접착 부재(150,160)의 에지(Ps) 영역은 접착 부재(150,160)가 유동할 공간이 있어 얇아지고, 센터(Po) 측 영역은 접착 부재(150,160)가 유동할 공간이 없어 에지측 영역(B1)보다 두꺼워지게 된다. 이러한 센터(Po)측 영역의 두께(T4)가 도 11과 같은 접착 부재(160)의 도전성 입자(61)의 직경보다 두꺼워진 경우, 제1/3패드(115/145) 및 제2/4패드(117/147) 간의 전기적인 연결은 차단될 수 있다. 또한 상기 센터(Po)측 영역의 두께(T4)가 두꺼워진 경우, 도 1의 접착 부재(150)가 제1/3패드(115/145) 및 제2/4패드(117/147) 사이의 영역에 남아 있어, 제1/3패드(115/145) 및 제2/4패드(117/147) 간의 접촉 불량이 발생될 수 있다. 다른 예로서, 상기 지지 부재(110) 내에 제1및 제2홀(11,13)과 제1리세스부(118)가 함게 제공되는 경우, 상기 홀(11,13)의 체적은 상기 제1리세스부(118)의 체적만큼 줄여줄 수 있다.
실시 예의 지지부재(110)는 제1 및 제2패드(115,117)에 인접한 영역 또는 제1 및 제2패드(115,117)와 오버랩되는 영역에 홀(11,13), 제1리세스부(118), 또는 제2리세스부(128)와 같은 수용 공간을 제공해 줌으로써, 접착 부재(150,160)의 열 압착에 따른 유동하는 접착 부재(150,160)을 수용할 수 있는 공간을 제공할 수 있다. 이에 따라 상기 접착 부재(150,160)는 홀(11,13)로 유동하여 채워져 돌출부로 형성될 수 있고, 상기 제1/3패드(115/145) 및 제2/4패드(117/147) 간은 전기적으로 연결될 수 있다.
도 17은 발광 소자의 제조 과정의 다른 예를 나타낸 도면이다.
도 17를 참조하면, 발광 소자는 지지 부재(110)와 발광 칩(120) 사이에 접착 부재(150, 160)를 배치한다.
상기 접착 부재(150, 160)는 상기에 개시된 전기 전도성 접착 필름 또는 전기 절연성 접착 필름을 포함한다.
상기 지지 부재(110)의 제1 및 제2패드(115,117)는 상면이 위로 돌출되는 곡면 구조(51A,71A)를 포함한다. 상기 발광 칩(120)의 제3 및 제4패드(145,147)는 하면이 아래로 돌출되는 곡면 구조(R1,R2)를 포함할 수 있다. 상기 제1 내지 제4패드(115,117,145,147)는 측 단면이 반 원 형상을 포함한다.
상기 발광 칩(120)으로 지지 부재(110)의 방향으로 상기 접착 부재(150,160)를 열 압착하면, 상기 발광 칩(120)의 제3 및 제4패드(145,147)는 곡면 구조(51A,71A)에 의해 상기 지지 부재(110)의 제1 및 제2패드(115,117)에 접촉되거나, 도 10과 같은 도전성 입자(61)와 접촉될 수 있다. 즉, 서로 대응되는 곡면 구조(51A/R1, 71A/R2)에 의해 효과적으로 접착 부재(150,160)를 압착할 수 있다. 이후, 상기 접착 부재(150, 160)를 관통하는 제1/3패드(115/145) 및 제2/4패드(145/147)는 서로 본딩되거나, 도전성 입자와 본딩될 수 있다. 상기 제1 및 제2패드(115,117)의 하면과 상기 제3 및 제4패드(145,147)의 하면은 곡면 구조(51A,71A, R1,R2)를 갖거나, 평탄한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 18은 도 17의 발광 소자의 다른 예이다.
도 18을 참조하면, 지지 부재(110)의 제1 및 제2패드(115,117)는 상면이 위로 돌출되는 돌기(51B,71B)를 포함한다. 상기 발광 칩(120)의 제3 및 제4패드(145,147)는 하면이 아래로 돌출되는 돌기(R3,R4)를 포함할 수 있다. 상기 각 패드(115,117, 145,147)의 돌기(51B,71B,R3,R4)는 복수로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 돌기(51B,71B,R3,R4)는 측 단면이 삼각형 형상 또는 다각형 형상일 수 있다. 상기 제1 및 제2패드(115,117)의 하면과 상기 제3 및 제4패드(145,147)의 하면은 본딩 후 돌기(51B,71B,R3,R4) 형상을 갖거나, 평탄한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 19는 제11실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 19를 참조하면, 지지 부재(110) 상에 복수의 발광 칩(120)이 배열되며, 상기 지지부재(110)와 상기 각 발광 칩(120) 사이에 실시 예에 따른 접착 부재(150)이 배치될 수 있다. 상기 접착 부재(150)의 일부는 지지 부재(110)의 홀 내부로 돌출될 수 있다. 다른 예로서, 접착 부재는 전도성 입자를 갖는 전도성 필름을 포함한다.
도 20은 제12실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 20을 설명함에 있어서, 상기에 개시된 구성은 상기의 설명을 참조하기로 한다.
도 20을 참조하면, 지지 부재(110)는 몸체(111) 예컨대, 전도성 재질의 몸체를 포함한다. 상기 전도성 재질의 몸체(111)는 실리콘 재질을 포함하며, 내부에 n형 불순물 또는 p형 불순물을 포함할 수 있다. 상기 몸체(111) 내에는 p형 불순물 영역 및 n형 불순물 영역과 같은 불순물 영역(91,92)을 하나 또는 복수로 포함할 수 있으며, 상기 불순물 영역(91,92)은 상기 지지 부재(110)의 제1 및 2패드(115,117)에 선택적으로 연결될 수 있다. 이러한 불순물 영역(91,92)은 p-n 접합 영역, p-n-p 접합 영역에 의해 구현되는 소자가 될 수 있다. 상기 소자는 다이오드, TFT, 제너 다이오드, 브리지 다이오드, IC 드라이버, 저항과 같은 부품으로 구현될 수 있다. 이러한 소자는 회로로 구현되어 하나 또는 복수의 발광 소자의 구동의 구동을 제어할 수 있다.
또한 상기 불순물 영역(91,92)는 상기 지지부재(110) 내에서 발광 칩(120)과 이격된 몸체(111)의 하부에 배치되거나, 발광 칩(120)에 인접한 몸체(111)의 상부에 배치될 수 있다.
상기에 개시된 실시 예(들)의 발광 소자는 보드(PCB) 상에 복수로 배치하여 발광 모듈이나 라이트 유닛 등과 같은 조명 시스템에 제공될 수 있다. 상기 발광 모듈은 상기 개시된 발광 소자가 상기 보드(PCB) 상에 어레이될 수 있으며, 상기 보드는 회로 층을 갖는 기판일 수 있다. 상기 라이트 유닛은 상기에 개시된 발광 소자의 광 출사 측에 도광판, 확산 시트 및 프리즘 시트 중 적어도 하나를 포함할 수 있다. 상기 조명 시스템은 조명등, 신호등, 차량 전조등, 전광판일 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
11,13: 홀 61: 도전성 입자
100: 발광 소자 110: 지지 부재
111: 몸체 113: 보호층
115,117,145,147: 패드 120: 발광 칩
121: 기판 125: 발광 구조물
131,133: 절연층 141,142: 전극층
143: 연결층 150,160: 접착 부
151,153,161,163: 돌출부

Claims (14)

  1. 몸체, 상기 몸체 상에 서로 이격된 제1 및 제2패드, 상기 몸체 내에 홀을 갖는 지지 부재;
    발광 구조물 및 상기 발광 구조물 아래에 제3 및 제4패드를 갖는 발광 칩; 및
    상기 제3 및 제4패드는 상기 제1 및 제2패드에 전기적으로 연결되며,
    상기 발광 구조물은 제1도전성 반도체층, 활성층 및 제2도전성 반도체층을 포함하며,
    상기 지지 부재와 상기 발광 칩 사이에 배치된 접착 부재를 포함하며,
    상기 접착 부재는 상기 홀 내부로 돌출된 돌출부를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 홀은 상기 발광 칩의 제3패드에 수직하게 오버랩되는 제1홀 및 상기 제4패드에 수직하게 오버랩되는 제2홀을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제1패드는 상기 몸체 상에 배치된 제1접촉부, 상기 몸체 아래에 배치된 제1본딩부, 및 상기 제1홀 내에 배치되며 제1접촉부 및 제2본딩부를 연결해 주는 제1연결부를 포함하며,
    상기 제2패드는 상기 몸체 상에 배치된 제2접촉부, 상기 몸체 아래에 배치된 제2본딩부, 및 상기 제2홀 내에 배치되며 제2접촉부 및 제2본딩부를 연결해 주는 제2연결부를 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 접착 부재는 절연성 필름을 포함하며,
    상기 제1 및 제2패드는 상기 제3 및 제4패드에 접촉되는 발광 소자.
  5. 제3항에 있어서,
    상기 접착 부재는 전도성 입자를 갖는 절연성 필름을 포함하며,
    상기 제1 및 제2패드는 상기 제3 및 제4패드로부터 이격되는 발광 소자.
  6. 제5항에 있어서,
    상기 전도성 입자는 상기 제1 및 제2패드와 상기 제3 및 제4패드에 접촉되는 발광 소자.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 지지 부재는 상기 제1 및 제2패드 사이의 영역에 상기 몸체의 상면보다 낮게 리세스된 제1리세스부를 포함하며,
    상기 제1리세스부에 상기 접착 부재의 일부가 배치되는 발광 소자.
  8. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 발광 칩은 상기 발광 구조물 아래에 배치된 제1전극층; 상기 제1전극층 아래에 광을 반사하는 제2전극층; 상기 제2전극층 아래에 배치된 제1절연층; 상기 제1절연층 아래에 배치되며 상기 제1도전성 반도체층과 연결된 연결층; 및 상기 연결층 아래에 제2절연층을 포함하며,
    상기 제3패드는 상기 제2절연층을 통해 상기 제2전극층과 연결되며,
    상기 제4패드는 상기 제2절연층을 통해 상기 연결층과 연결되는 발광 소자.
  9. 제8항에 있어서,
    상기 발광 칩은 상기 제3 및 제4패드의 인접한 영역에 상기 제2절연층부터 상기 연결층, 상기 제1절연층 및 상기 제2전극층 중 적어도 하나가 노출되는 깊이로 리세스된 제2리세스부를 포함하며,
    상기 제2리세스부에는 상기 접착 부재의 일부가 배치되는 발광 소자.
  10. 제8항에 있어서,
    상기 접착 부재의 외곽부는 상기 발광 구조물의 외 측면에 배치되는 발광 소자.
  11. 제10항에 있어서,
    상기 제2절연층은 상기 접착 부재의 외곽부와 상기 발광 구조물의 외 측면 사이에 연장되는 발광 소자.
  12. 제8항에 있어서,
    상기 발광 구조물 위에 투광성의 기판, 수지층 및 렌즈 중 적어도 하나를 포함하는 발광 소자.
  13. 제8항에 있어서,
    상기 지지 부재는 전도성 재질의 몸체와 제1 및 제2패드 사이에 배치된 보호층을 포함하며,
    상기 전도성 재질의 몸체는 서로 다른 불순물 영역을 포함하는 발광 소자.
  14. 보드;
    상기 보드 상에 배열된 복수의 발광 소자를 포함하며,
    상기 복수의 발광 소자는 청구항 제1항 내지 제6항 중 어느 한 항의 발광 소자를 포함하는 라이트 유닛.
KR1020140064310A 2014-05-28 2014-05-28 발광 소자 및 이를 구비한 라이트 유닛 KR102199991B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140064310A KR102199991B1 (ko) 2014-05-28 2014-05-28 발광 소자 및 이를 구비한 라이트 유닛
US14/673,501 US9472742B2 (en) 2014-05-28 2015-03-30 Light emitting device and light unit having the same
JP2015089142A JP6496601B2 (ja) 2014-05-28 2015-04-24 発光素子
EP15169314.0A EP2950359B1 (en) 2014-05-28 2015-05-27 A light emitting device
CN201510284707.4A CN105280798B (zh) 2014-05-28 2015-05-28 发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140064310A KR102199991B1 (ko) 2014-05-28 2014-05-28 발광 소자 및 이를 구비한 라이트 유닛

Publications (2)

Publication Number Publication Date
KR20150136814A true KR20150136814A (ko) 2015-12-08
KR102199991B1 KR102199991B1 (ko) 2021-01-11

Family

ID=53264548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140064310A KR102199991B1 (ko) 2014-05-28 2014-05-28 발광 소자 및 이를 구비한 라이트 유닛

Country Status (5)

Country Link
US (1) US9472742B2 (ko)
EP (1) EP2950359B1 (ko)
JP (1) JP6496601B2 (ko)
KR (1) KR102199991B1 (ko)
CN (1) CN105280798B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131336A (ko) * 2017-05-30 2018-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
KR20190006889A (ko) * 2017-07-11 2019-01-21 엘지이노텍 주식회사 발광소자 패키지
KR20190053523A (ko) * 2017-11-10 2019-05-20 엘지이노텍 주식회사 발광소자 패키지, 광원장치 및 발광소자 패키지 제조방법
WO2019124711A1 (ko) * 2017-12-19 2019-06-27 엘지이노텍 주식회사 발광소자 패키지
KR20190086099A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지
KR20190118761A (ko) * 2018-04-11 2019-10-21 엘지이노텍 주식회사 발광소자 패키지, 발광소자 패키지 제조방법 및 광원 장치
KR20220061931A (ko) * 2017-09-01 2022-05-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20220075201A (ko) * 2017-09-01 2022-06-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20220110680A (ko) * 2017-10-13 2022-08-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121708A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 発光装置およびその製造方法
US10644210B2 (en) * 2016-04-01 2020-05-05 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
JP7011148B2 (ja) * 2016-04-01 2022-01-26 日亜化学工業株式会社 発光素子載置用基体の製造方法及びそれを用いた発光装置の製造方法並びに発光素子載置用基体及びそれを用いた発光装置
KR102455096B1 (ko) * 2016-10-11 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
KR101743022B1 (ko) * 2016-10-31 2017-06-02 신화인터텍 주식회사 방열 시트 및 그 제조 방법
KR102473399B1 (ko) * 2017-06-26 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
US10497827B2 (en) * 2017-07-21 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
DE102017117165B4 (de) * 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
KR102393035B1 (ko) * 2017-09-01 2022-05-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102455086B1 (ko) * 2017-09-12 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원장치
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
KR102401826B1 (ko) * 2017-09-15 2022-05-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 포함하는 조명장치
CN107818931B (zh) * 2017-09-30 2021-10-19 厦门市三安光电科技有限公司 半导体微元件的转移方法及转移装置
DE102017123773B4 (de) * 2017-10-12 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anzeigeelement und Anzeigevorrichtung
KR102433841B1 (ko) 2017-10-20 2022-08-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
WO2019088701A1 (ko) 2017-11-01 2019-05-09 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
KR102426833B1 (ko) * 2017-11-01 2022-07-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102509064B1 (ko) * 2017-11-03 2023-03-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 포함하는 조명장치
KR102486038B1 (ko) * 2017-12-01 2023-01-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102455087B1 (ko) * 2017-12-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
US11699688B2 (en) * 2019-12-03 2023-07-11 Nichia Corporation Surface-emitting light source and method of manufacturing the same
CN111430404B (zh) * 2020-04-26 2024-05-14 厦门未来显示技术研究院有限公司 可用于微转移的微元件及其制作和转移方法、显示装置
KR102581156B1 (ko) * 2020-05-15 2023-09-21 루미레즈 엘엘씨 방출 강도의 구성가능한 공간 분포를 갖는 발광 디바이스
TWI752707B (zh) 2020-11-03 2022-01-11 財團法人工業技術研究院 具有通孔的基板及其製造方法
KR102571257B1 (ko) * 2021-06-11 2023-08-25 주식회사 로티 조명용 유기 발광소자 및 그 제조 방법
CN115000270B (zh) * 2022-06-16 2023-12-01 惠州华星光电显示有限公司 光源模组及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06166210A (ja) * 1992-11-30 1994-06-14 Oki Electric Ind Co Ltd 光プリントヘッドの実装構造
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP4211210B2 (ja) 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP4304717B2 (ja) * 2003-06-26 2009-07-29 日本電気株式会社 光モジュールおよびその製造方法
TWI246783B (en) 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
JP2008311584A (ja) 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
KR20100038937A (ko) 2008-10-07 2010-04-15 삼성엘이디 주식회사 발광소자 패키지
KR101092097B1 (ko) 2009-08-31 2011-12-12 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
US8400064B2 (en) 2009-09-09 2013-03-19 Koninklijke Philips Electronics N.V. Zener diode protection network in submount for LEDs connected in series
JP5659519B2 (ja) * 2009-11-19 2015-01-28 豊田合成株式会社 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置
JP5512888B2 (ja) 2010-06-29 2014-06-04 クーレッジ ライティング インコーポレイテッド 柔軟な基板を有する電子素子
DE102010033868A1 (de) 2010-08-10 2012-02-16 Osram Opto Semiconductors Gmbh Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
JP5670250B2 (ja) * 2011-04-18 2015-02-18 イビデン株式会社 Ｌｅｄ基板、発光モジュール、発光モジュールを有する機器、ｌｅｄ基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
DE102011109772A1 (de) * 2011-08-04 2013-02-07 Creotecc Gmbh Flachdach-Montagesytem für Photovoltaik-Module
CN106252491A (zh) * 2012-05-29 2016-12-21 晶元光电股份有限公司 发光装置
WO2014002923A1 (ja) * 2012-06-26 2014-01-03 株式会社村田製作所 実装基板および発光装置
US9337405B2 (en) 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
KR102077232B1 (ko) * 2013-03-07 2020-02-13 삼성전자주식회사 조명 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131336A (ko) * 2017-05-30 2018-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
KR20190006889A (ko) * 2017-07-11 2019-01-21 엘지이노텍 주식회사 발광소자 패키지
KR20220061931A (ko) * 2017-09-01 2022-05-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20220075201A (ko) * 2017-09-01 2022-06-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR20220110680A (ko) * 2017-10-13 2022-08-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR20190053523A (ko) * 2017-11-10 2019-05-20 엘지이노텍 주식회사 발광소자 패키지, 광원장치 및 발광소자 패키지 제조방법
WO2019124711A1 (ko) * 2017-12-19 2019-06-27 엘지이노텍 주식회사 발광소자 패키지
KR20190074133A (ko) * 2017-12-19 2019-06-27 엘지이노텍 주식회사 발광소자 패키지
KR20190086099A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지
KR20190118761A (ko) * 2018-04-11 2019-10-21 엘지이노텍 주식회사 발광소자 패키지, 발광소자 패키지 제조방법 및 광원 장치

Also Published As

Publication number Publication date
JP2015226056A (ja) 2015-12-14
EP2950359A1 (en) 2015-12-02
US20150349223A1 (en) 2015-12-03
CN105280798B (zh) 2019-01-18
CN105280798A (zh) 2016-01-27
EP2950359B1 (en) 2022-10-19
US9472742B2 (en) 2016-10-18
KR102199991B1 (ko) 2021-01-11
JP6496601B2 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
KR102199991B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
EP2706572B1 (en) Light emitting device
US8039860B2 (en) Light emitting device, light emitting device package and lighting system
US8552452B2 (en) Light emitting device and lighting instrument including the same
US8415700B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting system
US9620691B2 (en) Light emitting device package
KR20160068267A (ko) 발광 모듈
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
EP2565921B1 (en) Light emitting device
KR102407329B1 (ko) 광원 모듈 및 이를 구비한 조명 장치
CN105453280A (zh) 发光器件
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
EP2755244B1 (en) Light emitting device
KR20130006810A (ko) 발광 소자 및 발광 소자 패키지
KR101734549B1 (ko) 발광 소자
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102251225B1 (ko) 광원 모듈
KR101896683B1 (ko) 발광 모듈 및 이를 구비한 조명 시스템
KR101734544B1 (ko) 발광소자 패키지
KR102509312B1 (ko) 발광 소자 패키지
KR102426840B1 (ko) 발광 소자 및 발광 모듈
KR20170004724A (ko) 발광 소자 및 발광 모듈
KR101840031B1 (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant