KR20100025014A - 멀티미디어 처리 전력 관리를 위한 전력 게이팅 - Google Patents

멀티미디어 처리 전력 관리를 위한 전력 게이팅 Download PDF

Info

Publication number
KR20100025014A
KR20100025014A KR20107001909A KR20107001909A KR20100025014A KR 20100025014 A KR20100025014 A KR 20100025014A KR 20107001909 A KR20107001909 A KR 20107001909A KR 20107001909 A KR20107001909 A KR 20107001909A KR 20100025014 A KR20100025014 A KR 20100025014A
Authority
KR
South Korea
Prior art keywords
processing
block
multimedia
power
dma
Prior art date
Application number
KR20107001909A
Other languages
English (en)
Other versions
KR101208393B1 (ko
Inventor
비제이 수브라마니암
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100025014A publication Critical patent/KR20100025014A/ko
Application granted granted Critical
Publication of KR101208393B1 publication Critical patent/KR101208393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

멀티미디어 처리 환경 내에서 전력 게이팅의 구현을 위한 회로가 설명된다. 개시된 회로는 멀티미디어 디스플레이 프로세서에 대한 효율적인 전력 관리를 지원하고, 상기 멀티미디어 디스플레이 프로세서는 서로 개별적으로 동작하는 다양한 컴포넌트들을 포함할 수 있다. 이러한 방식으로, 개시된 회로는 멀티미디어 처리 환경 내에서 절전 및 개선된 성능을 지원할 수 있다. 몇몇 양상들에서, 각각의 로직 컴포넌트의 동작 모드에 따라, 예를 들어 로직 컴포넌트가 활성(active) 또는 비활성(inactive) 모드인지 여부에 따라, 멀티미디어 디스플레이 프로세서의 상이한 로직 컴포넌트들을 전력 레일과 선택적으로 연결 및 연결해제하기 위한 헤드스위치 또는 풋스위치 회로가 구현될 수 있다.

Description

멀티미디어 처리 전력 관리를 위한 전력 게이팅{POWER GATING FOR MULTIMEDIA PROCESSING POWER MANAGEMENT}
개시물은 집적회로들에 관한 것으로서, 보다 구체적으로는 집적회로들을 위한 전력 관리에 관한 것이다.
주문형 집적회로(ASIC)들과 같은 집적회로들을 포함하는 전자 디바이스들은 종종 전력 소비를 감소시키기 위한 절전(power saving) 기술들을 사용하고 이에 따라 연장된 배터리 수명을 달성한다. 예를 들어, 모바일 전화들 및 개인 휴대 단말(PDA)들과 같은 소형 휴대용 디바이스들은 전형적으로 로직 회로에 의한 전력 소비를 제한하기 위해 비활성(inactive) 모드들을 구현하기 위한 회로를 포함한다. 비활성 모드들은 대기(stand-by) 모드, 저전력 모드 및 슬립(sleep) 모드를 포함할 수 있다.
디지털 회로들, 보다 구체적으로는 CMOS 회로들에서의 전력 소실(power dissipation)은 공급 전압의 제곱에 대략적으로 비례한다. 따라서, 저전력 성능을 달성하기 위한 가장 효과적인 방법은 공급 전압을 축소(scale down)하는 것이다. ASIC들 상의 CMOS 회로들은 크게 감소된 전력 레벨들에서 동작할 수 있다. 그러나, 전달 지연(propagation delay)의 증가들을 방지하기 위해, CMOS 소자들의 임계 전압 또한 감소된다.
임계 전압의 감소는 일반적으로 MOS 소자들의 서브-임계(sub-threshold) 누설 전류의 변화들로 인하여 대기 전류의 증가를 초래한다. "오프(off)" 트랜지스터를 통해 흐르는 누설 전류는 소자의 임계 전압이 감소됨에 따라 기하급수적으로(exponentially) 증가하는 경향이 있다. 더욱이, 제조 기술이 보다 높은 집적 레벨로 발전하고 제조될 수 있는 최소 피처(feature)가 예를 들어 90nm, 65nm 또는 45nm 및 그 이하와 같이 점점 더 작아져서 나노기술 레벨로 진행됨에 따라, 게이트 누설 및 서브-임계 누설은 훨씬 더 문제가 된다. 따라서, 연장된 시간 기간(period) 동안 비활성 모드로 유지되는 모바일 전화들 및 PDA들과 같은 전자 디바이스들은 큰 누설 전류를 나타낼 수 있고, 비활성 모드 동안 배터리 전력의 바람직하지 않은 유출(drain)을 초래할 수 있다.
일반적으로, 본 개시물은 멀티미디어 처리 환경 내에서 전력 게이팅(power gating)의 구현을 위한 회로에 관한 것이다. 개시된 회로는 서로 별도로 동작하는 다양한 컴포넌트들을 포함할 수 있는 멀티미디어 디스플레이 프로세서를 위한 보다 효과적인 전력 관리를 지원한다. 이러한 방식으로, 개시된 회로는 멀티미디어 처리 환경 내에서 절전 및 개선된 성능을 지원할 수 있다.
대기 모드들 동안 누설 전류를 감소시키기 위해, 몇몇 주문형 집적회로(ASIC)들은 전력 레일(power rail) 또는 접지 레일(ground rail)과 CMOS 회로의 낮은 임계전압(Low Voltage Threshold: LVT) 로직 게이트들 사이에 전기적으로 연결되는 헤드스위치(headswitch)들 또는 풋스위치(footswitch)들을 포함할 수 있다. 헤드스위치는 ASIC 코어 또는 블록의 로컬 전력 메시 라우팅(mesh routing)과 최상위-레벨 전력 메시 라우팅 사이에 있는(stand) 높은 임계전압(High Voltage Threshold: HVT) PMOS 트랜지스터이다. 풋스위치는 로컬 접지 메시 라우팅과 최상위-레벨 접지 레일/메시 사이에 있는 HVT NMOS 트랜지스터이다.
비활성(inactive) 모드 동안, 헤드스위치들 또는 풋스위치들은 LVT 로직 게이트들을 전력/접지 공급부(power/ground supply)와 연결해제(disconnect)하기 위해 턴오프되고 이에 따라 전력 레일을 "붕괴(collapse)"시킨다. 헤드스위치 또는 풋스위치가 높은 임계 전압을 갖기 때문에, 헤드스위치 또는 풋스위치에 의해 전력 공급부(power supply)로부터 드로잉되는(drawn) 누설 전류의 양은 이와 달리 LVT 로직 게이트들을 통해 흐르는 누설 전류에 비해 상당히(substantially) 감소된다. 활성(active) 모드 동안, 헤드스위치들 또는 풋스위치들은 전력 공급부와 접지를 LVT 게이트들에 연결하기 위해 턴온된다. 따라서, 활성 모드 동안, LVT 로직 게이트들은 마치 접지 및 전력 공급부에 직접 연결된 것과 같은 실질적으로 동일한 전압으로 전력을 공급받는다(powered).
본 개시물의 몇몇 양상들에서, 헤드스위치 또는 풋스위치 회로는 각각의 로직 컴포넌트의 동작 모드에 따라, 예를 들어 로직 컴포넌트가 활성(active) 또는 비활성(inactive) 모드인지 여부에 따라, 멀티미디어 디스플레이 프로세서의 상이한 로직 컴포넌트들을 전력 레일과 독립적으로 그리고 선택적으로 연결 및 연결해제하도록 구현될 수 있다. 로직 게이트들과 전력 레일 또는 접지 레일 사이의 분배(distributing) 스위치들은 멀티미디어 디스플레이 프로세서 내의 다른 회로들이 턴오프되거나 또는 저전력 상태인 동안 멀티미디어 디스플레이 프로세서의 부분(part)이 계속 동작할 수 있는 비활성 모드를 갖는 전자 디바이스들에서 특별한 장점을 가질 수 있다. 특히, 분배 스위치들은 멀티미디어 디스플레이 프로세서의 선택된 영역들, 블록들 또는 로우(row)들과 공급 전압을 연결해제(decouple)하도록 개별적으로 제어될 수 있다.
본 개시물에서 설명되는 회로는 다양한 전자 디바이스들에 적용가능할 수 있지만, 멀티미디어 처리를 수행하고 배터리 전력을 절약하기 위한 비활성 회로 모드들에 의존하는 소형 휴대용 무선 통신 디바이스들에 특히 유용할 수 있다. 예를 들어, 회로는 모바일 전화들 및 개인 휴대 단말(PDA)들과 같은 무선 디바이스들에 적용될 수 있다. 다른 예로서, 본 명세서에서 설명되는 회로는 비-무선(non-wireless) 디바이스들에 사용될 수 있다.
일 양상에서, 개시물은 제 1 멀티미디어 처리 태스크(task)들을 처리하기 위한 제 1 블록, 제 2 멀티미디어 처리 태스크들을 처리하기 위한 제 2 블록, 상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원(power source), 및 상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈을 포함하는 멀티미디어 프로세서를 제공한다.
다른 양상에서, 개시물은 무선 송신기, 무선 수신기, 및 상기 송신기를 구동하고 상기 무선 수신기에 의해 수신된 신호들을 처리하기 위한 처리 회로를 포함하는 무선 통신 디바이스를 제공하며, 상기 처리 회로는 제 1 멀티미디어 처리 태스크들을 처리하기 위한 제 1 블록, 제 2 멀티미디어 처리 태스크들을 처리하기 위한 제 2 블록, 상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원, 및 상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈을 갖는 멀티미디어 디스플레이 프로세서를 포함한다.
추가적인 양상에서, 개시물은 멀티미디어 디스플레이 프로세서 내의 처리 블록이 유휴상태(idling)임을 감지하는(detecting) 단계, 및 상기 처리 블록이 유휴상태일 때, 상기 멀티미디어 디스플레이 프로세서 내의 다른 활성 처리 블록들을 전력원과 연결해제하지 않으면서 상기 처리 블록으로의 전력을 독립적으로 게이팅하기 위해 상기 처리 블록을 전력원과 선택적으로 연결해제하는 단계를 포함하는 방법을 제공한다.
또 다른 양상에서, 개시물은 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건(product)을 제공하며, 상기 컴퓨터-판독가능 매체는, 컴퓨터로 하여금 멀티미디어 디스플레이 프로세서 내의 처리 블록이 유휴상태임을 감지하도록 하기 위한 명령들, 및 컴퓨터로 하여금 상기 처리 블록이 유휴상태일 때 상기 멀티미디어 디스플레이 프로세서 내의 다른 활성 처리 블록들을 전력원과 연결해제하지 않으면서 상기 처리 블록으로의 전력을 독립적으로 게이팅하기 위해 상기 처리 블록을 전력원과 선택적으로 연결해제하도록 하기 위한 명령들을 포함한다.
다른 양상에서, 개시물은 멀티미디어 프로세서를 어셈블링(assembling)하기 위한 방법을 제공하며, 방법은 제 1 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 1 블록 및 제 2 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 2 블록을 포함하는 로직 회로를 형성하는 단계, 상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원을 형성하는 단계, 및 상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈을 형성하는 단계를 포함한다.
추가적인 양상에서, 개시물은 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단, 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단, 제 1 및 제 2 블록을 위한 전력을 생성하기 위한 수단, 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단과 독립적으로 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단을 상기 전력을 생성하기 위한 수단에 선택적으로 연결하고 상기 전력을 생성하기 위한 수단과 선택적으로 연결해제하기 위한 수단을 포함하는 멀티미디어 프로세서를 제공한다.
본 개시물에 설명되는 기술들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 소프트웨어는 마이크로프로세서, 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA), 또는 디지털 신호 처리기(DSP)와 같은 하나 이상의 프로세서들에서 실행될 수 있다. 기술들을 실행하는 소프트웨어는 컴퓨터-판독가능 매체 내에 초기에 저장될 수 있고 프로세서에 로딩되어 실행될 수 있다. 따라서, 본 개시물은 또한 실행시 디바이스로 하여금 본 개시물에 설명되는 바와 같은 기술들을 수행하도록 하는 명령들을 포함하는 컴퓨터-판독가능 매체를 고려한다. 몇몇 경우들에서, 컴퓨터-판독가능 매체는 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건의 부분을 형성할 수 있다.
본 개시물의 하나 이상의 양상들의 세부사항들은 첨부된 도면들과 이하의 설명에 상술된다. 개시물의 다른 특징들, 목적들, 및 장점들은 설명 및 도면들과 청구범위로부터 명백해질 것이다.
도 1은 멀티미디어 디스플레이 프로세서의 일 예를 도시하는 블록도이다.
도 2는 본 개시물의 기술들에 따라 동작하는 전력원 및 멀티미디어 처리 회로의 일 예를 도시하는 블록도이다.
도 3은 멀티미디어 디스플레이 프로세서 내에 풋스위치들을 사용하는 멀티-임계 CMOS(MTCMOS) 회로의 일 예를 도시하는 회로도이다.
도 4a 및 도 4b는 일 예의 프레임 시간들 동안 멀티미디어 디스플레이 프로세서의 컴포넌트들의 전력 소실 프로파일들의 예를 도시하는 블록도들이다.
도 5a는 멀티미디어 디스플레이 프로세서의 컴포넌트들을 분리시키도록 전력을 선택적으로 게이팅하기 위한 스위치들을 사용하는 멀티미디어 디스플레이 프로세서 동작의 일 예를 도시하는 흐름도이다.
도 5b는 멀티미디어 디스플레이 프로세서의 컴포넌트들을 분리시키도록 전력을 선택적으로 게이팅하기 위한 스위치들을 사용하는 멀티미디어 디스플레이 프로세서 동작의 다른 예를 도시하는 흐름도이다.
도 6은 본 개시물에 설명되는 바와 같은 로직 회로를 포함하는 전자 디바이스를 도시하는 블록도이다.
도 1은 멀티미디어 디스플레이 프로세서(10)의 일 예를 도시하는 블록도이다. 멀티미디어 디스플레이 프로세서(10)는 주문형 집적회로(ASIC) 또는 시스템 온 칩(SOC) 내의 하드 매크로 코어(hard macro core)의 부분일 수 있다. 하드 매크로 코어는 ASIC 또는 SOC의 로직 엘리먼트들이 상호 연결되는 방식을 특정(specify)하고 로직 엘리먼트들 간의 물리적 경로들 및 배선 패턴들을 특정하는 로직 기능(logic function)일 수 있다. 예를 들어, 하드 매크로 코어는 메모리 블록들, 디지털 신호 처리기(DSP) 회로, 주문형(custom) 프로세서 코어들, 또는 임의의 다른 강화된(hardened) IP(Intellectual Property) 코어들을 포함할 수 있다. 멀티미디어 디스플레이 프로세서(10)는 배터리로 동작되는 휴대용 전자 디바이스의 부분일 수 있다. 본 명세서에서 설명되는 기술들은 모바일 전화, 개인 휴대 단말(PDA)과 같은 휴대용 전자 디바이스들, 또는 슬립(sleep) 또는 대기 모드를 갖는 다른 그러한 디바이스들에서 특히 장점을 가질 수 있으며, 상기 슬립 또는 대기 모드에서, 멀티미디어 디스플레이 프로세서의 몇몇 부분들이 턴오프되거나 또는 저전력 상태인 동안 멀티미디어 디스플레이 프로세서의 부분들이 계속 동작한다.
멀티미디어 디스플레이 프로세서(10)는 멀티미디어 디스플레이 프로세서(10) 내의 다수의 로직 컴포넌트들 간의 처리 요청들을 밸런싱(balancing)하기 위한 아비터(arbiter)(12)를 포함한다. 로직 컴포넌트들은 픽셀 처리 파이프(PPP)(14)를 포함하고, 다수의 직접 메모리 액세스(DMA) 파이프들로서 주(primary) DMA(DMA-P)(16A), 보조(secondary) DMA(DMA-S)(16B), 외부 DMA(DMA-E)(16C), 및 텔레비전 DMA(DMA-TV)(16D)를 포함한다. DMA들(16A-16D)(DMA들(16))은 메모리(예, 메모리(11))로 직접 메모리 액세스하고 메모리로부터 디스플레이 패널로 프레임 버퍼 이미지를 이동시키는 하드웨어 엘리먼트들이다.
도 1의 예에서, 멀티미디어 디스플레이 프로세서(10)는 또한 병렬 적색-녹색-청색(RGB) 인터페이스(17), 병렬 CPU 인터페이스(18), 직렬 인터페이스(19), 병렬 CPU 인터페이스(20), 및 TV 인코더(21)와 같은, 상이한 타입들의 디스플레이들에 연결하기 위한 인터페이스들을 포함한다. 병렬 RGB 인터페이스(17)는 프레임-버퍼리스(frame-bufferless) LCD 패널에 연결된다. 병렬 CPU 인터페이스(18)는 프레임 버퍼를 갖는 디스플레이 패널에 연결된다. 직렬 인터페이스(18)는 프레임 버퍼를 갖는 디스플레이 패널에 직렬로 연결된다. TV 인코더(21)는 텔레비전 디스플레이에 연결된다.
PPP(14)는 컬러 변환, 이미지들의 업스케일링(upscaling)/다운스케일링(downscaling), 크로마(chroma) 업-샘플링/다운샘플링, 및 메모리 내에 프레임 버퍼를 구성(compose)하기 위한 다중 이미지 평면들의 블렌딩(blending)을 위해 픽셀들을 처리하기 위해 사용될 수 있다. 예를 들어, PPP(14)는 상이한 이미지 평면들 상의 비디오, 그래픽들, 아이콘들, 또는 다른 멀티미디어 항목(object)들을 단일 프레임 버퍼 내에 통합할 수 있다. 멀티미디어 항목들은 상이한 소프트웨어 애플리케이션들로부터 비롯될 수 있다. 일 양상으로서, 도 1에 도시된 것처럼, 프레임 버퍼(13)는 멀티미디어 디스플레이 프로세서(10)의 부분으로서 메모리(11) 내에 저장될 수 있다. 다른 양상들로서, 프레임 버퍼는 외부의 동기식 동적 랜덤 액세스 메모리(SDRAM) 또는 시스템 메모리 내에 저장될 수 있다. DMA들(16A-16D)("DMA들(16)")은 프레임 버퍼(13)에 액세스하고 프레임 버퍼(13)를 디스플레이를 위한 디스플레이 패널(미도시됨)로 전송한다. 디스플레이 패널은 액정 디스플레이(LCD), 텔레비전 디스플레이, 병렬 및/또는 직렬 디스플레이, 또는 다른 디스플레이일 수 있다.
멀티미디어 디스플레이 프로세서(10)는 멀티미디어 태스크들을 처리하기 위한 2개의 분리된 블록들인 PPP(14) 및 DMA 블록(15)으로 기능적으로 분할되는 것으로 고려될 수 있다. DMA 블록(15)은 다수의 서브-블록들, 즉 DMA들(16A-16D)로 구성된다. 도 1에 도시된 멀티미디어 디스플레이 프로세서(10)의 아키텍쳐는 멀티미디어 디스플레이 프로세서(10)가 디스플레이 업데이트 레이트(rate)와 상이한 프레임 합성(composition) 레이트들로 PPP(14)를 사용할 수 있도록 한다. 또한, 각각의 DMA들(16)은 상이한 디스플레이 업데이트 레이트들로 동작할 수 있다. 바람직하게는, PPP(14)는 최악 경우의(worst-case) 성능 요건들을 처리하기 위한 사이즈, 즉 모든 DMA들(16)의 동시적인 실행을 지원하고 많은 시스템 온 칩(SOC) 플랫폼들에 대해 하드웨어 IP(Intellectual Property) 재사용을 가능하게 하기 위한 사이즈를 갖는다(sized). 그러나, 멀티미디어 디스플레이 프로세서(10)의 모든 부분들이 주어진 태스크를 달성하기 위해 필요한 것은 아닌 많은 사용 시나리오들 및 SOC 플랫폼들이 있다.
이하에서 추가적으로 상세히 설명되는 것처럼, 멀티미디어 디스플레이 프로세서(10)의 로직 컴포넌트들, 즉 PPP(14) 및 DMA 블록(15)의 하나 이상의 서브-블록들에 전력이 선택적으로 그리고 독립적으로 게이팅될 수 있고, 이에 따라 로직 컴포넌트들의 비활성 모드들 동안 누설 전류의 양을 감소시킨다. 예를 들어, 멀티미디어 디스플레이 프로세서(10)는 멀티미디어 디스플레이 프로세서(10) 내에 존재하는 모든 로직 컴포넌트들을 사용하는 하이-엔드(high-end) 제품에 포함될 수 있거나, 또는 멀티미디어 디스플레이 프로세서(10) 내에 존재하는 한 서브세트의 로직 컴포넌트들만을 사용하는 로우-엔드(low-end) 제품에 포함될 수 있다. 로우-엔드 제품의 경우에, 사용되고 있지 않는 로직 컴포넌트들은 독립적으로 게이팅되는 전력이 오프되게 할 수 있다. 독립적인 전력 게이팅은 개별적인 스위치들을 각자의 PPP(14) 및 DMA들(16) 각각과 결합(associate)시킴으로써 달성될 수 있다. 예를 들어, 풋스위치 또는 헤드스위치가 사용될 수 있다. 특히, 컴포넌트(예, 소프트웨어 컴포넌트)가 로직 컴포넌트들(14, 16) 중 하나가 비활성(유휴상태)임을 감지할 때, 컴포넌트는 로직 컴포넌트를 비활성 모드로 두기(put) 위해 각각의 스위치가 턴오프되게 할 수 있다. 스위치가 높은 임계 전압을 갖고 각각의 로직 컴포넌트를 통하여 흐르는 전류가 없기 때문에, 비활성 모드에서 전력 레일로부터 드로잉되는 누설 전류의 양은 감소될 수 있다. 또한, 본 명세서에서 설명되는 기술들은 클록 게이팅(clock gated)되지 않는 컴포넌트들에 의해 소비되는 전류도 감소시킬 수 있다.
도 2는 본 개시물의 기술들에 따라 동작하는 멀티미디어 처리 회로(22) 및 전력원(28)의 일 예를 도시하는 블록도이다. 멀티미디어 처리 회로(22)는 로직 회로들(24A-24N)("로직 회로들(24)")을 포함한다. 로직 회로들(24)은 상이한 멀티미디어 처리 태스크들을 독립적으로 처리할 수 있다. 전력원(28)은 각각의 로직 회로들(24A-24N)을 위한 전력을 생성한다. 전력 게이팅 모듈(26)은 로직 회로들(24)을 전력원(28)과 선택적으로 연결 및 연결해제한다. 전력 게이팅 모듈(26)은 독립적인 원리(independent basis)로 각각의 로직 회로들(24A-24N)에 대해 이러한 연결 및 연결해제를 수행할 수 있다. 예를 들어, 전력 게이팅 모듈(26)은 로직 회로(24N)를 전력원(28)과 연결 및 연결해제하는 것과 독립적으로, 로직 회로(24A)를 전력원(28)과 연결 및 연결해제할 수 있다. 다른 예로서, 전력 게이팅 모듈(26)은각각의 로직 회로들(24)을 독립적으로 연결하기 보다는, 개별적인 로직 회로들(24)의 다양한 그룹핑들(groupings) 또는 조합들을 전력원(28)과 연결 및 연결해제할 수 있다.
전력 게이팅 모듈(26)은 로직 회로들(24A-24N) 중 상이한 하나와 각각 결합된 다수의 스위치 셀들(미도시됨)을 포함할 수 있다. 전력 게이팅 모듈(26)은 또한 개별적인 로직 회로들(24)을 전력원(28)과 선택적으로 연결 및 연결해제하기 위한 다수의 스위치 셀들을 독립적으로 제어하는 드라이버 모듈(미도시됨) 또는 중간 소프트웨어 지능 계층(intelligence layer)을 포함할 수 있다.
전력원(28)은 로직 회로들(24)과 통신하는 전력 레일, 및 로직 회로들(24)과 통신하는 접지 레일을 포함할 수 있다. 전력 게이팅 모듈(26)은 전력 레일 및 접지 레일 중 하나를 로직 회로들(24) 중 각각 하나에 선택적으로 연결하고 그리고 로직 회로들(24) 중 각각 하나와 선택적으로 연결해제하기 위한 다수의 스위치 셀들을 독립적으로 제어할 수 있다. 일 양상으로서, 스위치 셀들은 로직 회로들(24A-24N) 중 각각 하나를 전력 레일에 연결하기 위해, 로직 회로들(24A-24N) 중 각각 하나와 전력 레일에 의해 제공된 공급 전압(voltage supply) 사이에 위치되는 헤드스위치들일 수 있다. 다른 양상으로서, 스위치들은 로직 회로들(24A-24N) 중 각각 하나를 접지 레일에 연결하기 위해, 로직 회로들(24A-24N) 중 각각 하나와 접지 레일의 각각의 접지 노드들(도 3의 GND1-GND5로 나타냄) 사이에 위치되는 풋스위치들일 수 있다. 헤드스위치들 및 풋스위치들과 관련하여 예시의 목적으로 설명되지만, 전력 게이팅 모듈(26)은 전력 공급부로부터 드로잉되는 누설 전류의 양이 상당히 감소되기 위한 임의의 타입의 회로를 포함할 수 있다.
도 3은 멀티미디어 디스플레이 프로세서 내에서 풋스위치들을 사용하는 멀티-임계(multi-threshold) CMOS(MTCMOS) 회로(30)의 일 예를 도시하는 회로도이다. 회로(30)는 ASIC과 같은 집적회로에서 로직 회로의 부분을 형성한다. 회로(30)는 감소된 공급 및 임계 전압들로 로직 컴포넌트들에서 누설 전류의 양을 감소시키도록 구성된다. 따라서, 회로(30)는 낮은 임계전압(LVT) 로직 게이트들의 대규모(large) 어레이를 포함하는 ASIC들과 같은 회로들에 특히 유용할 수 있다. 도 3에 도시된 것처럼, MTCMOS 회로(30)의 각각의 PPP(14), DMA-P(16A), DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)는 외부 전력 레일에 의해 제공된 실제 공급 전압(VDD)(35)에 전기적으로 연결된다. 그러나, 각각의 PPP(14), DMA-P(16A), DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)는 실제 접지 노드들(GND) 대신에, 분리된 "가상(virtual)" 접지 노드(GNDV)에 연결된다. 입력 신호들(IN)(38A-38E)("입력 신호들(38)")은 로직 컴포넌트들 PPP(14), DMA-P(16A), DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)를 각각 구동시키고, 그 다음에 출력 신호들(OUT)(40A-40E)("출력 신호들(40)")을 각각 생성한다.
각각의 PPP(14), DMA-P(16A), DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)는 전력 게이팅 모듈(45) 내의 풋스위치들(32A-32E)("풋스위치들(32)") 중 각각 하나에 연결된다. 풋스위치들(32)은 각각의 로직 컴포넌트의 동작 모드에 따라, 즉 로직 컴포넌트가 활성 또는 비활성 모드인지 여부에 따라, 각각의 가상 접지 노드(GNDV)를 실제 접지 노드(GND)와 선택적으로 연결 및 연결해제하는 높은 임계전압(HVT) 또는 초고-임계전압(UHVT) PMOS 트랜지스터를 각각 포함할 수 있다. 공급 전압(VDD)(35)은 로직 컴포넌트들을 포함하는 회로 외부의 외부 단자로부터 제공된다. 유사하게, 접지들(GND)은 외부 접지 단자에 의해 제공된다. 회로(30)의 실제 접지들(GND) 및 실제 공급 전압(VDD)(35)은 적용가능할 수 있는 임의의 전압 조절 또는 전력 조절 회로와 더불어, 배터리에 의해 제공될 수 있다. 예를 들어, 모바일 전화에서, VDD(35) 및 GND는 0.5볼트 내지 2.0볼트의 전압차를 가질 수 있다.
전력 게이팅 모듈(45)의 드라이버(42)는 풋스위치들을 독립적으로 턴온 및 턴오프시켜서 각각의 실제 접지(GND)를 각각의 가상 접지(GNDV)에 연결하고 그리고 각각의 가상 접지(GNDV)와 연결해제하기 위해, 각각의 입력 게이트들(44A-44E)("입력 게이트들(44)")을 통해 각각의 슬립 신호들(SL1-SL5)을 풋스위치들(32)에 인가한다. 풋스위치들(32) 중 하나가 턴온되고 사실상(in effect) "폐쇄(closed)"될 때, 각각의 가상 접지 노드(GNDV)는 풋스위치(32)에 걸친 전압 강하 미만인, 각각의 실제 접지 노드(GND)의 전위에 연결된다. 풋스위치들(32)은 각각의 로직 컴포넌트들 PPP(14), DMA-P(16A), DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)가 마치 이들이 활성 모드로 실제 접지(GND)에 직접 연결된 것과 같은 실질적으로 동일한 전압으로 전력공급될 수 있게 허용하지만, 비활성 모드로 각각의 로직 컴포넌트에 걸쳐서 거의 전류가 흐르지 않게 하거나 또는 전혀 전류가 흐르지 않게 허용하고, 이에 따라 클록 게이팅되지 않는 컴포넌트들에 의해 소비되는 전류 뿐만 아니라 누설 전류도 감소시킨다.
특히, 슬립 또는 대기 모드 동안, 입력 게이트들(44A-44E) 중 하나에서의 슬립 신호(SL)는 풋스위치들(32) 중 각각 하나가 턴오프되도록 하기 위해 디-어서트(de-assert)된다. 풋스위치(32)가 높은 임계 전압을 갖고 각각의 로직 컴포넌트를 통해 흐르는 전류가 거의 없거나 또는 전혀 없기 때문에, 비활성 모드에서 VDD(35)로부터 드로잉되는 누설 전류의 양은 감소된다. 대조적으로, 풋스위치(32)가 비활성 모드 동안 사용되지 않은 경우, 각각의 로직 컴포넌트는 실제 공급 전압(VDD)(35) 및 실제 기준 접지(GND)의 양단에 전기적으로 연결되고 비활성 모드 동안 바람직하지 않은 양의 누설 전류를 생성한다.
마찬가지로, 활성 모드 동안, 슬립 신호(SL)가 하나 또는 다수의 입력 게이트들(44A-44E)에 어서트(assert)되어, 각각 하나 또는 다수의 풋스위치들(32)이 턴온되게 하고 각각의 가상 접지(GNDV)가 각각의 실제 접지(GND)에 연결되게 하며, 이에 따라 활성 모드의 정상 동작(normal operation) 동안 각각의 로직 컴포넌트에 전력을 공급한다. 따라서, 활성 모드 동안, 예시적인 MTCMOS 회로(30)의 각각의 로직 컴포넌트는 마치 VDD(35) 및 GND 둘다에 직접 연결된 것과 같은 실질적으로 동일한 전압으로 전력을 공급받는다. 따라서, 예시적인 MTCMOS 회로(30)는 클록 게이팅되지 않는 컴포넌트들에 의해 소비되는 전류를 감소시킬 뿐만 아니라 비활성 모드들 동안 누설 전류의 양도 감소시키면서, 멀티미디어 디스플레이 프로세서의 각각의 로직 컴포넌트의 임계 전압이 감소될 수 있도록 한다.
드라이버(42)는 하나 이상의 인터럽트 명령들 또는 PPP(14), DMA들(16)로부터의 다른 메시지들을 수신하는 것에 응답하거나, 또는 PPP(14)와 DMA들(16)의 상태를 모니터링하여 PPP(14) 또는 하나 이상의 DMA들(16)이 유휴상태임을 나타내는 데몬(daemon) 프로세스(즉, 백그라운드 컴퓨터 프로그램)에 응답하여, 각각의 풋스위치들(32)을 턴오프하기 위한 슬립 신호들(SL1-SL5)을 선택적으로 인가할 수 있다. 몇몇 양상들에서, 드라이버(42)는 인터럽트 명령을 수신할 때 슬립 신호를 인가할 수 있다. 다른 양상들에서, 드라이버(42)는 인터럽트 명령을 수신할 때, 슬립 신호를 인가하기 이전에 각각의 로직 컴포넌트에 대한 다른 태스크가 계류중(pending)인지 여부를 먼저 검사할 수 있다. 드라이버(42)는 PPP(14) 또는 하나 이상의 DMA들(16)이 새로운 태스크를 수신하였고 다시 턴온될 필요가 있음을 나타내는 데몬 프로세스로부터의 하나 이상의 메시지들을 수신하는 것에 응답하여, 각각의 풋스위치들(32)을 턴온하기 위한 슬립 신호들(SL1-SL5)을 선택적으로 인가할 수 있다. 데몬 프로세스는 로직 컴포넌트들(14, 16)이 유휴상태인지 여부를 결정하기 위해 PPP(14), DMA들(16)에 의한 활동(activity)에 주의(listen)할 수 있으며, 새로운 태스크의 존재에 대해 레지스터를 주기적으로 검사할 수도 있다. 대안적으로, 드라이버(42)는 상위 계층 소프트웨어 모듈로부터의 PPP(14) 또는 DMA들(16)에 대한 태스크를 인터셉트(intercept)할 수 있고, 태스크를 인터셉트하는 것에 응답하여 각각의 풋스위치들(32)을 턴온하기 위한 슬립 신호들(SL1-SL5)을 선택적으로 인가할 수 있다.
이러한 방식으로, 전력 게이팅 모듈(45)의 드라이버(42)는 회로(30)의 개별적인 로직 컴포넌트들로의 전력을 게이팅하기 위해 풋스위치들(32)을 개별적으로 기동(activate)할 수 있다. 예를 들어, 드라이버(42)는 DMA들(16)과 별개로 PPP(14)에 전력을 공급하기 위해 풋스위치(32A)를 기동할 수 있다. 드라이버(42)는 PPP(14)와 무관하게 하나의 그룹으로서 DMA들(16)에 전력을 공급하기 위해 풋스위치들(32B-32E)을 기동할 수 있다. 대안적으로, 드라이버(42)는 개별적으로 DMA들(16)에 전력을 공급할 수 있다.
풋스위치들(32)에 걸친 전압 강하는 풋스위치들이 '온(on)'될 때 최소값일 수 있고, 게이트 입력들(44)에서의 SL 신호들은 VDD(35)의 오프(off)를 실행하는 다른 회로들에 실질적으로 영향을 주지 않기 위해 시간에 따라 램프 업(ramp up)될 수 있다. 초기 시동(power-on)시에, 모든 풋스위치들(32)은 디폴트로 '온'될 수 있다. 그러나, 전력 리셋, 즉 웜 부팅(warm boot) 이후에, 웜 부팅에 관련된 풋스위치들(32)만이 디폴트로 '온'될 것이다. 웜 부팅 이후, 드라이버(42)와 결합된 소프트웨어는 전력 레일들을 설정(establish)하도록 풋스위치들을(32)을 턴온하고 풋스위치들(32)을 리셋하기 위해 레지스터들을 프로그램할 수 있다. 본 개시물의 몇몇 양상들에서, 개별적인 풋스위치들(32)은 상이한 동작들 또는 애플리케이션들을 시동(power up)하기 위해 요구되는 바와 같이 독립적으로 리셋될 수 있다. 이러한 방식으로, 전력 붕괴(power collapse) 이후 시동을 위한 오버헤드가 최적화될 수 있다.
몇몇 양상들에서, 헤드스위치들은 회로(30) 내의 코어 구역에 전혀 영향을 주지 않거나 거의 영향을 주지 않으면서 풋스위치들(32) 대신에 또는 풋스위치들(32)과 조합하여 사용될 수 있다. 그러한 양상들에서, 헤드스위치들은 VDD(35) 미만으로 분배되고 각각의 로직 컴포넌트들(14, 16)에 연결된다.
도 3의 회로(30)를 포함하는 멀티미디어 프로세서가 어셈블링될 수 있다. 예를 들어, 로직 회로는 제 1 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 1 블록, 및 제 2 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 2 블록을 포함하도록 형성될 수 있다. 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원이 형성될 수 있고, 상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈 또한 형성될 수 있다. 몇몇 양상들에서, 상기 제 1 블록과 결합된 제 1 스위치 셀을 형성하고, 상기 제 2 블록과 결합된 제 2 스위치 셀을 형성하며, 그리고 상기 제 1 블록 및 상기 제 2 블록을 전력에 선택적으로 연결하고 전력과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하는 드라이버 모듈을 형성함으로써, 전력 게이팅 모듈이 형성될 수 있다. 상기 전력원은 상기 제 1 블록 및 상기 제 2 블록과 통신하는 전력 레일을 형성하고, 상기 제 1 블록 및 상기 제 2 블록과 통신하는 접지 레일을 형성함으로써 형성될 수 있으며, 상기 전력 게이팅 모듈은 상기 전력 레일 및 상기 접지 레일 중 하나를 각각의 블록에 선택적으로 연결하고 각각의 블록과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하도록 형성된다. 멀티미디어 프로세서는 주문형 집적회로(ASIC) 또는 시스템 온 칩(SOC) 내의 하드 매크로 코어의 부분으로서 형성될 수 있다. 멀티미디어 프로세서는 표준 리소그래픽(lithographic) 또는 다이 패키징(die packaging) 기술들을 이용함으로써 형성될 수 있다.
도 4a-4b는 예시적인 프레임 시간들에 따른 멀티미디어 디스플레이 프로세서의 컴포넌트들의 전력 소실 프로파일들의 예를 도시하는 블록도들이다. 비교를 목적으로, 도 4a는 본 명세서에서 설명된 독립적인 전력 게이팅 기술들을 사용하지 않는 프레임 시간에 따른 전력 소실 프로파일을 도시한다. 대조적으로, 도 4b는 본 명세서에서 설명된 바와 같이, 멀티미디어 디스플레이 프로세서(10)의 개별적인 컴포넌트들에 전력 게이팅 기술들을 사용하는 프레임 시간에 따른 전력 소실 프로파일을 도시한다.
프로파일들(50A, 52A)은 PPP(14)에 대한 전력 소실 프로파일들을 도시한다. 도 4a 및 도 4b에 도시된 것처럼, PPP(14)는 활성 시간 동안 활성 전력 레벨(46)에서 동작하고 유휴(idle) 시간 동안 비활성 전력 레벨(48)에서 동작한다. 프로파일(50A)은 전력 게이팅이 인에이블되지 않으면서 PPP(14)가 유휴상태로 방치될 때 전력이 소실된다는 것을 도시하는 반면에, 프로파일(52A)은 PPP(14)가 유휴상태일 때 PPP(14)로의 전력이 게이팅되고 이에 따라 클록 게이팅되지 않는 컴포넌트들에 의해 소비되는 전류 및 누설 전류를 감소시킨다는 것을 도시한다.
프로파일들(50B, 52B)은 DMA-P(16A)에 대한 전력 소실 프로파일들을 도시한다. 본 예에서, DMA-P(16A)는 프레임 시간 동안의 모든 시간들에서 활성 전력 레벨(46)에서 동작한다. DMA-P(16A)가 항상 '온'으로 유지되기 때문에, 본 예에서 DMA-P(16A)로의 전력은 게이팅되지 않는다.
프로파일들(50C, 52C)은 DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)에 대한 전력 소실 프로파일들을 도시한다. 도 3A 및 3B의 예에서, DMA들(16B-16D)은 이러한 프레임 시간들 동안 유휴상태이다. 프로파일(50C)은 DMA들(16B-16D)이 유휴상태일 때 비활성 전력 레벨(48)에 있음을 보여준다. 대조적으로, 프로파일(52C)은 DMA들(16B-16D)이 전력 게이팅되고 이에 따라 게이팅될 때 비활성 전력 레벨(48)에서 실행되지 않음을 나타낸다. 예시를 목적으로 단일 전력 소실 프로파일로서 도시되지만, 각각의 DMA-S(16B), DMA-E(16C), 및 DMA-TV(16D)는 독립적으로 활성 및 유휴 상태일 수 있고, 유휴 시간 동안 독립적으로 전력이 게이팅되게 할 수 있다. 예를 들어, 앞서 언급된 것처럼, DMA들(16)은 상이한 디스플레이 업데이트 레이트들을 가질 수 있다.
도 5a는 멀티미디어 디스플레이 프로세서(10)의 컴포넌트들을 분리시키도록 전력을 선택적으로 게이팅하기 위한 스위치들을 이용하는 멀티미디어 디스플레이 프로세서(10)의 동작의 일 예를 도시하는 흐름도이다. 멀티미디어 디스플레이 프로세서(10)의 로직 컴포넌트들(14, 16) 중 하나는 상위 계층 소프트웨어로부터 태스크를 수신할 수 있다(60). 예를 들어, PPP(14)는 멀티미디어 항목들을 단일 프레임 버퍼 내에 통합하기 위한 태스크를 수신할 수 있다. PPP(14)는 태스크를 처리하고(62), 태스크의 종료시에 출력 신호(40A)로서 인터럽트 메시지를 드라이버(42)(도 3)로 전송한다(64). 드라이버(42)가 PPP(14)로부터 인터럽트 메시지를 수신할 때(66), 드라이버(42)는 풋스위치(32A)를 턴오프하기 위해 입력 게이트(44A)를 통해 슬립 신호(SL1)를 어서트하고, 이에 따라 PPP(14)로의 전력을 독립적으로 게이팅한다(68). 이는 비활성 모드에서 전류가 PPP(14)에 걸쳐서 흐르는 것을 중단(stop)시키고, 이에 따라 클록 게이팅되지 않는 컴포넌트들에 의해 소비되는 전류 및 누설 전류를 감소시킨다.
상위 계층 소프트웨어로부터 새로운 태스크가 PPP(14)에 할당될 때(70), 데몬 프로세스는 새로운 태스크를 감지할 수 있고 PPP(14)를 다시 턴온시키도록 표시하는 메시지를 드라이버(42)로 전송할 수 있다(72). 메시지의 수신 시에, 드라이버(42)는 풋스위치(32A)를 턴온하기 위해 입력 게이트(44A)를 통해 슬립 신호(SL1)를 어서트하여(74), 전류가 PPP(14)를 통하여 다시 한번 흐를 수 있도록 한다. 대안적으로, 드라이버(42)는 새로운 태스크를 인터셉트할 수 있고 PPP(14)가 턴온되어야 한다고 결정할 수 있다.
도 5b는 멀티미디어 디스플레이 프로세서(10)의 컴포넌트들을 분리시키도록 전력을 선택적으로 게이팅하기 위한 스위치들을 이용하는 멀티미디어 디스플레이 프로세서(10)의 다른 동작 예를 도시하는 흐름도이다. 앞서와 같이, 멀티미디어 디스플레이 프로세서(10)의 로직 컴포넌트들(14, 16) 중 하나는 상위 계층 소프트웨어로부터 태스크를 수신할 수 있다(76). 예를 들어, DMA-TV(16D)는 프레임 버퍼에 액세스하기 위한 태스크를 수신할 수 있고 이를 TV 디스플레이에 전송할 수 있다. DMA-TV(16D)는 태스크 처리를 시작한다(78). 드라이버(42), 또는 드라이버 계층 상부의 전력 게이팅 모듈(45) 내의 중간 지능 계층(예, 데몬 프로세스)은 DMA-TV(16D)가 유휴상태인지 여부를 검사하기 위해 DMA-TV(16D)에 대한 소프트웨어 레지스터 내의 유휴 상태 비트(idle status bit)를 검사할 수 있다(80). 각각의 로직 컴포넌트들(14, 16)에 대해 개별 비트가 유지될 수 있다.
유휴 상태 비트가 DMA-TV(16D)가 유휴상태가 아니라는 것을 나타낼 때(82의 '아니오' 분기), 드라이버(42) 또는 중간 지능 계층은 유휴 상태 비트를 다시 검사하기 이전에 일정 시간 기간 동안 대기할 수 있다. 드라이버는 DMA-TV(16D)가 유휴상태임을, 즉 DMA-TV(16D)가 태스크 처리를 종료했음을 유휴 상태 비트가 나타낸다고 결정할 수 있다(82의 '예' 분기). 예를 들어, 드라이버(42) 또는 데몬 프로세스는 유휴 상태 비트의 한번의 포지티브 검사(single positive check) 이후에 결정할 수 있거나, 적어도 일정 시간 기간 동안 컴포넌트가 유휴상태라고 판단된 이후에(예, 다수의 포지티브 검사들 이후에) 결정할 수 있다. DMA-TV(16D)가 유휴상태라고 드라이버(42)가 결정할 때(82의 '예' 분기), 드라이버(42)는 풋스위치(32E)를 턴오프하기 위해 입력 게이트(44E)를 통해 슬립 신호(SL5)를 어서트하고, 이에 따라 DMA-TV(16D)로의 전력을 독립적으로 게이팅한다(84). 이는 전류가 비활성 모드에서 DMA-TV(16D)에 걸쳐서 흐르는 것을 중단시키고, 이에 따라 클록 게이팅되지 않는 컴포넌트들에 의해 소비되는 전류 뿐만 아니라 누설 전류도 감소시킨다.
상위 계층 소프트웨어로부터 새로운 태스크가 DMA-TV(16D)에 할당될 때(86), 데몬 프로세스는 새로운 태스크를 감지할 수 있고 다른 메시지를 드라이버(42)에게 전송할 수 있다(88). 메시지의 수신 시에, 드라이버(42)는 풋스위치(32E)를 턴온하기 위해 입력 게이트(44E)를 통해 슬립 신호(SL5)를 어서트하여(90), 전류가 DMA-TV(16D)를 통해 다시 한번 흐를 수 있도록 있다. 대안적으로, 드라이버(42)는 새로운 태스크를 인터셉트할 수 있고 DMA-TV(16D)가 턴온되어야 한다고 결정할 수 있다.
도 6은 본 개시물에 설명된 바와 같은 처리 회로를 포함하는 전자 디바이스의 일 예를 도시하는 블록도이다. 도 6의 예에서, 전자 디바이스는 모바일 전화와 같은 무선 통신 디바이스(92)이다. 도 6에 도시된 것처럼, 무선 통신 디바이스(92)는 처리 회로(94), 수신기(96) 및 송신기(98)를 포함한다. 수신기(96)는 안테나(100)를 통해 무선 신호들을 수신하고, 송신기(98)는 안테나(102)를 통해 무선 신호들을 송신한다. 몇몇 양상들에서, 수신기(96) 및 송신기(98)는 예를 들어 듀플렉서(duplexer)를 통해 공통의 안테나를 사용할 수 있다.
처리 회로(94)는 송신기(98)를 구동하고 수신기(96)에 의해 수신된 신호들을 처리하기 위한 다수의 로직 회로들(104A-104N)("로직 회로들(104)")을 포함한다. 처리 회로(94)는 도 2의 멀티미디어 처리 회로(22)와 일치하는 방식으로 동작할 수 있거나, 또는 도 1의 멀티미디어 디스플레이 프로세서(10)를 포함할 수 있다. 대안적으로 또는 부가적으로, 처리 회로(94)는 전형적인 무선 모뎀 기능을 포함할 수 있으며, 사용자 인터페이스 기능들과 같은 무선 통신 디바이스(92) 내의 다양한 기능들을 제어하도록 제공(equipped)될 수도 있다. 전력 게이팅 모듈(106)은 배터리 및 적절한 전력 변환 회로와 같은, 외부 전력원(108)에 로직 회로들(104) 내의 로직 셀들을 선택적으로 그리고 독립적으로 연결한다. 전력 게이팅 모듈(106)은 예를 들어 헤드스위치 또는 풋스위치 회로 엘리먼트들을 포함할 수 있다. 전력 게이팅 모듈(106)은 또한 헤드스위치 또는 풋스위치 회로 엘리먼트들의 동작을 제어하기 위한 드라이버를 포함할 수 있다.
본 개시물에 설명된 것처럼, 전력 게이팅 모듈(106)은 선택적이고 독립적인 원리로 로직 셀들을 활성 모드 또는 비활성 모드로 두기 위해 전력원(108)의 외부 전력 단자 또는 외부 기준 접지에 로직 셀들을 독립적으로 연결한다.
다양한 양상들 및 예들이 설명되었다. 그러나, 이하의 청구범위의 범주를 벗어남이 없이 본 개시물의 구조 또는 기술들에 대한 변형들이 이루어질 수 있다. 예를 들어, 다른 타입들의 디바이스들이 본 명세서에서 설명된 전력 관리 기술들을 구현할 수도 있다. 개시물의 이러한 양상들 및 다른 양상들은 이하의 청구범위의 범주 내에 있다.

Claims (50)

  1. 멀티미디어 프로세서로서,
    제 1 멀티미디어 처리 태스크(task)들을 처리하기 위한 제 1 블록;
    제 2 멀티미디어 처리 태스크들을 처리하기 위한 제 2 블록;
    상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원(power source); 및
    상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결(couple)하고 상기 전력원과 선택적으로 연결해제(decouple)하는 전력 게이팅 모듈(power gating module)
    을 포함하는 멀티미디어 프로세서.
  2. 제 1 항에 있어서,
    상기 전력 게이팅 모듈은,
    상기 제 1 블록과 결합된(associated) 제 1 스위치 셀;
    상기 제 2 블록과 결합된 제 2 스위치 셀; 및
    상기 제 1 블록 및 상기 제 2 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하는 드라이버 모듈
    을 포함하는, 멀티미디어 프로세서.
  3. 제 2 항에 있어서,
    상기 전력원은 상기 제 1 블록 및 상기 제 2 블록과 통신하는 전력 레일(power rail), 및 상기 제 1 블록 및 상기 제 2 블록과 통신하는 접지 레일(ground rail)을 포함하고, 상기 전력 게이팅 모듈은 상기 전력 레일 및 상기 접지 레일 중 하나를 각각의 상기 블록에 선택적으로 연결하고 각각의 상기 블록과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하는, 멀티미디어 프로세서.
  4. 제 1 항에 있어서,
    상기 제 2 블록은 다수의 서브-블록들을 포함하고, 상기 제 2 블록은 주어진 멀티미디어 처리 태스크를 처리하기 위해 상기 서브-블록들 중 하나를 선택하는, 멀티미디어 프로세서.
  5. 제 1 항에 있어서,
    상기 전력 게이팅 모듈은 상기 전력원의 접지 레일을 상기 제 1 블록 및 상기 제 2 블록 중 각각 하나에 연결하고 상기 제 1 블록 및 상기 제 2 블록 중 각각 하나와 연결해제하기 위한 제 1 풋스위치(footswitch) 및 제 2 풋스위치를 포함하는, 멀티미디어 프로세서.
  6. 제 1 항에 있어서,
    상기 전력 게이팅 모듈은 상기 전력원의 전력 레일을 상기 제 1 블록 및 상기 제 2 블록 중 각각 하나에 연결하고 상기 제 1 블록 및 상기 제 2 블록 중 각각 하나와 연결해제하기 위한 제 1 헤드스위치(headswitch) 및 제 2 헤드스위치를 포함하는, 멀티미디어 프로세서.
  7. 제 1 항에 있어서,
    상기 제 1 블록 및 상기 제 2 블록 중 적어도 하나는 낮은 임계 전압(low voltage threshold) 로직 게이트를 포함하고, 상기 전력 게이팅 모듈은 높은 임계 전압 스위치들을 포함하는, 멀티미디어 프로세서.
  8. 제 1 항에 있어서,
    상기 제 1 블록은 픽셀 처리 파이프(PPP)를 포함하고, 상기 제 1 멀티미디어 처리 태스크들은 픽셀 처리 태스크들을 포함하는, 멀티미디어 프로세서.
  9. 제 1 항에 있어서,
    상기 제 2 블록은 직접 메모리 액세스(DMA) 파이프를 포함하고, 상기 제 2 멀티미디어 처리 태스크들은 프레임 버퍼 이미지들을 메모리로부터 디스플레이로 전달하는 것을 포함하는, 멀티미디어 프로세서.
  10. 제 9 항에 있어서,
    상기 DMA 파이프는 주(primary) DMA(DMA-P), 보조(secondary) DMA(DMA-S), 외부 DMA(DMA-E), 및 텔레비전 DMA(DMA-TV) 중 적어도 2개 이상을 포함하는 다수의 서브-블록들을 포함하는, 멀티미디어 프로세서.
  11. 제 1 항에 있어서,
    상기 제 1 블록은 상기 제 2 블록이 상기 제 2 멀티미디어 처리 태스크들을 처리하는 레이트(rate)와 상이한 레이트로 상기 제 1 멀티미디어 처리 태스크들을 처리하는, 멀티미디어 프로세서.
  12. 제 1 항에 있어서,
    상기 전력 게이팅 모듈은 상기 제 1 및 제 2 블록이 각각 유휴상태(idling)인지 여부에 기초하여 상기 전력원을 상기 제 1 및 제 2 블록 중 하나 이상과 독립적으로 연결 및 연결해제하는, 멀티미디어 프로세서.
  13. 제 1 항에 있어서,
    상기 전력 게이팅 모듈은 상기 제 1 모듈이 유휴상태인 동안 상기 전력원을 상기 제 1 블록과 연결해제하고, 상기 전력 게이팅 모듈은 상기 제 2 블록이 활성(active)인 동안 상기 전력원을 상기 제 2 블록에 동시에 연결하는, 멀티미디어 프로세서.
  14. 무선 통신 디바이스로서,
    무선 송신기;
    무선 수신기; 및
    상기 무선 송신기를 구동하고 상기 무선 수신기에 의해 수신된 신호들을 처리하기 위한 처리 회로
    를 포함하고, 상기 처리 회로는 멀티미디어 디스플레이 프로세서를 포함하며, 상기 멀티미디어 디스플레이 프로세서는,
    제 1 멀티미디어 처리 태스크들을 처리하기 위한 제 1 블록;
    제 2 멀티미디어 처리 태스크들을 처리하기 위한 제 2 블록;
    상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원; 및
    상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈
    을 갖는, 무선 통신 디바이스.
  15. 제 14 항에 있어서,
    상기 전력 게이팅 모듈은 상기 전력원을 상기 제 1 및 제 2 블록 중 각각 하나와 독립적으로 연결 및 연결해제하기 위한 헤드스위치를 포함하는, 무선 통신 디바이스.
  16. 제 14 항에 있어서,
    상기 전력 게이팅 모듈은 상기 전력원을 상기 제 1 및 제 2 블록 중 각각 하나와 독립적으로 연결 및 연결해제하기 위한 풋스위치를 포함하는, 무선 통신 디바이스.
  17. 제 14 항에 있어서,
    상기 전력 게이팅 모듈은 상기 제 1 및 제 2 블록이 각각 유휴상태인지 여부에 기초하여 상기 전력원을 상기 제 1 및 제 2 블록 중 하나 이상과 독립적으로 연결 및 연결해제하는, 무선 통신 디바이스.
  18. 방법으로서,
    멀티미디어 디스플레이 프로세서 내의 처리 블록이 유휴상태임을 감지하는(detecting) 단계; 및
    상기 멀티미디어 디스플레이 프로세서 내의 다른 활성 처리 블록들을 전력원과 연결해제하지 않으면서, 상기 처리 블록이 유휴상태일 때 상기 처리 블록으로의 전력을 독립적으로 게이팅하기 위해 상기 처리 블록을 상기 전력원과 선택적으로 연결해제하는 단계
    를 포함하는 방법.
  19. 제 18 항에 있어서,
    상기 처리 블록을 선택적으로 연결해제하는 단계는 상기 처리 블록이 유휴상태인지 여부를 결정하기 위해 상기 처리 블록과 관련된 유휴 상태 비트를 검사하는 단계를 포함하는, 방법.
  20. 제 18 항에 있어서,
    상기 처리 블록을 상기 전력원과 선택적으로 연결해제하는 단계는 상기 처리 블록으로의 전력을 게이팅하기 위해 상기 처리 블록을 상기 전력원과 연결해제하기 위한 풋스위치를 기동하는(activating) 단계를 포함하는, 방법.
  21. 제 18 항에 있어서,
    상기 처리 블록을 상기 전력원과 선택적으로 연결해제하는 단계는 상기 처리 블록으로의 전력을 게이팅하기 위해 상기 처리 블록을 상기 전력원과 연결해제하기 위한 헤드스위치를 기동하는 단계를 포함하는, 방법.
  22. 제 18 항에 있어서,
    상기 처리 블록이 유휴상태임을 감지하는 단계는 픽셀 처리 파이프(PPP)가 유휴상태임을 감지하는 단계를 포함하는, 방법.
  23. 제 18 항에 있어서,
    상기 처리 블록이 유휴상태임을 감지하는 단계는 직접 메모리 액세스(DMA) 파이프가 유휴상태임을 감지하는 단계를 포함하는, 방법.
  24. 제 23 항에 있어서,
    상기 DMA는 주 DMA(DMA-P), 보조 DMA(DMA-S), 외부 DMA(DMA-E), 및 텔레비전 DMA(DMA-TV) 중 적어도 2개 이상을 포함하는 다수의 서브-블록들을 포함하는, 방법.
  25. 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건(product)으로서,
    상기 컴퓨터-판독가능 매체는,
    컴퓨터로 하여금 멀티미디어 디스플레이 프로세서 내의 처리 블록이 유휴상태임을 감지하도록 하기 위한 명령들; 및
    컴퓨터로 하여금 상기 멀티미디어 디스플레이 프로세서 내의 다른 활성 처리 블록들을 전력원과 연결해제하지 않으면서, 상기 처리 블록이 유휴상태일 때 상기 처리 블록으로의 전력을 독립적으로 게이팅하기 위해 상기 처리 블록을 상기 전력원과 선택적으로 연결해제하도록 하기 위한 명령들
    을 포함하는, 컴퓨터 프로그램 물건.
  26. 제 25 항에 있어서,
    상기 컴퓨터로 하여금 상기 처리 블록을 선택적으로 연결해제하도록 하기 위한 상기 명령들은 상기 컴퓨터로 하여금 상기 처리 블록이 유휴상태인지 여부를 결정하기 위해 상기 처리 블록과 관련된 유휴 상태 비트를 검사하도록 하기 위한 명령들을 포함하는, 컴퓨터 프로그램 물건.
  27. 제 25 항에 있어서,
    상기 컴퓨터로 하여금 상기 처리 블록을 선택적으로 연결해제하도록 하기 위한 상기 명령들은 상기 컴퓨터로 하여금 상기 처리 블록으로의 전력을 게이팅하기 위해 상기 처리 블록을 상기 전력원과 연결해제하기 위한 풋스위치를 기동하도록 하기 위한 명령들을 포함하는, 컴퓨터 프로그램 물건.
  28. 제 25 항에 있어서,
    상기 컴퓨터로 하여금 상기 처리 블록을 선택적으로 연결해제하도록 하기 위한 상기 명령들은 상기 컴퓨터로 하여금 상기 처리 블록으로의 전력을 게이팅하기 위해 상기 처리 블록을 상기 전력원과 연결해제하기 위한 헤드스위치를 기동하도록 하기 위한 명령들을 포함하는, 컴퓨터 프로그램 물건.
  29. 제 25 항에 있어서,
    상기 컴퓨터로 하여금 상기 처리 블록이 유휴상태임을 감지하도록 하기 위한 상기 명령들은 상기 컴퓨터로 하여금 픽셀 처리 파이프(PPP)가 유휴상태임을 감지하도록 하기 위한 명령들을 포함하는, 컴퓨터 프로그램 물건.
  30. 제 25 항에 있어서,
    상기 컴퓨터로 하여금 상기 처리 블록이 유휴상태임을 감지하도록 하기 위한 상기 명령들은 상기 컴퓨터로 하여금 직접 메모리 액세스(DMA) 파이프가 유휴상태임을 감지하도록 하기 위한 명령들을 포함하는, 컴퓨터 프로그램 물건.
  31. 제 30 항에 있어서,
    상기 DMA는 주 DMA(DMA-P), 보조 DMA(DMA-S), 외부 DMA(DMA-E), 및 텔레비전 DMA(DMA-TV) 중 적어도 2개 이상을 포함하는 다수의 서브-블록들을 포함하는, 컴퓨터 프로그램 물건.
  32. 멀티미디어 프로세서를 어셈블링(assembling)하기 위한 방법으로서,
    제 1 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 1 블록 및 제 2 멀티미디어 처리 태스크들을 독립적으로 처리하기 위한 제 2 블록을 포함하는 로직 회로를 형성하는 단계;
    상기 제 1 및 제 2 블록을 위한 전력을 생성하는 전력원을 형성하는 단계; 및
    상기 제 2 블록과 독립적으로 상기 제 1 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하는 전력 게이팅 모듈을 형성하는 단계
    를 포함하는 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  33. 제 32 항에 있어서,
    상기 전력 게이팅 모듈을 형성하는 단계는,
    상기 제 1 블록과 결합된 제 1 스위치 셀을 형성하는 단계;
    상기 제 2 블록과 결합된 제 2 스위치 셀을 형성하는 단계; 및
    상기 제 1 블록 및 상기 제 2 블록을 상기 전력원에 선택적으로 연결하고 상기 전력원과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하는 드라이버 모듈을 형성하는 단계
    를 포함하는, 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  34. 제 33 항에 있어서,
    상기 전력원을 형성하는 단계는,
    상기 제 1 블록 및 상기 제 2 블록과 통신하는 전력 레일을 형성하는 단계; 및
    상기 제 1 블록 및 상기 제 2 블록과 통신하는 접지 레일을 형성하는 단계
    를 포함하고, 상기 전력 게이팅 모듈은 상기 전력 레일 및 상기 접지 레일 중 하나를 각각의 상기 블록에 선택적으로 연결하고 각각의 상기 블록과 선택적으로 연결해제하기 위해 상기 제 1 및 제 2 스위치 셀을 독립적으로 제어하도록 형성되는, 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  35. 제 34 항에 있어서,
    각각의 상기 스위치 셀은 상기 전력 레일을 상기 제 1 및 제 2 블록과 연결 및 연결해제하기 위한 헤드스위치를 포함하는, 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  36. 제 34 항에 있어서,
    각각의 상기 스위치 셀은 상기 접지 레일을 상기 제 1 및 제 2 블록과 연결 및 연결해제하기 위한 풋스위치를 포함하는, 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  37. 제 32 항에 있어서,
    상기 제 1 블록은 픽셀 처리를 수행하기 위한 픽셀 처리 파이프(PPP)를 포함하고, 상기 제 2 블록은 프레임 버퍼 이미지를 메모리로부터 디스플레이 패널로 전달하기 위한 직접 메모리 액세스(DMA) 파이프를 포함하는, 멀티미디어 프로세서를 어셈블링하기 위한 방법.
  38. 멀티미디어 프로세서로서,
    제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단;
    제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단;
    상기 제 1 및 제 2 블록을 위한 전력을 생성하기 위한 수단; 및
    상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단과 독립적으로, 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단을 상기 전력을 생성하기 위한 수단에 선택적으로 연결하고 상기 전력을 생성하기 위한 수단과 선택적으로 연결해제하기 위한 수단
    을 포함하는 멀티미디어 프로세서.
  39. 제 38 항에 있어서,
    상기 전력을 생성하기 위한 수단은,
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단과 결합된 스위칭하기 위한 제 1 수단;
    상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단과 결합된 스위칭하기 위한 제 2 수단; 및
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단을 상기 전력을 생성하기 위한 수단에 선택적으로 연결하고 상기 전력을 생성하기 위한 수단과 선택적으로 연결해제하기 위해, 상기 스위칭하기 위한 제 1 수단 및 상기 스위칭하기 위한 제 2 수단을 독립적으로 제어하기 위한 수단
    을 포함하는, 멀티미디어 프로세서.
  40. 제 39 항에 있어서,
    상기 전력을 생성하기 위한 수단은 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단과 통신하는 전력 레일, 및 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단과 통신하는 접지 레일을 포함하고,
    상기 선택적으로 연결하고 선택적으로 연결해제하기 위한 수단은 상기 전력 레일 및 상기 접지 레일 중 하나를 각각의 상기 처리하기 위한 수단에 선택적으로 연결하고 각각의 상기 처리하기 위한 수단과 선택적으로 연결해제하기 위해, 상기 스위칭하기 위한 제 1 수단 및 상기 스위칭하기 위한 제 2 수단을 독립적으로 제어하기 위한 수단을 포함하는, 멀티미디어 프로세서.
  41. 제 38 항에 있어서,
    상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단은 다수의 서브-블록들을 포함하고, 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단은 주어진 멀티미디어 처리 태스크를 처리하기 위해 상기 서브-블록들 중 하나를 선택하기 위한 수단을 포함하는, 멀티미디어 프로세서.
  42. 제 38 항에 있어서,
    상기 선택적으로 연결하고 선택적으로 연결해제하기 위한 수단은 상기 전력을 생성하기 위한 수단의 접지 레일을 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단 중 각각 하나에 연결하고 각각 하나와 연결해제하기 위한 제 1 풋스위치 및 제 2 풋스위치를 포함하는, 멀티미디어 프로세서.
  43. 제 38 항에 있어서,
    상기 선택적으로 연결하고 선택적으로 연결해제하기 위한 수단은 상기 전력을 생성하기 위한 수단의 전력 레일을 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단 중 각각 하나에 연결하고 각각 하나와 연결해제하기 위한 제 1 헤드스위치 및 제 2 헤드스위치를 포함하는, 멀티미디어 프로세서.
  44. 제 38 항에 있어서,
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단 및 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단 중 적어도 하나는 낮은 임계 전압의 로직 게이팅(logically gating)하기 위한 수단을 포함하고, 상기 선택적으로 연결하고 선택적으로 연결해제하기 위한 수단은 높은 임계 전압의 스위칭하기 위한 수단을 포함하는, 멀티미디어 프로세서.
  45. 제 38 항에 있어서,
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단은 픽셀 처리 파이프(PPP)를 포함하고, 상기 제 1 멀티미디어 처리 태스크들은 픽셀 처리 태스크들을 포함하는, 멀티미디어 프로세서.
  46. 제 38 항에 있어서,
    상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단은 직접 메모리 액세스(DMA) 파이프를 포함하고, 상기 제 2 멀티미디어 처리 태스크들은 프레임 버퍼 이미지들을 메모리로부터 디스플레이로 전달하는 것을 포함하는, 멀티미디어 프로세서.
  47. 제 46 항에 있어서,
    상기 DMA 파이프는 주 DMA(DMA-P), 보조 DMA(DMA-S), 외부 DMA(DMA-E), 및 텔레비전 DMA(DMA-TV) 중 적어도 2개 이상을 포함하는 다수의 서브-블록들을 포함하는, 멀티미디어 프로세서.
  48. 제 38 항에 있어서,
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단은 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단이 상기 제 2 멀티미디어 처리 태스크들을 처리하는 레이트와 상이한 레이트로 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단을 포함하는, 멀티미디어 프로세서.
  49. 제 38 항에 있어서,
    상기 전력 게이팅 모듈은 상기 제 1 및 제 2 블록이 각각 유휴상태인지 여부에 기초하여 상기 전력원을 상기 제 1 및 제 2 블록 중 하나 이상과 독립적으로 연결 및 연결해제하는, 멀티미디어 프로세서.
  50. 제 38 항에 있어서,
    상기 선택적으로 연결하고 선택적으로 연결해제하기 위한 수단은,
    상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단이 유휴상태인 동안 상기 전력을 생성하기 위한 수단을 상기 제 1 멀티미디어 처리 태스크들을 처리하기 위한 수단과 연결해제하기 위한 수단; 및
    상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단이 활성인 동안 상기 전력원을 상기 제 2 멀티미디어 처리 태스크들을 처리하기 위한 수단에 동시에 연결하기 위한 수단
    을 포함하는, 멀티미디어 프로세서.
KR1020107001909A 2007-06-27 2008-06-24 멀티미디어 처리 전력 관리를 위한 전력 게이팅 KR101208393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/769,596 2007-06-27
US11/769,596 US7868479B2 (en) 2007-06-27 2007-06-27 Power gating for multimedia processing power management

Publications (2)

Publication Number Publication Date
KR20100025014A true KR20100025014A (ko) 2010-03-08
KR101208393B1 KR101208393B1 (ko) 2012-12-05

Family

ID=39789746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001909A KR101208393B1 (ko) 2007-06-27 2008-06-24 멀티미디어 처리 전력 관리를 위한 전력 게이팅

Country Status (7)

Country Link
US (1) US7868479B2 (ko)
EP (2) EP2009539A3 (ko)
JP (2) JP5290289B2 (ko)
KR (1) KR101208393B1 (ko)
CN (1) CN101802751B (ko)
TW (1) TW200912629A (ko)
WO (1) WO2009002966A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804645B2 (en) 2012-01-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Systems and methods for individually controlling power supply voltage to circuits in a semiconductor device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100060611A (ko) * 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US8171317B2 (en) 2009-03-30 2012-05-01 Intel Corporation Conserving power in a platform supporting network interfaces
JP5736120B2 (ja) * 2009-07-03 2015-06-17 株式会社リコー 電気機器、画像形成装置、電気機器制御方法及びプログラム
US8656198B2 (en) 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8650084B2 (en) 2010-06-18 2014-02-11 Microsoft Corporation Tool for analysis of advertising auctions
US8760217B2 (en) * 2011-02-25 2014-06-24 Qualcomm Incorporated Semiconductor device having on-chip voltage regulator
CN103959196A (zh) * 2011-11-21 2014-07-30 英特尔公司 用于性能改善的可重配置图形处理器
CN105573473B (zh) * 2011-11-21 2019-04-30 英特尔公司 用于性能改善的可重配置图形处理器
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9218048B2 (en) 2012-02-02 2015-12-22 Jeffrey R. Eastlack Individually activating or deactivating functional units in a processor system based on decoded instruction to achieve power saving
US9098271B2 (en) 2012-02-05 2015-08-04 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using static profiling
US9104416B2 (en) 2012-02-05 2015-08-11 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using dynamic profiling
US9104395B2 (en) 2012-05-02 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Processor and driving method thereof
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9804656B2 (en) * 2012-09-29 2017-10-31 Intel Corporation Micro-architectural energy monitor event-assisted temperature sensing
DE112013005029T5 (de) 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
US10242652B2 (en) 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US9851777B2 (en) 2014-01-02 2017-12-26 Advanced Micro Devices, Inc. Power gating based on cache dirtiness
US9720487B2 (en) 2014-01-10 2017-08-01 Advanced Micro Devices, Inc. Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
US9367054B2 (en) * 2014-01-16 2016-06-14 Qualcomm Incorporated Sizing power-gated sections by constraining voltage droop
US20150234449A1 (en) * 2014-02-14 2015-08-20 Qualcomm Incorporated Fast power gating of vector processors
US9348645B2 (en) * 2014-05-30 2016-05-24 Apple Inc. Method and apparatus for inter process priority donation
US9396089B2 (en) 2014-05-30 2016-07-19 Apple Inc. Activity tracing diagnostic systems and methods
US9507410B2 (en) * 2014-06-20 2016-11-29 Advanced Micro Devices, Inc. Decoupled selective implementation of entry and exit prediction for power gating processor components
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
US20160091957A1 (en) * 2014-09-26 2016-03-31 Suketu R. Partiwala Power management for memory accesses in a system-on-chip
CN106502858A (zh) * 2016-10-09 2017-03-15 深圳市金立通信设备有限公司 一种多子系统功耗确定方法及终端
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US10955901B2 (en) 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US10671148B2 (en) 2017-12-21 2020-06-02 Advanced Micro Devices, Inc. Multi-node system low power management
US11054887B2 (en) 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US11100698B2 (en) 2019-06-28 2021-08-24 Ati Technologies Ulc Real-time GPU rendering with performance guaranteed power management
CN112925592A (zh) 2019-12-05 2021-06-08 超威半导体公司 渲染主页面的内核软件驱动的颜色重新映射
KR20210083450A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 파워 스위치를 포함하는 이미지 센서 구동 회로 및 이를 포함하는 이미지 센서
US11961554B2 (en) 2020-01-31 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Shared power footer circuit
CN111327311A (zh) * 2020-04-15 2020-06-23 联合华芯电子有限公司 一种实现多电平逻辑与运算的电路和方法
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit
CN113098467B (zh) * 2021-03-01 2023-05-26 电子科技大学 一种降低泄漏功率的多阈值cmos电路

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190958A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体集積回路
JPH04302014A (ja) * 1991-03-28 1992-10-26 Tokyo Electric Co Ltd 論理回路駆動装置
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
JPH10207586A (ja) * 1997-01-22 1998-08-07 Nec Corp コンピュータの電源オフ制御方式
US5926034A (en) 1997-08-14 1999-07-20 Micron Technology, Inc. Fuse option for multiple logic families on the same die
JPH11145397A (ja) 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体集積回路装置
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit
US7089344B1 (en) * 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
JP3549471B2 (ja) * 2000-08-08 2004-08-04 株式会社デジタル 電子回路ブロック
JP3570382B2 (ja) * 2001-01-26 2004-09-29 日本電気株式会社 省電力グラフィック制御回路
JP3884914B2 (ja) * 2001-01-30 2007-02-21 株式会社ルネサステクノロジ 半導体装置
US20020191104A1 (en) * 2001-03-26 2002-12-19 Mega Chips Corporation Image conversion device, image conversion method and data conversion circuit as well as digital camera
US6516447B2 (en) 2001-06-22 2003-02-04 Cadence Design Systems, Inc. Topological global routing for automated IC package interconnect
US6518826B2 (en) * 2001-06-28 2003-02-11 Intel Corporation Method and apparatus for dynamic leakage control
US6839828B2 (en) * 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
JP4974202B2 (ja) * 2001-09-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3847147B2 (ja) 2001-11-22 2006-11-15 富士通株式会社 マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
JP3667690B2 (ja) 2001-12-19 2005-07-06 エルピーダメモリ株式会社 出力バッファ回路及び半導体集積回路装置
US20030218478A1 (en) * 2002-05-24 2003-11-27 Sani Mehdi Hamidi Regulation of crowbar current in circuits employing footswitches/headswitches
JP2004021574A (ja) * 2002-06-17 2004-01-22 Hitachi Ltd 半導体装置
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
JP2004118234A (ja) * 2002-09-20 2004-04-15 Ricoh Co Ltd データ転送装置
JP2004186666A (ja) * 2002-10-09 2004-07-02 Fujitsu Ltd 半導体集積回路装置
US7279926B2 (en) 2004-05-27 2007-10-09 Qualcomm Incoporated Headswitch and footswitch circuitry for power management
JP2006018732A (ja) * 2004-07-05 2006-01-19 Rohm Co Ltd 電子機器
EP1849051A2 (en) * 2005-02-16 2007-10-31 Matsusita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
JP4713901B2 (ja) * 2005-02-24 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101114984B1 (ko) 2005-03-14 2012-03-06 삼성전자주식회사 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치
JP4599228B2 (ja) 2005-05-30 2010-12-15 株式会社日立製作所 無線送受信機
US7836284B2 (en) 2005-06-09 2010-11-16 Qualcomm Incorporated Microprocessor with automatic selection of processing parallelism mode based on width data of instructions
US20090135754A1 (en) 2007-11-27 2009-05-28 Qualcomm Incorporated Interference management in a wireless communication system using overhead channel power control

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804645B2 (en) 2012-01-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Systems and methods for individually controlling power supply voltage to circuits in a semiconductor device
US11209880B2 (en) 2012-01-23 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11934243B2 (en) 2012-01-23 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2009002966A2 (en) 2008-12-31
EP2508962A1 (en) 2012-10-10
EP2009539A3 (en) 2010-01-06
US7868479B2 (en) 2011-01-11
TW200912629A (en) 2009-03-16
CN101802751B (zh) 2014-01-15
CN101802751A (zh) 2010-08-11
JP2013093038A (ja) 2013-05-16
JP5290289B2 (ja) 2013-09-18
JP5763042B2 (ja) 2015-08-12
WO2009002966A3 (en) 2010-01-21
KR101208393B1 (ko) 2012-12-05
EP2009539A2 (en) 2008-12-31
JP2010532058A (ja) 2010-09-30
US20090001814A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR101208393B1 (ko) 멀티미디어 처리 전력 관리를 위한 전력 게이팅
US7812582B2 (en) System and method of power distribution control of an integrated circuit
US7895458B2 (en) Power control apparatus and method thereof
US9203382B2 (en) Integrated clock gater (ICG) using clock cascode complimentary switch logic
US7279926B2 (en) Headswitch and footswitch circuitry for power management
US20130015904A1 (en) Power gating control module, integrated circuit device, signal processing system, electronic device, and method therefor
KR101049352B1 (ko) 메모리에 대한 저전력 워드라인 로직을 위한 시스템 및방법
KR101962606B1 (ko) 전력의 게이트 제어를 통한 집적 회로
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
KR20010052926A (ko) 반도체집적회로
US7215155B2 (en) Control circuits and methods including delay times for multi-threshold CMOS devices
KR20120030763A (ko) 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 ＳｏＣ 장치
US7996695B2 (en) Circuits and methods for sleep state leakage current reduction
US8723592B2 (en) Adjustable body bias circuit
EP2025059B1 (en) System and method of power distribution control of an integrated circuit
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
US20200341537A1 (en) Retention flip-flops
KR20140070041A (ko) 반도체 집적회로와 그 동작 방법
JP2001148625A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 8