CN111327311A - 一种实现多电平逻辑与运算的电路和方法 - Google Patents

Abstract

本发明提供了一种实现多电平逻辑与运算的电路和方法，包括：至少两个单端口处理模块、线与逻辑模块；每个单端口处理模块包括：缓冲单元，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；开关单元，用于当所述驱动电压小于所述单端口处理模块的输出端电压时，开关导通，根据所述驱动电压更新所述输出端电压；所述线与逻辑模块，并将所有单端口处理模块的输出端相连，得到一连接点，所述连接点通过上拉电阻连接电源，根据所述连接点的汇集电压获取输出逻辑电平。本发明可以实现多端口的多电平逻辑与运算。

Description

一种实现多电平逻辑与运算的电路和方法

技术领域

本发明涉及逻辑运算领域，尤指一种实现多电平逻辑与运算的电路和方法。

背景技术

现有的逻辑运算普遍基于二值逻辑，即非0即1、非1即0的逻辑，但许多逻辑问题本身不止2个逻辑状态。例如电机状态逻辑上至少包括“正转”、“停止”和“反转”三个状态，并且还可以进一步区分为：“极速正转”、“正转”、“停止”、“反转”和“极速反转”五个状态。因此需要用更多的信息来描述。这就需要用到多值逻辑，但多值逻辑在实践中一直没有得到广泛的应用。一个重要因素是，多值逻辑可以用多位二值逻辑代替。比如，上述五种状态可以用一位多值逻辑量(取值范围：0、1、2、3、4)表达，也可以用三位二进制逻辑量表达(比如：000、001、010、011、100)。目前多值逻辑运算多是利用二值逻辑电路来实现。

随着数字集成电路设计日趋复杂，功能越来越强，内部互联线(或称为总线)上传输的信息量越来越大，但集成电路总面积越来越小，要求互连线所占据的面积也随之缩小，这就要求提高互连线的信息传输速率。用多值逻辑代替二值逻辑是一种有效提高信息传输速率的方法。多值逻辑在电子技术中一般用多电平逻辑来等效，同样位数的N电平多值逻辑所表达的信息量是二值逻辑的N倍。

在二值逻辑运算中，逻辑“与”运算被定义为：在输入的逻辑状态中，如果全部是有效的“1”状态，那么输出也是“1”状态；否则如果输入的逻辑状态中有任何一个是逻辑“0”状态，那么输出将是“0”状态。

在多电平逻辑运算中，逻辑“与”运算被定义为：输出逻辑电平为所有的输入逻辑电平的最小值。比如，逻辑电平1对应1.1V～1.9V之间的电压，逻辑电平2对应2.1V～2.9V之间的电压、逻辑电平4对应4.1V以上的电压，假设输入逻辑电压为1.3V、2.5V、4.4V，分别对应逻辑电平为1、2、4，根据多值逻辑“与”运算的定义，输出逻辑电平为逻辑电平1，即输出信号电压处于1.1V～1.9V之间。

找到一种本质上属于多值逻辑与运算的方法，促进多值逻辑在实践中的应用，是一个值得解决的问题。

发明内容

本发明的目的之一是为了克服现有技术中存在的至少部分不足，提供一种实现多电平逻辑与运算的电路和方法。

本发明提供的技术方案如下：

一种实现多电平逻辑与运算的电路，包括：至少两个单端口处理模块、线与逻辑模块；每个单端口处理模块包括：缓冲单元，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；开关单元，与所述缓冲单元电连接，用于当所述驱动电压小于所述单端口处理模块的输出端电压时，开关导通，根据所述驱动电压更新所述输出端电压；所述线与逻辑模块，与每个单端口处理模块电连接，并将所有单端口处理模块的输出端相连，得到一连接点，所述连接点通过上拉电阻连接到电源，根据所述连接点的汇集电压获取输出逻辑电平。

进一步优选的，所述单端口处理模块还包括：比较单元，与所述缓冲单元电连接，用于比较所述驱动电压与所述输出端电压；所述开关单元，进一步用于根据所述比较结果控制开关的断开/导通。

进一步优选的，所述开关单元包括场效应管，所述比较单元包括比较器；所述缓冲单元的输出端连接所述场效应管的源极和所述比较器的负向输入端，所述场效应管的漏极连接所述比较器的正向输入端，所述比较器的输出端连接所述场效应管的栅极。

进一步优选的，还包括：电压再生模块，与所述线与逻辑模块电连接，用于将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

进一步优选的，所述电压再生模块包括分压电路、再生电路；所述分压电路，用于产生各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；所述再生电路，用于将所述汇集电压与各个预设分压门限分别比较，获取所述汇集电压所属的子电压范围；根据所述子电压范围得到其对应的逻辑电平对应的标准电压。

进一步优选的，所述分压电路包括至少3个分压电阻；所述再生电路包括至少2个比较器、至少2个反馈电阻；所述至少3个分压电阻依次串联在电源与地之间；每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的正向输入端用于接收所述汇集电压；每个比较器的输出端通过一个反馈电阻相互连接。

进一步优选的，所述电压再生模块还包括电压跟随器；每个比较器的输出端通过一个反馈电阻连接所述电压跟随器的正向输入端。

本发明还提供一种实现多电平逻辑与运算的方法，包括：获取至少两个端口的输入逻辑电平对应的输入电压，并初始化汇集电压；所述输入逻辑电平为多值逻辑量；将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；判断所述驱动电压是否小于所述汇集电压；当所述驱动电压小于所述汇集电压时，用所述驱动电压更新所述汇集电压；根据所述汇集电压获取输出逻辑电平。

进一步优选的，所述根据所述汇集电压获取输出逻辑电平，包括：将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

进一步优选的，所述将所述汇集电压转换成其所属逻辑电平对应的标准电压，包括：获得各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；将所述汇集电压分别与各个预设分压门限分别比较，获取所述汇集电压所属的子电压范围；根据所述子电压范围得到其对应的逻辑电平对应的标准电压。

通过本发明提供的一种实现多电平逻辑与运算的电路和方法，能够带来以下有益效果：实现多值逻辑与运算，提升集成电路内部总线的信息传输速率，进而降低内部总线所占据的面积。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种实现多电平逻辑与运算的电路和方法的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明的一种实现多电平逻辑与运算的电路的一个实施例的结构示意图；

图2是一种实现多电平逻辑与运算的电路图；

图3是另一种实现多电平逻辑与运算的电路图；

图4是另一种实现多电平逻辑与运算的电路图；

图5是另一种实现多电平逻辑与运算的电路图；

图6是本发明的一种实现多电平逻辑与运算的电路的另一个实施例的结构示意图；

图7是本发明的一种实现多电平逻辑与运算的方法的一个实施例的流程图；

图8是本发明的一种实现多电平逻辑与运算的方法的另一个实施例的流程图。

附图标号说明：

100.单端口处理模块，200.线与逻辑模块，300.电压再生模块，110.缓冲单元，120.比较单元，130.开关单元。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

在本发明的一个实施例中，如图1所示，一种实现多电平逻辑与运算的电路，包括：

至少两个单端口处理模块100、线与逻辑模块200；

每个单端口处理模块包100括：

缓冲单元110，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；

开关单元130，与所述缓冲单元电连接，用于当所述驱动电压小于所述单端口处理模块的输出端电压时，开关导通，根据所述驱动电压更新所述输出端电压；

所述线与逻辑模块200，与每个单端口处理模块电连接，并将所有单端口处理模块的输出端相连，得到一连接点，所述连接点通过上拉电阻连接电源，根据所述连接点的汇集电压获取输出逻辑电平。

具体的，图1是一个两端口的多电平逻辑与运算电路的结构示意图，此处仅是一个示例，本发明并不限定端口数。实现N个端口的多电平逻辑与运算，对应有N个单端口处理模块，每个单端口处理模块的电路是一样的。

每个单端口处理模块包括缓冲单元和开关单元，当开关单元导通时，将本端口的输入逻辑电平对应的输入电压传导至该单端口处理模块的输出端；当开关单元断开时，不会将本端口的输入逻辑电平对应的输入电压传导至该单端口处理模块的输出端。开关单元可以采用二极管、或三极管、或MOS管。

线与逻辑模块将所有单端口处理模块的输出端直接互联，其中一个连接点通过上拉电阻连接到电源。所以最终各个单端口处理模块的输出端电压是相同的，并与该连接点的汇集电压相同。由于只有当输入电压小于汇集电压时，单端口处理模块中的开关单元才导通，所以汇集电压最终稳定在各个端口的输入电压的最小值上。根据汇集电压得到输出逻辑电平，从而实现了输出逻辑电平为所有输入逻辑电平的最小值，即实现了多电平逻辑与运算。

图2是一种三端口的多电平逻辑与运算电路图，其中，输入三极管NP1

(NPN管)、输出三级管NP2(NPN管)、电阻R1、电阻R2、二极管D1构成了一个单端口处理模块，NP1、NP2、R1、R2构成了该模块的缓冲单元，D1构成了该模块的开关单元。NP1为射随器，NP1的集电极接电源VCC，NP1的发射极与NP2的发射极相连，连接到电阻R2的一端，电阻R2的另一端连接到地，端口1的输入逻辑电平对应的输入电压从NP1的基级输入。NP2的基级通过电阻R1与电源VCC相连，NP2的集电极与D1的负极相连，D1的正极为单端口处理模块的输出端。由于NP2的基级通过电阻R1与电源VCC相连，所以能保证NP2总是处于正向饱和导通状态。NP1和NP2一起起到单位增益缓冲驱动的作用。当NP2的集电极电压小于单端口处理模块的输出端电压时，二极管D1导通，根据NP2的集电极电压更新单端口处理模块的输出端电压。

将各个单端口处理模块的输出端都连接到同一条导线上，且其中一个连接点通过上拉电阻连接到电源，这部分电路构成了线与逻辑模块。从逻辑上看，在线与逻辑模块的输出端，输出与所有输入端口中电压最低的那个端口相同的电压，即实现了“逻辑与”的功能。

以一个5V系统为例，定义低于1V为逻辑电平0，1.1V～1.9V之间为逻辑电平1，2.1V～2.9V之间为逻辑电平2，3.1V～3.9V之间为逻辑电平3，4.1V以上为逻辑电平4。

如果输入端口1输入逻辑电平0，那么输入三极管NP1不导通，发射极电压低于0.2V。与它连接在一起的输出三极管NP2的发射极电压也低于0.2V。由于设定了输出三极管总是处于饱和导通状态，输出三极管NP2的集电极电压低于0.6V，经过一个单向导通二极管D1后的输出电压必定会被钳制在0.8V以下，无论其他输入端口的输入逻辑电压是多少，输出端电平都会是逻辑电平0。

如果输入端口1的逻辑电平是2(中值电压为2.5V)，其他输入端口的逻辑电平高于或等于2，那么最低的发射极电压就在1.5～2.3V之间，端口1那路的输出三极管集电极电压就在1.9～2.7V之间，经过一个二极管后的输出电压必定会被钳制在2.1～2.9V之间，因此输出三极管输出逻辑电平也将是2。可见图2电路实现了多电平逻辑与运算。

图2所示的多电平逻辑与电路，由于器件参数的离散性，必须设置较大的电压间隔才能确保电平的正确判断。所以该电路能够正确区分的逻辑电平数就比较少。

为了改善以上问题，优选地，在单端口处理模块中增加比较单元，用于比较驱动电压与单端口处理模块的输出端电压，并输出比较结果以控制开关单元的断开或导通。图3给出了一种改进的多电平逻辑与运算电路，其改进之处在于：每个单端口处理模块中，用MOS管和比较器代替了二级管做单向比较，其中比较器为比较单元，MOS管为开关单元。如图3所示，MOS管M1、单位增益缓冲驱动器A1、比较器C1组成了一个单端口处理模块，单位增益缓冲驱动器A1的输出端连接MOS管M1的源极和比较器C1的负向输入端，MOS管M1的漏极连接比较器C1的正向输入端，比较器C1的输出端连接MOS管M1的栅极。其他单端口处理模块的电路结构与之类似。

假设MOS管导通时内阻小于1欧姆，导通电流小于10毫安，那么导通时压降小于10毫伏，因此可以忽略不计。

假设端口1输入1.5V，端口2输入2.5V，端口3输入3.5V的场景，端口1输入的1.5V经过一个单向的单位增益缓冲驱动器后输出到MOS管M1的源极。此时MOS管M1的漏极电压显然高于1.5V，因此与MOS管M1相连的电压比较器输出高电平控制信号，控制MOS管M1导通，将漏极电压钳位在略大于1.5V的电平上，即端口1的输出端电压为1.5V左右。由于各个端口的输出端相连，所以此时端口2和端口3的输出端电压均为1.5V左右。再看端口2输入的2.5V，经单位增益缓冲驱动器后施加到MOS管M2的源极，因为此时MOS管M2的漏极电压为1.5V，所以电压比较器输出低电压，控制MOS管M2关断。同样端口3的输入的3.5V，施加到MOS管3的源极，因为此时MOS管M3的漏极电压为1.5V，所以电压比较器输出低电压，控制MOS管M3关断。可以看出该电路实现了自动选择最低电平的多电平逻辑与功能。

图3所示电路能够区分不同输入端之间非常小的电压差别，输出电压与最低输入电压几乎完全相同，因此可以设置较多的逻辑电平数量，从而提高电路的运算效率。

在本发明的另一个实施例中，如图6所示，一种实现多电平逻辑与运算的电路，包括：

至少两个单端口处理模块100、线与逻辑模块200；

每个单端口处理模块100包括：

缓冲单元110，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；

比较单元120，与所述缓冲单元电连接，用于比较所述驱动电压与所述单端口处理模块的输出端电压；

开关单元130，与所述缓冲单元和所述比较单元电连接，用于根据所述比较结果控制开关的断开/导通，当开关导通时，根据所述驱动电压更新所述输出端电压；

所述线与逻辑模块200，与每个单端口处理模块电连接，并将所有单端口处理模块的输出端相连，得到一连接点，所述连接点通过上拉电阻连接电源，获取所述连接点的汇集电压；

电压再生模块300，与所述线与逻辑模块电连接，用于将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

具体的，在前述实施例基础上增加了电压再生模块。电压再生模块，对汇集电压进行数字电压再生，即将汇集电压转换成其所属逻辑电平对应的标准电压，用于消除汇集电压信号中的干扰和信号畸变，输出干净准确的数字电压。

汇集电压，即线与逻辑模块的输出端的电压，通过电压再生模块转换为该电压所属逻辑电平所对应的标准电压，比如，汇集电压为1.2V，属于逻辑电平1(1.1V～1.9V之间)，逻辑电平1对应的标准电压为1.5V，通过电压再生模块，将1.2V的信号转换为1.5V的信号，这可以避免误差的持续叠加，从而影响后级处理的正确性。

由于考虑到实际应用场景中存在噪声，噪声的累加会导致输出的数字电压发生偏差，进一步导致逻辑错误，比如某种场景，忽略噪声下，线与逻辑模块输出的汇集电压为1.3V，本应属于逻辑电平1(1.1V～1.9V之间)，如果不对汇集电压进行再生处理，将其直接输入到下一级模块，由于噪声影响，下一级模块的输入信号可能会波动为1V或更低，这会导致下一级模块误判输入的逻辑电平是0。所以包含数字逻辑电平再生功能的电路抗噪能力更强，可靠性更高。

一种数字电压再生的电路实现方式为：将汇集电压经A/D模数转换器转成数字信号，再送给微处理器，由微处理器根据预设的逻辑电平-电压范围对应表(通常一个逻辑电平对应一段电压范围，比如逻辑电平2对应2.1V～2.9V之间的电压，属于该电压范围的电压都对应逻辑电平2)判断该数字信号对应哪个逻辑电平，再将对应的逻辑电平经D/A数模转换器得到对应的标准电压。该电路虽然器件较少，但成本较高，使用了微处理器。

图4是一种包含电压再生模块的三端口多电平逻辑与运算的电路图，提供了另一种数字电压再生方法。其中，缓冲器A1、比较器C1、MOS管MN1构成了单端口处理模块1，A2、C2、MN2构成了单端口处理模块2，A3、C3、MN3构成了单端口处理模块3；单端口处理模块1～3的输出端连接在一起，通过电阻R1连接到电源，这部分构成了线与逻辑模块；剩余部分电路构成了电压再生模块。图4支持三端口、每个端口有5种逻辑电平的逻辑与运算。本领域技术人员可知，对图4做适应性修改，就可得到支持N端口、每个端口M种逻辑电平的逻辑与运算的电路图。

该电压再生模块包括分压电路、再生电路：

分压电路，用于产生各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平。通过将若干电阻串联在电源与地之间，各个相互邻接的电阻之间的连接点的电压构成了一系列预设分压门限。该预设分压门限参考相邻逻辑电平的间隔电压来设置。比如，图4的分压电阻R2～R6构成了分压电路，若VCC＝5V，R2～R6阻值相同，则得到的预设分压门限分别为1V、2V、3V、4V，将5V电压范围分成了5个子电压范围：1V以下(对应逻辑电平0)，1.1V～1.9V(对应逻辑电平1)，2.1V～2.9V(对应逻辑电平2)，3.1V～3.9V(对应逻辑电平3)，4.1V以上(对应逻辑电平4)。

再生电路，用于将所述汇集电压与各个预设分压门限分别比较，获取所述汇集电压所属的子电压范围；根据所述子电压范围得到其对应的逻辑电平对应的标准电压。再生电路进一步细分为电压范围划分电路、逻辑电平判定电路、标准电压输出电路。

电压范围划分电路，通过将汇集电压与各个预设分压门限分别比较，获取汇集电压所属的子电压范围。当汇集电压大于某个预设分压门限时，则比较器输出高电平，否则输出低电平。图4的比较器C4～C7构成了该电压范围划分电路。

逻辑电平判定电路，用于根据汇集电压所属的电压范围，判定汇集电压所属的逻辑电平，即只有对应该逻辑电平的器件的输出为有效电平。图4的电阻R7～R17、比较器C8～C10、正向缓冲器A4、反向缓冲器B1构成了逻辑电平判定电路，A4、C8～C10、B1的输出反应了汇集电压所属的逻辑电平，比如，A4输出高电平意味着汇集电压属于逻辑电平4，C8输出高电平意味着汇集电压属于逻辑电平3，依次类推，直至B1输出高电平意味着汇集电压属于逻辑电平0。同一时刻，A4、C8～C10、B1中只有一个输出高电平。

标准电压输出电路，通过分压电阻网络得到每种逻辑电平对应的标准电压，根据逻辑电平判定电路判定的汇集电压所属的逻辑电平，控制对应的MOS管的断开/导通，当汇集电压所属的逻辑电平对应的MOS管导通时，输出与该逻辑电平对应的标准电压。图4中R18～R21构成了分压电阻网络，该分压电阻网络与MN4～MN8构成了标准电压输出电路。

以一个5V系统为例，定义低于1V为逻辑电平0，1.1V～1.9V之间为逻辑电平1，2.1V～2.9V之间为逻辑电平2，3.1V～3.9V之间为逻辑电平3，4.1V以上为逻辑电平4。

假设端口1输入1.5V，端口2输入2.5V，端口3输入3.5V。根据前述实施例中图3的示例可知，上述场景下，汇集电压稳定在1.5V(因电压比较器C1输出高电平，MN1导通，MN1的漏极电压更新为1.5V)。此时比较器C7输出高电平，比较器C4、C5、C6均输出GND低电平。此时，反相缓冲器B1输出低电平，MOS管MN8关闭。比较器C10输出高电平，驱动相连的MOS管MN7导通，输出精确1.5V标准逻辑电平。比较器C9、C8、同相缓冲器A4输出低电平，使得相连的MOS管截止。所有只有唯一个MOS管(即MN7)导通，输出精确的标准逻辑电平，经缓冲器A5输出。

假设三个端口输入的电压信号分别是2.2V、2.7V和3.4V。那么MOS管MN1输出2.2V，比较器C4和C5输出低电平，比较器C6和C7输出高电平。这时比较器C9将输出高驱动电压，使得相连的MOS管导通，输出标准的没有偏差的2.5V逻辑电平。比较器C8和C10都输出低驱动电压，反相缓冲器B1和同相缓冲器A4也同样输出低驱动电压。其他情况同样可以证明，所以图4所示电路可以输出标准的多电平逻辑与运算结果。

图4所示的实现方法实现有点复杂，器件多，电路复杂。图5针对电压再生模块给出了一种改进：

电压再生模块包括分压电路、再生电路。分压电路包括至少3个分压电阻；再生电路包括至少2个比较器、至少2个反馈电阻。

所述至少3个分压电阻依次串联在电源与地之间；每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的正向输入端用于接收所述汇集电压；每个比较器的输出端通过一个反馈电阻相互连接。

假设端口1输入1.3V，端口2输入2.5V，端口3输入3.5V。根据前述实施例中图3的示例可知，上述场景下，汇集电压稳定在1.3V(即MOS管MN1的漏极电压稳定在1.3V)。此时比较器C9输出高电平，比较器C6、C7、C8均输出低电平。此时out输出端电压为1.5V，是逻辑电平1对应的标准电压信号。

假设三个端口输入的电压信号分别是2.2V、2.7V和3.4V。那么MOS管MN1输出2.2V，比较器6和7输出低电平，比较器C8和C9输出高电平。此时out输出端电压为2.5V，是逻辑电平1对应的标准电压信号。其他情况也类似，所以图5所示电路可以输出标准的多电平逻辑与运算结果。

优选地，电压再生模块还包括电压跟随器。如图5所示，每个比较器的输出端通过一个反馈电阻连接电压跟随器V1的正向输入端。电压跟随器具有输入高阻抗、输出低阻抗的特点，可以起缓冲、隔离、提高带载能力的作用。

在本发明的一个实施例中，如图7所示，一种实现多电平逻辑与运算的方法，该方法基于前述任一实施例描述的实现多电平逻辑与运算的电路，包括：

步骤S100获取至少两个端口的输入逻辑电平对应的输入电压，并初始化汇集电压；所述输入逻辑电平为多值逻辑量；

步骤S200将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

步骤S300判断所述驱动电压是否小于所述汇集电压；

步骤S310当所述驱动电压小于所述汇集电压时，用所述驱动电压更新所述汇集电压；

步骤S400根据所述汇集电压获取输出逻辑电平。

具体的，本实施例提供的多电平逻辑与运算的方法可以实现2端口、3端口、N端口的多电平逻辑与运算。N端口的多电平逻辑与运算是指，输出逻辑电平为N个端口的输入逻辑电平的最小值。

先获取各个端口的输入逻辑电平对应的输入电压，再根据预设的逻辑电平与电压范围映射表可知该电压对应的逻辑电平，比如输入电压为1.2V，从逻辑电平与电压范围映射表(假设逻辑电平1对应电压范围为1.1V～1.9V)可知，该电压对应逻辑电平1。

初始化汇集电压，通常设为高电平。

将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压。由于是单位增益缓冲驱动，所以驱动电压与对应的输入逻辑电平对应的输入电压是相等的。单位增益缓冲驱动的目的是为了信号隔离，避免输入逻辑电平对应的输入电压的波动对后续信号处理的影响，同时提升信号驱动能力。

判断得到的每个驱动电压是否小于汇集电压；若小于，则用该驱动电压更新汇集电压。所以最后得到的汇集电压是所有驱动电压的最小值。每个驱动电压与对应的输入逻辑电平对应的输入电压相等，所以汇集电压同时是所有输入逻辑电平对应的输入电压的最小值。

根据汇集电压和预设的逻辑电平与电压范围映射表，确定输出逻辑电平。由于汇集电压是所有输入逻辑电平对应的输入电压的最小值，所以汇集电压对应的逻辑电平是所有输入逻辑电平的最小值。

在本发明的另一个实施例中，如图8所示，一种实现多电平逻辑与运算的方法，包括：

步骤S100获取至少两个端口的输入逻辑电平对应的输入电压，并初始化汇集电压；所述输入逻辑电平为多值逻辑量；

步骤S200将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

步骤S300判断所述驱动电压是否小于所述汇集电压；

步骤S310当所述驱动电压小于所述汇集电压时，用所述驱动电压更新所述汇集电压；

步骤S410将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

具体的，在前述实施例基础上，用步骤S410替代步骤S400，对汇集电压进行数字电压再生，得到再生电压，该再生电压为汇集电压所属逻辑电平对应的标准电压，根据再生电压获取输出逻辑电平。比如，汇集电压为1.2V，属于逻辑电平1(1.1V～1.9V之间)，逻辑电平1对应的标准电压为1.5V，通过电压再生模块，将1.2V的信号转换为1.5V的信号，这可以避免误差的持续叠加，影响后级处理的正确性。

考虑到实际应用场景中存在噪声，噪声的累加会导致输出的数字电压发生偏差，进一步导致逻辑错误，比如某种场景，汇集电压为1.2V，本应属于逻辑电平1(1.1V～1.9V之间)，如果不对汇集电压进行再生处理，将其直接输入到下一级模块，由于噪声影响，下一级模块的输入信号可能会波动为1V或更低，这会导致下一级模块误判输入的逻辑电平是0。所以包含数字逻辑电平再生功能的电路抗噪能力更强，可靠性更高。

可选地，一种数字电压再生方法为：

获得所有相邻两个逻辑电平之间的预设分压门限；比如，1V以下对应逻辑电平0，1V～2V对应逻辑电平1，2V～3V对应逻辑电平2，3V～4V对应逻辑电平3，4V以上对应逻辑电平4，由此可知预设分压门限分别为1V、2V、3V、4V。各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平。

将汇集电压与各个预设分压门限分别比较，获取汇集电压所属的电压范围。根据汇集电压所属的电压范围，判定汇集电压对应的逻辑电平。生成每种逻辑电平对应的标准电压。根据汇集电压对应的逻辑电平，选择该逻辑电平对应的标准电压输出。该标准电压即再生电压，反映了输出逻辑电平。优选地，可以将再生电压经单位增益缓冲，得到输出逻辑电平。

为了减少上述数字电压再生方法的复杂度，优选地，另一种数字电压再生方法为：

获得所有相邻两个逻辑电平之间的预设分压门限；

将所述汇集电压分别与每个所述预设分压门限进行比较，得到对应的比较结果；其中，当所述汇集电压大于等于所述预设分压门限时，对应的比较结果为高电平；否则，对应的比较结果为低电平；

根据所有的比较结果，获得与所述汇集电压对应的再生电压；

将所述再生电压经单位增益缓冲，得到所述输出逻辑电平。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种实现多电平逻辑与运算的电路，其特征在于，包括：

至少两个单端口处理模块、线与逻辑模块；

每个单端口处理模块包括：

缓冲单元，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；

开关单元，与所述缓冲单元电连接，用于当所述驱动电压小于所述单端口处理模块的输出端电压时，开关导通，根据所述驱动电压更新所述输出端电压；

所述线与逻辑模块，与每个单端口处理模块电连接，并将所有单端口处理模块的输出端相连，得到一连接点，所述连接点通过上拉电阻连接到电源，根据所述连接点的汇集电压获取输出逻辑电平。

2.根据权利要求1所述的实现多电平逻辑与运算的电路，其特征在于，所述单端口处理模块还包括：

比较单元，与所述缓冲单元电连接，用于比较所述驱动电压与所述输出端电压；

所述开关单元，进一步用于根据所述比较结果控制开关的断开/导通。

3.根据权利要求2所述的实现多电平逻辑与运算的电路，其特征在于：

所述开关单元包括场效应管，所述比较单元包括比较器；

所述缓冲单元的输出端连接所述场效应管的源极和所述比较器的负向输入端，所述场效应管的漏极连接所述比较器的正向输入端，所述比较器的输出端连接所述场效应管的栅极。

4.根据权利要求1所述的实现多电平逻辑与运算的电路，其特征在于，还包括：

电压再生模块，与所述线与逻辑模块电连接，用于将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

5.根据权利要求4所述的实现多电平逻辑与运算的电路，其特征在于：

所述电压再生模块包括分压电路、再生电路；

所述分压电路，用于产生各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；

所述再生电路，用于将所述汇集电压与各个预设分压门限分别比较，获取所述汇集电压所属的子电压范围；根据所述子电压范围得到其对应的逻辑电平对应的标准电压。

6.根据权利要求5所述的实现多电平逻辑与运算的电路，其特征在于：

所述分压电路包括至少3个分压电阻；所述再生电路包括至少2个比较器、至少2个反馈电阻；

所述至少3个分压电阻依次串联在电源与地之间；

每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的正向输入端用于接收所述汇集电压；每个比较器的输出端通过一个反馈电阻相互连接。

7.根据权利要求6所述的实现多电平逻辑与运算的电路，其特征在于：

所述电压再生模块还包括电压跟随器；

每个比较器的输出端通过一个反馈电阻连接所述电压跟随器的正向输入端。

8.一种实现多电平逻辑与运算的方法，其特征在于，包括：

获取至少两个端口的输入逻辑电平对应的输入电压，并初始化汇集电压；所述输入逻辑电平为多值逻辑量；

将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

判断所述驱动电压是否小于所述汇集电压；

当所述驱动电压小于所述汇集电压时，用所述驱动电压更新所述汇集电压；

根据所述汇集电压获取输出逻辑电平。

9.根据权利要求8所述的实现多电平逻辑与运算的方法，其特征在于，所述根据所述汇集电压获取输出逻辑电平，包括：

将所述汇集电压转换成其所属逻辑电平对应的标准电压，根据所述标准电压获取所述输出逻辑电平。

10.根据权利要求9所述的实现多电平逻辑与运算的方法，其特征在于，所述将所述汇集电压转换成其所属逻辑电平对应的标准电压，包括：

获得各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；

将所述汇集电压分别与各个预设分压门限分别比较，获取所述汇集电压所属的子电压范围；

根据所述子电压范围得到其对应的逻辑电平对应的标准电压。

Images