CN111371448A - 一种实现多电平逻辑异或、比同运算的电路和方法 - Google Patents

Abstract

本发明提供了一种实现多电平逻辑异或、比同运算运算的电路和方法，包括：两个单端口处理模块、比较模块；每个单端口处理模块，用于将本端口的输入逻辑电平对应的输入电压进行转换，得到与所述输入逻辑电平对应的转换后信号；所述输入逻辑电平为多值逻辑量；比较模块，与每个单端口处理模块电连接，用于比较两个端口的转换后信号是否相同；若不同，则输出高电平；若相同，则输出低电平。本发明可以实现多电平逻辑异或、比同运算。

Description

一种实现多电平逻辑异或、比同运算的电路和方法

技术领域

本发明涉及逻辑运算领域，尤指一种实现多电平逻辑异或、比同运算的电路和方法。

背景技术

现有的逻辑运算普遍基于二值逻辑，即非0即1、非1即0的逻辑，但许多逻辑问题本身不止2个逻辑状态。例如电机状态逻辑上至少包括“正转”、“停止”和“反转”三个状态，并且还可以进一步区分为：“极速正转”、“正转”、“停止”、“反转”和“极速反转”五个状态。因此需要用更多的信息来描述。这就需要用到多值逻辑，但多值逻辑在实践中一直没有得到广泛的应用。一个重要因素是，多值逻辑可以用多位二值逻辑代替。比如，上述五种状态可以用一位多值逻辑量(取值范围：0、1、2、3、4)表达，也可以用三位二值逻辑量表达(比如：000、001、010、011、100)。所以多值逻辑运算也多是利用二值逻辑电路来实现。

随着数字集成电路设计日趋复杂，功能越来越强，内部互联线(或称为总线)上传输的信息量越来越大，但集成电路总面积越来越小，要求互连线所占据的面积也随之缩小，这就要求提高互连线的信息传输速率。用多值逻辑代替二值逻辑是一种有效提高信息传输速率的方法。多值逻辑在电子技术中一般用多电平逻辑来等效，同样位数的N电平多值逻辑所表达的信息量是二值逻辑的N倍。

在二值逻辑运算中，逻辑“异或”运算的规则是：如果输入的两个逻辑值相同，则输出低电平0；如果不同，则输出高电平1。对异或运算的结果取反，就可以在输入逻辑值相同时输出高电平1，不同时输出低电平0，从而实现逻辑“比同”运算的效果。在多电平逻辑运算中，逻辑“异或”运算的规则与二值逻辑“异或”运算类似：如果两个输入逻辑电平相同，则输出低电平0；如果不同，则输出高电平1。通过对多电平逻辑“异或”运算的结果取反，实现多电平逻辑“比同”运算。

一种实现多电平“逻辑异或”运算的电路如图10所示。当两个端口的输入电压差超过门限时，必然有一个运算放大器输出为高电平1，另一个输出为低电平0。再将两个运算放大器的输出经过二值逻辑异或运算，就可以输出高电平1。当两个端口的输入电压差小于门限时，两个运算放大器的输出均为低电平0，这时二值逻辑异或运算的结果将是低电平0。

以一个5V系统为例，定义低于1V为逻辑电平0，1.1V～1.9V之间为逻辑电平1，2.1V～2.9V之间为逻辑电平2，3.1V～3.9V之间为逻辑电平3，4.1V以上为逻辑电平4，运算放大器的门限设置为0.8V。当输入的两个电压值分别为1.1V和1.9V时，原理上，输入同为逻辑电平1，属于相同逻辑电平，此时异或门应输出低电平；实际上，输入电压差未超过门限，所以异或门的输出也确实为低电平。但是，如果输入的两个电压值分别为0.9V和1.1V时，由于输入电压差只有0.2V，此时图10所示电路会认为输入的是相同的逻辑电平，所以实际异或门的输出是低电平。但实际上端口1的输入电压是逻辑电平0，端口2的输入电压是逻辑电平1，两者是不同的逻辑电平，应判为不相同的逻辑电平，异或门应输出高电平。

所以，图10所示电路实际上只能用于电压检测，不能用于多电平逻辑电路的“异或”。

发明内容

本发明的目的之一是为了克服现有技术中存在的至少部分不足，提供一种实现多电平逻辑异或、比同运算的电路和方法。

本发明提供的技术方案如下：

一种实现多电平逻辑异或运算的电路，包括：两个单端口处理模块、比较模块；每个单端口处理模块，用于将本端口的输入逻辑电平对应的输入电压进行转换，得到与所述输入逻辑电平对应的转换后信号；所述输入逻辑电平为多值逻辑量；比较模块，与每个单端口处理模块电连接，用于比较两个端口的转换后信号是否相同；若不同，则输出高电平；若相同，则输出低电平。

进一步优选的，所述单端口处理模块包括：缓冲单元，将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；转换单元，将所述驱动电压转换成其所属的逻辑电平对应的标准电压；所述比较模块，比较两个端口获得的标准电压是否相同。

进一步优选的，所述转换单元包括：分压电路、再生电路；所述分压电路，用于产生各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；所述再生电路，用于将所述驱动电压与各个预设分压门限分别比较，获取所述驱动电压所属的子电压范围；根据所述子电压范围得到其所属的逻辑电平对应的标准电压。

进一步优选的，所述分压电路包括至少3个分压电阻；所述再生电路包括至少2个比较器、至少2个反馈电阻；所述至少3个分压电阻依次串联在电源与地之间；每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的正向输入端用于接收所述驱动电压；每个比较器的输出端通过一个反馈电阻相互连接。

进一步优选的，所述比较模块包括二极管整流桥、第一三极管、第二三极管、反相器；两个端口获得的标准电压分别连接到所述二极管整流桥的第一信号输入端和第二信号输入端；所述二极管整流桥的第一信号输出端与第一三极管的发射极相连，所述二极管整流桥的第二信号输出端与第一三极管的基极相连；所述第一三极管的集电极与第二三极管的基级相连；所述第二三极管的发射级接地，所述第二三极管的集电级连接所述反相器的输入端，并通过上拉电阻接电源。

进一步优选的，所述单端口处理模块包括缓冲单元，将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；转换单元，将所述驱动电压转换成一种多位二值逻辑量；所述比较模块，比较两个端口获得的多位二值逻辑量是否相同。

进一步优选的，所述转换单元包括：分压电路、比较电路；分压电路，用于通过将若干电阻串联在电源与地之间，获得各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；比较电路，将所述驱动电压与每个预设分压门限比较，所述比较结果构成一个多位二值逻辑量；所述比较模块，进一步用于将两个多位二值逻辑量按位进行二值异或运算，得到每位的异或结果；再将所有位的异或结果进行二值逻辑或运算。

本发明还提供一种实现多电平逻辑比同运算的电路，包括：前述任意一种多电平逻辑异或运算的电路，用于获取两个端口的输入逻辑电平的异或运算结果；反相单元，与所述多电平逻辑异或运算的电路相连接，用于对所述异或运算结果取反，得到比同运算结果。

本发明还提供一种实现多电平逻辑异或运算的方法，包括：将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；将所述驱动电压转换成其所属的逻辑电平对应的标准电压；比较两个端口获得的标准电压是否相同；若不同，则输出高电平；若相同，则输出低电平。

本发明还提供一种实现多电平逻辑比同运算的方法，包括：采用前述任意一项所述的多电平逻辑异或运算的方法，获取两个端口的输入逻辑电平的异或运算结果；对所述异或运算结果取反，得到比同运算结果。

通过本发明提供的一种实现多电平逻辑异或、比同运算的电路和方法，能够带来以下有益效果：实现多值逻辑异或、比同运算，提升集成电路内部总线的信息传输速率，进而降低内部总线所占据的面积。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种实现多电平逻辑异或运算的电路和方法的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明的一种实现多电平逻辑异或运算的电路的一个实施例的结构示意图；

图2是本发明的一种实现多电平逻辑异或运算的电路的另一个实施例的结构示意图；

图3是一种实现多电平逻辑异或运算的电路图；

图4是另一种实现多电平逻辑异或运算的电路图；

图5是本发明的一种实现多电平逻辑比同运算的电路的一个实施例的结构示意图；

图6是本发明的一种实现多电平逻辑异或运算的方法的一个实施例的流程图；

图7是本发明的一种实现多电平逻辑异或运算的方法的另一个实施例的流程图；

图8是本发明的一种实现多电平逻辑异或运算的方法的另一个实施例的流程图；

图9是本发明的一种实现多电平逻辑比同运算的方法的一个实施例的流程图；

图10是传统的一种实现多电平逻辑异或运算的电路图。

附图标号说明：

10.多电平逻辑异或运算的电路，20.多电平逻辑比同运算的电路，100.单端口处理模块，200.比较模块，110.缓冲单元，120.转换单元，21.反相单元。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

在本发明的一个实施例中，如图1所示，一种实现多电平逻辑异或运算的电路10，包括：

两个单端口处理模块100、比较模块200；

每个单端口处理模块100，用于将本端口的输入逻辑电平对应的输入电压进行转换，得到与所述输入逻辑电平对应的转换后信号；所述输入逻辑电平为多值逻辑量；

比较模块200，与每个单端口处理模块电连接，用于比较两个端口的转换后信号是否相同；若不同，则输出高电平；若相同，则输出低电平。

具体的，多值逻辑量包含多种逻辑电平取值。通常一种逻辑电平对应一定的电压范围。为了准确识别属于同一电压范围的不同电压属于同一逻辑电平，将对应同一逻辑电平的不同电压都转换成一个相同的转换后信号。

基于以上思路，单端口处理模块对本端口的输入电压进行转换，使得到的转换后信号与该输入电压对应的逻辑电平一一对应，即一种转换后信号只对应一种逻辑电平、不同的转换后信号对应不同的逻辑电平。后续再比较两个端口的转换后信号，根据比较结果确定异或运算的结果，从而解决现有技术中的问题，真正实现多电平逻辑电路的“异或”运算。

可选的，单端口处理模块，将本端口的输入电压转换为该电压所属的逻辑电平对应的标准电压；比较模块，比较两个端口的标准电压是否相同；若不同，则输出高电平；若相同，则输出低电平。

以一个5V系统为例，定义低于1V为逻辑电平0，1.1V～1.9V之间为逻辑电平1，2.1V～2.9V之间为逻辑电平2，3.1V～3.9V之间为逻辑电平3，4.1V以上为逻辑电平4。

假设输入的电压分别为0.9V和1.1V。0.9V电压属于逻辑电平0，1.1V电压属于逻辑电平1，两者属于不同的逻辑电平，所以理论上“异或”运算结果应为高电平。本实施例的做法是：逻辑电平0对应的标准电压为0.5V(一般取对应电压范围的中值)，一个单端口处理模块将0.9V电压转换为标准电压0.5V；逻辑电平1对应的标准电压为1.5V，另一个单端口处理模块将1.1V电压转换为标准电压1.5V；然后比较两个端口的标准电压0.5V和标准电压1.5V，两者不同，所以最终输出高电平，与理论结果相吻合。

又比如，假设输入的电压分别为1.1V和1.9V。1.1V和1.9V都属于逻辑电平1，两者属于相同的逻辑电平，所以理论上“异或”运算结果应为低电平。本实施例的做法是：一个单端口处理模块将1.1V电压转换为标准电压1.5V，另一个单端口处理模块将1.9V电压转换为标准电压1.5V，两个端口的标准电压相同，所以输出低电平，与理论结果相吻合。

可选的，单端口处理模块，将本端口的输入电压转换为该电压所属的逻辑电平的多位二值逻辑量；比较模块，比较两个端口的多位二进制量是否相同；若不同，则输出高电平；若相同，则输出低电平。

假设输入的电压分别为0.9V和1.1V。0.9V电压属于逻辑电平0，逻辑电平0对应的4位二进制量为0000；1.1V电压属于逻辑电平1，逻辑电平1对应的4位二进制量为0001；两个4位二进制量不同，所以输出高电平，与理论结果相吻合。

假设输入的电压分别为1.1V和1.9V。1.1V电压属于逻辑电平1，逻辑电平1对应的4位二进制量为0001；1.9V电压属于逻辑电平1，逻辑电平1对应的4位二进制量为0001；两个4位二进制量相同，所以输出低电平，与理论结果相吻合。

在本发明的另一个实施例中，如图2所示，一种实现多电平逻辑异或运算的电路10，包括：

两个单端口处理模块100、比较模块200；

所述单端口处理模块100包括：

缓冲单元110，将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；

转换单元120，将所述驱动电压转换成其所属的逻辑电平对应的标准电压。

比较模块200，与每个单端口处理模块电连接，用于比较所述获得的两个标准电压是否相同；若不同，则输出高电平；若相同，则输出低电平。

具体的，每个单端口处理模块将本端口的输入电压先进行单位增益缓冲驱动，得到驱动电压，再将驱动电压进行数字电压再生，得到该驱动电压所属的逻辑电平对应的标准电压，这相当于把属于同一逻辑电平的各种电压归一化了，后续再比较对应两个端口的标准电压是否相同，就可以确定异或运算的结果。

图4是图2所示结构的一种电路图。其中，单端口处理模块包括缓冲单元、转换单元。缓冲单元采用电压跟随器。转换单元包括分压电路和再生电路。分压电路包括至少3个分压电阻；再生电路包括至少2个比较器、至少2个反馈电阻。

电压跟随器的输入端接收端口的输入电压，电压跟随器的输出端连接每个比较器的正向输入端。

所述至少3个分压电阻依次串联在电源与地之间；每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的输出端通过一个反馈电阻相互连接，该连接点的电压即为该端口的输入电压所属的逻辑电平对应的标准电压。

比较模块包括二极管整流桥RB、第一三极管PN1、第二三极管PN2、反相器B1。两个端口的标准电压分别连接到二极管整流桥RB的第一信号输入端i1和第二信号输入端i2；二极管整流桥RB的第一信号输出端o1与第一三极管PN1的发射极相连，二极管整流桥RB的第二信号输出端o2与第一三极管PN1的基极相连；第一三极管PN1的集电极与第二三极管PN2的基级相连；第二三极管PN2的发射级接地，第二三极管PN2的集电级连接所述反相器B1的输入端，并通过上拉电阻接电源。

当两个端口的标准电压相同时，二极管整流桥没有电压输出，第二三极管PN2截止，其集电级为高电平，经反相器反向，输出低电平。当两个端口的标准电压不同时，第二三极管PN2导通，其集电级为低电平，经反相器反向，输出高电平。

以端口1的单端口处理模块为例，端口1的输入电压经电压跟随器V1进行单位增益缓冲驱动，得到驱动电压(第3点的电压)。

分压电阻R1～R5串接在电源与地之间，构成了分压电路。各个相互邻接的电阻之间的连接点的电压构成了一系列预设分压门限，各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平。若VCC＝5V，R1～R5阻值相同，则得到的预设分压门限分别为1V、2V、3V、4V，将5V电压范围分成了5个子电压范围：1V以下(对应逻辑电平0)，1.1V～1.9V(对应逻辑电平1)，2.1V～2.9V(对应逻辑电平2)，3.1V～3.9V(对应逻辑电平3)，4.1V以上(对应逻辑电平4)。图5仅是一个5种逻辑电平的分压电路示例，本领域技术人员可知，要获得其他的逻辑电平数可以采用类似的分压电路。

比较器C1-C4、反馈电阻R6-R9构成了再生电路。对于逻辑电平数为N，则再生电路需要N-1个比较器和N-1个反馈电阻。优选的，各个反馈电阻取值相等，对应本实施例为R6-R9的阻值相等。第3点为驱动电压，第15点为对应的标准电压。

端口2的单端口处理模块电路结构类似，其中，第4点为驱动电压，第20点为对应的标准电压。

仍以上述5V系统5电平逻辑为例，R1～R5阻值相同，则得到的预设分压门限分别为1V(第9点电压)、2V(第8点电压)、3V(第7点电压)、4V(第6点电压)；假设端口1输入1.1V、端口2输入1.9V的场景。1.1V和1.9V都属于逻辑电平1，低于预设分压门限2V，所以第11、12、13、16、17和18点输出低电压0.5V，第14和19点输出高电压4.5V，于是第15和20点处电压近似为4*(1/3R)/(4/3R)+0.5＝1.5V。

由于第15和20点处电压相同，所以二极管整流桥实际上没有电压输出，故第二三极管PN2截止，输出为高电平，经反相器反向，得到低电平。

在本发明的一个实施例中，如图2所示，一种实现多电平逻辑异或运算的电路10，包括：

两个单端口处理模块100、比较模块200；

所述单端口处理模块100包括：

缓冲单元110，用于将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

转换单元120，与所述缓冲单元电连接，用于将所述驱动电压转换成一种多位二值逻辑量。

所述转换单元120包括：分压电路、比较电路；

分压电路，用于通过将若干电阻串联在电源与地之间，获得各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；

比较电路，将所述驱动电压与每个预设分压门限比较，所述比较结果构成一个多位二值逻辑量；

比较模块200，与每个单端口处理模块电连接，用于比较两个端口获得的多位二值逻辑量是否相同；若不同，则输出高电平；若相同，则输出低电平。

具体的，将每个端口得到的驱动电压与所有预设分压门限进行比较。比如，5种逻辑电平对应4种预设分压门限，一个端口的驱动电压与这4种预设分压门限比较，可得到4种比较结果(每种比较结果是一二值逻辑量)，这4种比较结果一起确定了该驱动电压所属的逻辑电平，同时也构成了一个与该逻辑电平对应的多位二值逻辑量。

另一个端口的驱动电压与这4种预设分压门限比较，可得到另外4种比较结果，这另外4种比较结果构成了另外一个多位二值逻辑量，反映了另一逻辑电平。

判断这两个多位二值逻辑量是否相同。若不同，则输出高电平；若相同，则输出低电平。可选的，将两个多位二值逻辑量按位进行二值异或运算，得到每位的异或结果；再将所有位的异或结果进行二值逻辑或运算，得到两个多位二值逻辑量的异或运算结果。因为两个多位二值逻辑量，正确反映了每个端口的输入电压所对应的逻辑电平，所以这两个多位二值逻辑量的异或运算结果就等于两个输入逻辑电平的异或运算结果。

图3是图2所示结构的另一种电路图。仍以上述5V系统5电平逻辑为例，6-9点的多电平逻辑门限电压分别为4V、3V、2V和1V。如果1点输入1.1V，2点输入1.9V，那么11、12、13、16、17、18点均输出低电平0，14和19点均输出高电平1，21-24点均输出低电平0，最后的二值或逻辑输出低电平0，表明多电平异或运算的结果是0，输入电平相同。

如果1点输入0.9V，2点输入1.1V，那么11、12、13、14、16、17、18点均为低电平0，19点为高电平1，二值异或逻辑的输出21、22和23点为低电平0，24点为高电平1，最后二值或逻辑的输出out为高电平1，表明多电平异或运算的结果是1，输入电平不同。

在本发明的一个实施例中，如图5所示，一种实现多电平逻辑比同运算的电路20，包括：

前述实施例中任意一项所述的多电平逻辑异或运算的电路10，用于获取两个端口的输入电压的异或运算结果；

反相单元21，与所述多电平逻辑异或运算的电路10相连接，用于对所述异或运算结果取反，得到比同运算结果。

在本发明的一个实施例中，如图6所示，一种实现多电平逻辑异或运算的方法，包括：

步骤S100将每个端口的输入逻辑电平对应的输入电压进行转换，得到所述端口的转换后信号；所述输入逻辑电平为多值逻辑量；

步骤S200比较两个端口的转换后信号是否相同；

步骤S300当两个端口的转换后信号不同，则输出高电平；

步骤S400当两个端口的转换后信号相同，则输出低电平。

具体的，将每个端口的输入电压进行转换，得到的转换后信号需要满足：属于同一逻辑电平的各种输入电压对应的转换后信号需要归一化。具体的，输入逻辑电平通常对应一定的电压范围，属于该范围的电压在转换后需要变成同一的一个转换后信号，这样相当于准确识别了输入电压所属的逻辑电平。

因转换形式不同，可对应不同的方案。可选的，将每个端口的输入电压转换为该电压所属的逻辑电平对应的标准电压，再比较对应两个端口的标准电压是否相同，就可以确定异或运算的结果。可选的，将每个端口的输入电压转换为该电压所属的逻辑电平对应的多位二值逻辑量，再比较对应两个端口的多位二值逻辑量是否相同，就可以确定异或运算的结果。

在本发明的一个实施例中，如图7所示，一种实现多电平逻辑异或运算的方法，包括：

步骤S110将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

步骤S210通过将若干电阻串联在电源与地之间，获得各个预设分压门限；

步骤S310通过将所述驱动电压与每个预设分压门限比较，获得与每个预设分压门限对应的比较结果；

步骤S410将与相同预设分压门限对应的两个比较结果进行二值异或运算，得到每个预设分压门限对应的异或结果；

步骤S510将所有预设分压门限对应的异或结果进行二值逻辑或运算。

具体的，将每个端口得到的驱动电压与所有预设分压门限进行比较，比如，5种逻辑电平对应4种预设分压门限，一个端口的驱动电压与这4种预设分压门限比较，可得到4种比较结果(每种比较结果是一二值逻辑量)，这4种比较结果相当于构成了一个多位二值逻辑量，该多位二值逻辑量与逻辑电平是对应的；另一个端口的驱动电压与这4种预设分压门限比较，可得到另外4种比较结果，这另外4种比较结果构成了另外一个多位二值逻辑量，反映了另一逻辑电平。将得到的这两个多位二值逻辑量的相同位进行二值异或运算，再将所有位的异或结果进行二值逻辑或运算，就得到这两个多位二值逻辑量的异或运算。因为这两个多位二值逻辑量，正确反映了每个端口的输入电压所对应的逻辑电平，所以这两个多位二值逻辑量的异或运算结果就等于两个输入多值逻辑量的异或运算结果。

在本发明的另一个实施例中，如图8所示，一种实现多电平逻辑异或运算的方法，包括：

步骤S120将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

步骤S220通过对所述驱动电压进行数字电压再生，将所述驱动电压转换成所述驱动电压所属的逻辑电平对应的标准电压；

步骤S320比较所述获得的两个标准电压是否相同；

步骤S420当两个标准电压不同，则输出高电平；

步骤S520当两个标准电压相同，则输出低电平。

具体的，将每个端口的输入电压进行单位增益缓冲驱动，得到驱动电压，再将驱动电压进行数字电压再生，得到该驱动电压所属的逻辑电平对应的标准电压，这相当于把属于同一逻辑电平的各种电压归一化了，后续再比较对应两个端口的标准电压是否相同，就可以确定异或运算的结果。

在本发明的另一个实施例中，如图9所示，一种实现多电平逻辑比同运算的方法，包括：

步骤S140采用前述任意一项所述的多电平逻辑异或运算的方法，获取两个端口的输入电压的异或运算结果；

步骤S240对所述异或运算结果取反，得到比同运算结果。

具体的，采用前述实施例的多电平逻辑异或运算的方法，实现两个端口的输入电压的异或运算；再将异或运算结果取反，得到比同运算结果。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种实现多电平逻辑异或运算的电路，其特征在于，包括：

两个单端口处理模块、比较模块；

每个单端口处理模块，用于将本端口的输入逻辑电平对应的输入电压进行转换，得到与所述输入逻辑电平对应的转换后信号；所述输入逻辑电平为多值逻辑量；

比较模块，与每个单端口处理模块电连接，用于比较两个端口的转换后信号是否相同；若不同，则输出高电平；若相同，则输出低电平。

2.根据权利要求1所述的实现多电平逻辑异或运算的电路，其特征在于：

所述单端口处理模块包括：

缓冲单元，将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

转换单元，将所述驱动电压转换成其所属的逻辑电平对应的标准电压；

所述比较模块，比较两个端口获得的标准电压是否相同。

3.根据权利要求2所述的实现多电平逻辑异或运算的电路，其特征在于，所述转换单元包括：

分压电路、再生电路；

所述分压电路，用于产生各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；

所述再生电路，用于将所述驱动电压与各个预设分压门限分别比较，获取所述驱动电压所属的子电压范围；根据所述子电压范围得到其所属的逻辑电平对应的标准电压。

4.根据权利要求3所述的实现多电平逻辑异或运算的电路，其特征在于：

所述分压电路包括至少3个分压电阻；所述再生电路包括至少2个比较器、至少2个反馈电阻；

所述至少3个分压电阻依次串联在电源与地之间；

每个相互邻接的分压电阻之间的连接点分别与一个比较器的负向输入端相连；每个比较器的正向输入端用于接收所述驱动电压；每个比较器的输出端通过一个反馈电阻相互连接。

5.根据权利要求2所述的实现多电平逻辑异或运算的电路，其特征在于：

所述比较模块包括二极管整流桥、第一三极管、第二三极管、反相器；

两个端口获得的标准电压分别连接到所述二极管整流桥的第一信号输入端和第二信号输入端；所述二极管整流桥的第一信号输出端与第一三极管的发射极相连，所述二极管整流桥的第二信号输出端与第一三极管的基极相连；所述第一三极管的集电极与第二三极管的基级相连；所述第二三极管的发射级接地，所述第二三极管的集电级连接所述反相器的输入端，并通过上拉电阻接电源。

6.根据权利要求1所述的实现多电平逻辑异或运算的电路，其特征在于，所述单端口处理模块包括：

缓冲单元，将本端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；

转换单元，将所述驱动电压转换成一种多位二值逻辑量；

所述比较模块，比较两个端口获得的多位二值逻辑量是否相同。

7.根据权利要求6所述的实现多电平逻辑异或运算的电路，其特征在于：

所述转换单元包括：分压电路、比较电路；

分压电路，用于通过将若干电阻串联在电源与地之间，获得各个预设分压门限，所述各个预设分压门限将电源与地之间的电压范围分割成多个子电压范围，每个子电压范围对应一个逻辑电平；

比较电路，将所述驱动电压与每个预设分压门限比较，所述比较结果构成一个多位二值逻辑量；

所述比较模块，进一步用于将两个多位二值逻辑量按位进行二值异或运算，得到每位的异或结果；再将所有位的异或结果进行二值逻辑或运算。

8.一种实现多电平逻辑比同运算的电路，其特征在于，包括：

权利要求1-7任意一项所述的多电平逻辑异或运算的电路，用于获取两个端口的输入逻辑电平的异或运算结果；

反相单元，与所述多电平逻辑异或运算的电路相连接，用于对所述异或运算结果取反，得到比同运算结果。

9.一种实现多电平逻辑异或运算的方法，其特征在于，包括：

将每个端口的输入逻辑电平对应的输入电压进行单位增益缓冲驱动，得到对应的驱动电压；所述输入逻辑电平为多值逻辑量；

将所述驱动电压转换成其所属的逻辑电平对应的标准电压；

比较两个端口获得的标准电压是否相同；若不同，则输出高电平；若相同，则输出低电平。

10.一种实现多电平逻辑比同运算的方法，其特征在于，包括：

采用权利要求9所述的多电平逻辑异或运算的方法，获取两个端口的输入逻辑电平的异或运算结果；

对所述异或运算结果取反，得到比同运算结果。

Images