CN111342838A - 多进制符号逻辑或运算的实现电路及方法 - Google Patents
多进制符号逻辑或运算的实现电路及方法 Download PDFInfo
- Publication number
- CN111342838A CN111342838A CN202010293928.9A CN202010293928A CN111342838A CN 111342838 A CN111342838 A CN 111342838A CN 202010293928 A CN202010293928 A CN 202010293928A CN 111342838 A CN111342838 A CN 111342838A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- output
- comparator
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000005669 field effect Effects 0.000 claims description 47
- 239000000872 buffer Substances 0.000 claims description 37
- 230000001172 regenerating effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 19
- 230000008929 regeneration Effects 0.000 abstract description 10
- 238000011069 regeneration method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Abstract
本发明公开了一种多进制符号逻辑或运算的实现电路及方法，电路包括：以多个不同的逻辑电压表示多进制符号，不同逻辑电平的分界是预定义的门限电压相区隔；逻辑线或电路，用于输入的多进制符号进行逻辑或运算，并输出电压值最大的多逻辑电平；门限电路，用于门限电压；再生电路，用于生成逻辑电平；输出电路，用于生成多进制符号对应的标准电压。方法包括：将输入的多进制符号进行逻辑或运算；与门限电压进行比较；生成逻辑电平；转换为多逻辑电平对应的标准电压。本发明提供的多进制符号逻辑或运算的实现电路及方法，适合多进制符号逻辑或运算，提高信息传输效率，从而提高数据传输效率。
Description
技术领域
本发明涉及逻辑或电路技术领域，具体地说，涉及一种多进制符号逻辑或运算的实现电路及方法。
背景技术
逻辑运算是数字信号处理的基础，逻辑“或”运算更是基础中的基础。
现有的逻辑运算普遍基于二值逻辑，其逻辑值只有0和1两种状态。这种二值逻辑代数1854年由G.Boole提出，后被称为布尔代数，被广泛应用到数字系统的逻辑设计等领域。这种二值逻辑中，逻辑“与”运算被定义为：如果输入参数中有一个为1，则不管其余参数如何，输出为1；只有当所有输入均为0时，输出为0。
但是逻辑问题本身就不止两个逻辑状态。例如电机状态逻辑上至少了包括“正转”、“停止”和“反转”三个状态，并且还可以进一步区分为：“极速正转”、“正转”、“停止”、“反转”和“极速反转”五个状态。此时，若用二值逻辑进行逻辑状态描述，则需要多位逻辑值才能描述，例如“正转”、“停止”和“反转”三个状态则至少需要两位逻辑值才能描述，即在“00、01、10、11”中选择三个进行描述。可知二值逻辑描述信息的效率是比较低的，因此需要多值逻辑来提高描述信息的效率。
多值逻辑，即具有两种以上状态的逻辑值，例如三值逻辑包括0、1、2三种状态，四值逻辑则包括0、1、2、3四种状态。若用多值逻辑进行逻辑状态描述，例如，“正转”、“停止”和“反转”三个状态用三值逻辑进行描述，则只需要一位逻辑值就能描述，即“0、1、2”。因此多值逻辑相比二值逻辑具有更高的信息描述效率。
在数字电路中，二值逻辑通常用二进制符号进行表示，即符号“0”和符号“1”，同样的多值逻辑可用多进制符号来进行表示，例如符号“0、1、2、3…”。二进制符号通常用电信号的幅值、频率或相位进行表示，而多进制符号同样可以用电信号的幅值、频率或相位进行表示。
随着数字集成电路设计日趋复杂，功能越来越强，面积越来越小，对越来越少的单元互连线的需求矛盾也越来越突出。因为功能越强自然内部单元越多，要求的互连线也就越多，互连线所占据的面积也就越大；但是总面积缩小自然要求互连线所占据的面积也要随之缩小。如果能将互连线的信息传输速率有效地提高，减少互连线的数量，那么就可解决这个矛盾。而用多值逻辑代替二值逻辑，即互连线上传输的逻辑状态不是只有0和1这两个状态，而是可以包含多于两个的逻辑值，那么数据传输效率就可以大大提高。
发明内容
本发明的目的在于提供一种多进制符号逻辑或运算的实现电路及方法，适合多进制符号逻辑或运算，提高信息传输效率，从而提高数据传输效率。
本发明公开的多进制符号逻辑或运算的实现电路及方法所采用的技术方案是:
一种多进制符号逻辑或运算的实现电路，包括：
逻辑线或电路，所述逻辑线或电路包括至少两个输入电路和下拉电阻，所述每一个输入电路包括第一比较器和场效应管，所述场效应管漏极作为输入端，所述场效应管栅极与第一比较器输出端连接，所述场效应管源极作为输出端串联下拉电阻后与地连接，所述第一比较器的反相输入端与场效应管源极连接，所述第一比较器同相输入端与场效应管漏极连接，所述每一个输入端获得输入的多进制符号，所述多进制符号由多电平表示，所述多进制符号包括由多个门限分隔的不同电压幅值状态，所述第一比较器的同相输入端电压大于其反相输入端电压时，所述第一比较器输出高电平驱动场效应管导通输出，反之输出低电平，所述场效应管截止，当至少有两个输入端获得输入的多进制符号时，所述逻辑线或电路输出电压值最大的多进制符号。
门限电路，用于提供与多进制符号对应的若干门限电压，所述门限电压用于区分所述不同电压幅值的状态；
再生电路，所述再生电路包括与门限电压对应的若干第二比较器，所述每一个第二比较器的同相输入端与逻辑线或电路输出端连接，所述每一个第二比较器的输入端输入不同门限电压，所述第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平；以及，
输出电路，用于生成多进制符号对应的标准电压，所述若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。
作为优选方案，所述输出电路包括与第二比较器对应的若干分压电阻，所述每一个第二比较器的输出端串联一个分压电阻，所述分压电阻之间并联，所述若干逻辑电平经分压电阻分压后生成所述标准电压。
作为优选方案，所述输出电路包括：
驱动电路，所述驱动电路包括反向缓冲器、缓冲器、若干第三比较器和若干电阻，所述第三比较器比第二比较器少一个，所述每一个第二比较器的输出端串联一个电阻，所述反向缓冲器输入端串联一个电阻后接地，还与其中一个第二比较器输出端串联的电阻连接，所述其中一个第二比较器的反相输入端输入电压值最低的门限电压，所述缓冲器输入端串联一个电阻后接电源，还与另一个第二比较器输出端串联的电阻连接，所述另一个第二比较器的反相输入端输入电压值最高的门限电压，所述第三比较器的同相输入端和反相输入端之间并联一个电阻，相邻的第三比较器通过同相输入端和反相输入端之间串联一个电阻进行连接，连接后的若干第三比较器并联在反向缓冲器和缓冲器之间，每一个第三比较器的反相输入端与每一个第二比较器输出端串联的电阻连接，若干逻辑电平经过电阻分压后驱动第三比较器、缓冲器或反向缓冲器输出低电平或高电平；
标准电压电路，所述标准电压电路包括若干标准电压源和若干开关器件，所述标准电压源用于提供多进制符号对应的标准电压，所述开关器件输入端与标准电压源连接，所述开关器件驱动端与驱动电路输出端连接，所述驱动电路输出的高电平驱动开关器件导通输出对应标准电压。
作为优选方案，还包括输出缓冲电路，所述标准电压经过缓冲电路后输出。
作为优选方案，还包括输入缓冲电路，所述输入的多进制符号经过缓冲电路后输出至逻辑线或电路。
一种多进制符号逻辑或运算的方法，基于上述的电路，所述方法包括以下步骤：
输入至少两个多进制符号，并输出其中电压值最小的多进制符号；
将多进制符号与其对应的若干门限电压分别进行比较后生成若干逻辑电平；
若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。
本发明公开的多进制符号逻辑或运算的实现电路及方法的有益效果是：只有当场效应管输出端电压小于其输入端电压时，比较器才会输出高电平使得场效应管导通，因此逻辑线或电路能够选择输出电压值最大的多进制符号对应的多进制符号。多进制符号经过再生电路后产生若干逻辑电平，先消除了多进制符号的传输噪声和误差。进一步的，由于若干逻辑电平是多进制符号和门限电压进行比较产生的，因此生成的若干逻辑电平带有多进制符号的信息和特征，而根据这些信息和特征再通过输出电路将若干逻辑电平转换为多进制符号对应的标准电压，标准电压能够保证了数字电路逻辑判断的准确性。使用多进制符号表示多进制符号的同时，消除了多进制符号的传输误差，提高了多进制符号状态判断的准确性。并且本电路本质上是适合多进制符号逻辑或运算的电路，使得多进制符号逻辑或运算电路可以进行实际应用，运用多进制符号来传输多进制符号，提高了信息的传输效率，从而提高数据传输效率。
附图说明
图1是本发明实施例一中的多进制符号逻辑或运算的实现电路的示意图。
图2是本发明多进制符号逻辑或运算的实现电路的信号流向图。
图3是本发明实施例二中的多进制符号逻辑或运算的实现电路的示意图。
图4是本发明多进制符号逻辑或运算的实现方法的流程图。
具体实施方式
下面结合具体实施例和说明书附图对本发明做进一步阐述和说明:
实施例一
请参考图1、图2和图4，多进制符号逻辑或运算的实现电路包括逻辑线或电路、门限电路、再生电路和输出电路。
逻辑线或电路包括至少两个输入电路100和下拉电阻。每一个输入电路100包括第一比较器和场效应管，场效应管漏极作为输入端，场效应管栅极与第一比较器输出端连接，场效应管源极作为输出端串联下拉电阻后与地连接，第一比较器的反相输入端与场效应管源极连接，第一比较器同相输入端与场效应管漏极连接。
每一个输入端获得输入的多进制符号，多进制符号由多进制符号表示，多进制符号包括由多个门限分隔的不同电压幅值的状态。第一比较器的同相输入端电压大于其反相输入端电压时，第一比较器输出高电平驱动场效应管导通输出，场效应管输出端电压钳制在略小于其输入端电压，场效应管作为开关时，其导通压降可忽略不计，反之输出低电平，场效应管截止。由于比较器的作用，使得只有输入电压最大的场效应管才能导通输出，即实现了多进制符号逻辑线或的运算。当至少有两个输入端获得输入的多进制符号时，逻辑线或电路输出电压值最大的多进制符号。
门限电路，用于提供与多进制符号对应的若干门限电压，门限电压用于区分不同电压幅值的状态。
再生电路包括与门限电压对应的若干第二比较器，每一个第二比较器的同相输入端与逻辑线或电路输出端连接，每一个第二比较器的反相输入端输入不同门限电压，第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平。
输出电路包括与第二比较器对应的若干分压电阻，每一个第二比较器的输出端串联一个分压电阻，分压电阻之间并联，若干逻辑电平经分压电阻分压后生成所述标准电压。
还包括输入缓冲电路，输入缓冲电路包括缓冲器，输入的多进制符号经过缓冲器后输出至逻辑线或电路。
还包括输出缓冲电路，输出缓冲电路包括零增益运算放大器，标准电压经过零增益运算放大器后输出。
只有当场效应管输出端电压小于其输入端电压时，比较器才会输出高电平使得场效应管导通，因此逻辑线或电路能够选择输出电压值最大的多进制符号对应的多进制符号。多进制符号经过再生电路后产生若干逻辑电平，先消除了多进制符号的传输噪声和误差。进一步的，由于若干逻辑电平是多进制符号和门限电压进行比较产生的，因此生成的若干逻辑电平带有多进制符号的信息和特征，而根据这些信息和特征再通过输出电路将若干逻辑电平转换为多进制符号对应的标准电压，标准电压能够保证了数字电路逻辑判断的准确性。使用多进制符号表示多进制符号的同时，消除了多进制符号的传输误差，提高了多进制符号状态判断的准确性。并且本电路本质上是适合多进制符号逻辑或运算的电路，使得多进制符号逻辑或运算电路可以进行实际应用，运用多进制符号来传输多进制符号，提高了信息的传输效率，从而提高数据传输效率。
本实施例中，以一个5V逻辑系统来进行说明。多进制符号包括五种状态，定义低于1V为电平0，其标准电压为0.5V；1.1V-1.9V之间为电平1，其标准电压为1.5V；2.1V-2.9V之间为电平2，其标准电压为2.5V；3.1V-3.9V之间为电平3，其标准电压为3.5V；4.1V以上为电平4，其标准电压为4.5V。其它电压值为电平过渡电压，需要就近舍入最近的电平。当所有输入端口均未接入而呈现高阻状态时，运算模块输出默认电平0。
那么本实施例的电路可用于五进制符号的逻辑或运算。电平0表示符号“0”，电平1表示符号“1”，以此类推。
由上述可知，多进制符号包括四个门限电压，分别为1V、2V、3V和4V。相对应的，门限电路包括5个串联的电阻，每个电阻分得1V电压，所以五值逻辑对应的门限电压分别为4V、3V、2V和1V，分别对应图1中的节点10-13。其中每一个门限电压也可由标准电源来提供。
对应的，再生电路包括4个第二比较器，每一个第二比较器的同相输入端与逻辑线或电路输出端连接，每一个第二比较器的反相输入端与不同门限电压连接。当第二比较器的同相输入端电压大于反相输入端电压时，输出逻辑高电平，反之则输出逻辑低电平。
对应的，输出电路包括4个分压电阻，一个分压电阻与一个第二比较器输出端串联，分压电阻之间并联连接。全部第二比较器输出的逻辑高电平或逻辑低电平经过分压电阻分压后生成多进制符号对应的标准电压。
由本实施例的电路可知，若推导用于其它多进制符号逻辑或运算的电路时，只需改变门限电压的数量，而第二比较器和分压电阻进行对应的数量改变即可。
第二比较器输出的高电平和低电平的电压幅值由第二比较器的驱动电压所控制，本实施例中，为方便理解，第二比较器输出的高电平为4.5V，低电平为0.5V，与第二比较器输出端串联的分压电阻阻值都相等，令其阻值为R。但是需要说明的是，实际上，第二比较器输出的高电平幅值、低电平幅值和分压电阻的阻值，都是可以通过所需结果进行计算得到。
以三路输入为例对本实施例的电路进行说明。对应的逻辑线或电路包括三个输入电路100。
假设节点1输入电平3，标准电压为3.5V,节点2输入电平2，标准电压为2.5V，节点3输入电平1，标准电压为1.5V。
由上述分析可知，节点4为高电平输出，节点5输出电压略小于3.5V。由于3.5V只小于4V的门限电压，所以节点6输出低电平0.5V，节点7、8和9均输出高电平4.5V。此时输出out的电压为：
正好是电平3对应的标准电压。
假设节点1输入电平2，标准电压为2.5V，节点2输入电平2，标准电压为2.5V，节点3输入电平1，标准电压为1.5V。假设电平在传输过程中受到干扰，变为节点1输入2.7V，节点2输入2.2V，节点3输入1.3V。
由上述分析可知，节点4为高电平输出，节点5输出电压略小于2.7V。由于2.7V大于2V而小于3V的门限电压，所以节点9和8输出高电平4.5V，节点6和7均输出低电平0.5V。此时输出out的电压为：
正好是电平2对应的标准电压。
节点1输入电平4，标准电压为4.5V，节点2输入电平2，标准电压为2.5V，节点3输入电平3，标准电压为3.5V。由上述分析可知，节点4为高电平输出，节点5输出电压略小于4.5V。假设在传输过程中受到干扰，4.5V变为4.8V。
由于4.8V大于所有的门限电压，所以节点9、8、7和6均输出高电平4.5V。此时输出out的电压为4.5V,正好是电平4对应的标准电压。
由上述实例可知，逻辑线或电路能够选择输出电压值最大的多进制符号对应的多进制符号，多进制符号经过再生电路后产生若干逻辑电平，而若干逻辑电平通过分压电阻生成多进制符号对应的标准电压，即多进制符号，保证了数字电路逻辑判断的准确性。同时逻辑线或电路的导通压降低，在相同的电压幅值下可以划分更多不同状态的电平。多进制符号与门限电压进行比较，生成逻辑电平，先消除了多进制符号的传输噪声和误差。进一步的，由于多进制符号是和门限电压进行比较，因此生成的逻辑电平带有多进制符号的信息和特征，而根据这些信息和特征将逻辑电平转换为多进制符号对应的标准电压。
由常识可知，同一电压幅值内划分越多的电平，则相邻状态的电平之间的电压差值越小，这样容易导致数字电路的逻辑判断错位。而本电路使用多进制符号表示多进制符号的同时，通过再生电路消除了多进制符号的传输误差，提高了多进制符号状态判断的准确性。
多进制符号逻辑或运算的方法，基于上述的电路，该方法包括以下步骤：
S100:输入至少两个多进制符号，并输出其中电压值最大的多进制符号；
S110:将多进制符号与其对应的若干门限电压分别进行比较后生成若干逻辑电平；
S120:若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。
实施例二
请参考图3，本实施例与实施例一的区别在于：
输出电路包括驱动电路A110，驱动电路包括反向缓冲器、缓冲器、若干第三比较器若干电阻，第三比较器比第二比较器少一个，所述每一个第二比较器的输出端串联一个电阻，所述反向缓冲器输入端串联一个电阻后接地，还与其中一个第二比较器输出端串联的电阻连接，该第二比较器的反相输入端输入电压值最低的门限电压，缓冲器输入端串联一个电阻后接电源，还与另一个第二比较器输出端串联的电阻连接，该第二比较器的反相输入端输入电压值最高的门限电压，第三比较器的同相输入端和反相输入端之间并联一个电阻，相邻的第三比较器通过同相输入端和反相输入端之间串联一个电阻进行连接，连接后的若干第三比较器并联在反向缓冲器和缓冲器之间，每一个第三比较器的反相输入端与每一个第二比较器输出端串联的电阻连接，
若干逻辑电平经过电阻分压后驱动第三比较器、缓冲器或反向缓冲器输出低电平或高电平。
还包括标准电压电路A120，标准电压电路包括若干电阻和多进制符号对应的若干场效应管，电阻之间串联后连接电源，串联后的电阻用于提供多进制符号对应的标准电压，每一个的场效应管的漏极输入不同的标准电压，每一个场效应管的栅极与再生电路输出端连接，场效应管的源极作为输出端作为标准电压电路的输出端。驱动电路输出的高电平控制对应的场效应管的导通，场效应管导通后输出对应标准电压。其中利用电阻分压提供标准电压，也可用标准电源来提供标准电压。场效应管作为开关时，其导通压降可忽略不计。
本实施例中，以一个5V逻辑系统来进行说明。多进制符号包括五种状态，定义低于1V为电平0，其标准电压为0.5V；1.1V-1.9V之间为电平1，其标准电压为1.5V；2.1V-2.9V之间为电平2，其标准电压为2.5V；3.1V-3.9V之间为电平3，其标准电压为3.5V；4.1V以上为电平4，其标准电压为4.5。其它电压值为电平过渡电压，需要就近舍入最近的电平。当所有输入端口均未接入而呈现高阻状态时，运算模块输出默认电平0。
那么本实施例的电路可用于五进制符号的逻辑或运算。电平0表示符号“0”，电平1表示符号“1”，以此类推。
对应的，驱动电路A110包括3个第三比较器、缓冲器、反向缓冲器和11个电阻。当第三比较器的同相输入端电压大于反相输入端电压时，第三比较器输出逻辑高电平，反之则输出逻辑低电平。
对应的，标准电压电路A120包括6个电阻和5个场效应管，6个电阻提供的标准电压为0.5V、1.5V、2.5V、3.5V和4.5V。当场效应管的栅极为高电平时，场效应管导通输出对应的标准电压，反之为低电平时，场效应管截止。由于场效应管作为开关时的导通压降可以忽略不记，因此场效应管的输出电压等效于输入电压，也就是标准电压。
同样以三路输入为例对本实施例的电路进行说明。
假设节点A1输入电平3，标准电压为3.5V,节点A2输入电平2，标准电压为2.5V，节点A3输入电平1，标准电压为1.5V。
由上述分析可知，节点A4为高电平输出，节点A5输出电压略小于3.5V。由于3.5V只小于4V的门限电压，所以节点A6输出低电平，节点A7、A8和A9均输出高电平。节点A10、A12、A13和A15输出低电平，节点A14输出高电平，与节点A14连接的场效应管导通输出，此时输出out的电压为3.5V，正好是电平3对应的标准电压。
假设节点A1输入电平2，标准电压为2.5V，节点A2输入电平2，标准电压为2.5V，节点A3输入电平1，标准电压为1.5V。假设电平在传输过程中受到干扰，变为节点A1输入2.7V，节点A2输入2.2V，节点A3输入1.3V。
由上述分析可知，节点A4为高电平输出，节点A5输出电压略小于2.7V。由于2.7V大于2V而小于3V的门限电压，所以节点A9和A8输出高电平，节点A6和A7均输出低电平。节点A10、A12、A14、A15输出低电平，节点A13输出高电平，与节点A13连接的场效应管导通输出，此时输出out的电压为2.5V，正好是电平2对应的标准电压。
节点A1输入电平4，标准电压为4.5V，节点A2输入电平2，标准电压为2.5V，节点A3输入电平3，标准电压为3.5V。由上述分析可知，节点A4为高电平输出，节点A5输出电压略小于4.5V。假设在传输过程中受到干扰，4.5V变为4.8V。
由于4.8V大于所有的门限电压，所以节点A9、A 8、A7和A6均输出高电平。节点A10、A12、A13、A14输出低电平，节点A15输出高电平，与节点A15连接的场效应管导通输出，此时输出out的电压为4.5V,正好是电平4对应的标准电压。
由上述实例可知，多个输入的多进制符号在经过逻辑线或电路后输出电压值最大的多进制符号，多进制符号经过再生电路后产生若干逻辑电平，若干逻辑电平驱动输出电路输出标准电压，标准电压可以保证数字电路逻辑判断的准确性。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (6)
1.一种多进制符号逻辑或运算的实现电路，其特征在于，包括：
逻辑线或电路，所述逻辑线或电路包括至少两个输入电路和下拉电阻，所述每一个输入电路包括第一比较器和场效应管，所述场效应管漏极作为输入端，所述场效应管栅极与第一比较器输出端连接，所述场效应管源极作为输出端串联下拉电阻后与地连接，所述第一比较器的反相输入端与场效应管源极连接，所述第一比较器同相输入端与场效应管漏极连接，所述每一个输入端获得输入的多进制符号，所述多进制符号包括由多个门限分隔的不同电压幅值状态，所述第一比较器的同相输入端电压大于其反相输入端电压时，所述第一比较器输出高电平驱动场效应管导通输出，反之输出低电平，所述场效应管截止，当至少有两个输入端获得输入的多进制符号时，所述逻辑线或电路输出电压值最大的多进制符号；
门限电路，用于提供与多进制符号对应的若干门限电压，所述门限电压用于区分所述不同电压幅值的状态；
再生电路，所述再生电路包括与门限电压对应的若干第二比较器，所述每一个第二比较器的同相输入端与逻辑线或电路输出端连接，所述每一个第二比较器的输入端输入不同门限电压，所述第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平；以及，
输出电路，用于生成多进制符号对应的标准电压，所述若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。
2.如权利要求1所述的多进制符号逻辑或运算的实现电路，其特征在于，所述输出电路包括与第二比较器对应的若干分压电阻，所述每一个第二比较器的输出端串联一个分压电阻，所述分压电阻之间并联，所述若干逻辑电平经分压电阻分压后生成所述标准电压。
3.如权利要求1所述的多进制符号逻辑或运算的实现电路，其特征在于，所述输出电路包括：
驱动电路，所述驱动电路包括反向缓冲器、缓冲器、若干第三比较器和若干电阻，所述第三比较器比第二比较器少一个，所述每一个第二比较器的输出端串联一个电阻，所述反向缓冲器输入端串联一个电阻后接地，还与其中一个第二比较器输出端串联的电阻连接，所述其中一个第二比较器的反相输入端输入电压值最低的门限电压，所述缓冲器输入端串联一个电阻后接电源，还与另一个第二比较器输出端串联的电阻连接，所述另一个第二比较器的反相输入端输入电压值最高的门限电压，所述第三比较器的同相输入端和反相输入端之间并联一个电阻，相邻的第三比较器通过同相输入端和反相输入端之间串联一个电阻进行连接，连接后的若干第三比较器并联在反向缓冲器和缓冲器之间，每一个第三比较器的反相输入端与每一个第二比较器输出端串联的电阻连接，若干逻辑电平经过电阻分压后驱动第三比较器、缓冲器或反向缓冲器输出低电平或高电平；
标准电压电路，所述标准电压电路包括若干标准电压源和若干开关器件，所述标准电压源用于提供多进制符号对应的标准电压，所述开关器件输入端与标准电压源连接，所述开关器件驱动端与驱动电路输出端连接，所述驱动电路输出的高电平驱动开关器件导通输出对应标准电压。
4.如权利要求1所述的多进制符号逻辑或运算的实现电路，其特征在于，还包括输出缓冲电路，所述标准电压经过缓冲电路后输出。
5.如权利要求1所述的多进制符号逻辑或运算的实现电路，其特征在于，还包括输入缓冲电路，所述输入的多进制符号经过缓冲电路后输出至逻辑线或电路。
6.一种多进制符号逻辑或运算的方法，其特征在于，基于如权利要求1-5任意一项所述的电路，所述方法包括以下步骤：
输入至少两个多进制符号，并输出其中具有较高电压幅值的多进制符号；
将多进制符号与其对应的若干门限电压分别进行比较后生成若干逻辑电平；
若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010293928.9A CN111342838A (zh) | 2020-04-15 | 2020-04-15 | 多进制符号逻辑或运算的实现电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010293928.9A CN111342838A (zh) | 2020-04-15 | 2020-04-15 | 多进制符号逻辑或运算的实现电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111342838A true CN111342838A (zh) | 2020-06-26 |
Family
ID=71186542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010293928.9A Pending CN111342838A (zh) | 2020-04-15 | 2020-04-15 | 多进制符号逻辑或运算的实现电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111342838A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975698A (en) * | 1989-12-08 | 1990-12-04 | Trw Inc. | Modified quasi-gray digital encoding technique |
| CN104281720A (zh) * | 2013-07-12 | 2015-01-14 | 苏州普源精电科技有限公司 | 具有数字输入输出功能的数据采集卡及其数据采集装置 |
| US20170293467A1 (en) * | 2016-04-08 | 2017-10-12 | Arm Limited | Apparatus and method for supporting a conversion instruction |
| CN110120819A (zh) * | 2019-04-26 | 2019-08-13 | 矩阵元技术（深圳）有限公司 | 一种布尔电路编码方法、装置及系统 |
| CN110690892A (zh) * | 2019-09-26 | 2020-01-14 | 郑州轻工业学院 | 一种基于忆阻器的立方根逻辑电路 |
-
2020
- 2020-04-15 CN CN202010293928.9A patent/CN111342838A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975698A (en) * | 1989-12-08 | 1990-12-04 | Trw Inc. | Modified quasi-gray digital encoding technique |
| CN104281720A (zh) * | 2013-07-12 | 2015-01-14 | 苏州普源精电科技有限公司 | 具有数字输入输出功能的数据采集卡及其数据采集装置 |
| US20170293467A1 (en) * | 2016-04-08 | 2017-10-12 | Arm Limited | Apparatus and method for supporting a conversion instruction |
| CN110120819A (zh) * | 2019-04-26 | 2019-08-13 | 矩阵元技术（深圳）有限公司 | 一种布尔电路编码方法、装置及系统 |
| CN110690892A (zh) * | 2019-09-26 | 2020-01-14 | 郑州轻工业学院 | 一种基于忆阻器的立方根逻辑电路 |
Non-Patent Citations (1)
| Title |
|---|
| 杭国强: "低功耗CMOS三值动态双传输管逻辑电路" * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108475520B (zh) | 编码及解码多层级通信架构的信号线的设备及方法 | |
| US7656321B2 (en) | Signaling system | |
| CN109613323B (zh) | 一种可编程信号幅度检测电路 | |
| JPH11289355A (ja) | 差動ドライバ用クランプ | |
| US20030011426A1 (en) | Multi-level receiver circuit with digital output using a variable offset comparator | |
| JP4234337B2 (ja) | データ伝送システムにおける又は関する改善 | |
| CN1226826C (zh) | 可编程缓冲器电路 | |
| US7027522B2 (en) | Systems for data transmission | |
| EP0110179B1 (en) | Multi-level transfer circuitry for transmitting digital signals between integrated circuits | |
| CN111342838A (zh) | 多进制符号逻辑或运算的实现电路及方法 | |
| CN111490770A (zh) | 多进制符号逻辑与运算的实现电路及方法 | |
| JP3725560B2 (ja) | 差動伝送ライン用の改良された非対称電流モードドライバ | |
| JP3693214B2 (ja) | 多値信号伝送方法および多値信号伝送システム | |
| CN111431523A (zh) | 多进制符号逻辑异或运算的实现电路、装置及方法 | |
| JP4165215B2 (ja) | デジタル入力信号処理装置 | |
| CN1121105C (zh) | 在总线上传送信号的方法以及总线接口 | |
| US7433396B2 (en) | Methods and apparatus for equalization in single-ended chip-to-chip communication | |
| CN111314193A (zh) | 数据传输总线系统、装置及方法 | |
| CN111327311A (zh) | 一种实现多电平逻辑与运算的电路和方法 | |
| CN111371448A (zh) | 一种实现多电平逻辑异或、比同运算的电路和方法 | |
| JP2005333508A (ja) | 信号変換装置およびドライバ装置 | |
| CN114128152B (zh) | 用于多电平多模发射机的方法和装置 | |
| US7952384B2 (en) | Data transmitter and related semiconductor device | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JP4186984B2 (ja) | 信号入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200626 |
|
| WD01 | Invention patent application deemed withdrawn after publication |