CN101802751B - 多媒体处理功率管理的功率门控 - Google Patents

多媒体处理功率管理的功率门控 Download PDF

Info

Publication number
CN101802751B
CN101802751B CN200880022061.0A CN200880022061A CN101802751B CN 101802751 B CN101802751 B CN 101802751B CN 200880022061 A CN200880022061 A CN 200880022061A CN 101802751 B CN101802751 B CN 101802751B
Authority
CN
China
Prior art keywords
multimedia
power
processing tasks
dma
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880022061.0A
Other languages
English (en)
Other versions
CN101802751A (zh
Inventor
维贾伊·苏布拉马尼亚姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101802751A publication Critical patent/CN101802751A/zh
Application granted granted Critical
Publication of CN101802751B publication Critical patent/CN101802751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明描述用于在多媒体处理环境内实施功率门控的电路。所揭示的电路支持多媒体显示处理器的有效功率管理，所述电路可包含独立于彼此而操作的各种组件。以此方式，所述所揭示电路可支持多媒体处理环境内的功率节约和增强的性能。在一些方面中，可实施头部开关或脚部开关电路，以视相应逻辑组件的操作模式而定，例如视所述逻辑组件是处于活动模式还是非活动模式而定，选择性地将多媒体显示处理器的不同逻辑组件连接到功率轨且使所述多媒体显示处理器的所述不同逻辑组件与所述功率轨断开。

Description

多媒体处理功率管理的功率门控
技术领域
本发明涉及集成电路，且更明确地说，涉及集成电路的功率管理。
背景技术
并入有例如专用集成电路(ASIC)的集成电路的电子装置通常使用省电技术来减少功率消耗，并由此实现延长的电池寿命。例如移动电话和个人数字助理(PDA)的小型便携式装置(例如)通常并入有用于实施非活动模式以限制逻辑电路的功率消耗的电路。非活动模式可包含待机模式、低功率模式和休眠模式。
数字电路中且更具体地说CMOS电路中的功率耗散大约与供电电压的平方成比例。因此，实现低功率性能的最有效方式是按比例减小供电电压。ASIC上的CMOS电路能够以显著减小的功率电平操作。然而，为了避免传播延迟的增加，也减小CMOS装置的阈值电压。
阈值电压的减小通常因MOS装置的次阈值泄漏电流的改变而导致待机电流的增加。流经“关断”晶体管的泄漏电流趋向于随着装置的阈值电压减小而按指数律增加。此外，随着制造技术发展到较高等级的集成，且能够制造的最小特征变得越来越小(例如，90nm、65nm或45nm且更低)而达到奈米技术等级，门泄漏和次阈值泄漏变得更有问题。因此，在延长的时间周期内保持于非活动模式的例如移动电话和PDA等电子装置可显现出显著的泄漏电流，且在非活动模式期间导致对电池功率的不当汲取。
发明内容
一般来说，本发明是针对用于在多媒体处理环境内实施功率门控的电路。所揭示电路支持多媒体显示处理器的更有效功率管理，所述电路可包含独立于彼此而操作的各种组件。以此方式，所揭示电路可支持多媒体处理环境内的功率节约和增强的性能。
为了减少待机模式期间的泄漏电流，一些专用集成电路(ASIC)可包含头部开关(headswitch)或脚部开关(footswitch)，所述开关电连接于CMOS电路的低压阈值(LVT)逻辑门与功率轨或接地轨之间。头部开关为高压阈值(HVT)PMOS晶体管，其位于ASIC核心或块的局部功率网状路由(mesh routing)与最高等级功率网状路由之间。脚部开关是位于局部接地网状路由与最高等级接地轨/网格之间的HVT NMOS晶体管。
在非活动模式期间，关断头部开关或脚部开关以使LVT逻辑门从功率/接地电源断开且由此使功率轨“崩溃”。因为头部开关或脚部开关具有高阈值电压，所以由头部开关或脚部开关从电源汲取的泄漏电流的量相对于原本将流经LVT逻辑门的泄漏电流大大减少。在活动模式期间，接通头部开关或脚部开关以将电源和接地端连接到LVT门。因此，在活动模式期间，LVT逻辑门由其被直接连接到电源和接地端时的电压实质上相同的电压供电。
在本发明的一些方面中，可实施头部开关或脚部开关电路以视相应逻辑组件的操作模式而定，例如，视逻辑组件是处于活动模式还是非活动模式而定，独立且选择性地使多媒体显示处理器的不同逻辑组件连接到功率轨和与其断开。在逻辑门与功率轨或接地轨之间分布开关可在具有非活动模式的电子装置中具有特定优点，在非活动模式下，多媒体显示处理器的部分可继续操作，而多媒体显示处理器内的其它电路被关断或处于低功率状态。明确地说，可个别地控制所分布的开关以使供电电压从多媒体显示处理器的选定区、块或行解耦。
本发明中所描述的电路可应用于多种电子装置，但尤其可用于小型便携式无线通信装置，所述无线通信装置执行多媒体处理，且依靠非活动电路模式来节省电池功率。举例来说，所述电路可应用于例如移动电话和个人数字助理(PDA)等无线装置。作为另一实例，本文中描述的电路可用于非无线装置中。
在一个方面中，本发明提供一种多媒体处理器，其包括：用于处理第一多媒体处理任务的第一块；用于处理第二多媒体处理任务的第二块；产生用于第一块和第二块的功率的电源；以及使第一块独立于第二块而选择性地耦合到电源和从电源解耦的功率门控模块。
在另一方面中，本发明提供一种无线通信装置，其包括：无线发射器；无线接收器；以及用以驱动所述发射器并处理由无线接收器接收到的信号的处理电路，所述处理电路包含多媒体显示处理器，所述多媒体显示处理器具有：用于处理第一多媒体处理任务的第一块；用于处理第二多媒体处理任务的第二块；产生用于第一块和第二块的功率的电源；以及使第一块独立于第二块而选择性地耦合到电源和从电源解耦的功率门控模块。
在又一方面中，本发明提供一种方法，所述方法包括：检测多媒体显示处理器内的处理块是否正闲置；以及在所述处理块正闲置时，在不使所述多媒体显示处理器内的其它活动处理块从电源解耦的情况下，使所述处理块选择性地与电源解耦以独立地将功率门控到处理块。
在又一方面中，本发明提供一种包括计算机可读媒体的计算机程序产品，所述计算机可读媒体包括：用于致使计算机检测多媒体显示处理器内的处理块正闲置的指令；以及致使计算机执行以下操作的指令：在处理块正闲置时，在不使多媒体显示处理器内的其它活动处理块从电源解耦的情况下，使所述处理块选择性地与电源解耦以独立地将功率门控到处理块。
在另一方面中，本发明提供一种用于组装多媒体处理器的方法，所述方法包括：形成逻辑电路，所述逻辑电路包含用于独立地处理第一多媒体处理任务的第一块，以及用于独立地处理第二多媒体处理任务的第二块；形成产生用于第一块和第二块的功率的电源；以及形成功率门控模块，所述功率门控模块使第一块独立于第二块而选择性地耦合到电源和从电源解耦。
在又一方面中，本发明提供一种多媒体处理器，所述多媒体处理器包括：用于处理第一多媒体处理任务的装置；用于处理第二多媒体处理任务的装置；用于产生用于第一块和第二块的功率的装置；以及用于使用于处理第一多媒体处理任务的装置独立于用于处理第二多媒体处理任务的装置而选择性地耦合到用于产生功率的装置和从用于产生功率的装置解耦的装置。
本发明中所描述的技术可以硬件、软件、固件或其任一组合实施。如果以软件实施，那么所述软件可在一个或一个以上处理器(例如，微处理器)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或数字信号处理器(DSP)中执行。执行所述技术的软件可最初存储在计算机可读媒体中，且被加载在处理器中并在处理器中执行。因此，本发明还预期包括指令的计算机可读媒体，所述指令在执行时致使装置执行如本发明中所描述的技术。在一些情况下，计算机可读媒体可形成包括计算机可读媒体的计算机程序产品的一部分。
在附图和以下描述中陈述本发明的一个或一个以上方面的细节。本发明的其它特征、目标和优点将从所述描述和图式且从权利要求书变得显而易见。
附图说明
图1是说明实例多媒体显示处理器的框图。
图2是说明根据本发明的技术而操作的实例多媒体处理电路和电源的框图。
图3是说明在多媒体显示处理器内使用脚部开关的实例多阈值CMOS(MTCMOS)电路的电路图。
图4A和图4B是说明多媒体显示处理器的组件在实例帧时间内的实例功率耗散概况的框图。
图5A是说明多媒体显示处理器在使用开关来选择性地将功率门控到多媒体显示处理器的单独组件的一个实例操作的流程图。
图5B是说明多媒体显示处理器在使用开关来选择性地将功率门控到多媒体显示处理器的单独组件的另一实例操作的流程图。
图6是说明并入有如本发明中所描述的逻辑电路的电子装置的框图。
具体实施方式
图1是说明实例多媒体显示处理器10的框图。多媒体显示处理器10可为专用集成电路(ASIC)或芯片上系统(SOC)内的硬宏核心(hard macro core)的一部分。硬宏核心可为指定ASIC或SOC的逻辑组件的互连方式且指定逻辑元件之间的物理路径和布线图案的逻辑功能。举例来说，硬宏核心可包括存储器块、数字信号处理器(DSP)电路、定制处理器核心或任何其它硬式知识产权(IP)核心。多媒体显示处理器10可为依靠电池操作的便携式电子装置的一部分。本文中描述的技术在具有休眠或待机模式的例如移动电话、个人数字助理(PDA)或其它此类装置等便携式电子装置中可能尤其有利，在休眠或待机模式下，多媒体显示处理器的部分继续操作，而多媒体显示处理器的一些部分被关断或处于低功率状态。
多媒体显示处理器10包含用于平衡多媒体显示处理器10内的多个逻辑组件之间的处理请求的仲裁器12。逻辑组件包含像素处理管(PPP)14以及多个直接存储器存取(DMA)管，即，主要DMA(DMA-P)16A、次要DMA(DMA-S)16B、外部DMA(DMA-E)16C和电视DMA(DMA-TV)16D。DMA 16A到16D(DMA 16)是硬件元件，其具有对存储器(例如，存储器11)的直接存储器存取，且将帧缓冲图像从存储器移动到显示面板。
在图1的实例中，多媒体显示处理器10还包含用于连接到不同类型的显示器的接口，例如并行红-绿-蓝(RGB)接口17、并行CPU接口18、串行接口19、并行CPU接口20以及TV编码器21。并行RGB接口17连接到无帧缓冲器的LCD面板。并行CPU接口18连接到具有帧缓冲器的显示面板。串行接口18串联连接到具有帧缓冲器的显示面板。TV编码器21连接到电视显示器。
PPP 14可用于处理像素以用于色彩转换、按比例放大/按比例缩小图像、混合、色度上取样/下取样以及多个图像平面的混合，以构成存储器中的帧缓冲器。举例来说，PPP14可将不同图像平面上的视频、图形、图标或其它多媒体对象整合到单个帧缓冲器中。多媒体对象可源自不同软件应用程序。在一个方面中，如图1中所示，帧缓冲器13可存储在作为多媒体显示处理器10的一部分的存储器11中。在其它方面中，帧缓冲器可存储在外部同步动态随机存取存储器(SDRAM)存储器或系统存储器中。DMA 16A到16D(“DMA 16”)存取帧缓冲器13，且将帧缓冲13发送到显示面板(未图示)以供显示。显示面板可为液晶显示器(LCD)、电视显示器、并行或串行显示器或其它显示器。
多媒体显示处理器10可被视为功能上分为用于处理多媒体任务的两个单独块：PPP14和DMA块15。DMA块15由多个子块(即，DMA 16A到16D)构成。图1中展示的多媒体显示处理器10的架构使多媒体显示处理器10能够以不同于显示更新速率的帧组成速率使用PPP 14。此外，DMA 16中的每一者可以不同的显示更新速率操作。PPP 14的大小优选经设计以处置最差情况性能要求，即支持同时运行的所有DMA 16，且实现许多芯片上系统(SOC)平台的硬件知识产权(IP)再使用。然而，有许多使用情境和SOC平台并不需要多媒体显示处理器10的所有部分来实现给定任务。
如下文更详细地描述，可将功率选择性地且独立地门控到多媒体显示处理器10的逻辑组件(即，PPP 14以及DMA块15的一个或一个以上子块)，从而减小逻辑组件的非活动模式期间的泄漏电流的量。举例来说，多媒体显示处理器10可并入到使用多媒体显示处理器10内存在的所有逻辑组件的高端产品中，或可并入到仅使用多媒体显示处理器10内存在的一子组逻辑组件的低端产品中。在低端产品的情况下，非正被使用的逻辑组件的功率可被独立地门控关断。独立功率门控可通过使个别开关与PPP 14和DMA 16中的相应者中的每一者相关联来实现。举例来说，可使用脚部开关或头部开关。明确地说，当组件(例如，软件组件)检测到逻辑组件14、16中的一者为非活动(闲置)时，组件可致使相应开关关断，以将逻辑组件置于非活动模式。在非活动模式下，从功率轨汲取的泄漏电流的量可减小，这是因为开关具有高阈值电压，且没有电流流经相应逻辑组件。此外，本文中所描述的技术还可减少由未经时钟门控的组件消耗的电流。
图2是说明根据本发明的技术而操作的实例多媒体处理电路22和电源28的框图。多媒体处理电路22包含逻辑电路24A到24N(“逻辑电路24”)。逻辑电路24可独立地处理不同多媒体处理任务。电源28产生用于逻辑电路24A到24N中的每一者的功率。功率门控模块26使逻辑电路24选择性地耦合到电源28和与电源28解耦。功率门控模块26可针对逻辑电路24A到24N中的每一者在独立的基础上执行此耦合和解耦。举例来说，功率门控模块26可独立于使逻辑电路24N耦合电源28和从电源28解耦而使逻辑电路24A耦合到电源28和从电源28解耦。作为另一实例，代替独立地耦合逻辑电路24中的每一者，功率门控模块26可使个别逻辑电路24的各种群组或组合耦合到电源28和从电源28解耦。
功率门控模块26可包含多个开关单元(未图示)，所述开关单元各自与逻辑电路24A到24N中的不同一者相关联。功率门控模块26还可包含驱动器模块(未图示)或中间软件智能层，其独立地控制所述多个开关单元以使个别逻辑电路24选择性地耦合到电源28和与电源28解耦。
电源28可包含与逻辑电路24连通的功率轨，以及与逻辑电路24连通的接地轨。功率门控模块26可独立地控制所述多个开关单元，以使功率轨和接地轨中的一者选择性地耦合到逻辑电路24中的相应一者和从逻辑电路24中的相应一者解耦。在一个方面中，开关单元可为定位于由功率轨提供的电压供应与逻辑电路24A到24N中的相应逻辑电路之间的头部开关，以将逻辑电路24A到24N中的相应逻辑电路耦合到功率轨。在另一方面中，开关可为定位于逻辑电路24A到24N中的相应逻辑电路与接地轨的相应接地节点(由图3的GND1到GND5表示)之间的脚部开关，以将逻辑电路24A到24N中的相应逻辑电路耦合到接地轨。虽然出于实例的目的而关于头部开关和脚部开关进行描述，但功率门控模块26可包括从电源汲取的泄漏电流的量实质上减小的任何类型的电路。
图3是说明在多媒体显示处理器内使用脚部开关的实例多阈值CMOS(MTCMOS)电路30的电路图。电路30形成例如ASIC的集成电路中的逻辑电路的一部分。电路30经配置以减少具有减小的供电电压和阈值电压的逻辑组件的泄漏电流的量。因此，电路30可尤其可用于并入有较大低压阈值(LVT)逻辑门阵列的电路(例如ASIC)。如图3中所示，MTCMOS电路30的PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV16D中的每一者电耦合到由外部功率轨提供的实际电压供应VDD 35。然而，PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV 16D中的每一者耦合到单独的“虚拟”接地节点GNDV，而非实际接地节点GND。输入信号(IN)38A到38E(“输入信号38”)分别驱动逻辑组件PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV16D，其接着分别产生输出信号(OUT)40A到40E(“输出信号40”)。
PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV 16D中的每一者耦合到功率门控模块45内的脚部开关32A到32E(“脚部开关32”)中的相应一者。脚部开关32可各自包含高压阈值(HVT)或超高压阈值(UHVT)PMOS晶体管，其视相应逻辑组件的操作模式而定(即视逻辑组件处于活动模式还是非活动模式而定)，将相应虚拟接地节点GNDV选择性地连接到实际接地节点GND和与实际接地节点GND断开。从在并入有逻辑组件的电路外部的外部端子提供电压供应VDD 35。类似地，接地GND由外部接地端子提供。电路30的实际电压供应VDD 35和实际接地GND可由电池连同可适用的任何电压调节或功率调整电路提供。举例来说，在移动电话中，VDD 35和GND可具有在0.5伏与2.0伏之间的电压差。
功率门控模块45的驱动器42经由相应的输入门44A到44E(“输入门44”)向脚部开关32施加休眠信号SL1到SL5，以独立接通和关断脚部开关，且由此使相应的实际接地GND耦合到相应的虚拟接地GNDV和从相应的虚拟接地GNDV解耦。当脚部开关32中的一者被接通(并实际上“闭合”)时，相应的虚拟接地节点GNDV连接到小于脚部开关32上的电压降的相应实际接地节点GND的电位。脚部开关32准许相应的逻辑组件PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV 16D在活动模式下由其被直接连接到实际接地GND时的电压实质上相同的电压供电，但在非活动模式下允许很少电流或不允许电流流经相应逻辑组件，从而减少泄漏电流以及由未经时钟门控的组件消耗的电流。
明确地说，在休眠或待机模式期间，输入门44A到44E中的一者处的休眠信号SL被解除断言，以致使脚部开关32中的相应一者关断。非活动模式下从VDD 35汲取的泄漏电流的量减小，这是因为脚部开关32具有高阈值电压，且很少电流或无电流流经相应逻辑组件。相反，如果在非活动模式期间不使用脚部开关32，那么相应逻辑组件将越过实际供电电压VDD 35和实际接地参考GND而电连接，且在非活动模式期间产生不当量的泄漏电流。
同样，在活动模式期间，在输入门44A到44E中的一者或多者处断言休眠信号SL，从而致使脚部开关32中的相应一者或多者接通并使相应的虚拟接地GNDV耦合到相应的实际接地GND，由此在活动模式下向相应的逻辑组件供电以用于正常操作。因此，在活动模式期间，示范性MTCMOS电路30的相应逻辑组件由仿佛其被直接连接到VDD 35和GND两者时的实质上相同的电压供电。因此，示范性MTCMOS电路30允许降低多媒体显示处理器的相应逻辑组件的阈值电压，同时减小非活动模式期间的泄漏电流的量，以及减少由未经时钟门控的组件消耗的电流。
驱动器42可响应于从PPP 14、DMA 16或守护进程(即，一种后台计算机程序)接收到一个或一个以上中断命令或其它消息而选择性地施加休眠信号SL1到SL5来关断相应的脚部开关32，所述守护进程监视PPP 14和DMA 16的状态，其指示PPP 14或DMA 16中的一者或一者以上正闲置。在一些方面中，驱动器42可在接收到中断命令之后施加休眠信号。在其它方面中，驱动器42可在接收到中断命令之后在施加休眠信号之前首先检查对于相应逻辑组件是否有另一任务正待决。驱动器42可响应于从守护进程接收到指示PPP 14或DMA 16中的一者或一者以上已接收到新任务且需要被再次接通的一个或一个以上消息而选择性施加休眠信号SL1到SL5以接通相应的脚部开关32。守护进程可监听PPP 14、DMA 16的活动以确定逻辑组件14、16是否正闲置，且还可周期性地检查寄存器以了解新任务的存在情况。或者，驱动器42可从上层软件模块截取到达PPP 14或DMA 16的任务，且响应于截取到所述任务而选择性施加休眠信号SL1到SL5以接通相应的脚部开关32。
以此方式，功率门控模块45的驱动器42可个别地激活脚部开关32以将功率门控到电路30的个别逻辑组件。举例来说，驱动器42可激活脚部开关32A以独立于DMA 16而向PPP 14供电。驱动器42可激活脚部开关32B到32E以独立于PPP 14向作为群组的若干DMA 16供电。或者，驱动器32可单独地向若干DMA 16供电。
脚部开关32上的电压降在脚部开关接通时可为最小的，且门输入44处的SL信号可随时间的过去而斜坡上升，以便实质上不影响从VDD 35引出的其它电路。在初始通电时，所有脚部开关32可默认为接通。然而，在电力复位(即，热启动)之后，仅热启动中所涉及的脚部开关32将默认为接通。在热启动之后，与驱动器42相关联的软件可接着对寄存器进行编程以接通脚部开关32，从而建立功率轨并使脚部开关32复位。在本发明的一些方面中，个别脚部开关32可按需要经独立复位以对不同操作或应用进行加电。以此方式，可优化功率崩溃之后的加电的开销。
在一些方面中，在对电路30内的核心区域有较小影响或无影响的情况下，可代替脚部开关32或与脚部开关32组合地使用头部开关。在此些方面中，头部开关分布于VDD 35下方，且连接到相应的逻辑组件14、16。
可组装包含图3的电路30的多媒体处理器。举例来说，逻辑电路可经形成以包含用于独立地处理第一多媒体处理任务的第一块和用于独立地处理第二多媒体处理任务的第二块。可形成产生用于第一块和第二块的功率的电源，且还可形成功率门控模块，其独立于第二块而选择性地将第一块耦合到电源且使第一块从电源解耦。在一些方面中，功率门控模块可通过以下步骤来形成：形成与第一块相关联的第一开关单元；形成与第二块相关联的第二开关单元；以及形成驱动器模块，所述驱动器模块独立地控制第一和第二开关单元以选择性地将第一块和第二块耦合到电力且使第一块和第二块从功率电力。电源可通过以下步骤来形成：形成与第一块和第二块连通的功率轨；以及形成与第一块和第二块连通的接地轨，其中功率门控模块经形成以独立地控制第一和第二开关单元以选择性地将功率轨和接地轨中的一者耦合到相应块并使功率轨和接地轨中的一者从相应块解耦。多媒体处理器可形成为专用集成电路(ASIC)或芯片上系统(SOC)内的硬宏核心的一部分。可通过使用标准光刻或裸片封装技术来形成多媒体处理器。
图4A到图4B是说明多媒体显示处理器的组件在实例帧时间内的实例功率耗散概况的框图。为了比较，图4A说明在不使用如本文所描述的独立功率门控技术的帧时间内的功率耗散概况。相反，图4B说明如本文所描述在对多媒体显示处理器10的个别组件使用功率门控技术的帧时间内的功率耗散概况。
概况50A和52A说明PPP 14的功率耗散概况。如图4A和图4B中所示，PPP 14在活动时间期间以活动功率电平46操作，且在闲置时间期间以非活动功率电平48操作。概况50A说明在未启用功率门控的情况下，在PPP 14保持闲置时耗散功率，而概况52A说明当PPP 14正闲置时到达PPP 14的功率被门控，从而减少泄漏电流以及由未经时钟门控的组件消耗的电流。
概况50B和52B说明DMA-P 16A的功率耗散概况。在此实例中，DMA-P 16A在帧时间期间一直以活动功率电平46操作。由于DMA-P 16A总是保持接通，因此在此实例中功率并被门控到DMA-P 16A。
概况50C和52C说明DMA-S 16B、DMA-E 16C和DMA-TV 16D的功率耗散概况。在图3A和图3B的实例中，DMA 16B到16D在这些帧时间期间闲置。概况50C展示DMA 16B到16D在闲置时处于非活动功率电平48。相反地，概况502C指示DMA 16B到16D已被功率门控，且因此在被门控时并不以非活动功率电平48运作。尽管出于实例的目的而展示为单个功率耗散概况，但DMA-S 16B、DMA-E 16C和DMA-TV 16D中的每一者可独立地为活动和闲置的，且其功率可在闲置时间期间独立地被门控。举例来说，如上文所提及，DMA 16可具有不同的显示更新速率。
图5A是说明多媒体显示处理器10在使用开关来选择性地将功率门控到多媒体显示处理器10的单独组件的一个实例操作的流程图。多媒体显示处理器10的逻辑组件14、16中的一者可从上层软件接收任务(60)。举例来说，PPP 14可接收任务以将多媒体对象整合到单个帧缓冲器中。PPP 14处理任务(62)，且在任务完成后就向驱动器42(图3)发送中断消息作为输出信号40A(64)。当驱动器42从PPP 14接收到中断消息(66)时，驱动器42经由输入门44A断言休眠信号SL1，以关断脚部开关32A，从而独立地将功率门控到PPP 14(68)。这在非活动模式下使电流停止流经PPP 14，从而减少泄漏电流以及由未经时钟门控的组件消耗的电流。
当向PPP 14指派来自上层软件的新任务(70)时，守护进程可检测新任务且向驱动器42发送指示将PPP 14再次接通的消息(72)。在接收到所述消息之后，驱动器42经由输入门44A断言休眠信号SL1以接通脚部开关32A(74)，从而允许电流再次流经PPP14。或者，驱动器42可截取新任务并确定应接通PPP 14。
图5B是说明多媒体显示处理器10在使用开关来选择性地将功率门控到多媒体显示处理器10的单独组件的另一实例操作的流程图。如上文，多媒体显示处理器10的逻辑组件14、16中的一者可从上层软件接收任务(76)。举例来说，DMA-TV 16D可接收任务以存取帧缓冲器并将其发送到TV显示器。DMA-TV 16D开始处理任务(78)。驱动器42或驱动器层上方的功率门控模块45内的中间智能层(例如，守护进程)可检查DMA-TV 16D的软件寄存器中的闲置状态位以检查DMA-TV 16D是否闲置(80)。可为逻辑组件14、16中的每一者维持独立位。
在闲置状态位指示DMA-TV 16D并非闲置(82的“否”分支)时，驱动器42或中间智能层在再次检查闲置状态位之前可等待一时间周期。驱动器可确定闲置状态位指示DMA-TV 16D为闲置，即，DMA-TV 16D已完成处理所述任务(82的“是”分支)。举例来说，驱动器42或守护进程可在对闲置状态位的单个肯定检查之后做出所述确定，或可在发现组件闲置了至少一时间周期之后(例如，在多个肯定检查之后)做出所述确定。当驱动器42确定DMA-TV 16D正在闲置(82的“是”分支)时，驱动器42经由输入门44E断言休眠信号SL5以关断脚部开关32E，从而独立地将功率门控到DMA-TV16D(84)。这在非活动模式下使电流停止流经DMA-TV 16D，从而减少泄漏电流以及由未经时钟门控的组件消耗的电流。
当DMA-TV 16D被指派有来自上层软件的新任务(86)时，守护进程可检测新任务并向驱动器42发送另一消息(88)。在接收到所述消息之后，驱动器42经由输入门44E断言休眠信号SL5以接通脚部开关32E(90)，从而允许电流再次流经DMA-TV 16D。或者，驱动器42可截取新任务，并确定应接通DMA-TV 16D。
图6是说明并入有如本发明中所描述的处理电路的实例电子装置的框图。在图6的实例中，电子装置是例如移动电话的无线通信装置92。如图6中所示，无线通信装置92包含处理电路94、接收器96和发射器98。接收器96经由天线100接收无线信号，且发射器98经由天线102发射无线信号。在一些方面中，接收器96和发射器98可(例如)经由双工器而使用共用天线。
处理电路94包含多个逻辑电路104A到104N(“逻辑电路104”)以驱动发射器98并处理由接收器96接收到的信号。处理电路94可以与图2的多媒体处理电路22一致的方式操作，或可包含图1的多媒体显示处理器10。或者或另外，处理电路94可并入有典型的无线调制解调器功能性，且还可经装备以控制无线通信装置92的各种功能(例如，用户接口功能)。功率门控模块106将逻辑电路104内的逻辑单元选择性地且独立地连接到外部电源108(例如，电池和适当的功率转换电路)。功率门控模块106可包含(例如)头部开关或脚部开关电路元件。功率门控模块106还可包含驱动器以控制头部开关或脚部开关电路元件的操作。
如本发明中所描述，功率门控模块106将逻辑单元独立地连接到电源108的外部功率端子或外部接地参考，以便在选择性的、独立的基础上使逻辑单元处于活动模式或非活动模式。
已描述了各种方面和实例。然而，可在不脱离所附权利要求书的范围的情况下，对本发明的结构或技术作出修改。举例来说，其它类型的装置也可实施本文所描述的功率管理技术。本发明的这些和其它方面在所附权利要求书的范围内。

Claims (39)

1.一种多媒体处理器，其包括：
用于以第一速率处理第一多媒体处理任务的第一块，所述第一块包含像素处理管(PPP)；
用于以第二速率处理第二多媒体处理任务的第二块，所述第二块包含直接存储器存取DMA管，其中所述第二多媒体处理任务包含将帧缓冲图像从存储器传送到显示器；
电源，其提供用于所述第一和第二块的功率；以及
功率门控模块，其独立于所述第二块而基于所述第一速率选择性地将所述第一块耦合到所述电源且使所述第一块从所述电源解耦。
2.根据权利要求1所述的多媒体处理器，其中所述功率门控模块包含：
与所述第一块相关联的第一开关单元；
与所述第二块相关联的第二开关单元；以及
驱动器模块，其独立地控制所述第一和第二开关单元，以选择性地将所述第一块和所述第二块耦合到所述电源且使所述第一块和所述第二块从所述电源解耦。
3.根据权利要求2所述的多媒体处理器，其中所述电源包含与所述第一块和所述第二块连通的功率轨，以及与所述第一块和所述第二块连通的接地轨，且其中所述功率门控模块独立地控制所述第一和第二开关单元，以选择性地将所述功率轨和所述接地轨中的一者耦合到相应块且使所述功率轨和所述接地轨中的一者从所述相应块解耦。
4.根据权利要求1所述的多媒体处理器，其中所述第二块包括多个子块，且其中所述第二块选择所述子块中的一者用于处理给定多媒体处理任务。
5.根据权利要求1所述的多媒体处理器，其中所述功率门控模块包含第一脚部开关和第二脚部开关，以将所述电源的接地轨连接到所述第一块和所述第二块中的相应一者，且使所述电源的所述接地轨从所述第一块和所述第二块中的所述相应一者断开。
6.根据权利要求1所述的多媒体处理器，其中所述功率门控模块包含第一头部开关和第二头部开关，以将所述电源的功率轨连接到所述第一块和所述第二块中的相应一者，且使所述电源的所述功率轨从所述第一块和所述第二块中的所述相应一者断开。
7.根据权利要求1所述的多媒体处理器，其中所述第一块和所述第二块中的至少一者包含低压阈值逻辑门，且其中所述功率门控模块包含高压阈值开关。
8.根据权利要求1所述的多媒体处理器，其中所述第一多媒体处理任务包含像素处理任务。
9.根据权利要求1所述的多媒体处理器，其中所述DMA管包括多个子块，所述多个子块包含以下各项中的至少两者或两者以上：主要DMA(DMA-P)、次要DMA(DMA-S)、外部DMA(DMA-E)以及电视DMA(DMA-TV)。
10.根据权利要求1所述的多媒体处理器，其中所述第一块处理所述第一多媒体处理任务的所述第一速率与所述第二块处理所述第二多媒体处理任务的所述第二速率不同。
11.根据权利要求1所述的多媒体处理器，其中所述功率门控模块基于所述第一和第二块是否分别正闲置而独立地将所述电源耦合到所述第一和第二块中的一者或一者以上且使所述电源与所述第一和第二块中的所述一者或一者以上解耦。
12.根据权利要求1所述的多媒体处理器，其中所述功率门控模块在所述第一块正闲置时使所述电源与所述第一块解耦，且其中所述功率门控模块在所述第二块为活动时同时将所述电源耦合到所述第二块。
13.一种无线通信装置，其包括：
无线发射器；
无线接收器；以及
处理电路，其用以驱动所述发射器且处理由所述无线接收器接收到的信号，所述处理电路包含多媒体显示处理器，所述多媒体显示处理器具有：用于以第一速率处理第一多媒体处理任务的第一块，所述第一块包含像素处理管(PPP)；用于以第二速率处理第二多媒体处理任务的第二块，所述第二块包含直接存储器存取(DMA)管，其中所述第二多媒体处理任务包含将帧缓冲图像从存储器传送到显示器；电源，其提供用于所述第一和第二块的功率；以及功率门控模块，其独立于所述第二块而基于所述第一速率选择性地将所述第一块耦合到所述电源且使所述第一块从所述电源解耦。
14.根据权利要求13所述的无线通信装置，其中所述功率门控模块包含头部开关，其用以独立地将所述电源耦合到所述第一和第二块中的相应一者且使所述电源与所述第一和第二块中的所述相应一者解耦。
15.根据权利要求13所述的无线通信装置，其中所述功率门控模块包含脚部开关，其用以独立地将所述电源耦合到所述第一和第二块中的相应一者且使所述电源与所述第一和第二块中的所述相应一者解耦。
16.根据权利要求13所述的无线通信装置，其中所述功率门控模块基于所述第一和第二块是否分别正闲置而独立地将所述电源耦合到所述第一和第二块中的一者或一者以上且使所述电源与所述第一和第二块中的所述一者或一者以上解耦。
17.一种多媒体处理方法，其包括：
检测多媒体显示处理器内的处理块正闲置，其中检测处理块正闲置包括检测像素处理管(PPP)正闲置或检测直接存储器存取DMA管正闲置；以及
在所述处理块正闲置时，在不使所述多媒体显示处理器内的其它活动处理块从电源解耦的情况下，选择性地使所述处理块与所述电源解耦，以独立地将功率门控到所述处理块。
18.根据权利要求17所述的方法，其中选择性地使所述处理块解耦包括检查与所述处理块相关联的闲置状态位，以确定所述处理块是否正闲置。
19.根据权利要求17所述的方法，其中选择性地使所述处理块与电源解耦包括激活脚部开关以使所述处理块从所述电源断开，以将功率门控到所述处理块。
20.根据权利要求17所述的方法，其中选择性地使所述处理块与电源解耦包括激活头部开关以使所述处理块从所述电源断开，以将功率门控到所述处理块。
21.根据权利要求17所述的方法，其中所述DMA管包括多个子块，所述多个子块包含以下各项中的至少两者或两者以上：主要DMA(DMA-P)、次要DMA(DMA-S)、外部DMA(DMA-E)以及电视DMA(DMA-TV)。
22.一种用于组装多媒体处理器的方法，所述方法包括：
形成逻辑电路，其包含用于以第一速率独立地处理第一多媒体处理任务的第一块，所述第一块包含像素处理管(PPP)，以及用于以第二速率独立地处理第二多媒体处理任务的第二块，所述第二块包含直接存储器存取(DMA)管，其中所述第二多媒体处理任务包含将帧缓冲图像从存储器传送到显示器；
形成提供用于所述第一和第二块的功率的电源；以及
形成功率门控模块，其独立于所述第二块而基于所述第一速率选择性地将所述第一块耦合到所述电源且使所述第一块从所述电源解耦。
23.根据权利要求22所述的方法，其中形成所述功率门控模块包含：
形成与所述第一块相关联的第一开关单元；
形成与所述第二块相关联的第二开关单元；以及
形成驱动器模块，其独立地控制所述第一和第二开关单元，以选择性地将所述第一块和所述第二块耦合到所述电源且使所述第一块和所述第二块从所述电源解耦。
24.根据权利要求23所述的方法，其中形成所述电源包含：
形成与所述第一块和所述第二块连通的功率轨，以及
形成与所述第一块和所述第二块连通的接地轨，其中所述功率门控模块经形成以独立地控制所述第一和第二开关单元，以选择性地将所述功率轨和所述接地轨中的一者耦合到相应块且使所述功率轨和所述接地轨中的一者从所述相应块解耦。
25.根据权利要求24所述的方法，其中所述开关单元中的每一者包含头部开关，以将所述功率轨耦合到所述第一和第二块且使所述功率轨与所述第一和第二块解耦。
26.根据权利要求24所述的方法，其中所述开关单元中的每一者包含脚部开关，以将所述接地轨耦合到所述第一和第二块且使所述接地轨与所述第一和第二块解耦。
27.根据权利要求22所述的方法，其中所述第一块包括的所述像素处理管(PPP)用于执行像素处理。
28.一种多媒体处理器，其包括：
用于以第一速率处理第一多媒体处理任务的装置；
用于以第二速率处理第二多媒体处理任务的装置，其中所述第二多媒体处理任务包含将帧缓冲图像从存储器传送到显示器；
用于产生用于所述第一和第二块的功率的装置；以及
用于独立于所述用于处理第二多媒体处理任务的装置而基于所述第一速率选择性地将所述用于处理第一多媒体处理任务的装置耦合到所述用于产生功率的装置且使所述用于处理第一多媒体处理任务的装置从所述用于产生功率的装置解耦的装置。
29.根据权利要求28所述的多媒体处理器，其中所述用于产生功率的装置包含：
与所述用于处理第一多媒体处理任务的装置相关联的第一用于切换的装置；
与所述用于处理第二多媒体处理任务的装置相关联的第二用于切换的装置；以及
用于独立地控制所述第一用于切换的装置和所述第二用于切换的装置以选择性地将所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置耦合到所述用于产生功率的装置且使所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置从所述用于产生功率的装置解耦的装置。
30.根据权利要求29所述的多媒体处理器，其中所述用于产生功率的装置包含与所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置连通的功率轨，以及与所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置连通的接地轨，且其中所述用于选择性地耦合和解耦的装置包括用于独立地控制所述第一用于切换的装置和所述第二用于切换的装置以选择性地将所述功率轨和所述接地轨中的一者耦合到用于处理的相应装置且使所述功率轨和所述接地轨中的一者从所述用于处理的相应装置解耦的装置。
31.根据权利要求28所述的多媒体处理器，其中所述用于处理第二多媒体处理任务的装置包括多个子块，且其中所述用于处理第二多媒体处理任务的装置包括用于选择所述子块中的一者用于处理给定多媒体处理任务的装置。
32.根据权利要求28所述的多媒体处理器，其中所述用于选择性地耦合和解耦的装置包含第一脚部开关和第二脚部开关，以将所述用于产生功率的装置的接地轨连接到所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置中的相应一者且使所述用于产生功率的装置的所述接地轨从所述用于处理第一多媒体处理任务的装置与所述用于处理第二多媒体处理任务的装置中的所述相应一者断开。
33.根据权利要求28所述的多媒体处理器，其中所述用于选择性地耦合和解耦的装置包含第一头部开关和第二头部开关，以将所述用于产生功率的装置的功率轨连接到所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置中的相应一者且使所述用于产生功率的装置的所述功率轨从所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置中的所述相应一者断开。
34.根据权利要求28所述的多媒体处理器，其中所述用于处理第一多媒体处理任务的装置和所述用于处理第二多媒体处理任务的装置中的至少一者包含用于逻辑门控的低压阈值装置，且其中所述用于选择性地耦合和解耦的装置包含用于切换的高压阈值装置。
35.根据权利要求28所述的多媒体处理器，其中所述第一多媒体处理任务包含像素处理任务。
36.根据权利要求28所述的多媒体处理器，其中所述用于处理第二多媒体处理任务的装置包含直接存储器存取DMA管，且其中所述DMA管包括多个子块，所述多个子块包含以下各项中的至少两者或两者以上：主要DMA(DMA-P)、次要DMA(DMA-S)、外部DMA(DMA-E)和电视DMA(DMA-TV)。
37.根据权利要求28所述的多媒体处理器，其中所述用于处理第一多媒体处理任务的装置包括用于以与所述用于处理第二多媒体处理任务的装置处理所述第二多媒体处理任务的速率不同的速率处理所述第一多媒体处理任务的装置。
38.根据权利要求28所述的多媒体处理器，其中所述功率门控模块基于所述第一和第二块是否分别正闲置而独立地将所述电源耦合到所述第一和第二块中的一者或一者以上且使所述电源与所述第一和第二块中的所述一者或一者以上解耦。
39.根据权利要求28所述的多媒体处理器，其中所述用于选择性地耦合和解耦的装置包括：
用于在所述用于处理第一多媒体处理任务的装置正闲置时使所述用于产生功率的装置与所述用于处理第一多媒体处理任务的装置解耦的装置；以及
用于在所述用于处理第二多媒体处理任务的装置为活动时同时将所述电源耦合到所述用于处理第二多媒体处理任务的装置的装置。
CN200880022061.0A 2007-06-27 2008-06-24 多媒体处理功率管理的功率门控 Active CN101802751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/769,596 2007-06-27
US11/769,596 US7868479B2 (en) 2007-06-27 2007-06-27 Power gating for multimedia processing power management
PCT/US2008/067985 WO2009002966A2 (en) 2007-06-27 2008-06-24 Power gating for multimedia processing power management

Publications (2)

Publication Number Publication Date
CN101802751A CN101802751A (zh) 2010-08-11
CN101802751B true CN101802751B (zh) 2014-01-15

Family

ID=39789746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880022061.0A Active CN101802751B (zh) 2007-06-27 2008-06-24 多媒体处理功率管理的功率门控

Country Status (7)

Country Link
US (1) US7868479B2 (zh)
EP (2) EP2508962A1 (zh)
JP (2) JP5290289B2 (zh)
KR (1) KR101208393B1 (zh)
CN (1) CN101802751B (zh)
TW (1) TW200912629A (zh)
WO (1) WO2009002966A2 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100060611A (ko) * 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US8171317B2 (en) 2009-03-30 2012-05-01 Intel Corporation Conserving power in a platform supporting network interfaces
JP5736120B2 (ja) * 2009-07-03 2015-06-17 株式会社リコー 電気機器、画像形成装置、電気機器制御方法及びプログラム
US8656198B2 (en) 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8650084B2 (en) 2010-06-18 2014-02-11 Microsoft Corporation Tool for analysis of advertising auctions
US8760217B2 (en) * 2011-02-25 2014-06-24 Qualcomm Incorporated Semiconductor device having on-chip voltage regulator
CN105573473B (zh) * 2011-11-21 2019-04-30 英特尔公司 用于性能改善的可重配置图形处理器
CN108509021B (zh) * 2011-11-21 2021-11-09 英特尔公司 用于性能改善的可重配置图形处理器
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
KR102147870B1 (ko) * 2012-01-23 2020-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9218048B2 (en) * 2012-02-02 2015-12-22 Jeffrey R. Eastlack Individually activating or deactivating functional units in a processor system based on decoded instruction to achieve power saving
US9104416B2 (en) 2012-02-05 2015-08-11 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using dynamic profiling
US9098271B2 (en) 2012-02-05 2015-08-04 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using static profiling
JP6100076B2 (ja) 2012-05-02 2017-03-22 株式会社半導体エネルギー研究所 プロセッサ
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9804656B2 (en) * 2012-09-29 2017-10-31 Intel Corporation Micro-architectural energy monitor event-assisted temperature sensing
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
KR102168987B1 (ko) 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
US10242652B2 (en) 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US9851777B2 (en) 2014-01-02 2017-12-26 Advanced Micro Devices, Inc. Power gating based on cache dirtiness
US9720487B2 (en) 2014-01-10 2017-08-01 Advanced Micro Devices, Inc. Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
US9367054B2 (en) * 2014-01-16 2016-06-14 Qualcomm Incorporated Sizing power-gated sections by constraining voltage droop
US20150234449A1 (en) * 2014-02-14 2015-08-20 Qualcomm Incorporated Fast power gating of vector processors
US9619012B2 (en) * 2014-05-30 2017-04-11 Apple Inc. Power level control using power assertion requests
US9396089B2 (en) 2014-05-30 2016-07-19 Apple Inc. Activity tracing diagnostic systems and methods
US9507410B2 (en) * 2014-06-20 2016-11-29 Advanced Micro Devices, Inc. Decoupled selective implementation of entry and exit prediction for power gating processor components
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
US20160091957A1 (en) * 2014-09-26 2016-03-31 Suketu R. Partiwala Power management for memory accesses in a system-on-chip
CN106502858A (zh) * 2016-10-09 2017-03-15 深圳市金立通信设备有限公司 一种多子系统功耗确定方法及终端
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US10955901B2 (en) 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US10671148B2 (en) 2017-12-21 2020-06-02 Advanced Micro Devices, Inc. Multi-node system low power management
US11054887B2 (en) 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US11100698B2 (en) 2019-06-28 2021-08-24 Ati Technologies Ulc Real-time GPU rendering with performance guaranteed power management
CN112925592A (zh) 2019-12-05 2021-06-08 超威半导体公司 渲染主页面的内核软件驱动的颜色重新映射
KR20210083450A (ko) * 2019-12-26 2021-07-07 삼성전자주식회사 파워 스위치를 포함하는 이미지 센서 구동 회로 및 이를 포함하는 이미지 센서
US11961554B2 (en) 2020-01-31 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Shared power footer circuit
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit
CN113098467B (zh) * 2021-03-01 2023-05-26 电子科技大学 一种降低泄漏功率的多阈值cmos电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436333A (zh) * 2000-06-09 2003-08-13 摩托罗拉公司 支持无线手持多媒体设备的集成处理器平台
US6639454B2 (en) * 2001-09-19 2003-10-28 Hitachi, Ltd. Multiple circuit blocks with interblock control and power conservation

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190958A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体集積回路
JPH04302014A (ja) * 1991-03-28 1992-10-26 Tokyo Electric Co Ltd 論理回路駆動装置
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
JPH10207586A (ja) * 1997-01-22 1998-08-07 Nec Corp コンピュータの電源オフ制御方式
US5926034A (en) * 1997-08-14 1999-07-20 Micron Technology, Inc. Fuse option for multiple logic families on the same die
JPH11145397A (ja) * 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体集積回路装置
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit
JP3549471B2 (ja) * 2000-08-08 2004-08-04 株式会社デジタル 電子回路ブロック
JP3570382B2 (ja) * 2001-01-26 2004-09-29 日本電気株式会社 省電力グラフィック制御回路
JP3884914B2 (ja) * 2001-01-30 2007-02-21 株式会社ルネサステクノロジ 半導体装置
US20020191104A1 (en) * 2001-03-26 2002-12-19 Mega Chips Corporation Image conversion device, image conversion method and data conversion circuit as well as digital camera
US6516447B2 (en) * 2001-06-22 2003-02-04 Cadence Design Systems, Inc. Topological global routing for automated IC package interconnect
US6518826B2 (en) * 2001-06-28 2003-02-11 Intel Corporation Method and apparatus for dynamic leakage control
US6839828B2 (en) * 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
JP3847147B2 (ja) * 2001-11-22 2006-11-15 富士通株式会社 マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
JP3667690B2 (ja) * 2001-12-19 2005-07-06 エルピーダメモリ株式会社 出力バッファ回路及び半導体集積回路装置
US20030218478A1 (en) * 2002-05-24 2003-11-27 Sani Mehdi Hamidi Regulation of crowbar current in circuits employing footswitches/headswitches
JP2004021574A (ja) * 2002-06-17 2004-01-22 Hitachi Ltd 半導体装置
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
JP2004118234A (ja) * 2002-09-20 2004-04-15 Ricoh Co Ltd データ転送装置
JP2004186666A (ja) * 2002-10-09 2004-07-02 Fujitsu Ltd 半導体集積回路装置
US7279926B2 (en) * 2004-05-27 2007-10-09 Qualcomm Incoporated Headswitch and footswitch circuitry for power management
JP2006018732A (ja) * 2004-07-05 2006-01-19 Rohm Co Ltd 電子機器
WO2006088167A2 (en) * 2005-02-16 2006-08-24 Matsushita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
JP4713901B2 (ja) * 2005-02-24 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101114984B1 (ko) * 2005-03-14 2012-03-06 삼성전자주식회사 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치
JP4599228B2 (ja) * 2005-05-30 2010-12-15 株式会社日立製作所 無線送受信機
US7836284B2 (en) * 2005-06-09 2010-11-16 Qualcomm Incorporated Microprocessor with automatic selection of processing parallelism mode based on width data of instructions
US9072102B2 (en) * 2007-11-27 2015-06-30 Qualcomm Incorporated Interference management in a wireless communication system using adaptive path loss adjustment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436333A (zh) * 2000-06-09 2003-08-13 摩托罗拉公司 支持无线手持多媒体设备的集成处理器平台
US6639454B2 (en) * 2001-09-19 2003-10-28 Hitachi, Ltd. Multiple circuit blocks with interblock control and power conservation

Also Published As

Publication number Publication date
EP2508962A1 (en) 2012-10-10
EP2009539A3 (en) 2010-01-06
CN101802751A (zh) 2010-08-11
JP2010532058A (ja) 2010-09-30
US20090001814A1 (en) 2009-01-01
US7868479B2 (en) 2011-01-11
JP5763042B2 (ja) 2015-08-12
JP5290289B2 (ja) 2013-09-18
KR20100025014A (ko) 2010-03-08
KR101208393B1 (ko) 2012-12-05
TW200912629A (en) 2009-03-16
WO2009002966A3 (en) 2010-01-21
EP2009539A2 (en) 2008-12-31
WO2009002966A2 (en) 2008-12-31
JP2013093038A (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
CN101802751B (zh) 多媒体处理功率管理的功率门控
JP4950285B2 (ja) パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法
US7840239B2 (en) Distributed power management
CN102823143B (zh) 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
US7863971B1 (en) Configurable power controller
US20080178031A1 (en) Power control apparatus and method thereof
MXPA06013656A (es) Circuiteria de conmutador de auricular y conmutador de pedal para administracion de energia.
JP4852598B2 (ja) 集積回路、電子デバイス及び集積回路制御方法
CN101689856A (zh) 使用选择性反向偏置的动态泄露控制
CN104583897A (zh) 半导体器件和电子设备
JP2014510964A (ja) 低電力スタンバイモード制御回路用装置
CN105391444A (zh) 一种分频电路和电子装置
US7992024B2 (en) Firewall/isolation cells for ultra low power products
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
US20120139603A1 (en) Tunable delay cell apparatus
US11467655B1 (en) Multi-die power synchronization
EP4377783A1 (en) Hierarchical state save and restore for device with varying power states
JP3895994B2 (ja) 半導体集積回路
JP2004111659A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant