JP2006018732A - 電子機器 - Google Patents

Abstract

【課題】表示部の制御はマルチメディア用プロセッサによって実行されると共に、通信用プロセッサからの表示データはマルチメディア用プロセッサを介して表示部に表示される携帯電話機などの電子機器において、表示部の表示機能を維持しつつ、マルチメディア用プロセッサの消費電力を低減すること。
【解決手段】マルチメディア用プロセッサをＣＰＵを含む制御ブロックと表示データ出力ブロックとに区分し、その表示データ出力ブロックは制御ブロックからの表示データと通信用プロセッサからの表示データを表示部に供給する。そして、通信用プロセッサ及び表示データ出力ブロックへ、当該電子機器の動作中は第１レギュレータから常に第１電源電圧を供給する。また、制御ブロックへは、その制御ブロックが動作するべきときにのみ第２レギュレータから第２電源電圧を供給する。
【選択図】 図１

Description

本発明は、通信機能及び表示機能を有する携帯電話機やノートパソコンなどの電子機器に関する。

携帯電話機、ノートパソコンなど通信機能及び表示機能を有する電子機器では、通信用の処理を行う第１プロセッサ（以下、通信用プロセッサ）と通信用以外の処理を行う第２プロセッサ（以下、マルチメディア用プロセッサ）とが設けられることが多い。

通信用プロセッサは、外部からの通信を受信したり、当該電子機器の位置を基地局に登録したりするために常時動作可能な状態で使用される。一方、マルチメディア用プロセッサは、各種のゲームなどのアプリケーションソフトなどの処理を所望時に実行する。したがって、マルチメディア用プロセッサは、処理を行わない、休止状態の期間が多くなる。

一般に、複数の機能ブロックを有する回路装置において、各機能ブロックごとに電源供給を制御するコントロール回路を設けて、動作させる必要のない機能ブロックへの電源供給を停止することは、特許文献１に示されるように、知られている。

しかし、通信機能及び表示機能を有する携帯電話機などの電子機器の表示部では、通信用プロセッサの動作時に着信表示、番号表示などが行われ、マルチメディア用プロセッサの動作時には、ゲーム内容の表示などが行われる。ただ、その表示部での表示内容は、通常、通信用プロセッサの動作時よりも、マルチメディア用プロセッサの動作時の方が多い。このことにより、表示部の制御は、マルチメディア用プロセッサによって実行されると共に、通信用プロセッサからの表示データはマルチメディア用プロセッサを介して表示部に表示されるように構成されている。

このように、通信に伴う表示機能を維持するために、電源部（レギュレータ）からの電力を通信用プロセッサとマルチメディア用プロセッサの両方に常時供給し、通信用プロセッサとマルチメディア用プロセッサは共に常時動作状態にしておく必要がある。したがって、マルチメディア用プロセッサには、ゲームなどの処理を行わない休止状態の期間を含めて常に電源供給を継続しなければならないから、無駄に電力を消費していた。
特開２００１−７７３１３号公報

そこで、本発明は、通信用プロセッサ、マルチメディア用プロセッサ、及び表示部を有し、表示部の制御はマルチメディア用プロセッサによって実行されると共に、通信用プロセッサからの表示データはマルチメディア用プロセッサを介して表示部に表示される携帯電話機やノートパソコンなどの電子機器において、表示部の表示機能を維持しつつ、マルチメディア用プロセッサの消費電力を低減することを目的とする。

請求項１の電子機器は、通信用のデータ処理を行うための第１プロセッサ（以下、通信用プロセッサ）と、通信用以外のデータ処理を行うための第２プロセッサ（以下、マルチメディア用プロセッサ）と、前記マルチメディア用プロセッサによって制御される表示部と、少なくとも前記通信用プロセッサ及び前記マルチメディア用プロセッサに電源電圧を供給する電源部とを有する電子機器において、
前記マルチメディア用プロセッサは、ＣＰＵを含む制御ブロックと、表示データ出力ブロックとを有し、
前記表示データ出力ブロックは、前記制御ブロックからの表示データと前記通信用プロセッサからの表示データを前記表示部に供給し、
前記電源部は、少なくとも前記通信用プロセッサ及び前記表示データ出力ブロックへ、当該電子機器の動作中は常に第１電源電圧を供給する第１レギュレータと、少なくとも前記制御ブロックへ、その制御ブロックが動作するべきときにのみ第２電源電圧を供給する第２レギュレータとを有することを特徴とする。

請求項２の電子機器は、請求項１に記載の電子機器において、前記制御ブロックと前記表示データ出力ブロックとの間に、前記制御ブロックからのデータを前記表示データ出力ブロックへ通過させるか阻止させるかを前記第２レギュレータの動作あるいは停止にしたがって決定する第１ゲート素子ブロックを有することを特徴とする。

請求項３の電子機器は、請求項１または２に記載の電子機器において、前記マルチメディア用プロセッサは、前記制御ブロックと前記表示データ出力ブロックの外側の位置に配置され、データの入力及び出力を行うための入出力ブロックを有し、該入出力ブロックへ前記第１電源電圧が供給されることを特徴とする。

請求項４の電子機器は、請求項３に記載の電子機器において、前記制御ブロックと前記入出力ブロックとの間に、それらの間でのデータを通過させるか阻止するかを前記第２レギュレータの動作あるいは停止にしたがって決定する第２ゲート素子ブロックを有することを特徴とする。

請求項５の電子機器は、請求項２または４に記載の電子機器において、前記第２レギュレータは、動作時に前記第２電源電圧を出力すると共に、停止時に零電圧またはゲート素子ブロックがデータ通過を阻止するようになる電圧を出力することを特徴とする。

本発明によれば、マルチメディア用プロセッサをＣＰＵを含む制御ブロックと表示データ出力ブロックとに区分し、その表示データ出力ブロックは制御ブロックからの表示データと通信用プロセッサからの表示データを表示部に供給する。そして、通信用プロセッサ及び表示データ出力ブロックへ、当該電子機器の動作中は第１レギュレータから常に第１電源電圧を供給する。また、制御ブロックへは、その制御ブロックが動作するべきときにのみ第２レギュレータから第２電源電圧を供給する。これにより、表示部の表示機能を維持しつつ、マルチメディア用プロセッサの消費電力を低減することができる。したがって、電池電源を使用する携帯電話機などの電子機器において、使用可能時間（例、待ち受け時間）を長くすることができる。

また、制御ブロックからのデータを表示データ出力ブロックへ通過させるか阻止させるかを、第２レギュレータの動作あるいは停止（例、第２電源電圧のレベル；所定値／零電圧）にしたがって第１ゲート素子ブロックで決定する。また、制御ブロックと入出力ブロックとの間でのデータを通過させるか阻止するかを、第２レギュレータの動作あるいは停止にしたがって第２ゲート素子ブロックで決定する。これにより、制御ブロックへの電源供給を停止することに伴って、不定値が発生しても、表示データ出力ブロックや入出力ブロックへの伝搬を避けることができる。したがって、予期しない誤動作を未然に防止することができる。

以下、本発明の電子機器の実施例について、図を参照して説明する。なお、以下の実施例では、携帯電話機を例に説明するが、通信機能及び表示機能を有するノートパソコンなどの電子機器にも同様に適用できる。

図１は、本発明が適用される携帯電話機１００のブロック構成図である。図１において、通信用プロセッサ１０は、携帯電話機１００の通信用のデータ処理を行うための第１プロセッサである。通信用プロセッサ１０は、外部との間で通信データＤｃの送信あるいは受信を行うと共に、音響部３０との間で音声信号などの音響データＤｃａをやり取りする。また、通信用プロセッサ１０は、着信表示、番号表示などの表示データＤｃｄをマルチメディア用プロセッサ２０を介して表示部４０に供給する。

マルチメディア用プロセッサ２０は、通信用以外のデータ処理を行うための第２プロセッサであり、例えば各種のゲームなどのアプリケーションソフトなどの処理を、所有者が所望する時に実行する。

表示部４０は、通信用プロセッサの動作時に着信表示、番号表示などが行われ、マルチメディア用プロセッサの動作時には、ゲーム内容の表示等を行う。その表示部４０での表示内容は、通常、通信用プロセッサ１０の動作時よりも、マルチメディア用プロセッサ２０の動作時の方が多い。このことにより、表示部４０の制御は、マルチメディア用プロセッサ２０によって実行されると共に、通信用プロセッサ１０からの表示データはマルチメディア用プロセッサ２０を介して表示部４０に表示される。表示部４０としては、液晶表示装置が好適に用いられる。

電源部として、第１電源電圧Ｖｄｄ１を発生する第１レギュレータ５０と、第２電源電圧Ｖｄｄ２を発生する第２レギュレータ６０とを有している。これら第１レギュレータ５０、第２レギュレータ６０は、電源制御部７０によって第１電源電圧Ｖｄｄ１、第２電源電圧Ｖｄｄ２を発生するオン状態や、発生しないオフ状態に設定される。第２レギュレータ６０は、オフ状態時には、第２電源電圧Ｖｄｄ２が零電圧になるように、構成されることがよい。

第１電源電圧Ｖｄｄ１は、少なくとも通信用プロセッサ１０とマルチメディア用プロセッサ２０の表示データ出力ブロックに供給される。また、第２電源電圧Ｖｄｄ２は、少なくともマルチメディア用プロセッサ２０の制御ブロックに供給され、通信用プロセッサ１０には供給されていない。

図２は、マルチメディア用プロセッサ２０の内部構成を模式的に示す図である。マルチメディア用プロセッサ２０の中心部に、表示データ出力ブロック（Ａ）２１と、例えばＣＰＵを含む制御ブロック（Ｂ）２２とが設けられている。

制御ブロック２２と表示データ出力ブロック２１との間に、制御ブロック２２からのデータを表示データ出力ブロック２１へ通過させるか阻止させるかを第２レギュレータ６０の動作あるいは停止、即ち第２電源電圧Ｖｄｄ２の電圧レベル、にしたがって決定する第１ゲート素子ブロック２４−１を設けている。

また、マルチメディア用プロセッサ２０は、データの入力及び出力を行うための入出力ブロック（Ｉ／Ｏ）２３を有している。この入出力ブロック２３は、制御ブロック２２と表示データ出力ブロック２１の外側の位置（即ち、周囲）に配置され、そして、制御ブロック２２と入出力ブロック２３との間に、それらの間でのデータを通過させるか阻止するかを第２レギュレータの動作あるいは停止、即ち第２電源電圧Ｖｄｄ２の電圧レベル、にしたがって決定する第２ゲート素子ブロック２４−２を設けている。また、表示部４０と対応する入出力ブロック２３には、表示用ドライバをも設けてもよい。ただ、表示部４０に表示用ドライバ回路を設ける場合には、当該入出力ブロック２３には表示用ドライバ回路を持たせる必要はない。

第１レギュレータ５０は、第１電源電圧Ｖｄｄ１を通信用プロセッサ１０と表示データ出力ブロック２１と入出力ブロック２３へ、当該携帯電話機１００の動作中は常に供給する。なお、携帯電話機１００が待ち受け状態にある場合には、第１電源電圧Ｖｄｄ１は間欠動作としてもよく、この間欠動作を行う場合も、当該携帯電話機１００の動作中に該当する。

また、第２レギュレータ６０は、第２電源電圧Ｖｄｄ２を、制御ブロックが動作するべきときにのみ、制御ブロック２２と第１、第２ゲート素子ブロック２４−１、２４−２に供給する。第１レギュレータ５０、及び第２レギュレータ６０のオン、オフは、キーボードからのキー操作や、通信用プロセッサ１０あるいはマルチメディア用プロセッサ２０からの指令信号等に基づいて、電源制御部７０から発生されるオン／オフ指令信号によって行われる。

図３は、第１ゲート素子ブロック２４−１の例を、他のブロックと共に説明する図である。図３において、第１ゲート素子ブロック２４−１は、アンドゲートを有しており、その１入力に制御ブロック２２からのデータが入力され、他入力に第２電源電圧Ｖｄｄ２が供給される。そのアンドゲート自体の動作電源として、常時第１電源電圧Ｖｄｄ１が印加されている。そのアンドゲートの出力が表示データ出力ブロック２１、入出力ブロック２３及びパッド２５を経由して、表示部４０に供給される。なお、第２ゲート素子ブロック２４−２も、図３におけると同様に構成することができる。

以上のように構成される携帯電話機１００において、マルチメディア用プロセッサ２０の制御ブロック２２を動作させない場合には、第２レギュレータ６０は停止しており、第２電源電圧Ｖｄｄ２は零電圧になっている。また、第２電源電圧Ｖｄｄ２は、零電圧にすることに代えて、ゲート素子ブロックがデータ通過を阻止するようになる電圧にしてもよい。例えば、その電圧は、ゲート素子として用いるスイッチの動作し得る閾値（Ｖｔｈ）以下の電圧とすることがよい。一方、第１レギュレータ５０は携帯電話機１００を使用している間は常に動作しており、所定の第１電源電圧Ｖｄｄ１を発生している。

この制御ブロック２２が動作していない状態では、第１ゲート素子ブロック２４−１、第２ゲート素子ブロック２４−２は各ゲートが閉じられている。したがって、制御ブロック２２への電源供給を停止することに伴って、制御ブロック２２で不定値が発生しても、表示データ出力ブロック２１や入出力ブロック２３への伝搬を避けることができる。したがって、予期しない誤動作や誤表示を未然に防止することができる。

制御ブロック２２が動作していない状態で、通信の要求がない間は通信用プロセッサ１０は待ち受け状態にある。そして、外部からあるいは内部から通信の要求が発生すると、通信用プロセッサ１０は待ち受け状態から復帰して、外部と通信データＤｃを送受信してやり取りすると共に、音響部３０との間で音響データＤｃａをやり取りする。そして、通信データＤｃの送受信に伴って、表示データＤｃｄが発生すると、マルチメディア用プロセッサ２０の入出力ブロック２３、表示データ出力ブロック２１、入出力ブロック２３を介して、表示データＤｃｄを表示部４０に供給して、所要の表示を行う。要求された通信が終了すると、通信用プロセッサ１０は待ち受け状態に戻る。

次に、制御ブロック２２が動作する状態になると、電源制御部７０からのオン指令信号によって、第２レギュレータ６０は動作し、所定の第２電源電圧Ｖｄｄ２を発生（出力）する。第２電源電圧Ｖｄｄ２の発生により、制御ブロック２２は動作を行い、例えば所要の表示データＤｍｄを発生する。また、第１ゲート素子ブロック２４−１、第２ゲート素子ブロック２４−２は各ゲートが開かれる。したがって、制御ブロック２２で発生された表示データＤｍｄは、第１ゲート素子ブロック２４−１、表示データ出力ブロック２１、入出力ブロック２３を経由して、表示部４０に供給される。

表示データＤｍｄ以外のデータＤｍｏは、図２に例示するように、制御ブロック２２から、第２ゲート素子ブロック２４−２、入出力ブロック２３を経由して、外部へ送られる。外部からのデータも逆の経路で、制御ブロック２２に入力される。

なお、制御ブロック２２の動作に伴って、音響信号を発生するなど音響部３０を使用する状況も発生する。この場合には、制御ブロック２２と通信用プロセッサ１０との間で音響データを、表示データ出力ブロック２１を介して、あるいは表示データ出力ブロック２１を介さずに、通信用プロセッサ１０との間でやり取りし、音響部３０をマルチメディア用にも利用する。

また、制御ブロック２２が動作している状態で、通信の要求が発生する場合がある。この場合には、通信用プロセッサ１０での通信動作とマルチメディア用プロセッサ２０でのマルチメディア動作とが同時に行われることになる。ただ、双方の動作が衝突する場合、例えば表示部４０での動作が衝突する場合には、いずれか一方、例えば通信用プロセッサ１０の通信動作を優先させるなどの処理を行う。

本発明が適用される携帯電話機のブロック構成図 マルチメディア用プロセッサの内部構成を模式的に示す図 第１ゲート素子ブロックの例を、他のブロックと共に説明する図

符号の説明

１００ 携帯電話機
１０ 通信用プロセッサ
２０ マルチメディア用プロセッサ
２１ 表示データ出力ブロック
２２ 制御ブロック
２３ 入出力ブロック
２４−１ 第１ゲート素子ブロック
２４−２ 第２ゲート素子ブロック
２５ パッド
３０ 音響部
４０ 表示部
５０ 第１レギュレータ
６０ 第２レギュレータ
７０ 電源制御部
Ｖｄｄ１ 第１電源電圧
Ｖｄｄ２ 第２電源電圧

Claims (5)

1. 通信用のデータ処理を行うための第１プロセッサ（以下、通信用プロセッサ）と、通信用以外のデータ処理を行うための第２プロセッサ（以下、マルチメディア用プロセッサ）と、前記マルチメディア用プロセッサによって制御される表示部と、少なくとも前記通信用プロセッサ及び前記マルチメディア用プロセッサに電源電圧を供給する電源部とを有する電子機器において、
   前記マルチメディア用プロセッサは、ＣＰＵを含む制御ブロックと、表示データ出力ブロックとを有し、
   前記表示データ出力ブロックは、前記制御ブロックからの表示データと前記通信用プロセッサからの表示データを前記表示部に供給し、
   前記電源部は、少なくとも前記通信用プロセッサ及び前記表示データ出力ブロックへ、当該電子機器の動作中は常に第１電源電圧を供給する第１レギュレータと、少なくとも前記制御ブロックへ、その制御ブロックが動作するべきときにのみ第２電源電圧を供給する第２レギュレータとを有することを特徴とする、電子機器。
2. 前記制御ブロックと前記表示データ出力ブロックとの間に、前記制御ブロックからのデータを前記表示データ出力ブロックへ通過させるか阻止させるかを前記第２レギュレータの動作あるいは停止にしたがって決定する第１ゲート素子ブロックを有することを特徴とする、請求項１に記載の電子機器。
3. 前記マルチメディア用プロセッサは、前記制御ブロックと前記表示データ出力ブロックの外側の位置に配置され、データの入力及び出力を行うための入出力ブロックを有し、該入出力ブロックへ前記第１電源電圧が供給されることを特徴とする、請求項１または２に記載の電子機器。
4. 前記制御ブロックと前記入出力ブロックとの間に、それらの間でのデータを通過させるか阻止するかを前記第２レギュレータの動作あるいは停止にしたがって決定する第２ゲート素子ブロックを有することを特徴とする、請求項３に記載の電子機器。
5. 前記第２レギュレータは、動作時に前記第２電源電圧を出力すると共に、停止時に零電圧またはゲート素子ブロックがデータ通過を阻止するようになる電圧を出力することを特徴とする、請求項２または４に記載の電子機器。