KR20100021560A - 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로 - Google Patents

문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로 Download PDF

Info

Publication number
KR20100021560A
KR20100021560A KR1020097020588A KR20097020588A KR20100021560A KR 20100021560 A KR20100021560 A KR 20100021560A KR 1020097020588 A KR1020097020588 A KR 1020097020588A KR 20097020588 A KR20097020588 A KR 20097020588A KR 20100021560 A KR20100021560 A KR 20100021560A
Authority
KR
South Korea
Prior art keywords
node
integrated circuit
multipurpose
signal
output
Prior art date
Application number
KR1020097020588A
Other languages
English (en)
Other versions
KR101477580B1 (ko
Inventor
라비 빅
존 커밍스
조나단 라마레
데이비드 제이. 하아스
Original Assignee
알레그로 마이크로시스템스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레그로 마이크로시스템스 인코포레이티드 filed Critical 알레그로 마이크로시스템스 인코포레이티드
Publication of KR20100021560A publication Critical patent/KR20100021560A/ko
Application granted granted Critical
Publication of KR101477580B1 publication Critical patent/KR101477580B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Abstract

집적 회로는 모니터된 신호를 수신하는 모니터 노드를 포함한다. 집적 회로는 또한 다목적 노드를 포함한다. 집적 회로는 제1 시간 간격 동안에 다목적 노드에 나타나는 문턱 값을 수신하고 저장한다. 집적 회로는 또한 미리 정해진 시간 간격 이후에 다목적 노드에서 오류 신호를 출력한다. 오류 신호는 모니터된 신호와 문턱 값 사이의 관계를 나타낸다. 이러한 배치를 통해, 다목적 노드는 적어도 두 가지 기능을 수행한다.

Description

문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로{AN INTEGRATED CIRCUIT HAVING A MULTI-PURPOSE NODE CONFIGURED TO RECEIVE A THRESHOLD VOLTAGE AND TO PROVIDE A FAULT SIGNAL}
본 발명은 집적 회로에 관한 것으로, 보다 상세하게는 수신된 신호와 문턱 값을 비교하여 수신된 신호에서 오류를 검출하는 오류 검출 집적 회로에 관한 것이다.
오류 검출 회로들이 알려져 있다. 종래의 오류 검출 회로는 입력된 (모니터된) 전압 신호와 문턱 전압을 비교할 수 있고, 상기 비교에 따라서 오류 출력 신호를 생성할 수 있다. 예를 들어 일부의 오류 검출 회로들에서는 상기 모니터된 전압 신호가 상기 문턱 전압보다 큰 경우, 상기 오류 검출 회로들에서 생성된 오류 출력 신호는 하이 상태에서 로우 상태로 변하는 것처럼 그 상태가 변화된다.
종래의 일부의 오류 검출 회로들은 상기 문턱 전압을 수신하기 위해 적어도 하나의 집적 회로 핀을 사용하고, 상기 오류 출력 신호를 출력하기 위해 적어도 하나의 다른 집적 회로 핀을 사용한다.
집적 회로에서 핀의 개수를 줄이는 것이 바람직하다는 것은 일반적으로 알려져 있다. 종래의 다른 오류 검출 회로들은 사용자가 세팅할 수 없는 고정된 내부 문턱 값을 사용하고, 따라서 상기 문턱 전압을 수신하는 하나 이상의 핀을 필요로 하지 않는다. 하지만, 일반적으로 사용자가 세팅할 수 있는 문턱 값을 제공하는 것이 바람직하다.
본 발명은 적어도 두 가지 기능을 가지는 다목적 노드 또는 핀을 포함하는 집적 회로를 제공한다. 문턱 전압은 미리 결정된 시간 간격 동안에 상기 다목적 노드에서 감지될 수 있고, 오류 신호는 상기 미리 결정된 시간 간격 이후에 상기 다목적 노드에서 출력될 수 있다.
본 발명의 일 관점에 따르면, 집적 회로는 모니터된 신호를 수신하는 모니터 노드를 포함한다. 상기 집적 회로는 또한 다목적 노드를 포함한다. 상기 다목적 노드는 상기 집적 회로 외부에 위치하는 저항과 연결된다. 상기 집적 회로는 미리 정해진(predetermined) 시간 간격 동안에 상기 다목적 노드에 미리 정해진 전류를 제공하여 상기 미리 정해진 시간 간격 동안에 상기 저항에 저항 전압(Resistor Voltage)이 유기(induce)되도록 한다. 상기 집적 회로는 문턱 값(threshold value)을 나타내는 상기 저항 전압을 감지한다. 상기 집적 회로는 또한 상기 문턱 값을 저장한다. 상기 집적 회로는 상기 미리 정해진 시간 간격 이후에 상기 다목적 노드에서 오류 신호(Fault Signal)를 더 출력한다. 상기 오류 신호는 상기 모니터된 신호와 상기 문턱 값 사이의 관계를 나타낸다. 이러한 배치를 통해, 상기 다목적 노드는 적어도 두 가지 기능을 수행한다.
본 발명의 다른 관점에 따르면, 모니터된 신호와 관련된 오류를 검출하는 방법은 미리 정해진 시간 간격 동안에 다목적 노드에서 문턱 값을 나타내는 검출된 전압(detected voltage)을 검출하는 단계를 포함한다. 상기 오류 검출 방법은 상기 검출에 기초하여 상기 문턱 값을 저장하는 단계 및 상기 미리 정해진 시간 간격 이후에 상기 다목적 노드에서 오류 신호를 출력하는 단계를 더 포함한다. 상기 오류 신호는 상기 모니터된 신호와 상기 문턱 값 사이의 관계를 나타낸다. 이러한 방법을 통해, 상기 다목적 노드는 적어도 두 가지 기능을 수행한다.
본 발명 자체는 물론 앞에서 설명한 본 발명의 특징들은 하기 도면들에 대한 아래의 자세한 설명에 의해 보다 잘 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 다목적 노드를 포함하는 집적된 오류 검출 회로의 일 예를 나타내는 개략도이다.
도 2는 도 1의 상기 집적된 오류 검출 회로에서 생성된, 도 1의 상기 다목적 노드에서의 오류 출력 신호를 나타내는 그래프이다.
본 발명을 설명하기에 앞서, 몇몇 예비 개념들과 용어들이 설명된다. 이하에서 신호 전압들과 문턱 전압들이 설명되지만, 상기 신호 전압들과 상기 문턱 전압들을 대신하여 신호 전류들 및/또는 문턱 전류들을 사용하는 등가 회로들로 구성될 수 있다는 것은 자명하다.
여기에서 사용되는 용어 전류 생성기는 전류원 또는 전류 싱크를 설명하는데 사용된다. 이하에서 전류원 및 전류 싱크를 사용하는 특정 회로 토폴로지를 나타내는데 있어, 회로 구조의 변화가 있는 다른 실시예에서 상기 전류원 또는 상기 전류 싱크 중에 하나가 다른 종류의 전류 생성기로 대체될 수 있다는 것은 자명하다.
여기에서 사용되는 용어 기준 전압은 전원 전압원 및 접지를 포함하는 임의 의 DC 전압원을 나타내지만, 이에 한정되는 것은 아니다.
도 1을 참조하면, 집적 회로(10)는 전원 노드(12), 접지 노드(14), 입력 노드(16, 또한 여기에서 모니터 노드로 나타냄) 및 다목적 노드(18)를 포함한다. 모니터 노드(16)는 모니터된 신호(monitored signal)를 수신한다.
상기 모니터된 신호가 집적 회로(10)의 외부에서 도달하도록 도시되었지만, 다른 배치에서 모니터 노드(16)는 집적 회로(10)의 내부에 위치하고 상기 모니터된 신호는 집적 회로(10) 내부의 신호이다. 예를 들어 일부의 배치들에서는, 집적회로(10)는 자기장 센서(magnetic field sensor, 미도시)를 포함할 수 있고, 상기 모니터된 신호는 상기 자기장 센서의 출력 신호를 나타낸다.
이하에서 설명되는 다목적 노드(18)가 적어도 두 개 이상의 동작 모드를 가질 수 있다는 것은 자명할 것이다. 상기 각각의 노드들(12-18)이 집적 회로(10)의 핀과, 예를 들어 연결(coupled)되는 것과 같이, 관련될(associated) 수 있다는 것은 자명하다. 따라서 상기 집적 회로는 단지 4개의 핀들을 필요로 한다. 하지만 상기 설명된 다른 배치에서처럼 모니터 노드(16) 및 관련된 모니터된 신호가 집적 회로(10) 내부에 위치한다면, 집적 회로(10)는 단지 3개의 핀들을 필요로 한다.
제1 동작 모드에서, 다목적 노드(18)는 미리 정해진 시간 간격(predetermined time period) 내에 문턱 전압을 수신할 수 있고, 이후에 상기 문턱 전압은 문턱 값 및 관련된 문턱 전압으로서 집적 회로(10) 내에 저장된다. 제2 동작 모드에서, 집적 회로(10)는 상기 미리 정해진 시간 간격 이후에 모니터 노드(16)에서 수신된 상기 모니터된 신호와 상기 저장된 문턱 전압을 비교할 수 있 고, 상기 비교에 따라 다목적 노드(18)에서 오류 출력 신호를 생성할 수 있다. 이하에서 보다 상세히 설명되겠지만, 이 때문에 집적 회로(10)의 외부에 위치하는 저항(20)이 다목적 노드(18)와 접지 노드(14) 사이에 연결되고, 추가적으로 집적 회로(10)의 외부에 위치하는 커패시터(22)가 저항(20)과 병렬로 연결된다.
집적 회로(10)는 전원 노드(12)와 제1 전계 효과 트랜지스터(FET, 44)의 드레인 노드 사이에 연결된 전류원(42)을 포함할 수 있다. 제1 FET(44)의 소스 노드는 다목적 노드(18)와 연결될 수 있다.
집적 회로(10)는 또한 다목적 노드(18)와 연결된 드레인 노드를 가지는 제2 FET(52)를 포함할 수 있다. 전류 싱크(54)는 제2 FET(52)의 소스 노드와 접지 노드(14) 사이에 연결될 수 있다.
집적 회로(10)는 또한 전원 노드(12)와 연결된 드레인 노드 및 다목적 노드(18)와 연결된 소스 노드를 가지는 제3 FET(40)를 포함할 수 있다. 여기에서는 OR 게이트인 제1 논리 게이트(38)는 제3 FET(40)의 게이트 노드와 연결된 출력 노드를 가지고, 또한 두 개의 입력 노드들을 가진다. 제1 비교기(46)는 상기 제1 논리 게이트(38)의 두 개의 입력 노드들 중 하나와 연결되고 제2 FET(52)의 게이트 노드와 연결된 출력 노드를 가진다. 제1 비교기(46)는 또한 모니터 노드(16)와 연결된 입력 노드를 가진다.
집적 회로(10)는 또한 상기 제1 비교기(46)의 출력 노드와 연결된 드레인 노드 및 접지 노드(14)와 연결된 소스 노드를 가지는 제4 FET(50)를 포함할 수 있다.
집적 회로(10)는 또한 다목적 노드(18)와 연결된 입력 노드 및 래치(26)의 디지털 입력 포트와 연결된 디지털 출력 포트를 가지는 아날로그-디지털(A/D) 컨버터(24)를 포함할 수 있다. A/D 컨버터(24)의 상기 디지털 출력 포트는 복수의 비트 수를 가질 수 있으며, 하나의 비트 수를 가질 수도 있다. 실시예들에서, A/D 컨버터(24)의 상기 디지털 출력 포트는 8 비트를 가질 수 있다. 래치(26)는 디지털-아날로그(D/A) 컨버터(28)의 디지털 입력 포트와 연결된 디지털 출력 포트를 가질 수 있다. D/A 컨버터(28)는 제1 비교기(46)의 다른 입력 노드와 연결되고 아날로그 출력 전압을 생성하는 출력 노드를 가질 수 있다.
집적 회로(10)는 또한 다목적 노드(18)와 연결된 입력 노드 및 여기에서는 NOR 게이트인 제2 논리 게이트(30)의 입력 노드와 연결된 출력 노드를 가지는 제2 비교기(32)를 포함할 수 있다. 제2 논리 게이트(30)의 출력 노드는 래치(26)의 제어 노드 및 인버터(36)의 출력 노드와 연결될 수 있다. 제2 논리 게이트(30)의 상기 출력 노드는 또한 제1 FET(44)의 게이트 노드와 연결될 수 있다. 인버터(36)의 출력 노드는 제1 논리 게이트(38)의 다른 입력 노드와 연결될 수 있다. 제2 비교기(32)의 다른 입력 노드는 D/A 컨버터(28)의 상기 출력 노드와 연결될 수 있다.
집적 회로(10)는 또한 일반적으로 단안정 멀티 바이브레이터(monostable multivibrator) 또는 원샷(one-shot)으로 나타낼 수 있는 타이머 회로를 포함할 수 있다. 타이머 회로(48)는, 예를 들어 상기 집적 회로가 파워 온 되는 경우에, 상기 설명된 미리 정해진 시간 간격을 제어하고 그에 따르는 펄스 폭을 가지는 펄스 신호를 생성한다. 상기 미리 정해진 시간 간격은 집적 회로(10)가 상기 제1 동작 모드를 수행하는 시간 간격을 나타낸다. 상기 펄스 신호는 제2 논리 게이트(30)의 다 른 입력 노드 및 제4 FET(50)의 게이트 노드에 인가된다.
동작에 있어서, 예를 들어 전원 노드(12)에 Vcc 전압이 인가되는 경우와 같이 상기 집적 회로가 파워 업 되는 경우, 타이머 회로(48)는 상기 설명된 펄스 신호의 상태를 변화시킨다. 상기 펄스 신호의 상기 펄스 폭은 집적 회로(10)가 상기 제1 동작 모드에서 동작하는 동안을 나타내는 상기 미리 정해진 시간 간격을 결정한다.
또한 집적 회로(10)가 파워 업 되는 경우, D/A 컨버터(28)의 상기 출력 노드의 출력 신호는 로우가 되고, 제2 비교기(32)의 상기 출력 노드는 하이 신호가 되고, 제2 논리 게이트(30)의 상기 출력 노드는 로우 상태를 유지하고, 제1 FET(44)의 상기 게이트 노드는 로우 상태가 되며, 제1 FET(44)를 턴온시켜 전류원(42)에서 외부 저항(20)으로 전류가 흐를 수 있도록 한다. 전류원(42)에서 외부 저항(20)으로 흐르는 상기 전류는 다목적 노드(18)에 전압을 유기(induce)시킨다. 다목적 노드(18)의 상기 전압은 전류원(42)에서 발생된 미리 결정된 전류 량 및 저항(20) 값에 의해 결정된다. 집적 회로(10)가 상기 제1 동작 모드인 경우 사용자는 다목적 노드(18)에 원하는 전압을 유기시키기 위하여 저항(20)을 선택할 수 있다. 상기 제1 동작 모드일 때 다목적 노드(18)에 유기되는 상기 전압이 집적 회로(10)에서 사용되는 문턱 전압과 관련되어 있다는 것은 이하의 설명을 통해 자명할 것이다.
상기 설명된 제2 논리 게이트(30)의 상기 출력 노드가 상기 로우 상태가 되면 또한 인버터(36)의 상기 출력 노드는 하이 상태가 되고, 제1 논리 게이트(38)의 상기 출력 노드는 하이 상태가 되며, 제3 FET(40)를 턴오프시킨다.
또한 상기 제1 동작 모드에서, 타이머(48)가 하이 상태가 되면, 제4 FET(50)를 턴온시키고, 제2 FET(52)를 턴오프시켜 전류 싱크(54)에 전류가 흐르지 않도록 한다.
또한 상기 제1 동작 모드인 동안에, A/D 컨버터(24)는 다목적 노드(18)에 유기되는 상기 전압을 디지털 값으로 변환한다. 상기 디지털 값은 상기 A/D 컨버터(24)의 디지털 출력 포트에서 나타나고 저장을 위해 래치(26)로 전송된다. A/D 컨버터(24)는 상기 변환하는 동안에 자신의 프리-러닝 클럭(free-running clock, 미도시) 및 클럭 신호를 사용할 수 있다. 래치(26)는 상기 디지털 값을 D/A 컨버터(28)의 상기 디지털 입력 포트로 통과시키는 통과형 래치(transparent latch)일 수 있다. D/A 컨버터(28)의 상기 출력 노드의 상기 아날로그 신호는 저항(20)에 유기되는 상기 전압과 관련된 (예를 들어, 동일한) 전압 값을 가진다. D/A 컨버터(28)의 상기 출력 노드에 나타나는 상기 전압은 일정한 방법을 통하여 저항(20)에 유기되는 상기 전압에 비례하여 스케일 되고, 저항(20)으로부터 제2 비교기(32)에 전달되는 상기 신호는 유사한 기능을 수행하도록 동일한 방법으로 스케일 된다. D/A 컨버터(28)는 또한 상기 변환하는 동안에 자신의 프리-러닝 클럭 및 클럭 신호를 사용할 수 있다.
D/A 컨버터(28)의 상기 출력 노드의 값이 충분히 큰 경우 (즉, 저항(20)에서 나타나는 상기 전압과 같은 경우), 제2 비교기(32)의 상기 출력은 반대 상태로 변경되지만, 일부 배치들에서 제2 논리 게이트(30)는 타이머(48)가 생성한 상기 하이 펄스 상태에 의해 불활성화 상태를 유지한다. 하지만 다른 배치에서, 타이머(48)의 상기 하이 펄스 상태는 제2 비교기(32)가 반대 상태로 변경되기 전에 종료된다. 이러한 다른 배치들에서, 상기 제1 동작 모드는 타이머(48)의 상기 하이 펄스 상태가 종료되는 경우 대신에 제2 비교기(32)의 상기 출력이 반대 상태로 변경되는 경우에 종료된다.
타이머(48)에서 생성된 상기 펄스 신호가 제2 논리 게이트(30)의 불활성화 상태를 유지시키는 배치들에서, 타이머(48)는 결국 종료(time out)되어 타이머(48)의 상기 출력 노드는 로우 상태가 되고 제2 논리 게이트(30)의 상기 출력 노드의 상기 신호는 하이 상태가 된다. 따라서 인버터(36)의 상기 출력 노드의 상기 출력 신호는 로우 상태가 된다.
제2 논리 게이트(30)의 상기 출력에서 제2 논리 게이트(30)의 제어 노드까지의 피드백 경로(34)는 일단 하이 상태가 되는 경우 제2 논리 게이트(30)의 상기 출력 노드의 상기 신호를 상기 하이 상태로 래치한다. 다른 배치들에서, 피드백 경로(34)는 일단 상기 하이 상태가 되는 경우 제2 논리 게이트(30)의 상기 출력 노드의 상기 신호를 상기 하이 상태로 래치하는 다른 게이트들로 대체하여 구현될 수 있다. 제2 논리 게이트(30)의 상기 출력 노드의 상기 신호가 상기 하이 상태로 천이하는 경우, 집적 회로(10)는 상기 언급된 제2 동작 모드를 수행한다.
래치(26)의 상기 제어 노드와 연결된 제2 논리 게이트(30)의 상기 출력 노드의 상기 하이 상태는 래치(26)가 상기 제1 동작 모드인 동안에 저항(20)의 상기 전압을 나타내는 디지털 문턱 값을 유지(저장)하도록 한다. 상기 디지털 문턱 값은 D/A 컨버터(28)의 상기 출력 노드에서 나타나는 아날로그 문턱 전압으로 변환된다. 이러한 배치를 통해, 사용자가 저항(20) 값을 선택하는 방법을 통해 집적 회로(10)에서 사용되는 문턱 값을 세팅 할 수 있다는 것은 자명하다.
여기에서 사용되는 용어 문턱 값 및 문턱 전압은 D/A 컨버터(28)의 상기 출력 노드에서 나타나는 상기 아날로그 문턱 전압 또는 A/D 컨버터(24)에서 생성되고 래치(26)에 저장되는 상기 디지털 문턱 값 중에 하나로서 상호 교환적으로 사용될 수 있다.
상기 제2 동작 모드에서, 제1 FET(44)는 턴오프되고 제3 FET(40)는 턴온되어, 다목적 노드(18)는 하이 상태가 된다. 타이머(48)의 상기 출력 노드의 상기 상태가 상기 제2 동작 모드가 시작되는 로우 상태로 변경되는 경우, 제4 FET(50)는 턴오프되어 제2 FET(52)가 제1 비교기(46)의 제어 하에 있도록 한다. 따라서 상기 제2 동작 모드에서 제1 비교기(46)는 완전히 활성화되어 집적 회로(10)의 동작을 더 제어할 수 있다
또한 상기 제2 동작 모드에서 모니터 노드(16)에서 나타나는 상기 모니터된 신호가 D/A 컨버터(28)의 상기 출력 노드에서 생성되는 상기 문턱 전압보다 낮은 경우, 제2 FET(52)는 오프 상태를 유지하고, 제3 FET(40)는 온 상태를 유지하며, 제3 FET(40)의 온 상태 때문에 다목적 노드(18)는 계속 상기 하이 전압을 유지한다. 상기 제2 동작 모드에서, 다목적 노드(18)의 상기 하이 전압은 상기 모니터된 신호와 관련된 오류가 없음을 나타낼 수 있다.
모니터 노드(16)에서 나타나는 상기 모니터된 신호가 상기 문턱 전압보다 큰 경우, 제2 FET(52)는 턴온되고, 제3 FET(40)는 턴오프되며, 다목적 노드(18)의 전 류가 감소하도록 전류 싱크(54)가 활성화된다. 커패시터(22)가 존재하지 않는 경우, 다목적 노드(18)의 상기 전압은 로우 전압으로 빠르게 하강하게 된다. 하지만 커패시터(22)는 다목적 노드(18)의 상기 전압을 상기 로우 전압으로 서서히 하강하도록 한다. 상기 제2 동작 모드에서, 다목적 노드(18)의 상기 로우 전압은 상기 모니터된 신호와 관련된 오류가 있음을 나타낼 수 있다. 따라서 커패시터(22)는 상기 오류 지시를 지연시킨다.
집적 회로(10)는 오류 검출 회로를 필요로 하는 다수의 응용 장치에서 다양한 아날로그 신호들을 모니터 하는 데에 적용될 수 있다. 예를 들어, 이러한 응용 장치들은 자기장 센서, 전류 센서(current sensor), 홀 효과 센서(Hall effect sensor), 자기저항 센서(magnetoresitive sensor), 가속도계(accelerometer), 각도 측정 센서(angular rate sensor), 화학 센서(chemical sensor), 압력 센서(pressure sensor) 및 광 검출기(optical detector)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 이러한 응용장치들은 또한 액추에이터 피드백 제어(actuator feedback control) 및 모터 제어(motor control) 회로들을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 2를 참조하면, 그래프(10)는 시간 단위의 가로 눈금과 전압 단위의 세로 눈금을 포함한다. 곡선(12)은 도 1의 집적 회로(10)가 상기 제2 동작 모드인 경우 도 1의 다목적 노드(18)에서 나타나는 상기 전압을 나타낸다. 곡선(12)은 상기 집적 회로에 의해 오류가 검출되지 않는 동안을 나타내는 제1 영역(12a)을 포함한다.
시간(t1)에서, 집적 회로(10)는 도 1의 모니터 노드(16)에서 나타나는 상기 모니터된 신호가 도 1의 D/A 컨버터(28)의 상기 출력 노드의 상기 문턱 전압보다 상승하였음을 검출한다. 상기 설명된 조건이 발생하면, 전류 싱크(54)는 다목적 노드(18)의 전류를 감소시키고, 영역(12b)의 전압은 커패시터(22)의 존재 때문에 커패시터(22) 값과 관련된 경사를 가지고 강하된다.
시간(t2)에서 상기 설명한 오류 조건이 사라지면, 전류 싱크(54)와 다목적 노드(18)의 연결이 끊어지고 영역(12c)의 전압은 도 1의 제3 FET(40)가 커패시터(22)에 전류를 공급할 수 있을 만큼 빠르게 증가한다. 영역(12d)에서, 다목적 노드(18)는 오류가 없음을 나타내는 상기 하이 상태에 도달한다.
여기에서 언급된 모든 참조들은 이로써 그것들의 전체에 대한 참조로써 여기에 포함된다.
발명의 선택된 실시예에 대해 설명하였지만, 그것들의 사상을 포함하는 다른 실시예들이 사용될 수 있음은 해당 기술 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 이러한 실시예들은 개시된 실시예들에 한정되지 않으며, 특허 청구 범위의 사상과 범위에 의해서만 한정되어야 할 것이다.

Claims (12)

  1. 집적 회로에 있어서,
    모니터된 신호(monitored signal)를 수신하는 모니터 노드; 및
    상기 집적 회로 외부에 위치하는 저항과 연결되는 다목적 노드를 포함하고,
    상기 집적 회로는 미리 정해진(predetermined) 시간 간격 동안에 상기 다목적 노드에 미리 정해진 전류를 제공하여 상기 미리 정해진 시간 간격 동안에 상기 저항에 저항 전압(resistor voltage)이 유기(induce)되도록 하고, 문턱 값(threshold value)을 나타내는 상기 저항 전압을 감지하고, 상기 문턱 값을 저장하며, 상기 미리 정해진 시간 간격 이후에 상기 다목적 노드에서 상기 모니터된 신호와 상기 문턱 값 사이의 관계를 나타내는 오류 신호(fault signal)를 출력하는 집적 회로.
  2. 제 1 항에 있어서, 상기 집적 회로는,
    상기 미리 정해진 시간 간격을 나타내는 펄스 신호를 제공하는 타이머 회로를 더 포함하는 것을 특징으로 하는 집적 회로.
  3. 제 2 항에 있어서, 상기 집적 회로는,
    상기 다목적 노드와 연결된 입력 노드를 가지고, 상기 미리 정해진 시간 간격 동안에 상기 하나 이상의 출력 노드에서 상기 저항 전압을 나타내는 디지털 값(digital value)을 제공하는 하나 이상의 출력 노드를 갖는 아날로그-디지털 컨버터;
    상기 아날로그-디지털 컨버터의 상기 하나 이상의 출력 노드와 연결된 하나 이상의 입력 노드를 가지고, 하나 이상의 출력 노드를 가지며, 상기 펄스 신호에 기초하여 상기 아날로그-디지털 컨버터에서 제공된 상기 디지털 값을 래치하는 래치; 및
    상기 래치의 상기 하나 이상의 출력 노드와 연결된 하나 이상의 입력 노드 및 상기 문턱 값이 제공되는 출력 노드를 가지는 디지털-아날로그 컨버터를 더 포함하는 것을 특징으로 하는 집적 회로.
  4. 제 3 항에 있어서, 상기 집적 회로는,
    상기 문턱 값을 수신하도록 연결된 제1 입력 노드, 상기 모니터된 신호를 수신하도록 연결된 제2 입력 노드 및 상기 모니터된 신호와 상기 문턱 값 사이의 상기 관계를 나타내는 비교 출력 신호가 제공되는 출력 노드를 가지는 비교기를 더 포함하는 것을 특징으로 하는 집적 회로.
  5. 제 4 항에 있어서, 상기 집적 회로는,
    상기 펄스 신호를 수신하도록 연결된 제1 입력 노드 및 래치 제어 노드와 연결된 출력 노드를 가지는 논리 게이트;
    제1 노드 및 제2 노드를 가지고, 상기 제1 노드와 상기 제2 노드 사이에는 상기 미리 정해진 전류가 제공되며, 상기 제1 노드는 전압원에 연결되는 전류 생성기; 및
    상기 전류 생성기의 상기 제2 노드와 연결되는 드레인 노드, 상기 다목적 노드와 연결되는 소스 노드 및 상기 논리 게이트의 상기 출력 노드와 연결되는 게이트 노드를 가지는 FET를 더 포함하는 것을 특징으로 하는 집적 회로.
  6. 제 5 항에 있어서, 상기 미리 정해진 시간 간격은 상기 집적 회로의 파워 업과 관련된 것을 특징으로 하는 집적 회로.
  7. 제 6 항에 있어서, 상기 집적 회로는,
    상기 저항과 병렬로 상기 다목적 노드에 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 집적 회로.
  8. 제 7 항에 있어서, 상기 집적 회로는,
    상기 다목적 노드와 연결된 드레인 노드, 소스 노드 및 상기 비교기의 출력 노드와 연결된 게이트 노드를 가지는 제2 FET; 및
    제1 노드 및 제2 노드를 가지고, 상기 제1 노드와 상기 제2 노드 사이에는 미리 정해진 제2 전류가 제공되며, 상기 제1 노드는 상기 제2 FET의 상기 소스 노드와 연결되고 상기 제2 노드는 제2 전압원과 연결되는 전류 생성기를 더 포함하는 것을 특징으로 하는 집적 회로.
  9. 모니터된 신호와 관련된 오류를 검출하는 방법에 있어서,
    미리 정해진 시간 간격 동안에 다목적 노드에서 문턱 값을 나타내는 검출된 전압(detected voltage)을 검출하는 단계;
    상기 검출에 기초하여 상기 문턱 값을 저장하는 단계; 및
    상기 미리 정해진 시간 간격 이후에 상기 다목적 노드에서 상기 모니터된 신호와 상기 문턱 값 사이의 관계를 나타내는 오류 신호를 출력하는 단계를 포함하는 오류 검출 방법.
  10. 제 9 항에 있어서, 상기 검출하는 단계는,
    저항을 상기 다목적 노드에 연결하는 단계; 및
    상기 저항을 흐르는 미리 정해진 전류를 생성하는 단계를 포함하는 것을 특징으로 하는 오류 검출 방법.
  11. 제 10 항에 있어서, 상기 출력하는 단계는,
    상기 모니터된 신호와 상기 문턱 값을 비교하는 단계;
    상기 문턱 값보다 큰 상기 모니터된 신호에 기초하여 상기 오류 신호를 제1 상태로 세팅하는 단계; 및
    상기 문턱 값보다 작은 상기 모니터된 신호에 기초하여 상기 오류 신호를 다른 제2 상태로 세팅하는 단계를 포함하는 것을 특징으로 하는 오류 검출 방법.
  12. 제 11 항에 있어서, 상기 출력하는 단계는,
    커패시터를 상기 다목적 노드에 연결하는 단계; 및
    상기 저항과 상기 커패시터를 흐르는 미리 결정된 제2 전류를 생성하는 단계를 더 포함하는 것을 특징으로 하는 오류 검출 방법.
KR1020097020588A 2007-05-30 2008-05-12 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로 KR101477580B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/755,295 2007-05-30
US11/755,295 US7552016B2 (en) 2007-05-30 2007-05-30 Integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal
PCT/US2008/063400 WO2008150645A1 (en) 2007-05-30 2008-05-12 An integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal

Publications (2)

Publication Number Publication Date
KR20100021560A true KR20100021560A (ko) 2010-02-25
KR101477580B1 KR101477580B1 (ko) 2015-01-06

Family

ID=39707993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020588A KR101477580B1 (ko) 2007-05-30 2008-05-12 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로

Country Status (6)

Country Link
US (1) US7552016B2 (ko)
JP (1) JP5288566B2 (ko)
KR (1) KR101477580B1 (ko)
CN (1) CN101657730B (ko)
DE (1) DE112008001419B4 (ko)
WO (1) WO2008150645A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806229B1 (en) * 2008-09-29 2014-08-12 Cypress Semiconductor Corporation Power reduction circuits and methods
US8957676B2 (en) 2011-05-06 2015-02-17 Allegro Microsystems, Llc Magnetic field sensor having a control node to receive a control signal to adjust a threshold
CN103389656B (zh) * 2013-07-29 2016-01-13 浙江中控技术股份有限公司 开关信号的采集方法及系统
US9379690B2 (en) 2014-02-24 2016-06-28 Allegro Microsystems, Llc Duty cycle controller
US10101410B2 (en) 2015-10-21 2018-10-16 Allegro Microsystems, Llc Methods and apparatus for sensor having fault trip level setting
US9935452B2 (en) 2015-11-13 2018-04-03 Allegro Microsystems, Llc Circuits and techniques for signaling between devices
JP6735611B2 (ja) * 2016-06-17 2020-08-05 ローム株式会社 電子回路、電子機器および集積回路
CN107271813B (zh) * 2017-06-13 2019-09-17 易事特集团股份有限公司 逆变器故障发生时间分辨率的提高方法
JP6838589B2 (ja) * 2018-09-18 2021-03-03 株式会社デンソー 回路異常検出装置
US11567890B2 (en) 2019-06-26 2023-01-31 Allegro Microsystems, Llc Determining an action by an electronic device based on voltage at a port of the electronic device
US11424615B2 (en) * 2020-05-29 2022-08-23 Nxp Usa, Inc. Integrity monitoring for input/output (IO) circuits of a system on a chip (SOC)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888672A (ja) 1981-11-24 1983-05-26 Hitachi Ltd 入力しきい電圧自動測定回路
US4835513A (en) 1988-04-22 1989-05-30 Trw Inc. Method and apparatus for testing an airbag restraint system
US5025344A (en) * 1988-11-30 1991-06-18 Carnegie Mellon University Built-in current testing of integrated circuits
DE4208399A1 (de) 1992-03-16 1993-09-23 Knorr Bremse Ag Verfahren und messvorrichtung zur messung der zeitkonstanten eines elektrischen wegaufnehmers
US5710515A (en) * 1993-08-27 1998-01-20 Texas Instruments Incorporated Non-volatile memory in power and linear integrated circuits
US5818251A (en) * 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
JPH10197615A (ja) * 1997-01-10 1998-07-31 Mitsumi Electric Co Ltd 磁気抵抗素子回路の基準電圧調整方法
JP3724972B2 (ja) * 1999-03-17 2005-12-07 ローム株式会社 テスト機能を有する半導体集積回路装置
US6693782B1 (en) * 2000-09-20 2004-02-17 Dell Products L.P. Surge suppression for current limiting circuits
US6944556B1 (en) 2001-11-01 2005-09-13 Linear Technology Corporation Circuits and methods for current measurements referred to a precision impedance
DE102004049084A1 (de) 2004-10-08 2006-04-13 Robert Bosch Gmbh Sensorschnittstelle mit integrierter Strommessung

Also Published As

Publication number Publication date
CN101657730B (zh) 2012-07-04
KR101477580B1 (ko) 2015-01-06
CN101657730A (zh) 2010-02-24
JP2010529653A (ja) 2010-08-26
DE112008001419B4 (de) 2018-09-20
DE112008001419T5 (de) 2010-04-22
US7552016B2 (en) 2009-06-23
JP5288566B2 (ja) 2013-09-11
US20080297242A1 (en) 2008-12-04
WO2008150645A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
KR101477580B1 (ko) 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로
US10032520B2 (en) Power system with detecting function
JP5782238B2 (ja) 電圧検出回路及びその制御方法
KR101364795B1 (ko) 저전력 슬립 모드 동작을 갖는 파워 업 회로
JP5283078B2 (ja) 検出回路及びセンサ装置
US7443231B2 (en) Low power reference voltage circuit
JP2006262180A (ja) 半導体装置
TWI397246B (zh) 具有拴鎖控制功能的保護電路
KR100814439B1 (ko) 파워-업 시간 및 파워-다운 시간 알림회로 및 그 알림방법
KR20200108786A (ko) 볼티지 디텍터
JPH07244123A (ja) 半導体集積回路
CN100419911C (zh) 半导体存储器件的激活电路
JP2009277122A (ja) 電源電圧監視回路
KR102533348B1 (ko) 온도 감지 장치 및 온도-전압 변환기
CN107436615B (zh) 用于检测电源电压的系统
JP5085200B2 (ja) レギュレータ回路
KR101003152B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
JP2002111466A (ja) 半導体集積回路
KR100974217B1 (ko) 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로
JP4440214B2 (ja) 半導体装置
JP6232968B2 (ja) 電源切替制御回路および電源切替回路
JP5687091B2 (ja) 電源電圧検出回路
JP2010153974A (ja) コンパレータ及び検出回路
JP2008099356A (ja) モード切替回路
US7075833B2 (en) Circuit for detecting negative word line voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5