JPS5888672A - 入力しきい電圧自動測定回路 - Google Patents
入力しきい電圧自動測定回路Info
- Publication number
- JPS5888672A JPS5888672A JP56186913A JP18691381A JPS5888672A JP S5888672 A JPS5888672 A JP S5888672A JP 56186913 A JP56186913 A JP 56186913A JP 18691381 A JP18691381 A JP 18691381A JP S5888672 A JPS5888672 A JP S5888672A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- threshold voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力しきい′電圧11動測定回路に関し、%
にアナログ信号を、 甲またはゝ0′の論理信号として
検出するよう々センス回路の入力しきい電圧を、自動的
に測定す2)人力1.きい′1イ圧自動測定回路に■1
する。
にアナログ信号を、 甲またはゝ0′の論理信号として
検出するよう々センス回路の入力しきい電圧を、自動的
に測定す2)人力1.きい′1イ圧自動測定回路に■1
する。
従来、アナログ信号を、11′−±!仁は0′の論理信
号として検出するようがセンス回路の人力しきい電圧の
測定は、センス回路の出力電圧を、オシロスコープ等で
確認しながら、入力信弓の電圧を変化させて行なってい
た。
号として検出するようがセンス回路の人力しきい電圧の
測定は、センス回路の出力電圧を、オシロスコープ等で
確認しながら、入力信弓の電圧を変化させて行なってい
た。
すなわち、センス回路の出力が、″1ルペノしおよび゛
0’レベルのいずれも現われる状態となった時、入力端
子は0′または1′のどちらともN定年能な領域(あい
−まい領域)にあるとt(I断する。
0’レベルのいずれも現われる状態となった時、入力端
子は0′または1′のどちらともN定年能な領域(あい
−まい領域)にあるとt(I断する。
そ]〜で、このあいまい領域の幅を測定(2、その中心
値を計jkvこより求めて、これを入力(7きい電圧値
として(/−hfP:、。
値を計jkvこより求めて、これを入力(7きい電圧値
として(/−hfP:、。
1−かし、この方法の場合には、センス回路の出力を、
オシロスコープ等を使って、目視しながら、入力電圧が
あい布い領域に入ったことを判断しなければならなし。
オシロスコープ等を使って、目視しながら、入力電圧が
あい布い領域に入ったことを判断しなければならなし。
そのために、多分に、測定者の主観的要素が入り、各6
11]定者ごとに入力しきい電圧値が異なる恐れがある
ばかりでなく、何丁りも測定に時間がかかるという欠点
があ′つた。
11]定者ごとに入力しきい電圧値が異なる恐れがある
ばかりでなく、何丁りも測定に時間がかかるという欠点
があ′つた。
本発明の目的は、上記t7た従来技術の欠点をなくし、
センス(ロ)路の入力しきい電圧の測定を、自動的に
しかも短時間に行なう入力1.きい電圧自動測定回路を
提供するにある。
センス(ロ)路の入力しきい電圧の測定を、自動的に
しかも短時間に行なう入力1.きい電圧自動測定回路を
提供するにある。
本発明では、前記目的を達成するため、一定の波高値で
、かつ一定数のパルス電圧を出力する信号源と、前記信
号源からのパルス電圧を分圧回路群および分圧用抵抗に
より分圧し、被測定センス回路に供給する分圧回路と、
前記被測定センス回路から出力されるパルス電圧を計数
するカウンタと、前記カウンタの計数結果が予定の範囲
内である時はエンド出力を、また予定の範囲以外の時は
設けた。
、かつ一定数のパルス電圧を出力する信号源と、前記信
号源からのパルス電圧を分圧回路群および分圧用抵抗に
より分圧し、被測定センス回路に供給する分圧回路と、
前記被測定センス回路から出力されるパルス電圧を計数
するカウンタと、前記カウンタの計数結果が予定の範囲
内である時はエンド出力を、また予定の範囲以外の時は
設けた。
さらに、前記目的を達成するために、本発明では、前記
アップもしくはダウン出力を供給されるアップダウンカ
ウンタと、前記アップダウンカウンタの出力信号に応じ
て、前記分圧回路群の所定のスイッチを選択するスイッ
チ切り替え信号を送出するデ1−ダとを設けることとし
た。
アップもしくはダウン出力を供給されるアップダウンカ
ウンタと、前記アップダウンカウンタの出力信号に応じ
て、前記分圧回路群の所定のスイッチを選択するスイッ
チ切り替え信号を送出するデ1−ダとを設けることとし
た。
以下、本発明を図面により説明する。
第1図は、本発明の入力しきい電圧自動測定回路の一実
施例を示すブロック図である。同図において、1は一定
の波高値で、かつ一定数のパルス電圧を出力する信号源
、2は分圧回路群、3は分圧用抵抗、4は被測定センス
(ロ)路、5Fiカウンタ、6は判別器、7II′iア
ツプダウンカウンタ、8はデコーダ、9は出力回路であ
る。
施例を示すブロック図である。同図において、1は一定
の波高値で、かつ一定数のパルス電圧を出力する信号源
、2は分圧回路群、3は分圧用抵抗、4は被測定センス
(ロ)路、5Fiカウンタ、6は判別器、7II′iア
ツプダウンカウンタ、8はデコーダ、9は出力回路であ
る。
信号源1からのパルス電圧は、分圧回路群2のスイッチ
So〜Snの1つで選択される抵抗RaO−Ra nの
1つを通って、前記分圧回路群2から出力される。した
がって、被測定センス回路4には、図から明らかなよう
に、前記選択された抵抗Ra □ −Ranの1つと、
分圧用抵抗R1)との分圧比で決壕るパルス電圧が入力
される。
So〜Snの1つで選択される抵抗RaO−Ra nの
1つを通って、前記分圧回路群2から出力される。した
がって、被測定センス回路4には、図から明らかなよう
に、前記選択された抵抗Ra □ −Ranの1つと、
分圧用抵抗R1)との分圧比で決壕るパルス電圧が入力
される。
カウンタ5は、前記センス回路4の出力のうちゝ1ルベ
ルの出力を計数する回路である。また、判別器6は、こ
の計数結果をもとに、被測定センス回路4の入力電圧が
、入力しきい電圧にあるか、あるいははずれているかを
判別する機能をもつ。
ルの出力を計数する回路である。また、判別器6は、こ
の計数結果をもとに、被測定センス回路4の入力電圧が
、入力しきい電圧にあるか、あるいははずれているかを
判別する機能をもつ。
ここで、センス回路の入力しきい電圧の判別原理につい
て述べる。
て述べる。
被測定センス回路の入力電圧が、前記センス回路のあい
まい領域の中心値Vth [ある時、その入力電圧を入
力ありと判断して、11ルベルの出力を送出する確率は
、50tIbである。すなわち、波高値vthのパルス
電圧を、n個入力したとしたら、前記センス回路では、
確率的VCn/2個のパルス電圧がゝ1ルベルと判別さ
れる。
まい領域の中心値Vth [ある時、その入力電圧を入
力ありと判断して、11ルベルの出力を送出する確率は
、50tIbである。すなわち、波高値vthのパルス
電圧を、n個入力したとしたら、前記センス回路では、
確率的VCn/2個のパルス電圧がゝ1ルベルと判別さ
れる。
なオ、従来例に関して述べたように、センス回路のあい
まい領域は、ある幅をもって存在している。そこで、従
来は、このあいまい領域の中心値5− を計算により求め、これを入力しきい電圧値としていた
。
まい領域は、ある幅をもって存在している。そこで、従
来は、このあいまい領域の中心値5− を計算により求め、これを入力しきい電圧値としていた
。
しかし、センス回路の入力しきい電圧は、よく知られて
いるように、このあい丑い領域の中心値であることは、
必ずしも必要でない。すなわち、センス回路の入力電圧
が、このあい゛まい領域の幅のうちのさらに特定された
一定の範囲内にあるガらば、前記入力電圧を人力しきい
電圧とすることが許容される。
いるように、このあい丑い領域の中心値であることは、
必ずしも必要でない。すなわち、センス回路の入力電圧
が、このあい゛まい領域の幅のうちのさらに特定された
一定の範囲内にあるガらば、前記入力電圧を人力しきい
電圧とすることが許容される。
換言すれば、被測定センス回路4が、入力パルスn個に
対して、(n/2±a)個のゝ1ルベルのパルス電圧を
出力した場合には、その時の入力電圧を入力しきい電圧
値と決定しても差【7支えない。
対して、(n/2±a)個のゝ1ルベルのパルス電圧を
出力した場合には、その時の入力電圧を入力しきい電圧
値と決定しても差【7支えない。
なお、ここでaは、前記特定された一定の範囲を求める
定数である。
定数である。
以下、信号源1から16個のパルス電圧が入力した場合
を例にとって、本実施例をさらに具体的に説明する。
を例にとって、本実施例をさらに具体的に説明する。
もし、被測定センス回路4への入力端子が、入力しきい
電圧の中心値であったとすれば、前述し6 − たように、確率的に、カウンタ5の計数結果は8となる
。ここで計数結果が(8±5)、すなわち3〜13の場
合を、入力しきい電圧と判断することとすれば、カウン
タ5の結果が、3〜130時、判別器6Vi、測定完了
と判断する。すなわち、判別器6は、エンド出力を出力
回路9に送出する。
電圧の中心値であったとすれば、前述し6 − たように、確率的に、カウンタ5の計数結果は8となる
。ここで計数結果が(8±5)、すなわち3〜13の場
合を、入力しきい電圧と判断することとすれば、カウン
タ5の結果が、3〜130時、判別器6Vi、測定完了
と判断する。すなわち、判別器6は、エンド出力を出力
回路9に送出する。
このエンド出力は、後述するデータを出力回路9が記録
または表示できるようにするための信号である。
または表示できるようにするための信号である。
また一方、計数結果が0〜2の場合は、判別器6は、ア
ップダウンカウンタ7へ、アップ出力を送出し、計数結
果が14〜16の場合は、同じくアップダウンカウンタ
7へ、ダウン出力を送出する。
ップダウンカウンタ7へ、アップ出力を送出し、計数結
果が14〜16の場合は、同じくアップダウンカウンタ
7へ、ダウン出力を送出する。
ここで、判別器6の内部回路について、具体的に説明す
る。
る。
第2図は、判別器6の内部回路の一例を示すブロック図
である。同図において、10は第1の比@器、11は第
2の比較器、12はr−ト回路である。
である。同図において、10は第1の比@器、11は第
2の比較器、12はr−ト回路である。
第1の比較器10には、入力しきい電圧の下限値に相当
する値が、基準値B1として設定(本実施例では”6′
に設定)されている。この@1の比較器1ov、rXm
記基準値B、より、ノlウンメ5から送出されるカウン
ト数Aの方が小さい場合(A<B、)に、゛1ルベルの
出力を出す。
する値が、基準値B1として設定(本実施例では”6′
に設定)されている。この@1の比較器1ov、rXm
記基準値B、より、ノlウンメ5から送出されるカウン
ト数Aの方が小さい場合(A<B、)に、゛1ルベルの
出力を出す。
この出力は、前述したことから明らかなように、アップ
ダウンカウンタ7のアップ入力端eこ供給される。それ
とともに、前記出力はケゞ−ト回路12にも供給される
。
ダウンカウンタ7のアップ入力端eこ供給される。それ
とともに、前記出力はケゞ−ト回路12にも供給される
。
また、第2の比較器11には、入力しきい電圧の上限値
に相当する値が、基準値へと(−で設定(本実施例で目
゛13′に設定)されている。この第2の比較器11で
は、前記基準値B、より、カウンタ5から送出されるカ
ウント数Aの方が大きい場合(A> B2) l/C,
’1’レベルの出力を出す。
に相当する値が、基準値へと(−で設定(本実施例で目
゛13′に設定)されている。この第2の比較器11で
は、前記基準値B、より、カウンタ5から送出されるカ
ウント数Aの方が大きい場合(A> B2) l/C,
’1’レベルの出力を出す。
この出力は、前述したことから明らかなように、アップ
ダウンカウンタ7のダウン入力端に供給される。それと
ともに、At+配出力出力第1の比較器10の場合と同
様に、デート回路12にも供給される。
ダウンカウンタ7のダウン入力端に供給される。それと
ともに、At+配出力出力第1の比較器10の場合と同
様に、デート回路12にも供給される。
判別器6のデート回路12は、第1および第2の比較器
10および11の出力が共に゛0ルベルの時、すなわち
、判別器6が、その時の被測定センス回路4への人力を
入力しきい電圧と判断した時、前述したように、エンド
出力を出力回路9に送出する。
10および11の出力が共に゛0ルベルの時、すなわち
、判別器6が、その時の被測定センス回路4への人力を
入力しきい電圧と判断した時、前述したように、エンド
出力を出力回路9に送出する。
次に、アップダウンカウンタ7は、前記判別器60判別
結果を受けて、被測定センス回路4に入力される宵、圧
が、犬きくまたは小さくなるように、デコ〜9’3を通
して、分圧回路計2の回路を1ステツアー′変更するた
めのフィー ドパツク信号を出力する。なお、デコーダ
8は、14甘i己ア・ノブダウンカウンタ7の信号Vこ
応じて、分IE回路群2のうちの所定のスイッチを選択
するスイッチ切り替ぐ一信号を送出す石。
結果を受けて、被測定センス回路4に入力される宵、圧
が、犬きくまたは小さくなるように、デコ〜9’3を通
して、分圧回路計2の回路を1ステツアー′変更するた
めのフィー ドパツク信号を出力する。なお、デコーダ
8は、14甘i己ア・ノブダウンカウンタ7の信号Vこ
応じて、分IE回路群2のうちの所定のスイッチを選択
するスイッチ切り替ぐ一信号を送出す石。
被測定センス回路40入力しきい電圧値にL1前述のよ
うな動作を何回か繰り収1−で、カウンタ5のi!i−
数結果が、3〜1ろの範囲に入った時の値となる。
うな動作を何回か繰り収1−で、カウンタ5のi!i−
数結果が、3〜1ろの範囲に入った時の値となる。
このようVこして得られた、測定結果の表7f<方法−
9− について説明する。
9− について説明する。
出力回路9は、入力しきい電圧値が確定された時のデコ
ーダ8のデータを受けて、前記判別器6のエンド出力に
応答して、記録または表示を行なう機能を有する。この
記録−または表示の形式は、入力しきい電圧値そのもの
としてなされるのが、最も望ましい。
ーダ8のデータを受けて、前記判別器6のエンド出力に
応答して、記録または表示を行なう機能を有する。この
記録−または表示の形式は、入力しきい電圧値そのもの
としてなされるのが、最も望ましい。
これを実現するためには、出力回路9にRoMを設けて
おけばよい。
おけばよい。
すなわち、このROMに前述した分圧回路群2の抵抗R
a□ 、−、Ran と分圧用抵抗3との分圧回路で
決捷るそれぞれの電圧値を、予めメモリしておき、前述
したように、入力しきい電圧値が確定された時のデコー
ダ8からのデータ(it号を、アドレス信号として用い
れば、この時の被測定センス回路4の入力しきい電圧値
を読み出すことができる。
a□ 、−、Ran と分圧用抵抗3との分圧回路で
決捷るそれぞれの電圧値を、予めメモリしておき、前述
したように、入力しきい電圧値が確定された時のデコー
ダ8からのデータ(it号を、アドレス信号として用い
れば、この時の被測定センス回路4の入力しきい電圧値
を読み出すことができる。
また、図示していないが、出力回路9は、入力しきい電
圧値が確定された時のアップダウンカウンタ7のデータ
を受けて、前記判別器乙のエンド出力に応答して、記録
またに表示を行なうことも一1〇− できる。この場合は、アップダウンカウンタ7からのデ
ータ信号を、アトlメス信号として用いて−る。
圧値が確定された時のアップダウンカウンタ7のデータ
を受けて、前記判別器乙のエンド出力に応答して、記録
またに表示を行なうことも一1〇− できる。この場合は、アップダウンカウンタ7からのデ
ータ信号を、アトlメス信号として用いて−る。
なお、記録または表示の形式を、前述した入力しきい電
圧直に代えて、アップタウンカウンタ7の内容、あるい
はデコーダ8の内容そのものとしても構わない。
圧直に代えて、アップタウンカウンタ7の内容、あるい
はデコーダ8の内容そのものとしても構わない。
以上の説明から明らかなように、本発明によれば、セン
ス回路の入力しきい電圧値を、自動的に、しかも短時間
で測定することができる。
ス回路の入力しきい電圧値を、自動的に、しかも短時間
で測定することができる。
第1図は本発明の人力しきい電圧自動測定回路の一実施
例を示すブロック図、第2図は第1図の判別器乙の内部
回路の一例を示すブロック図である。 1・・・信号源、2・・・分圧回路群、3・・・分圧用
抵抗、4・・・被測定センス回路、5・−・カウンタ、
6・・・判別器、7・・・アップダウンカウンタ、8・
・デコーダ、9・・・出力回路 11−
例を示すブロック図、第2図は第1図の判別器乙の内部
回路の一例を示すブロック図である。 1・・・信号源、2・・・分圧回路群、3・・・分圧用
抵抗、4・・・被測定センス回路、5・−・カウンタ、
6・・・判別器、7・・・アップダウンカウンタ、8・
・デコーダ、9・・・出力回路 11−
Claims (1)
- (1)一定の波高値で、かつ一定数のパルス電圧を出力
する信号源と、前記信号源からのパルス電圧を分圧回路
群および分圧用抵抗により分圧し、被測定センス回路に
供給する分圧回路と、前記被測定センス回路から出力さ
れるパルスを計数するカウンタと、前記カウンタの計数
結果が予定の範囲内である時はエンV出力を発生し、予
定の範囲以外の時はアップ捷たはダウン出力を発生する
判別器と、前記アップまたはダウン出力を供給されるア
ップダウンカウンタと、前記アップダウンカウンタの出
力信号に応じて、前記分圧回路群の他の一つを選択する
ためのスイッチ切り替え信号を送出するデコーダとを具
備し、前記被測定センス回路の入力しきい電圧を自動的
に測定するように構成されたことを特徴とする入力しき
い電圧自動測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56186913A JPS5888672A (ja) | 1981-11-24 | 1981-11-24 | 入力しきい電圧自動測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56186913A JPS5888672A (ja) | 1981-11-24 | 1981-11-24 | 入力しきい電圧自動測定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5888672A true JPS5888672A (ja) | 1983-05-26 |
Family
ID=16196874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56186913A Pending JPS5888672A (ja) | 1981-11-24 | 1981-11-24 | 入力しきい電圧自動測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5888672A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0634750A2 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Apparatus and method for reading multi-level data stored in a semiconductor memory |
WO2008150645A1 (en) * | 2007-05-30 | 2008-12-11 | Allegro Microsystems, Inc. | An integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal |
US9935452B2 (en) | 2015-11-13 | 2018-04-03 | Allegro Microsystems, Llc | Circuits and techniques for signaling between devices |
-
1981
- 1981-11-24 JP JP56186913A patent/JPS5888672A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0634750A2 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Apparatus and method for reading multi-level data stored in a semiconductor memory |
EP0634750A3 (en) * | 1993-07-12 | 1996-01-10 | Toshiba Kk | Arrangement and method for reading multi-level data signals in a semiconductor memory. |
US5852575A (en) * | 1993-07-12 | 1998-12-22 | Kabushiki Kaisha Toshiba | Apparatus and method for reading multi-level data stored in a semiconductor memory |
WO2008150645A1 (en) * | 2007-05-30 | 2008-12-11 | Allegro Microsystems, Inc. | An integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal |
US7552016B2 (en) | 2007-05-30 | 2009-06-23 | Allegro Microsystems, Inc. | Integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal |
KR101477580B1 (ko) * | 2007-05-30 | 2015-01-06 | 알레그로 마이크로시스템스, 엘엘씨 | 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로 |
US9935452B2 (en) | 2015-11-13 | 2018-04-03 | Allegro Microsystems, Llc | Circuits and techniques for signaling between devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5294889A (en) | Battery operated capacitance measurement circuit | |
US4425643A (en) | Multi-speed logic analyzer | |
US6624640B2 (en) | Capacitance measurement | |
US6501257B1 (en) | High speed multifunction testing and calibration of electronic electricity meters | |
US4206648A (en) | Impedance measuring circuit | |
US3790886A (en) | Electrical measurement instrument having an improved analog to digital converter | |
US4864512A (en) | Measurement apparatus with plural displays of measured parameter and selectable function thereof | |
US5319305A (en) | Automatic range selection-type analog tester | |
US4954782A (en) | Self-checking ohmmeter that checks for contact resistance of its probes | |
EP0278637A2 (en) | Automatic peak-to-peak amplitude measurement system | |
EP0388523B1 (en) | Apparatus for displaying residual capacity of battery | |
JPS5888672A (ja) | 入力しきい電圧自動測定回路 | |
US4418250A (en) | Telephone cable splicers test set and method of testing | |
JP3073806B2 (ja) | デジタルマルチメータ | |
US20040085059A1 (en) | Method and apparatus to provide accurate high speed wide range current measurement in automated testing equipment | |
EP1107500B1 (en) | High dynamic range error rate monitor | |
US4633221A (en) | Dual slope analog-to-digital converter with automatic, short cycle range determination | |
US3624410A (en) | Balanced integrate and dump circuit for measuring duty cycle of a pulse train | |
US3408486A (en) | Process fraction defective monitor | |
USRE31606E (en) | Digital ohmmeter with electrical continuity tester | |
CA1151329A (en) | Method of displaying logic signals for a logic signal measurement apparatus | |
JPS626544Y2 (ja) | ||
JP3015597B2 (ja) | オシロスコープの水平軸電子目盛りを校正する方法及び装置 | |
JPS63128281A (ja) | サ−ベイメ−タ | |
JPH10132911A (ja) | バッテリー残容量計 |