KR100974217B1 - 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로 - Google Patents

온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로 Download PDF

Info

Publication number
KR100974217B1
KR100974217B1 KR1020080111479A KR20080111479A KR100974217B1 KR 100974217 B1 KR100974217 B1 KR 100974217B1 KR 1020080111479 A KR1020080111479 A KR 1020080111479A KR 20080111479 A KR20080111479 A KR 20080111479A KR 100974217 B1 KR100974217 B1 KR 100974217B1
Authority
KR
South Korea
Prior art keywords
delay
signal
pulse
temperature
phase
Prior art date
Application number
KR1020080111479A
Other languages
English (en)
Other versions
KR20100052665A (ko
Inventor
윤원주
이현우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080111479A priority Critical patent/KR100974217B1/ko
Publication of KR20100052665A publication Critical patent/KR20100052665A/ko
Application granted granted Critical
Publication of KR100974217B1 publication Critical patent/KR100974217B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 온도 감지 장치는, 제 1 온도 계수의 지연 소자들을 이용하여 펄스 신호를 지연시켜 제 1 지연 펄스를 생성하는 제 1 지연부; 제 2 온도 계수의 지연 소자들을 이용하여 상기 펄스 신호를 지연시켜 제 2 지연 펄스를 생성하는 제 2 지연부; 및 상기 제 1 지연 펄스와 상기 제 2 지연 펄스에 응답하여 고온 감지 신호와 저온 감지 신호를 생성하는 온도 감지부;를 포함한다.
Figure R1020080111479
DLL 회로, 온도 감지, 온도 계수

Description

온도 감지 장치 및 이를 포함하는 ＤＬＬ 회로{Temperature Detecting Appratus and DLL Circuit Having the Same}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 상세하게는 반도체 집적 회로에 구비되는 DLL(Delay Locked Loop) 회로에 관한 것이다.
일반적으로 반도체 집적 회로에 구비되는 DLL 회로는 외부 클럭을 변환하여 얻은 기준 클럭에 대하여 일정 시간 위상이 앞서는 내부 클럭을 제공하는 데 사용된다. DLL 회로는 반도체 집적 회로 내에서 활용되는 내부 클럭이 클럭 버퍼 및 전송 라인을 통해 지연됨으로써 외부 클럭과의 위상차가 발생하게 되고, 그에 따라 출력 데이터 액세스 시간이 길어지는 문제점을 해결하기 위하여 사용된다. DLL 회로는 이와 같이 유효 데이터 출력 구간을 증가시키기 위해 내부 클럭의 위상을 외부 클럭에 대해 소정 시간 앞서도록 제어하는 기능을 수행한다.
반도체 집적 회로는 여러 가지 온도 조건에서 사용될 수 있다. 일반적으로 반도체 집적 회로 내의 MOS 트랜지스터들은 온도 상황에 따라 문턱 전압(Threshold Voltage)이 변화하는 특성을 갖는다. DLL 회로 또한 내부에 수많은 MOS 트랜지스터들을 구비하므로, 온도 상황에 의해 동작 특성이 변화하는 등의 영향을 받는다. 실 제로, DLL 회로의 구비 환경에서 온도가 높아지게 되면 DLL 회로 내부의 소모 전류가 증가하는 현상이 일어나게 되며, 이는 반도체 집적 회로의 전력 효율 감소를 초래한다.
그러나, 종래의 DLL 회로는 이와 같은 온도 변화에 대처할 수 있는 기술적 구성을 구비하지 못하였다. 따라서, 종래의 DLL 회로는 고온 상황에서 전력 소모가 커진다는 문제점을 가지고 있었고, 이는 결과적으로 DLL 회로를 구비하는 반도체 집적 회로의 저전력화 구현에 있어서 기술적 한계로서 작용하게 되었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 온도 변화를 감지하고, 온도 변화에 의한 전력 효율 저하를 방지하는 온도 감지 장치 및 이를 포함하는 DLL 회로를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 온도 감지 장치는, 제 1 온도 계수의 지연 소자들을 이용하여 펄스 신호를 지연시켜 제 1 지연 펄스를 생성하는 제 1 지연부; 제 2 온도 계수의 지연 소자들을 이용하여 상기 펄스 신호를 지연시켜 제 2 지연 펄스를 생성하는 제 2 지연부; 및 상기 제 1 지연 펄스와 상기 제 2 지연 펄스에 응답하여 고온 감지 신호와 저온 감지 신호를 생성하는 온도 감지부;를 포함한다.
또한, 본 발명의 다른 실시예에 따른 DLL 회로는, 지연 제어 신호에 응답하여 기준 클럭을 지연시켜 지연 클럭을 생성하는 지연 라인; 상기 지연 클럭의 출력 경로에 존재하는 지연 소자들에 의한 지연량을 모델링한 지연값을 상기 지연 클럭에 부여하여 피드백 클럭을 생성하는 지연 보상 수단; 상기 기준 클럭과 상기 피드백 클럭의 위상을 감지하여 위상 감지 신호를 생성하는 위상 감지 수단; 상기 DLL 회로 내부의 온도를 감지하여 제 1 동작 제어 신호를 생성하는 온도 감지 장치; 및 상기 제 1 동작 제어 신호에 응답하여 활성화되며, 상기 위상 감지 신호에 응답하여 상기 지연 제어 신호의 논리값을 조정하는 지연 제어 수단;을 포함한다.
본 발명의 온도 감지 장치는, DLL 회로 내부의 온도 상황을 감지하여 온도 변화에 따른 전력 효율 저하를 방지 가능하게 하는 효과를 창출한다.
아울러, 본 발명의 DLL 회로는, 내부의 온도 상황에 따라 일부의 구성 요소들의 동작 여부를 제어함으로써, 온도 변화에 따른 전력 소비 증가를 억제하는 효과를 창출한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 DLL 회로의 구성을 나타낸 블록도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 DLL 회로는, 외부 클럭(clk_ext)을 버퍼링하여 기준 클럭(clk_ref)을 생성하는 클럭 입력 버퍼(10); 지연 제어 신호(dlcnt)에 응답하여 상기 기준 클럭(clk_ref)을 지연시켜 지연 클럭(clk_dly)을 생성하는 지연 라인(20); 상기 지연 클럭(clk_dly)을 구동하여 내부 클럭(clk_int)을 생성하는 클럭 드라이버(30); 고정 완료 신호(lock)에 응답하여 상기 DLL 회로 내부의 온도를 감지하여 제 1 동작 제어 신호(opcnt1)와 제 2 동작 제어 신호(opcnt2)를 생성하는 온도 감지 장치(40); 상기 제 1 동작 제어 신호(opcnt1)에 응답하여 활성화되며, 상기 지연 클럭(clk_dly)의 출력 경로에 존재하는 지연 소자들에 의한 지연량을 모델링한 지연값을 상기 지연 클럭(clk_dly)에 부여하여 피드백 클럭(clk_fb)을 생성하는 지연 보상 수단(50); 상기 기준 클 럭(clk_ref)과 상기 피드백 클럭(clk_fb)의 위상을 감지하여 위상 감지 신호(phdet)를 생성하는 위상 감지 수단(60); 상기 위상 감지 신호(phdet)에 응답하여 상기 고정 완료 신호(lock)를 생성하는 동작 모드 설정 수단(70); 및 상기 제 2 동작 제어 신호(opcnt2)에 응답하여 활성화되며, 상기 위상 감지 신호(phdet) 및 상기 고정 완료 신호(lock)에 응답하여 상기 지연 제어 신호(dlcnt)의 논리값을 조정하는 지연 제어 수단(80);을 포함한다.
상기 온도 감지 장치(40)는 상기 고정 완료 신호(lock)가 디스에이블 된 상태에서는 활성화되지 않는다. 따라서, 상기 DLL 회로는 일반적인 지연 고정 동작을 수행하며, 이 때 상기 온도 감지 장치(40)를 제외한 상기 DLL 회로의 모든 구성 요소들은 활성화된다.
이후, 상기 DLL 회로의 지연 고정 동작이 완료되고 이에 따라 상기 고정 완료 신호(lock)가 인에이블 되면, 상기 온도 감지 장치(40)는 활성화된다. 상기 온도 감지 장치(40)는 상기 DLL 회로 내부의 온도 상태를 판별하며, 고온 상태임이 판별되면 우선 상기 제 2 동작 제어 신호(opcnt2)를 인에이블 시켜, 상기 지연 제어 수단(80)의 동작을 중지시킨다. 그리고 소정 시간 경과 이후, 상기 DLL 회로 내부의 온도가 아직도 고온 상태임이 판별되면, 상기 제 1 동작 제어 신호(opcnt1)를 인에이블 시켜, 상기 지연 보상 수단(50)의 동작을 중지시킨다.
즉, 상기 DLL 회로는 지연 고정 동작이 수행중일 때에는 상기와 같은 온도 감지 동작을 수행하지 않다가, 지연 고정 동작이 완료되면 상기 온도 감지 동작을 수행한다. 그리고, 이 때 고온 상태임이 판별되면, 상기 내부 클럭(clk_int)을 출 력하는 데에 반드시 필요한 동작만을 수행하고, 나머지 구성 요소들의 동작을 중지시켜 전력 소모를 감소시킨다. 여기에서는, 동작 제어 신호가 두 개 생성되며, 상기 제 1 동작 제어 신호(opcnt1)가 상기 지연 보상 수단(50)에 입력되고, 상기 제 2 동작 제어 신호(opcnt2)가 상기 지연 제어 수단(80)에 입력되는 것을 예로 들어 나타내었으나, 이 두 개의 구성 요소들 중 어느 하나에만 동작 제어 신호가 입력되도록 할 수도 있다.
이와 같은 구성에 의해, 상기 DLL 회로는 고온 상황에서 상기 클럭 입력 버퍼(10), 상기 지연 라인(20) 및 상기 클럭 드라이버(30)와 같이 상기 지연 고정 동작의 완료 이후에도 필수적으로 활성화되어야만 하는 구성 요소들을 제외하고, 상기 지연 보상 수단(50)과 상기 지연 제어 수단(80)과 같은 구성 요소들의 동작을 중지시킴으로써, 고온 상황으로 인한 소모 전류의 증가를 억제시킬 수 있다. 이후, 상기 온도 감지 장치(40)는 온도 상황이 저온임이 감지되면, 상기 동작 제어 신호를 하나씩 디스에이블 시킴으로써, 상기 DLL 회로의 동작을 정상화시킨다.
한편, 상기 지연 보상 수단(50)은 상기 제 1 동작 제어 신호(opcnt1)가 인에이블 되면 전원 공급을 차단하는 구성을 구비함으로써, 상술한 동작을 구현할 수 있다. 마찬가지로, 상기 지연 제어 수단(80) 또한 상기 제 2 동작 제어 신호(opcnt2)가 인에이블 되면 전원 공급을 차단하는 구성을 구비함에 의해, 상술한 동작을 구현할 수 있다. 이처럼, 임의의 신호의 입력에 대응하여 전원 공급을 차단하는 기술구성은 당업자라면 용이하게 실시할 수 있는 사항에 해당한다.
도 2는 도 1에 도시한 온도 감지 장치의 상세 구성도이다.
도시한 바와 같이, 상기 온도 감지 장치(40)는, 제 1 펄스 신호(pls1)와 상기 고정 완료 신호(lock)를 입력 받아 고정 펄스 신호(lock_pls)를 생성하는 감지 제어부(410); 상기 고정 펄스 신호(lock_pls)에 응답하여 온도 상태를 판별하여 고온 감지 신호(htdet)와 저온 감지 신호(ltdet)를 생성하는 온도 상태 판별부(420); 및 상기 고온 감지 신호(htdet), 상기 저온 감지 신호(ltdet) 및 제 2 펄스 신호(pls2)에 응답하여 상기 제 1 동작 제어 신호(opcnt1)와 상기 제 2 동작 제어 신호(opcnt2)를 순차적으로 생성하는 동작 제어부(430);를 포함한다.
상기 감지 제어부(410)는 상기 제 1 펄스 신호(pls1)와 상기 고정 완료 신호(lock)를 입력 받는 낸드게이트(ND); 및 상기 낸드게이트(ND)의 출력 신호를 입력 받아 상기 고정 펄스 신호(lock_pls)를 출력하는 인버터(IV);를 포함한다.
상기 온도 상태 판별부(420)는, 제 1 온도 계수의 지연 소자들을 이용하여 상기 고정 펄스 신호(lock_pls)를 지연시켜 제 1 지연 펄스(dpls1)를 생성하는 제 1 지연부(422); 제 2 온도 계수의 지연 소자들을 이용하여 상기 고정 펄스 신호(lock_pls)를 지연시켜 제 2 지연 펄스(dpls2)를 생성하는 제 2 지연부(424); 및 상기 제 1 지연 펄스(dpls1)와 상기 제 2 지연 펄스(dpls2)에 응답하여 상기 고온 감지 신호(htdet)와 저온 감지 신호(ltdet)를 생성하는 온도 감지부(426);를 포함한다.
여기에서, 상기 온도 감지부(426)는, 상기 제 2 지연 펄스(dpls2)에 응답하여 상기 제 1 지연 펄스(dpls1)를 래치하여 상기 고온 감지 신호(htdet)를 출력하는 제 1 플립플롭(FF1); 및 상기 제 1 지연 펄스(dpls1)에 응답하여 상기 제 2 지 연 펄스(dpls2)를 래치하여 상기 저온 감지 신호(ltdet)를 출력하는 제 2 플립플롭(FF2);을 포함한다.
상기 동작 제어부(430)는, 상기 고온 감지 신호(htdet)와 상기 저온 감지 신호(ltdet)를 인코딩하여 카운팅 제어 신호(ccnt)를 생성하는 인코더(432); 및 상기 제 2 펄스 신호(pls2)에 응답하여 동작하며, 상기 카운팅 제어 신호(ccnt)의 제어에 따라 카운팅 동작을 수행하여 상기 제 1 동작 제어 신호(opcnt1)와 상기 제 2 동작 제어 신호(opcnt2)를 생성하는 카운터(434);를 포함한다.
여기에서, 상기 제 1 펄스 신호(pls1)와 상기 제 2 펄스 신호(pls2)는 도시하지는 않았지만, 일반적인 클럭 제너레이터로부터 생성되는 신호들이다. 상기 클럭 제너레이터는 상기 기준 클럭(clk_ref)의 소정 주기(예를 들어, 16주기)마다 한 번씩 토글(Toggle)하는 펄스 신호를 복수 개 생성하도록 구성되며, 생성된 복수 개의 펄스 신호 중 두 개를 각각 상기 제 1 펄스 신호(pls1)와 상기 제 2 펄스 신호(pls2)로서 출력한다. 여기에서 상기 제 1 펄스 신호(pls1)는 상기 제 2 펄스 신호(pls2)보다 빠른 인에이블 타이밍을 갖는 신호임이 바람직하다.
이와 같이 구성된 상기 온도 감지 장치(40)에서, 상기 고정 완료 신호(lock)가 인에이블 되면 상기 감지 제어부(410)로부터 출력되는 상기 고정 펄스 신호(lock_pls)는 상기 제 1 펄스 신호(pls1)가 토글함에 따라 토글하게 된다.
상기 온도 상태 판별부(420)의 상기 제 1 지연부(422)와 상기 제 2 지연부(424)는 상기 고정 펄스 신호(lock_pls)를 각각의 온도 계수에 따라 지연시켜 상기 제 1 지연 펄스(dpls1)와 상기 제 2 지연 펄스(dpls2)를 생성한다. 여기에서, 상기 제 1 지연부(422)가 갖는 상기 제 1 온도 계수와 상기 제 2 지연부(424)가 갖는 상기 제 2 온도 계수는 각각 온도 상태 변화에 대한 지연량 변화의 비율로서, 상기 제 1 온도 계수는 온도 변화에 둔감한 지연량 변화를 의미하고, 상기 제 2 온도 계수는 온도 변화에 민감한 지연량 변화를 의미하는 것으로 이해할 수 있다. 상기 제 1 지연부(422)를 저항기와 같은 수동 소자들을 이용하여 구성하고, 상기 제 2 지연부(424)를 MOS 트랜지스터와 같은 능동 소자들을 이용하여 구성함으로써, 상기 온도 계수들을 구현할 수 있다. 이와 같은 형태로 상기 제 1 지연부(422)와 상기 제 2 지연부(424)의 구성을 구현하는 것은 당업자에게는 특이한 사항이 아님을 밝혀 둔다.
도 3을 참조하면, 상기 제 1 온도 계수와 상기 제 2 온도 계수에 의한 상기 제 1 지연부(422)와 상기 제 2 지연부(424)의 지연량 변화를 더욱 용이하게 이해할 수 있다. 이와 같은 특성에 의해, 고온 상황에서는 상기 제 1 지연 펄스(dpls1)의 위상이 상기 제 2 지연 펄스(dpls2)의 위상에 앞서게 되고, 저온 상황에서는 상기 제 2 지연 펄스(dpls2)의 위상이 상기 제 1 지연 펄스(dpls1)의 위상에 앞서게 된다.
한편, 상기 온도 상태 판별부(420)의 상기 온도 감지부(426)는 상기 제 1 지연 펄스(dpls1)의 위상이 상기 제 2 지연 펄스(dpls2)의 위상에 앞서는 것이 감지되면 상기 고온 감지 신호(htdet)를 인에이블 시키고, 상기 제 2 지연 펄스(dpls2)의 위상이 상기 제 1 지연 펄스(dpls1)의 위상에 앞서는 것이 감지되면 상기 저온 감지 신호(ltdet)를 인에이블 시킨다. 즉, 상기 제 1 지연 펄스(dpls1)의 위상이 상기 제 2 지연 펄스(dpls2)의 위상에 앞서는 경우, 상기 제 1 플립플롭(FF1)이 하이 레벨(High Level)의 신호를 래치하게 되므로, 상기 고온 감지 신호(htdet)가 인에이블 되고, 상기 제 2 지연 펄스(dpls2)의 위상이 상기 제 1 지연 펄스(dpls1)의 위상에 앞서는 경우, 상기 제 2 플립플롭(FF2)이 하이 레벨의 신호를 래치하게 되므로, 상기 저온 감지 신호(ltdet)가 인에이블 되는 것이다.
상기 동작 제어부(430)의 상기 인코더(432)로부터 출력되는 상기 카운팅 제어 신호(ccnt)는 상기 고온 감지 신호(htdet)의 인에이블시 하이 레벨의 전위를 갖고, 상기 저온 감지 신호(ltdet)의 인에이블시 로우 레벨의 전위를 갖는 형태로 구현된다. 상기 카운터(434)는 두 비트의 신호를 출력하되, 제어 신호에 응답하여 출력 신호에 포함되는 논리값 ‘1’의 비트의 수를 증가 또는 감소시키는 형태로 구현된다. 즉, 상기 카운터(434)는 상기 카운팅 제어 신호(ccnt)에 응답하여 상기 제 2 펄스 신호(pls2)의 토글시마다 카운팅 동작을 수행하며, 상기 카운팅 제어 신호(ccnt)의 전위가 하이 레벨이면 상기 제 1 동작 제어 신호(opcnt1)와 상기 제 2 동작 제어 신호(opcnt2)를 하나씩 순차적으로 인에이블 시키고, 상기 카운팅 제어 신호(ccnt)의 전위가 로우 레벨(Low Level)이면 상기 제 1 동작 제어 신호(opcnt1)와 상기 제 2 동작 제어 신호(opcnt2)를 하나씩 순차적으로 디스에이블 시킨다. 여기에서는, 상기 카운터(434)가 두 비트의 신호를 출력하는 것을 예로 들어 나타내었으나, 상기 카운터(434)가 더 많은 비트의 신호를 출력하도록 구성할 수도 있다. 이처럼, 상기 카운터(434)가 더 많은 비트의 신호를 출력하는 경우, 상기 동작 제어 신호의 개수는 증가하게 될 것이다.
상술한 바와 같이, 본 발명의 온도 감지 장치는 온도 계수가 다른 지연부들을 구비하고, 이들의 출력 신호들을 이용하여 고온 상황과 저온 상황을 구분함으로써, 온도 상황을 감지하는 기능을 수행한다. 그리고 본 발명의 DLL 회로는, 지연 고정 동작의 완료 이후, 이처럼 감지된 온도 상황에 따라 내부 클럭을 생성하는 데에 반드시 필요한 구성을 제외한 일부의 구성의 동작을 중지시킬 수 있도록 구성된다. 따라서, DLL 회로는 고온 상황에서 전류 소모가 우려되는 경우, 일부 구성의 동작을 중지시킴으로써, 불필요한 소비 전류의 증가를 억제하고, 전력 효율을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 DLL 회로의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 온도 감지 장치의 상세 구성도,
도 3은 도 2에 도시한 온도 감지 장치의 동작을 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
40 : 온도 감지 장치 50 : 지연 보상 수단
70 : 동작 모드 설정 수단 80 : 지연 제어 수단
410 : 감지 제어부 420 : 온도 상태 판별부
430 : 동작 제어부

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 지연 제어 신호에 응답하여 기준 클럭을 지연시켜 지연 클럭을 생성하는 지연 라인;
    상기 지연 클럭의 출력 경로에 존재하는 지연 소자들에 의한 지연량을 모델링한 지연값을 상기 지연 클럭에 부여하여 피드백 클럭을 생성하는 지연 보상 수단;
    상기 기준 클럭과 상기 피드백 클럭의 위상을 감지하여 위상 감지 신호를 생성하는 위상 감지 수단;
    DLL 회로 내부의 온도를 감지하여 제 1 동작 제어 신호를 생성하는 온도 감지 장치; 및
    상기 제 1 동작 제어 신호에 응답하여 활성화되며, 상기 위상 감지 신호에 응답하여 상기 지연 제어 신호의 논리값을 조정하는 지연 제어 수단;
    을 포함하는 DLL(Delay Locked Loop) 회로.
  7. 제 6 항에 있어서,
    상기 위상 감지 신호에 응답하여 고정 완료 신호를 생성하는 동작 모드 설정 수단을 추가로 포함하는 것을 특징으로 하는 DLL 회로.
  8. 제 7 항에 있어서,
    상기 온도 감지 장치는 상기 고정 완료 신호의 인에이블시 활성화되어 온도 감지 동작을 수행하도록 구성됨을 특징으로 하는 DLL 회로.
  9. 제 8 항에 있어서,
    상기 온도 감지 장치는 제 2 동작 제어 신호를 생성하는 회로 구성을 추가로 포함하며,
    상기 지연 보상 수단은 상기 제 2 동작 제어 신호에 응답하여 활성화 또는 비활성화되는 회로 구성을 추가로 포함하는 것을 특징으로 하는 DLL 회로.
  10. 제 9 항에 있어서,
    상기 온도 감지 장치는,
    제 1 펄스 신호와 상기 고정 완료 신호를 입력 받아 고정 펄스 신호를 생성하는 감지 제어부;
    상기 고정 펄스 신호에 응답하여 온도 상태를 판별하여 고온 감지 신호와 저온 감지 신호를 생성하는 온도 상태 판별부; 및
    상기 고온 감지 신호, 상기 저온 감지 신호 및 제 2 펄스 신호에 응답하여 상기 제 1 동작 제어 신호와 상기 제 2 동작 제어 신호를 생성하는 동작 제어부;
    를 포함하는 것을 특징으로 하는 DLL 회로.
  11. 제 10 항에 있어서,
    상기 온도 상태 판별부는,
    제 1 온도 계수의 지연 소자들을 이용하여 상기 고정 펄스 신호를 지연시켜 제 1 지연 펄스를 생성하는 제 1 지연부;
    제 2 온도 계수의 지연 소자들을 이용하여 상기 고정 펄스 신호를 지연시켜 제 2 지연 펄스를 생성하는 제 2 지연부; 및
    상기 제 1 지연 펄스와 상기 제 2 지연 펄스에 응답하여 상기 고온 감지 신호와 상기 저온 감지 신호를 생성하는 온도 감지부;
    를 포함하는 것을 특징으로 하는 DLL 회로.
  12. 제 11 항에 있어서,
    상기 제 1 지연부와 상기 제 2 지연부는, 고온 상황에서 상기 제 1 지연 펄스의 위상이 상기 제 2 지연 펄스의 위상에 앞서게 하고, 저온 상황에서 상기 제 2 지연 펄스의 위상이 상기 제 1 지연 펄스의 위상에 앞서게 하는 것을 특징으로 하는 DLL 회로.
  13. 제 12 항에 있어서,
    상기 온도 감지부는, 상기 제 1 지연 펄스의 위상이 상기 제 2 지연 펄스의 위상에 앞서는 것이 감지되면 상기 고온 감지 신호를 인에이블 시키고, 상기 제 2 지연 펄스의 위상이 상기 제 1 지연 펄스의 위상에 앞서는 것이 감지되면 상기 저온 감지 신호를 인에이블 시키도록 구성됨을 특징으로 하는 DLL 회로.
  14. 제 10 항에 있어서,
    상기 동작 제어부는,
    상기 고온 감지 신호와 상기 저온 감지 신호를 인코딩하여 카운팅 제어 신호를 생성하는 인코더; 및
    상기 제 2 펄스 신호에 응답하여 동작하며, 상기 카운팅 제어 신호의 제어에 따라 카운팅 동작을 수행하여 상기 제 1 동작 제어 신호와 상기 제 2 동작 제어 신호를 순차적으로 생성하는 카운터;
    를 포함하는 것을 특징으로 하는 DLL 회로.
KR1020080111479A 2008-11-11 2008-11-11 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로 KR100974217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111479A KR100974217B1 (ko) 2008-11-11 2008-11-11 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111479A KR100974217B1 (ko) 2008-11-11 2008-11-11 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로

Publications (2)

Publication Number Publication Date
KR20100052665A KR20100052665A (ko) 2010-05-20
KR100974217B1 true KR100974217B1 (ko) 2010-08-06

Family

ID=42277874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111479A KR100974217B1 (ko) 2008-11-11 2008-11-11 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로

Country Status (1)

Country Link
KR (1) KR100974217B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210270681A1 (en) * 2020-02-27 2021-09-02 Nokia Technologies Oy Method and apparatus for providing for a time domain based temperature determination
US12007290B2 (en) * 2020-02-27 2024-06-11 Nokia Technologies Oy Method and apparatus for providing for a time domain based temperature determination

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866486B1 (ko) * 2011-01-25 2018-06-12 에스케이하이닉스 주식회사 온도 감지 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
KR20050109813A (ko) * 2004-05-17 2005-11-22 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
KR20050109813A (ko) * 2004-05-17 2005-11-22 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210270681A1 (en) * 2020-02-27 2021-09-02 Nokia Technologies Oy Method and apparatus for providing for a time domain based temperature determination
US12007290B2 (en) * 2020-02-27 2024-06-11 Nokia Technologies Oy Method and apparatus for providing for a time domain based temperature determination

Also Published As

Publication number Publication date
KR20100052665A (ko) 2010-05-20

Similar Documents

Publication Publication Date Title
KR100968460B1 (ko) Ｄｌｌ 회로 및 ｄｌｌ 회로의 업데이트 제어 장치
KR100733471B1 (ko) 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
KR100639616B1 (ko) 반도체 기억 소자에서의 지연 고정 루프 및 그의 록킹 방법
KR100784907B1 (ko) Ｄｌｌ 회로 및 그 제어 방법
JP5047736B2 (ja) Ｄｌｌ回路及びその制御方法
KR101027679B1 (ko) Ｄｌｌ 회로
KR100930416B1 (ko) 반도체 집적 회로 및 그 제어 방법
KR100974211B1 (ko) 락킹 상태 검출기 및 이를 포함하는 ｄｌｌ 회로
TWI533326B (zh) 半導體記憶體裝置之延遲鎖定迴路電路
KR101003153B1 (ko) 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
KR101062741B1 (ko) Ｄｌｌ 회로 및 그 제어 방법
KR100902050B1 (ko) 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로
KR20110134197A (ko) 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기
KR100974217B1 (ko) 온도 감지 장치 및 이를 포함하는 ｄｌｌ 회로
KR100813528B1 (ko) 지연 고정 루프의 딜레이 라인 및 그 딜레이 타임 제어방법
KR101202741B1 (ko) 온도 감지 회로 및 온도 감지 방법
KR100845784B1 (ko) 지연 고정 루프의 지연 장치
KR100907928B1 (ko) 반도체 메모리 장치
KR101062743B1 (ko) 반도체 집적 회로 및 그 제어 방법
KR100937941B1 (ko) 반도체 메모리 장치의 지연고정루프
US8559246B2 (en) Digital retention voltage generation
JP5825509B2 (ja) １線式シリアルインターフェース
KR100945793B1 (ko) Ｄｌｌ 회로 및 이를 포함하는 반도체 집적 회로
KR20110075357A (ko) 반도체 메모리 장치의 ｄｌｌ 회로
KR20060063224A (ko) 반도체 기억 소자에서의 레지스터 제어형 지연 고정 루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee