KR20100014502A - 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템 - Google Patents

반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템 Download PDF

Info

Publication number
KR20100014502A
KR20100014502A KR1020097019679A KR20097019679A KR20100014502A KR 20100014502 A KR20100014502 A KR 20100014502A KR 1020097019679 A KR1020097019679 A KR 1020097019679A KR 20097019679 A KR20097019679 A KR 20097019679A KR 20100014502 A KR20100014502 A KR 20100014502A
Authority
KR
South Korea
Prior art keywords
sample
state
plasma
etch
pulsed
Prior art date
Application number
KR1020097019679A
Other languages
English (en)
Other versions
KR101445299B1 (ko
Inventor
김태원
이경태
알렉산더 패터슨
발렌틴 엔. 투도로우
샤샨크 씨. 데쉬무크
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20100014502A publication Critical patent/KR20100014502A/ko
Application granted granted Critical
Publication of KR101445299B1 publication Critical patent/KR101445299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템이 개시된다. 일 실시예에서, 샘플의 일부분이 펄스화된 플라즈마 프로세스의 인가에 의해서 제거되고, 상기 펄스화된 프로세스 프로세스는 다수의 듀티 사이클을 포함한다. 네거티브 바이어스가 각 듀티 사이클의 ON 상태 중에 샘플로 인가되는 한편, 제로 바이어스는 각 듀티 사이클의 OFF 상태 중에 샘플로 인가된다. 다른 실시예에서, 샘플의 제 1 부분이 연속적인 플라즈마 프로세스의 인가에 의해서 제거된다. 이어서, 연속적인 플라즈마 프로세스가 종료되고, 샘플의 제 2 부분이 펄스화된 플라즈마 프로세스의 인가에 의해서 제거된다.

Description

반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템 {PULSED PLASMA SYSTEM WITH PULSED SAMPLE BIAS FOR ETCHING SEMICONDUCTOR STRUCTURES}
본 발명은 반도체 구조물 및 반도체 설비에 관한 것이다.
지난 몇 년 동안, 반도체 구조물의 피쳐(features)를 매우 작은 치수로 스케일링(scaling)함으로써, 집적 회로(ICs), 예를 들어 연산을 위한 논리 회로 및 정보 저장을 위한 메모리 회소의 성능 및 용량이 크게 개선되었다. 그러나, ICs 스케일을 제조하기 위해서 설비나 프로세스를 문제점 없이 이용할 수 있는 경우는 드물었다. 반도체 프로세스 기술 및 그러한 프로세스를 실행하기 위해서 이용되는 설비 모두의 계속적인 발전으로 인해서, 반도체 산업에서의 스케일링을 지속적으로 추구할 수 있게 되었다.
의미있는 구조물 내로 반도체 스택(stacks)을 패터닝하기 위해서, 리소그래피/에칭 프로세스가 통상적으로 이용된다. 현 기술 수준의 에칭 프로세스는 이온화된 가스 즉, 플라즈마를 포함하는 시스템을 이용하여 반도체 스택을 에칭하는 단계를 포함한다. 플라즈마 에칭 프로세스는 미세한 피쳐들을 가지는 다수의 인접 구조물들을 에칭하는데 있어서 특히 유용할 것이다. 그러나, 피쳐 크기 및 간격들 에 대한 요구가 보다 엄격해짐에 따라, 플라즈마 에칭 프로세스의 한계가 나타나게 되었다.
플라즈마 에칭의 하나의 잠재적인 한계는, 하나의 샘플 내의 여러 반도체 구조물들 사이의 간격이 다양한 IC의 제조와 관련될 것이다. 예를 들어, 에칭 속도(etch rate; 에칭율)는 패턴의 밀도에 의존할 것이며, 이는 "마이크로-로딩(micro-loading)"이라고 지칭되는 현상이다. 매우 적은 치수(dimensions)에서, 그리고 특히 높은 종횡비의 경우에, 고밀도(즉, 피쳐들 사이의 간격이 작은)로 패턴화된 물질의 에칭 속도는 저밀도(즉, 피쳐들 사이의 간격이 큰)로 패턴화된 동일 물질의 에칭 속도에 비해서 느릴 것이다. 그에 따라, 단일 샘플 내의 여러 구조물들을 모두 완전히 에칭하기 위해서는 "과다-에치"가 필요할 것이며, 다시 말해 완전히 에칭되지 않은 면적이 에칭 프로세스를 거치는 동안에 첫번째로 완전히 에칭된 면적들도 계속하여 에칭 프로세스에 노출될 것이다. 일부 경우에, 이러한 과다-에치가 최종 반도체 구조물에 치명적인 영향을 미칠 수 있다.
도 1을 참조하면, 마이크로-로딩이 발생되는 단일 샘플 내의 여러 반도체 구조물의 밀도(즉, 피쳐들 사이의 간격)와 특정 반도체 물질의 에칭 속도의 상호관계를 그래프로 도시하였다. 상호관련 라인의 감소되는 경사도로 표시되는 바와 같이, 에칭 속도는 밀도 증가에 따라 감소된다. 도 2A를 참조하면, 반도체 스택(200)이 기판(202), 반도체 층(204), 및 마스크(206)를 포함한다. 도 2B를 참조하면, 플라즈마 에칭 프로세스를 이용하여 마스크(206)의 패턴이 반도체 층(204)으로 에칭되는 것이 도시되어 있다. 반도체 스택(200)의 에칭 프로세스 동안에 마이 크로-로딩이 발생될 수 있으며, 그에 따라, 도 2B에 도시된 바와 같이 반도체 층(204)이 중밀도 영역(210) 및 고밀도 영역(212)에서 보다 저밀도 영역(208)에서 더 빨리 에칭될 것이다. 도 2C를 참조하면, 반도체 스택(200)에서 실행되는 에칭 프로세스가 중밀도 영역(210) 및 고밀도 영역(212)에서의 완료에 앞서서 저밀도 영역(208)에서 먼저 완료된다. 그에 따라, 고밀도 영역에서 에칭이 완료되는 동안에, 저밀도 영역(208)의 구조물들이 과다-에치에 노출된다. 도 2D를 참조하면, 과다-에치 동안에, 일부 유해한 언더컷팅(214)이 저밀도 영역내의 구조물에서 발생될 수 있을 것이다. 도 2D에 도시된 바와 같이, 언더컷팅은 밀도에 따라서 달라질 것이고, 특정 영역에서의 과다-에치의 정도에 의존할 것이다.
그에 따라, 반도체 구조물을 에칭하기 위한 방법 및 그러한 방법이 실시될 수 있는 시스템이 본 명세서에서 설명될 것이다.
도 1은, 종래 기술에 따른, 에칭 속도 대 구조물 밀도의 상호관계 플롯(plot)을 도시한 그래프이다.
도 2A-D는, 종래 기술에 따른, 실시되는 에칭 프로세스 동안에 반도체 스택 상에 미치는 마이크로-로딩의 영향을 나타내는 단면도이다.
도 3은, 본 발명의 실시예에 따른, 에칭 속도 대 구조물 밀도의 상호관계 플롯을 도시한 그래프이다.
도 4A-C는, 본 발명의 실시예에 따른, 펄스화된 샘플 바이어스를 이용하여 실행되는 펄스화된 에칭 프로세스 동안에 반도체 스택에 미치는 마이크로-로딩의 상당한 감소의 영향을 나타낸 단면도이다.
도 5A는 및 도 5B는, 본 발명의 실시예에 따른, 펄스화된 샘플 바이어스를 이용한 펄스화된 플라즈마 프로세스에서의 일련의 단계들을 도시한, 흐름도 및 파형 그래프이다.
도 6A-F는, 본 발명의 실시예에 따른, 반도체 스택 상에서 실시된 도 5A로부터의 흐름도의 단계들을 나타내는 단면도이다.
도 7A-C는, 본 발명의 실시예에 따른, 반도체 스택 상에서 실시된 펄스화된 샘플 바이어스를 이용한 연속적인/펄스화된 플라즈마 에칭 프로세스를 나타내는 단면도이다.
도 8은, 본 발명의 실시예에 따른, 펄스화된 샘플 바이어스를 이용하는 펄스화된 플라즈마 프로세스에서의 일련의 단계들을 도시한 흐름도이다.
도 9A-D는, 본 발명의 실시예에 따른, 반도체 스택 상에서 실시되는 도 8의 흐름도의 단계들을 도시한 단면도이다.
도 10은, 본 발명의 실시예에 따른, 펄스화된 샘플 바이어스를 이용하는 펄스화된 플라즈마 프로세스가 실시되는 시스템을 도시한 도면이다.
도 11A-B는, 본 발명의 실시예에 따른, 도 10의 시스템의 챔버를 플라즈마 '온(ON)' 및 플라즈마 '오프(OFF)' 상태에서 각각 도시한 도면이다.
도 12A-D는 플라즈마 ON/바이어스 OFF 상태, 플라즈마 ON/바이어스 ON 상태, 플라즈마 OFF/바이어스 ON 상태, 그리고 플라즈마 OFF/바이어스 OFF 상태에서 각각 도시한 도면이다.
반도체 구조물을 에칭하기 위한 방법 및 시스템이 설명된다. 이하의 설명에서, 본 발명의 완전한 이해를 위해서 특정 치수 및 화학적 표기 체계(chemical regimes)와 같은 수치적인 특정 내용이 설명된다. 소위 당업자는, 이들 특정된 내용이 없이도 본 발명을 실시할 수 있다는 것을 이해할 수 있을 것이다. 다른 경우에, 패터닝 단계들 또는 습식 화학적 세정과 같은 주지의 프로세싱 단계들에 대해서는 구체적으로 설명하지 않았는데, 이는 본 발명을 불필요하게 모호하게 하는 것을 방지하기 위한 것이다. 또한, 첨부 도면에 도시된 여러 실시예들은 설명을 위한 것이며, 반드시 등축적인 것도 아님을 이해할 수 있을 것이다.
본 명세서에서, 반도체 구조물들을 에칭하기 위한 펄스화된 플라즈마 방법 및 그에 상응하는 시스템이 개시된다. 펄스화된 플라즈마 프로세스의 인가에 의해서 샘플의 일부가 제거되며, 이때 펄스화된 플라즈마 프로세스는 다수의 듀티 사이클(duty cycles)을 포함한다. 본 발명의 실시예에 따라서, 네거티브(negative; 음 전기) 바이어스가 각 듀티 사이클의 ON 상태 중에 샘플로 인가되는 한편, 제로(zero) 바이어스가 각 듀티 사이클의 OFF 상태 중에 샘플로 인가된다. 특정 실시예에서, 샘플의 제 1 부분이 연속적인 플라즈마 프로세스의 인가에 의해서 제거된다. 이어서, 연속적인 플라즈마 프로세스가 종료되고 펄스화된 샘플 바이어스를 이용한 펄스화된 플라즈마 프로세스의 인가에 의해서 샘플의 제 2 부분이 제거된다.
각 프로세스 동안에 플라즈마를 반복적으로 펄스화함으로써, 구조물 밀도에 대한 에칭 속도의 의존도를 완화시킬 수 있을 것이다. 플라즈마의 ON 상태 동안에(즉, 플라즈마가 이온화된 가스 형태이다), 그에 따라 플라즈마 에칭 프로세스에서의 반도체 물질의 일차 에칭 페이즈(primary etching phase) 동안에, 에칭 부산물이 형성된다. 보다 높은 밀도의 영역에서 에칭 프로세스가 진행됨에 따라, 이들 부산물이 샘플의 저밀도 영역에서 보다 느린 속도로 샘플로부터 이동될 것이다. 그에 따라, 연속적인 ON 상태에서, 에칭 부산물이 에칭 프로세스를 방해하여 마이크로-로딩을 유발할 수 있을 것이다. 그러나, OFF 상태에서 이들 부산물은 에칭 프로세스와의 경합(competing) 없이 모든 영역으로부터 제거될 수 있을 것이다. 구조물 밀도와 관계 없이, 전체 샘플에 걸쳐 실질적으로 동일한 에칭 속도로 반도체 물질을 에칭하기 위해서, 다수의 듀티 사이클(즉, ON/OFF 상태의 사이클)이 적용될 수 있을 것이다. 도 3은, 본 발명의 실시예에 따른, 에칭 속도 대 구조물 밀도의 상호관계 플롯을 도시한 그래프이다. 상호관계 라인의 무시할 수 있는 정도의 기울기로 표시된 바와 같이, 에칭 속도는 밀도 증가시에도 실질적으로 동일하다. 이러한 방식으로 에칭되는 반도체 물질은 과다-에치에 의한 폐해도 적을 것인데, 이는 에칭 프로세스가 샘플의 모든 부분들에서 실질적으로 동일한 시간에 완료될 것이기 때문이다.
펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태 동안에, 포지티브 대전(positive charge; 양 대전) 상태가 에칭되는 샘플에 부가될 것이다. 일부 경우에, 샘플의 포지티브 대전은 플라즈마로부터 방사되는(eject) 포지티브 대전된 에치 종(etch species)을 부분적으로 편향(deflect)시키기에 충분할 것이다. 에칭 종의 그러한 편향은 특정 샘플 내로 에칭되는 피쳐의 유해한 언더컷팅을 초래할 수 있다. 에칭 프로세스 동안에 네거티브 대전 상태로 샘플을 바이어싱 시킴으로써, 포지티브 대전된 입자의 편향을 완화시킬 수 있을 것이다. 한편, 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태로부터 OFF 상태로의 전환 중에, 샘플이 네거티브 바이어스 된다면, 플라즈마로부터의 네거티브-대전된 입자의 방출(discharge)이 방지될 것이다. 듀티 사이클의 OFF 상태 동안에 샘플을 제로-바이어싱시킴으로써, 그리고 그에 따라 플라즈마 배출시에 방출된 네거티브-대전 입자를 추방(repelling)하지 않음으로써, 플라즈마 배출에 필요한 시간을 감소시킬 수 있을 것이다. 추가적으로, 네거티브 대전된 종들이 에칭 프로세스에 기여하고 그러한 에칭 프로세스를 개선할 것이다. 그에 따라, 본 발명의 실시예에 따라서, 펄스화된 샘플 바이어스 프로세스가 펄스화된 플라즈마 프로세스와 병행하여(parallel to) 실시된다. 즉, 샘플은 ON 상태 중에 네거티브 바이어스되고 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 OFF 상태 동안에 제로-바이어스된다.
반도체 스택이 펄스화된 샘플 바이어스를 구비하는 펄스화된 플라즈마 에칭 프로세스에 의해서 에칭된다. 도 4A-C, 본 발명의 실시예에 따른, 펄스화된 샘플 바이어스를 이용하여 실행되는 펄스화된 에칭 프로세스 동안에 반도체 스택에 미치는 마이크로-로딩의 상당한 감소의 영향을 나타낸 단면도이다.
도 4A를 참조하면, 반도체 스택(400)이 기판(402), 에칭 층(404), 및 마스 크(406)를 포함한다. 마스크(406)는 저밀도 영역(408), 중밀도 영역(410) 및 고밀도 영역(412)으로 패턴화된다. 반도체 스택(400)은 보다 복잡한 물질 층 및/또는 패턴 타입의 스택을 포함할 것이나, 여기에서는 설명을 위한 방식으로 도시하였다.
기판(402)은 제조 프로세스에 견딜 수 있는 임의 물질을 포함할 것이며, 그러한 제조 프로세스 동안에 반도체 층들이 적절하게 배치될 것이다. 일 실시예에서, 기판(402)은 결정질 실리콘, 게르마늄 또는 실리콘/게르마늄과 같은 Ⅳ족-계 물질로 구성된다. 일 실시예에서, 기판(402) 내의 실리콘 원자의 원자 농도가 99%를 초과한다. 다른 실시예에서, 기판(402)은, 비제한적인 예로서, 갈륨 니트라이드, 갈륨 포스파이드, 갈륨 아세나이드, 인듐 포스파이드, 인듐 안티모나이드, 인듐 갈륨 아세나이드, 알루미늄 갈륨 아세나이드, 인듐 갈륨 포스파이드 또는 이들의 조합과 같은 Ⅲ-Ⅴ족 물질을 포함한다. 다른 실시예에서, 기판(402)은 별개의(distinct) 결정질 기판 상에서 성장된 에피텍셜 층, 예를 들어, 보론-도핑된 벌크(bulk) 실리콘 단-결정 기판 상에서 성장된 실리콘 에피텍셜 층으로 구성된다. 기판(402)은 또한 벌크 결정 기판과 에피텍셜 층 사이의 절연 층을 포함하여, 예를 들어, 실리콘-온-인슐레이터 기판을 형성할 수 있을 것이다. 일 실시예에서, 절연 층은 실리콘 디옥사이드, 실리콘 니트라이드, 실리콘 옥시니트라이드, 및 고-k 유전체 층으로 이루어진 그룹으로부터 선택된 물질로 구성된다. 다른 실시예에서, 기판(402)은 에칭 층(404)에 직접적으로 인접하는 상부 절연 층을 포함한다.
기판(402)은 전하-캐리어 도펀트 불순물 원자를 추가적으로 포함할 수 있다. 예를 들어, 본 발명의 실시예에 따라, 기판(402)이 실리콘 및/또는 게르마늄으로 구성되고 그리고 전하-캐리어 도펀트 불순물 원자가 보론, 아세닉, 인듐, 안티몬, 또는 인으로 이루어진 그룹으로부터 선택된다. 다른 실시예에서, 기판(402)은 Ⅲ-Ⅴ족 물질로 구성되고 그리고 전하-캐리어 도펀트 불순물 원자는 탄소, 실리콘, 게르마늄, 산소 ,황, 셀레늄 또는 텔루르로 이루어진 그룹으로부터 선택된다.
에칭 층(404)은 명확하게 형성되는 반도체 구조물들의 어레이(array)로 패턴화되기에 적합한 어떠한 물질도 포함할 수 있을 것이다. 본 발명의 실시예에 따라, 에칭 층(404)은, 기판(402)과 관련하여 전술한 바와 같은, Ⅳ족-계 물질 또는 Ⅲ-Ⅴ족 물질로 구성된다. 추가적으로, 에칭 층(404)은 명확하게 형성되는 반도체 구조물의 어레이로 패턴화되기에 적합한 어떠한 조직(morphology)도 가질 수 있을 것이다. 일 실시예에서, 에칭 층(404)의 조직은 비정질, 단결정 및 다결정으로 이루어진 그룹으로부터 선택된다. 일 실시예에서, 에칭 층(404)은 기판(402)과 관련하여 전술한 바와 같은 전하-캐리어 도펀트 불순물 원자를 포함한다.
에칭 층(404)의 조성은 반드시 반도체 물질 자체로 제한되지 않는다. 본 발명의 실시예에 따라, 에칭 층(404)은, 비 제한적인 예로서, 구리, 알루미늄, 텅스텐, 금속 니트라이드, 금속 카바이드, 금속 실리사이드, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 플래티늄, 코발트, 니켈 또는 전도성 금속 산화물, 예를 들어 루테늄 옥사이드와 같은 금속 층으로 이루어진다. 본 발명의 또 다른 실시예에 따라, 에칭 층(404)이 절연 층으로 이루어진다. 일 실시예에서, 에칭 층(404)은 실리콘 디옥사이드, 실리콘 옥시-니트라이드 및 실리콘 니트라이드로 이루어진 그룹으로부터 선택된 절연 물질로 이루어진다. 다른 실시예에서, 에 칭 층(404)은 하프늄 옥사이드, 하프늄 실리케이트, 란탄 옥사이드, 지르코늄 옥사이드, 지르코늄 실리케이트, 탄탈륨 옥사이드, 바륨 스트론튬 티타네이트, 바륨 티타네이트, 스트론튬 티타네이트, 이트륨 옥사이드, 알루미늄 옥사이드, 납 스칸듐 탄탈륨 옥사이드 및 납 아연 니오베이트로 이루어진 그룹으로부터 선택된 고-k 유전체 층으로 이루어진다.
마스크(406)는 리소그래피 또는 다이렉트-라이트(direct-write) 기술을 통해서 패터닝하기에 적합한 어떠한 물질로도 구성될 수 있을 것이다. 일 실시예에서, 마스크(406)는 포토-레지스트 물질로 이루어진다. 특정 실시예에서, 포토-레지스트 물질은 리소그래피 프로세스에서 이용되고 그리고 포지티브 포토-레지스트 및 네거티브 포토-레지스트로 이루어진 그룹으로부터 선택된다. 마스크(406)는 에칭 층(404)을 패턴화하기 위해서 이용되는 플라즈마 에칭 프로세스와 같은 플라즈마 에칭 프로세스를 차단하기에 적합한 물질을 더 포함할 수 있다. 그에 따라, 본 발명의 실시예에 따라, 마스크(406)가 또한 실리콘 디옥사이드, 실리콘 옥시-니트라이드, 실리콘 니트라이드, 및 금속 필름으로 이루어진 그룹으로부터 선택된 하드-마스크 층과 같은 하드-마스크 층을 포함한다.
도 4B를 참조하면, 부분적으로 패턴화된 에칭 층(414)을 형성하기 위해서 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용하여 마스크(406)의 패턴을 에칭 층(404)으로 에칭한다. 적절한 조건하에서, 그리고 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스를 가지는 펄스화된 프로세스 프로세스가 채용될 때, 도 4B에 도시된 바와 같이, 모든 밀도 영역(408, 410 및 412)의 에칭 속도는 실질적으로 유사하다. 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스는 다수의 듀티 사이클을 포함하고, 상기 각각의 듀티 사이클은 에칭 플라즈마의 ON 상태 및 OFF 상태의 조합을 나타낸다. 네거티브 바이어스가 듀티 사이클의 ON 상태 중에 샘플로 인가되는 한편, 듀티 사이클의 OFF 상태 중에 제로-바이어스가 샘플로 인가된다. 듀티 사이클은 하나의 ON 상태와 하나의 OFF 상태로 구성될 수 있고, ON 상태 및 OFF 상태의 지속시간들은 밀도 영역(408, 410 및 412)들에 대해서 실질적으로 유사한 에칭 속도로 마스크(406)의 패턴을 에칭 층(404)으로 전사하기에 적합하게 결정될 것이다. 본 발명의 실시예에 따라, ON 상태로 이루어진 각 듀티 사이클의 부분들은 듀티 사이클의 5-95% 이다. 특정 실시예에서, ON 상태로 이루어진 각 듀티 사이클의 부분은 듀티 사이클의 65-75% 이다. 다른 실시예에서, 다수의 듀티 사이클의 주파수는 1 Hz - 200 kHz이고, 즉 각 듀티 사이클은 5 마이크로-초 내지 1 초의 지속시간을 가진다. 특정 실시예에서, 다수의 듀티 사이클의 주파수가 50 kHz 이고, 상기 ON 상태로 이루어진 각 듀티 사이클의 부분은 70% 이다. 듀티 사이클의 ON 상태 중에 반도체 스택(400)에 인가되는 네거티브 바이어스는 플라즈마로부터 방출되는 포지티브-대전된 에칭 종의 편향을 완화시키기에 충분하여야 할 것이다. 본 발명의 실시예에 따라, 듀티 사이클의 ON 상태 중에 반도체 스택(400)에 인가되는 네거티브 바이어스는 5 - 1000 Watts 이다. 특정 실시예에서, 듀티 사이클의 ON 상태 중에 반도체 스택(400)에 인가되는 네거티브 바이어스는 100 - 200 Watts이다.
에칭 층(404)을 에칭하기 위해서 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스에서 이용하기 위한 플라즈마를 생성하는 방법은 듀티 사이클에서 ON 상태의 지속시간을 충족시키기에 충분한 지속시간 동안 플라즈마를 타격(strike)하고 유지하기에 적합한 어떠한 방법도 포함할 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 플라즈마 발생 방법은 전자 사이클로트론 공진(electron cyclotron resonance ;ECS) 플라즈마, 헬리콘 웨이브 플라즈마(helicon wave plasma), 유도 결합 플라즈마(inductively coupled plasma ;ICP), 및 표면 웨이브 플라즈마(surface wave plasma)로 이루어진 그룹으로부터 선택된 플라즈마 발생 방법을 포함한다. 특정 실시예에서, 플라즈마 발생 방법은 Applied MaterialsTM AdvantEdge G3 etcher에서 유도 결합 플라즈마를 생성하는 방법을 포함한다.
펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 위해서 생성된 플라즈마는 마스크(406)의 패턴에 유해한 충격이 없이 에칭 층(404)의 부분들을 제거할 수 있는 이온 및 반응성 라디칼을 생성하기에 적합한 어떠한 반응 가스로도 구성될 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 반응 가스는 할라이드 종으로 구성되고 그리고 실리콘-계 물질을 에칭하는데 이용될 수 있다. 특정 실시예에서, 반응 가스는 종(species) HBr, He 및 70%/30% He/O2 혼합물이 약 300:50:12의 비율로 구성되고, 그리고 펄스화된 플라즈마는 비정질 실리콘, 폴리-실리콘 또는 단결정 실리콘을 에칭하는데 이용된다. 다른 실시예에서, 반응 가스는 플루오르카본 종으로 구성되고 그리고 유전체 층을 에칭하는데 이용된다. 특정 실시예에서, 반응 가스는 종 CF4 로 구성되고 그리고 펄스화된 플라즈마는 실리콘 디옥사이드 또는 탄소-도핑된 실리콘 옥사이드를 에칭하는데 이용된다. 반응 가스는 제어된 에칭 속도를 제공하기에 적합한 압력을 가질 것이다. 일 실시예에서, 압력은 1 - 100 mTorr 이다. 다른 실시예에서 압력은 3 - 100 mTorr 이다. 특정 실시예에서, 반응 가스는 HBr, He 및 O2 로 이루어지고, 반응 가스의 압력은 30 - 50 mTorr가 되며, 폴리-실리콘의 에칭 속도는 500 - 6000 Angstroms/minute이 된다.
도 4C를 참조하면, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스는 부분적으로 패턴화된 에칭 층(414)이 패턴화된 에칭 층(424)이 될 때까지 계속된다. 에칭 층(404)의 에칭 완료까지 전술한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용함으로써, 에칭 프로세스가 밀도 영역(408, 410 및 412)에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 무시할 수 있을 정도의 과다-에칭 만으로도 패턴화된 에칭 층(424)을 형성할 수 있을 것이다. 그와 같은 경우에, 패턴화된 에칭 층(424)의 여러 구조물의 유해한 언더컷팅이 상당히 완화될 수 있을 것이며, 이는 도 4C에서의 언더컷팅 부재로 도시된 바와 같다.
펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클에서 ON 상태와 OFF 상태의 지속시간은 에칭 부산물의 형성 및 제거에 상응하게 결정될 수 있을 것이다. 도 5A는 및 도 5B는, 본 발명의 실시예에 따른, 펄 스화된 샘플 바이어스를 이용한 펄스화된 플라즈마 프로세스에서의 일련의 단계들을 도시한, 흐름도 및 파형 그래프이다. 도 6A-D는, 반도체 스택 상에서 실시된 도 5A로부터의 흐름도의 단계들을 나타내는 단면도를 나타낸다.
도 6A에 상응하는 흐름도(500)의 단계(502)를 참조하면, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 시작시에, 반도체 스택(600)은 기판(602), 에칭 층(604), 및 마스크(606)를 포함한다. 마스크(606)는 저밀도 영역(608), 중밀도 영역(610) 및 고밀도 영역(612)으로 패턴화된다. 기판(602), 에칭 층(604), 및 마스크(606)는 도 4A를 참조하여 기판(402), 에칭 층(404) 및 마스크(406)와 관련하여 설명한 임의 물질로 각각 구성될 수 있을 것이다. 반도체 스택(600)은 보다 복잡한 물질 층 및/또는 패턴 타입의 스택을 포함할 것이나, 여기에서는 설명을 위한 방식으로 도시하였다.
도 6B에 상응하는 흐름도(500)의 단계(504)를 참조하면, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태 동안에 마스크(606)의 패턴이 에칭 층(604)으로 부분적으로 에칭되어 부분적으로 패턴화된 에칭 층(614A)을 형성한다. 도 6B에 도시된 바와 같이, 에칭 층(604)의 비-마스크(unmasked) 부분에는 플라즈마 에칭 종(620)들이 접근할 수 있는 반면, 마스크(606)에 의해서 덮여진 에칭 층(604)의 마스크 부분은 플라즈마 에칭 종(620)으로부터 보호된다. 에칭 부산물(616)이 반도체 스택(600)의 반응 영역(618) 내에서 생성된다.
에칭 종(620)은 펄스화된 프로세스 에칭 프로세스에서 이용되는 플라즈마로 부터 방사된 임의의 대전 종 및 반응성 중성체(neutrals)로 구성될 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 에칭 종(620)은 포지티브-대전된 이온 및 라디칼로 구성된다. 일 실시예에서, 반응 가스는 HBr, He 및 O2 로 구성되고, 에칭 종(620)은 H+, Br+, He+, O+, H, Br 및 O 로 이루어진 그룹으로부터 선택된다. 다른 실시예에서, 반응 가스는 플루오르카본으로 구성되고, 에칭 종(620)은 F+, CF+, CF2 + 및 CF3 +, F, CF, CF2 그리고 CF3 로 이루어진 그룹으로부터 선택된다. 에칭 부산물(616)이 에칭 종(620) 및 반도체 층(604)으로부터의 임의 원자 조합으로 이루어질 수 있을 것이다. 특정 실시예에서, 에칭 종(620)은 할라이드 양이온(cation) X+ 및/또는 할라이드 라디칼 X (X = F, Cl, Br)로 구성되고, 반도체 층은 실리콘 원자들로 구성되며, 그리고 에칭 부산물(616)은 중성 종 SiXn 들로 이루어진 그룹으로부터 선택된 부산물로 구성되며, 이때 n 은 1, 2, 3 또는 4 이다.
부분적으로 패턴화된 에칭 층(614A)의 모든 밀도 영역(608, 610 및 612)에 대해서 실질적으로 유사한 에칭 속도를 유지하면서 에칭 효율을 최대화하기 위해서, 듀티 사이클의 ON 상태의 지속시간이 선택될 수 있을 것이다. 도 6B에 도시된 바와 같이, 부분적으로 패턴화된 에칭 층(614A)의 부분적으로 에칭된 피쳐들 사이에서, 즉 반응 영역(618) 내에서, 에칭 부산물(616)이 형성되고 적어도 소정 시간 동안 존재한다. 반응 영역(618)은 형성되는 에칭 부산물(616)이 플라즈마 에칭 종(620)을 방해(interfere)할 수 있는 반도체 스택(600)에 인접한 영역이다. 즉, ON 사이클의 지속시간을 통해서 반응 영역(618) 내에서 에칭 부산물(616)의 양이 증대됨에 따라서, 플라즈마 에칭 종(620)이 부분적으로 패턴화된 에칭 층(604)의 비-마스크 부분으로 접근하는 것이 방해를 받는다. 플라즈마 에칭 종(620)의 그러한 방해는 낮은 구조물 밀도 영역에 비해서 높은 구조물 밀도 영역에서 보다 심각할 것이며, 이는 저밀도 영역의 에칭 속도에 대비하여 고밀도 영역에서의 에칭 속도를 늦추게 된다. 그에 따라, 본 발명의 실시예에 따라, 낮은 밀도 영역의 에칭 속도에 대한 높은 밀도 영역의 에칭 속도를 늦추기에 충분한 양의 에칭 부산물이 생성되는 대응 시간 보다 적게 또는 그 이하가 되도록, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태가 선택된다. 일 실시예에서, 부분적으로 패턴화된 에칭 층(614A)의 에칭 속도가 마스크(606)의 패턴의 밀도에 의존하게 되는 시간에 실질적으로 매칭(match)되도록 ON 상태의 지속시간이 선택된다. 다른 실시예에서, ON 상태는 반응 영역(618) 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 짧은 지속시간이 될 것이다. 일 실시예에서, ON 상태의 지속시간은 도 4B와 관련하여 설명한 듀티 사이클의 ON 상태에 대해서 설명된 범위 이내가 될 것이다. 듀티 사이클의 ON 상태 동안에 반도체 스택(600)에 인가되는 네거티브 바이어스는 플라즈마로부터 방출되는 포지티브-대전된 에칭 종의 편향을 완화시키기에 충분하여야 할 것이다. 본 발명의 실시예에 따라, 듀티 사이클의 ON 상태 중에 반도체 스택(600)에 인가되는 네거티브 바이어스는 5 - 1000 Watts 이다. 특정 실시예에서, 듀티 사이클의 ON 상태 중에 반도체 스 택(600)에 인가되는 네거티브 바이어스는 100 - 200 Watts 이다.
도 6C에 상응하는 흐름도(500)의 단계(506)을 참조하면, 플라즈마가 OFF 상태이며, 그에 따라 에칭 종(620)은 더 이상 반도체 스택(600)의 반응 영역(618) 내에 존재하지 않는다. 도 6C에 도시된 바와 같이, 에칭 부산물(616)이 반응 영역(618)으로부터 제거되고 그리고 반도체 스택(600)은 제로-바이어스된다.
에칭 부산물(616)이 반응 영역(618)으로부터 제거(즉, 산개(dissipate) 또는 배출)될 수 있는 충분한 시간을 부여하도록, 듀티 사이클의 OFF 상태의 지속시간이 선택될 수 있을 것이다. 전술한 바와 같이, ON 상태 동안에, 에칭 부산물(616)이 반응 영역(618) 내에서 형성된다. 추가적으로, 플라즈마의 ON 상태로부터 OFF 상태로의 전환 중에, 중성화됨에 따라 네거티브 대전된 이온들이 플라즈마로부터 방사될 수 있을 것이며, 그에 따라 새로운 세트의 에칭 종을 생성할 수 있을 것이다. 이들 새로운 에칭 종들은 반응 영역(618) 내에 존재하는 에칭 부산물의 양을 증대시킬 것이다.
듀티 사이클의 OFF 상태의 시작시에, 부산물(616)의 농도는 반응 영역(618)의 외부에서 보다 반응 영역(618)의 내부에서 실질적으로 클 것이다. 그에 따라, 자연적인 확산 구배가 형성될 것이고 그리고 에칭 부산물(616)이 반응 영역(618)으로부터 외부로 확산될 것이다. 이러한 프로세스는 추가적인 압력 구배에 의해서 강화될 것이다. 즉, ON 상태 동안의 에칭 부산물(616)의 축적과 함께, 반응 영역(618) 내의 압력이 반응 영역(618) 외부의 압력 보다 커질 것이며, 그에 따라 에칭 부산물(616)의 압출(extrusion)을 촉진할 것이다. 따라서, 본 발명의 실시예에 따라, 반응 영역(618)으로부터의 에칭 부산물(616)의 세트가 실질적으로 제거될 수 있도록 충분한 긴 지속시간이 되도록, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스에서의 듀티 사이클의 OFF 상태가 선택된다. 다른 실시예에서, 반응 영역(618) 내에 잔류하는 모든 에칭 부산물이 후속 듀티 사이클의 ON 상태 중에 에칭 종과 실질적으로 간섭하지 않도록, 에칭 부산물(616)이 충분한 양으로 제거된다. 그러한 하나의 실시예에서, 에칭 부산물(616)의 50% 초과가 반응 영역(618)으로부터 제거되는 시간에 실질적으로 매칭하도록, OFF 상태의 지속시간이 선택된다. 다른 실시예에서, 에칭 부산물(616)의 75% 초과가 반응 영역(618)으로부터 제거되는 시간에 실질적으로 매칭하도록, OFF 상태의 지속시간이 선택된다. 다른 실시예에서, OFF 상태의 지속시간은 도 4B와 관련하여 전술한 듀티 사이클의 OFF 상태에 대해서 설명한 범위 이내가 될 것이다.
도 6D-E에 상응하는 흐름도(500)의 단계(508)를 참조하면, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 후속 듀티 사이클 동안에 마스크(606)의 패턴이 에칭 층(604)으로 계속적으로 에칭되어, 보다 광범위하게 에칭된 부분적으로 패턴화된 에칭 층(614B)을 형성한다. 원하는 양의 에칭 층(604)이 에칭될 때까지 듀티 사이클(즉, 단계 508)이 반복될 수 있을 것이다. 그에 따라, 본 발명의 실시예에 따라, 에칭 층(604)의 일부가 다수의 듀티 사이클을 포함하는 펄스화된 플라즈마 에칭 프로세스를 이용하여 제거된다. 듀티 사이클의 ON 상태 중에 네거티브 바이어스가 샘플에 인가되는 한편, 듀티 사이클의 OFF 상태 중에 제로-바이어스가 샘플에 인가된다. 도 5B는, 파형 형태로 도시된, 듀티 사이클의 시 간 곡선을 도시한다.
도 6F에 상응하는 흐름도(500)의 단계(510)를 참조하면, 펄스화된 샘플 바이어스를 이용하는 펄스화된 플라즈마 에칭 프로세스가 에칭 층(604)의 원하는 양이 제거된 후에 종료된다. 에칭 층(604)의 에칭의 완료까지 전술한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용함으로써, 에칭 프로세스가 밀도 영역(608, 610 및 612)에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 무시할 수 있을 정도의 과다-에칭 만으로도 패턴화된 에칭 층(624)을 형성할 수 있을 것이다. 그와 같은 경우에, 패턴화된 에칭 층(624)의 여러 구조물의 유해한 언더컷팅이 상당히 완화될 수 있을 것이며, 이는 도 6F에서의 언더컷팅 부재로 도시된 바와 같다. 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 적절한 인자들에 의해서 이루어질 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 종료는 소정 시간에서의 듀티 사이클의 반복 만료로써 결정된다. 다른 실시예에서, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 종료는 에칭 층(604)의 에칭의 완료시에 에칭 부산물(616)의 변화 및 기판(602) 상부 표면의 대응하는 노출의 탐지에 의해서 결정된다. 다른 실시예에서, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 종료는 간섭검출(interferometric) 기술을 이용하여 트렌치의 깊이를 측정함으로서 결정된다.
펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스는 연속 적인 플라즈마 에칭 프로세스와 조합될 수 있다. 예를 들어, 반도체 스택의 일부가 에칭될 때까지 반도체 스택의 여러 밀도 영역들에 대한 에칭 속도 편차가 크게 중요하지 않은 경우에 연속적인 플라즈마 에칭 프로세스와 조합될 수 있을 것인데, 이는 에칭 프로세스가 패턴의 종횡비가 높을 수록 보다 심각한 마이크로-로딩이 발생될 것이기 때문이다. 그와 같은 경우에, 특정 깊이에 도달할 때까지, 반도체 스택의 제 1 부분을 에칭하기 위해서 연속적인 플라즈마를 인가하고, 이어서 반도체 스택의 제 2 부분을 제거하기 위해서 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 인가하는 것이 보다 효율적일 것이다. 본 발명의 실시예에 따라, 원하는 깊이에 도달할 때까지 반도체 스택이 연속적인 플라즈마 에칭 프로세스에 의해서 에칭된다. 이어서, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용함으로써, 반도체 스택의 에칭이 완료된다. 일 실시예에서, 연속적인/펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용하여 단일-웨이퍼 프로세싱 툴(tool)에서의 웨이퍼 생산량을 증대시킬 수 있다. 본 발명의 실시예에 따라, 이러한 연속적인/펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스가 도 7A-C에 도시되어 있다. 마스크(712)를 이용하여 패턴화된 에칭 층(704)(도 7A 참조)이 연속적인 플라즈마 에칭 프로세스으로 부분적으로 패턴화된된다(도 7B 참조). 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스가 후속하여 채용되어, 도 7C에 도시된 바와 같이, 에칭-정지 층(706)에서 에칭이 중단될 때까지, 에칭 층(704)의 에칭을 완료한다. 일 실시예에서, 플라즈마 에칭 프로세스가 연속적인 형태로부터 펄스화된 형태로 변경되는 깊이는 구조물 밀도가 가장 높은 영역의 간격 폭(spacing width)의 0.5-4배로 선택된다. 일 실시예에서, 그러한 깊이는 구조물 밀도가 가장 높은 영역의 간격 폭과 실질적으로 동일하도록, 즉 가장 밀도가 높은 구조물들 사이에서 1의 종횡비가 달성되도록 선택된다.
도 8은, 본 발명의 실시예에 따른, 연속 플라즈마 에칭 프로세스가 후속하는 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스가와 조합된 일련의 일련의 단계들을 도시한 흐름도이다. 도 9A-D는, 본 발명의 실시예에 따른, 반도체 스택 상에서 실시되는 도 8의 흐름도의 단계들을 도시한 단면도이다.
도 9A에 상응하는 흐름도(800)의 단계(802)를 참조하면, 연속적인/펄스화된 플라즈마 에칭 프로세스의 시작시에, 반도체 스택(900)은 기판(902), 2개의 에칭 층(904 및 908), 2개의 유전체 층(906 및 910), 그리고 마스크(912)을 포함한다. 기판(902), 에칭 층(904 및 908), 그리고 마스크(912)는, 도 4A에서, 기판(402), 에칭 층(404) 및 마스크(406)와 관련하여 설명한 어떠한 물질로도 각각 구성될 수 있을 것이다. 반도체 스택(900)은 보다 복잡한 또는 덜 복잡한 물질 층을 포함할 수 있을 것이나, 여기에서는 설명을 위한 방식으로 도시하였다. 일 실시예에서, 반도체 스택(900)은 통상적인 플래시 메모리 스택에서와 같이 폴리-실리콘/SiON/폴리-실리콘/SiO2 로 구성된다.
유전체 층(906 및 910)은 반도체 스택의 전도성 부분들을 절연하기에 적합한 어떠한 물질로도 구성될 수 있다. 일 실시예에서, 유전체 층(906 및 910)은 실리 콘 디옥사이드, 실리콘 옥시-니트라이드 및 실리콘 니트라이드로 이루어진 그룹으로부터 선택된 절연 물질로 이루어진다. 다른 예에서, 유전체 층(906 및 910)은 하프늄 옥사이드, 하프늄 실리케이트, 란탄 옥사이드, 지르코늄 옥사이드, 지르코늄 실리케이트, 탄탈륨 옥사이드, 바륨 스트론튬 티타네이트, 바륨 티타네이트, 스트론튬 티타네이트, 이트륨 옥사이드, 알루미늄 옥사이드, 납 스칸듐 탄탈륨 옥사이드 및 납 아연 니오베이트로 이루어진 그룹으로부터 선택된 고-k 유전체 층으로 이루어진다.
도 9B에 대응하는 흐름도(800)의 단계(804)를 참조하면, 연속적인 플라즈마 에칭 프로세스를 이용하여 에칭 층(904)을 에칭함으로써 패턴화된 에칭 층(914)을 형성한다. 연속적인 플라즈마 에칭 프로세스는 에칭 층(904)의 에칭에 필요한 충분한 시간 동안 이루어질 것이고, 그러한 경우에 반도체 스택(900)의 제 1 부분의 여러 밀도 영역들에서의 에칭 속도 편차는 중요하지 않을 것이다. 패턴화된 에칭 층(914)을 형성하기 위해서 연속적인 플라즈마 프로세스에서 이용하기 위한 플라즈마를 생성하는 방법은 연속적인 에칭 프로세스의 지속시간을 충족시키기에 충분한 지속시간 동안 플라즈마를 타격하고 유지하기에 적합한 어떠한 방법도 포함할 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 연속적인 플라즈마 발생 방법은 전자 사이클로트론 공진(ECS) 플라즈마, 헬리콘 웨이브 플라즈마, 유도 결합 플라즈마(ICP), 및 표면 웨이브 플라즈마로 이루어진 그룹으로부터 선택된플라즈마 발생 방법을 포함한다. 특정 실시예에서, 플라즈마 발생 방법은 Applied MaterialsTM AdvantEdge G3 etcher에서 유도 결합 플라즈마를 생성하는 방법을 포함한다.
도 9B에 상응하는 흐름도(800)의 단계(806)를 참조하면, 연속적인 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 적절한 인자들에 의해서 이루어질 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 연속적인 플라즈마 에칭 프로세스의 종료는 에칭되는 물질의 특성을 기초로 하는 소정 시간의 만료에 의해서 결정된다. 다른 실시예에서, 연속적인 플라즈마 에칭 프로세스의 종료는 에칭 층(904)의 에칭 완료시에 에칭 부산물의 변화 및 유전체 층(906) 상부 표면의 대응하는 노출의 탐지에 의해서, 즉 종료점(end-point) 탐지에 의해서 결정된다. 일 실시예에서, 연속적인 플라즈마 에칭 프로세스의 종료는 연속적인 에칭 프로세스 중에 발생되는 화학적 종들의 세트의 실시간 조성에 의해서 결정된다. 도 9C를 참조하면, 유전체 층(906)의 노출된 부분들이 제거되어, 에칭 층(904)의 패터닝에 이어지는 패턴화된 유전체 층(916)을 형성한다. 본 발명의 실시예에 따라, 유전체 층(906)의 노출된 부분들이 습식 에칭 프로세스, 연속적인 플라즈마 에칭 프로세스 및 펄스화된 플라즈마 에칭 프로세스로 이루어진 그룹으로부터 선택된 에칭 프로세스에 의해서 제거된다.
도 9C-D에 상응하는 흐름도(800)의 단계(808, 810)를 참조하면, 마스크(912)의 패턴이 반도체 스택(900)으로 계속적으로 에칭된다. 이러한 지점에서, 반도체 스택(900)의 제 1 부분이 이미 에칭되었기 때문에, 에칭 층(908)의 여러 밀도 영역 들에 대한 에칭 속도의 편차가 중요해지며, 펄스화된 플라즈마 에칭 프로세스의 적용을 필요로 하게 된다. 따라서, 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용하여 에칭 층(908)을 패터닝함으로써 패턴화된 에칭 층(914)을 형성한다. 원하는 양의 에칭 층(908)이 에칭될 때까지 듀티 사이클(즉, 단계 712)이 반복될 수 있을 것이다. 그에 따라, 본 발명의 실시예에 따라, 반도체 스택(900)의 제 1 부분이 연속적인 플라즈마 에칭 프로세스에 의해서 패턴화되고 그리고 반도체 스택(900)의 제 2 부분이 다수의 듀티 사이클을 포함하는 펄스화된 플라즈마 에칭 프로세스에 의해서 패터닝된다. 듀티 사이클의 ON 상태 중에 네거티브 바이어스가 샘플에 인가되는 한편, 듀티 사이클의 OFF 상태 상태 중에 제로-바이어스가 샘플에 인가된다.
도 9D에 상응하는 흐름도(800)의 단계(814)를 참조하면, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스가 원하는 양의 에칭 층(908)이 제거된 후에 종료된다. 에칭 층(908)의 에칭의 완료까지 전술한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스를 이용함으로써, 에칭 프로세스는 여러 밀도 영역들에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 무시할 수 있을 정도의 과다-에칭 만으로도 패턴화된 에칭 층(918)을 형성할 수 있을 것이다. 그와 같은 경우에, 패턴화된 에칭 층(918)의 여러 구조물의 유해한 언더컷팅이 상당히 완화될 수 있을 것이며, 이는 도 9D에서의 언더컷팅 부재로 도시된 바와 같다. 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 적절한 인자들에 의해서 이루어질 수 있을 것이다. 예를 들 어, 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 종료는 소정 시간의 듀티 사이클의 반복 만료로써 결정된다. 다른 실시예에서, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 종료는 에칭 층(908)의 에칭의 완료시에 에칭 부산물의 변화 및 유전체 층(910) 상부 표면의 대응하는 노출의 탐지에 의해서 결정된다.
전술한 바와 같이, 연속적인 그리고 펄스화된 플라즈마 에칭 프로세스를 조합하는 접근 방식은 주기적인(cyclic) 연속적인/펄스화된 플라즈마 에칭 프로세스의 인가에 의해서 보다 복잡한 물질 스택에도 적용될 수 있을 것이다. 예를 들어, 본 발명의 실시예에 따라, 반도체 스택의 제 1 부분이 제 1 의 연속적인 플라즈마 에칭 프로세스에 의해서 패턴화되고, 반도체 스택의 제 2 부분이 펄스화된 샘플 바이어스를 가지는 제 1의 펄스화된 플라즈마 에칭 프로세스에 의해서 패턴화되며, 반도체 스택의 제 3 부분이 펄스화된 샘플 바이어스를 가지는 제 2의 펄스화된 플라즈마 에칭 프로세스에 의해서 패턴화된다. 특정 실시예에서, 반도체 스택(900)의 에칭 층(904) 역시 제 1의 연속적인 플라즈마 에칭 프로세스를 이용하여 패턴화되고, 이어서 펄스화된 샘플 바이어스를 가지는 제 1의 펄스화된 플라즈마 에칭 프로세스가 후속된다. 이어서, 에칭 층(908)은 제 2의 연속적인 플라즈마 에칭 프로세스를 이용하여 패턴화되고, 이어서 펄스화된 샘플 바이어스를 가지는 제 2의 펄스화된 플라즈마 에칭 프로세스가 후속된다.
펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스는 에칭하기 위한 샘플에 근접하여 에칭 플라즈마를 제공하기에 적합한 어떠한 프로세싱 설비에서도 실시될 수 있을 것이다. 도 10은, 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스가 내부에서 실시되는 시스템을 도시한다.
도 10을 참조하면, 펄스화된 플라즈마 에칭 프로세스를 실시하기 위한 시스템(1000)은 샘플 홀더(1004)를 구비한 챔버(1002)를 포함한다. 배기 장치(1006), 가스 유입구 장치(1008), 및 플라즈마 점화(ignigion) 장치(1010)가 챔버(1002)와 커플링된다. 전압 소오스(source)(1014)가 샘플 홀더(1004)와 커플링된다. 연산 장치(1012)가 플라즈마 점화 장치(1010) 및 전압 소오스(1014)과 커플링된다. 시스템(1000)은 챔버(1002)와 커플링된 탐지기(1016)를 추가적으로 포함할 수 있다. 도 10에 도시된 바와 같이, 연산 장치(1012)는 또한 배기 장치(1006), 가스 유입구 장치(1008), 및 탐지기(1016)와 커플링될 수 있다.
챔버(1002) 및 샘플 홀더(1004)는, 이온화된 가스 즉, 플라즈마를 수용하기에 적합하고 그리고 샘플을 이온화된 가스 또는 그로부터 방사된 대전된 종들에 근접시키기에 적합한, 임의의 반응 챔버 및 샘플 정위치 장치를 포함할 수 있다. 배기 장치(1006)는 챔버(1002)를 배기하고 감압하기에 적합한 임의 장치일 수 있다. 가스 유입구 장치(1008)는 챔버(1002) 내로 반응 가스를 주입하기에 적합한 임의 장치일 수 있다. 플라즈마 점화 장치(1010)는 가스 유입구 장치(1008)에 의해서 챔버(1002) 내로 분사되는 반응 가스로부터 유도되는 플라즈마 점화에 적합한 임의 장치일 수 있다. 탐지 장치(1016)는 프로세싱 단계의 종료점을 탐지하기에 적합한 임의 장치일 수 있다. 일 실시예에서, 시스템은 Applied MaterialsTM AdvantEdge G3 etcher에 포함되는 또는 그와 유사한 챔버(1002), 샘플 홀더(1004), 배기 장치(1006), 가스 유입구 장치(1008), 플라즈마 점화 장치(1010), 및 탐지기(1016)를 포함한다.
연산 장치(1012)는 프로세서 및 메모리를 포함한다. 본 발명의 실시예에 따라, 연산 장치(1012)이 메모리는 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스에서 플라즈마의 ON 상태와 OFF 상태 사이의 전환을 위해서 플라즈마 점화 장치(1010)를 제어하기 위한 명령어(instructions) 세트를 포함한다. 일 실시예에서, 명령어 세트는 다수의 듀티 사이클을 유효화할 수 있는 기계 작동 코드를 포함하며, 이때 각각의 듀티 사이클은 플라즈마의 하나의 ON 상태와 하나의 OFF 상태의 조합을 나타낸다. 연산 장치(1012)의 메모리는 또한 네거티브 바이어스와 제로 바이어스 사이의 전환을 위한 전압 소오스(1014) 제어용 명령어 세트를 포함한다. 네거티브 바이어스는 플라즈마의 ON 상태 중에 상기 샘플 홀더(1004)에 인가되는 한편, 제로 바이어스는 플라즈마의 OFF 상태 중에 샘플 홀더(1004)에 인가된다. 특정 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는 ON 상태가 듀티 사이클의 지속시간의 5 - 95%가 되도록 하는 각 듀티 사이클에 대한 타이밍 명령어들을 포함한다. 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는 ON 상태가 듀티 사이클의 지속시간의 65 - 75% 가 되도록 하는 각 듀티 사이클에 대한 타이밍 명령어들을 포함한다. 다른 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는 다수의 듀티 사이클의 주파수가 1Hz - 200 kHz가 되도록 즉, 각 듀티 사이클이 5 마이크로-초 내지 1 초의 지속시간을 가지도록 하는 타이밍 명령어들을 포함한다. 특정 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는 다수의 듀티 사이클의 주파수가 50 kHz 가 되도록 그리고 ON 상태를 구성하는 각 듀티 사이클의 부분이 70% 가 되도록 하는 타이밍 명령어들을 포함한다. 일 실시예에서, 듀티 사이클의 ON 상태 동안에 전압 소오스(1014)에 의해서 샘플 홀더(1004)로 인가되는 네거티브 바이어스는 5 - 1000 Watts 이다. 특정 실시예에서, 듀티 사이클의 ON 상태 동안에 전압 소오스(1014)에 의해서 샘플 홀더(1004)로 인가되는 네거티브 바이어스는 100-200 Watts 이다.
도 11A-B는, 본 발명의 실시예에 따른, 도 10의 시스템의 챔버를 플라즈마 ON 상태 및 플라즈마 OFF 상태 상태에서 각각 도시한 도면이다. 도 11A를 참조하면, 시스템(1000)의 챔버(1002)는 ON 상태에서 그리고 샘플 홀더(1004) 상의 샘플(1102)에 인접하여 플라즈마(1100)를 포함한다. 반응 영역(1104)이 샘플(1002)에 직접 인접한다. 에칭 프로세스 동안에, 반응 영역(1104) 내에서 에칭 부산물이 형성되고 적어도 어느 정도의 시간 동안 존재하게 될 것이다. 따라서, 본 발명의 실시예에 따라, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는, ON 상태가 반응 영역(1104) 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 충분히 짧은 시간이 되도록 하는 타이밍 명령어들을 포함한다. 도 11B를 참조하면, 시스템(1000)의 챔버(1002)는 OFF 상태(즉, 중성 반응 가스)의 플라즈마를 포함한다. 본 발명의 실시예에 따라, 플라즈마 점화 장치(1010)를 제어하기 위한 명령어 세트는, 반응 영역(1104)으로부터 에칭 부산물의 세트를 실질적으로 제거할 수 있는 충분한 긴 지속시간이 되도록 펄스화된 플라즈마 에칭 프로세스 내의 듀티 사이클의 OFF 상태가 선택될 수 있게 하는 타이밍 명령어들을 포함한다.
펄스화된 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태 동안에, 포지티브 대전(charge)이 에칭되는 샘플에 부여될 수 있을 것이다. 일부 경우에, 샘플의 포지티브 대전이 플라즈마로부터 방사되는 포지티브 대전 에칭 종들을 부분적으로 편향시킬 수 있을 것이다. 에칭 종들의 그러한 편향은 특정 샘플로 에칭되는 피쳐들의 유해한 언더컷팅을 초래할 수 있다. 에칭 프로세스 동안에 샘플을 네거티브 대전 상태로 바이어싱함으로써, 포지티브 대전된 입자들의 편향이 완화될 수 있을 것이다. 한편, 펄스화된 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태로부터 OFF 상태로의 전환 중에, 샘플이 네거티브로 바이어스된다면 플라즈마로부터 네거티브-대전된 입자들이 배출(discharge)되는 것이 방지될 것이다. 듀티 사이클의 OFF 상태 중에 샘플을 제로-바이어싱함으로써, 그리고 그에 따라 플라즈마 배출(discharge)로서 방출되는(emitted) 네거티브-대전된 입자를 추방(repelling)하지 않음으로써, 플라즈마 배출에 필요한 시간이 감소될 수 있을 것이다. 추가적으로, 네거티브 대전된 종들이 에칭 프로세스에 기여를 할 것이고, 그에 따라 에칭 프로세스를 촉진할 것이다. 따라서, 본 발명의 실시예에 따라, 펄스화된 샘플 바이어스 프로세스가 펄스화된 플라즈마 프로세스와 병행하여 실시된다. 즉, 샘플은 ON 상태 중에 네거티브로 바이어스되고 그리고 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 OFF 상태 중에는 제로-바이어스된다.
도 12A-D는, 본 발명의 실시예에 따라, 플라즈마 ON/바이어스 OFF 상태, 플라즈마 ON/바이어스 ON 상태, 플라즈마 OFF/바이어스 ON 상태, 그리고 플라즈마 OFF/바이어스 OFF 상태에서 도 10의 시스템(1000)의 챔버(1002)를 각각 도시한 도면이다. 전압 소오스(1014)가 샘플 홀더(1004)에 커플링되고 그리고 듀티 사이클의 ON 상태 중에 샘플 홀더(1004) 및 그에 따른 샘플(1102)을 바이어스시키는데 이용된다. 도 12A를 참조하면, 전압 소오스(1014)가 OFF 상태에 있고, 그리고 플라즈마(1100)로부터 방사되는 포지티브 대전 에칭 종들이 샘플(1102)의 표면 부근에서 부분적으로 편향된다. 그러나, 도 12B를 참조하면, 전압 소오스(1014)가 ON 상태(즉, 샘플 홀더(1004)를 네거티브 바이어싱)에 있고, 그에 따라, 플라즈마(1100)로부터 방사된 포지티브 대전 에칭 종들이 샘플(1102)의 표면 부근에서 직교적인 궤적(orthogonal trajectory)으로 유지된다. 본 발명의 실시예에 따라, 듀티 사이클의 ON 상태 중에 5-1000 Watts의 네거티브 바이어스를 샘플 홀더(1004)로 인가하기 위해서 전압 소오스(1014)가 이용된다. 특정 실시예에서, 듀티 사이클의 ON 상태 중에 100-200 Watts의 네거티브 바이어스를 샘플 홀더(1004)로 인가하기 위해서 전압 소오스(1014)가 이용된다. 펄스화된 플라즈마 에칭 프로세스는 (연속적인 플라즈마 에칭 프로세스에 대비할 때) 에칭 프로세스 동안에 샘플(1102)상에 누적되는 포지티브 대전의 정도를 감소시킬 수 있을 것이다. 그러나, 전압 소오스(1014)를 이용한 추가적인 샘플 홀더(1004) 바이어싱 단계가 펄스화된 플라즈마 에칭 프로세스의 일부로서 이용되어, 에칭 프로세스 동안에 구조물의 언더컷팅 완화를 최 적화할 수 있을 것이다. 따라서, 본 발명의 실시예에 따라, 전압 소오스(1014)를 이용하여 샘플 홀더(1004)를 바이어싱하는 추가적인 단계를 이용하여, 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태의 지속시간을 연장할 수 있을 것이다.
도 12C를 참조하면, 전압 소오스(1014)가 ON 상태에 있고 그리고 플라즈마 ON 상태로부터 플라즈마 OFF 상태로의 전환 중에 방사되는 네거티브-대전된 입자가 샘플(1102)의 표면에 접근하는 것이 방지되는 것이 도시되어 있으며, 그에 따라 플라즈마 OFF 상태 단계를 느리게 한다(slowing). 그러나, 도 12D를 참조하면, 전압 소오스(1014)가 OFF 상태(즉, 샘플 홀더(1004)를 제로-바이어싱)이고, 그에 따라, 플라즈마 ON 상태로부터 플라즈마 OFF 상태로 전환하는 동안에 방사되는 네거티브-대전 입자가 샘플(1102)의 표면으로 접근하는 것이 방지된다. 본 발명의 실시예에 따라, 듀티 사이클의 OFF 상태 동안에 샘플 홀더(1004)에 제로 바이어스를 인가하기 위해서, 전압 소오스(1014)가 오프된다. 그에 따라, 본 발명의 실시예에 따라, 펄스화된 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태의 지속시간을 연장시키기 위해서 샘플 홀더(1004)가 전압 소오스(1014)에 의해서 네거티브 바이어스되는 한편, 듀티 사이클의 OFF 상태의 지속시간을 감소시키기 위해서 샘플 홀더(1004)는 전압 소오스(1014)에 의해서 제로-바이어스된다.
따라서, 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템이 개시된다. 일 실시예에서, 샘플의 부분이 펄스화된 플라즈마 에칭 프로세스의 인가에 의해서 제거되고, 펄스화된 플라즈마 에칭 프로 세스는 다수의 듀티 사이클을 포함한다. 네거티브 바이어스가 각 듀티 사이클의 ON 상태 중에 샘플에 인가되는 한편, 제로 바이어스가 듀티 사이클의 OFF 상태 중에 샘플로 인가된다. 다른 실시예에서, 샘플의 제 1 부분이 연속적인 플라즈마 에칭 프로세스의 인가에 의해서 제거된다. 이어서, 그러한 연속적인 플라즈마 에칭 프로세스가 종료되고, 샘플의 제 2 부분이 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 에칭 프로세스의 인가에 의해서 제거된다. 펄스화된 샘플 바이어스 프로세스가 펄스화된 플라즈마 프로세스와 반드시 연관될 필요가 없다는 것을 이해할 것이다. 따라서, 본 발명의 실시예에 따라, 펄스화된 플라즈마 듀티 사이클의 ON 상태와 펄스화된 샘플 바이어스의 ON 상태가 서로 독립적이 된다. 다른 실시예에서, 펄스화된 플라즈마 듀티 사이클의 OFF 상태 및 펄스화된 샘플 바이어스의 OFF 상태가 서로 독립적이다.

Claims (23)

  1. 샘플 에칭 방법으로서:
    펄스화된 플라즈마 프로세스를 인가함으로써 상기 샘플의 부분을 제거하는 단계를 포함하고,
    상기 펄스화된 플라즈마 프로세스는 다수의 듀티 사이클을 포함하고, 상기 각각의 듀티 사이클은 플라즈마의 ON 상태와 OFF 상태의 조합을 나타내며, 상기 ON 상태 동안에 네거티브 바이어스가 상기 샘플에 인가되고, 그리고 상기 OFF 상태 동안에 제로 바이어스가 상기 샘플에 인가되는
    샘플 에칭 방법.
  2. 제 1 항에 있어서,
    상기 네거티브 바이어스가 5-1000 Watts인
    샘플 에칭 방법.
  3. 제 1 항에 있어서,
    상기 ON 상태의 지속시간이 상기 샘플에 인접한 반응 영역 내에서 마이크로-로딩을 실질적으로 방지할 수 있을 정도로 짧고, 그리고 상기 OFF 상태의 지속시간 은 상기 샘플에 인접한 상기 반응 영역으로부터 에칭 부산물 세트가 실질적으로 제거될 수 있을 정도로 긴
    샘플 에칭 방법.
  4. 제 3 항에 있어서,
    상기 에칭 부산물의 세트의 적어도 일부가 상기 플라즈마의 ON 상태 중에 발생되는
    샘플 에칭 방법.
  5. 제 1 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5-95% 인
    샘플 에칭 방법.
  6. 제 2 항에 있어서,
    상기 각 듀티 사이클의 지속시간이 5-1000 마이크로-초인
    샘플 에칭 방법.
  7. 제 3 항에 있어서,
    상기 에칭 부산물의 50% 초과가 상기 반응 영역으로부터 제거되는 시간에 실질적으로 매칭되도록 상기 플라즈마의 OFF 상태의 지속시간이 선택되는
    샘플 에칭 방법.
  8. 제 3 항에 있어서,
    상기 플라즈마의 OFF 상태 중에 상기 에칭 부산물 세트의 제거를 촉진하기 위해서 불활성 가스를 이용하는
    샘플 에칭 방법.
  9. 샘플 에칭 방법으로서:
    연속적인 플라즈마 프로세스를 인가함으로써 상기 샘플의 제 1 부분을 제거하는 단계;
    상기 연속적인 플라즈마 프로세스를 종료시키는 단계; 및
    펄스화된 플라즈마 프로세스를 인가함으로써 상기 샘플의 제 2 부분을 제거하는 단계를 포함하고,
    상기 펄스화된 플라즈마 프로세스는 다수의 듀티 사이클을 포함하고, 상기 각각의 듀티 사이클은 플라즈마의 ON 상태와 OFF 상태의 조합을 나타내며, 상기 ON 상태 동안에 네거티브 바이어스가 상기 샘플에 인가되고, 그리고 상기 OFF 상태 동안에 제로 바이어스가 상기 샘플에 인가되는
    샘플 에칭 방법.
  10. 제 9 항에 있어서,
    상기 네거티브 바이어스가 5-1000 Watts인
    샘플 에칭 방법.
  11. 제 9 항에 있어서,
    상기 ON 상태의 지속시간이 상기 샘플에 인접한 반응 영역 내에서 마이크로-로딩을 실질적으로 방지할 수 있을 정도로 짧고, 그리고 상기 OFF 상태의 지속시간은 상기 반응 영역으로부터 에칭 부산물 세트가 실질적으로 제거될 수 있을 정도로 긴
    샘플 에칭 방법.
  12. 제 11 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5-95% 인
    샘플 에칭 방법.
  13. 제 12 항에 있어서,
    상기 각 듀티 사이클의 지속시간이 5-1000 마이크로-초인
    샘플 에칭 방법.
  14. 제 9 항에 있어서,
    상기 연속적인 에칭 프로세스를 종료시키는 단계가 종료점을 탐지하는 단계를 포함하는
    샘플 에칭 방법.
  15. 제 14 항에 있어서,
    상기 종료점은 상기 연속적인 에칭 프로세스 중에 발생되는 화학적 종들의 세트의 실시간 조성에 의해서 결정되는
    샘플 에칭 방법.
  16. 제 14 항에 있어서,
    상기 종료점이 간섭검출법(interferometry)에 의한 실시간 필름 두께 측정에 의해서 결정되는
    샘플 에칭 방법.
  17. 제 9 항에 있어서,
    상기 연속적인 에칭 프로세스를 종료시키는 단계가 상기 샘플의 특성을 기초로 하는 소정(所定) 시간의 만료를 포함하는
    샘플 에칭 방법.
  18. 제 9 항에 있어서,
    제 2의 연속적인 플라즈마 프로세스를 인가함으로써 상기 샘플의 제 3 부분을 제거하는 단계;
    상기 제 2의 연속적인 플라즈마 프로세스를 종료시키는 단계; 그리고
    제 2의 펄스화된 플라즈마 프로세스를 인가함으로써 상기 샘플의 제 4 부분을 제거하는 단계를 더 포함하고,
    상기 제 2의 펄스화된 플라즈마 프로세스는 다수의 제 2 듀티 사이클을 포함 하고, 상기 각각의 듀티 사이클은 제 2 플라즈마의 제 2 ON 상태와 제 2 OFF 상태의 조합을 나타내며, 상기 제 2 ON 상태 동안에 네거티브 바이어스가 상기 샘플에 인가되고, 그리고 상기 제 2 OFF 상태 동안에 제로 바이어스가 상기 샘플에 인가되는
    샘플 에칭 방법.
  19. 샘플을 에칭하는데 이용되는 시스템으로서:
    샘플 홀더를 구비한 챔버;
    상기 챔버의 감압을 위해서 상기 챔버와 커플링된 배기 장치;
    상기 챔버 내로 반응 가스를 분사하기 위해서 상기 챔버와 커플링된 가스 유입구 장치;
    상기 반응 가스로부터 유도된 플라즈마를 점화하기 위해서 상기 챔버와 커플링된 플라즈마 점화 장치;
    상기 샘플을 바이어싱하기 위해서 상기 샘플 홀더와 커플링된 전압 소오스; 및
    상기 플라즈마 점화 장치와 커플링된 연산 장치를 포함하며,
    상기 연산 장치는 프로세서 및 메모리를 포함하고, 상기 메모리는 펄스화된 플라즈마 프로세스에서 플라즈마의 ON 상태와 OFF 상태 사이의 전환을 위해서 상기 플라즈마 점화 장치를 제어하기 위한 명령어 세트를 포함하며, 상기 펄스화된 플라 즈마 프로세스는 다수의 듀티 사이클을 포함하고, 상기 각각의 듀티 사이클은 플라즈마의 ON 상태와 OFF 상태의 조합을 나타내며, 상기 메모리는 또한 네거티브 바이어스와 제로 바이어스 사이의 전환을 위한 전압 소오스 제어용 명령어 세트를 포함하며, 상기 네거티브 바이어스는 상기 ON 상태 중에 상기 샘플에 인가되고, 상기 제로 바이어스는 상기 OFF 상태 중에 상기 샘플에 인가되는
    샘플 에칭에 이용되는 시스템.
  20. 제 19 항에 있어서,
    상기 네거티브 바이어스가 5-1000 Watts인
    샘플 에칭에 이용되는 시스템.
  21. 제 19 항에 있어서,
    상기 챔버와 커플링된 탐지 장치를 더 포함하며,
    상기 탐지 장치는 프로세싱 단계의 종료점을 탐지하는
    샘플 에칭에 이용되는 시스템.
  22. 제 19 항에 있어서,
    상기 ON 상태의 지속시간이 상기 샘플에 인접한 반응 영역 내에서 마이크로-로딩을 실질적으로 방지할 수 있을 정도로 짧고, 그리고 상기 OFF 상태의 지속시간은 상기 샘플에 인접한 상기 반응 영역으로부터 에칭 부산물 세트가 실질적으로 제거될 수 있을 정도로 긴
    샘플 에칭에 이용되는 시스템.
  23. 제 22 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5-95% 인
    샘플 에칭에 이용되는 시스템.
KR1020097019679A 2007-02-21 2008-02-21 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템 KR101445299B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/677,472 2007-02-21
US11/677,472 US7718538B2 (en) 2007-02-21 2007-02-21 Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
PCT/US2008/002371 WO2008103456A2 (en) 2007-02-21 2008-02-21 Pulsed plasma system with pulsed sample bias for etching semiconductor structures

Publications (2)

Publication Number Publication Date
KR20100014502A true KR20100014502A (ko) 2010-02-10
KR101445299B1 KR101445299B1 (ko) 2014-09-26

Family

ID=39705744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019679A KR101445299B1 (ko) 2007-02-21 2008-02-21 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템

Country Status (6)

Country Link
US (1) US7718538B2 (ko)
JP (2) JP5374388B2 (ko)
KR (1) KR101445299B1 (ko)
CN (2) CN101631897B (ko)
TW (1) TWI458008B (ko)
WO (1) WO2008103456A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018409A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US10468407B2 (en) 2015-05-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
US9121098B2 (en) 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US7929798B2 (en) * 2005-12-07 2011-04-19 Micron Technology, Inc. Method and apparatus providing noise reduction while preserving edges for imagers
JP5547495B2 (ja) * 2007-02-21 2014-07-16 アプライド マテリアルズ インコーポレイテッド 半導体構造をエッチングするための、パルス化反応ガスを補充するパルス化プラズマシステム
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
JP5395491B2 (ja) 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US8658541B2 (en) * 2010-01-15 2014-02-25 Applied Materials, Inc. Method of controlling trench microloading using plasma pulsing
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
US8969210B2 (en) * 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
JP2012129429A (ja) * 2010-12-17 2012-07-05 Hitachi High-Technologies Corp プラズマ処理方法
US8809199B2 (en) 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
US20120302070A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Method and system for performing pulse-etching in a semiconductor device
US20120302065A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Pulse-plasma etching method and pulse-plasma etching apparatus
TWI450308B (zh) * 2011-07-27 2014-08-21 Hitachi High Tech Corp Plasma processing method
CN102983099A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 半导体集成电路制造方法
CN102983076A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 半导体集成电路制造方法
CN103094180B (zh) * 2011-10-28 2015-04-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103094097A (zh) * 2011-10-28 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9842725B2 (en) 2013-01-31 2017-12-12 Lam Research Corporation Using modeling to determine ion energy associated with a plasma system
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
US10157729B2 (en) 2012-02-22 2018-12-18 Lam Research Corporation Soft pulsing
US10128090B2 (en) 2012-02-22 2018-11-13 Lam Research Corporation RF impedance model based fault detection
US9197196B2 (en) 2012-02-22 2015-11-24 Lam Research Corporation State-based adjustment of power and frequency
US9462672B2 (en) 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
KR101949503B1 (ko) * 2012-04-18 2019-02-18 에스케이하이닉스 주식회사 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
US20140051256A1 (en) * 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
GB2505685B (en) * 2012-09-07 2015-11-04 Univ Salford Method of coating and etching
CN103681451A (zh) * 2012-09-26 2014-03-26 南亚科技股份有限公司 沟槽结构的制造方法
CN103730349B (zh) * 2012-10-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN103021912B (zh) * 2012-12-24 2015-10-07 中微半导体设备(上海)有限公司 半导体刻蚀装置及半导体结构的刻蚀方法
JP6114622B2 (ja) * 2013-04-26 2017-04-12 東京エレクトロン株式会社 エッチング方法
CN104241355B (zh) * 2013-06-09 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP2015037091A (ja) * 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
JP2015050433A (ja) 2013-09-04 2015-03-16 東京エレクトロン株式会社 プラズマ処理方法
JP5701958B2 (ja) * 2013-10-15 2015-04-15 東京エレクトロン株式会社 基板処理装置
US9472416B2 (en) 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
CN104752181B (zh) * 2013-12-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法
CN104752351B (zh) * 2013-12-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9594105B2 (en) 2014-01-10 2017-03-14 Lam Research Corporation Cable power loss determination for virtual metrology
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US10950421B2 (en) 2014-04-21 2021-03-16 Lam Research Corporation Using modeling for identifying a location of a fault in an RF transmission system for a plasma system
CN105097524B (zh) * 2014-05-04 2018-11-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法和cmos晶体管的形成方法
KR102222902B1 (ko) 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US9761459B2 (en) 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US9978606B2 (en) 2015-10-02 2018-05-22 Applied Materials, Inc. Methods for atomic level resolution and plasma processing control
US9788405B2 (en) 2015-10-03 2017-10-10 Applied Materials, Inc. RF power delivery with approximated saw tooth wave pulsing
US9741539B2 (en) 2015-10-05 2017-08-22 Applied Materials, Inc. RF power delivery regulation for processing substrates
US9754767B2 (en) 2015-10-13 2017-09-05 Applied Materials, Inc. RF pulse reflection reduction for processing substrates
US9614524B1 (en) 2015-11-28 2017-04-04 Applied Materials, Inc. Automatic impedance tuning with RF dual level pulsing
KR20170097270A (ko) 2016-02-17 2017-08-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6697372B2 (ja) 2016-11-21 2020-05-20 キオクシア株式会社 ドライエッチング方法及び半導体装置の製造方法
JP6837886B2 (ja) * 2017-03-21 2021-03-03 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US10904996B2 (en) 2017-09-20 2021-01-26 Applied Materials, Inc. Substrate support with electrically floating power supply
US10714372B2 (en) 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
US10811296B2 (en) 2017-09-20 2020-10-20 Applied Materials, Inc. Substrate support with dual embedded electrodes
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10763150B2 (en) 2017-09-20 2020-09-01 Applied Materials, Inc. System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US10734245B2 (en) * 2018-10-19 2020-08-04 International Business Machines Corporation Highly selective dry etch process for vertical FET STI recess
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11043387B2 (en) 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11522050B2 (en) * 2020-01-30 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11387365B2 (en) * 2020-04-01 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device for recessed fin structure having rounded corners
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516537D0 (en) * 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
JPH04110757U (ja) * 1991-03-11 1992-09-25 神港精機株式会社 断続プラズマ装置
JP2957403B2 (ja) * 1993-01-18 1999-10-04 日本電気株式会社 プラズマエッチング方法とその装置
JP3424182B2 (ja) * 1994-09-13 2003-07-07 アネルバ株式会社 表面処理装置
JP3546977B2 (ja) * 1994-10-14 2004-07-28 富士通株式会社 半導体装置の製造方法と製造装置
JP3799073B2 (ja) * 1994-11-04 2006-07-19 株式会社日立製作所 ドライエッチング方法
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US20010051438A1 (en) * 1997-06-25 2001-12-13 Samsung Electronics Process and apparatus for dry-etching a semiconductor layer
US5877407A (en) * 1997-07-22 1999-03-02 Lucent Technologies Inc. Plasma etch end point detection process
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6228241B1 (en) * 1998-07-27 2001-05-08 Boundary Technologies, Inc. Electrically conductive anodized aluminum coatings
JP2000058292A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
JP4153606B2 (ja) * 1998-10-22 2008-09-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP4163857B2 (ja) * 1998-11-04 2008-10-08 サーフィス テクノロジー システムズ ピーエルシー 基板をエッチングするための方法と装置
US6255221B1 (en) * 1998-12-17 2001-07-03 Lam Research Corporation Methods for running a high density plasma etcher to achieve reduced transistor device damage
US6566272B2 (en) * 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP2001313284A (ja) * 2000-02-21 2001-11-09 Hitachi Ltd プラズマ処理方法および装置
US20040224504A1 (en) * 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US6875700B2 (en) * 2000-08-29 2005-04-05 Board Of Regents, The University Of Texas System Ion-Ion plasma processing with bias modulation synchronized to time-modulated discharges
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
DE10309711A1 (de) * 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
US6818562B2 (en) * 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US20050103620A1 (en) * 2003-11-19 2005-05-19 Zond, Inc. Plasma source with segmented magnetron cathode
US7095179B2 (en) * 2004-02-22 2006-08-22 Zond, Inc. Methods and apparatus for generating strongly-ionized plasmas with ionizational instabilities
US8404594B2 (en) * 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468407B2 (en) 2015-05-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure
US11139295B2 (en) 2015-05-22 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method
KR20180018409A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN101631897B (zh) 2011-10-12
TWI458008B (zh) 2014-10-21
CN101631897A (zh) 2010-01-20
JP2010519758A (ja) 2010-06-03
WO2008103456A2 (en) 2008-08-28
JP5374388B2 (ja) 2013-12-25
CN101636822A (zh) 2010-01-27
JP2014039050A (ja) 2014-02-27
WO2008103456A3 (en) 2008-10-23
WO2008103456A8 (en) 2009-10-15
KR101445299B1 (ko) 2014-09-26
JP5774071B2 (ja) 2015-09-02
US7718538B2 (en) 2010-05-18
TW200845192A (en) 2008-11-16
US20080197110A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US7718538B2 (en) Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
US7737042B2 (en) Pulsed-plasma system for etching semiconductor structures
US7771606B2 (en) Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures
KR101468213B1 (ko) 플라즈마 에칭 성능 강화 방법
KR102547487B1 (ko) 유전체 컨택트 에칭
US11398386B2 (en) Plasma etch processes
US20210050222A1 (en) Plasma etching method
EP0954877A1 (en) Methods for reducing plasma-induced charging damage
KR101470292B1 (ko) 반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템
US20110171833A1 (en) Dry etching method of high-k film
US20040043612A1 (en) Etching method in a semiconductor processing and etching system for performing the same
WO2008103454A2 (en) Pulsed plasma system for etching semiconductor structures
JP4865373B2 (ja) ドライエッチング方法
WO2000052749A1 (en) Method for enhancing etching of titanium silicide
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP2917993B1 (ja) ドライエッチング方法
JP2008010692A (ja) ドライエッチング方法
KR19980033895A (ko) 독립적으로 제어되는 3전극을 가진 에칭 챔버
Tabara The effect of etching gases on notching and charging in high-density plasma

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee