KR101470292B1 - 반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템 - Google Patents

반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템 Download PDF

Info

Publication number
KR101470292B1
KR101470292B1 KR1020097019675A KR20097019675A KR101470292B1 KR 101470292 B1 KR101470292 B1 KR 101470292B1 KR 1020097019675 A KR1020097019675 A KR 1020097019675A KR 20097019675 A KR20097019675 A KR 20097019675A KR 101470292 B1 KR101470292 B1 KR 101470292B1
Authority
KR
South Korea
Prior art keywords
plasma
state
sample
pulsed
etching
Prior art date
Application number
KR1020097019675A
Other languages
English (en)
Other versions
KR20090125112A (ko
Inventor
김태원
이경태
알렉산더 패터슨
발렌틴 엔. 투도로우
샤샨크 씨. 데쉬무크
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/677,472 external-priority patent/US7718538B2/en
Priority claimed from US11/678,047 external-priority patent/US7771606B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20090125112A publication Critical patent/KR20090125112A/ko
Application granted granted Critical
Publication of KR101470292B1 publication Critical patent/KR101470292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템이 개시된다. 일 실시예에서, 샘플의 일부분이 펄스화 플라즈마 에칭 프로세스의 적용에 의해서 제거된다. 펄스화 프로세스 에칭 프로세스는 복수의 듀티 사이클을 포함하며, 각 듀티 사이클은 플라즈마의 ON 상태 및 OFF 상태의 조합을 나타낸다. 플라즈마는 반응 가스로부터 생성되고, 상기 반응 가스는, 플라즈마의 ON 상태 중이 아니라, 플라즈마의 OFF 상태 중에 보충된다. 다른 실시예에서, 샘플의 제 1 부분이 연속 플라즈마 에칭 프로세스의 적용에 의해서 제거된다. 이어서, 연속 플라즈마 에칭 프로세스가 종료되고, 샘플의 제 2 부분이 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 적용에 의해서 제거된다.

Description

반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템 {PULSED PLASMA SYSTEM WITH PULSED REACTION GAS REPLENISH FOR ETCHING SEMICONDUCTOR STRUCTURES}
본 발명은 반도체 구조물 및 반도체 설비의 분야에 관한 것이다.
지난 몇 년 동안, 반도체 구조물의 피쳐(features)를 매우 작은 치수로 스케일링(scaling)함으로써, 집적 회로(ICs), 예를 들어 연산을 위한 논리 회로 및 정보 저장을 위한 메모리 회로의 성능 및 능력이 상당히 강화되었다. 그러나, ICs 를 제조하기 위해서 사용되는 설비나 프로세스가 문제점 없이 스케일링(scale)되는 경우는 드물었다. 반도체 프로세스 기술 및 그러한 프로세스를 실행하기 위해서 사용되는 설비 모두의 계속적인 발전으로 인해서, 반도체 산업에 의한 스케일링의 끊임없는 추구에 대한 생존성을 확보하였다.
중요한 구조물로 반도체 스택(stacks)을 패턴화하기 위해서, 리소그래피/에칭 프로세스가 통상적으로 사용된다. 최신의 에칭 프로세스는 이온화 가스 즉, 플라즈마를 포함하는 시스템을 이용하여 반도체 스택을 에칭하는 단계를 포함한다. 플라즈마 에칭 프로세싱은 미세한 피쳐들을 가지는 다수의 인접 구조물들을 에칭하는데 있어서 특히 유용할 수 있다. 그러나, 피쳐 크기 및 간격들에 대한 요구가 보다 엄격해짐에 따라, 플라즈마 에칭 프로세스의 한계가 자체적으로 나타나게 되었다.
플라즈마 에칭의 하나의 잠재적인 한계는, 하나의 샘플 내의 다양한 반도체 구조물들 사이에 다양한 간격을 가지는 IC의 제조에 관한 것일 수 있다. 예를 들어, 에칭 속도(etch rate)는 "마이크로-로딩(micro-loading)"으로서 지칭되는 현상인, 패턴 밀도에 대한 의존을 나타낼 수 있다. 매우 적은 치수(dimensions)에서, 그리고 특히 높은 종횡비 상황에, 고밀도(즉, 피쳐들 사이의 간격이 작은)로 패턴화된 물질의 에칭 속도는 저밀도(즉, 피쳐들 사이의 간격이 큰)로 패턴화된 동일 물질의 에칭 속도보다 느릴 수 있다. 그에 따라, 단일 샘플 내의 여러 구조물들을 모두 완전히 에칭하기 위해서는 "오버-에칭(over-etch)"이 필요할 수 있으며, 다시 말해 완전히 에칭되지 않은 영역이 에칭 프로세스의 완료가 수행되는 동안에 첫번째로 완전히 에칭된 영역들도 계속하여 에칭 프로세스에 노출될 것이다. 일부 경우에, 이러한 오버-에칭이 최종 반도체 구조물에 유해한 영향을 미칠 수 있다.
도 1을 참조하면, 마이크로-로딩이 발생되는 단일 샘플 내의 다양한 반도체 구조물의 밀도(즉, 피쳐들 사이의 간격)와 특정 반도체 물질의 에칭 속도의 상호관계를 그래프로 도시하였다. 상호관련 라인의 감소되는 경사도로 표시되는 바와 같이, 에칭 속도는 밀도 증가에 따라 감소된다. 도 2A를 참조하면, 반도체 스택(200)이 기판(202), 반도체 층(204), 및 마스크(206)를 포함한다. 도 2B를 참조하면, 플라즈마 에칭 프로세스를 이용하여 마스크(206)의 패턴이 반도체 층(204) 내측으로 에칭된다. 반도체 스택(200)의 에칭 프로세스 동안에 마이크로-로딩이 발생될 수 있으며, 그에 따라, 도 2B에 도시된 바와 같이 반도체 층(204)이 중밀도 구역(210) 및 고밀도 구역(212)에서 보다 저밀도 구역(208)에서 더 빨리 에칭된다. 도 2C를 참조하면, 반도체 스택(200)에서 실행되는 에칭 프로세스가 중밀도 구역(210) 및 고밀도 구역(212)에서의 완료에 앞서서 저밀도 구역(208)에서 완료된다. 그에 따라, 고밀도 구역에서 에칭이 완료되는 동안에, 저밀도 구역(208)의 구조물들이 오버-에칭에 노출된다. 도 2D를 참조하면, 오버-에칭 동안에, 일부 유해한 언더컷팅(214)이 저밀도 구역내의 구조물에서 발생될 수 있을 것이다. 도 2D에 도시된 바와 같이, 특정 영역이 경험하는 오버-에칭의 정도에 따라, 언더컷팅이 밀도에 따라서 변화될 것이다.
그에 따라, 반도체 구조물을 에칭하기 위한 방법이, 그러한 방법이 실시될 수 있는 시스템과 함께 본 명세서에서 설명된다.
도 1은, 종래 기술에 따른, 에칭 속도 대 구조물 밀도의 상호관계 플롯(plot)을 나타낸다.
도 2A 내지 도 2D는, 종래 기술에 따른, 반도체 스택 상에 실시되는 에칭 프로세스 동안에 마이크로-로딩의 영향을 표현하는 횡단면도이다.
도 3은, 본 발명의 일 실시예에 따른, 에칭 속도 대 구조물 밀도의 상호관계 플롯을 나타낸다.
도 4A 내지 도 4C는, 본 발명의 일 실시예에 따른, 반도체 스택 상에 실시되는 것과 같은 펄스화 반응 가스를 보충하는 펄스화 에칭 프로세스 동안에 마이크로-로딩에서의 현저한 감소의 영향을 표현하는 횡단면도이다.
도 5A는 흐름도이고 도 5B는 파형 그래프이며, 둘다 본 발명의 일 실시예에 따른, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스에서의 일련의 단계들을 표현한다.
도 6A 내지 도 6F는, 본 발명의 일 실시예에 따른, 반도체 스택 상에 실시되는 도 5A로부터의 흐름도의 단계들을 표현하는 횡단면도이다.
도 7A 내지 도 7C는, 본 발명의 일 실시예에 따른, 반도체 스택 상에 실시되는 펄스화 반응 가스를 보충하는 연속/펄스화 플라즈마 에칭 프로세스를 표현하는 횡단면도이다.
도 8은, 본 발명의 일 실시예에 따른, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스에서의 일련의 단계들을 표현하고 있는 흐름도이다.
도 9A 내지 도 9D는, 본 발명의 일 실시예에 따른, 반도체 스택 상에 실시되는 도 8의 흐름도의 단계들을 도시한 횡단면도이다.
도 10은, 본 발명의 일 실시예에 따른, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스가 실시되는 시스템을 나타낸 도면이다.
도 11A 내지 도 11B는, 본 발명의 일 실시예에 따라, 각각 플라즈마 '온(ON)' 상태 및 플라즈마 '오프(OFF)' 상태에 있는 도 10의 시스템의 챔버를 나타낸 도면이다.
도 12A 내지 도 12B는, 본 발명의 일 실시예에 따라, 각각 플라즈마 ON/가스 주입 장치 OFF 상태 및 플라즈마 OFF/가스 주입 장치 ON 상태에 있는 도 10의 시스템의 챔버를 나타낸 도면이다.
도 13A 내지 도 13D는 본 발명의 일 실시예에 따라, 각각 플라즈마 ON/바이어스 OFF 상태, 플라즈마 ON/바이어스 ON 상태, 플라즈마 OFF/바이어스 ON 상태, 그리고 플라즈마 OFF/바이어스 OFF 상태에 있는 도 10의 시스템의 챔버를 나타낸 도면이다.
반도체 구조물을 에칭하기 위한 방법 및 시스템이 설명된다. 이하의 설명에서, 본 발명의 완전한 이해를 제공하기 위해서 특정 치수 및 화학적 표기 체계(chemical regimes)와 같은 다수의 특정의 상세한 내용이 설명된다. 이들 특정의 상세한 내용이 없이도 본 발명이 실시될 수 있다는 것이 본원 발명의 기술분야의 기술자에게 명백하게 될 것이다. 다른 경우에, 패턴화 단계들 또는 습식 화학적 세정과 같은 널리-알려진 프로세싱 단계들이 상세하게 설명되지 않았는데, 이는 본 발명을 불필요하게 모호하게 되지 않게 하기 위한 것이다. 또한, 도면에 도시된 여러 실시예들은 예시적 설명이며, 반드시 동일한 비율로 도시된 것이 아님을 이해할 수 있을 것이다.
본 명세서에서, 반도체 구조물들을 에칭하기 위한 펄스화 플라즈마 방법 및 대응 시스템이 개시된다. 펄스화 플라즈마 프로세스의 적용에 의해서 샘플의 일부가 에칭될 수 있다. 펄스화 플라즈마 프로세스는 복수의 듀티 사이클(duty cycles)을 포함하며, 이 경우, 각각의 듀티 사이클은 플라즈마의 ON 상태 및 OFF 상태의 조합을 나타낸다. 본 발명의 일 실시예에 따라서, 플라즈마가 반응 가스로부터 생성되고, 상기 반응 가스는 펄스화 플라즈마 프로세스에서 플라즈마의 OFF 상태 중에 보충되지만, ON 상태 중에는 보충되지 않는다. 다른 실시예에서, 샘플의 제 1 부분이 연속 플라즈마 프로세스의 적용에 의해서 제거된다. 이어서, 연속 플라즈마 프로세스가 종료되고 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스의 적용에 의해서 샘플의 제 2 부분이 제거된다.
에칭 프로세스 동안에 플라즈마를 반복적으로 펄스화함으로써, 구조물 밀도에 대한 에칭 속도의 의존도가 완화될 수 있다. 플라즈마의 ON 상태 동안에(즉, 플라즈마가 이온화 가스 형태일 때), 그리고 그에 따라 플라즈마 에칭 프로세스에서의 반도체 물질의 일차 에칭 단계(primary etching phase) 동안에, 에칭 부산물이 형성된다. 보다 높은 밀도의 구역에서 에칭 프로세스가 진행됨에 따라, 이들 부산물이 샘플의 저밀도 구역에서 보다 느린 속도로 샘플로부터 떨어져 이동될 것이다. 그에 따라, 연속 ON 상태에서, 에칭 부산물은 에칭 프로세스가 마이크로-로딩되는 것을 방해할 수 있다. 그러나, OFF 상태에서 이들 부산물은 에칭 프로세스와의 경합(competing) 없이 모든 구역으로부터 제거될 수 있을 것이다. 구조물 밀도와 관계 없이, 전체 샘플에 걸쳐 실질적으로 동일한 에칭 속도로 반도체 물질을 에칭하기 위해서, 복수의 듀티 사이클(즉, ON/OFF 상태의 사이클들)의 적용이 수행될 수 있을 것이다. 도 3은, 본 발명의 일 실시예에 따른, 펄스화 플라즈마 에칭 프로세스에서 에칭 속도 대 구조물의 밀도의 상호관계 플롯을 나타낸다. 상호관계 라인의 무시할 수 있는 정도의 기울기로 표시된 바와 같이, 에칭 속도는 밀도 증가시에도 실질적으로 동일하다. 이러한 방식으로 에칭되는 반도체 물질은 오버-에칭에 의한 손해를 적게 겪을 수 있는데, 이는 에칭 프로세스가 샘플의 모든 부분들에서 실질적으로 동일한 시간에 완료될 수 있기 때문이다.
플라즈마를 생성하기 위해서 사용되는 반응 가스 종들이 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태 중에 소모될 것이며, 이는 잠재적으로 플라즈마 변성(modification)을 일으킨다. 일부 경우에, 플라즈마 변성은 플라즈마의 에칭 특성을 변화(alter)시키기에 실질적으로 충분할 수 있다. 이러한 효과는 제어 에칭 프로세스를 실행하기 위한 시도에 유해할 수 있다. 에칭 프로세스 동안에 반응 가스를 보충함으로써, 플라즈마 변성이 완화될 수 있다. 다른 한편, 펄스화 플라즈마 에칭 프로세스에서 플라즈마의 ON 상태 동안에 반응 가스를 보충하는 것은 플라즈마 종 구배(species gradient)의 형성을 유발할 수 있을 것이고, 이는 샘플 전반에 걸친 불균일한 에칭을 초래할 수 있다. 듀티 사이클의 OFF 상태 중에만 반응 가스를 보충함으로써, 듀티 사이클의 ON 상태 중에 실질적으로 균일한 플라즈마가 달성될 수 있을 것이다. 따라서, 본 발명의 일 실시예에 따라, 펄스화 반응 가스 보충 프로세스가 펄스화 플라즈마 프로세스와 병행하여(parallel to) 실시된다. 즉, 반응 가스 보충은 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태 중이 아니라 OFF 상태 중에 실시된다.
반도체 스택이 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에 의해서 에칭된다. 도 4A 내지 도 4C는, 본 발명의 일 실시예에 따라, 반도체 스택에 실행되는 펄스화 반응 가스를 보충하는 펄스화 에칭 프로세스 동안에 마이크로-로딩의 현저한 감소의 효과를 나타내는 횡단면도이다.
도 4A를 참조하면, 반도체 스택(400)이 기판(402), 에칭 층(404), 및 마스크(406)를 포함한다. 마스크(406)는 저밀도 구역(408), 중밀도 구역(410) 및 고밀도 구역(412)으로 패턴화된다. 반도체 스택(400)은 보다 복잡한 물질 층 및/또는 패턴 타입의 스택을 포함할 것이나, 설명의 의도상 본원 명세서에서 나타난 방식으로 도시되었다.
기판(402)은 제조 프로세스를 견딜 수 있고 반도체 층들이 기판상에 적절하게 존재할 수 있는 임의 물질을 포함할 것이다. 일 실시예에서, 기판(402)은 결정 실리콘, 게르마늄 또는 실리콘/게르마늄과 같은 Ⅳ족-계 물질로 구성된다. 일 실시예에서, 기판(402) 내의 실리콘 원자의 원자 농도가 99% 보다 크다. 다른 실시예에서, 기판(402)은, 이에 한정되지 않지만, 질화 갈륨, 인화 갈륨, 비화 갈륨, 인듐 인화물, 인듐 안티몬화물, 인듐 비화 갈륨, 알루미늄 비화 갈륨, 인듐 인화 갈륨 또는 이들의 조합과 같은 Ⅲ-Ⅴ족 물질로 구성된다. 대안적인 일 실시예에서, 기판(402)은 별개의(distinct) 결정 기판 상에서 성장된 에피텍셜 층, 예를 들어, 붕소-도핑된 벌크(bulk) 실리콘 단-결정 기판 상에서 성장된 실리콘 에피텍셜 층으로 구성된다. 기판(402)은 또한 벌크 결정 기판과 에피텍셜 층 사이에 절연 층을 포함하여, 예를 들어, 실리콘-온-인슐레이터 기판을 형성할 것이다. 일 실시예에서, 절연 층은 이산화 실리콘, 질화 실리콘, 산 질화 실리콘, 및 고-k 유전체 층으로 이루어진 그룹으로부터 선택된 물질로 구성된다. 다른 실시예에서, 기판(402)은 에칭 층(404)에 직접적으로 인접하는 상부 절연 층을 포함한다.
기판(402)은 전하-캐리어 도펀트 불순물 원자를 추가적으로 포함할 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 기판(402)이 실리콘 및/또는 게르마늄으로 구성되고 그리고 전하-캐리어 도펀트 불순물 원자가 붕소, 비소, 인듐, 안티몬, 또는 인으로 이루어진 그룹으로부터 선택된다. 다른 실시예에서, 기판(402)은 Ⅲ-Ⅴ족 물질로 구성되고 그리고 전하-캐리어 도펀트 불순물 원자는 탄소, 실리콘, 게르마늄, 산소, 황, 셀레늄 또는 텔루륨으로 이루어진 그룹으로부터 선택된다.
에칭 층(404)은 명확하게 형성되는 반도체 구조물들의 어레이(array)로 패턴화되기에 적합할 수 있는 임의의 물질을 포함할 수 있다. 본 발명의 일 실시예에 따라, 에칭 층(404)은, 기판(402)과 관련하여 전술한 것들과 같은, Ⅳ족-계 물질 또는 Ⅲ-Ⅴ족 물질로 구성된다. 추가적으로, 에칭 층(404)은 명확하게 형성되는 반도체 구조물의 어레이로 패턴화되기에 적합할 수 있는 임의의 형태(morphology)를 포함할 수 있다. 일 실시예에서, 에칭 층(404)의 형태는 비정질(amorphous), 단결정 및 다결정으로 이루어진 그룹으로부터 선택된다. 일 실시예에서, 에칭 층(404)은 기판(402)과 관련하여 전술한 것들과 같은 전하-캐리어 도펀트 불순물 원자를 포함한다.
에칭 층(404)의 조성은 반드시 반도체 물질 자체로 제한될 필요는 없다. 본 발명의 대안적인 일 실시예에 따라, 에칭 층(404)은, 이에 한정되지 않지만, 구리, 알루미늄, 텅스텐, 금속 질화물, 금속 탄화물, 금속 규화물, 하프늄, 지르코늄, 티타늄, 탄탈, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 또는 전도성 금속 산화물, 예를 들어 루테늄 산화물과 같은 금속 층으로 구성된다. 본 발명의 또 다른 실시예에 따라, 에칭 층(404)이 절연 층으로 구성된다. 일 실시예에서, 에칭 층(404)은 이산화 실리콘, 산 질화 실리콘 및 질화 실리콘으로 이루어진 그룹으로부터 선택된 절연 물질로 구성된다. 다른 실시예에서, 에칭 층(404)은 산화 하프늄, 규산 하프늄, 산화 란탄, 산화 지르코늄, 규산 지르코늄, 산화 탄탈, 티탄산 바륨 스트론튬, 티탄산 바륨, 티탄산 스트론튬, 산화 이트륨, 산화 알루미늄, 산화 납 스칸듐 탄탈 및 납 아연 니오베이트로 이루어진 그룹으로부터 선택된 고-k 유전체 층으로 구성된다.
마스크(406)는 리소그래피 또는 다이렉트-라이트(direct-write) 프로세스를 통해서 패턴화하기에 적합한 임의의 물질로 구성될 수 있다. 일 실시예에서, 마스크(406)는 포토-레지스트 물질로 구성된다. 특정된 일 실시예에서, 포토-레지스트 물질은 리소그래피 프로세스에서 사용되고 그리고 양(positive)의 포토-레지스트 및 음(negative)의 포토-레지스트로 이루어진 그룹으로부터 선택된다. 마스크(406)는 에칭 층(404)을 패턴화하기 위해서 사용되는 플라즈마 에칭 프로세스와 같은 플라즈마 에칭 프로세스를 차단하기에 적합한 물질을 더 포함할 수 있다. 그에 따라, 본 발명의 다른 실시예에 따라, 마스크(406)가 또한 이산화 실리콘, 산 질화 실리콘, 질화 실리콘, 및 금속 필름으로 이루어진 그룹으로부터 선택된 하드-마스크 층과 같은 하드-마스크 층을 포함한다.
도 4B를 참조하면, 부분적으로 패턴화된 에칭 층(414)을 형성하기 위해서 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에 의해 마스크(406)의 패턴이 에칭 층(404)으로 에칭된다. 적절한 조건하에서, 그리고 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스가 채용될 때, 도 4B에 도시된 바와 같이, 모든 밀도 구역(408, 410 및 412)의 에칭 속도는 실질적으로 유사하다. 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스는 복수의 듀티 사이클을 포함하고, 상기 각각의 듀티 사이클은 에칭 플라즈마의 ON 상태 및 OFF 상태의 조합을 나타낸다. 반응 가스 보충 단계는, 듀티 사이클의 ON 상태 중이 아니라, 듀티 사이클의 OFF 상태 중에 실시된다. 듀티 사이클은 하나의 ON 상태와 하나의 OFF 상태로 구성될 수 있고, ON 상태 및 OFF 상태의 지속시간들은 밀도 구역(408, 410 및 412)들에 대해서 실질적으로 유사한 에칭 속도로 마스크(406)의 패턴을 에칭 층(404)으로 전사하기에 적합하다. 본 발명의 일 실시예에 따라, ON 상태로 구성된 각 듀티 사이클의 부분은 듀티 사이클의 5 내지 95% 범위 내에 있다. 특정된 일 실시예에서, ON 상태로 구성된 각 듀티 사이클의 부분은 듀티 사이클의 65 내지 75%의 범위 내에 있다. 다른 실시예에서, 복수의 듀티 사이클의 주파수는 1 Hz 내지 200 kHz의 범위 내에 있고, 즉 각 듀티 사이클은 5 마이크로-초 내지 1 초의 범위의 지속시간을 가진다. 특정된 일 실시예에서, 복수의 듀티 사이클의 주파수가 50 kHz 이고, 상기 ON 상태로 구성된 각 듀티 사이클의 부분은 70% 이다. 본 발명의 일 실시예에 따라, 플라즈마의 OFF 상태 중에 실시되는 반응 가스 보충의 양(quantity) 및 지속시간(duration)은 반응 가스가 OFF 상태 중에 보충되는 결과로서, 펄스화 플라즈마 프로세스의 종료부에서 플라즈마의 가스 종의 구성물 양이 펄스화 플라즈마 프로세스의 시작부에서 플라즈마의 가스 종의 구성물 양의 1% 이내가 되도록 한다. 일 실시예에서, 펄스화 플라즈마 프로세스의 종료부에서의 플라즈마의 압력은 펄스화 플라즈마 프로세스의 시작부에서의 플라즈마의 압력의 1 mTorr 이내이다.
에칭 층(404)을 에칭하기 위해서 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스에서 사용하기 위한 플라즈마를 생성하는 방법은 듀티 사이클에서 ON 상태의 지속시간을 충족시키기에 충분한 지속시간 동안 플라즈마를 타격(strike)하고 유지하기에 적합한 임의의 방법을 포함할 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 플라즈마 생성 방법은 전자 사이클로트론 공진(electron cyclotron resonance ;ECS) 플라즈마, 헬리콘 웨이브 플라즈마(helicon wave plasma), 유도 결합 플라즈마(inductively coupled plasma ;ICP), 및 표면 웨이브 플라즈마(surface wave plasma)로 이루어진 그룹으로부터 선택된 플라즈마를 생성하는 단계를 포함한다. 특정된 일 실시예에서, 플라즈마 생성 방법은 Applied MaterialsTM AdvantEdge G3 etcher에서 유도 결합 플라즈마를 생성하는 단계를 포함한다.
펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 위해서 생성된 플라즈마는 마스크(406)의 패턴에 유해한 충격이 없이 에칭 층(404)의 부분들을 제거할 수 있는 이온 및 반응성 라디칼을 생성하기에 적합한 임의의 반응 가스로 구성될 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 반응 가스는 할로겐화 종으로 구성되고 그리고 실리콘-계 물질을 에칭하는데 사용된다. 특정된 일 실시예에서, 반응 가스는 종(species) HBr, He 및 70%/30% He/O2 혼합물이 각각 약 300:50:12의 비율로 구성되고, 그리고 펄스화 플라즈마는 비정질 실리콘, 폴리-실리콘 또는 단결정 실리콘을 에칭하는데 사용된다. 다른 실시예에서, 반응 가스는 탄화불소 종으로 구성되고 그리고 유전체 층을 에칭하는데 사용된다. 특정된 일 실시예에서, 반응 가스는 종 CF4 로 구성되고 그리고 펄스화 플라즈마는 이산화실리콘 또는 탄소-도핑된 실리콘 산화물을 에칭하는데 사용된다. 반응 가스는 제어된 에칭 속도를 제공하기에 적합한 압력을 가질 것이다. 일 실시예에서, 압력은 1 내지 100 mTorr의 범위 내에 있다. 다른 실시예에서 압력은 3 내지 100 mTorr 의 범위 내에 있다. 특정된 일 실시예에서, 반응 가스는 HBr, He 및 O2 로 구성되고, 반응 가스의 압력은 30 내지 50 mTorr의 범위 내에 있으며, 폴리-실리콘의 에칭 속도는 500 내지 6000 Å/분의 범위 내에 있다.
도 4C를 참조하면, 전술한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스는 부분적으로 패턴화되는 에칭 층(414)이 패턴화된 에칭 층(424)이 될 때까지 계속된다. 에칭 층(404)의 에칭 완료까지 전술한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 사용함으로써, 에칭 프로세스가 밀도 구역(408, 410 및 412)에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 패턴화 에칭 층(424)을 형성하기 위해 무시할 수 있는 양의 오버-에칭 만이 요구될 수 있다. 그와 같은 경우에, 도 4C에서의 언더컷이 없는 것으로 도시된 바와 같이, 패턴화 에칭 층(424)의 다양한 구조물의 유해한 언더컷이 상당히 완화될 수 있다.
펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 듀티 사이클에서 ON 상태와 OFF 상태의 지속시간은 에칭 부산물의 형성 및 제거에 대응시키는 것이 목표가 될 수 있다. 도 5A는 흐름도이고 도 5B는 파형 그래프인데, 둘다 본 발명의 일 실시예에 따른, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스에서의 일련의 이 같은 목표 단계들을 도시한다. 도 6A 내지 도 6D는, 반도체 스택 상에서 실시된 바와 같은 도 5A로부터의 흐름도의 단계들을 나타내는 횡단면도를 나타낸다.
흐름도(500)의 단계(502) 및 대응하는 도 6A를 참조하면, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 시작시에, 반도체 스택(600)은 기판(602), 에칭 층(604), 및 마스크(606)를 포함한다. 마스크(606)는 저밀도 구역(608), 중밀도 구역(610) 및 고밀도 구역(612)으로 패턴화된다. 기판(602), 에칭 층(604), 및 마스크(606)는 도 4A로부터의 기판(402), 에칭 층(404) 및 마스크(406) 각각과 관련하여 설명된 임의 물질로 구성될 수 있을 것이다. 반도체 스택(600)은 보다 많이 복잡한 물질 층 및/또는 패턴 타입의 스택을 포함할 수 있지만, 설명의 목적을 위해 여기에서 도시된 방식으로 나타낸다.
흐름도(500)의 단계(504) 및 대응하는 도 6B를 참조하면, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태 동안에 마스크(606)의 패턴이 에칭 층(604) 내로 부분적으로 에칭되어 부분적으로 패턴화되는 에칭 층(614A)을 형성한다. 도 6B에 도시된 바와 같이, 에칭 층(604)의 비-마스크(unmasked) 부분에는 플라즈마 에칭 종(620)들이 접근할 수 있는 반면, 마스크(606)에 의해서 덮여진 에칭 층(604)의 마스크 부분은 플라즈마 에칭 종(620)으로부터 보호된다. 에칭 부산물(616)이 반도체 스택(600)의 반응 구역(618) 내에서 생성된다.
에칭 종(620)은 펄스화된 플라즈마 에칭 프로세스에서 사용되는 플라즈마로부터 방사된 임의의 대전 종 및 반응성 중성체(neutrals)로 구성될 수 있을 것이다. 예를 들어, 본 발명의 일 실시예에 따라, 에칭 종(620)은 양으로 대전된 이온 및 라디칼로 구성된다. 일 실시예에서, 반응 가스는 HBr, He 및 O2 로 구성되고, 에칭 종(620)은 H+, Br+, He+, O+, H, Br 및 O 로 이루어진 그룹으로부터 선택된다. 다른 실시예에서, 반응 가스는 플루오르카본으로 구성되고, 에칭 종(620)은 F+, CF+, CF2 +, CF3 +, F, CF, CF2 그리고 CF3 로 이루어진 그룹으로부터 선택된다. 에칭 부산물(616)이 에칭 종(620) 및 에칭 층(604)으로부터의 원자의 임의 조합으로 구성될 수 있다. 특정된 일 실시예에서, 에칭 종(620)은 할로겐화 양이온(cation) X+ 및/또는 할로겐화 라디칼 X (X = F, Cl, Br)로 구성되고, 에칭 층(604)은 실리콘 원자들로 구성되며, 그리고 에칭 부산물(616)은 중성 종 SiXn 들로 이루어진 그룹으로부터 선택된 부산물로 구성되며, 이때 n 은 1, 2, 3 또는 4 이다.
부분적으로 패턴화되는 에칭 층(614A)의 모든 밀도 구역(608, 610 및 612)에 대해서 실질적으로 유사한 에칭 속도를 유지하면서 에칭 효율을 최대화하기 위해서, 듀티 사이클의 ON 상태의 지속시간이 선택될 수 있다. 도 6B에 도시된 바와 같이, 에칭 부산물(616)이 형성되고, 적어도 잠시, 부분적으로 패턴화되는 에칭 층(614A)의 부분적으로 에칭된 피쳐들 사이에, 즉 반응 구역(618) 내에, 존재한다. 반응 구역(618)은 형성되는 에칭 부산물(616)이 플라즈마 에칭 종(620)을 방해(interfere)할 수 있는 반도체 스택(600)에 인접한 영역이다. 즉, ON 사이클의 수명 동안 내내 반응 구역(618) 내에서 에칭 부산물(616)의 양이 증대됨에 따라서, 플라즈마 에칭 종(620)이 부분적으로 패턴화되는 에칭 층(604)의 비-마스크 부분으로 접근하는 것이 방해될 수 있다. 플라즈마 에칭 종(620)의 그러한 방해는 낮은 구조물 밀도 구역에 비해서 높은 구조물 밀도 구역에서 보다 심각할 것이며, 이는 저밀도 구역의 에칭 속도에 비해서 고밀도 구역에서의 에칭 속도를 늦추게 된다. 그에 따라, 본 발명의 일 실시예에 따라, 저밀도 구역의 에칭 속도에 대한 고밀도 구역의 에칭 속도를 늦추기에 충분한 양의 에칭 부산물이 생성되는 시간 보다 적게 또는 많아야 상기 시간과 대응되도록, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태가 선택된다. 일 실시예에서, 부분적으로 패턴화된 에칭 층(614A)의 에칭 속도가 마스크(606)의 패턴의 밀도에 의존하게 되는 시간에 실질적으로 일치(match)되도록 ON 상태의 지속시간이 선택된다. 다른 실시예에서, ON 상태는 반응 구역(618) 내에서 마이크로-로딩을 실질적으로 방지하기에는 충분히 짧은 지속시간이다. 일 실시예에서, ON 상태의 지속시간은 도 4B와 관련하여 설명한 듀티 사이클의 ON 상태에 대해서 설명된 임의의 범위 이내이다. 본 발명의 일 실시예에 따라, 반응 가스 보충 단계는, 듀티 사이클의 ON 상태 중이 아니라, 듀티 사이클의 OFF 상태 중에 실행된다.
흐름도(500)의 단계(506) 및 대응하는 도 6C를 참조하면, 플라즈마가 OFF 상태이며, 그에 따라 에칭 종(620)은 더 이상 반도체 스택(600)의 반응 구역(618) 내에 존재하지 않는다. 도 6C에 도시된 바와 같이, 에칭 부산물(616)이 반응 구역(618)으로부터 제거된다.
에칭 부산물(616)이 반응 구역(618)으로부터 제거(즉, 산개(dissipate) 또는 배출)될 수 있는 충분한 시간을 허용하도록, 듀티 사이클의 OFF 상태의 지속시간이 선택될 수 있을 것이다. 전술한 바와 같이, ON 상태 동안에, 에칭 부산물(616)이 반응 구역(618) 내에서 형성된다. 추가적으로, 플라즈마의 ON 상태로부터 OFF 상태로의 전이 중에, 중성화됨에 따라 음으로 대전된 이온들이 플라즈마 가스로부터 방사될 수 있으며, 그에 따라 새로운 세트의 에칭 종을 생성할 수 있을 것이다. 이들 새로운 에칭 종들은 반응 구역(618) 내에 존재하는 에칭 부산물의 양에 추가로 기여할 수 있다.
듀티 사이클의 OFF 상태의 시작시에, 부산물(616)의 농도는 반응 구역(618)의 외부에서보다 반응 구역(618)의 내부에서 실질적으로 더 클 수 있다. 그에 따라, 자연적인 확산 구배가 형성될 수 있고 그리고 에칭 부산물(616)이 반응 구역(618)의 외부로 확산될 수 있다. 이러한 프로세스는 추가적인 압력 구배에 의해서 강화될 수 있다. 즉, ON 상태 동안의 에칭 부산물(616)의 축적과 함께, 반응 구역(618) 내의 압력이 반응 구역(618) 외부의 압력보다 커질 수 있으며, 그에 따라 에칭 부산물(616)의 압출(extrusion)을 강화할 수 있다. 따라서, 본 발명의 일 실시예에 따라, 반응 구역(618)으로부터의 에칭 부산물(616)의 세트가 실질적으로 제거될 수 있도록 충분한 긴 지속시간이 되도록, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에서의 듀티 사이클의 OFF 상태가 선택된다. 다른 실시예에서, 반응 구역(618) 내에 잔류하는 임의의 에칭 부산물이 후속 듀티 사이클의 ON 상태 중에 에칭 종과 실질적으로 간섭하지 않도록, 제거된 에칭 부산물(616)의 양이 충분하다. 그러한 하나의 실시예에서, 50% 초과의 에칭 부산물(616)이 반응 구역(618)으로부터 제거되는 시간에 실질적으로 일치하도록, OFF 상태의 지속시간이 선택된다. 다른 실시예에서, 75% 초과의 에칭 부산물(616)이 반응 구역(618)으로부터 제거되는 시간에 실질적으로 일치하도록, OFF 상태의 지속시간이 선택된다. 대안적인 일 실시예에서, OFF 상태의 지속시간은 도 4B와 관련하여 전술한 듀티 사이클의 OFF 상태에 대해서 설명한 임의의 범위 이내가 된다. 일 실시예에서, 부산물 제거를 강화하기 위해서 Ar 또는 He와 같은 불활성 가스가 플라즈마의 OFF 상태 중에 분사된다.
충분한 반응 가스 보충 단계가 실행될 수 있도록, 듀티 사이클의 OFF 상태의 지속시간이 추가로 선택될 수 있다. 따라서, 반응 가스 보충 단계는, 듀티 사이클의 ON 상태 중에 실시할 필요 없이, 듀티 사이클의 OFF 상태 중에 실시될 수 있다. 본 발명의 일 실시예에 따라, 플라즈마의 OFF 상태 중에 실행되는 반응 가스 보충의 양(quantity) 및 지속시간(duration)은 반응 가스가 OFF 상태 중에 보충됨에 따라서, 펄스화 플라즈마 프로세스의 종료부에서 플라즈마의 가스 종의 구성물 양이 펄스화 플라즈마 프로세스의 시작부에서 플라즈마의 가스 종의 구성물 양의 1% 이내가 되도록 한다. 일 실시예에서, 펄스화 플라즈마 프로세스의 종료부에서의 플라즈마의 압력은 펄스화 플라즈마 프로세스의 시작부에서의 플라즈마의 압력의 1 mTorr 이내이다.
흐름도(500)의 단계(508) 및 대응하는 도 6D 내지 도 6E를 참조하면, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 후속 듀티 사이클 동안에 마스크(606)의 패턴이 에칭 층(604)으로 계속적으로 에칭되어, 보다 광범위하게 에칭된 부분적으로 패턴화되는 에칭 층(614B)을 형성한다. 원하는 양의 에칭 층(604)이 에칭될 때까지 듀티 사이클(즉, 단계 508)이 반복될 수 있다. 그에 따라, 본 발명의 일 실시예에 따라, 에칭 층(604)의 일부가 복수의 듀티 사이클을 포함하는 펄스화 플라즈마 에칭 프로세스를 이용하여 제거된다. 반응 가스 보충 단계는, 듀티 사이클의 ON 상태 중이 아니라, 듀티 사이클의 OFF 상태 중에 실행된다. 도 5B는, 파형 형태로 도시된, 듀티 사이클의 시계열(timeline)을 도시한다.
흐름도(500)의 단계(510) 및 대응하는 도 6F를 참조하면, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스가 에칭 층(604)의 원하는 양의 제거 후에 종료된다. 에칭 층(604)의 에칭의 완료까지 전술한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 사용함으로써, 에칭 프로세스가 밀도 구역(608, 610 및 612)에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 무시가능한 양의 오버-에칭만이 패턴화된 에칭 층(624)을 형성하기 위해 요구될 수 있다. 그와 같은 경우에, 도 6F에서의 언더컷이 없는 것으로 도시된 바와 같이, 패턴화된 에칭 층(624)의 다양한 구조물의 유해한 언더컷팅이 상당히 완화될 수 있다. 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 임의의 적절한 인자들에 의해서 이루어질 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 종료는 소정 시간에서의 듀티 사이클의 반복 만료로써 결정된다. 대안적인 일 실시예에서, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 종료는 에칭 층(604)의 에칭의 완료시에 에칭 부산물(616)의 변화 및 기판(602) 상부 표면의 대응하는 노출의 탐지에 의해서 결정된다. 다른 실시예에서, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 종료는 간섭 측정(interferometric) 기술을 사용하여 트렌치의 깊이를 측정함으로서 결정된다.
펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스는 연속 플라즈마 에칭 프로세스와 조합될 수 있다. 예를 들어, 반도체 스택의 일부가 충분히(already) 에칭될 때까지 반도체 스택의 상이한 밀도 구역들에 대한 에칭 속도에서의 차이가 중요하지 않은 경우일 수 있는데, 이는 에칭 프로세스가 패턴의 종횡비가 증가됨에 따라 더 심각한 마이크로-로딩을 겪을 수 있기 때문이다. 그와 같은 경우에, 특정 깊이에 도달할 때까지, 반도체 스택의 제 1 부분을 에칭하기 위해서 연속 플라즈마를 적용하고, 이어서 반도체 스택의 제 2 부분을 제거하기 위해서 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 적용하는 것이 보다 효율적일 수 있다. 본 발명의 일 실시예에 따라, 원하는 깊이에 도달할 때까지 반도체 스택이 연속 플라즈마 에칭 프로세스에 의해서 에칭된다. 이어서, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 이용함으로써, 반도체 스택의 에칭이 완료된다. 일 실시예에서, 펄스화 반응 가스를 보충하는 연속/펄스화 플라즈마 에칭 프로세스가 이용되어 단일-웨이퍼 프로세싱 툴(tool)에서의 웨이퍼 생산량을 증대시킬 수 있다. 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 이러한 연속/펄스화 플라즈마 에칭 프로세스가 도 7A 내지 도 7C에 도시되어 있다. 마스크(712)를 이용하여 패턴화된 에칭 층(704)(도 7A 참조)이 연속 플라즈마 에칭 프로세스에 대해 부분적으로 패턴화된다(도 7B 참조). 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스가 도 7C에 도시된 바와 같이, 에칭 층(704)의 에칭을 완료하기 위해, 즉 에칭-정지 층(706)에서 에칭이 중단될 때까지, 후속하여 채용된다. 일 실시예에서, 플라즈마 에칭 프로세스가 연속 형태로부터 펄스화된 형태로 변경되는 깊이는 최고 구조물 밀도의 구역의 간격 폭(spacing width)의 0.5 내지 4배의 범위에 있는 것으로 선택된다. 일 실시예에서, 그러한 깊이는 최고 구조물 밀도의 영역의 간격 폭과 실질적으로 동일하게 되는 것으로, 즉 최고 밀도의 구조물들 사이에서 1의 종횡비가 달성될 때 선택된다.
도 8은, 본 발명의 일 실시예에 따른, 펄스화 반응 가스를 보충하는 후속 펄스화 플라즈마 에칭 프로세스에 연속 플라즈마 에칭 프로세스가 조합된 일련의 단계들을 도시한 흐름도이다. 도 9A 내지 도 9D는, 더욱 복잡한 반도체 스택 상에서 실시되는 도 8의 흐름도의 단계들을 도시한 횡단면도이다.
흐름도(800)의 단계(802) 및 대응하는 도 9A를 참조하면, 연속/펄스화 플라즈마 에칭 프로세스의 시작시에, 반도체 스택(900)은 기판(902), 2개의 에칭 층(904 및 908), 2개의 유전체 층(906 및 910), 및 마스크(912)를 포함한다. 기판(902), 에칭 층(904 및 908), 및 마스크(912)는, 도 4A로부터, 각각 기판(902), 에칭 층(904) 및 마스크(912)와 관련하여 설명한 임의의 물질로 구성될 수 있다. 반도체 스택(900)은 보다 많이 복잡한 또는 덜 복잡한 물질 층의 스택을 포함할 수 있지만, 여기에서는 설명 목적을 위한 방식으로 도시된다. 일 실시예에서, 반도체 스택(900)은 통상적인 플래시 메모리 스택에서 보여지듯이 폴리-실리콘/SiON/폴리-실리콘/SiO2 로 구성된다.
유전체 층(906 및 910)은 반도체 스택의 전도성 부분들을 절연하기에 적합한 임의의 물질로 구성될 수 있다. 일 실시예에서, 유전체 층(906 및 910)은 이산화 실리콘, 산 질화 실리콘 및 질화 실리콘으로 이루어진 그룹으로부터 선택된 절연 물질로 구성된다. 다른 실시예에서, 유전체 층(906 및 910)은 산화 하프늄, 규산 하프늄, 산화 란탄, 산화 지르코늄, 규산 지르코늄, 산화 탄탈, 티탄산 바륨 스트론튬, 티탄산 바륨, 티탄산 스트론튬, 산화 이트륨, 산화 알루미늄, 산화 납 스칸듐 탄탈 및 납 아연 니오베이트로 이루어진 그룹으로부터 선택된 고-k 유전체 층으로 구성된다.
흐름도(800)의 단계(804) 및 대응하는 도 9B를 참조하면, 마스크(912)의 패턴이 연속 플라즈마 에칭 프로세스를 이용하여 에칭 층(904)으로 에칭됨으로써 패턴화 에칭 층(914)을 형성한다. 반도체 스택(900)의 제 1 부분의 상이한 밀도 구역들에 대한 에칭 속도에서의 차이가 중요하지 않는 경우에 연속 플라즈마 에칭 프로세스가 에칭 층(904)의 에칭에 충분할 수 있다. 패턴화된 에칭 층(914)을 형성하기 위해서 연속 플라즈마 프로세스에서 사용하기 위한 플라즈마를 생성하는 방법은 연속 에칭 프로세스의 지속시간을 충족시키기에 충분한 지속시간 동안 플라즈마를 타격하고 유지하기에 적합한 임의의 방법을 포함할 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 연속 플라즈마 생성 방법은 전자 사이클로트론 공진(ECS) 플라즈마, 헬리콘 웨이브 플라즈마, 유도 결합 플라즈마(ICP), 및 표면 웨이브 플라즈마로 이루어진 그룹으로부터 선택된 플라즈마 생성 단계를 포함한다. 특정된 일 실시예에서, 연속 플라즈마 생성 방법은 Applied MaterialsTM AdvantEdge G3 etcher에서 유도 결합 플라즈마를 생성하는 단계를 포함한다.
흐름도(800)의 단계(806) 및 대응하는 도 9B를 참조하면, 연속 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 임의의 적절한 인자들에 의해서 이루어질 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 연속 플라즈마 에칭 프로세스의 종료는 에칭되는 물질의 특성을 기초로 하는 소정 시간의 만료에 의해서 결정된다. 대안적인 일 실시예에서, 연속 플라즈마 에칭 프로세스의 종료는 에칭 층(904)의 에칭 완료시에 에칭 부산물의 변화 및 유전체 층(906) 상부 표면의 대응하는 노출의 탐지에 의해서, 즉 종료점(end-point) 탐지에 의해서 결정된다. 일 실시예에서, 연속 플라즈마 에칭 프로세스의 종료는 연속 에칭 프로세스 중에 생성되는 화학적 종들의 세트의 실시간 구성물에 의해서 결정된다. 도 9C를 참조하면, 유전체 층(906)의 노출된 부분들이 제거될 수 있어, 에칭 층(904)의 패턴화에 이어지는 패턴화된 유전체 층(916)을 형성한다. 본 발명의 일 실시예에 따라, 유전체 층(906)의 노출된 부분들이 습식 에칭 프로세스, 연속 플라즈마 에칭 프로세스 및 펄스화 플라즈마 에칭 프로세스로 이루어진 그룹으로부터 선택된 에칭 프로세스에 의해서 제거된다.
흐름도(800)의 단계(808, 810 및 812) 및 대응하는 도 9C 내지 도 9D를 참조하면, 마스크(912)의 패턴이 반도체 스택(900)으로 계속적으로 에칭된다. 이러한 지점에서, 반도체 스택(900)의 제 1 부분이 충분히 에칭되었기 때문에, 에칭 층(908)의 상이한 밀도 구역들에 대한 에칭 속도에서의 차이가 중요할 수 있으며, 펄스화 플라즈마 에칭 프로세스의 적용을 필요로 할 수 있다. 따라서, 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스가 이용되어 에칭 층(908)을 패턴화함으로써 패턴화된 에칭 층(918)을 형성한다. 원하는 양의 에칭 층(908)이 에칭될 때까지 듀티 사이클(즉, 단계 812)이 반복될 수 있다. 그에 따라, 본 발명의 일 실시예에 따라, 반도체 스택(900)의 제 1 부분이 연속 에칭 플라즈마 프로세스에 의해서 패턴화되고 그리고 반도체 스택(900)의 제 2 부분이 복수의 듀티 사이클을 포함하는 펄스화 플라즈마 에칭 프로세스에 의해서 패턴화된다. 반응 가스 보충 단계는, 각 듀티 사이클의 ON 상태 중이 아니라, 각 듀티 사이클의 OFF 상태 중에 실행된다.
흐름도(800)의 단계(814) 및 대응하는 도 9D를 참조하면, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스가 원하는 양의 에칭 층(908)이 제거된 후에 종료된다. 에칭 층(908)의 에칭의 완료까지 전술한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스를 사용함으로써, 에칭 프로세스는 다양한 밀도 구역들에서 실질적으로 동일한 시간에 완료된다. 그에 따라, 무시할 수 있는 양의 오버-에칭 만이 패턴화된 에칭 층(918)을 형성하기 위해 요구될 수 있다. 그와 같은 경우에, 도 9D에서의 언더컷팅이 없는 것으로 도시된 바와 같이, 패턴화된 에칭 층(918)의 여러 구조물의 유해한 언더컷팅이 상당히 완화될 수 있다. 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스를 언제 종료하는지에 대한 결정은 임의의 적절한 인자에 의해서 이루어질 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 종료는 소정 시간의 듀티 사이클의 반복 만료로써 결정된다. 대안적인 일 실시예에서, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 종료는 에칭 층(908)의 에칭의 완료시에 에칭 부산물의 변화 및 유전체 층(910) 상부 표면의 대응하는 노출의 탐지에 의해서 결정된다.
전술한 바와 같이, 연속 그리고 펄스화 플라즈마 에칭 프로세스를 조합하는 접근 방식은 주기적인(cyclic) 연속/펄스화 플라즈마 에칭 프로세스의 적용에 의해서 보다 복잡한 물질 스택에 적용될 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 반도체 스택의 제 1 부분이 제 1의 연속 플라즈마 에칭 프로세스에 의해서 패턴화되고, 반도체 스택의 제 2 부분이 펄스화 반응 가스를 보충하는 제 1의 펄스화 플라즈마 에칭 프로세스에 의해서 패턴화되며, 반도체 스택의 제 3 부분이 제 2의 연속 플라즈마 에칭 프로세스에 의해 패턴화되고 반도체 스택의 제 4 부분이 펄스화 반응 가스를 보충하는 제 2의 펄스화 플라즈마 에칭 프로세스에 의해서 패턴화된다. 특정된 일 실시예에서, 반도체 스택(900)의 에칭 층(904)은 또한 제 1의 연속 플라즈마 에칭 프로세스에 의해 패턴화되고, 펄스화 반응 가스를 보충하는 제 1의 펄스화 플라즈마 에칭 프로세스가 후속된다. 이어서, 에칭 층(908)은 제 2의 연속 플라즈마 에칭 프로세스에 의해 패턴화되고, 펄스화 반응 가스를 보충하는 제 2의 펄스화 플라즈마 에칭 프로세스가 후속된다.
펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스는 에칭을 위해 샘플에 근접되게 에칭 플라즈마를 제공하기에 적합한 임의의 프로세싱 설비에서 실시될 수 있다. 도 10은, 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스가 내부에서 실시되는 시스템을 도시한다.
도 10을 참조하면, 펄스화 플라즈마 에칭 프로세스를 실시하기 위한 시스템(1000)은 샘플 홀더(1004)를 구비한 챔버(1002)를 포함한다. 배기 장치(1006), 가스 주입 장치(1008), 및 플라즈마 점화(ignigion) 장치(1010)가 챔버(1002)와 커플링된다. 연산 장치(1012)가 플라즈마 점화 장치(1010) 및 가스 주입 장치(1008)와 커플링된다. 시스템(1000)은 샘플 홀더(1004)와 커플링된 전압 소오스(1014) 및 챔버(1002)와 커플링된 탐지기(1016)를 추가적으로 포함할 수 있다. 도 10에 도시된 바와 같이, 연산 장치(1012)는 또한 배기 장치(1006), 전압 소오스(1014) 및 탐지기(1016)와 커플링될 수 있다.
챔버(1002) 및 샘플 홀더(1004)는, 이온화 가스 즉, 플라즈마를 수용하기에 적합하고 그리고 샘플을 이온화 가스 또는 그로부터 방사된 대전된 종들에 근접시키기에 적합한, 임의의 반응 챔버 및 샘플 위치결정 장치로 구성될 수 있다. 배기 장치(1006)는 챔버(1002)를 배기하고 감압하기에 적합한 임의 장치일 수 있다. 가스 주입 장치(1008)는 챔버(1002) 내로 반응 가스를 주입하기에 적합한 임의 장치일 수 있다. 플라즈마 점화 장치(1010)는 가스 주입 장치(1008)에 의해서 챔버(1002) 내로 분사되는 반응 가스로부터 유도되는 플라즈마를 점화시키기에 적합한 임의 장치일 수 있다. 탐지 장치(1016)는 프로세싱 단계의 종료점을 탐지하기에 적합한 임의 장치일 수 있다. 일 실시예에서, 시스템(1000)은 Applied MaterialsTM AdvantEdge G3 etcher에 포함되는 것과 동일한 또는 그와 유사한 챔버(1002), 샘플 홀더(1004), 배기 장치(1006), 가스 주입 장치(1008), 플라즈마 점화 장치(1010), 및 탐지기(1016)를 포함한다. 다른 실시예에서, 펄스화 반응 가스 보충 프로세스를 최적화하기 위해서 다수의 가스 주입 장치가 챔버(1002)와 커플링된다.
연산 장치(1012)는 프로세서 및 메모리를 포함한다. 본 발명의 일 실시예에 따라, 연산 장치(1012)의 메모리는 펄스화 반응 가스를 리프레쉬(refresh)하는 펄스화 플라즈마 에칭 프로세스에서 플라즈마의 ON 상태와 OFF 상태 사이의 전환(switch)을 위해서 플라즈마 점화 장치(1010)를 제어하기 위한 명령(instructions) 세트를 포함한다. 일 실시예에서, 명령 세트는 복수의 듀티 사이클을 실행할 수 있는 기계 작동 코드를 포함하며, 이때 각각의 듀티 사이클은 플라즈마의 하나의 ON 상태와 하나의 OFF 상태의 조합을 나타낸다. 연산 장치(1012)의 메모리는 또한 가스 주입 장치(1008)를 제어하여 개방 상태와 폐쇄 상태 사이에서 전환하기 위한 명령 세트를 포함한다. 반응 가스는, 플라즈마의 ON 상태 중이 아니라, 가스 주입 장치(1008)가 개방 상태에 있을 때 그리고 플라즈마가 OFF 상태에 있는 동안에 보충된다. 특정된 일 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는 ON 상태가 듀티 사이클의 지속시간의 5 내지 95%의 범위가 되도록 하는 각 듀티 사이클에 대한 타이밍(timing) 명령들을 포함한다. 일 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는 ON 상태가 듀티 사이클의 지속시간의 65 내지 75%의 범위 내에 있도록 하는 각 듀티 사이클에 대한 타이밍 명령들을 포함한다. 다른 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는 복수의 듀티 사이클의 주파수가 1 Hz 내지 200 kHz의 범위가 되도록 즉, 각 듀티 사이클이 5 마이크로-초 내지 1 초의 범위의 지속시간을 가지도록 하는 타이밍 명령들을 포함한다. 특정된 일 실시예에서, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는 복수의 듀티 사이클의 주파수가 50 kHz가 되도록 그리고 ON 상태를 구성하는 각 듀티 사이클의 부분이 70%가 되도록 하는 타이밍 명령들을 포함한다.
도 11A 내지 도 11B는, 본 발명의 일 실시예에 따른, 도 10의 시스템의 챔버를 플라즈마 ON 상태 및 플라즈마 OFF 상태에서 각각 도시한 도면이다. 도 11A를 참조하면, 시스템(1000)의 챔버(1002)는 ON 상태에서 그리고 샘플 홀더(1004) 상의 샘플(1102)에 근접하는 플라즈마(1100)를 포함한다. 반응 구역(1104)이 샘플(1002)에 바로 인접한다. 에칭 프로세스 동안에, 반응 구역(1102) 내에서 에칭 부산물이 형성되고 적어도 잠시 동안 존재할 수 있다. 따라서, 본 발명의 일 실시예에 따라, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는, ON 상태가 반응 구역(1104) 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 충분히 짧은 지속 시간이 되도록 하는 타이밍 명령들을 포함한다. 도 11B를 참조하면, 시스템(1000)의 챔버(1002)는 OFF 상태의 플라즈마(즉, 중성 반응 가스)를 포함한다. 본 발명의 일 실시예에 따라, 플라즈마 점화 장치(1010)를 제어하기 위한 명령 세트는, 반응 구역(1104)으로부터 에칭 부산물의 세트를 실질적으로 제거할 수 있는 충분히 긴 지속시간이 되도록 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 OFF 상태가 선택될 수 있게 하는 타이밍 명령들을 포함한다.
플라즈마를 생성하기 위해서 사용되는 반응 가스 종들은 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태 중에 소모될 수 있으며, 이는 잠재적으로 플라즈마 변성(modification)을 일으킬 수 있을 것이다. 일부 경우에, 플라즈마 변성은 플라즈마의 에칭 특성을 변화시키기에 실질적으로 충분할 수 있다. 이러한 효과는 제어된 에칭 프로세스를 실행하는 시도에 유해할 수 있다. 에칭 프로세스 동안에 반응 가스를 보충함으로써, 플라즈마 변성이 완화될 수 있다. 한편, 펄스화 플라즈마 에칭 프로세스에서 플라즈마의 ON 상태 동안에 반응 가스를 보충하는 것은 플라즈마 종 구배의 형성을 유발할 수 있고, 이는 샘플 전반에 걸친 불균일한 에칭을 초래할 수 있다.
도 12A 및 도 12B는, 본 발명의 일 실시예에 따른, 플라즈마 ON/가스 주입 장치 OFF 상태 및 플라즈마 OFF/가스 주입 장치 ON 상태에서 도 10의 시스템의 챔버를 각각 도시한 도면이다. 도 12A를 참조하면, 듀티 사이클의 OFF 상태 중에만 반응 가스를 보충함으로써, 듀티 사이클의 ON 상태 중에 실질적으로 균일한 플라즈마가 달성된다. 도 12B를 참조하면, 도 12A로부터의 플라즈마를 기초로 하는 반응 가스가 플라즈마의 OFF 상태 중에 보충된다. 따라서, 본 발명의 일 실시예에 따라, 펄스화 반응 가스 보충 프로세스가 펄스화 플라즈마 프로세스와 병행하여 실시된다. 즉, 반응 가스 보충은 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태 중이 아니라 OFF 상태 중에 실시된다.
펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태 동안에, 양의 전하(charge)가 에칭되는 샘플에 부여될 수 있을 것이다. 일부 경우에, 샘플의 양의 전하가 플라즈마로부터 방사되는 양으로 대전된 에칭 종들을 부분적으로 편향시키기에 충분할 정도로 상당할 수 있다. 에칭 종들의 그러한 편향은 특정 샘플로 에칭되는 피쳐들의 유해한 언더컷을 초래할 수 있다. 에칭 프로세스 동안에 샘플을 음의 전하로 바이어싱함으로써, 양으로 대전된 입자들의 편향이 완화될 수 있을 것이다. 다른 한편, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스에서 듀티 사이클의 ON 상태로부터 OFF 상태로의 전이 중에, 샘플이 음으로 바이어스된다면 플라즈마로부터 음으로 대전된 입자들의 방전(discharge)이 방지될 수 있다. 듀티 사이클의 OFF 상태 중에 샘플을 제로-바이어싱함으로써, 그리고 그에 따라 플라즈마 방전으로서 방출되는(emitted) 음으로 대전된 입자를 추방(repelling)하지 않음으로써, 플라즈마 방전을 위한 시간이 감소될 수 있다. 추가적으로, 음으로 대전된 종들이 에칭 프로세스에 기여를 할 수 있고, 그에 따라 에칭 프로세스를 강화할 수 있다. 따라서, 본 발명의 일 실시예에 따라, 펄스화된 샘플 바이어스 프로세스가 펄스화 반응 가스를 보충하는 펄스화 플라즈마 프로세스와 병행하여 실시된다. 즉, 샘플은 ON 상태 중에 음으로 바이어스되고 그리고 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 OFF 상태 중에는 제로-바이어스된다.
도 13A 내지 도 13D는, 본 발명의 일 실시예에 따른, 플라즈마 ON/바이어스 OFF 상태, 플라즈마 ON/바이어스 ON 상태, 플라즈마 OFF/바이어스 ON 상태, 그리고 플라즈마 OFF/바이어스 OFF 상태에서 도 10의 시스템(1000)의 챔버(1002)를 각각 도시한다. 전압 소오스(1014)가 샘플 홀더(1004)에 커플링되고 그리고 듀티 사이클의 ON 상태 중에 샘플 홀더(1004) 및 그에 따른 샘플(1102)을 바이어스시키는데 사용된다. 도 13A를 참조하면, 전압 소오스(1014)가 OFF 상태에 있고, 그리고 플라즈마(1100)로부터 방사되는 양으로 대전된 에칭 종들이 샘플(1102)의 표면 부근에서 부분적으로 편향된다. 그러나, 도 13B를 참조하면, 전압 소오스(1014)가 ON 상태(즉, 샘플 홀더(1004)를 음으로 바이어싱)에 있고, 그에 따라, 플라즈마(1100)로부터 방사된 양으로 대전된 에칭 종들이 샘플(1102)의 표면 부근에서 직각 궤도(orthogonal trajectory)(즉, 이방성의 궤도)로 유지된다. 본 발명의 일 실시예에 따라, 듀티 사이클의 ON 상태 중에 100 내지 200 Watts의 범위의 음의 바이어스를 샘플 홀더(1004)로 인가하기 위해서 전압 소오스(1014)가 사용된다. 펄스화 플라즈마 에칭 프로세스는 (연속 플라즈마 에칭 프로세스에 대비할 때) 에칭 프로세스 동안에 샘플(1102)상에 누적되는 양의 전하의 양(extent)을 감소시킬 수 있다. 그러나, 전압 소오스(1014)에 의해 샘플 홀더(1004)를 바이어싱하는 추가 단계가 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 일부로서 여전히 이용될 수 있어, 에칭 프로세스 동안에 구조물의 언더컷팅의 완화를 최적화할 수 있다. 따라서, 본 발명의 다른 실시예에 따라, 전압 소오스(1014)에 의해 샘플 홀더(1004)를 바이어싱하는 추가 단계가 사용되어, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태의 지속시간을 연장하도록 한다.
도 13C를 참조하면, 전압 소오스(1014)가 ON 상태에 있고 그리고 플라즈마 ON 상태로부터 플라즈마 OFF 상태로의 전이 중에 방사되는 음으로 대전된 입자가 샘플(1102)의 표면에 접근하는 것이 방지되며, 그에 따라 플라즈마 OFF 상태 단계를 느리게 한다(slowing). 그러나, 도 13D를 참조하면, 전압 소오스(1014)가 OFF 상태(즉, 샘플 홀더(1004)를 제로-바이어싱)이고, 그에 따라, 플라즈마 ON 상태로부터 플라즈마 OFF 상태로 전이하는 동안에 방사되는 음으로 대전된 입자가 샘플(1102)의 표면으로 접근하는 것이 방지된다. 본 발명의 일 실시예에 따라, 듀티 사이클의 OFF 상태 동안에 샘플 홀더(1004)에 제로 바이어스를 인가하기 위해서, 전압 소오스(1014)가 턴 오프된다. 그에 따라, 본 발명의 일 실시예에 따라, 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 듀티 사이클의 ON 상태의 지속시간을 연장시키기 위해서 샘플 홀더(1004)가 전압 소오스(1014)에 의해서 음으로 바이어스되는 한편, 듀티 사이클의 OFF 상태의 지속시간을 감소시키기 위해서 샘플 홀더(1004)가 전압 소오스(1014)에 의해서 제로-바이어스된다.
이와 같이, 반도체 구조물을 에칭하기 위해 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템이 설명되었다. 일 실시예에서, 샘플의 일 부분이 펄스화 플라즈마 에칭 프로세스의 적용에 의해서 제거된다. 펄스화 플라즈마 에칭 프로세스는 복수의 듀티 사이클을 포함하며, 각 듀티 사이클은 플라즈마의 ON 상태 및 OFF 상태의 조합을 나타낸다. 플라즈마는 반응 가스로부터 생성되고, 상기 반응 가스는, 플라즈마의 ON 상태 중이 아니라, 플라즈마의 OFF 상태 중에 보충된다. 다른 실시예에서, 샘플의 제 1 부분이 연속 플라즈마 에칭 프로세스의 적용에 의해서 제거된다. 이어서, 연속 플라즈마 에칭 프로세스가 종료되고, 샘플의 제 2 부분이 펄스화 반응 가스를 보충하는 펄스화 플라즈마 에칭 프로세스의 적용에 의해서 제거된다. 펄스화 반응 가스 보충 프로세스가 펄스화 플라즈마 프로세스에 연결될 필요가 없다는 것을 이해할 것이다. 따라서, 본 발명의 다른 실시예에 따라, 펄스화된 플라즈마 듀티 사이클의 ON 상태와 펄스화 반응 가스 보충의 OFF 상태가 서로 독립적이다. 다른 실시예에서, 펄스화된 플라즈마 듀티 사이클의 OFF 상태와 펄스화 반응 가스 보충의 ON 상태가 서로 독립적이다.

Claims (23)

  1. 샘플 에칭 방법으로서:
    펄스화 플라즈마 프로세스를 적용함으로써 상기 샘플의 일 부분을 제거하는 단계를 포함하고,
    상기 펄스화 플라즈마 프로세스는 복수의 듀티 사이클을 포함하고, 각각의 듀티 사이클은 플라즈마의 ON 상태와 OFF 상태의 조합을 나타내며, 상기 플라즈마가 반응 가스로부터 생성되고, 상기 반응 가스는, 상기 플라즈마의 ON 상태 중이 아니라, 상기 플라즈마의 OFF 상태 중에 보충되고,
    상기 ON 상태의 지속시간은 상기 샘플에 인접한 반응 구역 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 길이를 가지고, 그리고 상기 OFF 상태의 지속시간은 상기 샘플에 인접한 상기 반응 구역으로부터 에칭 부산물 세트를 실질적으로 제거할 수 있는 길이를 갖는
    샘플 에칭 방법.
  2. 제 1 항에 있어서,
    상기 반응 가스가 상기 플라즈마의 OFF 상태 동안에 보충되는 결과로서, 상기 펄스화 플라즈마 프로세스의 종료부에서 상기 플라즈마의 가스 종의 구성물 양이 상기 펄스화 플라즈마 프로세스의 시작부에서 상기 플라즈마의 가스 종의 구성물 양의 1% 이내인
    샘플 에칭 방법.
  3. 제 2 항에 있어서,
    상기 펄스화 플라즈마 프로세스의 종료부에서의 상기 플라즈마의 압력이 상기 펄스화 플라즈마 프로세스의 시작부에서의 상기 플라즈마의 압력의 1 mTorr 이내인
    샘플 에칭 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    음의 바이어스가 상기 ON 상태 중에 상기 샘플로 인가되고, 제로 바이어스가 상기 OFF 상태 중에 상기 샘플로 인가되는
    샘플 에칭 방법.
  6. 제 1 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5 내지 95% 범위인
    샘플 에칭 방법.
  7. 제 1 항에 있어서,
    50% 초과의 상기 에칭 부산물이 상기 반응 구역으로부터 제거되는 시간에 실질적으로 일치되도록 상기 플라즈마의 OFF 상태의 지속시간이 선택되는
    샘플 에칭 방법.
  8. 제 1 항에 있어서,
    상기 플라즈마의 OFF 상태 중에 상기 에칭 부산물 세트의 제거를 강화하기 위해서 불활성 가스가 사용되는
    샘플 에칭 방법.
  9. 샘플 에칭 방법으로서:
    연속 플라즈마 프로세스를 적용함으로써 상기 샘플의 제 1 부분을 제거하는 단계;
    상기 연속 플라즈마 프로세스를 종료시키는 단계; 및
    펄스화 플라즈마 프로세스를 적용함으로써 상기 샘플의 제 2 부분을 제거하는 단계를 포함하고,
    상기 펄스화 플라즈마 프로세스는 복수의 듀티 사이클을 포함하고, 각각의 듀티 사이클은 플라즈마의 ON 상태와 OFF 상태의 조합을 나타내며, 상기 플라즈마가 반응 가스로부터 생성되고, 상기 반응 가스는, 상기 플라즈마의 ON 상태 중이 아니라, 상기 플라즈마의 OFF 상태 중에 보충되는
    샘플 에칭 방법.
  10. 제 9 항에 있어서,
    상기 반응 가스가 상기 플라즈마의 OFF 상태 동안에 보충되는 결과로서, 상기 펄스화 플라즈마 프로세스의 종료부에서 상기 플라즈마의 가스 종의 구성물 양이 상기 펄스화 플라즈마 프로세스의 시작부에서 상기 플라즈마의 가스 종의 구성물 양의 1% 이내인
    샘플 에칭 방법.
  11. 제 10 항에 있어서,
    상기 펄스화 플라즈마 프로세스의 종료부에서의 상기 플라즈마의 압력이 상기 펄스화 플라즈마 프로세스의 시작부에서의 상기 플라즈마의 압력의 1 mTorr 이내인
    샘플 에칭 방법.
  12. 제 9 항에 있어서,
    상기 ON 상태의 지속시간은 상기 샘플에 인접한 반응 구역 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 길이를 가지고, 그리고 상기 OFF 상태의 지속시간은 상기 샘플에 인접한 상기 반응 구역으로부터 에칭 부산물 세트를 실질적으로 제거할 수 있는 길이를 갖는
    샘플 에칭 방법.
  13. 제 9 항에 있어서,
    음의 바이어스가 상기 ON 상태 중에 상기 샘플로 인가되고, 제로 바이어스가 상기 OFF 상태 중에 상기 샘플로 인가되는
    샘플 에칭 방법.
  14. 제 9 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5 내지 95%의 범위인
    샘플 에칭 방법.
  15. 제 9 항에 있어서,
    상기 연속 에칭 프로세스를 종료시키는 단계가 종료점을 탐지하는 단계를 포함하는
    샘플 에칭 방법.
  16. 제 15 항에 있어서,
    상기 종료점은 상기 연속 에칭 프로세스 중에 생성되는 화학적 종들의 세트의 실시간 구성물에 의해서 결정되는
    샘플 에칭 방법.
  17. 제 15 항에 있어서,
    상기 종료점이 간섭 측정(interferometry)에 의한 실시간 필름 두께 측정에 의해서 결정되는
    샘플 에칭 방법.
  18. 제 9 항에 있어서,
    제 2의 연속 플라즈마 프로세스를 적용함으로써 상기 샘플의 제 3 부분을 제거하는 단계;
    상기 제 2의 연속 플라즈마 프로세스를 종료시키는 단계; 그리고
    제 2의 펄스화 플라즈마 프로세스를 적용함으로써 상기 샘플의 제 4 부분을 제거하는 단계를 더 포함하고,
    상기 제 2의 펄스화 플라즈마 프로세스는 복수의 제 2 듀티 사이클을 포함하고, 각각의 듀티 사이클은 제 2 플라즈마의 제 2 ON 상태와 제 2 OFF 상태의 조합을 나타내며, 상기 제 2 플라즈마가 제 2 반응 가스로부터 생성되고, 상기 제 2 반응 가스는, 상기 제 2 플라즈마의 ON 상태 중이 아니라, 상기 제 2 플라즈마의 OFF 상태 중에 보충되는
    샘플 에칭 방법.
  19. 샘플을 에칭하는데 사용되는 시스템으로서:
    샘플 홀더를 구비한 챔버;
    상기 챔버의 감압을 위해서 상기 챔버와 커플링된 배기 장치;
    상기 챔버 내로 반응 가스를 분사하기 위해서 상기 챔버와 커플링된 가스 주입 장치;
    상기 반응 가스로부터 유도된 플라즈마를 점화하기 위해서 상기 챔버와 커플링된 플라즈마 점화 장치; 및
    상기 플라즈마 점화 장치 및 상기 가스 주입 장치와 커플링된 연산 장치를 포함하며,
    상기 연산 장치는 프로세서 및 메모리를 포함하고, 상기 메모리는 펄스화 플라즈마 프로세스에서 플라즈마의 ON 상태와 OFF 상태 사이의 전환을 위해서 상기 플라즈마 점화 장치를 제어하기 위한 명령 세트를 포함하며, 상기 펄스화 플라즈마 프로세스는 복수의 듀티 사이클을 포함하고, 각각의 듀티 사이클은 상기 플라즈마의 1개의 ON 상태와 1개의 OFF 상태의 조합을 나타내며, 상기 메모리는 또한 개방 상태와 폐쇄 상태 사이의 전환을 위해서 상기 가스 주입 장치를 제어하기 위한 명령 세트를 포함하며, 상기 플라즈마는 상기 반응 가스로부터 생성되고, 상기 가스 주입 장치가 상기 개방 상태에 있을 때 상기 반응 가스가 보충되고, 상기 반응 가스는, 상기 플라즈마의 상기 ON 상태 중이 아니라, 상기 플라즈마의 OFF 상태 중에 보충되는
    샘플 에칭에 사용되는 시스템.
  20. 제 19 항에 있어서,
    상기 샘플을 바이어스시키기 위해서 상기 샘플 홀더에 커플링된 전압 소오스를 더 포함하는
    샘플 에칭에 사용되는 시스템.
  21. 제 19 항에 있어서,
    프로세싱 단계의 종료점을 탐지하기 위해서 상기 챔버에 커플링된 탐지 장치를 더 포함하는
    샘플 에칭에 사용되는 시스템.
  22. 제 19 항에 있어서,
    상기 ON 상태의 지속시간은 상기 샘플에 인접한 반응 구역 내에서 마이크로-로딩을 실질적으로 방지할 수 있는 길이를 가지고, 그리고 상기 OFF 상태의 지속시간은 상기 샘플에 인접한 상기 반응 구역으로부터 에칭 부산물 세트를 실질적으로 제거할 수 있는 길이를 갖는
    샘플 에칭에 사용되는 시스템.
  23. 제 22 항에 있어서,
    상기 ON 상태로 구성되는 각 듀티 사이클의 부분이 5 내지 95%의 범위인
    샘플 에칭에 사용되는 시스템.
KR1020097019675A 2007-02-21 2008-02-21 반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템 KR101470292B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/677,472 US7718538B2 (en) 2007-02-21 2007-02-21 Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
US11/677,472 2007-02-21
US11/678,047 US7771606B2 (en) 2007-02-22 2007-02-22 Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures
US11/678,047 2007-02-22

Publications (2)

Publication Number Publication Date
KR20090125112A KR20090125112A (ko) 2009-12-03
KR101470292B1 true KR101470292B1 (ko) 2014-12-08

Family

ID=39710407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019675A KR101470292B1 (ko) 2007-02-21 2008-02-21 반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템

Country Status (3)

Country Link
JP (1) JP5547495B2 (ko)
KR (1) KR101470292B1 (ko)
WO (1) WO2008103453A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473163B (zh) * 2010-09-15 2015-02-11 Tokyo Electron Ltd A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method
JP6114622B2 (ja) * 2013-04-26 2017-04-12 東京エレクトロン株式会社 エッチング方法
EP3087586B1 (en) * 2013-12-23 2021-09-29 Intel Corporation Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures
JP5921580B2 (ja) * 2014-01-15 2016-05-24 株式会社日立ハイテクノロジーズ プラズマ処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110757U (ja) * 1991-03-11 1992-09-25 神港精機株式会社 断続プラズマ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618925A (ja) * 1984-06-23 1986-01-16 Mitsubishi Electric Corp エツチング方法
US5877407A (en) * 1997-07-22 1999-03-02 Lucent Technologies Inc. Plasma etch end point detection process
US6566272B2 (en) * 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP2001085393A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 表面加工方法
JP2001313284A (ja) * 2000-02-21 2001-11-09 Hitachi Ltd プラズマ処理方法および装置
US6818562B2 (en) * 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
US8404594B2 (en) * 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD
JP2006339562A (ja) * 2005-06-06 2006-12-14 Renesas Technology Corp プラズマ処理方法及びそれを用いた半導体装置の製造方法
US7718538B2 (en) * 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110757U (ja) * 1991-03-11 1992-09-25 神港精機株式会社 断続プラズマ装置

Also Published As

Publication number Publication date
WO2008103453A1 (en) 2008-08-28
JP5547495B2 (ja) 2014-07-16
JP2010519767A (ja) 2010-06-03
KR20090125112A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101445299B1 (ko) 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템
US7771606B2 (en) Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures
US7737042B2 (en) Pulsed-plasma system for etching semiconductor structures
US10347500B1 (en) Device fabrication via pulsed plasma
KR102513051B1 (ko) 에칭 방법
KR102363778B1 (ko) 에칭 방법
US11398386B2 (en) Plasma etch processes
KR102429615B1 (ko) 에칭 방법
JP6504989B2 (ja) エッチング方法
WO1998027581A1 (en) Methods for reducing plasma-induced charging damage
TW201724252A (zh) 蝕刻方法
KR102362446B1 (ko) 에칭 방법
CN105810582B (zh) 蚀刻方法
KR101470292B1 (ko) 반도체 구조물을 에칭하기 위한 펄스화 반응 가스를 보충하는 펄스화 플라즈마 시스템
JP7542451B2 (ja) プラズマ処理装置
EP3046139A1 (en) Etching method
WO2008103454A2 (en) Pulsed plasma system for etching semiconductor structures
CN105810579B (zh) 蚀刻方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant