CN102983076A

CN102983076A - 半导体集成电路制造方法

Info

Publication number: CN102983076A
Application number: CN2011102637542A
Authority: CN
Inventors: 孟令款
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-09-07
Filing date: 2011-09-07
Publication date: 2013-03-20

Abstract

一种半导体集成电路制造方法，采用脉冲等离子体进行刻蚀，通过周期性的施加脉冲功率以产生等离子体，由于具有比连续波等离子体更低的电子温度和等离子体密度，使得等离子体损伤被大大地降低，极大的避免si recess的形成；同时，也可以采用连续波与脉冲等离子结合的方法，在避免损伤的同时，保证刻蚀速度。

Description

半导体集成电路制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别地，涉及一种采用脉冲等离子体工艺实现半导体结构刻蚀的方法。

背景技术

在过去的40年中，等离子体干法刻蚀工艺在半导体集成电路制造领域一直扮演着极为重要的角色。逻辑产品及存储器件能够在不增加功耗的基础上获得越来越高的性能，这些高性能和大容量产品的制造，很大程度上便依赖于等离子体刻蚀技术能够对集成电路的心脏——栅电极，实现精密准确的控制，能够对集成电路的互连及深槽刻蚀获得垂直的形貌控制，从而，使得晶体管得以克服一系列限制，按照摩尔定律持续微缩。

随着集成电路进入45nm及以下节点，单位晶圆上芯片密度的增加需要集成更多的器件，因此，晶体管特征尺寸的线宽(CD)必须进一步缩小；另外，浅沟槽隔离(STI)结构作为有源区之间的电绝缘也将面临进一步挑战，具体来说，由于深度不能持续微缩，结果深宽比(AR)不断增加。除此之外，用于局部互连的接触孔深宽比也要进一步增加，并且对下层衬底的选择比也提出了更高要求。总的来说，采用常规等离子体工艺实现小线宽高深宽比(HAR)沟槽或孔的刻蚀将面临越来越多的困难，诸如均匀性、微负载效应及刻蚀的深宽比依赖效应(ARDE)等。如图1所示的ARDE效应，由于刻蚀速度和深宽比有强烈的依赖效应，即在线宽高密集区域因为拥有较小的线宽尺寸，相对较高的沟槽深度，导致刻蚀速度相对稀疏区域迅速降低。

另外，当CMOS关键尺寸进入32nm节点，必须采用高K金属栅工艺，并且栅的等效氧化层厚度仅在1nm左右。而在传统等离子体刻蚀工艺中，通常采用过刻蚀来清除栅刻蚀过程中的多晶硅或高K残留和去除主刻蚀期间产生的底部欠蚀效应(footing效应)，这要求对下层栅氧化层有极高的选择比。研究发现，在栅氧化层厚度很薄时(小于4-5nm)，在等离子体作用下，下层的硅衬底很容易被氧化(Si recess)。这会严重影响器件的可靠性和性能。如图2所示，给出了示例说明。其中，如图2a所示，衬底101上依次是栅氧化层102、多晶硅栅层103、硬掩模层104，图案化光刻胶层105定义了栅极图形；在硬掩模层104光刻出栅极图案，去除图案化光刻胶层105，接着，以硬掩模层104为掩模刻蚀多晶硅栅层103，如图2b，其间产生了footing效应，也即多晶硅栅层103根部侧壁未被刻蚀成垂直形貌，残留了部分多晶硅；如图2c，采用后过刻蚀技术(post over etch)对残留的多晶硅进行刻蚀，消除footing效应，但是，栅氧化层102的一部分被刻蚀掉；同时，衬底101中的部分区域的硅在等离子体作用下被氧化，被氧化的部分硅与栅氧化层形成一体的氧化硅106(图2c中斜线阴影部分)，这部分硅在随后的清洗过程中被去除，这样，在衬底101中形成了凹陷，即Si recess，参见附图2d。

因此，需要一种新的高深宽比孔刻蚀方法，以获得均匀的刻蚀速度和良好的刻蚀形貌。

发明内容

首先，本发明提供一种栅结构的刻蚀方法，其中，包括：

提供衬底，在所述衬底上依次形成栅氧化层、栅电极层、硬掩模结构，在所述硬掩模结构之上形成所需栅结构的图案化光刻胶层；

在等离子体刻蚀机的腔体中通入所需的刻蚀反应气体，采用脉冲等离子体刻蚀待刻蚀的各层，得到所需的栅结构，所述待刻蚀的各层包括栅氧化层、栅电极层、硬掩模结构；

其中，所述脉冲等离子体是在所述等离子体刻蚀机的腔体的源端和偏置端均连接脉冲功率；

所述脉冲功率由多个脉冲周期组成，通过调节脉冲功率的脉冲频率和脉冲占空比来实现对所产生的等离子体的控制；

所述脉冲功率的每个脉冲周期中均具有开启状态和关闭状态，在开启状态下，所述脉冲功率用于等离子体的产生。

根据本发明的方法，其中，所述等离子体刻蚀机采用感应耦合等离子体(ICP)或回旋共振等离子体(ECR)的刻蚀设备。

根据本发明的方法，其中，在所述等离子体刻蚀机的腔体的源端和偏置端均连接脉冲功率，源端和偏置端连接的脉冲功率被设置为同步或异步、同相或异相。

根据本发明的方法，其中，所述脉冲功率的脉冲频率范围是500Hz到20kHz，脉冲占空比的范围是10％到90％。

根据本发明的方法，其中，所述脉冲功率的每个开启状态的时间长度不应使高深宽比孔结构中积累的正电荷达到稳定状态。

根据本发明的方法，其中，所述脉冲功率的每个开启状态的时间长度满足如下条件：能获得期望的刻蚀速度，以移除所述待刻蚀的各层实现所需要的栅结构以及形貌要求。

根据本发明的方法，其中，所述脉冲功率的每个关闭状态的时间长度满足如下条件：在刻蚀过程中的栅结构的侧壁形成聚合物保护层，以实现各向异性刻蚀。

根据本发明的方法，其中，所述脉冲功率的每个关闭状态的时间长度满足如下条件：能够去除开启状态下刻蚀反应所产生的副产物。

其次，本发明还提供一种栅结构的刻蚀方法，其中，包括：

在等离子体刻蚀机的腔体中通入所需的刻蚀反应气体，采用连续波等离子体与脉冲等离子体相结合的方法刻蚀待刻蚀的各层，得到所需的栅结构，所述待刻蚀的各层包括栅氧化层、栅电极层、硬掩模结构；

其中，通过应用所述连续波等离子体刻蚀所述待刻蚀的各层的第一部分，借助于刻蚀时间或终点诊测系统控制连续波等离子体刻蚀的终点；

然后，采用脉冲等离子体刻蚀所述待刻蚀的各层的余下部分，直至得到所需的高深宽比孔结构；

所述脉冲功率由多个脉冲周期组成，通过调节脉冲功率的脉冲频率和脉冲占空比的来实现对所产生的等离子体的控制；

根据本发明的方法，其中，采用光学干涉法测定所述待刻蚀层薄膜厚度来控制连续波等离子体刻蚀的终点。

根据本发明的方法，其中，采用光学光谱法通过测定不同波段的频率来控制连续波等离子体刻蚀的终点。

根据本发明的方法，其中，根据待刻蚀层的特性要求，控制一定的刻蚀时间，从而确定连续波等离子体刻蚀的终点。

本发明提出了一种栅结构的刻蚀方法，采用脉冲等离子体进行刻蚀，通过周期性的施加脉冲功率以产生等离子体，由于具有比连续波等离子体更低的电子温度和等离子体密度，使得等离子体损伤被大大地降低，极大的避免si recess的形成；同时，也可以采用连续波与脉冲等离子结合的方法，在避免损伤的同时，保证刻蚀速度。

附图说明

图1为采用传统的等离子体刻蚀工艺，在刻蚀复杂或多结构过程时，随结构密度增加刻蚀速度降低曲线；

图2a-2d硅衬底凹陷的产生；

图3a-3d无衬底凹陷现象产生的栅结构刻蚀；

图4为采用脉冲等离子体工艺，射频功率与刻蚀速度的对应图；

图5为刻蚀机射频源与偏置功率同步同相的脉冲等离子体产生示意图；

图6采用连续波等离子体与脉冲等离子体相结合的方式刻蚀栅结构时功率与速度的对应图；

图7A、7B采用连续波等离子体与脉冲等离子体相结合的方式刻蚀栅结构。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

本发明的实施例涉及使用脉冲等离子体方法进行半导体结构的刻蚀，以实现所要求的刻蚀形貌及线宽需求。根据本发明的技术，刻蚀的半导体结构能够应用于CMOS产品前段栅刻蚀、浅沟槽隔离、局部互连工艺(Contact via)和铜后段大马士革工艺刻蚀，也可用于DRAM形成电容的高深宽比孔刻蚀，或其他复杂的新器件、新结构刻蚀。本发明提供一种半导体结构刻蚀的方法，其他成熟的工艺可以应用于此，作为辅助的手段。本发明中等离子体刻蚀机采用感应耦合等离子体(ICP)或回旋共振等离子体(ECR)的刻蚀设备。

本发明应用的一个实施例要刻蚀一个晶体管栅结构，此结构包括一个半导体衬底401，如图3a，栅氧化层402，栅电极403，用于形成栅线宽所需的硬掩模结构404，及定义线宽的光刻胶405。其中半导体衬底在一些实施例中可以包括任何适合的第IV主族元素为基础的半导体材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅；在另外一些实施例中可以是任何III/V族化合物半导体材料，例如但不限于砷化镓、氮化镓、磷化镓、砷化镓、锑化铟、磷化铟、砷化铟镓、砷化铝镓、磷化铟镓或由他们组成的混合物。根据不同的技术节点及工艺整合需要，栅氧化层402可以是二氧化硅、氮氧化硅或高K材料，或是他们之间的结合。其中，高K材料可以是但不限于氧化铝、氧化铪、氧化钌、氧化锆、氧化镧、铪硅氧氮、铪硅氧、铪硅铝氧氮、钛酸锶、钛酸钡、硅酸锆、钛酸锶钡等。栅电极403的选择不特别限定为半导体材料，当前45nm节点以上主要选择N+、P+掺杂的LPCVD多晶硅；45nm节点以下的前栅金属栅电极主要由多晶硅4032和调节栅极功函数的材料4031组成，如金属、金属氮化物、金属氧化物或它们之间的组成。金属材料，例如但不限于铝、铼、钨等；金属氮化物可以是但不限于氮化钛、氮化钽、氮化钨、氮化钼、钛镓氮、钛铝氮、钼铝氮等或他们之间的组成。金属氧化物主要是用于调节偶极子的氧化镧、氧化铝。光刻用的硬掩模结构404依据不同的工艺，要求也有所不同。在一些实施例中，可以选择SiO2、SiN、SiON、非晶碳(α-C)、SiOC等及它他们的组合结构，经过合适的光刻技术将图形从光刻胶405精确无误的传递到下面的待刻蚀层。光刻技术依赖具体的节点选择特定的技术，如DUV、EUV、浸入式光刻、电子束光刻、纳米压印等；光刻胶405包括正型和负型光刻胶，取决于具体的工艺技术及节点要求。接着，参见附图3b，以光刻胶405为掩模对硬掩模结构404进行刻蚀，去除光刻胶405，再以硬掩模结构404为掩模刻蚀多晶硅4032；以硬掩模结构404和多晶硅4032为掩模，刻蚀4031层和栅氧化层402，参见附图3c；接着，去除硬掩模结构404，获得前段栅结构，如图3d。

在自上而下刻蚀404、403、402直到衬底结构时，依据不同的硬掩模及电极材料需要选择不同的刻蚀气体。在一些体现中，当刻蚀二氧化硅、氮化硅或氮氧化硅等硅基电介质薄膜时，更多的使用碳氟基气体及与O₂的组合，如最常使用的CF₄/CHF₃/O₂的混合气体。在刻蚀非晶碳时，使用含O₂的气体即可；而在刻蚀多晶硅电极材料时，有较多的气体组合可供选择，这主要依赖所要求的工艺需求。如在一些体现中，可以采用Cl₂/HBr的混合气体，也有采用HBr/O₂的混合气体或SF₆/O₂的组合也可用来刻蚀硅半导体材料。除了上述材料，对于非半导体基材料，诸如金属及其化合物，像Al、W、TiN、TaN等刻蚀气体的选择更加重要，因为金属氮化物材料有较高的融点，气体的选择要能够与待刻蚀气体反应并能够迅速挥发出去，以便形成所需的图形。如在刻蚀TiN电极时选择Cl₂/HBr，WN选择Cl₂/O₂/NF₃气体，HfO₂高K材料的刻蚀可以选择BCl₃/Ar或Cl₂/BCl₃/Ar气体。

另外，在刻蚀402栅氧化层时，由于进入45nm节点以后逐渐采用高K介质，其不同于传统的SiO₂、SiON等材料。如刻蚀HfO₂高K材料时可以选择BCl₃/Ar或Cl2/BCl₃/Ar气体，借助脉冲等离子体具有低的电子温度和离子平均能量，从而可以降低对衬底的损伤(Si recess)。

如图4为采用脉冲等离子体刻蚀模式时，射频功率及其刻蚀速度示意图。采用合适的等离子体工艺产生脉冲等离子体，具有特定的脉冲频率及占空比，在等离子体刻蚀机的腔体的源端和偏置端均连接脉冲功率，源端和偏置端连接的脉冲功率被设置为同步或异步、同相或异相，这一切视应用其菜单调节的结果而定。很显然，脉冲占空比越高，脉冲频率越小，越接近传统的连续波等离子体刻蚀工艺，可能会抵消采用脉冲等离子体工艺的优点。因此，选择合适的脉冲参数及源和偏置端的射频功率接入方式是非常重要的。通常，脉冲功率的脉冲频率范围是500Hz到20kHz，脉冲占空比的范围是10％到90％。

在一些具体的实施例中，可以选择源与偏置端射频功率同步同相的方式，参见附图5，这样的好处是易于控制及可以大大降低射频网络匹配阻抗问题。并且，在工作周期的开启状态，样品将会被施加负偏置电压；在射频的关闭状态，同步模式下将会对衬底样品施加零偏置电压。对于非同步模式，如果电源射频端等离子体处在关闭状态，偏置射频处在开的状态，将会导致相当大的射频偏置电压，大大增加离子轰击能量。当处在过刻蚀阶段时，将会对衬底材料有相当大的损伤，难以避免衬底凹陷效应(Si recess)。

在采用脉冲等离子体刻蚀时，其包括多个工作周期，分别对应“开启”与“关闭”状态。选择合适的脉冲频率、使用周期性的脉冲等离子体对目标层进行刻蚀。在脉冲“开启”的初始状态，等离子体在刻蚀腔体内经激发产生，最终形成稳定的辉光放电。等离子体中包括了荷能电子、正离子和荷能中性基团，在一些电负性气体放电中还会产生负离子。诸如，采用HBr/O₂刻蚀Si基材料如多晶硅栅、浅沟槽隔离结构时，在脉冲放电的“关闭”阶段即“余辉”期间，将会产生负离子组分Br^-。像卤族元素(F、Cl、Br)等电负性气体成分在脉冲功率关闭阶段，即“余辉”期间，由于具有比连续波等离子体更低的电子温度和等离子体密度，在余辉阶段能够实现从电子-离子等离子体到离子-离子等离子体的转变，更易于产生负等离子体。由于脉冲功率包括“开启”与“关闭”状态，不同于传统的连续波模式，可以调整脉冲频率及占空比选择合适的刻蚀速度，消除了Footing效应，如图3b和3c所示，并无Footing效应产生。在脉冲等离子体刻蚀工艺中，脉冲功率的每个开启状态的时间长度不应使高深宽比孔结构中积累的正电荷达到稳定状态；同时，开启状态的时间长度也能获得期望的刻蚀速度，以移除所述待刻蚀的各层实现所需要的栅结构以及形貌要求。另外，脉冲功率的每个关闭状态的时间长度应满足：在刻蚀过程中的栅结构的侧壁形成聚合物保护层，以实现各向异性刻蚀，同时，关闭状态的时间长度也能满足去除开启状态下刻蚀反应所产生的副产物的要求。

在另一可选的实施例中，可以通过当前成熟的连续波等离子体模式刻蚀到栅结构的关键层如高K金属栅电极处，再选择脉冲等离子体刻蚀技术。两种刻蚀技术相结合的好处是可以增加总的刻蚀速度提高芯片的吞吐率或产出率(Through-put)或单位时间芯片生产率(WPH：Wafer per hour)，亦可以在此基础上，降低高K金属栅发生Footing问题及对衬底的损伤。为了便于理解，将连续波模式与脉冲等离子体模式相结合的方式示于图6中，整个刻蚀过程由Etch1和Etch2两部分组成，分别对应连续波与脉冲波模式。在连续波模式，功率处于连续开启状态，然而，在脉冲模式下，脉冲等离子体周期性开启，开启周期为T。两阶段的刻蚀速度，以对时间平均的方式示于图6中。因此，对于复杂结构的深孔或其他结构的刻蚀，针对关键层可以选择脉冲等离子体刻蚀方式，而对于不太关键而又要求高吞吐率的部分可以选择连续波模式的刻蚀方式，两者的结合可以充分兼顾到生产率与可靠性的要求。

金属电极材料403TiN的刻蚀可以选择Cl₂/HBr或Cl2/BCl3/Ar气体，在一些实施例中，可以采用传统的连续波模式的等离子体刻蚀，在另外一些例子中，亦可采用脉冲等离子体刻蚀技术。通过开启脉冲功率，选择合适的脉冲频率，产生稳定的等离子体。由于脉冲功率包括“开启”与“关闭”状态，不同于传统的连续波模式，可以调整脉冲频率及占空比选择合适的刻蚀速度，消除了Footing效应。

对于连续波模式等离子体与脉冲等离子体模式相结合的方式，更多的还可以应用于复杂多层结构上，降低对下面关键层的损伤，提升器件性能。结合两种模式可以实现无损伤的刻蚀能力，如图7A，复杂的多层刻蚀结构706，例如是由703和704两部分组成，它们可以是不同的电介质薄膜材料，也可以包含金属基薄膜材料，视乎具体的应用而定。其中，701是半导体衬底材料，702由电介质材料组成，如SiO₂、SiN、SiON等，703和704为待刻蚀层，705为形成刻蚀孔需要的光刻胶及掩模，用以精确地传递图形到下层结构中。在一些实施例中，703是一层极薄的电介质材料，例如小于等于10nm，在刻蚀过程中，需要控制极小的损伤或材料损失。704由于具有是一层较厚的薄膜，例如大于等于200nm，可以采用连续波模式的刻蚀方式，并且可以拥有较快的刻蚀速度。依据不同的材料成分，选择合适的刻蚀气体，如电介质材料SiO₂/SiN/Si0N需要选择碳氟基气体C_xF_y与合适的添加气体如O₂，CO，Ar等；金属基材料需要选择能够刻蚀其的气体并在常温下有较高的挥发性，如刻蚀W需要选择氟基气体；硅基材料需要选择Cl₂/HBr、HBr/O₂、SF₆/O₂等混合气体。如上所述，当刻蚀704电介质薄膜即将到703时，调整源与偏置端的连接方式，转移到脉冲等离子体模式。优化参数，周期性的脉冲功率施加到刻蚀腔体内部，形成稳定的辉光等离子体放电。如图7B，借助较低的电子温度及离子轰击能量，刻蚀703层。由于脉冲等离子体刻蚀拥有相对小的刻蚀速度，因此在对703层刻蚀过程中，可以对下层结构702有较低的损伤，实现可控的刻蚀形貌。其中，可以采用光学干涉法测定704薄膜厚度来控制连续波等离子体刻蚀的终点，也可以采用光学光谱法通过测定不同波段的频率来控制连续波等离子体刻蚀的终点。另外，还可以根据待刻蚀层的特性要求，控制一定的刻蚀时间，从而确定连续波等离子体刻蚀的终点。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims

1.一种栅结构的刻蚀方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述等离子体刻蚀机采用感应耦合等离子体(ICP)或回旋共振等离子体(ECR)的刻蚀设备。

3.根据权利要求1所述的方法，其特征在于，在所述等离子体刻蚀机的腔体的源端和偏置端均连接脉冲功率，源端和偏置端连接的脉冲功率被设置为同步或异步、同相或异相。

4.根据权利要求1所述的方法，其特征在于，所述脉冲功率的脉冲频率范围是500Hz到20kHz，脉冲占空比的范围是10％到90％。

5.根据权利要求1所述的方法，其特征在于，所述脉冲功率的每个开启状态的时间长度不应使高深宽比孔结构中积累的正电荷达到稳定状态。

6.根据权利要求1所述的方法，其特征在于，所述脉冲功率的每个开启状态的时间长度满足如下条件：能获得期望的刻蚀速度，以移除所述待刻蚀的各层实现所需要的栅结构以及形貌要求。

7.根据权利要求1所述的方法，其特征在于，所述脉冲功率的每个关闭状态的时间长度满足如下条件：在刻蚀过程中的栅结构的侧壁形成聚合物保护层，以实现各向异性刻蚀。

8.根据权利要求1所述的方法，其特征在于，所述脉冲功率的每个关闭状态的时间长度满足如下条件：能够去除开启状态下刻蚀反应所产生的副产物。

9.一种栅结构的刻蚀方法，其特征在于，包括：

10.根据权利要求9所述的方法，其特征在于，采用光学干涉法测定所述待刻蚀层薄膜厚度来控制连续波等离子体刻蚀的终点。

11.根据权利要求9所述的方法，其特征在于，采用光学光谱法通过测定不同波段的频率来控制连续波等离子体刻蚀的终点。

12.根据权利要求9所述的方法，其特征在于，根据待刻蚀层的特性要求，控制一定的刻蚀时间，从而确定连续波等离子体刻蚀的终点。