KR20090104860A - Led 패키지 및 입체회로부품의 설치구조 - Google Patents

Led 패키지 및 입체회로부품의 설치구조 Download PDF

Info

Publication number
KR20090104860A
KR20090104860A KR1020097016780A KR20097016780A KR20090104860A KR 20090104860 A KR20090104860 A KR 20090104860A KR 1020097016780 A KR1020097016780 A KR 1020097016780A KR 20097016780 A KR20097016780 A KR 20097016780A KR 20090104860 A KR20090104860 A KR 20090104860A
Authority
KR
South Korea
Prior art keywords
dimensional
substrate
circuit component
mounting
dimensional circuit
Prior art date
Application number
KR1020097016780A
Other languages
English (en)
Inventor
마사히데 무토
요시유키 우치노노
히로유키 요시다
타카시 신도
마사히로 사토
유타카 니시라
노리마사 가지
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007034324A external-priority patent/JP4582100B2/ja
Priority claimed from JP2007040673A external-priority patent/JP4687665B2/ja
Priority claimed from JP2007114739A external-priority patent/JP4943930B2/ja
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Publication of KR20090104860A publication Critical patent/KR20090104860A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

LED 패키지는 LED 칩(11)이 실장되고, 해당 LED 칩(11)과 전기적으로 접속되는 실장기판(20) 상에 실장되는 입체형 기판(12)과, 실장기판(20) 상에 땜납(21)을 통해 탑재(搭載)된 복수의 탄성체(17)를 구비한다. 복수의 탄성체(17)는, 입체형 기판(12)의 외측면이어서 쌍방으로 대향(對向)하는 복수의 외측면으로부터 내면측에 가하는 탄성력에 의해서, 해당 입체형 기판(12)의 실장기판(20)에 대한 위치를 유지한다.
LED 패키지, LED 칩, 입체형 기판

Description

ＬＥＤ 패키지 및 입체회로부품의 설치구조{LED PACKAGE AND STRUCTURE FOR MOUNTING THREE-DIMENSIONAL CIRCUIT COMPONENT}
본 발명은 발광 다이오드(Light Emitting Diode;이하, LED라고 한다.) 칩을 패키지 본체에 실장한 LED 패키지 및 입체회로부품의 설치구조에 관한 것이다.
종래부터, LED 칩을 소정의 패키지 본체에 실장하고, 이것을 프린트 회로기판 등의 실장기판에 실장하는 LED 패키지가 제안되고 있다. 이러한 LED 패키지는 땜납에 의해서 LED 칩을 실장기판에 실장할 때에 전극 간에서 땜납량에 차이가 있으면, 땜납이 융해했을 때의 표면장력의 차이나 땜납이 고체화할 때의 수축응력 등에 기인하여, 일방(一方)의 전극이 떠오르는, 이른바 맨하탄 현상을 일으킨다고 하는 문제가 있다. 이것을 해결하기 위해서, 일본특개 2000-216440호 공보(이하 특허 문헌 1로 표기한다)에 기재된 기술이 제안되고 있다.
이 특허 문헌 1에는, 일방(一方)의 면이 소자(素子) 설치면이 되어 소자용 전극이 설치되고, 타방(他方)의 면이 설치면이 되어 단자용 전극이 설치되는 판상 기판을 가지는 발광 다이오드가 개시되어 있다. 특히, 이 발광 다이오드는 판상 기판에 일방의 면으로부터 타방의 면에 이르는 쓰루홀(through-hole) 전극을 설치하고, 이 쓰루홀 전극에 의해서 소자용 전극과 단자용 전극과의 전기적 접속을 실시 하는 것에 의해, 땜납량에 불균일을 일으키고 있을 때에라도, 판상 기판에 일방의 단부(端部)를 떠오르게 하는 응력을 일으키는 것을 없애고, 도통(道通) 불량을 방지할 수 있다고 하고 있다.
또한, 종래의 LED 패키지로서는, 도 1에 나타난 단면도와 같은 것이 공지되어 있다. 이 LED 패키지는 땜납(21)을 통해 소정의 회로 패턴(22)이 형성된 실장기판(20) 상에 실장된다. 패키지 본체(10)는, 예를 들면 세라믹 소결체로 이루어지는 본체부(12)를 가진다. 본체부(12)는 중앙 부분에 두절원추(頭切圓錐) 형상의 움푹패인 곳이 형성되고, 저면에 LED 칩(11)이 실장되도록 구성되어 있다. 이 두절원추 형상의 움푹패인 곳의 저면은, LED 칩(11)을 실장하는 LED 칩 실장부(13)로서 이용된다.
그런데 LED 패키지에 있어서는 실장기판에 땜납 실장했을 경우에는 실장기판의 선팽창율이 LED 패키지의 선팽창율보다 크다. 열이력(熱履歷)에 의해서 LED 패키지와 실장기판 상의 배선 패턴과의 접속 부분에 응력이 집중했을 경우, 해당 현상을 기인(起因)으로 해서, 히트 사이클 시험 등의 때에 땜납이 파괴되는 일이 있고, 도통 불량을 일으킨다고 하는 문제가 있었다. 이 문제는 패키지 본체가 세라믹스재 등으로 형성되어 있는 것에 기인하고, 사용시 뿐만 아니라 땜납 실장시에 있어서도 문제가 되는 일이 있다.
구체적으로는, 도 1에 나타난 바와 같은 LED 패키지에서는, LED 칩(11)의 발열이 본체부(12), 수지제(樹脂製)의 실장기판(20), 도시하지 않는 방열판(放熱板)에 전달되면, 본체부(12), 실장기판(20), 방열판의 사이의 선팽창율의 상이한 것에 의해, 접속부인 땜납(21)이 파손될 가능성이 있다.
그래서, 이러한 문제를 해결하기 위해서 접촉 용수철을 가지는 소켓을 이용하여 입체회로부품을 설치하고, 입체회로부품과 소켓을 전기적으로 접속하는 것도 제안되고 있다.
그러나 특허 문헌 1에 기재된 판상 기판을 이용했을 경우, 판상 기판을 소켓에 설치할 때에 접촉 용수철을 판상 기판의 측면부에 접촉시키면 소켓의 폭이 넓어져 버리고, 상면부(上面部) 혹은 하면부(下面部)에 접촉시키면 소켓이 두꺼워져 버린다.
이와 같이, 상기 종래 기술에서는 입체회로부품의 설치구조의 소형화를 도모하기 어려웠다.
그래서, 본 발명은, 상술한 바와 같은 문제를 해결하기 위해서 안출된 것이며, 실장기판과의 선팽창율의 차이에 기인하여 발생하는 응력을 유효하게 완화하는 것에 의해서 땜납의 파괴를 방지하고, 도통 불량을 방지할 수 있는 LED 패키지를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 도통 불량을 억제할 수 있는 것과 동시에, 소형화를 도모할 수 있는 입체회로부품의 설치구조를 얻는 것을 목적으로 한다.
본 발명과 관련되는 LED 패키지는, 상술한 과제를 해결하기 위해서, LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과 실장기판 상에 땜납을 통해 탑재된 복수의 탄성체를 구비한다.
이 LED 패키지에 있어서, 복수의 탄성체는, 입체형 기판의 외측면으로서 쌍방으로 대향하는 복수의 외측면으로부터 내면측으로 가하는 탄성력에 의해서, 해당 입체형 기판의 실장기판에 대한 위치를 유지해도 좋다.
또한 이 LED 패키지에 있어서, 복수의 탄성체는, 입체형 기판의 상면(上面)으로부터 하면(下面)으로 가하는 탄성력에 의해서, 해당 입체형 기판의 실장기판에 대한 위치를 유지해도 좋다.
또한 이 LED 패키지에 있어서, 입체형 기판은 쌍방으로 대향하는 복수의 외측면에 요부(凹部)가 형성되고, 복수의 탄성체는, 입체형 기판의 요부로부터 내면 측으로 가하는 탄성력에 의해서, 해당 입체형 기판의 실장기판에 대한 위치를 유지해도 좋다.
또한, 이 LED 패키지에 있어서, 입체형 기판은, 쌍방으로 대향하는 복수의 외측면으로서, 하단에 절흠(切欠)형의 요부가 형성되고, 복수의 탄성체는 입체형 기판에 형성된 요부 내로서 해당 입체형 기판의 외형 내측(內側)으로 수용되고, 입체형 기판의 요부로부터 내면측에 가하는 탄성력에 의해서, 해당 입체형 기판의 실장기판에 대한 위치를 유지해도 좋다.
또한 상기 목적을 달성하기 위해, 본 발명은, LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과, 상기 LED 칩 및 상기 실장기판 상의 회로 패턴과 땜납을 통해 접속되고, 상기 입체형 기판의 외벽을 따라 형성되는 복수의 회로 패턴을 구비한다.
이와 같은 LED 패키지는, 상술한 과제를 해결하기 위해서, 복수의 회로 패턴은 상기 입체형 기판의 복수의 측면 중 인접하는 측면에, 각각 형성된다. 또한, LED 패키지는, 상술한 과제를 해결하기 위해서, 복수의 회로 패턴은, 상기 입체형 기판의 복수의 측면 중 단일의 측면에, 각각 형성되어 있어도 좋다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 전자 부품을 전기적으로 접속하는 회로 패턴이 표면에 형성되어 전자 부품이 실장되는 입체회로부품과, 상기입체회로부품을 수납하는 프레임부와 상기 입체회로부품을 유지하는 접촉 용수철부를 가지는 소켓를 구비하는 입체회로부품의 설치구조로서, 상기 입체회로부품은, 해당 입체회로부품의 측부(側部)를 절흠한 절흠요부(切欠凹部)가 설치되어 있는 것과 동시에, 해당 절흠요부의 내면에는 상기 회로 패턴의 일부인 단자부가 설치되어 있고, 상기 접촉 용수철부는, 상기 단자부에 접촉하는 것과 동시에, 상기 절흠요부의 내면을 눌러(押壓) 상기 입체회로부품을 유지하는 제1의 접촉 용수철을 구비한다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 접촉 용수철부는, 상기 입체회로부품을 유지하는 제2의 접촉 용수철을 구비하고 있어도 좋다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 제2의 접촉 용수철과 상기 프레임부가 일체로 형성되어 있어도 좋다.
또한 이 입체회로부품의 설치 구조에 있어서, 상기 입체회로부품의 적어도 일부에 요부가 형성되고, 해당 요부 내에 상기 회로 패턴이 형성되어 있어도 좋다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 제1의 접촉 용수철은 상기 단자부에 당접하는 굴곡부를 구비하는 것과 동시에, 상기 단자부는 노치(notch)부를 구비하고 있어 상기 굴곡부를 상기 노치부에 2개소(箇所)에서 접촉시켜도 좋다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 소켓은, 상기 입체회로부품을 지지하는 돌기부를 구비하고 있어도 좋다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 입체회로부품의 하면부를 방열판에 당접시켜도 좋다.
또한, 이 입체회로부품의 설치 구조에 있어서, 상기 소켓의 하부에는 해당 소켓을 유지하는 유지 금구(金具)가 설치되고 있고, 해당 유지 금구를 통해 상기 입체회로부품의 하면부를 상기 방열판에 당접시켜도 좋다.
또한, 이 입체회로부품의 설치 구조에 있어서, 상기 입체회로부품의 하면부에 돌부(突部)를 마련하는 것과 동시에, 상기 유지 금구에 삽통공(揷通孔)을 설치하고, 상기 돌부를 상기 삽통공에 삽통시켜도 좋다.
또한, 이 입체회로부품의 설치구조에 있어서, 상기 유지 금구는, 상기 방열판으로의 설치부를 구비하고 있어도 좋다.
또한 더욱이, 이 입체회로부품의 설치구조에 있어서, 상기 입체회로부품과 상기 방열판에 서로 감합(嵌合)하는 요철(凹凸)부를 설치해도 좋다.
[도 1] 도 1은, 종래의 LED 패키지를 나타내는 단면도이다.
[도 2] 도 2는, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지에 있어서의 패키지 본체의 외관 구성을 나타내는 사시도이다.
[도 3] 도 3은, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지에 있어서 의 패키지 본체의 외관 구성을 나타내는 사시도이며, 고반사율의 금속막을 형성한 패키지 본체의 구성을 나타내는 도면이다.
[도 4] 도 4는, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지의 단면도이다.
[도 5] 도 5는, LED 패키지를 제조하기 위한 박막윤곽제거법의 각 프로세스에 대해 설명하기 위한 도면이다.
[도 6] 도 6은, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지를 제조하는 모습을 설명하기 위한 도면이다.
[도 7] 도 7은, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지에 있어서의 탄성체를 나타내는 사시도이다.
[도 8] 도 8은, 본 발명의 제 1 실시 형태로서 표현된 LED 패키지에 있어서의 다른 탄성체를 나타내는 사시도이다.
[도 9] 도 9는, 본 발명의 다른 실시 형태로서 표현된 LED 패키지의 단면도이다.
[도 10] 도 10은, 본 발명의 다른 실시 형태로서 표현된 LED 패키지의 단면도이다.
[도 11] 도 11은, 본 발명의 다른 실시 형태로서 표현된 LED 패키지의 단면도이다.
[도 12] 도 12는, 본 발명의 다른 실시 형태로서 표현된 LED 패키지의 단면도이다.
[도 13] 도 13은, 본 발명의 제 2 실시 형태로서 표현된 LED 패키지에 있어서의 패키지 본체의 외관 구성을 나타내는 사시도이다.
[도 14] 도 14는, 본 발명의 제 2 실시 형태로서 표현된 LED 패키지에 있어서의 패키지 본체의 다른 외관 구성을 나타내는 사시도이다.
[도 15] 도 15는, LED 패키지를 제조하기 위한 박막윤곽제거법의 각 프로세스에 대해 설명하기 위한 도면이다.
[도 16] 도 16은, 본 발명의 제 2 실시 형태로서 표현된 LED 패키지를 제조하는 모습을 설명하기 위한 도면이다.
[도 17] 도 17은, 본 발명의 제 3 실시 형태와 관련된 입체회로부품의 설치 구조의 사시도이다.
[도 18] 도 18은, 본 발명의 제 3 실시 형태와 관련된 입체회로부품의 설치 구조의 분해 사시도이다.
[도 19] 도 19는, 본 발명의 제 3 실시 형태와 관련된 입체회로부품의 설치 구조의 평면도이다.
[도 20] 도 20은, 도 19의 A-A단면도이다.
[도 21] 도 21은, 도 19의 B-B단면도이다.
[도 22] 도 22는, 본 발명의 제 3 실시 형태의 변형예와 관련된 입체회로부품의 설치 구조의 분해 사시도이다.
[도 23] 도 23은, 본 발명의 제 4 실시 형태와 관련된 입체회로부품의 설치 구조의 사시도이다.
[도 24] 도 24는, 본 발명의 제 4 실시 형태와 관련된 입체회로부품의 설치 구조의 분해 사시도이다.
[도 25] 도 25는, 본 발명의 제 4 실시 형태와 관련된 입체회로부품의 설치 구조의 평면도이다.
[도 26] 도 26은, 도 25의 C-C단면도이다.
[도 27] 도 27은, 도 25의 D-D단면도이다.
[도 28] 도 28은, 본 발명의 제 5 실시 형태와 관련된 입체회로부품의 설치 구조의 사시도이다.
[도 29] 도 29는, 본 발명의 제 5 실시 형태와 관련된 입체회로부품의 설치 구조의 분해 사시도이다.
[도 30] 도 30은, 본 발명의 제 5 실시 형태와 관련된 입체회로부품의 설치 구조의 평면도이다.
[도 31] 도 31은, 도 30의 E-E단면도이다.
[도 32] 도 32는, 도 30의 F-F단면도이다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다.
<제1 실시 형태>
도 2 및 도 3은 LED 칩을 실장하는 패키지 본체(10)의 외관 구성을 나타내는 사시도이며, 도 4는 LED 칩(11)을 패키지 본체(10)에 실장한 LED 패키지를 실장기판(20) 상에 실장한 모습을 나타내는 단면도이다.
패키지 본체(10)는, 예를 들면 세라믹 소결체로 이루어지는 본체부(12)를 가진다. 세라믹스재로서는 산화 알루미늄, 질화 알루미늄, 질화 규소 등이 있다. 세라믹 소결체의 제조 방법으로서는 사출 성형, 압축 성형(프레스 성형), 몰드 성형 등이 있지만, 패키지 본체(10)를 제조할 때에는 어느 방법을 이용해도 좋다. 본체부(12)는 중앙 부분에 두절원추 형상의 움푹패인 곳이 형성되며 저면에 LED 칩(11)이 실장되도록 구성되어 있다.
이 두절원추 형상의 움푹패인 곳의 저면은, LED 칩(11)을 실장하는 LED 칩 실장부(13)로서 이용된다. 따라서, 패키지 본체(10)는, 이 LED 칩 실장부(13)로부터 본체부(12)의 측면에 걸쳐 소정의 회로 패턴(배선)(14)이 설치된 입체형 기판(Molded Interconnect Device; MID)으로서 기능하게 된다. 또한 두절원추 형상의 움푹패인 곳의 원추면은 LED 칩(11)으로부터 방사된 빛을 반사하는 반사판(15)으로서 기능한다. LED 패키지는, 반사판(15)을 이러한 원추면으로 하는 것에 의해 높은 신뢰성 및 광 추출 효율을 실현할 수 있다. 또한, 패키지 본체(10)에 있어서는, 예를 들면 도 3에 나타난 바와 같이, 반사판(15)의 부분에 고반사율의 금속막(16)을 형성하도록 해도 좋다. 이것에 의해, LED 패키지에 있어서는, 보다 높은 신뢰성 및 광 추출 효율을 실현할 수 있다.
이러한 LED 패키지에 대해서는 박막윤곽제거법에 의해 LED 칩 실장부(13)와 반사판(15)을 일체화한 것 같은 입체 회로 기판을 용이하게 형성할 수 있다. 이 박막윤곽제거법은 이하와 같은 프로세스로 이루어 진다.
우선, 박막윤곽제거법에 있어서는 가열 처리 프로세스를 실행하고, 소결체를 온도 1000℃, 유지 시간 1시간의 조건으로 가열 처리하며, 표면을 청정화한다.
계속하여, 박막윤곽제거법은 도전성 박막 형성 프로세스를 실행한다. 이 프로세스는, 진공 증착 장치나 DC 마그네트론 스퍼터링(magnetron sputtering) 장치 등을 사용한 물리적 증착법이나 무전해도금 등의 습식법 등에 의해, 도전성 박막을 기판 재료 표면에 형성하는 것이다. 구체적으로는, 기판 재료를 플라스마 처리 장치의 챔버 내에 세팅하고, 챔버 내를 10-4 Pa 정도로 감압한 후 온도 100~200℃로 3분간 정도 시험체를 예비 가열한다. 그 후 챔버 내에 질소나 아르곤 등의 가스를 유통시키는 것과 동시에, 챔버 내의 가스압을 10Pa 정도로 제어한다. 그리고 전극 간에 100~1000W의 고주파 전압(RF:13.56MHz)을 10~300초 간 인가하는 것으로써 플라스마 처리를 실시한다. 계속하여 챔버 내의 압력을 10-4 Pa 이하로 제어하고, 이 상태로 챔버 내에 아르곤 가스를 가스압이 0.6 Pa 정도가 되도록 도입(導入)한 후, 또한 300~600V의 직류 전압을 인가하는 것으로써, 금속 타겟을 봄바드(bombard)하고, 시험체 표면에 막두께가 100~1000nm정도의 도전성 박막을 형성한다. 또한 도전성 재료로서는, 동, 니켈, 크롬, 티탄 등이 이용된다.
계속하여, 박막윤곽제거법에 있어서는, 회로 패턴 형성 프로세스를 실행하고, 예를 들면 도5 중 (a)에 나타난 바와 같이, 대기 중에서 YAG 레이저의 제3고조파(THG-YAG 레이저)를 사용해서 회로 패턴의 윤곽을 따라 레이저를 주사하고, 산화 알루미늄 기판(33) 상에 형성된 도전성 박막(32) 가운데, 회로 패턴(31)의 윤곽부의 박막만을 제거한 박막 제거부(30)를 형성한다.
계속하여, 박막윤곽제거법에 있어서는, 도금 프로세스를 실행하고, 예를 들면 도5 중 (b)에 나타난 바와 같이, 소결체 표면의 전기 회로부에만 전해 도금에 의해서 동도금(銅鍍金)(34)을 실시하여 후막화하여, 두께가 5~15μm의 동막을 형성한다. 그 후, 예를 들면 도5 중 (c)에 나타난 바와 같이, 전면을 에칭하는 것에 의해서, 비전기 회로부에 잔존하고 있는 도전성 박막(32)을 에칭에 의해서 완전하게 제거한다. 이 때, 동도금(34)은, 도전성 박막(32)보다 두껍게 형성되고 있기 때문에, 잔존한다. 그리고, 예를 들면 도5 중 (d)에 나타난 바와 같이, 전기 회로부에 전기 도금에 의해서 니켈 도금이나 금도금(35)을 실시한다.
LED 패키지는, 이러한 박막윤곽제거법에 의해 용이하게 형성할 수 있다. 또한, 도 3에 나타낸 LED 패키지를 박막윤곽제거법에 의해 제조하는 경우에는, 상술한 동도금, 에칭, 니켈 도금까지의 프로세스에 대해서는과 동일하게 실시하고 나서, 전기 회로부에만 전기를 공급하여 금도금을 실시하는 것과 동시에, 반사판(15)에만 전기를 공급하여 예를 들면 은도금을 실시해도 좋다.
이와 같이 하여 형성되는 LED 패키지는, 도 4에 나타난 바와 같이, 땜납(21) 및 복수의 탄성체(17)을 통해 소정의 회로 패턴(22)이 형성된 실장기판(20) 상에 실장된다. 이 탄성체(17)는, 본체부(12)에 대한 접촉부에 용수철부(17a)가 형성되어 있다. 탄성체(17)는, 본체부(12)의 외측면로서 쌍방으로 대향하는 복수의 외측면에서 내면측에 가하는 탄성력을 발생시킨다. 이것에 의해, 복수의 탄성체(17)는, 요부(凹部)(12a)에 끼워 넣어지는 것에 의해서 본체부(12)를 끼워 넣고, 본체부(12)의 실장기판(20)에 대한 위치를 유지한다. 또한, 이 탄성체(17)는, 패키지 본체(10)와 실장기판(20)과의 계면에 발생하는 응력을 완화한다. 즉, 탄성체(17)는, 본체부(12)와 실장기판(20)과의 사이에 선팽창율의 상위(相違)가 있는 경우여도, 실장기판(20)에 대해서 본체부(12)가 어긋나는 것을 완화한다.
LED 패키지에 있어서는, 탄성체(17)를 설치하는 것에 의해, LED 칩(11)의 발열에 의해서 해당 LED 패키지와 실장기판(20)이 열팽창했을 경우에, 양자의 선팽창율의 차이로부터 계면에 응력이 발생했다고 해도, 탄성체(17)에 의해서 변형을 흡수해 응력 집중을 완화한다. 이것에 의해, 땜납(21)의 부분이 파괴해 버리는 것과 같은 불량 발생을 저감할 수 있다.
또한, 이 LED 패키지는, 도 1에 나타난 바와 같은 구조에 의한 땜납 (21)의 크랙 방지 외에, 실장기판(20)으로부터 본체부(12)가 빠지기 어려워지게 되는, 실장기판(20)에 대해서 착탈 가능하다 등의 효과도 발휘할 수 있다.
이러한 탄성체(17)가 설치된 LED 패키지는, 이하와 같이 하여 형성할 수 있다. 즉, LED 패키지를 제조할 때에는, 예를 들면 도 6 중 (a)에 나타난 바와 같이, 소결체(본체부(12))를 형성한다. 계속하여, LED 패키지를 제조할 때에는, 예를 들면 도 6 중 (b)에 나타난 바와 같이, 상술한 박막윤곽제거법에 따라 소결체의 표면에 회로 패턴(14)을 형성하고, 도 6 중 (c)에 나타난 바와 같이, LED 칩 실장부(13)에 LED 칩(11)을 실장한다. 그 후에, 도 6 (d)에 나타난 바와 같이, 본체부(12) 중 대향(對向)하는 부분, 즉, 도 2에 있어서 대향하는 회로 패턴(14)에 각각 접촉하도록 2개의 탄성체(17)를 실장기판(20) 상에 땜납 실장한다. 이와 같이 하여 형성된 LED 패키지는, 도 6 중 (e)에 나타난 바와 같이, 탄성체(17) 사이에 위치하도록, 실장기판(20) 상에 위치 결정되어 실장된다.
이와 같이 제조되는 LED 패키지에 있어서, 본체부(12)를 소정 위치에 정밀도 좋게 위치 결정하기 위해서는, 도 7 (a)에 나타난 바와 같이, 탄성체(17)를 땜납 (21)에 의해서 고정시키기 위한 회로 패턴(22')의 형상을, 패드 형상의 패드부로 한다. 즉, 회로 패턴(22＇)의 형상을 탄성체(17)의 저면의 형상과 거의 동일하게 한다. 이것에 의해, 회로 패턴(22＇)의 패드부에 땜납(21)을 부착시키고, 도 7 (b)와 같이 탄성체(17)의 저면을 회로 패턴(22＇)의 패드부에 배치하면, 땜납(21)의 셀프 얼라이먼트(self alignment)에 의해서 위치를 맞출수 있다. 구체적으로는, 탄성체(17)의 배치 위치가 어긋나 있어도, 탄성체(17)의 저면을, 땜납(21)이 부착하고 있는 위치에 고정시킬 수 있다. 이것에 의해, 본체부(12)는, 탄성체(17)에 의해서 위치 결정된다.
또한, 본체부(12)를 소정 위치에 정밀도 좋게 위치 결정하기 위해서는, 도 8에 나타난 바와 같이, 탄성체(17) 및 실장부(17c)를 구비한 성형체(17b)를 실장기판(20) 상에 실장해도 좋다. 성형체(17b)는, 프레임 틀 형상으로 되어 있고, 프레임 틀 내부에 본체부(12)가 수용될 의도로 되어 있다. 이 성형체(17b)는, 실장부(17c)가 회로 패턴(22) 상에 배치되어 해당 실장부(17c)와 회로 패턴(22)이 땜납 (21)에 의해서 접착된다. 이러한 프레임 틀 형상의 성형체(17b)가 회로 패턴(22)에 땜납(21)으로 접착되었을 경우, 본체부(12)는, 프레임 틀 내부에 배치되고, 또한 탄성체(17)의 탄성력에 의해서 위치 결정된다.
또한, 프레임 틀 형상의 성형체(17b)의 하면에 돌기(突起)(도시 생략)를 구 비함과 동시에, 실장기판(20)에 그 돌기와 감합(嵌合)하는 요부를 구비하여 돌기와 그 요부를 감합시켜서 위치 결정하도록 구성해도 좋다.
다음으로, 본 발명을 적용한 다른 LED 패키지에 대해 설명한다.
도 9에 나타낸 LED 패키지에 있어서의 본체부(12)는, 상부에 요부(12a)가 형성되어 있다. 복수의 탄성체(17)는, 볼록 형상의 용수철부(17a)를 요부(12a)에 끼워넣도록 실장기판(20) 및 회로 패턴(22) 상에 땜납(21)에 의해서 설치된다. 이러한 LED 패키지는, 실장기판(20) 상에 땜납(21)을 통헤 탑재된 복수의 탄성체(17)의 용수철부(17a)에 의해서, 본체부(12)의 상면으로부터 하면으로 탄성력을 가한다. 이 탄성력은, 용수철부(17a)로부터 요부(12a)를 향해 거의 수직으로 가해질 수 있다. 이것에 의해서, 탄성체(17)는, 해당 본체부(12)의 실장기판(20)에 대한 위치를 유지한다.
이러한 탄성체(17)을 구비한 LED 패키지에 의하면, 상술한 본체부(12)의 측면으로부터 내측으로 탄성력을 가하는 경우와 비교하여, 보다 강한 힘으로 본체부(12)를 실장기판(20)에 위치 결정할 수 있다. 특히, 본체부(12)가 실장기판(20)으로부터 떨어져 낙하하는 것을 방지할 수 있다. 또, 이 LED 패키지에 의하면, 본체부(12)와 실장기판(20)과의 사이의 선팽창율의 상위(相違)에 의해서 평면 방향으로 응력이 발생하는 경우이어도, 해당 응력 발생 방향으로 본체부(12)를 억누르는 것이 없기 때문에, 보다 땜납(21)의 크랙의 발생을 방지할 수 있다.
도 10에 나타나는 LED 패키지는 본체부(12)가 대향하는 위치이며, 본체부(12)의 복수의 외측면에 요부(12a)를 형성하고 있다. 복수의 탄성체(17)는 용수 철부(17a)에 의해서 본체부(12)의 요부(12a)로부터 내면측으로 탄성력을 가한다. 이것에 의해서, 해당 본체부(12)의 실장기판(20)에 대한 위치를 유지한다. 또한 요부(12a)는 탄성체(17)의 용수철부(17a)가 당접하는 부분에만 형성되어 있어도 좋다.
이러한 탄성체(17)를 구비한 LED 패키지에 의하면, 본체부(12)의 요부(12a)에 대해서 탄성체(17)의 용수철부(17a)가 탄성력을 가하도록 하고 있으므로, 상술한 LED 패키지와 동일하게 땜납(21)의 크랙의 발생을 방지할 수 있다. 또한 이 LED 패키지에 의하면, 본체부(12)가 실장기판(20)으로부터 빠지는 것을 확실히 방지할 수 있다.
도 11에 나타나는 LED 패키지는 본체부(12)를 쌍방으로 대향하는 복수의 외측면이며, 하단에 노치형의 요부(12a)가 형성되어 있다. 복수의 탄성체(17)는, 본체부(12)에 형성된 요부(12a) 내이며, 해당 본체부(12)의 외형 내측으로 수용되어서 배치된다. 탄성체(17)는 본체부(12)의 요부(12a)로부터 내면측에 가하는 탄성력에 의해서, 해당 본체부(12)의 실장기판(20)에 대한 위치를 유지한다. 또, 본체부(12)의 하단에 요부(12a)를 설치하는 다른 예로서는, 도 12에 나타난 바와 같이, 탄성체(17)의 용수철부를 해당 요부(12a)에 수용하는 LED 패키지여도 좋다.
이러한 탄성체(17)를 구비한 LED 패키지에 의하면, 본체부(12)의 요부(12a)에 대해서 탄성체(17)의 용수철부(17a)가 탄성력을 가하도록 하고 있으므로, 상술한 LED 패키지와 동일하게 땜납(21)의 크랙의 발생을 방지할 수 있다. 또한, LED 패키지에 의하면, 요부(12a) 내에 탄성체(17)을 수용하고 있으므로, LED 패키지 자 체를 소형화할 수 있다.
또한 상술한 실시의 형태는 본 발명의 일례이다. 이 때문에, 본 발명은 상술한 실시 형태에 한정될 것은 없고, 이 실시 형태 이외의 경우도 본 발명과 관련하여 기술적 사상을 일탈하지 않는 범위라면 설계 등에 따라 여러 가지의 변경이 가능한 것은 물론이다.
(제2 실시 형태)
도 13 및 도 14는 LED 칩(11)을 실장하는 패키지 본체(10)의 외관 구성을 나타내는 사시도이다.
도 13 및 도 14에 나타나는 패키지 본체(10)는 LED 칩(11)의 정단자(正端子)가 접속되는 회로 패턴(14A)과 LED 칩(11)의 부단자(負端子)가 접속되는 회로 패턴(14B)을 근접해서 배치한 것을 특징으로 한 것이다. 도 13에 나타내는 패키지 본체(10)는 입체 형태의 본체부(12)의 4개의 측면 중 인접하는 2개의 측면에 회로 패턴(14A, 14B)을 배치하여 설치한 상태를 나타내고 있다. 도 14에 나타나는 패키지 본체(10)는 입체 형태의 본체부(12)의 4개의 측면 중 단일의 측면에 회로 패턴 (14A, 14B)을 배치하여 설치한 상태를 나타내고 있다.
이와 같이, LED 칩(11)에 접속하는 회로 패턴이 복수 존재해도, 해당 복수의 회로 패턴을 근접해서 배치하여 설치한다. 회로 패턴(14A, 14B)과 실장기판을 납땜으로 고정하고, 그 이외를 고정하지 않으며, 패키지 본체(10)를 실장기판에 대해서 고정시킨다. 이것에 의해, LED 칩(11)이 발열했을 때의, 납땜되어 있는 회로 패턴(14A, 14B) 사이의 본체부(12)의 절대적인 팽창량을 작게 하고, 땜납에 크랙이 발생하는 것을 방지한다.
패키지 본체(10)는, 예를 들면 세라믹 소결체로 이루어지는 본체부(12)를 가진다. 세라믹스재로서는, 산화 알루미늄, 질화 알루미늄, 질화 규소 등이 있다. 세라믹 소결체의 제조 방법으로서는, 사출 성형, 압축 성형(프레스 성형), 몰드 성형 등이 있지만, 패키지 본체(10)를 제조할 때에는 어느 방법을 이용해도 좋다. 본체부(12)는 중앙 부분에 두절원추(頭切圓錐) 형상의 움푹패인 곳이 형성되고, 저면에 LED 칩(11)이 실장되도록 구성되어 있다.
이 두절원추 형상의 움푹패인 곳의 저면은 LED 칩(11)을 실장하는 LED 칩(11)의 실장면으로서 이용된다. 이 LED 칩(11)의 실장면에는, 회로 패턴(14A, 14B)의 일부를 구성하는 LED 칩 실장부(13A, 13B)가 형성되고 있다. LED 칩 실장부(13A)에는 LED 칩(11)이 설치된다. LED 칩 실장부(13B)에는 LED 칩(11)과 접속된 와이어(16)가 납땜된다. LED 칩 실장부(13A)는 회로 패턴(14A)을 통하여, LED 칩(11)의 구동 전류가 공급된다. LED 칩 실장부(13B)는, 회로 패턴(14B)을 통하여 접지단자(接地端子)(도시 생략)가 접속된다. 이것에 의해, 패키지 본체(10)는 이 LED 칩(11)의 실장면으로부터 본체부(12)의 측면에 걸쳐 소정의 회로 패턴(배선) (14A, 14B)이 설치된 입체형 기판(Molded Interconnect Device;MID)으로서 기능하게 된다.
또, 두절원추 형상의 움푹패인 곳의 원추면은 LED 칩(11)으로부터 방사(放射)된 빛을 반사하는 반사판(15)으로서 기능한다. LED 패키지는, 반사판(15)을 이러한 원추면으로 함으로써, 높은 신뢰성 및 광추출 효율을 실현할 수 있다. 또한 패키지 본체(10)에 있어서는, 반사판(15)의 부분에 고반사율의 금속막을 형성하도록 해도 좋다. 이것에 의해, LED 패키지에 있어서는, 보다 높은 신뢰성 및 광추출 효율을 실현할 수 있다.
이러한 LED 패키지에 있어서는 박막윤곽제거법에 의해 LED 칩(11)의 실장면과 반사판(15)을 일체화한 것 같은 입체 회로 기판을 용이하게 형성할 수 있다. 이 박막윤곽제거법은, 이하와 같은 프로세스로 이루어진다.
우선, 박막윤곽제거법에 있어서는 가열 처리 프로세스를 실행하고, 소결체를 온도 1000℃, 유지 시간 1시간의 조건으로 가열 처리하며, 표면을 청정화한다.
계속하여, 박막윤곽제거법은, 도전성 박막 형성 프로세스를 실행한다. 이 프로세스는, 진공증착장치나 DC 마그네트론 스퍼터링 장치 등을 사용한 물리적 증착법이나 무전해도금 등의 습식법 등에 의해, 도전성 박막을 기판 재료 표면에 형성하는 것이다. 구체적으로는, 기판 재료를 플라스마 처리 장치의 챔버 내에 세팅하고, 챔버 내를 10-4정도로 감압한 후, 온도 100~200℃로 3분간 정도, 소결체를 예비 가열한다. 그 후, 챔버 내로 질소나 아르곤 등의 가스를 유통시키는 것과 동시에, 챔버 내의 가스압을 10Pa정도로 제어한다. 그리고, 전극 간에 100~1000W의 고주파 전압(RF:13.56MHz)을 10~300초 간 인가하는 것으로써, 플라스마 처리를 실시한다. 계속하여, 챔버 내의 압력을 10-4Pa 이하로 제어하고, 이 상태로 챔버 내에 아르곤 가스를 가스압이 0.6Pa정도가 되도록 도입(導入)한 후, 또한 300~600V의 직류 전압을 인가하는 것으로써, 금속 타겟을 봄바드(bombard)하고, 소결체 표면에 막 두께 가 100~1000nm 정도의 도전성 박막을 형성한다. 또한 도전성 재료로서는 동, 니켈, 크롬, 티탄 등이 이용된다.
계속하여, 박막윤곽제거법에 있어서는, 회로 패턴 형성 프로세스를 실행하고, 예를 들면 도 15 중 (a)에 나타난 바와 같이 대기 중에서 YAG 레이저의 제3 고조파(THG-YAG 레이저)를 사용하여 회로 패턴의 윤곽에 따라서 레이저를 주사하고, 산화 알루미늄 기판(33) 상에 형성된 도전성 박막(32) 가운데, 회로 패턴(31)의 윤곽부의 박막만을 제거한 박막 제거부(30)를 형성한다.
계속하여, 박막윤곽제거법에 있어서는, 도금 프로세스를 실행하고, 예를 들면 도 15 중 (b)에 나타난 바와 같이, 소결체 표면의 전기 회로부에만 전해 도금에 의해서 동도금(34)를 실시하여 후막화(厚膜化)하고, 두께가 5~15μm의 동막(銅膜)을 형성한다. 그 후, 예를 들면 도 15 중 (c)에 나타난 바와 같이, 전면을 에칭하는 것에 의해서, 비전기 회로부에 잔존하고 있는 도전성 박막(32)을 에칭에 의해서 완전하게 제거한다. 이 때, 동도금(34)은, 도전성 박막(32)보다 두껍게 형성되어 있기 때문에, 잔존한다. 그리고, 예를 들면 도 15 중 (d)에 나타난 바와 같이, 전기 회로부에 전기 도금에 의해서 니켈 도금이나 금도금(35)을 실시한다.
LED 패키지는, 이러한 박막윤곽제거법에 따라 용이하게 형성할 수 있다. 또한 LED 패키지를 박막윤곽제거법에 따라 제조하는 경우에는 상술한 동도금, 에칭, 니켈 도금까지의 프로세스에 대해서는 동일하게 실행하고 나서, 전기 회로부에만 전기를 공급하여 금도금을 실시하는 것과 동시에, 반사판(15)에만 전기를 공급하여 (예를 들면) 은도금을 실시해도 좋다.
이와 같이 하여 형성되는 LED 패키지는, 도 16 (d)에 나타난 바와 같이, 땝납(21)을 통해 소정의 회로 패턴(22)이 형성된 실장기판(20) 상에 실장된다. 이러한 LED 패키지는 이하와 같이 하여 형성할 수 있다. 즉, LED 패키지를 제조할 때는 , 예를 들면 도 16 중 (a)에 나타난 바와 같이, 소결체(본체부(12))를 형성한다. 계속하여, LED 패키지를 제조할 때는, 예를 들면 도 16 중 (b)에 나타난 바와 같이, 상술한 박막윤곽제거법에 따라 소결체의 표면에 회로 패턴(14A, 14B)을 형성하고, 도 16 중 (c)에 나타난 바와 같이, LED 칩 실장면 상에 형성된 LED 칩 실장부 (13A, 13B)에 LED 칩(11)을 실장한다. 이 때, 회로 패턴(14A, 14B)은, 도 13에 나타난 바와 같이, 본체부(12)의 4개의 측면 중 인접하는 2개의 측면으로 형성되어도 좋고, 도 14에 나타난 바와 같이, 단일의 측면에만 형성되어도 좋다. 그 후에, 도 16 (d)에 나타난 바와 같이, 본체부(12) 중 회로 패턴(14A,14B)과 실장기판(20) 상의 회로 패턴(22)을 접촉시키도록 본체부(12)를 소정 위치에 배치한다. 그 후, 회로 패턴(14A, 14B)과 회로 패턴(22)을 땜납(21)에 의해서 납땜함으로써, 본체부 (12)를 실장기판(20) 상에 고정한다.
이상과 같이, 본 발명을 적용한 패키지 본체(10)에 의하면, 복수의 회로 패턴(14A, 14B)을 근접시키는 것에 의해서, 해당 복수의 회로 패턴(14A, 14B) 이외의 부분을 고정하지 않도록 한다. 이러한 패키지 본체(10)는, 회로 패턴(14A, 14B)의 땜납(21)의 거리가 짧고, 본체부(12)가 팽창하여도, 해당 거리가 짧기 때문에, 절대적인 땜납(21) 간의 팽창량을 작게 할 수 있다. 이것에 의해서, 땜납(21)의 크랙을 방지할 수 있고, 도통 불량을 방지할 수 있다.
또한, 상술한 실시 형태는 본 발명의 일례이다. 이 때문에, 본 발명은 상술한 실시 형태로 한정되는 것 없이, 이 실시 형태 이외이어도, 본 발명과 관련되는 기술적 사상을 일탈하지 않는 범위라면 설계 등에 따라 여러 가지의 변경이 가능한 것은 물론이다.
(제3 실시 형태)
도 17은 본 실시 형태와 관련된 입체회로부품의 설치 구조의 사시도이며, 도 18은 입체회로부품의 설치 구조의 분해 사시도이고, 도 19는 입체회로부품의 설치 구조의 평면도이며, 도 20은 도 19의 A-A단면도이고, 도 21은 도 19의 B-B단면도이다. 또한 이하에서는 전자 부품으로서 LED 칩을 이용하고, 입체회로부품을 방열판에 설치하는 구조에 대해 예시한다.
본 실시 형태와 관련되는 입체회로부품의 설치 구조는, 하면에 정부(正負)의 전극(도시 생략)이 형성된 거의 직사각형 형상의 LED 칩(80)과, 해당 LED 칩(80)이 실장되는 입체회로부품(50)과 입체회로부품(50)을 수납하는 소켓(60)과, 소켓(60)을 보강하는 유지 금구(90)와 LED 칩(80)으로부터 생긴 열을 방출하는 방열판(70)을 구비한다.
입체회로부품(50)은 PPS(폴리페닐렌 술피드), PEEK(폴리 에테르 에테르 케톤), 폴리 프탈 아미드 등의 수지 재료로 형성되어 있고, 절연성을 가지고 있다. 또한, 입체회로부품(50)은 절연성을 가지고 있으면 좋고, 수지제 재료 외에 산화 알루미늄, 질화 알루미늄, 탄화 규소 등의 세라믹 재료를 이용하는 것도 가능하다. 또한 동이나 알루미늄 등을 소정 형상으로 성형하고, 그 위에 절연 재료를 피복한 메탈 코어 기판 등을 이용하는 것도 가능하다.
본 실시 형태에서는 입체회로부품(50)은 직육면체 형상의 하단부(51)와 평면시(平面視)로 하단부(51)보다 한층 작은 직육면체 형상을 하고, 한편 측면시(側面視)로 사다리꼴 형상을 하고 있는 상단부(52)를 구비한 형상을 하고 있다.
즉, 입체회로부품(50)은 직육면체 형상의 하단부(51)의 상면에 하단부(51)의 상면보다 한층 작은 저면을 가지는 상단부(52)를 재치(載置)한 형상을 하고 있고, 도 19에 나타난 바와 같이, 하단부(51)의 상면에는 틀 형상의 평탄면(51a)이 형성되게 된다. 그리고, 평탄면(입체회로부품(50)의 표면)(51a)의 짧은 쪽방향(도 19에 대해 상하 방향) 양측의 긴쪽 방향(도 19에 대해 좌우 방향) 거의 중앙부에는, 홈부(溝部)(51c, 51c)가 각각 설치되고 있다. 또한, 하단부(51)는 도 21에 나타난 바와 같이, 그 하면의 짧은쪽 방향 양단이 테이퍼 모양으로 면이 되어져 있다.
그리고, 상단부(52)의 긴쪽 방향 양측부에는, 경사면(52b, 52b)이 각각 설치되어 있고, 이러한 경사면(52b, 52b)에는 짧은쪽 방향을 따라 대략 V자 형상의 좁고 긴 홈이 각각 형성되어 있다.
즉, 본 실시 형태에서는, 입체회로부품(50)의 긴쪽 방향 양측부에 절흠요부(50b)가 설치되고, 상단부(52)의 경사면(52b)과 하단부(51)의 평탄면(51a)으로 절결요부(50b)의 내면이 형성되어 있다.
또한, 상단부(52)의 상면부(입체회로부품(50)의 표면)(52a), 경사면(입체회로부품(50)의 표면)(52b) 및 측면부(입체회로부품(50)의 표면)(52g)에는, 도 18에 나타난 바와 같이, 한 쌍의 회로 패턴(52c, 52c)이 형성되어 있다.
본 실시 형태에서는, 상단부(52)의 경사면(52b, 52b)에, 각 회로패턴(52c, 52c)의 일부인 접촉 패널부(단자부)(52d, 52d)가 각각 설치되어 있다.
또한, 본 실시 형태에서는, 접촉 패널부(52d)는, 경사면(52b)의 형상에 대응하도록 형성되어 있고, 이 접촉 패널부(52d)에는, 짧은쪽 방향에 따라 V자 모양의 노치부(52f)가 설치되어 있다. 그리고, 이 노치부(52f)의 내측에 후술하는 리드 프레임(제1의 접촉 용수철)(62a)의 굴곡부(62c)를 2개소에서 접촉시키고 있다.
또한, 본 실시 형태에서는, 도 18에 나타난 바와 같이, 일방의 회로 패턴 (52c)(예를 들면 도 18에 있어서 좌측의 회로 패턴(52c))은 접촉 패널부(52d)가 경사면(52b)으로부터 상면부(52a)의 긴쪽 방향 첨단에 걸쳐서 설치되어 있고, 접촉 패널부(52d)로부터 상면부(52a)의 중앙부를 향해서 선상에 연장되어 있다. 그리고, 상면부(52a)의 중앙부 근방에서 짧은쪽 방향으로 굴곡하는 것과, 동시에 짧은쪽 방향측의 측면부(52g)를 통과하도록 하여 평탄면(51a)의 홈부(51c)를 향해서 연장되고, 회로 패턴(52c)의 단부(52e)가 홈부(51c) 내에 수납되어 있다. 또한, 일방의 회로 패턴(52c)이나, 일방의 회로 패턴(52c)과 동일한 형상을 하고 있고, 상면부 (52a)의 중심점에 대해서 점대칭이 되는 위치에 배치되어 있다. 그리고, 각 회로패턴(52c, 52c)에 LED 칩(80)의 정부(正負)의 전극이 각각 접촉하도록, 해당 LED 칩(80)을 입체회로 품(50) 상에 재치하여 설치하는 것으로, LED 칩(80)이 전기적으로 접속되게 된다.
소켓(60)은, 합성 수지제의 프레임부(61)와 금속제의 접촉 용수철부(62)를 구비하고 있다.
프레임부(61)는, 틀 형상을 하고 있으며, 중앙부에 상기 입체회로부품(50)이 수납되도록 이루어져 있다. 또한, 프레임부(61)의 내측면의 긴쪽 방향 측에는, 내측을 향해 돌출된 돌부(突部)(61a, 61a)가 짧은쪽 방향 중앙부에 설치되어 있고, 이러한 돌부(突咐)(61a, 61a)가 하단부(51)의 긴쪽 방향측의 측면부(51b, 51b)에 당접하는 것으로, 입체회로부품(50)을 프레임부(61) 내에 수납했을 때에, 입체회로부품(50)의 위치 결정이 되도록 하고 있다.
또한 프레임부(61)의 외측면에는 후술하는 유지 금구(90)에 소켓(60)을 부착하기 위한 감합 돌부(嵌合突部)(61b)가 설치되어 있다. 본 실시 형태에서는 감합 돌부(61b)는, 짧은 쪽 방향 양측면에 2개소씩 설치되어 있다.
그리고, 프레임부(61)의 하면부의 내주측(內周側) 네 귀퉁이 근방에는, 도 20에 나타난 바와 같이 원통형의 설치용 돌부(突部)(61c)가 설치되어 있다. 그리고, 이 설치용 돌부(61c)를 후술하는 방열판(70)에 설치된 설치공(70b)에 삽통시키는 것으로, 소켓(60)이 방열판(70)에 설치되도록 하고 있다.
접촉 용수철부(62)는, 입체회로부품(50)을 유지하는 것이며, 본 실시 형태에서는, 접촉 용수철부(62)로서 한 쌍의 리드 프레임(제1의 접촉 용수철)(62a, 62a)를 구비하고 있다. 이 리드 프레임(제1의 접촉 용수철)(62a)는 한편의 단부를 후크 형상으로 접어 구부려 형성한 굴곡부(62c)가 설치되어 있고, 한편의 단부(端部)에는 외부 접속부(62d)가 설치되어 있다. 또한, 본 실시 형태에서는, 리드 프레임(62a)의 한편의 단부가 두 갈래로 분기하고 있고, 각각 굴곡부(62c)가 설치되어 있다. 그리고, 이러한 한 쌍의 리드 프레임(62a, 62a)을 굴곡부(62c)가 프레임부 (61)의 내측면의 내측으로, 외부 접속부(62d)가 프레임부(61)의 외측면의 외측으로 돌출하도록 프레임부(61)의 긴쪽 방향 측에 각각 배치시키고 있다. 본 실시 형태에서는 한 쌍의 리드 프레임(62a, 62a)은 삽입 성형에 의해 프레임부(61)와 일체로 성형되어 있다. 그리고, 외부 접속부(62d)가 예를 들면 컨넥터 등에 접속되어 외부와 전기적으로 접속되어 있다.
방열판(70)은, 판 형상을 하고 있어, 유지 금구(90)를 설치하기 위한 돌기부 (70a)로 그 내주측에 프레임부(61)의 설치용 돌기부(61c)를 삽통시키는 설치공 (70b)이 형성되어 있다. 또한, 방열판(70)의 중앙부에는, 입체회로부품(50)의 하단부(51)의 하면(下面) 형상에 대응하는 감합 철부(嵌合凸部)(70c)가 설치되고 있어 해당 감합 철부(70c)에 입체회로부품(50)의 하단부(51)을 감합시키고 있다.
유지 금구(90)는 중앙부에 입체회로부품(50)을 삽통하기 위한 삽통공(90e)이 설치되어 있고, 프레임부(61)의 형상에 대응한 틀 형상을 하고 있다. 그리고, 유지 금구(90)의 네 귀퉁이에, 방열판(70)에 설치하기 위한 위한 설치부(90f)가 각각 돌출되어 설치되어 있고, 각 설치부(90f)에는, 방열판(70)에 설치된 돌기부(70a)에 대응하는 설치공(90b)이 각각 설치되어 있다.
또, 삽통공(90e)의 주연부(周緣部)에는 설치용 돌부(61c)를 삽입하기 위한 삽통공(90a)이 형성되어 있다.
그리고, 유지 금구(90)의 외주(外周)에는, 소켓(60)을 유지 금구(90)에 감합 고정하기 위한 기립편(起立片)(90c)이 설치되어 있다. 본 실시 형태에서는, 기립편(90c)은, 각 변(邊)에 2개소씩 설치되어 있다. 또한 짧은쪽 방향 측의 기립 편(90c)에는, 감합 돌부(61b)와 감합하는 감합공(嵌合孔)(90d)이 설치되어 있다.
다음으로, 입체회로부품의 방열판으로의 설치 방법에 대해 설명한다.
우선, 방열판(70)의 돌기부(70a)를 유지 금구(90)에 설치된 설치부(90f)의 삽통공(90a)에 삽입하고, 방열판(70)의 윗쪽에 유지 금구(90)를 설치한다. 본 실시 형태에서는, 삽통공(90a)에 삽입한 돌기부(70a)를 코킹(caulking)하는 것으로 유지 금구(90)를 설치하고 있다. 또한 이 코킹 고정은, 입체회로부품(50)이나 소켓(60)을 설치한 뒤에 행해도 좋다.
다음으로, 표면에 LED 칩(80)을 실장한 입체회로부품(50)의 하면부(50a)를 방열판(70)의 표면부에 당접시키도록 설치한다. 구체적으로는, 입체회로부품(50)의 하단부(51)의 하면부를 유지 금구(90)의 삽통공(90e)에 삽통시키고, 감합요부(嵌合凹部)(70c)와 감합시킨다. 이렇게 하여, 입체회로부품(50)의 하면부(50a)와 감합요부(70c)의 저면(70d)이 당접하도록 하고 있다. 또한 본 실시 형태에서는, 하단부(51)의 하면부(입체회로부품(50)의 하면부(50a))를 테이퍼 형상으로 면을 만들고 있기 때문에, 입체회로부품(50)을 방열판(70)의 감합 요부(70c)에 끼워 넣기 쉬워지게 되었다.
마지막으로, 감합 돌부(61b)와 감합공(90d)를 감합시키고, 소켓(60)을 유지 금구(90)에 감합 고정하는 것과 동시에, 리드 프레임(62a)의 굴곡부(62c)를 입체회로부품(50)의 경사면(52b)에 설치된 접촉 패널부(52d)의 노치부(52f)에 2개소에서 접촉시킨다. 이렇게 하여, 입체회로부품(50)과 소켓(60)을 전기적으로 접속하는 것과 동시에, 입체회로부품(50)을 방열판(70)에 설치하고 있다.
이상의 본 실시 형태에 의하면, 입체회로부품(50)의 긴쪽 방향 양측부를 노치해 절흠요부(切欠凹部)(50b)를 설치하는 것과 동시에, 해당 절흠요부(50b)의 내면으로서의 경사면(52b, 52b)을 입체회로부품(50)에 설치하고, 해당 경사면 (52b, 52b)에 한 쌍의 회로 패턴(52c)의 일부인 접촉 패널부(52d, 52d)를 각각 설치하고, 해당 접촉 패널부(52d, 52d)에 소켓(60)에 설치된 리드 프레임(62a, 62a)을 접촉시키고 있기 때문에, 소켓(60)의 폭을 좁게 할 수 있다. 그 결과, 입체회로부품(50)의 설치구조의 소형화를 도모할 수 있다. 또한, 리드 프레임(62a, 62a)이 경사면(52b, 52b)을 각각 누르는 것으로 입체회로부품(50)을 유지하고 있기 때문에, 리드 프레임(62a)과 접촉 패널부(52d)가 접촉 불량을 일으키는 것을 억제할 수 있다.
또, 본 실시 형태에 의하면, 리드 프레임(62a)에 접촉 패널부(52d)에 접촉하는 후크 형상의 굴곡부(62c)를 설치하는 것과 동시에 접촉 패널부(52d)에 V자 형상의 노치부(52f)를 설치하고, 굴곡부(62c)를 노치부(52f)의 내측(內側)에 2개소에서 접촉시키는 것으로, 리드 프레임(62a)과 접촉 패널부(52d)가 상대적으로 이동하는 것을 보다 억제할 수 있고, 리드 프레임(62a)과 접촉 패널부(52d)가 접촉하지 않게 되어 도통 불량이 생기는 것을 억제할 수 있다.
또한, 본 실시 형태에 의하면, 소켓(60)에 입체회로부품(50)을 지지하는 돌부(61a)를 설치하는 것으로, 입체회로부품(50)을 보다 확실히 지지할 수 있다. 그 결과, 소켓(60)과 입체회로부품(50)과의 상대 이동을 보다 억제할 수 있다. 또한, 돌부(61a)에 의해서 입체회로부품(50)의 위치 결정이 되기 위해, 입체회로부품(50)을 소정 위치에 정밀도 좋게 설치할 수 있다.
또한, 본 실시 형태에 의하면, 입체회로부품(50)의 하면부를 방열판(70)에 당접시키는 것으로, LED 칩(80)에 의해 발생한 열을 방열판(70)으로부터 방열시킬 수 있다.
또한, 본 실시 형태에 의하면, 소켓(60)을 유지하는 유지 금구(90)를 구비하는 것으로, 유지 금구(90)에 의해서 소켓(60)이 보강되어 강도를 높일 수 있기 때문에, 소켓(60)의 박형화를 도모할 수 있다.
다음으로, 본 실시 형태의 변형예를 설명한다.
도 22는, 본 실시 형태의 변형예와 관련된 입체회로부품의 설치구조의 분해 사시도이다. 또한 본 실시 형태의 변형예와 관련된 입체회로부품의 설치구조는, 상기 제3 실시 형태와 관련된 입체회로부품의 설치구조와 같은 구성요소를 구비한다. 따라서, 그러한 동일한 구성요소에 대해서는 공통의 부호를 첨부함과 동시에, 중복하는 설명을 생략 한다.
본 변형예에서는, 입체회로부품(54)과 방열판(71)에 서로 감합하는 철부(凸部)(55), 요부(凹部)(72)가 설치되어 있다. 구체적으로는, 입체회로부품(54)의 하단부(51)의 긴쪽 방향 양단부에, 한 쌍의 철부(55, 55)를 설치하는 것과 동시에, 방열판(71)에 한 쌍의 철부(55, 55)를 감합시키는 요부(72, 72)가 설치되어 있다. 이 때, 입체회로부품(54)의 하면이 방열판(71)의 표면에 당접하도록, 요부 (72, 72)의 깊이를 철부(55, 55)의 두께와 동등 혹은 철부(55, 55)의 두께보다 깊게 하는 것이 매우 적합하다.
그 외의 구조는, 상기 제3 실시 형태와 기본적으로 동일하다.
이상의 본 변형예에 의해서도, 상기 제3 실시 형태와 동일한 효과를 얻을 수 있다.
또한, 본 변형예에 의하면, 입체회로부품(54)과 방열판(71)에 서로 감합하는 철부(55), 요부(72)를 각각 설치하는 것으로, 입체회로부품(54)을 설치하기 쉬울 수 있고, 게다가 입체회로부품(54)의 위치 결정이 되고, 입체회로부품(54)을 소정 위치에 정밀도 좋게 설치할 수 있다.
(제4 실시 형태)
도 23은 본 실시 형태와 관련된 입체회로부품의 설치구조의 사시도, 도 24는 입체회로부품의 설치구조의 분해 사시도, 도 25는 입체회로부품의 설치구조의 평면도, 도 26은 도 25의 C-C단면도, 도 27은 도 25의 D-D단면도이다. 또한 본 실시 형태와 관련된 입체회로부품의 설치구조는, 상기 제3 실시 형태와 관련된 입체회로부품의 설치구조와 동일한 구성요소를 구비한다. 따라서, 그러한 동일한 구성요소에 대해서는 공통의 부호를 첨부함과 동시에, 중복하는 설명을 생략 한다.
본 실시 형태와 관련된 입체회로부품의 설치구조는, 입체회로부품(50A), 소켓(60A), 유지 금구(90A)를 도 23에 나타난 바와 같이, 서브 어셈블리(sub assembly)하는 것으로 입체회로부품 설치 모듈(40A)을 형성하고 있다. 그리고 이 입체회로부품 설치 모듈(40A)을 예를 들면 상기 제3 실시 형태로 예시한 방열판(70)에 고정하도록 하고 있다.
본 실시 형태에서는, 입체회로부품(50A)은, 하단부(51)의 하면에 해당 하단부(51)보다 한층 작은 직육면체 형상의 돌부(53)가 설치되어 있다.
또한, 소켓(60A)에는 프레임부(61)의 짧은쪽 방향측의 내측면에도 내측으로 돌출하는 돌부(61a)가 설치되어 있는 것과 동시에, 접촉 용수철부(62)로서 한 쌍의 리드 프레임(62a, 62a)과 한 쌍의 유지용 접촉 용수철(제2의 접촉 용수철)(62b, 62 b)이 프레임부(61)와 일체로 형성되어 있다. 그리고 한 쌍의 리드 프레임(62a, 62a)의 외부 접속부(62d, 62d)가 동일한 방향으로 돌출하도록 하고 있다.
한 쌍의 유지용 접촉 용수철(62b, 62b)은, 도 27에 나타난 바와 같이, 크랭크(crank) 형상으로 굴곡되어 있고, 프레임부(61)의 짧은쪽 방향 측의 내측면에서 내측으로 돌출하도록 설치되어 있다.
유지 금구(90A)는, 상기 제3 실시 형태와 같이, 중앙부에 삽통공(90e)이 설치되고 있지만, 본 실시 형태에서는 이 삽통공(90e)은 입체회로부품(50A)의 돌부 (53)는 삽통시킬 수 있지만, 하단부(51)는 삽통시킬 수 없는 크기가 되도록 설정되어 있다. 즉, 입체회로부품 설치 모듈(40A)을 형성했을 때에, 하단부(51)의 하면부가 유지 금구(90A)의 표면에 당접하도록 하고 있다. 또한, 본 실시 형태에서는, 돌부(53)의 하면부(53a)가 유지 금구(90A)의 하면보다 약간 아래쪽으로 돌출하도록 하고 있다.
또한, 본 실시 형태에서는, 감합 돌부(61b)와 기립편(90c)은, 외부 접속부 (62d, 62d)를 돌출시킨 방향 이외의 3 방향으로 설치되어 있다.
이상의 구성을 한 입체회로부품(50A), 소켓(60A), 유지 금구(90A)를 서브 어셈블리하는 것으로 입체회로부품 설치 모듈(40A)을 형성하고 있다.
구체적으로는, 표면에 LED 칩(80)을 실장한 입체회로부품(50A)의 돌부(53)를 유지 금구(90A)의 삽통공(90e)에 삽통하고, 하단부(51)의 하면부가 유지 금구(90A)의 표면에 당접하도록 재치(載置)한다. 그리고, 감합 돌부(61b)와 기립편(90c)에 설치된 감합공(90d)을 감합시키고, 소켓(60A)을 유지 금구(90A)에 감합 고정한다.
이 때, 리드 프레임(62a)의 굴곡부(62c)가 입체회로부품(50)의 경사면(52b)에 설치된 접촉 패널부(52d)의 노치부(52f)의 내측으로 2개소에서 접촉하고, 입체회로부품(50)과 소켓(60)이 전기적으로 접속된다. 또한, 입체회로부품 (50A)은, 리드 프레임(62a, 62a)이 경사면(52b, 52b)를 누르는 것과 동시에, 유지용 접촉 용수철(62b, 62b)이 입체회로부품(50A)의 하단부(51)의 평탄면(51a)을 아래쪽으로 누르는 것에 의해서, 소켓(60A)과 유지 금구(90A)로 유지되게 된다. 본 실시 형태에서는, 유지용 접촉 용수철(62b, 62b)은, 회로 패턴(52c)의 단부(52e)가 수납되는 홈부(溝部)(51c)가 형성된 부위를 누르고 있다.
이렇게 하여, 입체회로부품 설치 모듈(40A)을 형성하고, 상기 제3 실시 형태와 동일하게 방열판(70)에 설치된 돌기부(70a)를 유지 금구(90A)의 설치부(90f)에 설치된 설치공(90b)에 삽통하고, 돌기부(70a)를 코킹하는 것으로 입체회로부품 설치 모듈(40A)을 방열판(70)에 설치하고 있다.
이상의 본 실시 형태에 의해서도, 상기 제3 실시 형태와 동일한 효과를 얻을 수 있다.
또한, 본 실시 형태에 의하면, 리드 프레임(62a, 62a)과는 별도로 입체회로부품(50A)을 유지하는 유지용 접촉 용수철(62b, 62b)을 설치하였기 때문에, 보다 확실히 입체회로부품(50A)을 유지할 수 있고, 게다가 리드 프레임(62a, 62a)에 의 한 경사면(52b, 52b)의 압력을 낮게 설정해도 입체회로부품(50A)을 유지할 수 있게 된다. 그 결과, 리드 프레임(62a, 62a)에 의한 경사면(52b, 52b)의 압박으로 회로 패턴(52c, 52c)가 박리되어 버리는 것을 억제할 수 있어 회로 패턴(52c)의 수명을 향상시킬 수 있다.
또한, 본 실시 형태에 의하면, 유지용 접촉 용수철(62b, 62b)과 프레임부(61)를 일체로 성형하는 것으로, 제조 공정의 간소화를 도모할 수 있는 것과 동시에 부품수의 저감을 도모할 수 있어 비용면에서 유리하게 제조할 수 있다.
또한, 본 실시 형태에 의하면, 입체회로부품(50A)의 하단부(51)의 평탄면 (51a)에 홈부(51c)를 형성하고, 해당 홈부(51c) 내에 회로 패턴(52c)의 단부(52e)를 수납하는 것으로, 회로 패턴(52c)이 설치된 부위와 유지용 접촉 용수철(62b,62b)이 누르는 부위가 겹쳐 버렸다고 해도, 해당 유지용 접촉 용수철(62b, 62b)이 직접 회로 패턴(52c)을 누르는 것이 없어지기 때문에, 회로 패턴(52c)이 박리되어 버리는 것을 억제할 수 있다.
또한, 본 실시 형태에 의하면, 유지 금구(90)에, 방열판(70)으로의 설치부(90f)가 설치되어 있기 때문에, 입체회로부품(50A)의 방열판(70)으로의 설치시에 리드 프레임(62a)과 접촉 패널부(52d)가 접촉 불량을 일으켜 버리는 것을 억제할 수 있고 도통 불량이 생기는 일 없이 입체회로부품(50A)을 방열판(70)에 설치할 수 있다.
또한, 본 실시 형태에 의하면, 입체회로부품(50A)의 하면부에 돌부(53)를 설치하는 것과 동시에 유지 금구(90A)에 삽통공(90e)를 설치하고, 돌부(53)를 삽통 공(90e)에 삽통시키는 것으로, 입체회로부품(50A)을 방열판(70)에 설치할 때에, 윗쪽으로부터 뿐만 아니고 방열판(70)의 면을 따라 횡방향으로부터도 설치할 수 있게 되고 입체회로부품(50A)의 방열판(70)으로의 설치 자유도를 향상시킬 수 있다.
(제5 실시 형태)
도 28은 본 실시 형태와 관련된 입체회로부품의 설치 구조의 외관 사시도, 도 29는 입체회로부품의 설치 구조의 분해 사시도, 도 30은 입체회로부품의 설치 구조의 평면도, 도 31은 도 30의 E-E단면도, 도 32는 도 30의 F-F단면도이다. 또한, 본 실시 형태와 관련된 입체회로부품의 설치 구조는, 상기 제4 실시 형태와 관련된 입체회로부품의 설치 구조와 동일한 구성요소를 구비한다. 따라서, 그러한 동일한 구성요소에 대해서는 공통의 부호를 첨부함과 동시에, 중복하는 설명을 생략한다.
본 실시 형태와 관련된 입체회로부품의 설치 구조는, 유지 금구(90B)에 방열판으로의 설치부가 설치되지 않은 점이 상기 제4 실시 형태와 다르며, 그 외의 구성은 기본적으로 상기 제4 실시 형태와 동일하다.
즉, 본 실시 형태에서는, 입체회로부품(50A), 소켓(60A), 유지 금구(90B)를 도 28에 나타난 바와 같이, 서브 어셈블리하는 것으로 입체회로부품 설치 모듈 (40B)을 형성하고 있다.
그리고, 이 입체회로부품 설치모듈(40B)을 예를 들면 방열판에 한 쌍의 L자 형상의 가이드(guide)부(도시하지 않음)를 설치하고, 소켓(60A)의 측면과 상면을 해당 가이드부에 가이드(guide)시키면서 입체회로부품 설치모듈(40B)을 삽입하여 방열판에 고정하도록 하고 있다. 또한 가이드부를 방열판 이외의 다른 부재에 설치하고, 해당 가이드부에 가이드시키면서 입체회로부품 설치모듈(40B)을 방열판에 고정하도록 해도 좋다.
이상의 본 실시 형태에 의해서, 상기 제3 및 제4 실시 형태와 동일한 효과를 얻을 수 있다.
이상, 본 발명과 관련된 입체회로부품의 설치구조의 매우 적합한 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태에 한정되는 일 없이 요지를 일탈하지 않는 범위에서 여러 가지의 실시 형태를 채용할 수 있다.
예를 들면, 유지 금구의 방열판으로의 설치는, 코킹 고정이 아니고 나사 고정에 의해서 설치해도 좋다.
또, 전자 부품으로서 반도체를 이용하거나 해도 좋고, 입체회로부품으로서 여러가지 회로 패턴이 형성된 것을 이용해도 좋다. 또한 전자 부품의 종류, 회로 패턴의 형상 등은, 용도에 따라 적당히 설정하는 것이 가능하다.
또, 입체회로부품은, 방열판 이외의 부재에 설치해도 좋다.
또, 굴곡부는, 후크 형상으로 접어 구부려 형성하고 있지만, 굴곡부의 형상은 이것에 한정되지 않고, 예를 들면, 형상으로 접어 구부려 형성하는 등, 여러 가지의 형상으로 하는 것이 가능하다.
또, 입체회로부품으로서 경사면이 형성된 コ형상의 것을 이용했지만, 입체회로부품의 형상은 이것에 한정되지 않고, 예를 들면, 직육면체 형상의 하단부의 표면에 하단부보다 한층 작은 직육면체 형상의 상단부를 재치한 형상의 것을 이용해 상단부의 측면으로 단자부를 설치하여 굴곡부를 접촉시키도록 해도 좋다.
본 발명에 의하면, 실장 기판과의 선팽창율의 차이로 인해 발생하는 응력을 유효하게 완화하는 것에 의해서 땜납의 파괴를 방지하고, 도통 불량을 방지할 수 있는 LED 패키지를 얻을 수 있다.
또, 도통 불량을 억제할 수 있는 것과 동시에, 소형화를 도모할 수 있는 입체회로부품의 설치구조를 얻을 수 있다.

Claims (19)

  1. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형기판과,
    상기 실장기판 상에 땝납을 통해 탑재된 복수의 탄성체를 구비하고,
    상기 복수의 탄성체는, 상기 입체형 기판의 외측면이어서 쌍방으로 대향하는 복수의 외측면으로부터 내측면에 가하는 탄성력에 의해서, 해당 입체형 기판의 상기 실장기판에 대한 위치를 유지하는 것을 특징으로 하는 LED 패키지.
  2. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과,
    상기 실장기판 상에 땜납을 통해 탑재된 복수의 탄성체를 구비하고,
    상기 복수의 탄성체는, 상기 입체형 기판의 상면(上面)으로부터 하면(下面)에 가하는 탄성력에 의해서, 해당 입체형기판의 상기 실장기판에 대한 위치를 유지하는 것을 특징으로 하는 LED 패키지.
  3. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과,
    상기 실장기판 상에 땜납을 통해 탑재된 복수의 탄성체를 구비하고,
    상기 입체형 기판은, 쌍방으로 대향하는 복수의 외측면에 요부(凹部)가 형성 되고,
    상기 복수의 탄성체는, 상기 입체형 기판의 요부로부터 내측면에 가하는 탄성력에 의해, 해당 입체형 기판의 상기 실장기판에 대한 위치를 유지하는 것을 특징으로 하는 LED 패키지.
  4. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과,
    상기 실장기판 상에 땜납을 통해 탑재된 복수의 탄성체를 구비하고,
    상기 입체형 기판은, 쌍방으로 대향하는 복수의 외측면이어서, 하단에 절흠(切欠)형 요부(凹部)가 형성되고,
    상기 복수의 탄성체는, 상기 입체형 기판에 형성된 요부 내이어서, 해당 입체형 기판의 외형 내측으로 수용되고, 상기 입체형 기판의 요부로부터 내면측에 가하는 탄성력에 의해서, 해당 입체형 기판의 상기 실장기판에 대한 위치를 유지하는 것을 특징으로 하는 LED 패키지.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실장기판에는, 상기 탄성체가 납땜되는 회로 패턴의 일부인 패드부가 형성되고, 상기 탄성체는, 상기 땜납이 부착된 패드부 상에 배치되고 땜납에 의해서 고정되는 것을 특징으로 하는 LED 패키지.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 탄성체는 프레임 틀 형상으로 형성된 성형체에 구비되어지고,
    해당 성형체는 상기 실장기판 상에 땜납으로 실장되고,
    상기 입체형 기판은, 상기 성형체의 프레임 틀 내부에 배치되고 또한 상기 탄성체의 탄성력에 의해 위치가 결정되는 것을 특징으로 하는 LED 패키지.
  7. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과,
    상기 LED 칩 및 상기 실장기판 상의 회로 패턴과 땜납을 통해서 접속되고, 상기 입체형 기판의 외벽을 따라 형성되는 복수의 회로패턴을 구비하고,
    상기 복수의 회로 패턴은, 상기 입체형 기판의 복수의 측면 중 인접하는 측면에, 각각 형성되는 것을 특징으로 하는 LED 패키지.
  8. LED 칩이 실장되고, 해당 LED 칩과 전기적으로 접속되는 실장기판 상에 실장되는 입체형 기판과,
    상기 LED 칩 및 상기 실장기판 상의 회로 패턴과 땜납을 통해서 접속되고, 상기 입체형 기판의 외벽을 따라 형성되는 복수의 회로패턴을 구비하고,
    상기 복수의 회로 패턴은, 상기 입체형 기판의 복수의 측면 중 단일의 측면에, 각각 형성되는 것을 특징으로 하는 LED 패키지.
  9. 전자부품을 전기적으로 접속하는 회로 패턴이 표면에 형성되어서 전자부품이 실장되는 입체회로부품과, 상기 입체회로부품을 저장하는 프레임과 상기 입체 회로부품을 유지하는 접촉 용수철부를 가지는 소켓을 구비하는 입체 회로부품의 설치구조로서,
    상기 입체 회로부품은, 해당 입체 회로부품의 측부를 절흠한 절흠요부(切欠凹部)가 설치되어 있는 것과 동시에 해당 절흠요부의 내면에는 상기 회로 패턴의 일부인 단자부(端子部)가 설치되어 있고,
    상기 접촉 용수철부는, 상기 단자부에 접촉하는 것과 동시에, 상기 절흠요부의 내면을 누르는 상기 입체회로부품을 유지하는 제1의 접촉 용수철을 구비하고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  10. 제9항에 있어서,
    상기 접촉 용수철부는, 상기 입체회로부품을 유지하는 제2의 접촉 용수철을 구비하고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  11. 제10항에 있어서,
    상기 제2의 접촉 용수철과 상기 프레임부가 일체로 형성되어 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 입체회로부품의 적어도 일부에 요부가 형성되고, 해당 요부 내에 상기 회로 패턴이 형성되어 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1의 접촉 용수철은 상기 단자부에 당접하는 굴곡부(屈曲部)를 구비하는 것과 동시에, 상기 단자부는 노치(notch)부를 구비하고 있고, 상기 굴곡부를 상기 노치부에 2개소(箇所)에서 접촉시킨 것을 특징으로 하는 입체회로부품의 설치구조.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서,
    상기 소켓은, 상기 입체회로부품을 지지하는 돌기부(突起部)를 구비하고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서,
    상기 입체회로부품의 하면부(下面部)를 방열판(放熱板)에 당접(黨接)시키고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  16. 제15항에 있어서,
    상기 소켓의 하부에는, 해당 소켓을 유지하는 유지 금구가 설치되어 있고, 해당 유지 금구를 통해 상기 입체회로부품의 하면부를 상기 방열판에 당접시키고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  17. 제16항에 있어서,
    상기 입체회로부품의 하면부에 돌부(突部)를 설치하는 것과 동시에 상기 유지 금구에 삽통공(揷通孔)을 설치하고, 상기 돌부를 상기 삽통공에 삽통(揷通)시킨 것을 특징으로 하는 입체회로부품의 설치구조.
  18. 제16항 또는 제17항에 있어서,
    상기 유지 금구는, 상기 방열판으로의 설치부를 구비하고 있는 것을 특징으로 하는 입체회로부품의 설치구조.
  19. 제15항에 있어서,
    상기 입체회로부품과 상기 방열판과 서로 감합(嵌合)하는 요철부(凹凸部)를 설치한 것을 특징으로 하는 입체회로부품의 설치구조.
KR1020097016780A 2007-02-15 2008-02-08 Led 패키지 및 입체회로부품의 설치구조 KR20090104860A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2007034324A JP4582100B2 (ja) 2007-02-15 2007-02-15 Ｌｅｄパッケージ
JPJP-P-2007-034324 2007-02-15
JPJP-P-2007-040673 2007-02-21
JP2007040673A JP4687665B2 (ja) 2007-02-21 2007-02-21 Ｌｅｄパッケージ
JPJP-P-2007-114739 2007-04-24
JP2007114739A JP4943930B2 (ja) 2007-04-24 2007-04-24 立体回路部品の取付構造
PCT/JP2008/052154 WO2008099784A1 (ja) 2007-02-15 2008-02-08 Ｌｅｄパッケージおよび立体回路部品の取付構造

Publications (1)

Publication Number Publication Date
KR20090104860A true KR20090104860A (ko) 2009-10-06

Family

ID=39690017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016780A KR20090104860A (ko) 2007-02-15 2008-02-08 Led 패키지 및 입체회로부품의 설치구조

Country Status (6)

Country Link
US (1) US20100032189A1 (ko)
EP (1) EP2110866A4 (ko)
KR (1) KR20090104860A (ko)
CN (1) CN101617412A (ko)
TW (1) TW200901512A (ko)
WO (1) WO2008099784A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075676A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 발광다이오드 어레이
KR20140092080A (ko) * 2013-01-15 2014-07-23 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함한 소켓형 발광 패키지

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018191B1 (ko) * 2008-11-27 2011-02-28 삼성엘이디 주식회사 세라믹 패키지 및 이를 구비하는 헤드램프 모듈
KR101527261B1 (ko) * 2009-04-03 2015-06-08 오스람 옵토 세미컨덕터스 게엠베하 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치
US8120055B2 (en) * 2009-04-20 2012-02-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light source
KR101039930B1 (ko) * 2009-10-23 2011-06-09 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
DE102009047489B4 (de) * 2009-12-04 2013-07-11 Osram Gmbh Leuchtmodul
CN102130269B (zh) * 2010-01-19 2013-03-27 富士迈半导体精密工业（上海）有限公司 固态发光元件及光源模组
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102214769B (zh) * 2010-04-12 2013-09-11 富士迈半导体精密工业（上海）有限公司 固态发光元件及具有该固态发光元件的光源模组
CN102222749A (zh) * 2010-04-19 2011-10-19 展晶科技(深圳)有限公司 发光组件及其模块
CN102315354B (zh) * 2010-06-29 2013-11-06 展晶科技(深圳)有限公司 发光二极管的封装结构
CN102339935B (zh) * 2010-07-15 2015-07-08 展晶科技(深圳)有限公司 覆晶式led封装结构
DE102010044312B4 (de) * 2010-09-03 2012-07-12 Tyco Electronics Amp Gmbh Leuchte zur Verwendung in feuchten oder nassen Umgebungen mit Leuchtmittelträger
TWI446590B (zh) 2010-09-30 2014-07-21 Everlight Electronics Co Ltd 發光二極體封裝結構及其製作方法
CN102456810B (zh) * 2010-10-26 2014-12-10 展晶科技(深圳)有限公司 发光二极管封装结构
TWI425685B (zh) * 2010-10-28 2014-02-01 Advanced Optoelectronic Tech 發光二極體封裝結構
TWI406367B (zh) * 2011-05-10 2013-08-21 Semiconductor package
KR101428842B1 (ko) 2011-11-08 2014-08-08 엘지이노텍 주식회사 차량용 카메라 모듈
DE102011056654A1 (de) * 2011-12-20 2013-06-20 Vossloh-Schwabe Optoelectronic Gmbh & Co. Kg Leuchtdiodenanordnung
CN102637813B (zh) * 2012-04-23 2014-12-17 立达信绿色照明股份有限公司 Led封装结构及使用该封装结构的led灯
DE102012106982A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Leuchtmittels
DE102013111306B4 (de) * 2013-10-14 2016-04-14 Ensinger Gmbh Herstellungsverfahren für einen plasmabeschichteten Formkörper und Bauteil
DE102013113009A1 (de) 2013-11-25 2015-05-28 Osram Opto Semiconductors Gmbh Gehäuse für einen Halbleiterchip, Gehäuseverbund, Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN103956423A (zh) * 2014-05-28 2014-07-30 安徽红叶节能电器科技有限公司 一种功率led热电分离封装结构及方法
CN106568512A (zh) * 2016-10-18 2017-04-19 中国科学院广州生物医药与健康研究院 一种热激活离子通道钙成像实验方法
DE102017114668A1 (de) * 2017-06-30 2019-01-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
EP3444839A1 (en) * 2017-08-18 2019-02-20 Infineon Technologies Austria AG Assembly and method for mounting an electronic component to a substrate
JP6985072B2 (ja) * 2017-09-06 2021-12-22 新光電気工業株式会社 リードフレーム及びその製造方法
CN107920428B (zh) * 2017-11-21 2023-06-30 南京工程学院 一种集成电路易拔ic底座
CN108807645A (zh) * 2018-06-26 2018-11-13 江苏罗化新材料有限公司 一种倒装芯片正装的led封装结构及其制作方法
DE102020104396A1 (de) * 2020-02-19 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8702433U1 (ko) * 1987-02-17 1987-04-09 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JP2928634B2 (ja) * 1990-11-30 1999-08-03 トキコーポレーション株式会社 帯状電線に対する導線露出穴加工具および加工方法
JPH06350206A (ja) * 1993-06-04 1994-12-22 Osaka Shinku Kagaku Kk 立体回路基板及びその製造方法
JPH11163419A (ja) * 1997-11-26 1999-06-18 Rohm Co Ltd 発光装置
JPH11330564A (ja) * 1998-05-19 1999-11-30 Fujitsu Quantum Devices Kk 光モジュール
WO1999060626A1 (en) * 1998-05-20 1999-11-25 Rohm Co., Ltd. Semiconductor device
JP2000216440A (ja) 1999-01-26 2000-08-04 Stanley Electric Co Ltd 発光ダイオ―ド
JP2001177156A (ja) * 1999-12-14 2001-06-29 Koha Co Ltd 側面発光型ｌｅｄランプ
JP2001250989A (ja) * 2000-03-07 2001-09-14 Ricoh Co Ltd 発光素子アレイ基板保持機構、光書込装置、画像形成装置
US6582100B1 (en) * 2000-08-09 2003-06-24 Relume Corporation LED mounting system
US20060082315A1 (en) * 2004-10-20 2006-04-20 Timothy Chan Method and system for attachment of light emmiting diodes to circuitry for use in lighting
JP4656382B2 (ja) * 2004-10-29 2011-03-23 日本精機株式会社 光源支持体及び光源装置
US7977698B2 (en) * 2005-03-18 2011-07-12 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System and method for surface mountable display
JP4548219B2 (ja) * 2005-05-25 2010-09-22 パナソニック電工株式会社 電子部品用ソケット
JP2007005378A (ja) * 2005-06-21 2007-01-11 Sharp Corp 発光装置、発光装置の製造方法および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075676A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 발광다이오드 어레이
KR20140092080A (ko) * 2013-01-15 2014-07-23 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함한 소켓형 발광 패키지

Also Published As

Publication number Publication date
EP2110866A1 (en) 2009-10-21
TW200901512A (en) 2009-01-01
US20100032189A1 (en) 2010-02-11
CN101617412A (zh) 2009-12-30
EP2110866A4 (en) 2011-04-20
WO2008099784A1 (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
KR20090104860A (ko) Led 패키지 및 입체회로부품의 설치구조
JP4943930B2 (ja) 立体回路部品の取付構造
KR101939864B1 (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
TWI437774B (zh) 連接器組及使用於連接器組中之接合器
US20090267214A1 (en) Electronic circuit device and method for manufacturing same
US9136225B2 (en) Semiconductor device manufacturing method
US5880553A (en) Electronic component and method of producing same
WO2003087852A1 (en) Holder for conductive contact
US8212277B2 (en) Optical semiconductor device module with power supply through uneven contacts
JP4798000B2 (ja) Ｌｅｄパッケージ
JP4582100B2 (ja) Ｌｅｄパッケージ
JP4687665B2 (ja) Ｌｅｄパッケージ
JP2023518749A (ja) オプトエレクトロニクス半導体素子のためのケーシングおよびオプトエレクトロニクス半導体素子
JPH09298344A (ja) 接続端子付配線基板
JP4100685B2 (ja) 半導体装置
JP5276455B2 (ja) 光半導体装置モジュール
WO2017122491A1 (ja) 半導体モジュール
JP2008053621A (ja) Ｌｅｄパッケージ
US11792930B2 (en) Wiring substrate, electronic device, and electronic module
JP6956022B2 (ja) 配線基板、電子装置及び電子モジュール
JP6681716B2 (ja) 電子部品
JPS62257756A (ja) シリコン基板
JP2000058380A (ja) 樹脂封口型コンデンサ
JPH09199242A (ja) プリント配線板一体型コネクタ及びその製造方法
JP2006229192A (ja) 接点部材及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee