JP2023518749A - オプトエレクトロニクス半導体素子のためのケーシングおよびオプトエレクトロニクス半導体素子 - Google Patents

Abstract

オプトエレクトロニクス半導体素子のためのケーシングであって、組付け側（１０）と、導体フレーム（２）と、導体フレームに一体成形されているケーシング本体（３）とを備えているケーシングが提供される。導体フレームは、第１の導体フレーム部分（２１）と、第２の導体フレーム部分（２２）とを有しており、ケーシング本体は、組付け側とは反対に向いた前面側（１５）において、半導体チップを収容するためのキャビティ（１７）を有しており、導体フレームが、キャビティ内において、導体フレームの第１の導体フレーム部分の第１の接続箇所（３１）および第２の導体フレーム部分の第２の接続箇所（３２）においてのみ露出している。さらにオプトエレクトロニクス半導体素子（９）が提供される。

Description

本出願は、オプトエレクトロニクス半導体素子のためのケーシングと、オプトエレクトロニクス半導体素子とに関する。

オプトエレクトロニクス半導体素子、たとえば発光ダイオード、略してＬＥＤのために、半導体チップを、導体フレームを備えたケーシング内に組み付けることができる。反射損失を低減するために、導体フレームには銀がコーティングされていてよい。しかし、この銀が、腐食に基づいて素子の作動時に変色して、これにより反射損失が増大して生じてしまうという恐れがある。

オプトエレクトロニクス半導体素子を簡単かつ信頼性よく、良好な特性で得るという課題がある。

この課題は、特に請求項１に記載のケーシングにより解決される。別の構成および実施形態は、従属請求項の対象である。

特に表面に実装可能な素子（surface mounted device；表面実装部品、ｓｍｄ）としてのオプトエレクトロニクス半導体素子のためのケーシングが提供される。ケーシングは、たとえば組付け側を有していて、この組付け側において、オプトエレクトロニクス半導体素子の電気的な接触接続のために必要となる全ての電気的な接点に外部からアクセスすることができる。鉛直方向、つまり組付け側に対して垂直方向で、ケーシングは、たとえば組付け側と、この組付け側とは反対に向いた前面側との間に延びている。ケーシングの長手方向軸線に沿って、ケーシングは、たとえば２つの第１の側面間に延びている。長手方向軸線に対して垂直方向で、ケーシングは、たとえばケーシングの２つの第２の側面間に延びている。長手方向軸線および横方向軸線は、ケーシングを上から見た平面図において、特にそれぞれ中心に延びているので、長手方向軸線と横方向軸線との間の交点は、たとえばケーシングを上から見た平面図においてケーシングの中心点を形成している。

ケーシングの少なくとも１つの実施形態によれば、ケーシングは、導体フレームと、ケーシング本体とを有しており、ケーシング本体は、導体フレームに一体的に成形されている。ケーシング本体は、たとえばプラスチックを有している。ケーシング本体は、たとえば流込み法（Giessverfahren）により製造されている。

流込み法とは、概して、成形材料を予め規定された型にしたがって構成し、必要な場合には硬化させることができる方法であると理解される。特に、「流込み法」という用語は、流込み成形（molding）、フィルム支援流込み成形（film assisted molding）、射出成形（injection molding）および圧縮成形（compression molding）を含んでいる。

鉛直方向で、導体フレームは、たとえば、導体フレームの背面側と、導体フレームの前面側との間に延在している。たとえば、導体フレームは、部分的にエッチングされた導体フレームであり、セミエッチング導体フレーム（英語：semi-etched lead frame）とも呼ばれる。これは、導体フレームが種々異なる厚さの部分領域を有していることを意味し、ここで導体フレームの厚さは鉛直方向の延在量を指す。このためには、導体フレームの材料金属薄板、たとえばコーティングされているか、またはコーティングされていない銅薄板を、前面側および／または背面側から部分的にエッチングすることができる。

導体フレームの少なくとも１つの実施形態によれば、導体フレームが、第１の導体フレーム部分と、第２の導体フレーム部分とを有している。第１の導体フレーム部分と第２の導体フレーム部分とは、特にケーシングを上から見た平面図において、互いに重なり合うことなく配置されており、いずれの箇所においても互いに直接に導電接続されていない。特に、第１の導体フレーム部分と第２の導体フレーム部分とは、ケーシング本体を介してのみ互いに機械的に安定して結合されている。

第１の導体フレーム部分と第２の導体フレーム部分とは、それぞれ連結されたボディという意図において一体的、つまりワンピースであってよい。

ケーシングの少なくとも１つの実施形態によれば、ケーシング本体は、ケーシングの前面側に、半導体チップを収容するためのキャビティを有している。キャビティの鉛直方向の延在量、つまりキャビティの底面とケーシングの前面側との間の間隔は、特に、収容されるべき半導体チップが完全にキャビティ内に配置されているような大きさである。

ケーシングの少なくとも１つの実施形態によれば、導体フレームは、キャビティ内において、導体フレームの第１の導体フレーム部分の第１の接続箇所および第２の導体フレーム部分の第２の接続箇所においてのみ露出している。換言すると、ケーシングを上から見た平面図において、導体フレームのうち、第１の接続箇所および第２の接続箇所のみが見えるようになっている。特に、第１の接続箇所および第２の接続箇所は、キャビティに収容すべき半導体チップの規定通りの組付け時に、半導体チップによって完全に覆われる。

第１の接続箇所および第２の接続箇所は、特に、半導体チップの、組付け側に面した側の２つの電気的な接点による半導体チップの電気的な接触接続のために、たとえばフリップチップ幾何学形状の半導体チップの組付けのために構成されている。

たとえば、第１の接続箇所および第２の接続箇所はそれぞれ、収容すべき半導体チップの最大で半分の大きさである。

オプトエレクトロニクス半導体素子のためのケーシングの少なくとも１つの実施形態において、ケーシングは、組付け側と、導体フレームと、導体フレームに一体成形されているケーシング本体とを有しており、導体フレームが、第１の導体フレーム部分と第２の導体フレーム部分とを有しており、ケーシング本体は、組付け側とは反対に向いた前面側において、オプトエレクトロニクス半導体チップを収容するためのキャビティを有している。導体フレームは、キャビティ内において、導体フレームの第１の導体フレーム部分の第１の接続部および第２の導体フレーム部分の第２の接続部においてのみ露出している。

このようなケーシング内でのオプトエレクトロニクス半導体チップの組付け時に、オプトエレクトロニクス半導体チップを、たとえば半田のような結合手段により組み付けた後に、キャビティ内に導体フレームの露出した領域は存在していない。特に、導体フレームの、ケーシング本体により覆われていない部分を、結合手段によって完全に覆うことができる。

これにより、導体フレームの、キャビティ内に露出している部分が腐食する恐れを回避することができる。これとは異なり、従来の光半導体素子では、導体フレームの一部が半導体チップの側面でケーシングにより覆われていない。この部分が、半導体チップの封止材のようなポリマ材料のみにより覆われている場合、浸透経路が腐食をもたらす。これとは異なり、記載されているケーシングでは、封止材自体は、浸透経路を遮断して、これによりたとえば硫化水素のような腐食を引き起こす気体の浸透を抑制することができなくてもよい。したがって、たとえば硫化水素に対して比較的高い浸透性を有する材料、たとえばシリコンを封止材のために使用することができる。

ケーシングの少なくとも１つの実施形態によれば、キャビティの底面は、第１の接続箇所および第２の接続箇所の領域において、凹設部を有しており、凹設部内で、第１の接続箇所および第２の接続箇所が露出している。凹設部は、両接続箇所のための１つの共通の凹設部であってもよい。この場合、凹設部は、第１の接続箇所と第２の接続箇所とにわたって一貫して延びている。これとは異なり、第１の接続箇所と第２の接続箇所とにそれぞれ別個の凹設部が対応配置されていてもよい。これらの凹設部は、たとえば、半田のような結合手段を収容するために形成されている。

凹設部の鉛直方向の延在量、すなわち、ケーシング本体の底面からの凹設部の領域におけるケーシング本体の鉛直方向の間隔は、好適にはキャビティの鉛直方向の延在量に比べて小さい。たとえば、凹設部の鉛直方向の延在量は、キャビティの鉛直方向の延在量の少なくとも２倍または少なくとも５倍の大きさである。

ケーシングの少なくとも１つの実施形態によれば、第１の導体フレーム部分は、第１の内側領域を有している。第１の内側領域は、特にケーシングを上から見た平面図において、第１の接続箇所に重なる。第１の内側領域は、ケーシングの組付け側において露出している。特に、第１の内側領域は、部分的に導体フレームの背面側を形成する。

ケーシングの少なくとも１つの実施形態によれば、第１の導体フレーム部分は、第１の縁部領域を有しており、第１の縁部領域は、ケーシングの組付け側において露出し、かつ／または第１の縁部領域は、ケーシングの側面において露出している。ケーシングの側面は、特にケーシングが長手方向軸線に沿って横方向で画定している第１の側面である。

第１の内側領域と第１の縁部領域とは、特に、連結された第１の導体フレーム部分の一部である。

ケーシングの少なくとも１つの実施形態によれば、第１の内側領域と第１の縁部領域とは、第１の導体フレーム部分の第１の前面側の領域を介して互いに結合されている。第１の前面側の領域は、組付け側から離間している。したがって、前面側の領域は、部分的に導体フレームの前面側を形成するが、鉛直方向で導体フレームの背面側にまでは延びていない。特に、前面側の領域は、ケーシングの背面図において、ケーシング本体によって覆われているので、確認することができない。好適には、第１の内側領域と第１の縁部領域とは、第１の前面側の領域のみを介して結合されている。

ケーシングの少なくとも１つの実施形態によれば、第１の縁部領域は、切欠きを有しており、切欠きには、ケーシングの組付け側および側面においてアクセス可能である。たとえば、切欠きは、鉛直方向で単に部分的に導体フレームを貫通して延びている。しかし、切欠きは、鉛直方向に完全に導体フレームを貫通して延びていてもよい。この切欠きは、半田制御構造体の機能を果たすことができるので、たとえばプリント基板のような接続担体上へのケーシングの半田付けが確実に行われているか否かがケーシングの側から確認可能である。

ケーシングの少なくとも１つの実施形態によれば、第１の前面側の領域は、ケーシングを上から見た平面図において、第１の内側領域の２つの縁部に沿って延びている。２つの縁部は、特に互いに対して斜めに、または垂直に延びている。これにより、ケーシングの機械的な安定性が高められている。

さらに、第１の内側領域を、使用するフィルム支援流込み法によりケーシングを形成するために、確実にこのために使用されるフィルム内に押し込むことができるので、ケーシングの製造における信頼性が向上する。これにより、導体フレームの背面側がケーシング本体のための材料により不都合に覆われることを効果的に回避することができる。

ケーシングの少なくとも１つの実施形態によれば、第１の導体フレーム部分が、ケーシングを上から見た平面図において第１の内側領域と第１の縁部領域との間でケーシングの長手方向軸線に沿って中断されている。これにより、第１の縁部領域と第１の内側領域との間の長手方向軸線に沿った直接的な力伝達を回避することができるか、または少なくとも低減することができる。このような力の伝達は、たとえばケーシングが、接続担体における半田付け時に加熱され、使用された材料の互いに異なる熱膨張係数が熱機械的な応力をもたらす場合に発生することがある。これにより、このようなケーシングを備えた半導体素子がケーシングの組付け時に損傷する恐れを低減することができる。

ケーシングの少なくとも１つの実施形態によれば、第１の内側領域と第１の縁部領域とは、ケーシングを上から見た平面図において、ケーシングの長手方向軸線に沿って見て、長手方向軸線の一方の側のみで、第１の前面側の領域を介して互いに結合されている。特に、第１の導体フレーム部分は、ケーシングを上から見た平面図において、Ｏ字形構造のような閉じた構造を形成していない。たとえば、第１の前面側の領域の、第１の内側領域と第１の縁部領域とを結合している部分は、平面図においてＣ字形に形成されている。

ケーシングの少なくとも１つの実施形態によれば、第１の導体フレーム部分の第１の前面側の領域は、第１の延長部を有している。この第１の延長部は、第２の接続箇所と、ケーシングの、長手方向軸線に対して平行に延びる第２の側面との間に延びている。第１の延長部は、たとえば、ケーシングの横方向軸線を越えて延びている。換言すれば、第１の延長部は、少なくとも部分的に、ケーシングを上から見た平面図において、ケーシングの横方向軸線の、第２の導体フレーム部分の第２の接続箇所が配置されている側に位置している。したがって、ケーシングの側面図において、第１の導体フレーム部分の第１の延長部は、第２の導体フレーム部分に重なる。このような延長部により、特に曲げに対するケーシングの機械的な安定性を改善することができることが判った。

ケーシングの少なくとも１つの実施形態によれば、第１の延長部は、ケーシングの長手方向軸線に沿って見て、第２の接続箇所の延在量の少なくとも５０％に沿って延びている。第１の延長部が、長手方向軸線に沿って見て、第２の接続箇所の全長に沿って延びていてもよい。これにより、ケーシングの機械的な安定性がさらに改善される。

ケーシングの少なくとも１つの実施形態によれば、第１の接続箇所の面積サイズと第２の接続箇所の面積サイズとは、それぞれ、キャビティの底面の面積サイズの最大３０％である。したがって、第１の接続箇所および第２の接続箇所は、キャビティの底面の総面積に対して小さい。これにより、オプトエレクトロニクス半導体チップをキャビティ内に意図通りに組み付けた場合、第１の接続箇所および第２の接続箇所がオプトエレクトロニクス半導体チップによって完全に覆われることが簡単な形式で保証されている。

第１の導体フレーム部分と第２の導体フレーム部分は、その基本形状に関して同様に形成されていてよい。特に、第２の導体フレーム部分は、第２の内側領域および／または第２の縁部領域および／または第２の前面側の領域および／または第２の延長部を有していてよく、これらのエレメントは、第１の導体フレーム部分に関連して挙げた幾つかまたは全ての特徴を有していてよい。

ケーシングの少なくとも１つの実施形態によれば、第２の導体フレーム部分と第１の導体フレーム部分とは、その基本形状に関して互いに点対称に形成されており、特にケーシングの中心点に関して点対称に形成されている。たとえば、第２の導体フレーム部分と第１の導体フレーム部分とは、ケーシングの接点の極性を簡易に識別するためのマーキングのみで異なっている。特に、第１の導体フレーム部分と第２の導体フレーム部分とは、その基本形状に関して、長手方向軸線に関しても横方向軸線に関しても軸対称ではない。

さらに、ケーシングを備えたオプトエレクトロニクス半導体素子が記載されている。ケーシングとして特に上述のケーシングが適している。したがって、ケーシングに関連して記載した特徴は、オプトエレクトロニクス半導体素子のためにも考慮することができ、逆もまた然である。

オプトエレクトロニクス半導体素子は、特に、たとえば、オプトエレクトロニクス半導体チップを有しており、オプトエレクトロニクス半導体チップは、たとえばケーシングのキャビティ内に配置されており、第１の接続箇所および第２の接続箇所に導電接続されている。半導体チップは、たとえば、可視、紫外、赤外のスペクトル領域の放射線を発生および／または受信するように構成されている。特に、オプトエレクトロニクス半導体チップは、たとえばフリップチップとして、組付け側に面する側に２つの接点を備えて形成されている。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、第１の接続箇所および第２の接続箇所を完全に覆っている。したがって、オプトエレクトロニクス半導体素子を上から見た平面図において、キャビティ内のオプトエレクトロニクス半導体素子の導体フレームは見えない。つまり、導体フレームの、ケーシングのキャビティ内に露出している全ての部分は、半導体チップの組み付け時に半導体チップにより覆われる。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、第１の接続箇所および第２の接続箇所は、半導体素子を上から見た平面図において、それぞれオプトエレクトロニクス半導体チップの最大で半分の大きさである。オプトエレクトロニクス半導体チップは、特に、第１の接続箇所にも第２の接続箇所にも重なっている。

本発明のオプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、封止材に埋め込まれている。この封止材は、特に、オプトエレクトロニクス半導体チップにおいて受信および／または発生すべき放射線に対して透過性である。好適には、封止材にどの箇所でも導体フレームに直接接していない。したがって封止材のために、材料は、金属的な面におけるその付着特性とは独立して選択することができる。

別の構成および有用性は、図面に関連した実施形態の以下の説明から明らかになる。

ケーシングのための１つの実施例を上から概略的に示す平面図である。 ケーシングのための１つの実施例を長手方向軸線に沿って概略的に示す断面図である。 ケーシングのための１つの実施例を示す背面図である。 ケーシングのための１つの実施例を導体フレームの形状と一緒に示す概略的な平面図である。 ケーシングのための１つの実施例を断面して示す斜視図である。 ケーシングのための１つの実施例を導体フレームの概略図につき前面側から示す斜視図である。 ケーシングのための１つの実施例を概略的に示す背面図である。 オプトエレクトロニクス半導体素子の１つの実施例を概略的に示す平面図である。 オプトエレクトロニクス半導体素子の１つの実施例を関連する断面で示す斜視図である。

図面において、同一、同様、同様に作用する要素には同一の参照符号を付している。図面はそれぞれ概略図であり、したがって必ずしも縮尺どおりではない。特に、比較的小さな要素や層厚が誇張して図示されていることがある。

ケーシング１のための１つの実施例が、図１Ａ～図１Ｇにつき様々な視点で示されている。

ケーシング１は、鉛直方向で組付け側１０と、この組付け側１０とは反対側に向いた前面側１５との間に延びている。前面側１５は、オプトエレクトロニクス半導体チップを収容するためのキャビティ１７を有している。

ケーシング１は、第１の導体フレーム部分２１と第２の導体フレーム部分２２とを備えた導体フレーム２をさらに含んでいる。ケーシング本体５は、導体フレーム２に一体成形されていて、第１の導体フレーム部分２１と第２の導体フレーム部分２２とを互いに機械的に安定に結合している。ケーシング本体５は、たとえば、ポリマ材料を有しており、流込み法によって製造されている。ケーシング本体５の反射率を高めるために、ケーシング本体５に反射性の粒子、たとえば酸化チタン粒子が混ぜられていてもよい。

キャビティ１７内では、導体フレーム２が、第１の導体フレーム部分２１の第１の接続箇所３１と第２の導体フレーム部分２２の第２の接続箇所３２においてのみ露出している。底面１７０は、第１の接続箇所３１および第２の接続箇所３２の領域に凹設部１９を有しており、この凹設部１９内でこれらの接続箇所が露出している。オプトエレクトロニクス半導体チップを結合手段９７によってケーシング１内に固定する場合、結合手段の横方向の延在量を、凹設部１９を介して制限することができる。

このように、凹設部１９の領域を除いて、ケーシング本体５は、ケーシング１を上から見た平面図において、導体フレーム２を完全に覆っている。第１の接続箇所３１および第２の接続箇所３２は、それぞれキャビティ１７の底面１７０に対して小さい。たとえば、第１の接続箇所３１の面積サイズおよび第２の接続箇所３２の面積サイズはそれぞれ、キャビティ１７の底面１７０の面積サイズの最大で３０％である。

鉛直方向において、導体フレーム２は、背面側２００と前面側２０５との間に延びている。導体フレームは、背面側２００から、かつ前面側２０５からエッチングされており、これにより導体フレーム２は、種々異なる厚さの領域を有している。

長手方向軸線８１に沿って、ケーシング１は、２つの第１の側面１１の間に延びている。長手方向軸線に対して垂直に、つまり横方向軸線８２に沿って、ケーシングは、平面図において、２つの第２の側面１２の間に延びている。

長手方向軸線８１と横方向軸線８２とは、それぞれケーシングに対して中心に形成されており、これにより長手方向軸線８１と横方向軸線８２の交点は、ケーシングの中心点８３を形成する。横方向軸線は、第１の接続箇所３１と第２の接続箇所３２の間に延びている。

図１Ｂには、ケーシング１を通る長手方向軸線８１に沿った断面図が示されている。

第１の導体フレーム部分２１は、第１の内側領域２１１と第１の縁部領域２１２とを有している。第１の内側領域２１１および第１の縁部領域２１２は、それぞれ導体フレームの背面側２００にまで延びている。図１Ｃに図示されているように、第１の内側領域２１１および第１の縁部領域２１２は、組付け側１０において露出しているおり、したがって組付け側１０からアクセス可能である。

第２の導体フレーム部分２２は、第１の導体フレーム部分２１と同様に形成されており、第２の内側領域２２１と第２の縁部領域２２２とを有している。

第１の縁部領域２１２および第２の縁部領域２２２はそれぞれ切欠き４を有している。この切欠き４は、第１の側面１１に至るまで、かつ組付け側１０に至るまで延びている。ケーシング１の組付け時に、切欠き４は、半田制御構造の機能を果たすことができる。

第１の導体フレーム部分２１と第２の導体フレーム部分２２とは、図１Ｂに示した断面図から分かるように、それぞれ長手方向軸線８１に沿って中断されている。しかし、図１Ｄから明らかなように、第１の導体フレーム部分２１および第２の導体フレーム部分２２はそれぞれ一体的に、つまりワンピースに形成されている。

第１の導体フレーム部分２１は、第１の前面側の領域２１５を有している。この第１の領域２１５を介して、第１の内側領域２１１と第１の縁側領域２１２とが互いに結合されている。図１Ｄでは、第１の導体フレーム部分２１および第２の導体フレーム部分２２の外周部のうち、ケーシング本体５によって覆われている部分が破線で図示されており、第１の内側領域２１１および第２の内側領域２２１の外周部が点線で図示されている。

第１の前面側の領域２１５は、第１の接続箇所３１を形成する。第２の前面側の領域２２５は、第２の接続箇所３２を形成する。

なお、図１Ｆおよび図１Ｇでは、導体フレーム２の導体フレーム部分は、ケーシング本体５なしで示されている。ケーシング１を上から見た平面図において、第１の内側領域２１１および第１の縁部領域２１２は、ケーシング１の長手方向軸線８１に沿って見て、長手方向軸線８１の一方の側でのみ第１の前面側の領域２１５を介して互いに結合されている。

長手方向軸線８１に沿って見たケーシング１の他方の半部では、第１の導体フレーム部分２１は中断されており、これにより第１の導体フレーム部分２１は、平面図において閉じた構造を形成していない。第１の導体フレーム部分２１および第２の導体フレーム部分２２、特にそのそれぞれの前面側の領域は、それぞれ、図１に示した線８５につき明らかであるように、Ｃ字形の基本形状を有している。

第１の前面側の領域２１５は、導体フレーム２の背面側２００から離間しており、これにより、第１の前面側の領域２１５は、第２の前面側の領域２２５と同様に、比較的小さな厚さを有している。ケーシング１の背面側から見て、第１の前面側の領域２１５および第２の前面側の領域２２５は、ケーシング本体５の材料により覆われている。第１の縁部領域２１２と第１の内側領域２１１との間の熱機械的な応力に基づく機械的な力の伝達は、第１の内側領域と第１の縁部領域との間の結合領域が薄くない場合に比べて、特に、長手方向軸線８１に沿った第１の導体フレーム部分２１と第２の導体フレーム部分２２との中断に関連して、低減される。

これにより、熱機械的な応力が、第１の接続箇所３１および第２の接続箇所３２に取り付けられたオプトエレクトロニクス半導体チップまたはオプトエレクトロニクス半導体チップと間の接続箇所３１，３２との間の電気的な接続部を熱機械的な応力に基づいて破損することにつながる恐れが低減される。

第１の導体フレーム部分２１、特に第１の前面側の領域２１５は、第１の延長部２１７をさらに有している。第１の延長部２１７は、横方向軸線８２を越えて、ケーシング１の、第２の導体フレーム部分の第２の内側領域２２１および第２の接続箇所３２が配置される側に延びている。第１の延長部２１７は、少なくとも部分的に第２の接続箇所３２とケーシング１の第２の側面１２との間に延びている。

同様に、第２の導体フレーム部分２２、特に第２の前面側の領域２２５は、第２の延長部２２７を有している。第２の延長部は、横方向軸線８２を越えて、ケーシング１の、第１の導体フレーム部分２１の第１の内側領域２１１が形成されている半部に延びている。したがって、ケーシング１の側面図において、第１の導体フレーム部分２１と第２の導体フレーム部分２２とは、延長部２１７，２２７により重なり合っている。

第１の延長部２１７および第２の延長部２２７を介して、ケーシング１の機械的な安定性が、特に曲げ応力または破壊応力に関して、改善される。

第１の内側領域２１５は、たとえば、立方体状の基本形状を有していて、部分的に第１の前面側の領域２１５によって覆われている。図１Ｇにおいて判るように、第１の前面側の領域２１５は、第１の内側領域の２つの縁部２１１０に沿って延び、これらの縁部は互いに垂直方向に延びている。

これに対応して、第２の前面側の領域２２５は、第２の内側領域２２１の２つの縁部２２１０に沿って延びている。これにより、特に、フィルム支援流込み法によるケーシング本体５の製造時に導体フレームをフィルムに押し込む場合に、ケーシングの機械的な安定性が改善される。

導体フレーム２は、基本形状に関して、特に第２の内側領域２１２の切り落されたコーナの形態のケーシング１の極性を容易に識別するためのマーキングを除いて、中心点８３に対して点対称である。

図２Ａおよび図２Ｂには、オプトエレクトロニクス半導体素子９のための１つの実施例が示されており、ケーシング１は、図１Ａ～図１Ｇに関連して説明したように形成されている。オプトエレクトロニクス半導体素子９は、オプトエレクトロニクス半導体チップ９５をさらに有している。第１の接続箇所３１および第２の接続箇所３２はそれぞれ、たとえば、半田のような結合手段９７を介して、オプトエレクトロニクス半導体チップ９５の接点９５１に導電接続されている。オプトエレクトロニクス半導体チップ９５は、フリップチップ形状に形成されており、それぞれケーシング１の組付け側１０に面する側に、接点９５１を有している。たとえば、半導体チップ９５は、成長基板としてのサファイア基板と、放射線を発生させるために設けられた、窒化物系化合物半導体材料をベースにした活性領域とを備えた発光ダイオードである。

オプトエレクトロニクス半導体素子９を上から見た平面図において、オプトエレクトロニクス半導体チップ９５は、第１の接続箇所３１および第２の接続箇所３２を完全に覆っている。特に、第１の接続箇所３１および第２の接続箇所３２は、結合手段９７の金属材料で覆われてよい。ケーシング１の凹設部１９は、結合手段９７の横方向の延在量を制限する。

オプトエレクトロニクス半導体素子９の作動時に発生する廃熱は、導体フレーム２の第１の前面側の領域２１５と第１の内側領域２１１もしくは第２の前面側の領域２２５と第２の内側領域２２１を介して、鉛直方向で直接に導出することができる。

オプトエレクトロニクス半導体チップ９５は、封止材９９内に埋め込まれている。封止材９９は、有利にはオプトエレクトロニクス半導体チップによって生成および／または受信される放射線に対して透過性であり、たとえば、蛍光体と混合されていてよい。封止材９９は、特にどの箇所でもオプトエレクトロニクス半導体素子９の導体フレーム２に接していないので、封止材９９のための材料は、材料が金属面にどのくらい良好に密着するかに依存せずに選択することができる。

さらに、オプトエレクトロニクス半導体チップ９５の電気的な接触接続のためにボンディングワイヤは不要である。したがって、封止材９９がたとえば、オプトエレクトロニクス半導体素子９をプリント基板のような接続担体における半田付け時に、オプトエレクトロニクス半導体チップ９５の電気的な接触接続を損なう恐れは生じない。さらに、封止材９９がたとえば硫化水素のような腐食性ガスに対して透過性であるか否か、かつ／または封止材９９またはケーシング本体５がキャビティ１７内の導体フレーム２への浸透経路を与えるか否かにかかわらず、キャビティ１７内の導体フレーム２の腐食の恐れは生じない。

ケーシング１の説明した構成は、特に小型のケーシング構造形態を実現するために適している。たとえば、長手方向軸線８１に沿ったケーシングの延在量は、最大で３ｍｍまたは最大で２ｍｍである。たとえば、ケーシング１は、１６０８構造型の発光ダイオード、つまり、特にＱＦＮ（Quad Flat No Lead）技術において１．６×０．８ｍｍ^２の底面積の発光ダイオード用のケーシングである。したがって、ケーシング１の電気的な接続部は、平面図において、ケーシング本体５を超えて横方向に突出しない。

１６０８構造型の実施例に関して、図面は縮尺通りである。しかし、個別の要素同士のサイズ比は異なっていることもある。さらに、ケーシングの説明された構造は、別の構造型のためにも適している。

本特許出願は、独国特許出願第１０２０２０１０７４０９．３号明細書の優先権を主張し、その開示内容は参照により本明細書に組み込まれるものとする。

本発明は、実施例に関する説明により限定されるものではない。むしろ、本発明は、新しい各特徴ならびに特徴の各組み合わせも包み、特に、特徴または特徴の組み合わせ自体が特許請求の範囲または実施例において明示的に示されていない場合でも、特許請求の範囲における特徴の各組み合わせを含む。

１ ケーシング
１０ 組付け側
１１ 第１の側面
１２ 第２の側面
１５ 前面側
１７ キャビティ
１７０ 底面
１９ 凹設部
２ 導体フレーム
２００ 導体フレームの背面側
２０５ 導体フレーム前面側
２１ 第１の導体フレーム部分
２１１ 第１の内側領域
２１１０ 第１の内側領域の縁部
２１２ 第１の縁部領域
２１５ 第１の前面側の領域
２１７ 第１の延長部
２２ 第２の導体フレーム部分
２２１ 第２の内側領域
２２１０ 第２の内側領域の縁部
２２２ 第２の縁部領域
２２５ 第２の前面側の領域
２２７ 第２の延長部
３１ 第１の接続箇所
３２ 第２の接続箇所
４ 切欠き
５ ケーシング本体
８１ 長手方向軸線
８２ 横方向軸線
８３ 中心点
８５ 線
９ 半導体素子
９５ オプトエレクトロニクス半導体チップ
９５１ オプトエレクトロニクス半導体チップの接点
９７ 結合手段
９９ 封止材

Claims (15)

1. オプトエレクトロニクス半導体素子のためのケーシング（１）であって、組付け側（１０）と、導体フレーム（２）と、該導体フレームに一体成形されているケーシング本体（５）とを備えており、
   前記導体フレームが、第１の導体フレーム部分（２１）と、第２の導体フレーム部分（２２）とを有しており、
   前記ケーシング本体が、前記組付け側とは反対に向いた前面側（１５）において、オプトエレクトロニクス半導体チップを収容するためのキャビティ（１７）を有しており、
   前記導体フレームが、前記キャビティ内において、前記導体フレームの前記第１の導体フレーム部分の第１の接続箇所（３１）と、前記第２の導体フレーム部分の第２の接続箇所（３２）においてのみ露出している、ケーシング（１）。
2. 前記キャビティの底面（１７０）が、前記第１の接続箇所および前記第２の接続箇所の領域において、凹設部（１９）を有しており、該凹設部（１９）内で、前記第１の接続箇所および前記第２の接続箇所が露出している、請求項１記載のケーシング。
3. 前記第１の導体フレーム部分が、第１の内側領域（２１１）と第１の縁部領域（２１２）とを有しており、
   前記第１の内側領域および前記第１の縁部領域が、前記ケーシングの前記組付け側において露出しており、
   前記第１の内側領域が、前記ケーシングを上から見た平面図において、前記第１の接続箇所に重なっており、
   前記第１の縁部領域が、前記ケーシングの第１の側面（１１）において露出しており、
   前記第１の内側領域と前記第１の縁部領域とが、前記第１の導体フレーム部分の第１の前面側の領域（２１５）を介して互いに結合されており、前記第１の前面側の領域が、前記組付け側から離間している、請求項１または２記載のケーシング。
4. 前記第１の縁部領域が、切欠き（４）を有しており、該切欠き（４）に、前記ケーシングの前記組付け側および前記側面においてアクセス可能である、請求項３記載のケーシング。
5. 前記第１の前面側の領域が、前記ケーシングを上から見た平面図において、前記第１の内側領域の２つの縁部（２１１０）に沿って延びている、請求項３または４記載のケーシング。
6. 前記第１の導体フレーム部分が、前記ケーシングを上から見た平面図において前記第１の内側領域と前記第１の縁部領域との間で、前記ケーシングの長手方向軸線（８１）に沿って中断されている、請求項３から５までのいずれか１項記載のケーシング。
7. 前記第１の内側領域と前記第１の縁部領域とが、前記ケーシングを上から見た平面図において、前記ケーシングの前記長手方向軸線に沿って見て、前記長手方向軸線の一方の側のみで、前記第１の前面側の領域を介して互いに結合されている、請求項３から６までのいずれか１項記載のケーシング。
8. 前記第１の導体フレーム部分の前記第１の前面側の領域が、第１の延長部（２１７）を有しており、該第１の延長部（２１７）が、前記第２の接続箇所と、前記ケーシングの、前記長手方向軸線に対して平行に延びる第２の側面（１２）との間に延びている、請求項３から７までのいずれか１項記載のケーシング。
9. 前記第１の延長部が、前記長手方向軸線に沿って見て、前記第２の接続箇所の延在量の少なくとも５０％に沿って延びている、請求項８記載のケーシング。
10. 前記第１の接続箇所の面積サイズと前記第２の接続箇所の面積サイズとが、それぞれ、前記キャビティの前記底面の面積サイズの最大で３０％である、請求項１から９までのいずれか１項記載のケーシング。
11. 前記第２の導体フレーム部分と、前記第１の導体フレーム部分とが、その基本形状に関して互いに点対称に形成されている、請求項１から１０までのいずれか１項記載のケーシング。
12. 請求項１から１１までのいずれか１項記載のケーシング（１）と、オプトエレクトロニクス半導体チップ（９５）とを備えたオプトエレクトロニクス半導体素子（９）であって、前記オプトエレクトロニクス半導体チップ（９５）が、キャビティ内に配置されていて、第１の接続箇所および第２の接続箇所に導電接続されている、オプトエレクトロニクス半導体素子（９）。
13. 前記半導体チップが、前記第１の接続箇所と前記第２の接続箇所とを完全に覆っている、請求項１２記載のオプトエレクトロニクス半導体素子。
14. 前記第１の接続箇所および前記第２の接続箇所が、前記半導体素子を上から見た平面図において、前記半導体チップの最大で半分の大きさである、請求項１２または１３記載のオプトエレクトロニクス半導体素子。
15. 前記オプトエレクトロニクス半導体チップが、封止材（９９）内に埋め込まれており、前記封止材が、いずれの箇所においても前記導体フレームに直接接していない、請求項１２から１４までのいずれか１項記載のオプトエレクトロニクス半導体素子。

Images