KR20220140828A - 광전자 반도체 구성요소를 위한 하우징 및 광전자 반도체 구성요소 - Google Patents
광전자 반도체 구성요소를 위한 하우징 및 광전자 반도체 구성요소 Download PDFInfo
- Publication number
- KR20220140828A KR20220140828A KR1020227032035A KR20227032035A KR20220140828A KR 20220140828 A KR20220140828 A KR 20220140828A KR 1020227032035 A KR1020227032035 A KR 1020227032035A KR 20227032035 A KR20227032035 A KR 20227032035A KR 20220140828 A KR20220140828 A KR 20220140828A
- Authority
- KR
- South Korea
- Prior art keywords
- housing
- lead frame
- optoelectronic semiconductor
- connection point
- semiconductor component
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 claims description 20
- 238000004382 potting Methods 0.000 claims description 17
- 238000007373 indentation Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 11
- 239000004020 conductor Substances 0.000 abstract 9
- 239000000463 material Substances 0.000 description 11
- 238000000465 moulding Methods 0.000 description 8
- MPMKMQHJHDHPBE-RUZDIDTESA-N 4-[[(2r)-1-(1-benzothiophene-3-carbonyl)-2-methylazetidine-2-carbonyl]-[(3-chlorophenyl)methyl]amino]butanoic acid Chemical compound O=C([C@@]1(N(CC1)C(=O)C=1C2=CC=CC=C2SC=1)C)N(CCCC(O)=O)CC1=CC=CC(Cl)=C1 MPMKMQHJHDHPBE-RUZDIDTESA-N 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000000930 thermomechanical effect Effects 0.000 description 4
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- -1 silicones Chemical compound 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 설치면(10), 전도체 프레임(2), 및 전도체 프레임 상에 성형되는 하우징 본체(3)를 갖는, 광전자 반도체 구성요소를 위한 하우징(1)에 관한 것이며, 전도체 프레임은 제1 전도체 프레임 부분(21) 및 제2 전도체 프레임 부분(22)을 가지며, 하우징 본체는 반도체 칩을 수용하기 위한, 설치면을 등지는(facing away from) 전방 면(15) 상의 공동(cavity)(17)을 갖는다. 전도체 프레임은 공동 내의 전도체 프레임의, 제1 전도체 프레임 부분의 제1 연결 지점(31) 및 제2 전도체 프레임 부분의 제2 연결 지점(32)에서만 노출된다. 추가로, 본 발명은 광전자 반도체 구성요소(9)에 관한 것이다.
Description
본 출원은 광전자 반도체 구성요소를 위한 하우징, 및 광전자 반도체 구성요소에 관한 것이다.
광전자 반도체 구성요소들, 예컨대 발광 다이오드들(light-emitting diodes), 또는 짧게 LED들의 경우, 반도체 칩들은 리드 프레임(lead frame)을 갖는 하우징들에 장착될 수 있다. 반사 손실들을 감소시키기 위해, 리드 프레임은 은으로 코팅될 수 있다. 그러나, 은이 구성요소의 동작 동안의 부식으로 인해 변색되어, 반사 손실들의 증가를 초래할 위험이 있다.
하나의 목적은, 단순화된 방식으로 그리고 신뢰성 있게 양호한 특성들을 갖는 광전자 반도체 구성요소를 제공하는 것이다.
이러한 목적은, 특히, 청구항 1에 따른 하우징에 의해 달성된다. 추가적인 실시예들 및 편의상 특징들이 종속 청구항들의 청구대상이다.
특히 표면-장착 가능 구성요소(surface-mountable component)(표면-장착 디바이스(surface-mounted device), 또는 SMD)로서의 광전자 반도체 구성요소를 위한 하우징이 설명된다. 하우징은, 예컨대, 장착 측을 가지며, 그 장착 측에서, 광전자 반도체 구성요소와 전기적으로 접촉하는 데 필요한 모든 전기 접촉부들이 외부적으로 접근 가능하다. 수직 방향으로, 다시 말해서 장착 측에 수직으로, 하우징은, 예컨대 장착 측과 장착 측을 등지는(facing away from) 전방 측 사이에서 연장된다. 예컨대, 하우징은 2개의 제1 측면들 사이에서 하우징의 종축을 따라 연장된다. 하우징은, 예컨대, 종축에 수직으로 하우징의 2개의 제2 측면들 사이에서 연장된다. 하우징의 평면도에서, 종축 및 횡축은, 각각의 경우에 특히 중심에서 연장되고, 그에 따라, 종축과 횡축 사이의 교차점은, 예컨대, 하우징의 평면도에서 하우징의 중심 지점을 형성한다.
하우징의 적어도 하나의 실시예에 따르면, 하우징은 리드 프레임, 및 리드 프레임 상에 일체로 성형된 하우징 본체를 갖는다. 하우징 본체는, 예컨대 플라스틱 재료를 포함한다. 하우징 본체는, 예컨대 성형 방법에 의해 제조된다.
성형 방법은 일반적으로, 성형 화합물이 미리 규정된 형상에 따라 형성되고, 필요에 따라 경화될 수 있게 하는 방법인 것으로 이해된다. 특히, "주조 방법"이라는 용어는 성형, 막 보조 성형, 사출 성형, 이송 성형 및 압축 성형을 포함한다.
리드 프레임은 수직 방향으로, 예컨대, 리드 프레임의 후방 측과 리드 프레임의 전방 측 사이에서 연장된다. 예컨대, 리드 프레임은 부분적으로 에칭된 리드 프레임이고, 또한 세미 에칭된 리드 프레임(semi-etched lead frame)으로 지칭된다. 이는, 리드 프레임이 상이한 두께의 구역들을 갖는다는 것을 의미하며, 여기서, 리드 프레임의 두께는 수직 범위와 관련된다. 이러한 목적을 위해, 리드 프레임의 시작 시트, 예컨대 코팅된 또는 코팅되지 않은 구리 시트가 전방 측으로부터 그리고/또는 후방 측으로부터 부분적으로 에칭될 수 있다.
리드 프레임의 적어도 하나의 실시예에 따르면, 리드 프레임은 제1 리드 프레임 부분 및 제2 리드 프레임 부분을 포함한다. 제1 리드 프레임 부분 및 제2 리드 프레임 부분은, 특히 하우징의 평면도에서, 서로 중첩되지 않고 배열되고, 어떠한 지점에서도 전기 전도성 방식으로 서로 직접 연결되지 않는다. 특히, 제1 리드 프레임 부분 및 제2 리드 프레임 부분은 하우징 본체를 통해서만 기계적으로 안정적인 방식으로 서로 연결된다.
제1 리드 프레임 부분 및 제2 리드 프레임 부분은 각각, 코히어런트 본체(coherent body)의 의미에서 일체형으로 형성될 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 하우징 본체는 반도체 칩을 수용하기 위한 공동을 하우징의 전방 측 상에 포함한다. 공동의 수직 범위, 즉, 공동의 최하부면과 하우징의 전방 측 사이의 거리는, 특히, 수용될 반도체 칩이 공동 내에 완전히 배열될 정도로 크다.
하우징의 적어도 하나의 실시예에 따르면, 리드 프레임은 제1 리드 프레임 부분의 제1 연결 지점에서만 그리고 리드 프레임의 제2 리드 프레임 부분의 제2 연결 지점에서 공동 내에 노출된다. 다시 말해서, 하우징의 평면도에서, 리드 프레임의 제1 연결 지점 및 제2 연결 지점만이 가시적이다. 특히, 제1 연결 지점 및 제2 연결 지점은, 공동 내에 수용될 반도체 칩이 의도된 대로 장착될 때, 반도체 칩에 의해 완전히 덮힌다.
제1 연결 지점 및 제2 연결 지점은 특히, 장착 측을 향하는 반도체 칩의 측 상에서 2개의 전기 접촉부들과 반도체 칩의 전기 접촉을 위해, 예컨대 플립-칩 기하학적 구조에서의 반도체 칩들의 장착을 위해 설정된다.
예컨대, 제1 연결 지점 및 제2 연결 지점은 각각, 최대 수용될 반도체 칩의 크기의 절반이다.
광전자 반도체 구성요소를 위한 하우징의 적어도 하나의 실시예에서, 하우징은 장착 측, 리드 프레임, 및 리드 프레임 상에 일체로 성형되는 하우징 본체를 가지며, 리드 프레임은 제1 리드 프레임 부분 및 제2 리드 프레임 부분을 포함하며, 하우징 본체는 장착 측을 등지는 전방 측 상에 광전자 반도체 칩을 수용하기 위한 공동을 갖는다. 리드 프레임은 제1 리드 프레임 부분의 제1 연결 지점에서만 그리고 리드 프레임의 제2 리드 프레임 부분의 제2 연결 지점에서 공동 내에 노출된다.
그러한 하우징에 광전자 반도체 칩을 장착할 때, 예컨대 연결 수단, 이를테면 땜납(solder)에 의해 광전자 반도체 칩을 장착한 후에는 공동 내부측에 리드 프레임의 노출된 구역들이 존재하지 않는다. 특히, 하우징 본체에 의해 덮히지 않는 리드 프레임의 부분들은 연결 수단에 의해 완전히 덮힐 수 있다.
따라서, 공동에 노출된 리드 프레임의 부분들이 부식될 위험이 회피된다. 이에 반해, 종래의 광전자 반도체 구성요소들에서, 반도체 칩의 측면에 대한 리드 프레임의 부분들은 하우징 본체에 의해 덮히지 않는다. 이러한 부분들이 반도체 칩의 포팅 화합물(potting compound)과 같은 폴리머 재료들로만 덮힌다면, 침투 경로들은 부식을 초래할 수 있다. 이에 반해, 설명된 하우징의 경우에, 포팅 화합물 자체는 침투 경로들을 차단할 필요가 없고, 그에 따라, 부식-유발 가스들, 이를테면, 황화수소의 침투를 억제할 수 있다. 따라서, 황화수소에 대해 비교적 높은 투과성을 갖는 재료들, 이를테면 실리콘들이 또한, 포팅 화합물을 위해 사용될 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 제1 연결 지점 및 제2 연결 지점의 구역 내의 공동의 최하부면은 제1 연결 지점 및 제2 연결 지점이 노출되는 만입부(indentation)를 갖는다. 만입부는 연결 지점들 둘 모두에 대한 공통 만입부일 수 있다. 이 경우에, 만입부는 제1 연결 지점 및 제2 연결 지점에 걸쳐 연속적으로 연장된다. 이와 달리, 제1 연결 지점 및 제2 연결 지점 각각에는 별개의 만입부가 할당될 수 있다. 만입부는, 예컨대, 연결 수단, 이를테면 땜납을 수용하도록 설계된다.
만입부의 수직 범위, 즉, 하우징 본체의 최하부면으로부터 만입부의 구역에서의 하우징 본체의 수직 거리는 바람직하게는 공동의 수직 범위에 비해 작다. 예를 들어, 만입부의 수직 범위는 공동의 수직 범위의 적어도 2배 또는 적어도 5배만큼 크다.
하우징의 적어도 하나의 실시예에 따르면, 제1 리드 프레임 부분은 제1 내부 구역을 갖는다. 제1 내부 구역은, 특히 하우징의 평면도에서, 제1 연결 지점과 중첩된다. 제1 내부 구역은 하우징의 장착 측에서 노출된다. 특히, 제1 내부 구역은 지점들에서 리드 프레임의 후방 측을 형성한다.
하우징의 적어도 하나의 실시예에 따르면, 제1 리드 프레임 부분은 제1 에지 구역을 갖고, 제1 에지 구역은 하우징의 장착 측에 노출되고 그리고/또는 제1 에지 구역은 하우징의 측면에서 노출된다. 하우징의 측면은 특히, 측방향에서 종축을 따라 하우징의 범위를 정하는 제1 측면이다.
제1 내부 구역 및 제1 에지 구역은 특히 코히어런트 제1 리드 프레임 부분의 부분들이다.
하우징의 적어도 하나의 실시예에 따르면, 제1 내부 구역 및 제1 에지 구역은 제1 리드 프레임 부분의 제1 전방 측 구역을 통해 서로 연결된다. 제1 전방 측 구역은 장착 측으로부터 이격된다. 따라서, 전방 측 구역은 지점들에서 리드 프레임의 전방 측을 형성하지만, 수직 방향으로 리드 프레임의 후방 측까지 연장되지는 않는다. 특히, 전방 측 구역은 하우징의 배면도에서 하우징 본체에 의해 덮히고, 그에 따라 가시적이지 않다. 바람직하게는, 제1 내부 구역과 제1 에지 구역은 제1 전방 측 구역을 통해서만 서로 연결된다.
하우징의 적어도 하나의 실시예에 따르면, 제1 에지 구역은 하우징의 장착 측에서 그리고 측면에서 접근 가능한 오목부(recess)를 갖는다. 예컨대, 오목부는 수직 방향으로 리드 프레임을 통해 부분적으로만 연장된다. 그러나, 오목부는 또한, 수직 방향으로 리드 프레임을 완전히 관통하여 연장될 수 있다. 오목부는 땜납 제어 구조의 기능을 수행할 수 있어서, 예컨대 인쇄 회로 기판(printed circuit board)과 같은 연결 캐리어에 대한 하우징의 솔더링이 신뢰성 있게 실행되었는지의 여부를 하우징의 측으로부터 볼 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 제1 전방 측 구역은 하우징의 평면도에서 제1 내부 구역의 2개의 에지들을 따라 이어진다. 2개의 에지들은 특히 서로에 대해 비스듬히 또는 수직으로 이어진다. 이는 하우징의 기계적 안정성을 증가시킨다.
게다가, 하우징 본체의 형성을 위한 제1 내부 구역이 막 보조식 성형 방법(film assisted moulding method)에 의해 이러한 목적을 위해 사용되는 막 내로 신뢰가능하게 가압될 수 있기 때문에, 하우징 제조의 신뢰성이 증가된다. 따라서, 하우징 본체를 위한 재료로 리드 프레임의 후방 측이 의도하지 않게 덮히는 것이 효율적으로 회피될 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 제1 리드 프레임 부분은, 하우징의 평면도에서, 하우징의 종축을 따라 제1 내부 구역과 제1 에지 구역 사이에서 차단된다. 이로써, 제1 에지 구역과 제1 내부 구역 사이에서 종축을 따라 직접적인 힘 전달이 회피되거나 또는 적어도 감소될 수 있다. 그러한 힘 전달은, 예컨대, 연결 캐리어에 대한 솔더링 동안 하우징이 가열되고 사용되는 재료들의 상이한 열 팽창 계수들이 열기계 응력들을 초래할 때 발생할 수 있다. 따라서, 그러한 하우징의 경우, 하우징의 장착 동안의 반도체 구성요소에 대한 손상의 위험이 감소될 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 제1 내부 구역 및 제1 에지 구역은, 상기 종축을 따라 하우징의 평면도에서 볼 때, 제1 전방 측 구역을 통해 하우징의 종축의 일 측 상에서만 서로 연결된다. 특히, 제1 리드 프레임 부분은 하우징의 평면도에서 볼 때, O-형상 구조와 같은 폐쇄 구조를 형성하지 않는다. 예컨대, 제1 내부 구역을 제1 에지 구역에 연결하는, 제1 전방 측 구역의 일부는 평면도에서 C-형상이다.
하우징의 적어도 하나의 실시예에 따르면, 제1 리드 프레임 부분의 제1 전방 측 구역은 종축에 평행하게 이어지는 하우징의 제2 측면과 제2 연결 지점 사이에서 연장되는 제1 연장부를 포함한다. 예를 들어, 제1 연장부는 하우징의 횡축을 넘어 돌출된다. 다시 말해서, 제1 연장부는, 하우징의 평면도에서, 제2 리드 프레임 부분의 제2 연결 지점이 배열되는 하우징의 횡축의 그 측 상에 적어도 지점들에, 로케이팅된다. 따라서, 하우징의 측면도에서, 제1 리드 프레임 부분의 제1 연장부는 제2 리드 프레임 부분과 중첩된다. 그러한 연장부는, 특히 굽힘(bending)에 대한 하우징의 기계적 안정성을 개선할 수 있다는 것으로 나타나 있다.
하우징의 적어도 하나의 실시예에 따르면, 제1 연장부는, 하우징의 종축을 따라 볼 때, 제2 연결 지점의 범위의 적어도 50%를 따라 이어진다. 제1 연장부는 또한, 종축을 따라 볼 때, 제2 연결 지점의 전체 길이에 걸쳐 연장될 수 있다. 따라서, 하우징의 기계적 안정성이 추가로 개선된다.
하우징의 적어도 하나의 실시예에 따르면, 제1 연결 지점의 면적 치수 및 제2 연결 지점의 면적 치수는 각각의 경우, 공동의 최하부면의 면적 치수의 최대 30%이다. 따라서, 제1 연결 지점 및 제2 연결 지점은 공동의 최하부면의 총 면적과 비교하여 작다. 따라서, 광전자 반도체 칩이 의도된 대로 공동에 장착될 때, 제1 연결 지점 및 제2 연결 지점이 광전자 반도체 칩에 의해 완전히 덮히는 것이 용이하게 보장된다.
제1 리드 프레임 부분 및 제2 리드 프레임 부분은 이들의 기본 형상과 관련하여 유사할 수 있다. 특히, 제2 리드 프레임 부분은 제2 내부 구역 및/또는 제2 에지 구역 및/또는 제2 전방 측 구역 및/또는 제2 범위를 가질 수 있고, 이러한 요소들은 제1 리드 프레임 부분과 관련하여 열거된 특징부들 중 일부 또는 또한 전부를 가질 수 있다.
하우징의 적어도 하나의 실시예에 따르면, 제2 리드 프레임 부분 및 제1 리드 프레임 부분은, 그들의 기본 형상에 대해 서로 점-대칭이며, 특히, 하우징의 중심 지점에 대해 점-대칭이다. 예컨대, 제2 리드 프레임 부분 및 제1 리드 프레임 부분은 하우징의 접촉부들의 극성의 단순화된 식별을 위한 마킹에 의해서만 상이하다. 특히, 제1 리드 프레임 부분 및 제2 리드 프레임 부분은, 종축에 대해서도, 횡축에 대해서도, 이들의 기본 형상에 대하여 축-대칭이 아니다.
더욱이, 하우징을 갖는 광전자 반도체 구성요소가 특정된다. 위에서 설명된 하우징은 하우징으로서 특히 적합하다. 따라서, 하우징과 관련하여 언급된 특징부들은 또한, 광전자 반도체 구성요소에 대해 사용될 수 있으며, 그 반대의 경우도 마찬가지이다.
광전자 반도체 구성요소는 특히, 광전자 반도체 칩을 포함하며, 그 광전자 반도체 칩은, 예컨대 하우징의 공동에 배열되고, 제1 연결 지점 및 제2 연결 지점에 전기 전도성으로 연결된다. 반도체 칩은, 예컨대, 가시광, 자외선 또는 적외선 스펙트럼 범위의 방사선을 예컨대, 생성 및/또는 수신하도록 형성된다. 특히, 광전자 반도체 칩은, 장착 측을 향하는 측 상에, 예컨대 플립 칩(flip chip)과 같은 2개의 접촉부들을 갖도록 형성된다.
광전자 반도체 구성요소의 적어도 하나의 실시예에 따르면, 광전자 반도체 칩은 제1 연결 지점 및 제2 연결 지점을 완전히 덮는다. 따라서, 광전자 반도체 구성요소의 평면도에서, 광전자 반도체 구성요소의 리드 프레임은 공동 내에서 가시적이지 않다. 따라서, 하우징의 공동에서 노출되는 리드 프레임의 모든 부분들은, 반도체 칩이 장착된 상태에 있을 때, 반도체 칩에 의해 덮힌다.
광전자 반도체 구성요소의 적어도 하나의 실시예에 따르면, 제1 연결 지점 및 제2 연결 지점 각각은, 반도체 구성요소의 평면도에서, 광전자 반도체 칩의 크기의 최대 절반이다. 특히, 광전자 반도체 칩은 제1 연결 지점과 제2 연결 지점 둘 모두와 중첩된다.
광전자 반도체 구성요소의 적어도 하나의 실시예에 따르면, 광전자 반도체 칩은 포팅 화합물(potting compound)에 매립된다. 포팅 화합물은 특히, 광전자 반도체 칩에서 수용 및/또는 생성될 방사선에 대해 투과성이 있다. 바람직하게는, 포팅 화합물은 어떠한 지점에서도 리드 프레임과 직접 경계를 이루지 않는다. 따라서, 포팅 화합물의 경우, 재료의 선정은 금속 표면들에 대한 재료의 접착 특성들과 독립적으로 선택될 수 있다.
추가 실시예들 및 실현가능성들은 도면들과 함께 예시적인 실시예들의 다음의 설명으로부터 도출될 것이다.
도면들에서:
도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f 및 도 1g는 개략적인 평면도(도 1a), 종축을 따른 개략적인 단면도(도 1b), 배면도(도 1c), 리드 프레임의 코스를 도시하는 개략적인 평면도(도 1d), 단면 사시도(도 1e)뿐만 아니라, 전방측 사시도(도 1f) 및 개략적인 후방측 도면 (도 1g)에서의 리드 프레임의 개략적인 표현에 기초하여 하우징의 예시적 실시예를 도시한다.
도 2a 및 도 2b는 광전자 반도체 구성요소의 예시적인 실시예를 개략적인 평면도(도 2a) 및 연관된 단면 사시도(도 2b)로 도시한다.
도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f 및 도 1g는 개략적인 평면도(도 1a), 종축을 따른 개략적인 단면도(도 1b), 배면도(도 1c), 리드 프레임의 코스를 도시하는 개략적인 평면도(도 1d), 단면 사시도(도 1e)뿐만 아니라, 전방측 사시도(도 1f) 및 개략적인 후방측 도면 (도 1g)에서의 리드 프레임의 개략적인 표현에 기초하여 하우징의 예시적 실시예를 도시한다.
도 2a 및 도 2b는 광전자 반도체 구성요소의 예시적인 실시예를 개략적인 평면도(도 2a) 및 연관된 단면 사시도(도 2b)로 도시한다.
도면들에서 동일한, 유사한 또는 유사하게 작용하는 요소들에는 동일한 참조 부호들이 제공된다. 도면들은 개략적인 표현들이며, 따라서 반드시 실척대로는 아니다. 특히, 비교적 작은 요소들 또는 층 두께들은 과장되게 크게 도시될 수 있다.
하우징(1)의 예시적인 실시예가 도 1a 내지 도 1g의 다양한 도면들로 예시된다.
하우징(1)은 장착 측(10)과 장착 측을 등지는 전방 측(15) 사이에서 수직 방향으로 연장된다. 전방 측(15)은 광전자 반도체 칩을 수용하기 위한 공동(17)을 포함한다.
하우징(1)은 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22)을 갖는 리드 프레임(2)을 더 포함한다. 하우징 본체(5)는 리드 프레임(2) 상에 일체로 성형되고, 그리고 제1 리드 프레임 부분(21)과 제2 리드 프레임 부분(22)을 기계적으로 안정적인 방식으로 서로 연결한다. 하우징 본체(5)는, 예컨대 폴리머 재료를 갖고, 성형 방법에 의해 제조된다. 하우징 본체(5)의 반사율(reflectivity)을 증가시키기 위해, 반사 입자들, 예컨대 이산화티타늄 입자들이 하우징 본체(5)에 부가될 수 있다.
공동(17)에서, 리드 프레임(2)은 제1 리드 프레임 부분(21)의 제1 연결 지점(31) 및 제2 리드 프레임 부분(22)의 제2 연결 지점(32)에서만 노출된다. 최하부면(170)은 제1 연결 지점(31) 및 제2 연결 지점(32)의 구역에 만입부(indentation)(19)를 가지며, 이러한 연결 지점들은 상기 오목부(recess)에서 노출된다. 광전자 반도체 칩이 연결 수단(97)에 의해 하우징(1)에 체결될 때, 연결 수단의 측방향 범위는 만입부(19)를 통해 범위가 정해질(delimited) 수 있다.
따라서, 만입부(19)의 구역을 제외하고, 하우징 본체(5)는 하우징(1)의 평면도에서 리드 프레임(2)을 완전히 덮는다. 제1 연결 지점(31) 및 제2 연결 지점(32) 각각은 공동(17)의 최하부면(170)과 비교하여 작다. 예컨대, 제1 연결 지점(31)의 면적 치수 및 제2 연결 지점(32)의 면적 치수 각각은, 공동(17)의 최하부면(170)의 면적 치수의 최대 30%이다.
수직 방향으로, 리드 프레임(2)은 후방 측(200)과 전방 측(205) 사이에서 연장된다. 리드 프레임은 후방 측(200)으로부터 그리고 전방 측(205)으로부터 에칭되고, 그에 따라, 리드 프레임(2)은 상이한 두께들을 갖는 구역들을 가진다.
하우징(1)은 종축(81)을 따라 2개의 제1 측면들(11) 사이에서 연장된다. 하우징은 종축에 수직으로, 즉 횡축(82)을 따라, 평면도에서 2개의 제2 측면들(12) 사이에서 연장된다.
종축(81) 및 횡축(82) 각각은 하우징에 대해 중심에 형성되며, 그에 따라 종축(81)과 횡축(82)의 교차점이 하우징의 중심 지점(83)을 형성한다. 횡축은 제1 연결 지점(31)과 제2 연결 지점(32) 사이에서 이어진다.
도 1b는 하우징(1)을 통과하는 종축(81)을 따른 단면도를 도시한다.
제1 리드 프레임 부분(21)은 제1 내부 구역(211) 및 제1 에지 구역(212)을 갖는다. 제1 내부 구역(211) 및 제1 에지 구역(212) 각각은, 리드 프레임의 후방 측(200)으로 연장된다. 도 1c에 도시된 바와 같이, 제1 내부 구역(211) 및 제1 에지 구역(212)은 장착 측(10)에서 노출되고, 그에 따라, 장착 측(10)으로부터 접근 가능하다.
제2 리드 프레임 부분(22)은 제1 리드 프레임 부분(21)과 유사하고, 제2 내부 구역(221) 및 제2 에지 구역(222)을 갖는다.
제1 에지 구역(212) 및 제2 에지 구역(222) 각각은, 제1 측면(11) 및 장착 측(10)으로 연장되는 오목부(4)를 갖는다. 하우징(1)의 장착 동안, 오목부(4)는 땜납 제어 구조의 기능을 이행할 수 있다.
도 1b의 단면도에서 볼 수 있는 바와 같이, 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22) 각각은 종축(81)을 따라 중단된다. 그러나, 도 1d로부터, 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22) 각각은 일체형으로 형성된다는 것이 명백하다.
제1 리드 프레임 부분(21)은 제1 전방 측 구역(215)을 가지며, 제1 전방 측 구역(215)을 통해, 제1 내부 구역(211)과 제1 에지 구역(212)이 서로 연결된다. 도 1d에서, 하우징 본체(5)에 의해 은닉된, 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22)의 둘레의 부분들은 파선들로 도시되며, 여기서, 제1 내부 구역(211) 및 제2 내부 구역(221)의 둘레는 점선으로 예시된다.
제1 전방 측 구역(215)은 제1 연결 지점(31)을 형성한다. 제2 전방 측 구역(225)은 제2 연결 지점(32)을 형성한다.
도 1f 및 도 1g에서, 리드 프레임(2)의 리드 프레임 부분들은 하우징 본체(5) 없이 도시된다. 하우징(1)의 평면도에서, 제1 내부 구역(211)과 제1 에지 구역(212)은, 종축(81)의 단지 일측에서만 볼 때, 하우징(1)의 종축(81)을 따라 제1 전방 측 구역(215)을 통해 서로 연결된다.
종축(81)을 따르는 하우징(1)의 다른 절반에서, 제1 리드 프레임 부분(21)은, 평면도에서, 제1 리드 프레임 부분(21)이 폐쇄 구조를 형성하지 않도록 중단된다. 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22), 특히 이들 개개의 전방 측 구역들은, 각각, 도 1의 라인(85)에 의해 예시된 바와 같이, C-형상의 기본 형태를 갖는다.
제1 전방 측 구역(215)은 리드 프레임(2)의 후방 측(200)으로부터 이격되며, 그에 따라 제1 전방 측 구역(215)은 제2 전방 측 구역(225)과 마찬가지로 비교적 작은 두께를 갖는다. 하우징(1)의 후방 측에서 볼 때, 제1 전방 측 구역(215) 및 제2 전방 측 구역(225)은 하우징 본체(5)의 재료에 의해 덮힌다. 제1 내부 구역과 제1 에지 구역 사이의 연결 구역이 얇아지지 않은 상황에 비해, 특히, 종축(81)을 따르는, 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22)의 중단(interruption)과 함께, 제1 에지 구역(212)과 제1 내부 구역(211) 사이의 열기계적 응력으로 인한 기계적 힘 전달이 감소된다.
이는, 열기계 응력들이, 제1 연결 지점(31) 및 제2 연결 지점(32)에 체결된 광전자 반도체 칩, 또는 광전자 반도체 칩과 연결 지점들(31, 32) 사이의 전기 연결을 열기계 응력들로 인해 손상시킬 위험을 감소시킨다.
제1 리드 프레임 부분(21), 특히 제1 전방 측 구역(215)은 제1 연장부(217)를 더 포함한다. 제1 연장부(217)는, 횡축(82)을 가로질러 제2 리드 프레임 부분의 제2 내부 구역(221) 및 제2 연결 지점(32)이 배열되는 하우징(1)의 측으로 연장된다. 제1 연장부(217)는 적어도, 하우징(1)의 제2 측면(12)과 제2 연결 지점(32) 사이의 지점들에서 연장된다.
유사하게, 제2 리드 프레임 부분(22), 특히 제2 전방 측 구역(225)은 제2 연장부(227)를 가지며, 여기서, 제2 연장부는 횡축(82)을 넘어 제1 리드 프레임 부분(21)의 제1 내부 구역(211)이 형성되는 하우징(1)의 절반 상으로 연장된다. 따라서, 하우징(1)의 측면도에서, 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22)은 연장부들(217, 227)로 인해 중첩된다.
제1 연장부(217) 및 제2 연장부(227)를 통해, 하우징(1)의 기계적 안정성이, 특히 굽힘 또는 파괴 응력에 대해 개선된다.
예컨대, 제1 내부 구역(215)은 직육면체 기본 형상을 갖고, 지점들에서 제1 전방 측 구역(215)에 의해 덮힌다. 도 1g에 도시된 바와 같이, 제1 전방 측 구역(215)은 제1 내부 구역의 2개의 에지들(2110)을 따라 연장되며, 여기서 이러한 에지들은 서로 수직으로 이어진다.
따라서, 제2 전방 측 구역(225)은 제2 내부 구역(221)의 2개의 에지들(2210)을 따라 이어진다. 이는, 특히, 막 보조 성형 방법에 의해 하우징 본체(5)를 제조하기 위해 리드 프레임이 막 내로 가압될 때, 하우징의 기계적 안정성을 개선한다.
리드 프레임(2)은 그 기본 형상과 관련하여 중심 지점(83)에 대해 점-대칭이며, 특히 제2 내부 구역(212)의 컷-오프 코너(cut-off corner)의 형태로 하우징(1)의 극성의 단순화된 식별을 위한 마킹으로부터 떨어져 있다.
도 2a 및 도 2b는 광전자 반도체 구성요소(9)의 예시적인 실시예를 도시하며, 여기서, 하우징(1)은 도 1a 내지 도 1g와 함께 설명된 바와 같이 형성된다. 광전자 반도체 구성요소(9)는 광전자 반도체 칩(95)을 더 포함한다. 제1 연결 지점(31) 및 제2 연결 지점(32) 각각은, 예컨대, 땜납과 같은 연결 수단(97)을 통해, 광전자 반도체 칩(95)의 접촉부(951)에 전기 전도성으로 연결된다. 광전자 반도체 칩(95)은 플립-칩 기하학적 구조로 형성되고, 각각의 경우에 하우징(1)의 장착 측(10)을 향하는 측에 접촉부들(951)을 갖는다. 예컨대, 반도체 칩(95)은 성장 기판으로서의 사파이어 기판, 및 방사선을 생성하기 위한 질화물 화합물 반도체 재료에 기반한 활성 구역을 갖는 발광 다이오드이다.
광전자 반도체 구성요소(9)의 평면도에서, 광전자 반도체 칩(95)은 제1 연결 지점(31) 및 제2 연결 지점(32)을 완전히 덮는다. 특히, 제1 연결 지점(31) 및 제2 연결 지점(32)은 연결 수단(97)의 금속 재료에 의해 덮힐 수 있다. 하우징(1)의 만입부(19)는 연결 수단(97)의 측방향 범위의 범위를 제한한다.
광전자 반도체 구성요소(9)의 동작 동안 생성된 폐열은, 리드 프레임(2)의, 제1 전방 측 구역(215) 및 제1 내부 구역(211)을 통해, 또는 제2 전방 측 구역(225) 및 제2 내부 구역(221)을 통해 수직 방향으로 직접적으로 소산될 수 있다.
광전자 반도체 칩(95)은 포팅 화합물(potting compound)(99)에 매립된다. 포팅 화합물(99)은 편의상, 광전자 반도체 칩에 의해 생성 및/또는 수용될 방사선에 대해 투과성이고, 예컨대 발광 재료와 혼합될 수 있다. 특히, 포팅 화합물(99)은 어떠한 지점에서도 광전자 반도체 구성요소(9)의 리드 프레임(2)에 인접하지 않으며, 따라서 포팅 화합물(99)을 위한 재료는 재료가 금속 표면들에 얼마나 잘 접착되는지와 독립적으로 선택될 수 있다.
더욱이, 광전자 반도체 칩(95)의 전기 접촉을 위해 본딩 와이어들이 요구되지 않는다. 따라서, 예컨대, 광전자 반도체 구성요소(9)를 인쇄 회로 기판과 같은 연결 캐리어에 솔더링할 때, 포팅 화합물(99)이 광전자 반도체 칩(95)의 전기 접촉을 손상시킬 위험이 없다. 더욱이, 포팅 화합물(99)이 부식성 가스들, 이를테면 황화 수소에 대해 투과성인지 여부, 그리고/또는 포팅 화합물(99) 또는 하우징 본체(5)가 공동(17) 내의 리드 프레임(2)으로의 침투 경로들을 허용하는지 여부에 관계없이 공동(17) 내에서 리드 프레임(2)을 부식시킬 위험은 없다.
하우징(1)의 설명된 실시예는 소형 하우징 설계들의 실현에 특히 적합하다. 예를 들어, 종축(81)을 따르는 하우징의 범위는 최대 3 mm 또는 최대 2 mm이다. 예컨대, 하우징(1)은 설계(1608)의 발광 다이오드, 즉, 특히 QFN(Quad flat No lead) 기술에서 1.6 x 0.8 mm²의 풋프린트를 갖는 발광 다이오드를 위한 하우징이다. 따라서, 하우징(1)의 전기 연결부들은 평면도에서 하우징 본체(5)를 넘어 측방향으로 돌출되지 않는다.
도면들은 설계(1608)의 예시적인 실시예에 대해 실척이다. 그러나, 개별 요소들의 비율들이 또한, 이것으로부터 벗어날 수 있다. 더욱이, 하우징의 설명된 구성은 또한, 다른 설계들에 적합하다.
본 특허 출원은 독일 특허 출원 10 2020 107 409.3을 우선권으로 주장하며, 이로써 상기 개시내용의 내용은 인용에 의해 본원에 포함된다.
본 발명은 예시적인 실시예들을 참조한 설명에 의해 제한되지 않는다. 오히려, 본 발명은 임의의 새로운 특징뿐만 아니라 특징들의 임의의 조합을 포함하며, 이러한 특징 또는 조합 그 자체가 청구항들 또는 예시적인 실시예들에서 명시적으로 표시되지 않더라도, 특히 청구항들의 특징들의 임의의 조합을 포함한다.
1 : 하우징
10 : 장착 측
11 : 제1 측면
12 : 제2 측면
15 : 전방 측
17 : 공동
170 : 최하부면
19 : 만입부
2 : 리드 프레임
200 : 리드 프레임의 후방 측
205 : 리드 프레임의 전방 측
21 : 제1 리드 프레임 부분
211 : 제1 내부 구역
2110 : 제1 내부 구역의 에지
212 : 제1 에지 구역
215 : 제1 전방 측 구역
217 : 제1 연장부
22 : 제2 리드 프레임 부분
221 : 제2 내부 구역
2210 : 제2 내부 구역의 에지
222 : 제2 에지 구역
225 : 제2 전방 측 구역
227 : 제2 연장부
31 : 제1 연결 지점
32 : 제2 연결 지점
4 : 오목부
5 : 하우징 본체
81 : 종축
82 : 횡축
83 : 중심 지점
85 : 라인
9 : 반도체 구성요소
95 : 광전자 반도체 칩
951 : 광전자 반도체 칩의 접촉부
97 : 연결 수단
99 : 포팅 화합물
10 : 장착 측
11 : 제1 측면
12 : 제2 측면
15 : 전방 측
17 : 공동
170 : 최하부면
19 : 만입부
2 : 리드 프레임
200 : 리드 프레임의 후방 측
205 : 리드 프레임의 전방 측
21 : 제1 리드 프레임 부분
211 : 제1 내부 구역
2110 : 제1 내부 구역의 에지
212 : 제1 에지 구역
215 : 제1 전방 측 구역
217 : 제1 연장부
22 : 제2 리드 프레임 부분
221 : 제2 내부 구역
2210 : 제2 내부 구역의 에지
222 : 제2 에지 구역
225 : 제2 전방 측 구역
227 : 제2 연장부
31 : 제1 연결 지점
32 : 제2 연결 지점
4 : 오목부
5 : 하우징 본체
81 : 종축
82 : 횡축
83 : 중심 지점
85 : 라인
9 : 반도체 구성요소
95 : 광전자 반도체 칩
951 : 광전자 반도체 칩의 접촉부
97 : 연결 수단
99 : 포팅 화합물
Claims (15)
- 장착 측(10), 리드 프레임(2), 및 리드 프레임 상에 일체로 성형되는 하우징 본체(5)를 갖는, 광전자 반도체 구성요소를 위한 하우징(1)으로서,
상기 리드 프레임은 제1 리드 프레임 부분(21) 및 제2 리드 프레임 부분(22)을 포함하고;
상기 하우징 본체는 광전자 반도체 칩을 수용하기 위한, 장착 측을 등지는(facing away from) 전방 측(15) 상의 공동(cavity)(17)을 포함하며;
상기 리드 프레임은 상기 공동 내의 리드 프레임의, 상기 제1 리드 프레임 부분의 제1 연결 지점(31) 및 상기 제2 리드 프레임 부분의 제2 연결 지점(32)에서만 노출되는,
광전자 반도체 구성요소를 위한 하우징. - 제1 항에 있어서,
상기 제1 연결 지점 및 제2 연결 지점의 구역 내의 공동의 최하부면(170)은 만입부(indentation)(19)를 갖고, 상기 만입부(19)에서 상기 제1 연결 지점 및 제2 연결 지점이 노출되는,
광전자 반도체 구성요소를 위한 하우징. - 제1 항 또는 제2 항에 있어서,
상기 제1 리드 프레임 부분은 제1 내부 구역(211) 및 제1 에지 구역(212)을 갖고,
상기 제1 내부 구역 및 상기 제1 에지 구역은 상기 하우징의 장착 측에서 노출되며,
하우징의 평면도에서 상기 제1 내부 구역은 상기 제1 연결 지점과 중첩되고,
상기 제1 에지 구역은 상기 하우징의 제1 측면(11)에서 노출되며,
상기 제1 내부 구역 및 상기 제1 에지 구역은 상기 제1 리드 프레임 부분의 전방 측 구역(215)을 통해 서로 연결되고, 상기 제1 전방 측 구역은 상기 장착 측으로부터 이격되는,
광전자 반도체 구성요소를 위한 하우징. - 제3 항에 있어서,
상기 제1 에지 구역은 상기 하우징의 장착 측에서 그리고 상기 하우징의 측면에서 접근 가능한 오목부(4)를 갖는,
광전자 반도체 구성요소를 위한 하우징. - 제3 항 또는 제4 항에 있어서,
상기 하우징의 평면도에서 상기 제1 전방 측 구역은 상기 제1 내부 구역의 2개의 에지들(2110)을 따라 이어지는,
광전자 반도체 구성요소를 위한 하우징. - 제3 항 내지 제5 항 중 어느 한 항에 있어서,
상기 하우징의 평면도에서 상기 제1 내부 구역과 상기 제1 에지 구역 사이의 제1 리드 프레임 부분은 상기 하우징의 종축(81)을 따라 중단되는,
광전자 반도체 구성요소를 위한 하우징. - 제3 항 내지 제6 항 중 어느 한 항에 있어서,
상기 하우징의 종축을 따라 볼 때, 상기 하우징의 평면도에서 상기 제1 내부 구역 및 상기 제1 에지 구역은 상기 종축의 일 측에서만 상기 제1 전방 측 구역을 통해 서로 연결되는,
광전자 반도체 구성요소를 위한 하우징. - 제3 항 내지 제7 항 중 어느 한 항에 있어서,
상기 제1 리드 프레임 부분의 제1 전방 측 구역은 상기 제2 연결 지점과 상기 하우징의 제2 측면(12) 사이에서 연장되는 제1 연장부(217)를 갖고, 상기 제2 측면은 상기 종축에 평행하게 이어지는,
광전자 반도체 구성요소를 위한 하우징. - 제8 항에 있어서,
상기 종축을 따라 볼 때, 상기 제1 연장부는 상기 제2 연결 지점의 범위의 적어도 50%를 따라 이어지는,
광전자 반도체 구성요소를 위한 하우징. - 제1 항 내지 제9 항 중 어느 한 항에 있어서,
상기 제1 연결 지점의 면적 치수 및 상기 제2 연결 지점의 면적 치수는, 각각의 경우에, 상기 공동의 최하부면의 면적 치수의 최대 30%인,
광전자 반도체 구성요소를 위한 하우징. - 제1 항 내지 제10 항 중 어느 한 항에 있어서,
상기 제2 리드 프레임 부분 및 상기 제1 리드 프레임 부분은 이들의 기본 형상에 대해 서로 점-대칭인,
광전자 반도체 구성요소를 위한 하우징. - 광전자 반도체 구성요소(9)로서,
제1 항 내지 제11 항 중 어느 한 항에 따른 하우징, 및 공동 내에 배열되고 제1 연결 지점 및 제2 연결 지점에 전기 전도성으로 연결되는 광전자 반도체 칩(95)을 갖는,
광전자 반도체 구성요소. - 제12 항에 있어서,
상기 반도체 칩은 상기 제1 연결 지점 및 상기 제2 연결 지점을 완전히 덮는,
광전자 반도체 구성요소. - 제12 항 또는 제13 항에 있어서,
상기 반도체 구성요소의 평면도에서, 상기 제1 연결 지점 및 상기 제2 연결 지점 각각은 최대 반도체 칩의 크기의 절반인,
광전자 반도체 구성요소. - 제12 항 내지 제14 항 중 어느 한 항에 있어서,
상기 광전자 반도체 칩은 포팅 화합물(potting compound)(99)에 매립되고,
상기 포팅 화합물은 어떠한 지점에서도 상기 리드 프레임과 직접 경계를 이루지 않는,
광전자 반도체 구성요소.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102020107409.3 | 2020-03-18 | ||
| DE102020107409.3A DE102020107409B4 (de) | 2020-03-18 | 2020-03-18 | Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement |
| PCT/EP2021/055581 WO2021185598A1 (de) | 2020-03-18 | 2021-03-05 | Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220140828A true KR20220140828A (ko) | 2022-10-18 |
Family
ID=74859468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227032035A KR20220140828A (ko) | 2020-03-18 | 2021-03-05 | 광전자 반도체 구성요소를 위한 하우징 및 광전자 반도체 구성요소 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230006108A1 (ko) |
| JP (1) | JP7432002B2 (ko) |
| KR (1) | KR20220140828A (ko) |
| DE (1) | DE102020107409B4 (ko) |
| WO (1) | WO2021185598A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102022123579A1 (de) * | 2022-09-15 | 2024-03-21 | Ams-Osram International Gmbh | Gehäuse, leiterrahmenverbund und herstellungsverfahren |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5217800B2 (ja) * | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JPWO2011136302A1 (ja) | 2010-04-28 | 2013-07-22 | 三菱化学株式会社 | 半導体発光装置用パッケージ及び発光装置 |
| KR101662038B1 (ko) | 2010-05-07 | 2016-10-05 | 삼성전자 주식회사 | 칩 패키지 |
| JP5766976B2 (ja) * | 2011-02-28 | 2015-08-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| KR102031967B1 (ko) * | 2013-05-07 | 2019-10-14 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
| WO2015092781A1 (en) | 2013-12-19 | 2015-06-25 | Koninklijke Philips N.V. | Light emitting device package |
| KR102409220B1 (ko) * | 2014-01-07 | 2022-06-16 | 루미리즈 홀딩 비.브이. | 발광 디바이스 패키지 |
| DE102017107834A1 (de) * | 2017-04-11 | 2018-10-11 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement |
| KR102432024B1 (ko) * | 2017-12-08 | 2022-08-12 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 패키지 및 광원 장치 |
| KR20190074200A (ko) * | 2017-12-19 | 2019-06-27 | 서울반도체 주식회사 | 발광 다이오드 패키지 및 이를 포함하는 발광 모듈 |
| KR102471686B1 (ko) * | 2017-12-26 | 2022-11-28 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 패키지 및 광원 장치 |
| CN109830588A (zh) | 2019-01-24 | 2019-05-31 | 安徽盛烨电子有限公司 | 一种led支架、led支架制造工艺及led支架的引线框架 |
-
2020
- 2020-03-18 DE DE102020107409.3A patent/DE102020107409B4/de active Active
-
2021
- 2021-03-05 JP JP2022556066A patent/JP7432002B2/ja active Active
- 2021-03-05 WO PCT/EP2021/055581 patent/WO2021185598A1/de active Application Filing
- 2021-03-05 KR KR1020227032035A patent/KR20220140828A/ko active Search and Examination
- 2021-03-05 US US17/802,327 patent/US20230006108A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102020107409B4 (de) | 2023-11-02 |
| DE102020107409A1 (de) | 2021-09-23 |
| JP7432002B2 (ja) | 2024-02-15 |
| JP2023518749A (ja) | 2023-05-08 |
| WO2021185598A1 (de) | 2021-09-23 |
| US20230006108A1 (en) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247940B2 (en) | Optoelectronic device with patterned-metallized package body, method for producing such a device and method for the patterned metallization of a plastic-containing body | |
| US7718451B2 (en) | Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body | |
| JP3165078B2 (ja) | 表面実装部品の製造方法 | |
| KR101616153B1 (ko) | 땜납 레지스트층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 | |
| US7102212B2 (en) | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof | |
| KR101659103B1 (ko) | 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법 | |
| US20060157828A1 (en) | Leadframe - based housing, leadframe strip, surface - mounted optoelectronic -component, and production method | |
| US9461207B2 (en) | Light emitting device, and package array for light emitting device | |
| JP2004335740A (ja) | 発光ダイオード及びそのパッケージ構造 | |
| KR20130058721A (ko) | 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법 | |
| KR20150135299A (ko) | 반도체 부품 그리고 반도체 부품을 제조하는 방법 | |
| US9159893B2 (en) | Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same | |
| CN116210095A (zh) | 光电子半导体器件和制造方法 | |
| KR101865438B1 (ko) | 발광 장치, 발광 장치의 제조 방법 및 패키지 어레이 | |
| KR20220140828A (ko) | 광전자 반도체 구성요소를 위한 하우징 및 광전자 반도체 구성요소 | |
| JP6548066B2 (ja) | Ｌｅｄ素子搭載用リードフレーム、ｌｅｄ素子搭載用樹脂付きリードフレーム及び半導体装置 | |
| TWI750228B (zh) | 發光裝置及其製造方法 | |
| US9461438B2 (en) | Housing for laser diodes and method for producing a housing | |
| JP2001118868A (ja) | 表面実装部品及びその製造方法 | |
| JP6252023B2 (ja) | 発光装置 | |
| TWI464928B (zh) | 發光二極體基板結構、發光二極體單元及其光源模組 | |
| US10062822B1 (en) | Light-emitting diode package structure with an improved structure, light-emitting device using the same, and method of making the same | |
| CN109873072B (zh) | 发光装置、发光二极管封装结构及其制造方法 | |
| WO2006123917A1 (en) | Light emitting diode package having a reflector cup by metal thin film and its manufacturing method | |
| JP2003218400A (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |