JP4687665B2 - Ledパッケージ - Google Patents

Ledパッケージ Download PDF

Info

Publication number
JP4687665B2
JP4687665B2 JP2007040673A JP2007040673A JP4687665B2 JP 4687665 B2 JP4687665 B2 JP 4687665B2 JP 2007040673 A JP2007040673 A JP 2007040673A JP 2007040673 A JP2007040673 A JP 2007040673A JP 4687665 B2 JP4687665 B2 JP 4687665B2
Authority
JP
Japan
Prior art keywords
led chip
substrate
mounting
circuit patterns
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007040673A
Other languages
English (en)
Other versions
JP2008205266A (ja
Inventor
正博 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007040673A priority Critical patent/JP4687665B2/ja
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to KR1020097016780A priority patent/KR20090104860A/ko
Priority to CN200880005314A priority patent/CN101617412A/zh
Priority to EP08711033A priority patent/EP2110866A4/en
Priority to PCT/JP2008/052154 priority patent/WO2008099784A1/ja
Priority to US12/527,069 priority patent/US20100032189A1/en
Priority to TW097105404A priority patent/TW200901512A/zh
Publication of JP2008205266A publication Critical patent/JP2008205266A/ja
Application granted granted Critical
Publication of JP4687665B2 publication Critical patent/JP4687665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、発光ダイオード(Light Emitting Diode;以下、LEDという。)チップをパッケージ本体に実装したLEDパッケージに関する。
従来から、LEDチップを所定のパッケージ本体に実装し、これをプリント回路基板等の実装基板に実装するLEDパッケージが提案されている。かかるLEDパッケージは、ハンダによってLEDチップを実装基板に実装する際に、電極間でハンダ量に差があると、ハンダが溶融したときの表面張力の差やハンダが固化するときの収縮応力等に起因して、一方の電極が浮き上がる、いわゆる、マンハッタン現象を生じるという問題がある。これを解決するために、特許文献1に記載された技術が提案されている。
この特許文献1には、一方の面が素子取付面とされて素子用電極が設けられ他方の面が取付面とされて端子用電極が設けられる板状基板を有する発光ダイオードが開示されている。特に、この発光ダイオードは、板状基板に一方の面から他方の面に達するスルーホール電極を設け、このスルーホール電極によって素子用電極と端子用電極との電気的接続を行うことにより、ハンダ量に不均一を生じているときであっても、板状基板に一方の端部を浮き上がらせるような応力を生じることをなくし、導通不良を防止することができるとしている。
特開2000−216440号公報
ところで、LEDパッケージにおいては、実装基板にハンダ実装した場合には、実装基板の線膨張率がLEDパッケージの線膨張率よりも大きい。熱履歴によってLEDパッケージと実装基板上の配線パターンとの接続部分に応力が集中した場合、当該現象を起因として、ヒートサイクル試験等の際にハンダが破壊することがあり、導通不良を起こすという問題があった。この問題は、パッケージ本体がセラミックス材などで形成されていることに起因し、使用時のみならず、はんだ実装時においても問題になることがある。
そこで、本発明は、上述したような問題を解決するために案出されたものであり、実装基板との線膨張率の違いに起因して発生する応力によるハンダの破壊を防止し、導通不良を防止することができるLEDパッケージを提供することを目的とする。
本発明は、LEDチップと、前記LEDチップと電気的に接続される実装基板と、LEDチップが実装されて、当該LEDチップと電気的に接続される実装基板上に実装され、前記LEDチップの実装面における凹形状の底面に前記LEDチップが実装され、当該実装基板と熱膨張率が異なる立体型基板と、前記LEDチップ及び前記実装基板上の回路パターンとハンダを介して接続されることによって前記立体型基板の裏面と前記実装基板の上面とが接合された接合部を形成し、前記立体型基板の外壁に沿って形成される複数の回路パターンとを備える。
このようなLEDパッケージは、上述の課題を解決するために、複数の回路パターンは、前記立体型基板の複数の側面のうちの隣接する側面に、それぞれ形成される。また、LEDパッケージは、上述の課題を解決するために、複数の回路パターンは、前記立体型基板の複数の側面のうちの単一の側面に、それぞれ形成されていても良い。
本発明によれば、複数の回路パターンを、立体型基板の複数の側面のうちの隣接する側面又は単一の側面に、それぞれ形成し、当該複数の回路パターン間の距離を近くする。これによって、立体型基板と実装基板との線膨張率の違いに起因して応力が発生しても、回路パターン間の距離が小さいので、絶対的に膨張する量が少なく、立体型基板と実装基板とを接続するハンダの破壊を防止し、導通不良を防止することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1及び図2に、LEDチップ11を実装するパッケージ本体10の外観構成を示す斜視図を示す。
図1及び図2に示すパッケージ本体10は、LEDチップ11の正端子が接続される回路パターン14Aと、LEDチップ11の負端子が接続される回路パターン14Bとを近接して配置したことを特徴としたものである。図1に示すパッケージ本体10は、立体状の本体部12の4側面のうちの隣接する2つの側面に回路パターン14A,14Bを配設した状態を示している。図2に示すパッケージ本体10は、立体状の本体部12の4側面のうちの単一の側面に回路パターン14A,14Bを配設した状態を示している。
このように、LEDチップ11に接続する回路パターンが複数存在しても、当該複数の回路パターンを近接して配設する。回路パターン14A,14Bと実装基板とをハンダ付けで固定し、それ以外をフリーにして、パッケージ本体10を実装基板に対して固定させる。これにより、LEDチップ11が発熱した時の、ハンダ付けされている回路パターン14A,14B間の本体部12の絶対的な膨張量を小さくし、ハンダにクラックが発生することを防止する。
パッケージ本体10は、例えばセラミック焼結体からなる本体部12を有する。セラミックス材としては、アルミナ、窒化アルミ、窒化珪素などがある。セラミック焼結体の製造方法としては、射出成形、圧縮成形(プレス成形)、鋳込み成形等があるが、パッケージ本体10を製造するにあたっては、いずれの方法を用いてもよい。本体部12は、中央部分に頭切円錐状の窪みが形成され、底面にLEDチップ11が実装されるように構成されている。
この頭切円錐状の窪みの底面は、LEDチップ11を実装するLEDチップ11の実装面として用いられる。このLEDチップ11の実装面には、回路パターン14A,14Bの一部を構成するLEDチップ実装部13A,13Bが形成されている。LEDチップ実装部13Aには、LEDチップ11が取り付けられる。LEDチップ実装部13Bには、LEDチップ11と接続されたワイヤ16がハンダ付けされる。LEDチップ実装部13Aは、回路パターン14Aを介して、LEDチップ11の駆動電流が供給される。LEDチップ実装部13Bは、回路パターン14Bを介して接地端子(図示せず)が接続される。これにより、パッケージ本体10は、このLEDチップ11の実装面から本体部12の側面にかけて所定の回路パターン(配線)14A,14Bが設けられた立体型基板(Molded Interconnect Device;MID)として機能することになる。
また、頭切円錐状の窪みの円錐面は、LEDチップ11から放射された光を反射する反射板15として機能する。LEDパッケージは、反射板15をこのような円錐面とすることにより、高い信頼性及び光取り出し効率を実現することができる。なお、パッケージ本体10においては、反射板15の部分に高反射率の金属膜を形成するようにしてもよい。これにより、LEDパッケージにおいては、より高い信頼性及び光取り出し効率を実現することができる。
このようなLEDパッケージにおいては、薄膜輪郭除去法により、LEDチップ11の実装面と反射板15とを一体化したような立体回路基板を容易に形成することができる。この薄膜輪郭除去法は、以下のようなプロセスからなる。
まず、薄膜輪郭除去法においては、加熱処理プロセスを実行し、焼結体を温度1000℃、保持時間1時間の条件で加熱処理し、表面を清浄化する。
続いて、薄膜輪郭除去法は、導電性薄膜形成プロセスを実行する。このプロセスは、真空蒸着装置やDCマグネトロンスパッタリング装置等を使用した物理的蒸着法や無電解めっき等の湿式法等により、導電性薄膜を基板材料表面に形成するものである。具体的には、基板材料をプラズマ処理装置のチャンバ内にセットし、チャンバ内を10−4Pa程度に減圧した後、温度100〜200℃で3分間程度、焼結体を予備加熱する。その後、チャンバ内に窒素やアルゴンなどのガスを流通させるとともに、チャンバ内のガス圧を10Pa程度に制御する。そして、電極間に100〜1000Wの高周波電圧(RF:13.56MHz)を10〜300秒間印加することにより、プラズマ処理を行う。続いて、チャンバ内の圧力を10−4Pa以下に制御し、この状態でチャンバ内にアルゴンガスをガス圧が0.6Pa程度になるように導入した後、さらに300〜600Vの直流電圧を印加することにより、金属ターゲットをボンバートし、焼結体表面に膜厚が100〜1000nm程度の導電性薄膜を形成する。なお、導電性材料としては、銅、ニッケル、クロム、チタン等が用いられる。
続いて、薄膜輪郭除去法においては、回路パターン形成プロセスを実行し、例えば図3中(a)に示すように、大気中でYAGレーザーの第3高調波(THG−YAGレーザー)を使用して回路パターンの輪郭に沿ってレーザーを走査し、アルミナ基板33上に形成された導電性薄膜32のうち、回路パターン31の輪郭部の薄膜のみを除去した薄膜除去部30を形成する。
続いて、薄膜輪郭除去法においては、めっきプロセスを実行し、例えば図3中(b)に示すように、焼結体表面の電気回路部のみに電解めっきによって銅めっき34を施して厚膜化し、厚さが5〜15μmの銅膜を形成する。その後、例えば図3中(c)に示すように、全面をエッチングすることによって、非電気回路部に残存している導電性薄膜32をエッチングによって完全に除去する。このとき、銅めっき34は、導電性薄膜32よりも厚く形成されているために、残存する。そして、例えば図3中(d)に示すように、電気回路部に電気めっきによってニッケルめっきや金めっき35を施す。
LEDパッケージは、このような薄膜輪郭除去法によって容易に形成することができる。なお、LEDパッケージを薄膜輪郭除去法によって製造する場合には、上述した銅めっき、エッチング、ニッケルめっきまでのプロセスについては同様に行った上で、電気回路部のみに給電して金めっきを施すとともに、反射板15のみに給電して例えば銀めっきを施せばよい。
このようにして形成されるLEDパッケージは、図4(d)に示すように、ハンダ21を介して所定の回路パターン22が形成された実装基板20上に実装される。このようなLEDパッケージは、以下のようにして形成することができる。すなわち、LEDパッケージを製造するにあたっては、例えば図4中(a)に示すように、焼結体(本体部12)を形成する。続いて、LEDパッケージを製造するにあたっては、例えば図4中(b)に示すように、上述した薄膜輪郭除去法によって焼結体の表面に回路パターン14A,14Bを形成し、図4中(c)に示すように、LEDチップ実装面上に形成されたLEDチップ実装部13A,13BにLEDチップ11を実装する。この時、回路パターン14A,14Bは、図1に示すように、本体部12の4つの側面のうちの隣接する2つの側面に形成されても良く、図2に示すように、単一の側面のみに形成されることになる。その後に、図4(d)に示すように、本体部12のうちの回路パターン14A,14Bと実装基板20上の回路パターン22とを接触させるように本体部12を所定位置に配置する。その後、回路パターン14A,14Bと回路パターン22とをハンダ21によってハンダ付けすることによって、本体部12を実装基板20上に固定する。
以上のように、本発明を適用したパッケージ本体10によれば、複数の回路パターン14A,14Bを近接させることによって、当該複数の回路パターン14A,14B以外の部分を固定しないようにする。このようなパッケージ本体10は、回路パターン14A,14Bのハンダ21の距離が短く、本体部12が膨張しても、当該距離が短いために、絶対的なハンダ21間の膨張量を小さくできる。これによって、ハンダ21のクラックを防止でき、導通不良を防止することができる。
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
本発明の実施形態として示すLEDパッケージにおけるパッケージ本体の外観構成を示す斜視図である。 本発明の実施形態として示すLEDパッケージにおけるパッケージ本体の他の外観構成を示す斜視図である。 LEDパッケージを製造するための薄膜輪郭除去法の各プロセスについて説明するための図である。 本発明の実施形態として示すLEDパッケージを製造する様子を説明するための図である。
符号の説明
10 パッケージ本体
11 LEDチップ
12 本体部
13A,13B LEDチップ実装部
14A,14B 回路パターン
15 反射板
16 ワイヤ
20 実装基板
21 ハンダ
22 回路パターン
30 薄膜除去部
31 回路パターン
32 導電性薄膜
33 アルミナ基板

Claims (2)

  1. LEDチップと、
    前記LEDチップと電気的に接続される実装基板と、
    前記実装基板上に実装され、前記LEDチップの実装面における凹形状の底面に前記LEDチップが実装され、当該実装基板と熱膨張率が異なる立体型基板と、
    前記LEDチップ及び前記実装基板上の回路パターンとハンダを介して接続されることによって前記立体型基板の裏面と前記実装基板の上面とが接合された接合部を形成し、前記立体型基板の外壁に沿って形成される複数の回路パターンとを備え、
    前記複数の回路パターンは、前記立体型基板の複数の側面のうちの隣接する側面に、それぞれ形成され、
    複数の回路パターンの距離を、前記立体型基板と前記実装基板との線膨張率の違いに起因して発生する応力によって前記立体型基板と前記実装基板とを接続するハンダの破壊を防止する距離にすること
    を特徴とするLEDパッケージ。
  2. LEDチップと、
    前記LEDチップと電気的に接続される実装基板と、
    前記実装基板上に実装され、前記LEDチップの実装面における凹形状の底面に前記LEDチップが実装され、当該実装基板と熱膨張率が異なる立体型基板と、
    前記LEDチップ及び前記実装基板上の回路パターンとハンダを介して接続されることによって前記立体型基板の裏面と前記実装基板の上面とが接合された接合部を形成し、前記立体型基板の外壁に沿って形成される複数の回路パターンとを備え、
    前記複数の回路パターンは、前記立体型基板の複数の側面のうちの単一の側面に、それぞれ形成され、
    複数の回路パターンの距離を、前記立体型基板と前記実装基板との線膨張率の違いに起因して発生する応力によって前記立体型基板と前記実装基板とを接続するハンダの破壊を防止する距離にすること
    を特徴とするLEDパッケージ。
JP2007040673A 2007-02-15 2007-02-21 Ledパッケージ Expired - Fee Related JP4687665B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007040673A JP4687665B2 (ja) 2007-02-21 2007-02-21 Ledパッケージ
CN200880005314A CN101617412A (zh) 2007-02-15 2008-02-08 Led封装件以及立体电路部件的安装结构
EP08711033A EP2110866A4 (en) 2007-02-15 2008-02-08 LED HOUSING AND STRUCTURE FOR MOUNTING THREE DIMENSIONAL CIRCUIT COMPONENT
PCT/JP2008/052154 WO2008099784A1 (ja) 2007-02-15 2008-02-08 Ledパッケージおよび立体回路部品の取付構造
KR1020097016780A KR20090104860A (ko) 2007-02-15 2008-02-08 Led 패키지 및 입체회로부품의 설치구조
US12/527,069 US20100032189A1 (en) 2007-02-15 2008-02-08 Led package and attachment structure of molded circuit component
TW097105404A TW200901512A (en) 2007-02-15 2008-02-15 Led package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040673A JP4687665B2 (ja) 2007-02-21 2007-02-21 Ledパッケージ

Publications (2)

Publication Number Publication Date
JP2008205266A JP2008205266A (ja) 2008-09-04
JP4687665B2 true JP4687665B2 (ja) 2011-05-25

Family

ID=39782428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040673A Expired - Fee Related JP4687665B2 (ja) 2007-02-15 2007-02-21 Ledパッケージ

Country Status (1)

Country Link
JP (1) JP4687665B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007830A (ko) 2021-07-06 2023-01-13 현대자동차주식회사 고강성 저선팽창 열가소성 수지 조성물 및 이를 포함하는 성형체
KR20230007833A (ko) 2021-07-06 2023-01-13 현대자동차주식회사 고강성 저선팽창 열가소성 수지 조성물 및 이를 포함하는 성형체
KR20230007831A (ko) 2021-07-06 2023-01-13 현대자동차주식회사 고강성 저선팽창 특성의 폴리올레핀 수지 조성물 및 이를 포함하는 경량화된 자동차 부품
KR20230009536A (ko) 2021-07-09 2023-01-17 현대자동차주식회사 고강성 저선팽창 열가소성 수지 조성물 및 이를 포함하는 성형체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077159U (ja) * 1993-06-30 1995-01-31 シャープ株式会社 面実装用光半導体装置
JPH11330131A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体装置
JP2001177156A (ja) * 1999-12-14 2001-06-29 Koha Co Ltd 側面発光型ledランプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077159U (ja) * 1993-06-30 1995-01-31 シャープ株式会社 面実装用光半導体装置
JPH11330131A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体装置
JP2001177156A (ja) * 1999-12-14 2001-06-29 Koha Co Ltd 側面発光型ledランプ

Also Published As

Publication number Publication date
JP2008205266A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP5864742B2 (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
KR20090104860A (ko) Led 패키지 및 입체회로부품의 설치구조
JP6400928B2 (ja) 配線基板および電子装置
KR20090092326A (ko) 칩 커패시터 내장 pwb
JP4687665B2 (ja) Ledパッケージ
JP2002293655A (ja) 金属端子とセラミック部材との接合構造、金属部材とセラミック部材との接合構造および金属端子とセラミック部材との接合材
JP4798000B2 (ja) Ledパッケージ
JP2018022930A (ja) 発光デバイス及びその製造方法
JPH0775239B2 (ja) ハンダ・コネクタおよびこのハンダ・コネクタを使用して電気回路を作製する方法
JP4582100B2 (ja) Ledパッケージ
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
JP2008053621A (ja) Ledパッケージ
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP4100685B2 (ja) 半導体装置
JP2010177435A (ja) 赤外線光源
JP5408583B2 (ja) 発光装置及び発光装置の製造方法
JP2012182210A (ja) Led素子用リードフレーム基板の製造方法
JP5081418B2 (ja) Ledパッケージ
JP5121544B2 (ja) 半導体発光装置
JP6955943B2 (ja) 配線基板及び電子装置
JP4496793B2 (ja) 回路基板及びその製造方法
JP2000328299A (ja) 配線基板のメッキ方法及びそれに用いるメッキ用冶具
JP4720726B2 (ja) 半田付け端子の端子構造
JP2011044559A (ja) 回路基板、回路基板の製造方法、回路モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees