KR20090098657A

KR20090098657A - 테이프 배선 기판 및 반도체 칩 패키지

Info

Publication number: KR20090098657A
Application number: KR1020080125028A
Authority: KR
Inventors: 다이스케 구니마츠; 다케히로 다카야나기
Original assignee: 오끼 세미콘덕터 가부시끼가이샤
Priority date: 2008-03-14
Filing date: 2008-12-10
Publication date: 2009-09-17
Also published as: US20090231823A1; US8228677B2; JP2009224478A; JP4980960B2; TW200943520A; KR101548741B1

Abstract

(과제) 많은 패드를 구비하는 반도체 칩에 대응할 수 있는 테이프 배선 기판, 이것을 구비한 반도체 칩 패키지를 얻는다.

(해결수단) 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 은, 칩 실장부 (26) 의 제 2 변 (26A) 및 제 3 변 (26D) 을 횡단하여 칩 실장부 (26) 안으로 들어가 있다. 칩 실장부 (26) 안으로 들어간 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 의 타방의 단부는, 칩 실장부 (26) 의 제 4 변 (26B) 을 향하여 구부러지고, 반도체 칩 (22) 의 제 4 변을 따라 형성된 출력 패드 (42) 및 출력 패드 (44) 와 접속된다. 입력 배선 (20) 은, 칩 실장부 (26) 의 제 4 변 (26B) 을 따라 연장되고, 도중에서 구부러져서 칩 실장부 (26) 의 제 4 변 (26B) 을 횡단하여 칩 실장부 (26) 안으로 들어가, 반도체 칩 (22) 의 제 4 변을 따라 형성된 입출력 패드 (48) 에 접속된다. 이것에 의해, 많은 전극 패드를 구비하는 반도체 칩에 테이프 배선 기판 (24) 을 대응시킬 수 있다.

전극 패드, 칩 실장부, 반도체 칩, 테이프 배선 기판, 출력 패드

Description

테이프 배선 기판 및 반도체 칩 패키지{TAPE WIRING BOARD AND SEMICONDUCTOR CHIP PACKAGE}

본 발명은, 테이프 배선 기판과, 그것을 사용한 반도체 칩 패키지에 관한 것이다.

최근, 표시 장치의 판매 가격 저하에 수반하여 여러 가지 부품에 관해서도 저비용화가 요망되고 있다. 표시 장치용의 구동 IC (반도체 칩 패키지) 에 있어서도 동일하여, 구동 IC 에 사용되는 테이프 배선 기판 하나라도 저비용화가 요망되고 있다. 예를 들어, 배선이 형성된 테이프 배선 기판에 직사각형상의 반도체 칩을 실장하여 구성되는 반도체 칩 패키지가 특허 문헌 1 에 기재되어 있다.

이 테이프 배선 기판에는, 실장되는 반도체 칩에 대응하도록 직사각형상의 칩 실장부가 형성되어 있다. 그리고, 이 칩 실장부로 연장되는 배선이 테이프 배선 기판에 형성되어 있다.

한편, 반도체 칩에는, 반도체 칩의 한 변을 따라 배치되는 전극 패드와, 한 변과 대향하는 타변을 따라 배치되는 전극 패드가 형성되어 있다. 반도체 칩의 한 변을 따라 배치되어 있는 전극 패드는 표시 장치를 구동하기 위한 출력 신호용 전극 패드이다. 또한, 타변을 따라 배치되는 전극 패드는, 당해 반도체 칩을 동작시키는 입력 신호용 전극 패드와, 다른 구동 IC 에 탑재된 반도체 칩을 동작시키는 출력 신호용 전극 패드로 구성되어 있다.

여기서, 테이프 기판 상으로서, 반도체 칩의 한 변에 배치되는 표시 장치용 전극 패드에 접속되는 배선은, 칩 실장부의 반도체 칩의 한 변에 대응하는 변을 횡단하여 칩 실장부 안으로 들어가도록 형성되고, 또한, 반도체 칩의 타변에 배치되는 전극 패드, 바꿔 말하면 입력 신호용 전극 패드에 접속되는 배선은, 칩 실장부의 반도체 칩의 타변과 직교하는 직교변에 대응하는 변을 횡단하여 칩 실장부 안으로 들어가도록 형성되어 있다.

특허 문헌 1 : 일본 공개특허공보 2005-167238호

최근에는 표시 장치 자체의 저비용화의 일환으로, 구동 IC 의 탑재 개수를 줄이는 것이 요망되고 있다. 바꿔 말하면, 표시 장치 자체의 단자수가 동일하다면, 하나의 IC 당 출력 단자수의 증가가 요망되는 것이다.

그러나, 특허 문헌 1 에 기재된 테이프 배선 기판에서는 반도체 칩의 한 변을 따라서만 표시 장치용의 전극 패드를 형성하는 것을 전제로 하고 있기 때문에, 반도체 칩과 테이프 배선 기판의 접착 강도의 문제를 고려하면, 표시 장치용 전극 패드의 급격한 증가에 대해서 대응이 곤란하다.

특히 반도체 칩의 타변에 배치되는 전극 패드와 전기적 접속을 취하는 테이프 배선 기판 상의 배선이, 칩 실장부의 반도체 칩의 타변과 직교하는 직교변에 대응하는 변을 횡단하여 칩 실장부 안으로 들어가도록 형성되어 있기 때문에, 테이프 배선 기판의 설계를 곤란하게 하고 있다.

테이프 배선 기판에 형성되는 배선에 의하면, 반도체 칩의 타변에 배치된 전극 패드에 접속되는 배선은, 반도체 칩의 타변과 직교하는 직교변을 횡단하여 칩 실장부 안으로 들어가도록 배치되어 있다. 여기서, 반도체 칩의 직교변의 길이가 짧은 경우에는, 직교변을 횡단하여 칩 실장부 안으로 들어갈 수 있는 배선의 수도 제한된다. 즉, 반도체 칩의 타변에 배치되는 전극 패드의 수가 많은 경우에는, 이 테이프 배선 기판으로는 대응할 수 없을 것으로 생각된다. 또한, 표시 장치용 구동 IC 의 출력 단자의 배열은 표시 장치측에 의존하고 있기 때문에, 지정 된 배열로 실현할 필요성이 있어, 테이프 배선 기판의 설계를 곤란하게 하고 있다.

본 발명은 상기 사실을 고려하여, 많은 전극 패드를 구비하는 반도체 칩이라도 소면적으로 실현 가능한 테이프 배선 기판 및 반도체 칩 패키지를 제공한다.

본 발명의 청구항 1 에 관련된 테이프 배선 기판은, 배선이 형성되는 베이스 필름과, 상기 베이스 필름 상에 형성되고, 반도체 칩이 실장되는, 평면에서 볼 때 사각형의 칩 실장부와, 상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제 1 변을 횡단하여 상기 칩 실장부로 들어가는 제 1 배선과, 상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제 1 변과 교차하는 제 2 변을 횡단하여 상기 칩 실장부의 내부로 들어가, 상기 칩 실장부의 내부에서 구부러져 상기 제 1 변과 대향하는 상기 칩 실장부의 제 3 변을 향하여 연장되는 제 2 배선과, 상기 베이스 필름 상에 형성되고, 상기 제 2 변과 대향하는 상기 칩 실장부의 제 4 변을 횡단하여 상기 칩 실장부의 내부로 들어가, 상기 칩 실장부의 내부에서 구부러져 상기 제 3 변을 향하여 연장되는 제 3 배선과, 상기 베이스 필름 상에 형성되고, 상기 제 3 변을 따라 연장됨과 함께, 구부러져서 상기 제 3 변을 횡단하여 상기 실장부의 내부로 들어가는 제 4 배선을 구비하는 것을 특징으로 한다.

상기 구성에 의하면, 예를 들어 이 테이프 배선 기판에 실장되는 반도체 칩이 반도체 칩의 한 변을 따라 배치된 전극 패드와, 한 변과 대향하는 타변을 따라 배치된 전극 패드를 구비하는 경우에는, 한 변을 따라 배치된 전극 패드와 제 1 배선을 접속하고, 타변을 따라 배치된 전극 패드와 제 2 배선, 제 3 배선, 및 제 4 배선을 접속한다.

요컨대, 반도체 칩의 타변을 따라 배치되는 전극 패드에 접속되는 배선이 제 3 변을 횡단하여 칩 실장부로 들어가는 배선뿐인 경우와 비교하여, 제 3 변에 교차하는 방향의 베이스 필름의 형상을 작게 할 수 있다.

또한, 반도체 칩의 타변을 따라 배치된 전극 패드에 접속되는 배선이 제 2 변 및 제 3 변을 횡단하여 칩 실장부로 들어가는 배선뿐인 경우와 비교하여, 반도체 칩의 타변에 배치되는 전극 패드가 많을 때에도 이 반도체 칩에 대응할 수 있다. 즉, 많은 전극 패드를 구비하는 반도체 칩에 대응할 수 있다.

본 발명의 청구항 21 에 관련된 반도체 칩 패키지는, 테이프 배선 기판 상에 직사각형의 반도체 칩을 플립칩 실장한 반도체 칩 패키지로서, 상기 반도체 칩은, 제 1 변을 따라 복수 배치된 제 1 출력 패드와, 제 1 변의 대변인 제 4 변을 따라 복수 배치된 제 2 출력 패드와, 제 1 변의 대변인 제 4 변을 따라 복수 배치된 제 1 입출력 패드를 구비하고, 테이프 배선 기판은, 상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 1 출력 패드와 접속되는 복수의 제 1 출력 배선과, 상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 2 출력 패드와 접속되는 복수의 제 2 출력 배선과, 상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 1 입출력 패드와 접속되는 복수의 제 1 입출력 배선을 구비하며, 상기 복수의 제 1 출력 배선의 일방의 단부와 상기 복수의 제 1 입출력 배선의 일방의 단부 사이에 상기 제 2 출력 배선의 일방의 단부가 배치되고, 상기 테이프 배선 기판의 일단에서 보아, 상 기 복수의 제 1 출력 배선 및 상기 복수의 제 2 출력 배선과 상기 복수의 제 1 출력 배선 및 상기 복수의 제 2 출력 배선에 대응하는 상기 복수의 제 1 출력 패드 및 상기 복수의 제 2 출력 패드의 배열 순서가 동일함과 함께, 상기 복수의 제 1 입출력 배선과 상기 복수의 제 1 입출력 배선에 대응하는 상기 복수의 제 1 입출력 패드의 배열 순서가 반대인 것을 특징으로 한다.

상기 구성에 의하면, 반도체 칩에는, 제 1 변을 따라서 제 1 출력 패드가, 제 4 변을 따라서 제 2 출력 패드 및 제 1 입출력 패드가 형성되어 있다.

여기서, 제 1 입출력 패드의 배열 순서를, 제 1 출력 패드 및 복수의 제 2 출력 패드의 배열 순서에 대해 반대로 함으로써, 테이프 배선 기판의 일단에 일방의 단부가 배치된 제 1 출력 배선, 제 2 출력 배선, 및 제 1 입출력 배선의 타방의 단부와 각 패드를 대응시킬 수 있다.

이와 같이, 많은 전극 패드를 구비하는 반도체 칩이라도, 소면적으로 실현 가능한 반도체 칩 패키지를 제공할 수 있다.

본 발명에 의하면, 많은 패드, 특히 출력용 전극 패드를 다수 구비한 반도체 칩이라도, 소면적으로 실현 가능한 테이프 배선 기판 및 반도체 칩 패키지를 제공하는 것이 가능해진다.

본 발명의 본 제 1 실시형태에 관련된 테이프 배선 기판, 및 이 테이프 배선 기판이 채용된 반도체 칩 패키지에 관해서 도 1∼도 5 에 따라서 설명한다.

도 1, 도 2 에 나타낸 바와 같이, 반도체 칩 패키지로서의 게이트 반도체 칩 패키지 (10) 는, 연성 재질의 베이스 필름 (12) 과, 제 1 배선으로서의 제 1 출력 배선 (14) 과, 제 2 배선으로서의 제 2 출력 배선 (16) 과, 제 3 배선으로서의 제 3 출력 배선 (18) 과, 제 4 배선으로서의 입력 배선 (20) 과, 각 배선 (16, 18, 20) 과 전기적으로 접속된 게이트 구동용 반도체 칩 (22) 을 포함하여 구성되어 있다.

입력 배선 (20) 은, 당해 게이트 구동용 반도체 칩 (22) 을 제어하는 신호가 입력되는 것과, 다른 게이트 구동용 반도체 칩을 제어하는 신호를 출력하는 것이 포함된다. 따라서, 입력 배선 (20) 은 제 1 입출력 배선과 제 2 입출력 배선으로 구분하여 표현하는 것도 가능하다. 설명의 편의상 이하에서는 입력 배선 (20) 으로서 설명한다.

또, 게이트 구동용 반도체 칩 (22) 은, 베이스 필름 (12) 에 플립칩 방식으로 실장된다. 즉, 이 게이트 반도체 칩 패키지 (10) 는 베이스 필름 (12) 에 게이트 구동용 반도체 칩 (22) 을 구비한 반도체 장치이다.

또한, 베이스 필름 (12) 과, 이 베이스 필름 (12) 의 일면에 형성된 제 1 출력 배선 (14), 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 을 포함하여 테이프 배선 기판 (24) 이 구성되어 있고, 베이스 필름 (12) 의 일단 (24A) 을 따라서, 제 1 출력 배선 (14), 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 의 일방의 단부가 형성되어 있다.

그리고, 베이스 필름 (12) 상의 반도체 칩 (22) 이 실장되는 영역에는, 평면 에서 볼 때 직사각형의 칩 실장부 (26) 가 형성되어 있다. 이 칩 실장부 (26) 는, 베이스 필름 (12) 의 일단 (24A) 에 가장 가까운 제 1 변 (26C) 과, 제 1 변 (26C) 에 인접하는 제 2 변 (26A) 및 제 3 변 (26D) 과, 제 1 변 (26C) 의 대변이 되는 제 4 변 (26B) 으로 둘러싸인 영역을 나타낸다.

또, 베이스 필름 (12) 은, 두께 20㎛∼100㎛ 의 절연성 재료로 형성되어 있다. 그리고, 이러한 절연성의 베이스 필름 (12) 에는, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 재료를 주재료로서 사용할 수 있다.

도 5 에서 나타낸 바와 같이, 반도체 칩 (22) 의 주면 (22A) 은, 칩 실장부 (26) 에 대응하여 제 1 변 (23C), 제 2 변 (23A), 제 3 변 (23D) 및 제 4 변 (23B) 을 구비하고 있다. 반도체 칩 (22) 에는, 제 1 변 (23C) 을 따라 출력 패드 (40) 가 배치되고, 제 4 변 (23B) 을 따라 출력 패드 (42, 44) 및 입출력 패드 (48) 가 배치된다.

복수의 입출력 패드 (48) 는, 복수의 출력 패드 (42) 와 복수의 출력 패드 (44) 로 구성되는 출력 패드군 (43) 과 출력 패드군 (45) 사이에 배치된다.

한편, 도 1, 도 2 에 나타낸 바와 같이, 칩 실장부 (26) 에는, 제 1 출력 배선 (14), 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 의 타방의 단부가 형성되어 있다. 제 1 출력 배선 (14) 의 타방의 단부는, 칩 실장부의 제 1 변 (26C) 을 따라 형성되어 있다. 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 의 타방의 단부는, 칩 실장부의 제 4 변 (26B) 을 따라 형성되어 있다.

또한, 입력 배선 (20) 의 타방의 단부는, 제 2 출력 배선 (16) 의 타방의 단부와 제 3 출력 배선 (18) 의 타방의 단부 사이에 배치되어 있다.

그리고, 외부 충격으로부터 테이프 배선 기판 (24) 에 형성된 각 배선 (14, 16, 18, 20) 의 보호와, 각 배선 (14, 16, 18, 20) 과 반도체 칩 (22) 의 불필요한 전기적 단락을 방지하기 위해서, 칩 실장부 (26) 이외의 부분은 보호막 (28) 에 커버되어 있다. 또, 이러한 보호막 (28) 으로는 솔더 레지스트가 대표적으로 사용된다.

또한, 제 1 출력 배선 (14), 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 의 배선층은 5㎛∼20㎛ 정도의 두께로 형성되어 있으며, 일반적으로 동박 (Cu) 등의 금속 재료가 사용되고 있다. 바람직하게는, 동박의 표면에 놋쇠, 금, 니켈 또는 땜납을 도금한다.

또, 베이스 필름 (12) 상에 배선층의 일례인 동박을 형성하는 방법은, 캐스팅 (casting), 라미네이팅 (laminating), 전기 도금 (electroplating) 등이 있다. 캐스팅은, 압연 동박 상에 액상 베이스 필름을 살포하여 열경화시키는 방법이다. 라미네이팅은, 베이스 필름 상에 압연 동박을 두고 열압착하는 방법이다. 전기 도금은, 베이스 필름 상에 구리 시드층 (seed layer) 을 증착하여, 구리가 녹아 있는 전해질 내에 베이스 필름을 넣고, 전기를 흘려서 동박을 형성하는 방법이다. 또한, 동박에 배선을 패터닝하는 방법은, 동박에 사진/에칭 (photo/etching) 공정을 진행시켜 동박을 선택적으로 에칭하여 소정 회로를 구성하는 배선을 형성한다.

도 2 에 나타낸 바와 같이, 제 1 출력 배선 (14), 제 2 출력 배선 (16), 제 3 출력 배선 (18) 및 입력 배선 (20) 은, 기술적으로는 각각 복수 개의 배선으로 구성되어 있는 것이 일반적이며, 군을 이루고 있는 것이다. 이하의 설명에서는, 설명을 간략하게 하기 위해 각각의 배선을 단수로 설명한다.

제 1 출력 배선 (14) 은, 베이스 필름 (12) 의 일단 (24A) 에서 연장되고, 칩 실장부 (26) 의 제 1 변 (26C) 을 횡단하여 (제 1 방향을 향하여) 칩 실장부 (26) 안으로 연장되어 있다. 그리고, 제 1 출력 배선 (14) 의 타방의 단부는, 반도체 칩 (22) 의 주면 (22A) (도 5 참조) 에 있어서 제 1 변 (23C) 을 따라 배치된 출력 패드 (40) 와 전기적으로 접속되도록 되어 있다.

또한, 제 2 출력 배선 (16) 은, 베이스 필름 (12) 의 일단 (24A) 에서 칩 실장부 (26) 의 제 2 변 (26A) 을 따라 연장되고, 도중에서 구부러지도록 배치되어, 제 2 변 (26A) 을 횡단하여 칩 실장부 (26) 안으로 들어간다.

그리고, 제 2 출력 배선 (16) 의 타방의 단부는, 칩 실장부 (26) 내에서 도중에 구부러지고, 칩 실장부 (26) 의 제 2 변 (26A) 과 직교하는 제 4 변 (26B) 을 향하여 연장되어 있다. 즉, 칩 실장부 (26) 내에서의 제 2 출력 배선 (16) 은, 칩 실장부 (26) 의 제 2 변 (26A) 에 대하여 수직 방향으로 진행하면서 제 4 변 (26B) 을 향하여 꺾여 구부러지도록 배치되어 있다. 이 칩 실장부 (26) 내에 배치된 타방의 단부는, 반도체 칩 (22) 에 형성되어 있는 출력 패드 (42) 와 전기적으로 접속되도록 되어 있다.

또한, 제 3 출력 배선 (18) 은, 베이스 필름 (12) 의 일단 (24A) 에서 칩 실 장부 (26) 의 제 3 변 (26D) 을 따라 연장되고, 도중에서 구부러지도록 배치되며, 제 3 변 (26D) 을 횡단하여 칩 실장부 (26) 안으로 들어간다.

그리고, 제 3 출력 배선 (18) 의 타방의 단부는, 칩 실장부 (26) 내에서 도중에 구부러지고, 칩 실장부 (26) 의 제 4 변 (26B) 을 향하여 연장되어 있다. 즉, 칩 실장부 (26) 내에서의 제 3 출력 배선 (18) 은, 칩 실장부 (26) 의 제 3 변 (26D) 에 대하여 수직 방향으로 진행하면서 제 4 변 (26B) 을 향하여 꺾여 구부러지도록 배치되어 있다. 이 칩 실장부 (26) 내에 배치된 타방의 단부는, 반도체 칩 (22) 에 형성되어 있는 출력 패드 (44) 와 전기적으로 접속되도록 되어 있다.

또한, 입력 배선 (20) 은, 베이스 필름 (12) 의 일단 (24A) 에서 연장되어 칩 실장부 (26) 의 제 2 변 (26A) 및 제 3 변 (26D) 을 따라 연장되고, 도중에 구부러져, 칩 실장부 (26) 의 제 4 변 (26B) 을 따라 연장되어 있다. 그리고, 입력 배선 (20) 은, 도중에 구부러져, 칩 실장부 (26) 의 제 4 변 (26B) 을 횡단한 (제 1 방향과는 반대 방향) 후, 칩 실장부 (26) 안으로 들어간다. 칩 실장부 (26) 내에 배치된 타방의 단부는, 반도체 칩 (22) 에 형성되어 있는 입출력 패드 (48) 와 전기적으로 접합부에서 접속되도록 되어 있다.

또, 출력 패드 (42), 출력 패드 (44) 는, 칩 실장부 (26) 의 제 4 변 (26B) 을 횡단하여 배선을 칩 실장부 (26) 안에 넣은 경우와 비교하여 배열 순서를 역전시키지 않으면 안된다. 바꿔 말하면, 테이프 배선 기판 (24) 의 일단 (24A) 에서 보아, 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 의 배열과, 출력 패드 (42) 및 출력 패드 (44) 의 배열을 동일하게 하는 것이 가능하다.

도 2 를 사용하여 테이프 배선 기판 (24) 을 상세히 설명한다. 테이프 배선 기판 (24) 상에 형성된 제 1 출력 배선 (14), 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 은, 전술한 바와 같이 일반적으로 복수 개로 구성된다. 제 1 출력 배선 (14) 이 l 개, 제 2 출력 배선 (16) 이 m 개, 제 3 출력 배선 (18) 이 n 개인 경우를 예로 들면, 제 3 출력 배선군 (19) 은 1∼n 의 출력 단자 번호, 제 1 출력 배선군 (15) 은 n＋1∼l＋n 의 단자 번호, 제 2 출력 배선군 (17) 은 l＋n＋1∼l＋m＋n 의 단자 번호가 순차 할당된다.

단자 번호 1 에 대응하는 출력 패드는, 출력 패드군 (45) 중 제 3 변 (26D) 에 가장 가까운 위치에 배치된다. 단자 번호 n 에 대응하는 출력 패드는, 출력 패드군 (45) 중 제 3 변 (26D) 에서 가장 떨어진 위치에 배치된다.

또한, 입력 배선 (20) 은, 전술한 바와 같이 복수 개로 형성된다. 입력 배선 (20) 의 하나인 제 2 입출력 배선 (20A) 이 x 개인 경우를 예로 들면, 제 2 입출력 배선군 (21) 은 1∼x 의 단자 번호가 순차 할당된다.

단자 번호 1 에 대응하는 제 2 입출력 배선 (20A) 은, 제 2 입출력 배선군 (21) 중, 제 3 변 (26D) 에 가장 떨어진 위치에 배치된다. 단자 번호 x 에 대응하는 제 2 입출력 배선 (20A) 은, 제 2 입출력 배선군 (21) 중, 제 3 변 (26D) 에 가장 가까운 위치에 배치된다.

제 2 입출력 배선군 (21) 의 단자 번호 1 에 대응하는 입출력 패드 (48) 는, 제 3 변 (26D) 에 가장 떨어진 위치에 배치된다. 제 2 입출력 배선군 (21) 의 단자 번호 x 에 대응하는 입출력 패드 (48) 는, 제 3 변 (26D) 에 가장 가까운 위 치에 배치된다.

따라서, 테이프 배선 기판 (24) 의 일단 (24A) 에서 보아, 제 1 출력 배선군 (15), 제 2 출력 배선군 (17), 및 제 3 출력 배선군 (19) 에 대응하는 출력 패드군 (41, 43, 45) 의 배열은 동일하게 구성된다. 또한, 제 1 입출력 배선군 (25) 과 제 2 입출력 배선군 (21) 의 배열과 입출력 패드군 (49) 의 배열은 반대로 구성된다.

도 3, 도 4 에 나타낸 바와 같이, 반도체 칩 (22) 이 실장되는 칩 실장부 (26) 내에, 제 2 출력 배선 (16) 이 형성되어 있다.

그리고, 칩 실장부 (26) 의 내부에서 반도체 칩 (22) 의 각 전극 패드와 각 배선의 타방의 단부가 전기적으로 접속되며, 또한 그 밖의 부분에 있어서 불필요한 단락을 방지하기 위해, 칩 실장부 (26) 의 외부에 형성된 각 배선은 보호막 (28) 으로 커버되어 있다.

또한, 테이프 배선 기판 (24) 상에 있어서, 보호막 (28) 으로부터 노출되어 칩 실장부 (26) 에 배치된 각 배선의 일방의 단부와, 반도체 칩 (22) 에 형성된 각 전극 패드는 밀봉 수지 (50) 로 봉해져 있다. 또, 이 밀봉 수지 (50) 의 재료로는, 예를 들어 에폭시 수지 또는 실리콘 수지를 사용할 수 있다.

전술한 바와 같이, 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 을 제 2 변 (26A) 및 제 3 변 (26D) 을 횡단시켜 칩 실장부 (26) 안으로 집어넣음으로써, 베이스 필름 (12) 의 길이 (L1) (도 1, 도 2 참조) 를 짧게 할 수 있어, 테이프 배선 기판 (24) 을 소형화할 수 있다.

또한, 입력 배선 (20) 을 칩 실장부 (26) 의 제 4 변 (26B) 을 따라 연장하고, 도중에서 구부려 칩 실장부 (26) 의 제 4 변 (26B) 을 횡단하여 칩 실장부 (26) 안으로 들어가게 함으로써, 많은 전극 패드를 구비하는 반도체 칩에 이 테이프 배선 기판 (24) 을 대응시킬 수 있다.

또한, 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 을 제 2 변 (26A) 및 제 3 변 (26D) 을 횡단시켜 칩 실장부 (26) 안으로 집어넣음으로써, 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 을 제 4 변 (26B) 을 횡단시켜 칩 실장부 (26) 안으로 집어넣는 것과 비교하여, 반도체 칩 (22) 의 배치 자유도를 향상시킬 수 있다.

또한, 칩 실장부 (26) 는 평면에서 볼 때 직사각형이기 때문에, 칩 실장부의 각 변을 따라, 또는 각 변에 직교시켜 각 배선을 형성할 수 있어, 베이스 필름 (12) 의 수율을 향상시킬 수 있다.

또한, 모든 각 배선은, 베이스 필름 (12) 의 일단 (24A) 에서 칩 실장부 (26) 를 향하여 연장되어 있다. 이 때문에, 이들 배선과 접속되는 전극 단자의 배치를 간략화할 수 있다.

다음으로, 본 발명의 테이프 배선 기판 (89) 의 제 2 실시형태를 도 6∼도 8 에 따라서 설명한다.

또, 제 1 실시형태와 동일 부재에 관해서는 동일 부호를 붙이고 그 설명을 생략한다.

도 6, 도 7 에 나타낸 바와 같이, 이 실시형태에서는 제 1 실시형태와 같이, 제 2 출력 배선 (16) 과 입력 배선 (20) 사이에는 제 4 출력 배선 (90) 이 형성되 어 있다. 마찬가지로, 제 3 출력 배선 (18) 과 입력 배선 (20) 사이에는 제 5 출력 배선 (92) 이 형성되어 있다.

상세하게는, 제 4 출력 배선 (90), 제 5 출력 배선 (92) 의 일방의 단부는, 일단 (89A) 에서 칩 실장부 (26) 의 제 2 변 (26A) 및 제 3 변 (26D) 을 따라 연장되고, 도중에 구부러져서, 칩 실장부 (26) 의 제 4 변 (26B) 을 따라 연장된다. 그리고, 제 4 출력 배선 (90), 제 5 출력 배선 (92) 은, 도중에 구부러져, 칩 실장부 (26) 의 제 4 변 (26B)을 횡단한 후, 칩 실장부 (26) 안으로 들어가도록 되어 있다. 또, 제 4 출력 배선 (90), 제 5 출력 배선 (92) 의 타방의 단부는, 반도체 칩 (22) 에 형성된 출력 패드 (94, 96) 에 접속된다. 또한, 제 4 출력 배선 (90) 의 일방의 단부는, 제 2 출력 배선 (16) 의 일방의 단부와 입력 배선 (20) 의 일방의 단부 사이에 배치되어 있다. 제 5 출력 배선 (92) 의 일방의 단부는, 제 3 출력 배선 (18) 의 일방의 단부와 입력 배선 (20) 의 일방의 단부 사이에 배치되어 있다.

출력 패드 (94, 96) 는, 출력 패드 (42, 44) 및 입출력 패드 (48) 와 동일하게 반도체 칩 (22) 의 제 4 변 (23B) 을 따라 배치된다. 출력 패드 (94) 는 출력 패드 (42) 와 입출력 패드 (48) 사이에 배치되고, 출력 패드 (96) 는 출력 패드 (44) 와 입출력 패드 (48) 사이에 배치된다.

도 7 를 사용하여 테이프 배선 기판 (89) 에 형성된 제 4 출력 배선 (90) 및 제 5 출력 배선 (92) 에 관해서 설명한다. 테이프 배선 기판 (89) 에 형성된 제 4 출력 배선 (90), 제 5 출력 배선 (92) 은, 전술한 바와 같이 일반적으로 복수 개로 구성된다.

제 1 출력 배선 (14) 이 b 개, 제 2 출력 배선 (16) 이 m 개, 제 3 출력 배선 (18) 이 n 개, 제 4 출력 배선 (90) 이 k 개, 제 5 출력 배선 (92) 이 p 개인 경우를 예로 들면, 제 5 출력 배선군 (93) 은 1∼p 의 출력 단자 번호, 제 3 출력 배선군 (19) 은 p＋1∼p＋n 의 출력 단자 번호, 제 1 출력 배선군 (15) 은 p＋n＋1∼p＋n＋b 의 단자 번호, 제 2 출력 배선군 (17) 은 p＋n＋b＋1∼p＋n＋b＋m 의 단자 번호, 제 4 출력 배선군 (91) 은 p＋n＋b＋m＋1∼p＋n＋b＋m＋k 의 단자 번호가 순차 할당된다.

단자 번호 1 에 대응하는 출력 패드 (96) 는, 출력 패드군 (97) 중 제 3 변 (26D) 에 가장 떨어진 위치에 배치된다. 단자 번호 p 에 대응하는 출력 패드 (96) 는, 출력 패드군 (97) 중 제 3 변 (26D) 에 가장 가까운 위치에 배치된다.

또한, 입력 배선 (20) 은 전술한 바와 같이 복수 개로 형성된다. 입력 배선 (20) 의 하나인 제 2 입출력 배선 (20A) 이 x 개인 경우를 예로 들면, 제 2 입출력 배선군 (21) 은 1∼x 의 단자 번호가 순차 할당된다.

단자 번호 1 에 대응하는 제 2 입출력 배선 (20A) 은, 제 2 입출력 배선군 (21) 중 제 3 변 (26D) 에 가장 떨어진 위치에 배치된다. 단자 번호 x 에 대응하는 제 2 입출력 배선 (20A) 은, 제 2 입출력 배선군 (21) 중 제 3 변 (26D) 에 가장 가까운 위치에 배치된다.

제 2 입출력 배선군 (21) 의 단자 번호 1 에 대응하는 입출력 패드 (48) 는, 제 3 변 (26D) 에 가장 떨어진 위치에 배치된다. 제 2 입출력 배선군 (21) 의 단자 번호 x 에 대응하는 입출력 패드 (48) 는, 제 3 변 (26D) 에 가장 가까운 위치에 배치된다.

따라서, 테이프 배선 기판 (89) 의 일단 (89A) 에서 보아, 제 1 출력 배선군 (15), 제 2 출력 배선군 (17), 및 제 3 출력 배선군 (19) 에 대응하는 출력 패드군 (41, 43, 45) 의 배열은 똑같이 구성된다. 또한, 제 1 입출력 배선군 (25) 및 제 2 입출력 배선군 (21) 의 배열과 출력 패드군 (97) 및 입출력 패드군 (49) 의 배열은 반대로 구성된다.

한편, 게이트 구동용으로서 사용되는 반도체 칩 (22) 은, 일반적으로 출력 패드 (40, 42, 44, 94, 96) 의 각각에 대응하는 플립플롭을 구비하고, 각각의 플립플롭을 직렬로 접속함으로써 시프트 레지스터를 구성하고 있다.

도 8(A) (B) 를 사용하여, 반도체 칩 (22) 의 시프트 레지스터의 배치를 상세히 설명한다. 시프트 레지스터 (30) 는, 출력 패드 (40) 에 대응하는 시프트 레지스터 (30A) 와, 출력 패드 (42) 에 대응하는 시프트 레지스터 (30B) 와, 출력 패드 (94) 에 대응하는 시프트 레지스터 (30C) 로 구성된다 (설명의 형편상, 출력 패드 (44, 96) 에 대응하는 시프트 레지스터는 생략한다).

시프트 레지스터 (30C) 의 출력이 시프트 레지스터 (30B) 의 입력에 접속되고, 시프트 레지스터 (30B) 의 출력이 시프트 레지스터 (30A) 의 입력에 접속된다 (일례로서 시프트 레지스터 (30A∼30C) 의 접속 관계를 나타내었지만, 쌍방향 시프트 레지스터를 사용하는 경우 등에서는 입력과 출력의 관계가 반대로 된다).

시프트 레지스터 (30A) 는 출력 패드 (40) 의 근방에 배치되고, 시프트 레지 스터 (30B) 는 출력 패드 (42) 의 근방에 배치되고, 시프트 레지스터 (30C) 는 출력 패드 (94) 의 근방에 배치된다. 출력 패드 (40, 42, 94) 와 시프트 레지스터 (30A, 30B, 30C) 의 거리는 대략 동일하게 배치되어 있다. 시프트 레지스터 (30C) 의 시프트 방향과, 시프트 레지스터 (30A, 30B) 의 시프트 방향은 반대가 되도록 각각의 플립플롭의 접속이 이루어져 있다.

상세하게는, 시프트 레지스터 (30C) 의 출력에 대응하는 플립플롭 (시프트 레지스터 (30C) 의 최종단의 플립플롭의 출력) 의 출력에 대하여, 시프트 레지스터 (30B) 의 입력에 대응하는 플립플롭 쪽이 시프트 레지스터 (30B) 의 출력에 대응하는 플립플롭보다 먼 위치에 배치되어 있는 것이다. 또, 반도체 칩 (22) 의 칩 중앙의 영역이나, 입출력 패드 (48) 의 근방에는, 입출력 신호에 기초하여 출력 신호를 생성하는 제어 회로 등이 배치된다.

도 6, 도 7 에 나타낸 바와 같이, 제 4 출력 배선 (90), 제 5 출력 배선 (92) 의 타방의 단부를 칩 실장부 (26) 의 제 4 변 (26B) 을 횡단시켜 칩 실장부 (26) 안으로 들어가게 하고, 반도체 칩 (22) 의 제 4 변 (23B) 을 따라 형성된 출력 패드 (94, 96) 와 접속시킴으로써, 반도체 칩 (22) 에 형성된 다수의 출력 패드 (94, 96) 에 대응할 수 있다. 또, 출력 패드 (94) 는 출력 패드 (42) 와 입출력 패드 (48) 사이에, 출력 패드 (96) 는 출력 패드 (44) 와 입출력 패드 (48) 사이에 배치되어 있다. 또한, 제 4 출력 배선 (90) 의 타방의 단부는, 제 2 출력 배선 (16) 의 타방의 단부와 입력 배선 (20) 의 타방의 단부 사이에 배치되어 있다. 제 5 출력 배선 (92) 의 타방의 단부는, 제 3 출력 배선 (18) 의 타방의 단부와 입력 배선 (20) 의 타방의 단부 사이에 배치되어 있다.

또한, 종래 구성의 반도체 칩이면, 본원의 제 1 변 (23C) 에 상당하는 지점을 따라서 단순히 시프트 레지스터를 일렬로 배치하는 것만으로 실현 가능하지만, 본 발명의 구성의 반도체 칩에서는, 본원 발명의 테이프 배선 기판 (24) 을 사용하여 반도체 칩 패키지 (10) 를 실현함으로써, 배선이 매우 번잡해지는 문제를 해결하고, 출력 패드에 대응하는 시프트 레지스터를 각각의 패드 근방에 배치함으로써 용이하게 설계를 하는 것이 가능해진다.

또한, 각각의 시프트 레지스터로부터 출력 패드까지의 거리가 같아짐으로써, 시프트 레지스터로부터 출력 패드까지의 신호 지연을 출력 간에서 조정할 필요가 없어져, 설계를 보다 용이하게 할 수 있게 된다.

그리고, 입출력 패드 (48) 와 출력 패드 (42) 사이에 출력 패드 (94) 를 배치함으로써, 칩 중앙에 배치된 처리 회로로부터의 신호를 시프트 레지스터 (30C) 가 낭비없이 수취할 수 있도록 한다.

또한, 출력 패드 (42) 와 출력 패드 (94) 의 위치를 본원 발명과 반대로 한 경우와 비교하여, 시프트 레지스터 (30B) 의 출력과 시프트 레지스터 (30A) 의 거리를 짧게 하는 것을 가능케 하여, 보다 신호 지연을 적게 할 수 있다.

다음으로, 본 발명의 테이프 배선 기판 (101) 의 제 3 실시형태를 도 9, 도 10 에 따라서 설명한다.

또, 제 1 실시형태와 동일 부재에 관해서는 동일 부호를 붙이고, 그 설명을 생략한다.

도 9, 도 10 에 나타낸 바와 같이, 이 실시형태에서는 제 1 실시형태와는 달리, 제 2 출력 배선 (16) 이 칩 실장부 (26) 의 제 2 변 (26A) 을 횡단하여 칩 실장부 (26) 의 내부로 들어간 직후의 제 2 출력 배선 (16) 과 대향하는 반도체 칩 (22) 의 대향면에는, 보강 패드 (98) 가 형성되어 있다. 그리고, 보강 패드 (98) 와 제 2 출력 배선 (16) 은 접속되어 있다.

마찬가지로, 제 3 출력 배선 (18) 과 대향하는 반도체 칩 (22) 의 대향면에는, 보강 패드 (100) 가 형성되어 있다. 그리고, 보강 패드 (100) 와 제 3 출력 배선 (18) 은 접속되어 있다. 보강 패드 (98, 100) 는, 반도체 칩 (22) 의 내부 배선과 독립하여 형성되어 있는 것이 바람직하다. 필요에 따라서, 제 2, 3 출력 배선 (16, 18) 에 대응하는 출력 패드 (42, 44) 와 대응하는 보강 패드 (98, 100) 를 내부 배선으로 접속함으로써 배선 저항을 줄이는 것도 가능하다.

이와 같이, 보강 패드 (98) 및 보강 패드 (100) 와, 제 2 출력 배선 (16) 및 제 3 출력 배선 (18) 을 접속함으로써, 반도체 칩 (22) 이 테이프 배선 기판 (24) 으로부터 박리되는 것을 억제할 수 있다.

다음으로 본 발명의 테이프 배선 기판 (103) 의 제 4 실시형태를 도 11, 도 12 에 따라서 설명한다.

도 11, 도 12 에 나타낸 바와 같이, 이 실시형태에서는 제 1 실시형태와는 달리, 칩 실장부 (26) 의 제 2 변 (26A) 및 제 3 변 (26D) 을 횡단하도록, 베이스 필름 (12) 상에는 더미 배선 (104), 더미 배선 (106) 이 형성되어 있다. 더미 배선 (104) 및 더미 배선 (106) 과 대향하는 반도체 칩 (22) 의 대향면에는, 보강 패드 (108) 및 보강 패드 (110) 가 형성되어 있다. 그리고, 더미 배선 (104) 및 더미 배선 (106) 과, 보강 패드 (108) 및 보강 패드 (110) 는 접속되어 있다.

이와 같이, 기존의 배선 위치에 맞추어 보강 패드를 형성하는 경우와 비교하여 보강 패드 (108, 110) 의 배치 위치가 자유롭게 되기 때문에, 효과적으로 반도체 칩 (22) 이 테이프 배선 기판 (24) 으로부터 박리되는 것을 억제할 수 있다.

도 1 은 본 발명의 제 1 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 사시도.

도 2 는 본 발명의 제 1 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 평면도.

도 3 은 본 발명의 제 1 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 것으로서, 도 2 에 나타내는 KK 선 단면도.

도 4 는 본 발명의 제 1 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 것으로서, 도 2 에 나타내는 LL 선 단면도.

도 5 는 본 발명의 제 1 실시형태에 관련된 테이프 배선 기판에 실장되는 반도체 칩을 나타낸 사시도.

도 6 은 본 발명의 제 2 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 사시도.

도 7 은 본 발명의 제 2 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 평면도.

도 8(A) (B) 는 본 발명의 제 2 실시형태에 관련된 테이프 배선 기판 및 반도체 칩을 나타낸 평면도.

도 9 는 본 발명의 제 3 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 사시도.

도 10 은 본 발명의 제 3 실시형태에 관련된 테이프 배선 기판이 채용된 반 도체 칩 패키지를 나타낸 평면도.

도 11 은 본 발명의 제 4 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 사시도.

도 12 는 본 발명의 제 4 실시형태에 관련된 테이프 배선 기판이 채용된 반도체 칩 패키지를 나타낸 평면도.

(부호의 설명)

10: 게이트 반도체 칩 패키지 (반도체 칩 패키지)

12: 베이스 필름

14: 제 1 출력 배선 (제 1 배선)

15: 제 1 출력 배선군

16: 제 2 출력 배선 (제 2 배선)

17: 제 2 출력 배선군

18: 제 3 출력 배선 (제 3 배선)

19: 제 3 출력 배선군

20: 입력 배선 (제 4 배선)

21: 제 2 입출력 배선군

22: 게이트 구동용 반도체 칩 (반도체 칩)

22A: 주면

24: 테이프 배선 기판

24A: 일단

26: 칩 실장부

26A: 제 2 변

26B: 제 4 변

26C: 제 1 변

26D: 제 3 변

40: 출력 패드 (제 1 전극 패드)

41: 출력 패드군

42: 출력 패드 (제 2 전극 패드)

43: 출력 패드군

44: 출력 패드 (제 2 전극 패드)

45: 출력 패드군

48: 입출력 패드 (제 2 전극 패드)

49: 입출력 패드군

89: 테이프 배선 기판

89A: 일단

90: 제 4 출력 배선

91: 제 4 출력 배선군

92: 제 5 출력 배선

93: 제 5 출력 배선군

94: 출력 패드

96: 출력 패드

97: 출력 패드군

98: 보강 패드 (제 1 보강 패드)

100: 보강 패드 (제 1 보강 패드)

101: 테이프 배선 기판

103: 테이프 배선 기판

104: 더미 배선

106: 더미 배선

108: 보강 패드 (제 2 보강 패드)

110: 보강 패드 (제 2 보강 패드)

Claims

배선이 형성되는 베이스 필름과,

상기 베이스 필름 상에 형성되고, 반도체 칩이 실장되는, 평면에서 볼 때 사각형의 칩 실장부와,

상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제 1 변을 횡단하여 상기 칩 실장부로 들어가는 제 1 배선과,

상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제 1 변과 교차하는 제 2 변을 횡단하여 상기 칩 실장부의 내부로 들어가, 상기 칩 실장부의 내부에서 구부러져 상기 제 1 변과 대향하는 상기 칩 실장부의 제 3 변을 향하여 연장되는 제 2 배선과,

상기 베이스 필름 상에 형성되고, 상기 제 2 변과 대향하는 상기 칩 실장부의 제 4 변을 횡단하여 상기 칩 실장부의 내부로 들어가, 상기 칩 실장부의 내부에서 구부러져 상기 제 3 변을 향하여 연장되는 제 3 배선과,

상기 베이스 필름 상에 형성되고, 상기 제 3 변을 따라 연장됨과 함께, 구부러져서 상기 제 3 변을 횡단하여 상기 실장부의 내부로 들어가는 제 4 배선을 구비하는 것을 특징으로 하는 테이프 배선 기판.
제 1 항에 있어서,

상기 칩 실장부는, 평면에서 볼 때 직사각형인 것을 특징으로 하는 테이프 배선 기판.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 배선, 상기 제 2 배선, 상기 제 3 배선 및 상기 제 4 배선은, 상기 제 1 변과 평행한 상기 베이스 필름의 한 변에서 연장되는 것을 특징으로 하는 테이프 배선 기판.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 테이프 배선 기판과,

상기 칩 실장부의 제 1 변에 형성되고, 상기 제 1 배선에 접속되는 제 1 전극 패드를 구비함과 함께, 상기 칩 실장부의 제 3 변에 형성되고, 상기 제 2 배선, 상기 제 3 배선 및 상기 제 4 배선에 접속되는 제 2 전극 패드를 구비하는 반도체 칩을 구비하는 것을 특징으로 하는 반도체 칩 패키지.
제 4 항에 있어서,

상기 반도체 칩은, 상기 제 2 배선 및 상기 제 3 배선의 적어도 일방이 상기 제 2 전극 패드에 이르기까지 접속되는 제 1 보강 패드를 구비하는 것을 특징으로 하는 반도체 칩 패키지.
제 4 항에 있어서,

상기 베이스 필름 상에는, 상기 제 2 변 및 상기 제 4 변의 적어도 일방을 횡단하는 더미 배선이 형성되고,

상기 반도체 칩에는, 상기 더미 배선과 접속되는 제 2 보강 패드가 형성되는 것을 특징으로 하는 반도체 칩 패키지.
제 1 변과 상기 제 1 변에 인접하는 제 2, 제 3 변과, 상기 제 1 변의 대변인 제 4 변으로 구성되는 직사각형의 칩 실장 영역을 구비한 베이스 필름과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 1 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 1 접속부가 제 1 방향을 향하여 배치된 제 1 출력 배선군과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 2 접속부가 상기 제 2 변과 교차함과 함께, 제 1 방향을 향하여 상기 타방의 단부와 접속하는 제 2 출력 배선군과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 3 접속부가 상기 제 3 변과 교차함과 함께, 제 1 방향을 향하여 상기 타방의 단부와 접속하는 제 3 출력 배선군과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방 의 단부와 상기 타방의 단부를 접속하는 제 4 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 1 입출력 배선군과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 5 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 2 입출력 배선군을 구비한 테이프 배선 기판.
제 7 항에 있어서,

상기 제 1 변은, 상기 베이스 필름의 일단에 가장 가까운 변인 것을 특징으로 하는 테이프 배선 기판.
제 7 항 또는 제 8 항에 있어서,

상기 제 1 출력 배선군의 일단은, 상기 제 2 출력 배선군의 일단과 상기 제 3 출력 배선군의 일단 사이에 배치되는 것을 특징으로 하는 테이프 배선 기판.
제 7 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 제 2 출력 배선군의 일단 및 상기 제 3 출력 배선군의 일단은, 상기 제 1 입출력 배선군의 일단과 상기 제 2 입출력 배선군의 일단 사이에 배치되는 것을 특징으로 하는 테이프 배선 기판.
제 7 항 내지 제 10 항 중 어느 한 항에 있어서,

상기 제 1 입출력 배선군의 타단 및 상기 제 2 입출력 배선군의 타단은, 상기 제 2 출력 배선군의 타단과 상기 제 3 출력 배선군의 타단 사이에 배치되는 것을 특징으로 하는 테이프 배선 기판.
제 7 항 내지 제 11 항 중 어느 한 항에 있어서,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 6 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 4 출력 배선군과,

상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 7 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 5 출력 배선군을 구비한 테이프 배선 기판.
제 12 항에 있어서,

상기 제 4 출력 배선군의 일단은, 상기 제 2 출력 배선군의 일단과 상기 제 1 입출력 배선군의 일단 사이에 배치되는 것을 특징으로 하는 테이프 배선 기판.
제 12 항 또는 제 13 항에 있어서,

상기 제 5 출력 배선군의 일단은, 상기 제 3 출력 배선군의 일단과 상기 제 2 입출력 배선군의 일단 사이에 배치되는 것을 특징으로 하는 테이프 배선 기판.
제 7 항에 기재된 테이프 배선 기판과,

제 1 변을 따라 형성된 제 1 출력 전극 패드군과, 상기 제 1 변의 대변인 제 2 변을 따라 형성된 제 2 출력 전극 패드군과, 상기 제 2 변을 따라 형성된 제 3 출력 전극 패드군과, 상기 제 2 변을 따라 형성된 제 1 입출력 전극 패드군과, 상기 제 2 변을 따라 형성된 제 2 입출력 전극 패드군을 갖는 직사각형의 반도체 칩을 구비하고,

상기 제 1 출력 전극 패드군과 상기 제 1 출력 배선군이 접속되고,

상기 제 2 출력 전극 패드군과 상기 제 2 출력 배선군이 접속되고,

상기 제 3 출력 전극 패드군과 상기 제 3 출력 배선군이 접속되고,

상기 제 1 입출력 전극 패드군과 상기 제 1 입출력 배선군이 접속되며,

상기 제 2 입출력 전극 패드군과 상기 제 2 입출력 배선군이 접속되는 것을 특징으로 하는 반도체 칩 패키지.
제 15 항에 있어서,

상기 반도체 칩은, 상기 제 2 변을 따라 형성된 제 4 출력 전극 패드군과, 상기 제 2 변을 따라 형성된 제 5 출력 전극 패드군을 구비하고,

상기 테이프 배선 기판은, 상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 6 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 4 출력 배선군과, 상기 베이스 필름의 일단을 따라서 일방의 단부가 배치되고, 타방의 단부가 상기 칩 실장 영역의 제 4 변을 따라 상기 칩 실장 영역 내에 배치되며, 상기 일방의 단부와 상기 타방의 단부를 접속하는 제 7 접속부가 상기 제 4 변과 교차함과 함께, 제 1 방향과 반대 방향을 향하여 상기 타방의 단부와 접속하는 제 5 출력 배선군을 구비하고,

상기 제 4 출력 전극 패드군과 상기 제 4 출력 배선군이 접속되며,

상기 제 5 출력 전극 패드군과 상기 제 5 출력 배선군이 접속되는 것을 특징으로 하는 반도체 칩 패키지.
제 15 항 또는 제 16 항에 있어서,

상기 제 2 출력 배선군의 배선의 배열 순서와, 상기 제 2 출력 전극 패드의 배열 순서가 동일한 순서인 것을 특징으로 하는 반도체 칩 패키지.
제 16 항에 있어서,

상기 제 4 출력 배선군의 배선의 배열 순서와, 상기 제 4 출력 전극 패드의 배열 순서가 반대 순서인 것을 특징으로 하는 반도체 칩 패키지.
제 15 항 내지 제 18 항 중 어느 한 항에 있어서,

상기 반도체 칩은, 상기 제 1 변에 인접하는 제 3 변을 따라 제 1 보강 패드군을 구비하고,

상기 제 2 출력 배선군과 접속되는 것을 특징으로 하는 반도체 칩 패키지.
제 15 항 내지 제 18 항 중 어느 한 항에 있어서,

상기 반도체 칩은, 상기 제 1 변에 인접하는 제 3 변을 따라 제 2 보강 패드를 구비하고,

상기 테이프 배선 기판은, 상기 제 2 출력 배선군의 배선 사이에 더미 배선을 구비하며,

상기 더미 배선은, 상기 제 2 보강 패드와 접속되는 것을 특징으로 하는 반도체 칩 패키지.
테이프 배선 기판 상에 직사각형의 반도체 칩을 플립칩 실장한 반도체 칩 패키지로서,

상기 반도체 칩은,

제 1 변을 따라 복수 배치된 제 1 출력 패드와,

제 1 변의 대변인 제 4 변을 따라 복수 배치된 제 2 출력 패드와,

제 1 변의 대변인 제 4 변을 따라 복수 배치된 제 1 입출력 패드를 구비하고,

테이프 배선 기판은,

상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 1 출력 패드와 접속되는 복수의 제 1 출력 배선과,

상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 2 출력 패드와 접속되는 복수의 제 2 출력 배선과,

상기 테이프 배선 기판의 일단에 일방의 단부가 배치되고, 타방의 단부가 상기 제 1 입출력 패드와 접속되는 복수의 제 1 입출력 배선을 구비하며,

상기 복수의 제 1 출력 배선의 일방의 단부와 상기 복수의 제 1 입출력 배선의 일방의 단부 사이에 상기 제 2 출력 배선의 일방의 단부가 배치되고,

상기 테이프 배선 기판의 일단에서 보아, 상기 복수의 제 1 출력 배선 및 상기 복수의 제 2 출력 배선과 상기 복수의 제 1 출력 배선 및 상기 복수의 제 2 출력 배선에 대응하는 상기 복수의 제 1 출력 패드 및 상기 복수의 제 2 출력 패드의 배열 순서가 동일함과 함께, 상기 복수의 제 1 입출력 배선과 상기 복수의 제 1 입출력 배선에 대응하는 상기 복수의 제 1 입출력 패드의 배열 순서가 반대인 것을 특징으로 하는 반도체 칩 패키지.
제 16 항에 있어서,

상기 반도체 칩은,

상기 제 1 출력 배선군이 접속되는 상기 제 1 출력 전극 패드군에 대응하는 제 1 시프트 레지스터와,

상기 제 2 출력 배선군이 접속되는 상기 제 2 출력 전극 패드군에 대응하는 제 2 시프트 레지스터와,

상기 제 3 출력 배선군이 접속되는 상기 제 3 출력 전극 패드군에 대응하는 제 3 시프트 레지스터와,

상기 제 4 출력 배선군이 접속되는 상기 제 4 출력 전극 패드군에 대응하는 제 4 시프트 레지스터와,

상기 제 5 출력 배선군이 접속되는 상기 제 5 출력 전극 패드군에 대응하는 제 5 시프트 레지스터를 구비하고,

상기 제 4 시프트 레지스터의 시프트 방향과 상기 제 1 시프트 레지스터 및 상기 제 2 시프트 레지스터의 시프트 방향이 반대가 되고, 상기 제 5 시프트 레지스터의 시프트 방향과 상기 제 1 시프트 레지스터 및 상기 제 3 시프트 레지스터의 시프트 방향이 반대가 되는 것을 특징으로 하는 반도체 칩 패키지.
제 22 항에 있어서,

상기 제 1 시프트 레지스터는, 제 1 변을 따라 형성된 제 1 출력 전극 패드군의 근방에 형성되고,

상기 제 2 시프트 레지스터, 상기 제 3 시프트 레지스터, 상기 제 4 시프트 레지스터, 및 상기 제 5 시프트 레지스터는, 제 4 변을 따라 형성된 상기 제 2 출력 전극 패드군, 상기 제 3 출력 전극 패드군, 상기 제 4 출력 전극 패드군, 및 상기 제 5 출력 전극 패드군의 근방에 형성되는 것을 특징으로 하는 반도체 칩 패키지.
제 22 항 또는 제 23 항에 있어서,

상기 제 1 시프트 레지스터와 제 1 출력 전극 패드군의 거리와, 상기 제 2 시프트 레지스터와 제 2 출력 전극 패드군의 거리와, 상기 제 3 시프트 레지스터와 제 3 출력 전극 패드군의 거리와, 상기 제 4 시프트 레지스터와 제 4 출력 전극 패드군의 거리와, 상기 제 5 시프트 레지스터와 제 5 출력 전극 패드군의 거리와의 거리가 각각 동일한 것을 특징으로 하는 반도체 칩 패키지.