KR20080063367A - 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조방법 - Google Patents

3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조방법 Download PDF

Info

Publication number
KR20080063367A
KR20080063367A KR1020087009907A KR20087009907A KR20080063367A KR 20080063367 A KR20080063367 A KR 20080063367A KR 1020087009907 A KR1020087009907 A KR 1020087009907A KR 20087009907 A KR20087009907 A KR 20087009907A KR 20080063367 A KR20080063367 A KR 20080063367A
Authority
KR
South Korea
Prior art keywords
substrate
group
layer
light
semiconductor layer
Prior art date
Application number
KR1020087009907A
Other languages
English (en)
Inventor
사다노리 야마나카
카즈마사 우에다
요시히코 츠치다
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20080063367A publication Critical patent/KR20080063367A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

본 발명은 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조 방법을 제공한다. 3-5족 질화물 반도체의 제조 방법은 공정 (i), (ii) 및 (iii)을 이 순서대로 포함한다. 발광 소자의 제조 방법은 공정 (i), (ii), (iii) 및 (iv)을 이 순서대로 포함한다. (i) 기판 상에 무기 입자를 배치하는 공정, (ii) 반도체층을 성장시키는 공정, (iii) 기판과 반도체층의 사이에 광을 조사하여 기판과 반도체층을 분리하는 공정, (iv) 전극을 형성하는 공정.

Description

3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조 방법{METHOD FOR PRODUCING GROUP 3-5 NITRIDE SEMICONDUCTOR AND METHOD FOR MANUFACTURING LIGHT-EMITTING DEVICE}
본 발명은 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조 방법에 관한 것이다.
청색 LED 등에 널리 사용되고 있는 식 InxGayAlzN (0≤ x≤ 1, 0≤ y≤ 1, 0≤ z≤ 1, x+ y+ z= 1)로 나타내는 3-5족 질화물 반도체는, 일반적으로, 성장용 기판 상에 성장시키고 있다. 성장용 기판(이하, 기판이라고 함)은 통상, 사파이어이고, 3-5족 질화물 반도체는 사파이어 기판 위에 유기 금속 기상 성장(MOVPE) 등에 의해 에피택셜(epitaxial) 성장시키는 방법으로써 제조되고 있다.
3-5족 질화물 반도체는 LED에 널리 사용되어짐에 따라 높은 발광 출력이 구해지게 되었다.
높은 발광 출력을 나타내는 발광 소자로서, 사파이어 기판이 없는 3-5족 질화물 반도체가 제안되어 있다.
사파이어 기판, 그 위에 GaN 층을 포함하는 3-5족 질화물 반도체층 및 그 위 에 두개의 전극으로 이루어지는 종래의 3-5족 질화물 반도체 발광 소자로부터 사파이어 기판이 없어지면, 발광 소자는 사파이어 기판에 의한 방열의 방해가 없어지고, 고전류 밀도 구동이 가능해져, 높은 발광 출력을 나타내는 것이 기대된다. 또한 사파이어 기판에 의한 통전의 방해가 없어지고, 3-5족 질화물 반도체층의 양단에 전극을 설치한 종형 발광 소자의 제작이 가능해져 발광 소자 구조의 자유도의 향상이 기대된다.
사파이어 기판이 없는 3-5족 질화물 반도체의 제조 방법이 검토되고 있다. 그러나, 3-5족 질화물 반도체는 벌크 결정 성장이 어렵지만, 자립 기판, 특히 도전성 자립 기판의 공업적인 제조 방법은 실용화되지 않고, 자립 기판을 사용한 3-5족 질화물 반도체의 제조 방법도 개발되어 있지 않다.
그 대신에 사파이어 기판 위에 3-5족 질화물 반도체를 성장하여, 그 후에 기판을 분리하는 3-5족 질화물 반도체의 제조 방법이 각종 제안되어 있다(일본 특허 공표 제2001-501778호 공보, 일본 특허 공개 제2001-176813호 공보).
그러나, 이들 공보 기재의 방법에서는, 3-5족 질화물 반도체와 기판을 분리할 수 없거나 분리 공정에 있어서 3-5족 질화물 반도체가 손상하기 충분한 발광 출력을 나타내는 발광 소자를 얻을 수 없는 경우가 있었다.
[발명의 개시]
본 발명의 목적은, 발광 소자에 적합하게 사용되는, 기판이 없는 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조 방법을 제공하는 것에 있다.
본 발명자 등은 상기 과제를 해결하기 위해, 3-5족 질화물 반도체의 제조 방 법에 대해 검사한 결과, 본 발명을 완성하는 것에 이르렀다.
즉, 본 발명은, 공정(i), (ii) 및 (iii)을 이 순서대로 포함하는 3-5족 질화물 반도체의 제조 방법을 제공한다.
(i) 기판 상에 무기 입자를 배치하는 공정,
(ii) 반도체층을 성장시키는 공정,
(iii) 기판과 반도체층 사이에 광을 조사하여 기판과 반도체층을 분리하는 공정.
또한 본 발명은 상기 공정(i), (ii), (iii) 및 다음의 (iv)을 이 순서대로 포함하는 발광 소자의 제조 방법을 제공한다.
(iv) 전극을 형성하는 공정.
도 1은 본 발명의 3-5족 질화물 반도체의 제조 방법의 예를 도시한다.
도 2는 본 발명의 제조 방법에 의해 얻어지는 3-5족 질화물 반도체의 층 구조를 도시한다.
도 3은 본 발명의 발광 소자의 제조 방법의 예를 도시한다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판
1A: 기판의 표면
1B: 반도체층의 성장 영역
2: 무기 입자
3: 반도체층(3-5족 질화물)
11: 기판
12: 버퍼층
13: n형층
14: 활성층
14A∼14F: 장벽층
14G∼14J: 우물층
14K: 캡층
15: p형층
21: 기판
22: 무기 입자
23: 반도체층(3-5족 질화물)
24: p전극
25: 밀착성 향상층
26: 접착층
27: 도전성 지지체
28: n 전극
3-5족 질화물 반도체의 제조 방법
본 발명의 3-5족 질화물 반도체의 제조 방법은, 기판 상에 무기 입자를 배치하는 공정(i)을 포함한다.
기판은 예컨대, 사파이어, SiC, Si, MgAl2O4 , LiTaO3, ZrB2, CrB2, GaN 또는 A1N으로 이루어진다. 후술과 같이, 기판이 광투과성이 있으면, 기판과 3-5족 질화물 반도체의 계면 근방에 에너지를 효율 좋게 전할 수 있다. 이 관점에서, 기판은 바람직하게는 사파이어, GaN, AlN, 더욱 바람직하게는 사파이어이다. 또한, 3-5족 질화물 반도체와의 반응성, 열팽창계수 차이, 고온에서의 안정성, 웨이퍼 입수의 용이성 등의 관점에서는, 기판은 바람직하게는 사파이어, SiC, 더욱 바람직하게는 사파이어이다.
이들의 관점에서, 기판은 사파이어인 것이 특히 바람직하다.
무기 입자는 예컨대, 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물 또는 금속으로 이루어진다.
산화물은 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석 및 이트륨 알루미늄 가넷(YAG) 등이다.
질화물은 질화규소, 질화알루미늄, 질화붕소 등이다.
탄화물은 탄화규소(SiC), 탄화붕소, 다이아몬드, 그래파이트, 풀러렌류(fullerenes) 등이다.
붕화물은 붕화지르코늄(ZrB2), 붕화크롬(CrB2) 등이다.
황화물은 황화아연, 황화카드뮴, 황화칼슘, 황화스트론튬 등이다.
셀렌화물은 셀렌화아연, 셀렌화카드뮴 등이다.
산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물은, 그에 포함되는 원소가 타원소로 부분적으로 치환되어 있더라도 좋다. 산화물에 포함되는 원소가 타원소로 부분적으로 치환된 예로서, 세륨이나 유로퓸을 부활제(activator)로서 포함하는 규산염이나 알루민산염의 형광체를 들 수 있다.
금속으로서는 규소(Si), 니켈(Ni), 텅스텐(W), 탄탈(Ta), 크롬(Cr), 티탄(Ti), 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn)을 들 수 있다.
무기 입자는 가열 처리했을 때, 상기의 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속이 되는 재료이더라도 좋고, 예컨대, 실리콘이더라도 좋다. 실리콘은 Si-O-Si의 무기성 결합을 주골격으로서 가지고, Si에 유기 치환기를 갖는 구조의 폴리머이며, 약 500℃로 가열처리하면 실리카가 된다.
무기 입자는 상기의 1개의 무기물로 이루어지는 입자 또는 이들의 혼합물이나 복합화한 것의 어느 하나이더라도 좋다. 하나의 무기물로 이루어지는 무기 입자는 바람직하게는 산화물, 더욱 바람직하게는 실리카로 이루어진다.
무기 입자는, 형상이 구형(예컨대, 단면이 원, 타원인 것), 판형(길이 L과 두께 T의 애스펙드 비(aspect ratio) L/T가 1.5∼100인 것), 침형(예컨대, 폭 W와 길이 L의 비 L/W가 1.5∼100인 것) 또는 부정형(여러 가지 형상의 입자를 포함하고, 전체로서 형상이 일치하지 않는 것)이더라도 좋고, 바람직하게는 구형이다. 따라서, 무기 입자는 구형 실리카인 것이 더욱 바람직하다. 구형 실리카로서는, 비교적 입자 직경이 갖추어진 단분산 실리카가 용이하게 입수할 수 있다는 관점에서, 콜로이달 실리카에 포함되는 것을 사용하는 것이 장려된다. 콜로이달 실리카는, 실리카 입자가 용매(물 등)에 콜로이드형으로 분산된 것이고, 규산나트륨을 이온 교환하는 방법, 테트라에틸 오르소실리케이트(TEOS)와 같은 유기 규소 화합물을 가수 분해하는 방법에 의해 얻어진다.
또한, 무기 입자는, 평균 입자 직경이 통상 5 nm 이상, 바람직하게는 10 nm 이상, 더욱 바람직하게는 20 nm 이상이고, 또한 통상 50 ㎛ 이하, 바람직하게는 10 ㎛ 이하, 더욱 바람직하게는 1 ㎛ 이하이다. 평균 입자 직경의 범위 내이면 입자 직경이 상이한 무기 입자를 혼합하여 이용하여도 좋다. 평균 입자 직경은 원심침강법에 의해 측정한 체적 평균 입자 직경이다. 평균 입자 직경은 원심침강법 이외의 측정법, 예컨대, 동적 광산란법, 코울터 카운터법, 레이저 회절법, 전자현미경에 의해 측정하여도 좋지만, 그 경우에는 교정하여 원심침강법에 의해 측정한 체적 평균 입자 직경으로 환산하면 좋다. 예컨대, 표준이 되는 입자의 평균 입자 직경을, 원심침강법 및 다른 입도측정법으로 구하고, 이들의 상관 계수를 산출한다. 상관 계수는 입자 직경이 상이한 복수의 표준 입자에 대해, 원심침강법에 의해 측정한 체적 평균 입자 직경에 대한 상관 계수를 산출하여 교정 곡선을 작성함으로써 구하는 것이 바람직하다. 교정 곡선을 사용하면, 원심침강법 이외의 측정법으로 얻어진 평균 입자 직경으로부터, 체적 평균 입자 직경이 구해진다.
배치는 예컨대, 무기 입자와 매체를 포함하는 슬러리 중에 기판을 침지하는 방법, 또는, 슬러리를 기판에 도포나 분무한 후, 건조하는 방법으로 행하면 좋다. 매체는 물, 메탄올, 에탄올, 이소프로판올, n-부탄올, 에틸렌글리콜, 디메틸아세트아미드, 메틸에틸케톤, 메틸이소부틸케톤 등이고, 바람직하게는 물이다. 도포는 스핀코트에 의해 행하는 것이 바람직하고, 이 방법에 따르면, 무기 입자의 배치 밀도를 균일하게 할 수 있다. 건조는 스피너(spinner)를 이용하여 행하여도 좋다.
무기 입자의 기판에 대한 피복율은, 주사형 전자 현미경(SEM)으로 무기 입자를 배치한 기판 표면을 위에서 관찰했을 때의 측정 시야 내(면적 S)에 있어서의 입자수 P와 입자의 평균 입자 직경 d에 의해 다음 식으로 구하면 좋다.
피복율(％)= ((d/2)2× π· P·1OO)/S
무기 입자가 하나의 무기물로 이루어지는 경우, 무기 입자의 기판에 대한 피복율은 통상 1％ 이상, 바람직하게는 30％ 이상, 더욱 바람직하게는 50％ 이상이고, 통상 95％ 이하이다.
무기 입자는 반도체층을 에피택셜 성장하여 평탄화하기 쉽기 때문에 통상 기판 상에 1층이 배치되고, 반도체층을 에피택셜 성장하여 평탄화가 되면 2층 이상이더라도 좋고, 1 종류의 무기 입자를 적어도 2층 배치하여도 좋으며, 적어도 2종류의 무기 입자를 따로 따로 단층 배치하여도 좋다.
본 발명의 제조 방법은 반도체층을 성장시키는 공정(ii)을 포함하여, 통상, 공정(i)에서 배치한 무기 입자 및 기판 위에 반도체층을 성장시키는 공정(ii)을 포함한다.
반도체층은, 통상 3-5족 질화물이고 바람직하게는 InxGayAlzN(0≤ x≤ 1, 0≤ y≤ 1, 0≤ z≤ 1, x+ y+ z= 1)로 나타내는 질화물이다. 반도체층은 1층이더라도 2층 이상 있어도 좋다. 또한 반도체층은, 예컨대, 질화물 반도체 발광 소자의 동작에 필요한 층, 또는 그 층을 고품질의 결정으로 하기 위한, 단층 혹은 다층(후막층, 초격자 박막층 등)을 포함하여도 좋다.
또한, 후술하는 공정(iii)에 있어서 기판의 분리를 쉽게 하는 관점에서, 반도체층 중, 기판에 인접하는 반도체층 또는 그 근방의 반도체층에는 불순물, 결함 등이 도입되어 있더라도 좋다. 이러한 반도체층으로서는, 저온(예컨대, 500℃)에서 성장한 버퍼층(예컨대, InGaN, GaN)을 들 수 있다. 버퍼층이 GaN으로 이루어지는 경우, 버퍼층의 두께는 통상 10Å 이상, 바람직하게는 100Å 이상, 더욱 바람직하게는 300Å 이상이고, 통상 5000Å 이하, 바람직하게는 1000Å 이하, 더욱 바람직하게는 700Å 이하이다.
또한, 반도체층은 파셋(facet) 구조를 형성하는 것, 또는, 형성하지 않은 것의 어느 것이라도 좋지만, 무기 입자의 피복율이 높은 경우 파셋 구조를 형성하는 것이 바람직하다. 파셋 구조를 형성하는 반도체층은, 평탄화하기 쉽다.
전술과 같이, 반도체층은 통상, n형층, 활성층, p형층을 이 순서대로 포함하고, 필요에 따라 버퍼층을 포함한다. 또한 활성층은 예컨대, 장벽층, 우물층, 캡층을 포함하기 때문에, 공정(ii)은 버퍼층의 성장 서브 공정, n형층의 성장 서브 공정, 활성층의 성장 서브 공정, p형층의 성장 서브 공정, 장벽층의 성장 서브 공정,우물층의 성장 서브 공정, 또는 캡층의 성장 서브 공정을 포함하여도 좋다.
성장은 예컨대, 유기 금속 기상 성장(MOVPE), 분자선 에피택시(MBE), 하이드라이드 기상 성장(HVPE)과 같은 에피택셜 성장 방법에 의해 행하면 좋다.
3-5족 질화물 반도체층을 MOVPE에 의해 성장시키는 경우, 다음 3족 원료와 5족 원료를 캐리어 가스에 의해, 반응로에 도입하는 방법으로 행하면 좋다.
3족 원료는, 예컨대, 트리메틸갈륨 [(CH3)3Ga, 이하 TMG라고 함], 트리에틸갈륨 [(C2H5)3Ga, 이하 TEG라고 함]과 같은 식 R1R2R3Ga [R1, R2, R3은 저급알킬기를 나타냄]로 나타내는 트리알킬칼륨;
트리메틸알루미늄[(CH3)3Al, 이하 TMA라고 함], 트리에틸알루미늄[(C２H５)３Al, 이하 TEA라고 함], 트리이소부틸알루미늄[(ｉ-C4H9)3Al]과 같은 식 R1R2R3Al[R1, R2, R3은 저급알킬기를 나타냄]로 나타내는 트리알킬알루미늄;
트리메틸아민아란[(CH3)3N: AlH3];
트리메틸인듐[(CH3)3In, 이하 TMI라고 함], 트리에틸인듐[(C2H5)3In]과 같은 식 R1R2R3In [R1,R2, R3은 저급알킬기를 나타냄]로 나타내는 트리알킬인듐;
디에틸인듐클로라이드[(C2H5)2InCl]와 같은 트리알킬인듐으로부터 1 내지 2개의 알킬기를 할로겐 원자로 치환한 것; 및
인듐클로라이드[InCl]과 같은 식 InX [X는 할로겐 원자]로 나타내는 할로겐화인듐 등이다. 이들은, 단독으로 이용하더라도 조합하여 이용하여도 좋다. 3족 원료 중, 갈륨원으로서 TMG, 알루미늄원으로서 TMA, 인듐원으로서 TMI가 바람직하다.
5족 원료는 예컨대, 암모니아, 히드라진, 메틸히드라진, 1,1-디메틸히드라진, 1,2-디메틸히드라진, t-부틸아민, 에틸렌디아민 등을 들 수 있다. 이들은 단독으로 또는 조합하여도 좋다. 5족 원료 중, 암모니아, 히드라진이 바람직하고, 암모니아가 더욱 바람직하다.
n형 도펀트는 예컨대, Si, Ge이다. n형 도펀트로서 사용되는 원료는 예컨대, 실란, 디실란, 게르만, 테트라메틸게르마늄이다.
p 형 도펀트는 예컨대, Mg, Zn, Cd, Ca, Be, 바람직하게는 Mg, Ca 이다. p 형 도펀트로서 사용되는 Mg 원료는, 예컨대, 비스시클로펜타디에닐마그네슘[(C5H5)2Mg], 비스메틸시클로펜타디에닐마그네슘[(C5H4CH3)2Mg], 비스에틸시클로펜타디에닐마그네슘[(C5H4C2H5)2Mg]이고, Ca 원료는, 비스시클로펜타디에닐칼슘[(C5H5)2Ca] 및 그 유도체, 예컨대, 비스메틸시클로펜타디에닐칼슘[(C5H4CH3)2Ca], 비스에틸시클로펜타디에닐칼슘[(C5H4C2H5)2Ca], 비스퍼플로로시클로펜타디에닐칼슘[(C5F5)2Ca]; 디-1-나프탈레닐칼슘 및 그 유도체; 칼슘아세틸리드 및 그 유도체, 예컨대, 비스(4,4-디플로로-3-부텐-1-이닐)-칼슘, 비스페닐에티닐칼슘이다. 이들은 단독 또는 조합 사용하면 좋다.
성장 시의 분위기 가스 및 원료의 캐리어 가스는 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨을 들 수 있다. 이들은 단독으로 이용하더라도 조합하여 이용하여도 좋다.
반응로는 통상, 원료를 보관 용기로부터 반응로에 공급하는 공급 라인 및 서셉터(susceptor)를 구비한다. 서셉터는 기판을 가열하는 장치이고 반응로 내에 놓여지고 있다. 또한 서셉터는 반도체층을 균일하게 성장시키기 위해, 통상, 동력에 의해 회전하는 구조로 되어있다. 서셉터는 그 내부에 적외선 램프와 같은 가열 장치가 있다. 가열장치에 의해 공급 라인을 통하여 반응로에 공급되는 원료가 기판 상에 열분해하여 기판 상에 반도체층을 기상 성장시킨다. 반응로에 공급된 원료 중 미반응 원료는, 통상, 배기 라인보다 반응로에서 외부로 배출되어, 배출 가스 처리 장치로 보내진다.
3-5족 질화물 반도체층을 HVPE에 의해 성장시키는 경우, 다음 3족 원료와 5족 원료를 캐리어 가스에 의해, 상기의 반응로에 도입하는 방법으로 행하면 좋다.
3족 원료는 예컨대, 갈륨 금속과 염화수소 가스를 고온으로 반응시킴으로써 생성하는 염화갈륨가스, 인듐 금속과 염화수소 가스를 고온으로 반응시킴으로써 생성하는 염화인듐가스이다.
5족 원료는 예컨대, 암모니아이다.
캐리어 가스는, 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨이다. 이들은 단독 또는 조합하여 이용하면 좋다.
또한, 3-5족 질화물 반도체층을 MBE에 의해 성장시키는 경우, 반도체층의 성장은 다음 3족 원료의 가스와 5족 원료를 상기의 반응로에 도입하는 방법으로 행하면 좋다.
3족 원료는 예컨대, 갈륨, 알루미늄, 인듐과 같은 금속이다.
5족 원료는 예컨대, 질소나 암모니아의 가스이다.
공정(ii)에서는, 통상, 반도체층은 무기 입자가 존재하지 않는 곳을 성장 영역으로 하여 성장을 개시하고, 다음으로, 파셋 구조가 형성된다.
공정(ii)에서, 또한, 반도체층의 표면을 평탄화하여도 좋고, 예컨대, 가로방향 성장을 촉진시킴으로써, 파셋 구조를 형성하고나서 반도체층을 성장하는 것으로 얻어진 기판의 파셋 구조를 매립하여 평탄화시키더라도 좋다. 이러한 성장에 의해 파셋까지 도달한 전위는 가로 방향으로 굽혀지고, 무기 입자는 반도체층에 매몰하여 반도체층의 결함이 감소한다.
본 발명의 제조 방법은 또한, 기판과 반도체층 사이에 광을 조사하여 기판과 3-5족 질화물 반도체층을 분리하는 공정(iii)을 포함하고, 통상, 공정(ii)으로 얻어진 것에 광을 조사하여 3-5족 질화물 반도체의 일부를 분해하여 기판과 반도체층을 분리하는 공정(iii)을 포함한다.
조사하는 광은 3-5족 질화물 반도체층을 분해할 수 있는 정도의 에너지를 부여하는 것이면 좋다. 광은 3-5족 질화물 반도체에 분해를 위한 에너지를 효율 좋게 흡수시키는 관점에서, 바람직하게는 레이저광이다. 광은 통상, 3-5족 질화물 반도체에 흡수되는 파장을 갖는 것이고, 3-5족 질화물 반도체의 밴드갭보다 큰 에너지를 갖는다. 3-5족 질화물 반도체가 GaN(밴드갭 약 3.4 eV)으로 이루어지는 경우, 광의 파장은 약 365 nm보다 짧으면 좋다. 레이저광으로서는 예컨대, YAG, YVO4의 3배 고조파(파장 355 nm) 또는 4배 고조파(파장 266 nm), ArF(파장 193 nm), KrF(파장 248 nm), XeCl(파장 308 nm)과 같은 엑시마를 들 수 있고, 에너지 균일성의 관점에서 바람직하게는 YAG 또는 YVO4이다.
또한 3-5족 질화물 반도체에 불순물, 결함 등을 도입하여 밴드 갭내 준위를 생성하여 3-5족 질화물 반도체에의 흡수를 크게 하는 경우, 조사하는 광은 밴드갭보다 작은 에너지를 갖는 것이라도 좋다.
레이저광을 이용하는 경우, 발진(oscillation) 형태는 연속 발진, 노멀 펄스 발진, Q 스위치 펄스 발진을 들 수 있고, 열 영향을 작게 하는 관점에서, 바람직하게는 ns 오더의 단펄스와 고 피크 파워를 갖는 CW 여기 Q 스위치 펄스 발진이다.
광은, 3-5족 질화물 반도체를 효율 좋게 분해하기 위해, 흡수 영역이 큰 것이 바람직하다. 광은 점, 선, 면 등의 형태로, 기판과 3-5 질화물 반도체의 계면 근방에 에너지를 공급한다. 광이 점, 선 형태의 레이저광인 경우, 기판을 분리하는 작업 시간을 단축시키는 관점에서, 기판측에서 입사된 광의 초점을 기판과 3-5 질화물 반도체의 계면으로부터 3-5 질화물 반도체측으로 약간 이동(디포커스)시킨 것이 바람직하다. 레이저광에 의해 공급되는 에너지는 공간적 분포가 있으므로, 기판과 3-5 질화물 반도체(예컨대, 약 2인치 직경의 3-5 질화물 반도체)를 분리하는 관점에서, 조사 영역을 오버랩시켜, 기판과 3-5 질화물 반도체의 계면에 에너지를 균일하게 공급하는 것이 바람직하다. 레이저광의 침입 영역에 무기 입자를 배치하면, 보다 효율 좋고 낮은 에너지로 기판을 분리할 수 있어서 바람직하다.
본 발명의 제조 방법은 공정(iii)에서 기판을 분리한 후, 3-5족 질화물 반도체의 면(예컨대, 박리면)에 잔존하는 경우도 있는 무기 입자를 제거하는 공정을 포함하면 좋다. 제거는 예컨대, 에칭과 같은 화학적 처리, 연삭이나 연마와 같은 물리적 처리에 의해 행하면 좋다.
본 발명의 3-5족 질화물 반도체의 제조 방법의 실시형태를 도 1에 의해 설명한다.
공정(i)에서는, 도 1(A)에 도시한 바와 같이, 기판(1) 위에 무기 입자(2)를 배치한다.
공정(ii)에서는, 기판(1)(예컨대, 사파이어) 상에 배치한 무기 입자(2)(예컨대, 실리카)가 반도체층(3)(예컨대, GaN과 같은 3-5족 질화물) 성장시, 마스크로서 작용하고, 기판(1)의 면(1A) 중 무기 입자(2)가 없는 부분이 성장 영역(1B)이 된다. 무기 입자(2)가 배치된 기판(1) 상에, 반도체층(3)의 성장에 필요한 원료 가스 등을 공급하여 에피택셜 성장하면, 도 1(B)에 도시한 바와 같이, 반도체층(3)은 성장 영역(1B)에서 성장하여, 무기 입자(2)를 매립하도록 성장한다. 또한, 에피택셜 성장을 계속하면 도 1(C)에 도시한 바와 같이, 무기 입자(2)가 반도체층(3)에 매립되어, 3-5족 질화물 반도체(3)가 성장한다. 도 1(B)와 같이, 무기 입자(2)를 배치한 기판(1) 상에 반도체층(3)을 파셋 구조를 형성하면서 성장시키고, 또한, 도 1(C)와 같이 가로 방향 성장을 촉진시킴으로써 파셋 구조를 매립하여 평탄화하면, 파셋까지 도달한 전위는 가로 방향으로 굽혀지기 때문에, 무기 입자(2)를 반도체층(3) 내에 매몰시켜 배치할 수 있고, 고품질의 결정성을 갖는 3-5족 질화물 반도체가 얻어진다.
공정(iii)에서는, 도 1(D)에 도시한 바와 같이 기판(1)측에서 광을 조사한다. 광이 YVO4 레이저의 3배 고조파(파장 355 nm)의 경우, 광은 기판(1)에 실효적으로 흡수되지 않고, 광은 반도체층(3)에 흡수된다. 광조사에 의해 반도체층(3)이 열분해된 영역에는 3족 재료와 질소가 석출한다. 반도체층(3)이 GaN인 경우, Ga가 석출하기 때문에, 기판(1)의 온도를 Ga의 융점(30℃) 이상으로 하면, 도 1(E)에 도시한 바와 같이, 기판(1)을 반도체층(3)으로부터 용이하게 분리할 수 있다.
또한 본원 발명은, 도 1에 도시한 바와 같은 반도체층(3)이 단층인 3-5족 질화물 반도체 외, 반도체층(3)이 2 이상의 층으로 이루어지는 3-5족 질화물 반도체의 제조 방법을 포함한다.
예컨대, 도 2에 도시한 바와 같이, 기판(11), 버퍼층(12)(예컨대, InGaN, GaN, AlGaN, AlN), n형층(13)(예컨대, n-GaN, n-AlGaN), 활성층(14), p형층(15)(Mg도프(doped)AlGaN, Mg도프GaN)(15)을 이 순서대로 에피택셜 성장함으로써 이루어지는 3-5족 질화물 반도체의 제조 방법을 들 수 있다. 활성층(14)은 장벽층(14A∼14E)(예컨대, InGaN, GaN, AlInGaN), 우물층(14G∼14J)(예컨대, InGaN, GaN, AlInGaN), 캡층(14K)(예컨대, 언도프(undoped)GaN, 언도프AlGaN)으로 이루어진다.
또한 본 발명은, 예컨대, GaN 기판 위에 무기 입자를 배치하는 공정(i'), 그 위에 InGaN 반도체층 및 GaN 반도체층을 순서대로 성장하는 공정(ii') 및 GaN 기판측에서 광을 조사하여 GaN 기판과 InGaN 반도체층을 분리하는 공정(iii')으로 이루어지는 제조 방법을 포함한다. 이 예에서는 공정(ii')에서, GaN 기판/InGaN 반도체층/GaN 반도체층의 적층 구조가 얻어지고, 무기 입자를 함유하는 영역이 InGaN 반도체층 또는 InGaN 반도체층 근방에 있다. GaN 기판측에서 YVO4 레이저의 2배 고조파(파장 532 nm)를 조사하면, 광은 GaN 기판에서는 흡수되지 않고, InGaN 반도체층에서 흡수된다. 광조사에 의해 InGaN 반도체층의 열분해된 영역에서는 3족 재료와 질소가 석출된다. 3족 재료의 융점 이상으로 하면, GaN 기판 및 GaN 반도체층이 따로 따로 회수된다. 회수되는 GaN 기판 및 GaN 반도체층은 각각 박리면을 연마하여, 기판으로서 이용하여도 좋다.
본 발명에 있어서, 기판이 사파이어로 이루어지고, 반도체층이 GaN으로 이루어지는 경우, 사파이어 기판의 면 중, GaN 성장면의 반대측에, 사파이어보다 열팽장률이 작고 광투과성을 갖는 재료, 예컨대 AlN(열팽창율은 4.15× 10-6/℃) 등을 퇴적시키더라도 좋다. 이러한 조작에 의해, 사파이어와 GaN의 열팽창율 차이(열팽창율은 각각 7.5× 10-6/℃, 5.59× 10-6/℃(300K, 결정 c면에 수직 방향))에 의해 발생하는 제조 과정에서의 휘어짐을 저감할 수 있다.
본 발명의 제조 방법에서는 비교적 저에너지의 광조사에 의해 기판과 반도체층이 분리되어, 3-5족 질화물 반도체가 얻어진다. 에너지에 의한 프로세스 제한은 원만하고, 큰 면적의 3-5족 질화물 반도체의 생산성이 향상한다.
발광 소자의 제조 방법
본 발명의 발광 소자의 제조 방법은, 상기의 공정(i), (ii), (iii) 및 전극을 형성하는 공정(iv)을 포함한다.
전극은 n전극, p전극이다. n전극은 n형 컨택트층에 접촉하고, 예컨대, Al, Ti 및 V로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 주성분으로서 포함하는 합금 또는 화합물, 바람직하게는 Al, TiAl, VAl이다. p전극은 p형 컨택트층에 접촉하고, 예컨대, NiAu, Ni/Au/Pt이다. 형성은, 예컨대, 진공 증착 장치를 이용하여 행하면 좋다. 형성은, 통상, 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상과 같은 포토리소그래피 공정에 의해, 전극을 진공 증착하는 방법으로 행하면 좋다.
본 발명의 발광 소자의 제조 방법의 실시형태를 도 3에 의해 설명한다. 도 3에 도시하는 발광 소자는, 도전성 지지체에 접합하여, 세로 방향으로 통전할 수 있는 3-5족 질화물 반도체의 양면 각각에 하나의 전극을 구비한다.
도 1(A)∼(C)에서 설명한 바와 동일하게 조작을 행하여, 도 3(A)에 도시한 바와 같이, 기판(21) 상에 무기 입자(22)를 배치하고 반도체층(23)을 성장한다. 반도체층(23) 상에 필요에 따라 포토리소그래피/드라이 에칭이나 레이저 가공에 의해 기판(21)까지 에칭하여 분리 홈을 형성한다.
그 후, 반도체층(23)의 표면을 세정하여, 도 3(B)에 도시한 바와 같이, 그 표면에 오믹(ohmic) p 전극(24)(예컨대, Ni/Au, Ni/Au/Pt), 밀착성 향상층(25)(예컨대, Ti/Pt), 접착층(26)(예컨대, 열압착용 Au, Cu, AuSn와 같은 땜납 금속)을 형성한다.
도전성 지지체(27)를 준비하여, 도전성 지지체(27)에 상기의 밀착성 향상층(25)을 형성한다. 도 3(B)에 도시한 바와 같이, 도전성 지지체(27)에 밀착성 향상층(25) 및 상기의 접착층(26)을 형성하는 것이 바람직하다. 도전성 지지체(27)는 예컨대, Si, GaAs, SiC와 같은 반도체, Cu, Al, W, Mo, Hf, La, Ta, Ir, Ru, Os, Nb와 같은 금속 재료, 바람직하게는 열팽창율 1.5× 10-6/℃ 이하의 금속 재료, 더욱 바람직하게는 Mo이다. 도전성 지지체(27)는 표면이 경면 연마되어 있는 것이 바람직하고, 표면의 평균 거칠기가 촉침식의 표면 조도 측정 장치에서 약 10 nm 이하인 것이 바람직하다. 도전성 지지체(27)는 휘어짐을 경감하는 관점에서, 두께 약 30 ㎛∼약 200 ㎛가 바람직하다.
도 3(C)에 도시한 바와 같이 접합시켜, 반도체층(23), 오믹 p 전극(24), 밀착성 향상층(25), 접착층(26)[접착층(26)], 밀착성 향상층(25), 도전성 지지체(27)로 이루어지는 적층체를 얻는다. 접착은, 예컨대, 열압착, 땝남 금속에 의한 접착에 의해 행하면 좋다.
도 3(D)에 도시한 바와 같이, 기판(21)측에서 광을 조사하여, 도 3에 도시한 바와 같이 기판(21)을 분리한다.
다음으로, 도 3에 도시한 바와 같이, n형층 위에 전극(28)(예컨대, 투명 전극, 메쉬형 전극)을 형성하면, 이 면을 발광면으로 하는 발광 소자를 얻을 수 있다. 투명 전극은 예컨대, ITO, ZnO로 이루어진다. 발광 소자는, 필요에 따라 절단하는 등, 크기를 조절하여도 좋다.
본 발명에 따르면, 광조사에 의한 반도체층의 손상이 저감되기 때문에 높은 발광 출력의 발광 소자를 얻을 수 있다. 발광 소자는 옥내 표시 뿐만 아니라, 조명, 옥외 표시, 신호 등과 같은, 높은 휘도가 요구되는 용도에 적합하게 사용된다.
실시예에 의해 본 발명을 상세하게 설명하지만, 본 발명은 실시예에 한정되는 것이 아니다.
실시예 1
기판으로서 C면을 경면 연마한 사파이어를 이용했다. 무기 입자로서 콜로이달 실리카[(주) 니혼 쇼쿠바이제조, 시호스터KE-W50(상품명), 평균 입자 직경 550 nm]에 포함되는 실리카 입자를 이용했다. 스피너에 기판을 설정하고 그 위에 20 중량％의 콜로이달 실리카를 도포하여, 스핀 건조했다. SEM으로 관찰한 바, 실리카 입자에 의한 기판 표면의 피복율은 60％였다.
상압 MOVPE법을 이용하여, 다음 조건으로, 기판 상에 3-5족 질화물 반도체를 에피택셜 성장시켜 실리카 입자를 3-5족 질화물 반도체층에 매몰시켰다. 압력: 1 기압, 서셉터 온도: 485℃ 캐리어 가스: 수소의 조건으로, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께가 약 500Å의 GaN 저온 버퍼층을 성장했다. 서셉터 온도를 900℃로 변경하여, 캐리어 가스, 암모니아, TMG를 공급하여 파셋을 형성하기 위한 언도프 GaN 층을 성장했다. 서셉터 온도를 1040℃로 변경하고, 압력을 1/4 기압으로 변경하며, 캐리어 가스, 암모니아 및 TMG을 공급하여 언도프GaN 층을 성장했다. 그 후, GaN으로 이루어지는 n형층, GaN, InGaN으로 이루어지는 더블헤테로 구조의 장벽층과 우물층(다중 양자 우물 구조), GaN, AlGaN으로 이루어지는 캡층, GaN으로 이루어지는 p형층을 순서대로 성장하여, 청색 발광을 나타내는 3-5족 질화물 반도체를 얻었다.
3-5족 질화물 반도체를 N2 중 700℃ 20분 열처리하여, p형층을 저저항의 p 형으로 했다. 다음으로, 3-5족 질화물 반도체의 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광(소자 분리용 패턴 제작), 패턴 현상의 포토리소그래피를 순차 행한 후, ICP 드라이 에칭에 의해 사파이어 기판까지 에칭하여 분리 홈을 형성했다. ICP 드라이에칭은 에칭 가스: Cl2, CH2Cl2, Ar의 혼합 가스, 가스 유량: 각각20, 10, 40 sccm, 압력: 0.8 Pa, ICP 파워: 200 W, 바이어스 파워 100 W의 조건으로 행했다. 드라이 에칭 종료 후, 여분의 마스크를 유기 용제에서 제거했다.
소자 분리된 에피택셜 결정의 표면에 오믹 p전극을 형성하기 위해, p형 에피택셜 결정 표면의 세정을 아세톤 용액에 의한 초음파 세정, 열왕수 세정(60℃), 초순수에 의한 초음파 세정을 순서대로 행했다. 오믹 p전극인 NiAu 전극을 형성하기위해, 이 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상을 순서대로 행한 후, 진공 증착 장치에서 Ni를 150Å, Au를 300Å 증착하고, 리프트 오프법에 의해 전극 패턴을 형성했다. 산소를 5 체적％을 포함하는 질소 분위기 중에서 500℃ 10분간 열처리하여, NiAu 오믹 p전극을 제작했다.
촉침식의 표면 조도 측정 장치에 의한 평균 표면 거칠기 5 nm 정도에 표면 경면 연마한 두께 100 ㎛의 2인치 직경 Mo를 금속 지지체로서 이용했다. 금속 지지체의 표면에 접착층의 밀착성을 향상시키고, 또한, 오믹 p전극과 접착층이 상호 확산하고, 각각의 기능을 저하시키지 않기 위한 상호 확산을 방지하는 층으로서 Ti/Pt를 진공 증착법에 의해, 각각 500Å/500Å 형성한 후, 질소 분위기 중에서 350℃, 30분 열처리했다.
접착층으로서 두께 10000Å의 Au-Sn 합금층(Au 80％-Sn 20％)을 진공 증착법으로 형성했다. Mo 지지체 상에 형성한 것과 동일한 층 구조의 밀착성 향상층과 접착층을, 에피택셜 기판의 NiAu 오믹 p전극의 위에, 리프트 오프법을 이용한 포토리소그래피와 진공 증착법에 의해 형성했다.
3-5족 질화물 반도체의 접착층과 Mo 지지체의 접착층을 진공 열압착에 의해 압력: 1× 10-3 Torr 이하, 온도 300℃, 시간: 5분간, 하중: 6000 N의 조건으로 서로 접착시켰다.
시료(3-5족 질화물 반도체와 지지체를 접합한 것)을 진공 흡착으로 스테이지에 고정했다. 그 스테이지를 350 mm/sec로 선형으로 스캔하여, 1라인분의 스캔 종료 후, 15 ㎛ 평행하게 스테이지를 이동하여, 선형으로 스캔을 반복하고, 시료 전면에 광을 조사했다. 광은 CW 여기 YVO4 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 15 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진 모드는 TEMoo, 3배 고조파의 출력은 시료면에서 0.26 W(레이저 구동 전류로 19.5A)였다. 또한 광은 사파이어 기판측에서 입사되어 사파이어/GaN 에피택셜 계면으로부터 GaN 측 450 ㎛의 위치에 초점이 오도록 디포커스했다.
광조사 후, 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면이 투명으로부터 회색으로 변색하여 있었다. 시료를 100℃의 수 중에 넣어 사파이어를 분리했다.
사파이어를 분리한 면에, 오믹 n전극으로서 메쉬형 Al/Pt/Ni 전극을 형성했다. 전극의 형성은, BHF 세정, 연마법에 의해 3-5족 질화물 반도체 표면에 잔류하고 있는 Ga의 제거, 저결정층의 제거, 표면의 평탄화를 행했다. 다음으로, 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상을 순차 행한 후, 진공 증착 장치에서 Al을 2000Å, Pt을 500Å, Ni을 800Å 증착하여, 리프트 오프법에 의해 전극 패턴을 형성하고, 전극 직경: 200 ㎛, 메쉬 전극폭: 2 ㎛, 메쉬 전극 피치: 25 ㎛, 전극 패드: 50 ㎛각, 개구율: 85％의 Al/Pt/Ni의 오믹 n전극을 형성하여, Mo 도전성 지지체를 갖는 3-5족 질화물 반도체의 종형 발광 소자를 얻었다.
발광 소자는 구동 전류 20 mA에서 명료한 청색 발광을 나타냈다. 또한 발광 소자는 구동 전 류200 mA에서, 높은 광 출력으로 명료한 청색 발광을 나타냈다.
비교예 1
무기 입자를 사용하지 않았다는 것 외에는 실시예 1과 동일하게 하여 Mo 도전성 지지체를 이용한 3-5족 질화물 반도체의 종형 발광 소자를 얻었다.
실시예 1과 동일하게 레이저 조사 출력 0.26 W(레이저 구동 전류로 19.5 A)의 광을 조사했다. 광조사가 끝난 접합 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면은 투명했다. 시료는 100℃의 수 중에 넣더라도 사파이어가 분리하지 않았다.
비교예 2
무기 입자를 사용하지 않는 외에는 실시예 1과 동일하게 하여 Mo 도전성 지지체를 이용한 3-5족 질화물 반도체의 종형 발광 소자를 얻었다.
실시예 1과 동일하게, 레이저 조사 출력 0.39 W(레이저 구동 전류 22.5 A)의 광을 조사했다. 광조사가 끝난 접합 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면은 투명했다. 시료는 100℃의 수 중에 넣더라도, 사파이어가 분리하지 않았다.
비교예 3
무기 입자를 사용하지 않는 외에는 실시예 1과 동일하게 하여 Mo 도전성 지지체를 이용한 3-5족 질화물 반도체의 종형 발광 소자를 얻었다.
레이저 조사 출력 0.42 W(레이저 구동 전류 24 A)의 광을 조사했다. 광조사가 끝난 접합 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면은 투명에서 회색으로 변색하여 있었다. 시료는 100℃의 수 중에 넣었을 때, 사파이어가 분리했다. 얻어진 발광 소자는 구동 전류 20 mA에서는, 발광은 나타나지 않았다.
실시예 2
기판으로서, C 면을 경면 연마한 사파이어를 이용했다. 무기 입자로서, 콜로이달 실리카[(주)니혼 쇼쿠바이제조, 시호스터KE-W50(상품명), 평균 입자 직경 550 nm)에 포함되는 실리카 입자를 이용했다. 스피너에 기판을 설정하고, 그 위에 20 중량％의 콜로이달 실리카를 도포하여, 스핀 건조했다. SEM으로 관찰한 바, 실리카 입자에 의한 기판 표면의 피복율은 60％였다.
상압 MOVPE법을 이용하여, 다음 조건으로, 기판 상에 3-5족 질화물 반도체를 에피택셜 성장시켜, 실리카 입자를 3-5족 질화물 반도체층에 매몰시켰다. 압력: 1 기압, 서셉터 온도: 485℃, 캐리어 가스: 수소의 조건으로, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께가 약 500Å의 GaN 저온 버퍼층을 성장했다. 서셉터 온도를 900℃로 변경하고, 캐리어 가스, 암모니아, TMG 및 실란을 공급하여, 파셋을 형성하기 위한 GaN 층을 성장했다. 서셉터 온도를 1040℃로 변경하고, 압력을 1/4 기압으로 변경하여, 캐리어 가스, 암모니아, TMG 및 실란을 공급하여 GaN 층을 성장했다. 그 후, GaN으로 이루어지는 n형층, GaN, InGaN으로 이루어지는 더블헤테로 구조의 장벽층과 우물층(다중 양자 우물 구조), GaN, AlGaN으로 이루어지는 캡층, GaN으로 이루어지는 p형층을 순서대로 성장하여, 청색 발광을 나타내는 3-5족 질화물 반도체를 얻었다.
이하 실시예 1과 동일하게 조작하여, Mo 도전성 지지체를 갖는 3-5족 질화물 반도체의 종형 발광 소자를 얻었다.
발광 소자는, 구동 전류 20 mA에서, 명료한 청색 발광을 나타냈다. 발광 소자는, 구동 전류 200 mA에서, 높은 광출력으로 명료한 청색 발광을 나타냈다.
실시예 3
기판으로서, C면을 경면 연마한 사파이어를 이용했다. 무기 입자로서, 콜로이달 실리카[(주) 니혼 쇼쿠바이제조, 시호스터KE-W50(상품명), 평균 입자 직경 550 nm]에 포함되는 실리카 입자를 이용했다. 스피너에 기판을 설정하고, 그 위에 20 중량％의 콜로이달 실리카를 도포하여, 스핀 건조했다. SEM으로 관찰한 바 실리카 입자에 의한 기판 표면의 피복율은 60％였다.
상압 MOVPE법을 이용하여, 다음 조건으로 기판 상에 3-5족 질화물 반도체를 에피택셜 성장시켜, 실리카 입자를 3-5족 질화물 반도체층에 매몰시켰다. 압력: 1기압, 서셉터 온도: 485℃, 캐리어 가스: 수소의 조건으로, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께가 약 500Å의 GaN 버퍼층을 성장했다. 서셉터 온도를 900℃로 변경하여 캐리어 가스, 암모니아, TMG를 공급하여 GaN 층을 성장했다. 서셉터 온도를 1040℃로 변경하여, 압력을 1/4 기압으로 변경하고, 캐리어 가스, 암모니아 및 TMG을 공급하여 GaN 층을 성장했다. 그 후, GaN으로 이루어지는 n형층, GaN, InGaN으로 이루어지는 더블헤테로 구조의 장벽층과 우물층(다중 양자 우물 구조), GaN, AlGaN으로 이루어지는 캡층, GaN으로 이루어지는 p형층, InGaN으로 이루어지는 n+형층을 순서대로 성장하여, 에피택셜 결정의 두께 20 ㎛의 청색 발광을 나타내는 3-5족 질화물 반도체를 얻었다.
3-5족 질화물 반도체를 N2 중 700℃ 20분 열처리하여, p형층을 저저항의 p형으로 했다. 다음으로, 3-5족 질화물 반도체의 표면에 오믹 n+전극을 형성하기 위해, 3-5족 질화물 반도체 표면을 아세톤 용액에 의한 초음파 세정, 열왕수세정(60℃), 초순수에 의한 초음파 세정했다. 진공 증착 장치로써 ITO를 120 nm 증착하여, 이 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상한 후, 염화 제2철 수용액과 염산을 1: 1로 혼합한 용액으로 에칭하여, 오믹 n+ 전극이 되는 ITO 전극을 형성했다. 패턴 형성 후, 잔존하는 레지스트를 박리했다.
3-5족 질화물 반도체의 n형층 노출 영역의 표면 상에 레지스트 도포, 레지스 트 베이킹, 패턴 노광(소자 분리용 패턴 제작), 패턴 현상하여 패터닝을 행했다. 그 후, ICP 드라이 에칭에 의해, n형층이 노출하는 깊이까지, 에피택셜 결정을 에칭하여, n형층 표면을 노출(메사 형상)했다. ICP 드라이 에칭은 에칭 가스: Cl2, CH2Cl2, Ar의 혼합 가스, 가스 유량: 각각 20, 10, 40 sccm, 압력: 0.8 Pa, ICP 파워: 200 W, 바이어스 파워: 100 W의 조건에서 행했다. 드라이 에칭 종료 후, 여분의 마스크를 유기 용제로 제거했다.
노출한 n형층 표면 상에, 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상하여, 진공 증착 장치로써 V를 10 nm 증착하여, Al을 100 nm 증착한 후, 리프트 오프법에 의해, 오믹 n전극이 되는 V/Al 전극 패턴을 형성했다.
3-5족 질화물 반도체를 포함하는 에피택셜 결정의 분리홈을 레이저 광조사에 의해 제작했다. 레이저광은, CW 여기 YV04 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 35 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진 모드는 TEMoo, 3배 고조파의 출력은 시료면에서 약 0.2 W였다. 레이저광을 에피택셜 결정 표면측에서 입사시켜, 결정 표면에 초점 위치가 오도록 조사했다. 분리홈폭은 20 ㎛ 이하였다. 스테이지를 10 mm/sec로 스캔하여, 1라인분의 5회 스캔 종료 후, 소자 사이즈인 420 ㎛, 평행하게 스테이지를 이동했다. 이것을 반복하여, 에피택셜 결정에 메쉬형으로 레이저광을 조사시켜, 약 420 ㎛× 420 ㎛의 복수개 영역으로 분획했다.
시료(3-5족 질화물 반도체)를 진공 흡착으로 스테이지에 고정했다. 그 스테 이지를 350 mm/sec로 선형으로 스캔하여, 1라인분의 스캔 종료 후, 15 ㎛ 평행하게스테이지를 이동하여 선형으로 스캔을 반복하고, 시료 전면에 광을 조사했다. 광은, CW여기 YVO4 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 15 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진 모드는 TEMoo, 3배 고조파의 출력은 시료면으로 0.26 W(레이저 구동 전류로 19.5 A)였다. 또한 광은 사파이어 기판측에서 입사되어, 사파이어/GaN 에피택셜 계면으로부터 GaN 측 450 ㎛의 위치에 초점이 오도록 디포커스했다.
광조사 후, 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면이 투명에서 회색으로 변색하고 있었다.
시료를 4인치 정도의 링 지그(ring-shaped jig) 상에 고정한 수지테이프의 중심부에 두었다. 수지테이프는 약 70 μ 두께의 PVC/아크릴계 베이스 필름으로 약 10μ 두께, 점착력 18 gf/25 mm의 점착층 두께이다. 필름, 점착층 양쪽 모두 얇고, 점착성이 약한 것을 이용했다.
수지테이프 상에 사파이어 기판측을 위쪽으로 하고 에피택셜 결정 표면측을 아래로 하여 둔 시료를 약 60℃로 가열하여, 사파이어 기판을 박리했다. 이 단층에, 수지테이프 상에 있는 에피택셜 결정의 사파이어 박리면을 버퍼링된 플루오르화수소산(BHF) 내에 10분에 침지하여, 잔존한 Ga를 제거했다.
사파이어 박리면측을 위쪽으로 하는 시료가 놓여진 수지테이프로부터 동종의 수지테이프로 이식한 것에 의해, 에피택셜 결정 표면측을 위쪽으로 했다.
얻어진 독립된 3-5족 질화물 반도체의 횡형의 발광 소자는, 구동 전류 20 mA에서, 명료한 발광을 나타냈다. 또한 발광 소자는 구동 전류 200 mA에서, 높은 광출력으로 명료한 청색 발광을 나타냈다.
비교예 4
무기 입자를 사용하지 않는 외에는 실시예 3과 동일하게 하여 3-5족 질화물 반도체의 횡형 발광 소자를 얻었다.
실시예 3과 동일하게 레이저 조사 출력 0.26 W(레이저 구동 전류로 19.5 A)의 광을 조사했다. 광조사 후의 시료를 사파이어 기판측에서 관찰했다. 사파이어 기판과 GaN 계면 근방의 전면이 투명이었다. 시료를 약 60℃로 가열 했을 때, 사파이어 기판은 분리하지 않았다.
비교예 5
무기 입자를 사용하지 않는 외에는 실시예 3과 동일하게 하여 3-5족 질화물 반도체의 횡형 발광 소자를 얻었다.
실시예 3과 동일하게, 레이저 조사 출력 0.39 W(레이저 구동 전류로 22.5 A)의 광을 조사했다. 광조사 후의 시료를 사파이어 기판측에서 관찰했다. 사파이어 기판과 GaN 계면 근방의 전면이 투명했다. 시료를 약 60℃로 가열했을 때, 사파이어 기판은 분리하지 않았다.
비교예 6
무기 입자를 사용하지 않는 외에는 실시예 3과 동일하게 하여 3-5족 질화물 반도체의 횡형 발광 소자를 얻었다.
실시예 3과 동일하게, 레이저 조사 출력 0.42 W(레이저 구동 전류 24 A)의 광을 조사했다. 광조사 후의 시료를 사파이어로부터 관찰했다. 사파이어 기판과 GaN 계면 근방의 전면이 투명에서 회색으로 변색하고 있었다. 시료를 약 60℃로 가열 했을 때, 사파이어 기판은 분리했다.
독립된 3-5족 질화물 반도체의 횡형의 발광 소자는, 구동 전류 20 mA에서는 발광하지 않았다.
실시예 4
기판으로서 C면을 경면 연마한 사파이어를 이용했다. 무기 입자로서 콜로이달 실리카[(주)니혼 쇼쿠바이제조, 시호스터KE-W50(상품명) 평균 입자 직경 550 nm]에 포함되는 실리카 입자를 이용했다. 스피너에 기판을 설정하고, 그 위에 20 중량％의 콜로이달 실리카를 도포하여 스핀 건조했다. SEM로 관찰한 바, 실리카 입자에 의한 기판 표면의 피복율은 60％였다.
상압 MOVPE법을 이용하여, 다음 조건으로, 기판 상에 3-5족 질화물 반도체를 에피택셜 성장시켜, 실리카 입자를 3-5족 질화물 반도체층에 매몰시켰다. 압력: 1기압, 서셉터 온도: 485℃, 캐리어 가스: 수소의 조건으로, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께가 약 500Å의 GaN 버퍼층을 성장했다. 서셉터 온도를 900℃로 변경하여, 캐리어 가스, 암모니아, TMG를 공급하여, GaN 층을 성장했다. 서셉터 온도를 1040℃로 변경하고, 압력을 1/4 기압으로 변경하며, 캐리어 가스, 암모니아 및 TMG을 공급하여 GaN 층을 성장했다. 그 후, GaN으로 이루어지는 n형층, GaN, InGaN으로 이루어지는 더블헤테로 구조의 장벽층과 우물층(다중 양자 우물 구 조), GaN, AlGaN으로 이루어지는 캡층, GaN으로 이루어지는 p형층, InGaN으로 이루어지는 n+형층을 순서대로 성장하여, 에피택셜 결정의 두께 20 ㎛의 청색 발광을 나타내는 3-5족 질화물 반도체를 얻었다.
3-5족 질화물 반도체를 N2 중 700℃ 20분 열처리하여, p형층을 저저항의 P 형으로 했다. 다음으로, 3-5족 질화물 반도체의 표면에 오믹 n+전극을 형성하기 위해, 3-5족 질화물 반도체 표면을 아세톤 용액에 의한 초음파 세정, 열왕수세정(60℃), 초순수에 의한 초음파 세정했다. 진공 증착 장치에서 ITO를 120 nm 증착하고, 이 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상한 후, 염화제2철수용액과 염산을 1: 1로 혼합한 용액에 에칭하여, 오믹 n+전극이 되는 ITO 전극을 형성했다. 패턴 형성 후, 잔존하는 레지스트를 박리했다.
3-5족 질화물 반도체를 포함하는 에피택셜 결정의 분리홈을 레이저 광조사에 의해 제작했다. 레이저광은 CW 여기 YVO4 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 35 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진모드는 TEMoo, 3배 고조파의 출력은 시료면에서 약 0.2 W였다. 레이저광을 에피택셜 결정 표면측에서 입사시켜, 결정 표면에 초점 위치가 오도록 조사했다. 분리홈폭은 20 ㎛ 이하였다. 스테이지를 10 mm/sec로 스캔하여, 1라인분의 5회 스캔 종료 후, 소자 사이즈인 420 ㎛, 평행하게 스테이지를 이동했다. 이것을 반복하여, 에피택셜 결정에 메쉬형으로 레이저광을 조사시켜 약 420 ㎛× 420 ㎛의 복수개 영역에 분획 했다.
시료(3-5족 질화물 반도체)를 진공 흡착으로 스테이지에 고정했다. 그 스테이지를 350 mm/sec로 선형으로 스캔하여, 1라인분의 스캔 종료 후, 15 ㎛ 평행하게 스테이지를 이동하여, 선형으로 스캔을 반복하고, 시료 전면에 광을 조사했다. 광은 CW 여기 YVO4 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 15 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진 모드는 TEMoo, 3배 고조파의 출력은 시료면에 0.26 W(레이저 구동 전류로 19.5 A)였다. 또한, 광은 사파이어 기판측에서 입사시켜, 사파이어/GaN 에피택셜 계면으로부터 GaN 측 450 ㎛의 위치에 초점이 오도록 디포커스했다.
광조사 후, 시료를 사파이어측에서 관찰했다. 사파이어와 GaN 계면 근방의 전면이 투명에서 회색으로 변색하고 있었다.
시료를 4인치 정도의 링 지그 상에 고정한 수지테이프의 중심부에 두었다. 수지테이프는 약 70μ 두께의 PVC/아크릴계 베이스 필름으로 약 10μ 두께, 점착력 18 gf/25 mm의 점착층 두께이다. 필름, 점착층 양쪽 모두 얇고, 점착성이 약한 것을 이용했다.
수지테이프 상에 사파이어 기판측을 위쪽으로 하여 에피택셜 결정 표면측을 아래로 해 둔 시료를 약 60℃로 가열하여, 사파이어 기판을 박리했다. 이 단층으로, 수지테이프 상에 있는 에피택셜 결정의 사파이어 박리면을, 버퍼링된 플루오르화수소산(BHF) 내에 10분에 침지하여, 잔존한 Ga를 제거했다.
3-5족 질화물 반도체의 오믹 전극을 형성하기 위해, 사파이어 박리면을 ICP 드라이에칭에 의해, 에칭 가스: Cl2, CH2Cl2, Ar의 혼합 가스, 가스 유량: 각각 20, 10, 40 sccm, 압력: 　0.8 Pa, ICP 파워: 200 W 바이어스 파워: 100 W의 조건으로 에피택셜 결정을 약 1000Å 에칭했다.
노출한 n형층 표면 상에, 진공 증착 장치에서 V를 10 nm 증착, Al을 100 nm 증착하여, 오믹 n전극이 되는 V/Al 전극을 형성했다.
사파이어 박리면측을 위쪽으로 하는 시료가 놓여진 수지테이프로부터 동종의 수지테이프로 이식한 것에 의해 에피택셜 결정 표면측을 위쪽으로 했다.
얻어진 독립된 3-5족 질화물 반도체의 횡형의 발광 소자는, 구동 전류 20 mA에서 명료한 발광을 나타냈다. 또한 발광 소자는 구동 전류 200 mA에서, 높은 광출력으로 명료한 청색 발광을 나타냈다.
실시예 5
기판으로서 C면을 경면 연마한 GaN을 이용한다. 무기 입자로서 콜로이달 실리카[(주) 니혼 쇼쿠바이제조 시호스터KE-W50(상품명) 평균 입자 직경 550 nm]에 포함되는 실리카 입자를 이용한다. 스피너에 기판을 설정하고, 그 위에 20 중량％의 콜로이달 실리카를 도포하여 스핀 건조한다.
MOVPE법을 이용하여 다음 조건으로, 기판 상에 3-5족 질화물 반도체를 에피택셜 성장시켜 실리카 입자를 3-5족 질화물 반도체층에 매몰시킨다. 압력: 1기압, 캐리어 가스: 질소의 조건으로 캐리어 가스, 암모니아, TMG 및 TMI를 공급하여, InGaN 버퍼층을 성장한다. 서셉터 온도를 900℃로 변경하여 캐리어 가스, 암모니아 TMG를 공급하여, GaN 층을 성장한다. 서셉터 온도를 1040℃로 변경하여 압력을 1/4기압으로 변경하여, 캐리어 가스, 암모니아 및 TMG을 공급하여 GaN 층을 성장한다. 그 후, GaN으로 이루어지는 n형층, GaN, InGaN으로 이루어지는 더블헤테로 구조의 장벽층과 우물층(다중 양자 우물 구조), GaN, AlGaN으로 이루어지는 캡층, GaN으로 이루어지는 p형층, GaN으로 이루어지는 n+형층을 순서대로 성장하여, 에피택셜 결정의 두께 20 ㎛의 청색 발광을 나타내는 3-5족 질화물 반도체를 얻는다.
3-5족 질화물 반도체를 N2 중 700℃ 20분 열처리하여, p형층을 저저항의 P 형으로 한다. 다음으로, 3-5족 질화물 반도체의 표면에 오믹 n+전극을 형성하기 위해, 3-5족 질화물 반도체 표면을 아세톤 용액에 의한 초음파 세정, 열왕수세정(60℃), 초순수에 의한 초음파 세정한다. 진공 증착 장치에서 ITO를 120 nm 증착하여, 이 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상하여 염화제2철수용액과 염산을 1: 1로 혼합한 용액으로 에칭하여, 오믹 n+전극이 되는 ITO 전극을 형성한다. 패턴 형성 후, 잔존하는 레지스트를 박리한다.
3-5족 질화물 반도체의 n형층 노출 영역의 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광(소자 분리용 패턴 제작), 패턴 현상하여 패터닝을 행한다. 그 후, ICP 드라이에칭에 의해, n형층이 노출하는 깊이까지, 에피택셜 결정을 에칭하여, n형층 표면을 노출(메사(mesa) 형상)한다. 드라이에칭 종료 후, 여분의 마스 크를 유기 용제로 제거한다.
노출한 n형층 표면 상에 레지스트 도포, 레지스트 베이킹, 패턴 노광, 패턴 현상하여, 진공 증착 장치에서 V를 10 nm 증착하고, Al을 100 nm 증착하여, 리프트 오프법에 의해, 오믹 n전극이 되는 V/Al 전극 패턴을 형성한다.
3-5족 질화물 반도체를 포함하는 에피택셜 결정의 분리홈을 레이저 광조사에 의해 제작한다. 레이저광은 CW 여기 YV04 레이저의 3배 고조파(파장 355 nm)를 쵸퍼에 의해 주파수 35 kHz의 펄스로 한 것이고, Q 스위치 펄스폭은 8 ns 정도, 발진 모드는 TEMoo, 3배 고조파의 출력은 시료면에 약 0.2 W이다. 레이저광을 에피택셜 결정 표면측에서 입사되어, 결정 표면에 초점 위치가 오도록 조사한다. 스테이지를 10 mm/sec로 스캔하여, 1라인분의 5회 스캔 종료 후, 소자 사이즈인 420 ㎛, 평행하게 스테이지를 이동한다. 이것을 반복하여, 에피택셜 결정에 메쉬형으로 레이저광을 조사하여, 약 420 ㎛× 420 ㎛의 복수개 영역으로 분획한다.
시료(3-5족 질화물 반도체)를 진공 흡착으로 스테이지에 고정한다. 그 스테이지를 350 mm/sec로 선형으로 스캔하여, 1라인분의 스캔 종료 후, 15 ㎛ 평행하게 스테이지를 이동하여, 선형으로 스캔을 반복하고, 시료 전면에 광을 조사한다. 광은 CW 여기 YVO4 레이저의 2배 고조파(파장 532 nm) 펄스이다. 또한, 광은 GaN 기판측에서 입사되어, GaN/에피택셜 결정 계면으로부터 에피택셜 결정측의 위치에 초점이 오도록 디포커스한다.
시료를 4인치 정도의 링 지그 상에 고정한 수지테이프의 중심부에 두었다. 수지테이프는 약 70 ㎛ 두께의 PVC/아크릴계 베이스필름으로 약 10 ㎛ 두께, 점착력 18 gf/25 mm의 점착층 두께이다. 필름 점착층 양쪽 모두 얇고, 점착성이 약한 것을 이용한다.
수지테이프 상에, GaN 기판측을 위쪽으로 하여 에피택셜 결정 표면측을 아래로 해 둔 시료를 가열하여, GaN 기판을 박리한다. 이 단계에서, 수지테이프 상에 있는 에피택셜 결정의 GaN 기판 박리면의 잔존물을 제거한다.
GaN 기판 박리면측을 위쪽으로 하는 시료가 놓여 있는 수지테이프로부터 동종의 수지테이프에 이식한 것에 의해, 에피택셜 결정 표면측을 위쪽으로 한다.
얻어진 독립된 3-5족 질화물 반도체의 횡형의 발광 소자는 구동 전류 20 mA에서 명료한 발광을 나타낸다. 또한 발광 소자는 구동 전류 200 mA에서, 높은 광출력으로 명료한 청색 발광을 나타낸다.
회수되는 GaN 기판은 박리면을 연마하고 경면화하면, 기판으로서 재이용 가능하다.
본 발명에 따르면, 높은 발광 출력을 나타내는 발광 소자의 제조 방법이 제공된다. 또한 본 발명에 따르면, 발광 소자에 적합하게 사용되는 기판이 없는 3-5족 질화물 반도체의 제조 방법이 제공된다.

Claims (17)

  1. 공정 (i), (ii) 및 (iii)을 이 순서대로 포함하는 3-5족 질화물 반도체의 제조 방법:
    (i) 기판 상에 무기 입자를 배치하는 공정,
    (ii) 반도체층을 성장시키는 공정, 및
    (iii) 기판과 반도체층 사이에 광을 조사하여 기판과 반도체층을 분리하는 공정.
  2. 제1항에 있어서, 공정 (i)의 기판은, 사파이어, SiC, Si, MgAl2O4, LiTaO3, ZrB2, CrB2, GaN 또는 AlN으로 이루어지는 방법.
  3. 제1항에 있어서, 공정 (i)의 기판은 광투과성인 방법.
  4. 제3항에 있어서, 기판은 사파이어, GaN 또는 AlN으로 이루어지는 방법.
  5. 제1항에 있어서, 무기 입자는 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물 및 금속으로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 방법.
  6. 제5항에 있어서, 산화물은, 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석 및 이트륨알루미늄가넷에서 선택되는 적어도 하나인 방법.
  7. 제6항에 있어서, 산화물은 실리카인 방법.
  8. 제1항에 있어서, 무기 입자는 형상이 구형, 판형, 바늘형 또는 부정형인 방법.
  9. 제8항에 있어서, 무기 입자는 형상이 구형인 방법.
  10. 제9항에 있어서, 무기 입자는 평균 입자 직경이 5 nm 이상 50 ㎛ 이하인 방법.
  11. 제1항에 있어서, 공정 (ii)의 반도체층은 3-5족 질화물로 이루어지는 방법.
  12. 제11항에 있어서, 공정 (ii)은 n형층의 성장 서브 공정, 활성층의 성장 서브 공정 및 p형층의 성장 서브 공정을 포함하는 방법.
  13. 제1항에 있어서, 성장은 유기 금속 기상 성장, 분자선 에피택시 또는 하이드라이드 기상 성장에 의해 행해지는 방법.
  14. 제1항에 있어서, 광은 레이저광인 방법.
  15. 제1항에 있어서, 광은, 또한, 무기 입자에 조사되는 방법.
  16. 공정 (i), (ii), (iii) 및 (iv)를 이 순서대로 포함하는 발광 소자의 제조 방법:
    (i) 기판 상에 무기 입자를 배치하는 공정,
    (ii) 반도체층을 성장시키는 공정,
    (iii) 기판과 반도체층 사이에 광을 조사하여 기판과 반도체층을 분리하는 공정, 및
    (iv) 전극을 형성하는 공정.
  17. 제16항에 있어서, 공정 (ii)은, n형층의 성장 서브 공정, 활성층의 성장 서브 공정 및 p형층의 성장 서브 공정을 포함하는 방법.
KR1020087009907A 2005-09-29 2006-09-27 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조방법 KR20080063367A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005283155 2005-09-29
JPJP-P-2005-00283155 2005-09-29

Publications (1)

Publication Number Publication Date
KR20080063367A true KR20080063367A (ko) 2008-07-03

Family

ID=37899911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009907A KR20080063367A (ko) 2005-09-29 2006-09-27 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조방법

Country Status (7)

Country Link
US (1) US8691674B2 (ko)
KR (1) KR20080063367A (ko)
CN (1) CN101283456B (ko)
DE (1) DE112006002505T5 (ko)
GB (1) GB2444448A (ko)
TW (1) TWI426620B (ko)
WO (1) WO2007037504A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009203B1 (ko) * 2009-04-13 2011-01-19 인하대학교 산학협력단 재사용 가능한 질화갈륨기판을 구비하는 질화갈륨계 발광 다이오드장치의 질화갈륨기판 분리방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법
JP2010157604A (ja) 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
KR100999684B1 (ko) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
EP3923352A1 (en) 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
US8569153B2 (en) * 2011-11-30 2013-10-29 Avogy, Inc. Method and system for carbon doping control in gallium nitride based devices
US8603898B2 (en) 2012-03-30 2013-12-10 Applied Materials, Inc. Method for forming group III/V conformal layers on silicon substrates
CN104008960B (zh) * 2013-02-22 2016-10-12 北京邮电大学 一种基于纳米图形衬底的异变外延生长方法
JP6248359B2 (ja) * 2013-12-20 2017-12-20 住友電工デバイス・イノベーション株式会社 半導体層の表面処理方法
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
EP3201952B1 (en) 2014-09-30 2023-03-29 Yale University A method for gan vertical microcavity surface emitting laser
KR20160049180A (ko) * 2014-10-24 2016-05-09 일진엘이디(주) 질화물 반도체 발광 소자 및 그 제조 방법
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
CN107710381B (zh) 2015-05-19 2022-01-18 耶鲁大学 涉及具有晶格匹配的覆层的高限制因子的iii族氮化物边发射激光二极管的方法和器件
CN105742430A (zh) * 2016-03-07 2016-07-06 太原理工大学 一种led外延结构及其制备方法
US10373825B1 (en) 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
TWI728846B (zh) * 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 發光半導體結構及發光半導體基板
CN114050104B (zh) * 2021-11-12 2022-09-30 松山湖材料实验室 氮化铝单晶衬底的加工方法及紫外发光器件的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9600469D0 (en) * 1996-01-10 1996-03-13 Secr Defence Three dimensional etching process
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP4115187B2 (ja) 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP4868709B2 (ja) 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
US20090008652A1 (en) * 2005-03-22 2009-01-08 Sumitomo Chemical Company, Ltd. Free-Standing Substrate, Method for Producing the Same and Semiconductor Light-Emitting Device
JP4749803B2 (ja) 2005-08-26 2011-08-17 住友化学株式会社 半導体積層基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009203B1 (ko) * 2009-04-13 2011-01-19 인하대학교 산학협력단 재사용 가능한 질화갈륨기판을 구비하는 질화갈륨계 발광 다이오드장치의 질화갈륨기판 분리방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
WO2007037504A1 (ja) 2007-04-05
US20090117675A1 (en) 2009-05-07
DE112006002505T5 (de) 2008-08-14
GB0805044D0 (en) 2008-04-23
GB2444448A (en) 2008-06-04
TW200807749A (en) 2008-02-01
TWI426620B (zh) 2014-02-11
CN101283456A (zh) 2008-10-08
CN101283456B (zh) 2010-10-13
US8691674B2 (en) 2014-04-08
WO2007037504A9 (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
KR20080063367A (ko) 3-5족 질화물 반도체의 제조 방법 및 발광 소자의 제조방법
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
KR101286418B1 (ko) 3족 질화물 반도체 발광 소자 및 그 제조 방법
US7915714B2 (en) Semiconductor light emitting element and wafer
JP2007019318A (ja) 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
WO2006123540A1 (ja) ３－５族窒化物半導体積層基板、３－５族窒化物半導体自立基板の製造方法、及び半導体素子
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TW200832759A (en) Gallium nitride-based compound semiconductor light-emitting element
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP4951443B2 (ja) 発光ダイオードの製造方法
KR20070074641A (ko) 반도체 적층 기판, 그 제조 방법 및 발광 소자
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2006190710A (ja) 窒化物半導体発光素子およびその製造方法
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
JP4165030B2 (ja) 窒化物半導体から成る単体基板の製造方法
KR20070046174A (ko) 금속 기판 위의 ＧａＮ계 발광 소자
JP2008053372A (ja) 半導体デバイスの製造方法
JP2007123858A (ja) ３−５族窒化物半導体の製造方法
JP2006032933A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008282942A (ja) 半導体素子及びその製造方法
JP2007266157A (ja) 半導体単結晶基板の製造方法及び半導体デバイス
KR101154321B1 (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130626

Effective date: 20141022