CN104008960B

CN104008960B - 一种基于纳米图形衬底的异变外延生长方法

Info

Publication number: CN104008960B
Application number: CN201310057279.2A
Authority: CN
Inventors: 王�琦; 边志强; 任晓敏; 贾志刚; 闫映策; 蔡世伟; 黄永清
Original assignee: Beijing University of Posts and Telecommunications
Current assignee: Beijing University of Posts and Telecommunications
Priority date: 2013-02-22
Filing date: 2013-02-22
Publication date: 2016-10-12
Anticipated expiration: 2033-02-22
Also published as: CN104008960A

Abstract

本发明公开了一种基于纳米图形衬底的异变外延生长方法，在衬底上，或在已沉积特定异变外延层的虚拟衬底上形成纳米小球的单层排布，并控制纳米小球间隙的大小；将纳米小球间隙连在一起，形成纳米尺度图形；以纳米小球为掩膜，在纳米小球间隙内沉积外延层材料，并与衬底或虚拟衬底紧密结合，增大外延层材料的沉积厚度，使外延层材料高出纳米小球，外延层材料横向生长并合并，完全覆盖住纳米小球，降低外延层材料的表面粗糙度。本发明纳米小球间隙的生长窗口具有宽度窄、深宽比高的特征，纳米小球可以有效阻挡衬底与外延层之间由于晶格失配产生的穿透位错在外延层中继续向上穿通，大幅度提高异变外延材料质量，解决晶格失配材料间异变外延生长问题。

Description

一种基于纳米图形衬底的异变外延生长方法

技术领域

本发明涉及半导体光电子集成领域，尤其涉及一种基于纳米图形衬底的异变外延生长方法。

背景技术

随着网络带宽及交换速度的需求急速增长，对承载信息的光传输系统和网络提出了巨大的技术挑战。目前，网络终端和节点设备仍主要依赖于分立光电子器件，这使得体积、功能、功耗、可靠性、成本等方面问题日益凸显，已经无法满足新一代光通信系统与网络的发展要求。实现光电子集成是解决这些问题的唯一有效途径。

经过30多年的努力，光电子集成技术获得了长足的发展，但是与微电子集成相比进展还远不如人意，大规模、多功能半导体光电子集成仍未获得实质性突破。究其根源，以材料兼容为代表的关键问题无法彻底突破是症结所在。众所周知，GaAs与Si的晶格失配度约4.1%，InP与GaAs的晶格失配度约3.8%，若在Si上直接生长GaAs或在GaAs上直接生长InP，穿透位错密度（TDD）都高达10⁸-10⁹/cm²。这么高的穿透位错密度使得外延层无法用于制备高性能光电子器件，特别是制备发光器件。

异变外延（metamorphic growth）是实现单片光电子集成中材料兼容的主要技术途径之一，它是通过产生位错（失配位错和穿透位错）来释放衬底与外延层之间由于晶格失配所导致的应力。目前，主要采用以下方法降低异变外延层的TDD：

组分渐变缓冲层（compositionally graded buffer）技术，属于缓冲层技术的一种。但与组分固定的缓冲层技术不同，组分渐变缓冲层是一种多层缓冲层结构，缓冲层除GeSi外多为三元甚至四元化合物（如InGaAs、InGaP、InAlAs、GaAsSb、InAsP、InGaAlAs等），有些渐变缓冲层甚至是由两种化合物组合而成。缓冲层的晶格常数由与初始衬底匹配逐渐过度到最终异变外延层所需的晶格常数。根据组分渐变方式不同，又可具体细分为：组分线性渐变（linearly-graded)与组分台阶渐变（step-graded)两种缓冲层。组分线性渐变是指缓冲层的晶格常数随厚度缓慢地线性变化或准线性变化；组分台阶渐变是指晶格常数阶梯式变化，每个特定组分缓冲层都具有一定的台阶厚度。缓冲层组分渐变后，首先位错会分布在整个缓冲层里，不再局限在衬底与外延层的单一异质界面处，减小了位错相互钉扎（pinning）的几率，异变外延层中的穿透位错更容易滑移；其次，将应变界面（strain profiles）扩展到了整个缓冲层厚度中，渐变缓冲层中的应变大大减小，阻止了位错环（dislocation loop)的形成，这样也有利于穿透位错发生滑移。

尽管如此，组分渐变缓冲层技术生长工艺非常复杂，不仅需要精确的组分控制、生长速率控制，还要用到组分过冲（compositionovershoot）。特别是为了降低TDD、保证缓冲层中失配应变尽可能弛豫完全，整个缓冲层要长得非常厚（一般都在几微米以上，有的甚至到十几微米），这样一来异变外延生长代价很高（对于分子束外延等低速生长方式来说尤为突出）。此外，构成缓冲层的多元化合物（例如InGaAs、InGaP）的组分升高到特定值后会出现相分凝，在异变外延层中进一步引入缺陷降低异变材料质量，最终限制了可获得的虚拟衬底的组分。另外，该技术还会在异质界面处引入大量的失配位错（misfit dislocation），使得异变外延片表面经常会出现纵横交错的cross-hatch形貌，使得表面粗糙度增加。

横向外延（epitaxial lateral growth,ELOG）技术：横向外延属于二次外延技术，首先要在特定衬底上外延生长一薄层异变III-V族半导体作为种子层(seed layer)，然后在种子层上沉积SiO₂或SiN_x等介质掩膜层（厚度通常为几十纳米）；接着利用传统的光刻与腐蚀技术，在掩膜上形成具有特定占空比的条形窗口（占空比通常为1:1，窗口宽度在微米量级），将种子层暴露出来；最后继续外延生长III-V族材料。由于介质掩膜的表面成核势垒非常高，因此最初外延生长只能在窗口区域进行。当图形窗口区内外延层沉积厚度超过介质掩膜层后，在垂直生长的同时开始横向生长，外延层横向扩展最终合并。横向外延是通过介质掩膜底部阻挡穿透位错向上继续传播和滑移，横向生长开始后窗口区的穿透位错转向或闭合成环实现位错湮灭，从而大幅度降低位错的数量。但是，横向外延需要光刻、清洗等后工艺，容易引入污染。另外，闪锌矿结构的III-V族半导体材料的横向、纵向生长速率比不高，无法像纤锌矿GaN那样实现横向合并。此外，图形窗口区域内及其顶部的外延层中仍存在大量的穿透位错。

深宽比陷阱（aspect ratio trapping，ART）技术：ART与横向外延技术有很多相似之处。也是先在衬底或虚拟衬底上沉积一层厚的SiO₂或SiN_x等介质掩膜层（通常是几百纳米厚）。接着，利用纳米级光刻工艺与深刻蚀工艺，在掩膜上形成具有特定占空比的条形窗口（窗口宽度通常为几十纳米到几百纳米，深宽比至少要大于1），并将衬底或虚拟衬底完全暴露出来；最后进行常规异变外延或二次外延，最初生长也只在窗口区域进行，掩膜上不成核。当图形窗口区内外延层沉积厚度超过介质掩膜层后，在垂直生长的同时开始横向生长，相邻生长面相互连接从而合并。由于大失配异变外延产生的穿透位错一般都是60°位错，因此窗口区域内部产生穿透位错在向上传播一段距离后会被掩膜的侧壁阻挡住，这部分区域称为“位错陷阱区域”（dislocation trapping area），位错陷阱区域上面不存在任何位错，从而实现高质量的异变外延。但是，ART技术需要电子束曝光、深紫外浸润式光刻、纳米压印、激光全息曝光等复杂的纳米级光刻工艺，晶片大面积光刻的成本非常高。另外，介质掩膜的深刻蚀较难实现，一般都要用金属掩膜替代光刻胶掩膜，并进行带胶金属剥离，会引入污染。此外，外延层横向合并时还会产生大量缺陷，而且晶片表面起伏很大。

综上所述，以上异变外延方法在解决材料兼容问题上都不尽理想，国际上高质量异质外延生长仍然没有彻底突破，异变外延发光器件（特别是激光器）的性能还远未达到实用化的基本要求。鉴于此，探索异变外延生长新方法，大幅度降低由于外延层与衬底之间晶格显著失配所导致的穿透位错密度、提高异变外延材料质量，是半导体光电子单片集成领域目前最亟待解决的问题之一。

发明内容

（一）要解决的技术问题

针对上述异变外延方法的缺陷，本发明要解决的技术问题是如何用比较简单的工艺、低廉的成本制备出纳米图型衬底，进而实现晶格失配度较大的两种材料间高质量的异变外延生长，大幅度降低异变外延材料中的穿透位错密度，满足高性能光电子集成器件制备的要求。

（二）技术方案

为解决上述问题，本发明提供了一种基于纳米图形衬底的异变外延生长方法，所述异变外延生长方法包括：

S1：在衬底上，或在已沉积特定外延层的虚拟衬底上形成纳米小球的单层排布，并控制纳米小球间隙的大小；其中形成纳米小球的单层排布优选：旋转涂膜、提拉涂膜、重力沉降；

S2：将所述纳米小球间隙连在一起，形成纳米尺度图形；

S3：以所述纳米小球为掩膜，以所述纳米小球间隙为生长窗口进行选区外延，生长外延层材料；

步骤S3具体包括：

S31：以所述纳米小球为掩膜，在所述纳米小球间隙内沉积外延层材料，并与所述衬底或所述虚拟衬底紧密结合；

S32：增大所述外延层材料的沉积厚度，使所述外延层材料高出纳米小球；

S33：所述外延层材料横向生长并合并，完全覆盖住所述纳米小球；

S34：降低所述外延层材料的表面粗糙度，降低的方法优选：研磨、抛光。

进一步地，衬底材料和外延层材料之间晶格失配度超过0.1%。

进一步地，虚拟衬底材料和所述外延层材料之间晶格匹配。

进一步地，所述步骤S1使用尺寸均匀的单分散纳米小球，小球直径在1微米以下。

进一步地，所述S1步骤中形成纳米小球间隙是从所述衬底或所述虚拟衬底表面一直贯穿至小球顶部，宽度为纳米尺度，深宽比保持在1-10之间。

进一步地，若所述步骤S1中纳米小球间隙小，所述步骤S2中进行扩大纳米小球间隙处理，处理方法优选：干法刻蚀、湿法腐蚀。

本发明中，衬底优选Si、Ge、SOI、GeOI、GaAs、InP、GaP、InAs、GaSb单晶衬底。

本发明中，虚拟衬底优选GaAs/Si、InP/Si、InP/GaAs/Si、InGaAs/GaAs/Si、GaP/Si、GaAs/(B)GaP/Si、InGaP/Si、GaAsP/Si、GaAs/GaAsP/Si、GaAs/InGaP/Si、InGaAs/GaAs、InAlAs/GaAs、InGaP/GaAs、GaAsSb/GaAs、InP/GaAs、InAsP/InP、InGaAs/InP、InAlAs/InP、GaAsP/GaP、InGaP/GaP、Ge/Si、GeSi/Si、Ge/GeSi/Si、GaAs/Ge、InP/GaAs/Ge虚拟衬底。

本发明中，外延层优选IV族、III-V族或II-VI族半导体材料，包括但不限于Ge、Si单元素半导体，GeSi、SiC、GaP、GaAs、GaSb、InP、InAs、InSb、AlAs、AlP、AlSb、ZnO、ZnSe、ZnS、ZnTe、CdSe、CdTe等二元化合物半导体，以及III-V族和II-VI族多元（三元、四元、五元）化合物半导体。

本发明中，纳米小球优选二氧化硅（SiO₂）、氮化硅（SiN_x）、二氧化钛（TiO₂）、聚苯乙烯（PS）小球。

（三）有益效果

本发明提供了一种基于纳米图形衬底的异变外延生长方法，通过衬底或虚拟衬底上单层排布的纳米小球作为掩膜进行选区外延生长，产生如下有益效果：

1、本方法工艺简单，可以在多种衬底或虚拟衬底上形成纳米图形结构；特别是，与ELOG及ART相比不需要复杂、高成本的光刻工艺，消除了光刻引入的材料污染问题；

2、本方法通过调整单层排布的纳米小球直径及小球间隙来改变纳米图形的周期、占空比，特别是改变纳米小球的间隙和间隙的深宽比，简便易操作；

3、最终异变外延生长不需要去除纳米小球。利用纳米小球掩膜对倾斜的穿透位错进行阻挡，或使其转向或闭合，从而显著降低异变外延层中穿透位错密度，提高异变外延层的晶体质量，为进一步制备高性能的异变光电子器件奠定技术基础。

附图说明

图1为本发明一种基于纳米图形衬底的异变外延生长方法的步骤流程图；

图2为本发明实施例中纳米小球单层涂覆的截面示意图与平面示意图；

图3为本发明实施例一中在GaAs衬底上由SiO₂纳米小球旋涂形成的单层有序薄膜的SEM照片；

图4为本发明实施例中步骤S3的步骤流程图；

图5为本发明实施例一中纳米小球单层涂覆后直接进行异变外延生长的示意图；

图6是本发明实施例中纳米小球阻挡60度穿透位错的示意图；

图7为本发明实施例二中纳米小球单层涂覆后进行扩大间隙处理过程中的三维示意图；

图8为本发明实施例二中纳米小球经扩隙处理后进行异变外延生长的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例一

本发明实施例一中提供了一种基于纳米图形衬底的异变外延生长方法，步骤流程如图1所示，具体包括以下步骤：

步骤S1：在衬底上，或在已沉积特定外延层的虚拟衬底上形成纳米小球的单层排布，并控制纳米小球间隙的大小。

纳米小球可以是二氧化硅（SiO₂）、氮化硅（SiN_x）、二氧化钛（TiO₂）、聚苯乙烯（PS）等单分散（mono-dispersed）小球。

其中，要进行二氧化硅纳米小球的单层涂覆，本实施例中所用的是事先溶在无水乙醇中的单分散SiO₂小球，每毫升溶液中含有SiO₂小球0.21g。使用尺寸均匀的单分散纳米小球，单分散纳米小球的直径在1微米以下，通常直径保持在5~1000nm，本实施例中SiO₂小球直径为500nm。经无水乙醇进一步稀释（稀释比为1:2~1:20）后，进行纳米小球的单层排布，如图2所示，其中图2a为截面图，图2b为俯视图，图中21为纳米小球，22为衬底或虚拟衬底，衬底或虚拟衬底的晶向不限于(100)晶向，还可以是(111)、(311)等其它晶向。实现纳米小球的单层排布的方法包括：旋转涂膜（spin coating）、提拉涂膜（dipcoating）、重力沉降（gravity sedimentation）等。

本实施例中利用旋转涂膜的方法在(100)晶向的GaAs衬底上进行单层涂覆，旋涂速度为700~5000转/分钟，旋涂时间为20~40秒。

SiO₂小球在GaAs衬底表面形成了大面积、有序六方密排的单层有序薄膜，小球间隙约40nm，纳米小球间隙是从衬底或虚拟衬底表面一直贯穿至纳米小球顶部，宽度为纳米尺度，通常是10-500nm，深宽比（aspect ratio）保持在1-10之间，所得结果如图3所示。

其中的衬底不限于GaAs衬底，还可以是Si、Ge、SOI、GeOI、GaAs、InP、GaP、InAs、GaSb等衬底。虚拟衬底不限于GaAs/Si虚拟衬底，还可以是InP/Si、InP/GaAs/Si、InGaAs/GaAs/Si、GaP/Si、GaAs/(B)GaP/Si、InGaP/Si、GaAsP/Si、GaAs/GaAsP/Si、GaAs/InGaP/Si、InGaAs/GaAs、InAlAs/GaAs、InGaP/GaAs、GaAsSb/GaAs、InP/GaAs、InAsP/InP、InGaAs/InP、InAlAs/InP、GaAsP/GaP、InGaP/GaP、Ge/Si、GeSi/Si、Ge/GeSi/Si、GaAs/Ge、InP/GaAs/Ge等虚拟衬底。衬底或虚拟衬底的晶向不限于(100)晶向，还可以是(111)、(311)等其它晶向。

步骤S2：将纳米小球间隙连在一起，形成纳米尺度图形。

若步骤S1中纳米小球间隙小，在步骤S2中进行扩大纳米小球间隙处理，扩大间隙的方法包括：干法刻蚀、湿法腐蚀等。

步骤S3：以纳米小球为掩膜，以纳米小球间隙为生长窗口进行外延生长。

步骤S3的流程如图4所示，具体包括以下步骤：

步骤S31：以纳米小球为掩膜，在纳米小球间隙内沉积外延层材料，并与衬底或虚拟衬底紧密结合。

步骤S32：增大外延层材料的沉积厚度，使外延层材料高出纳米小球。

步骤S33：外延层材料横向生长并合并，完全覆盖住纳米小球。

步骤S34：降低外延层材料的表面粗糙度，方法包括：研磨、抛光等。

衬底材料和外延层材料之间晶格失配度超过0.1%，其中晶格失配度=[(外延层材料的晶格常数－衬底材料的晶格常数)/衬底材料的晶格常数]×100%。虚拟衬底材料和外延层材料之间晶格匹配。

步骤S3通过选区生长（Selective Area Growth）完成，包括但不限于磁控溅射（Magnetron sputtering）、等离子体增强化学气相沉积（PECVD）、液相外延（LPE）、氢化物气相外延（HVPE）、分子束外延（MBE）、原子层沉积（ALE）、金属有机化学气相沉积（MOCVD）、金属有机气相外延（MOVPE）等生长技术。

外延层是IV族、III-V族或II-VI族半导体材料，包括Ge、Si单元素半导体，GeSi、SiC、GaP、GaAs、GaSb、InP、InAs、InSb、AlAs、AlP、AlSb、ZnO、ZnSe、ZnS、ZnTe、CdSe、CdTe等二元化合物半导体，以及III-V族和II-VI族多元（三元、四元、五元）化合物半导体。

本实施例中进行基于纳米图形衬底的InP/GaAs异变外延生长。利用低压MOCVD技术在GaAs衬底51上单层涂敷的SiO₂小球52间隙中生长一薄层低温InP成核层53。选用TMIn和PH₃作为生长源，生长温度控制在400-500°C，生长厚度5-50nm，V/III比控制在200-400。

在PH3保护下将生长温度升高至600-750°C，继续生长InP外延层54。InP外延层54的生长速率控制在0.1-1nm/s，V/III比控制在100-200。

InP外延层54厚度超过500nm后，开始横向生长并合并，最终完全覆盖住SiO₂小球。生长过程如附图5所示。其中图5c中小球未被外延层完全覆盖，图5d中小球被外延层完全覆盖。

如图6所示，衬底61上的低温成核层63与外延层64中的斜线代表穿透位错，大部分穿透位错65被小球62侧壁阻挡，只有极少量的穿透位错66从小球62空隙穿透到外延层64表面。

实施例二

本发明实施例二中还提供了一种基于纳米图形衬底的异变外延生长方法，与实施例一的不同之处在于实施例二中进行GaAs/Si异变外延生长，包括：

1、首先，利用传统两步法并辅助热循环退火（TCA）、插入应变层超晶格（SLS）等技术生长出GaAs/Si虚拟衬底81。GaAs/Si虚拟衬底由(100)晶向的Si衬底811和异变GaAs外延层812组成。

2、在虚拟衬底81表面形成SiO₂小球的单层有序薄膜，SiO₂小球直径为500nm。

3、利用反应离子刻蚀（RIE）对SiO₂小球进行扩隙处理，将SiO₂小球间隙增大至100nm左右。扩隙过程如附图7所示，小球72经扩隙处理后形状发生改变，多变为椭球形小球73，扩隙前如图7a所示，扩隙后如图7b所示。

4、接着，在AsH3保护下升温至600-750°C，利用LP-MOCVD在SiO₂小球间隙中生长GaAs外延层84。选用TMGa和AsH₃作为生长源，GaAs外延层的生长速率控制在0.1-1nm/s，V/III比控制在15-100。

5、当GaAs外延层84厚度高出SiO₂小球后，GaAs开始横向生长并合并，最终完全覆盖住SiO₂小球，生长过程如图8所示。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims

1.一种基于纳米图形衬底的异变外延生长方法，其特征在于，所述异变外延生长方法具体包括：

S1：在衬底上，或在已沉积特定异变外延层的虚拟衬底上形成纳米小球的单层排布，并控制纳米小球间隙的大小；

S2：将所述纳米小球间隙连在一起，形成纳米尺度图形；

步骤S3具体包括：

S34：降低所述外延层材料的表面粗糙度；

若所述步骤S1中纳米小球间隙小，所述步骤S2中进行扩大纳米小球间隙处理。

2.如权利要求1所述的异变外延生长方法，其特征在于，衬底材料和所述外延层材料之间晶格失配度超过0.1％。

3.如权利要求1所述的异变外延生长方法，其特征在于，虚拟衬底材料和所述外延层材料之间晶格匹配。

4.如权利要求1所述的异变外延生长方法，其特征在于，所述步骤S1使用尺寸均匀的单分散纳米小球，所述单分散纳米小球的直径在1微米以下。

5.如权利要求1所述的异变外延生长方法，其特征在于，所述S1步骤中的纳米小球间隙是从所述衬底或所述虚拟衬底表面一直贯穿至所述纳米小球顶部，宽度为纳米尺度，深宽比保持在1-10之间。