KR20080049724A - 반도체 발광 장치 및 이의 제조 방법 - Google Patents
반도체 발광 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20080049724A KR20080049724A KR1020087005001A KR20087005001A KR20080049724A KR 20080049724 A KR20080049724 A KR 20080049724A KR 1020087005001 A KR1020087005001 A KR 1020087005001A KR 20087005001 A KR20087005001 A KR 20087005001A KR 20080049724 A KR20080049724 A KR 20080049724A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ohmic contact
- contact layer
- region
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 42
- 238000005253 cladding Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000853 adhesive Substances 0.000 claims description 25
- 230000001070 adhesive effect Effects 0.000 claims description 25
- 230000000295 complement effect Effects 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 230000006798 recombination Effects 0.000 claims description 8
- 238000005215 recombination Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 276
- 230000008569 process Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 실시예는 반도체 발광 장치를 제공한다. 이 장치는 상부 클래딩 레이어와; 하부 클래딩 레이어와; 상기 상부 및 하부 클래딩 레이어 사이의 활성 레이어와; 상기 상부 클래딩 레이어로의 전도 경로를 형성하는 상부 옴-콘택트 레이어; 그리고 상기 하부 클래딩 레이어로의 전도 경로를 형성하는 하부 옴-콘택트 레이어를 포함한다. 상기 하부 옴-콘택트 레이어가 상기 상부 옴 콘택트 레이어의 모양과 다른 모양을 가지며, 이로써 상기 상부 및 하부 옴-콘택트 레이어에 전압이 인가될 때, 상기 상부 옴-콘택트 레이어 하부에 위치하는 상기 활성 레이어의 일부로부터 캐리어 흐름을 전환시킨다.
Description
본 발명은 반도체 발광 장치의 디자인에 관한 것이다. 더 구체적으로는 효율적인 광 발생에 유용한 새로운 장치 구조에 관한 것이다.
고체 조명(Solid-state lighting)이 미래의 조명 흐름이 될 것이라고 기대된다. 고휘도 다이오드(HB-LEDs:High-brightness light-emitting diodes)가, 특히 디스플레이 장치용 광원으로서, 그리고 일반적인 조명의 백열 전구 대체물로서, 점점 더 많은 수의 애플리케이션을 잠식하고 있다. 밝기 및 비용과 함께, 유효성이 중요한 장점이며, LED에 대한 경제적 이점(merit)이 된다.
일반적으로 LED는 양이온으로 도핑된 클래딩 레이어(p형 클래딩 레이어, p-type cladding layer)와 음이온으로 도핑된 클래딩 레이어(n형 클래딩 레이어, n-type cladding layer) 사이에 배치된 활성 영역으로부터 빛을 생성한다. LED가 순 방향 바이어스될 때, 캐리어(이는 p형 클래딩 레이어로부터의 홀과 n형 클래딩 레이어로부터의 전자를 포함한다)가 활성 영역에서 재결합한다. 직접 밴드갭(direct band-gap) 물질에 대해, 이러한 재결합 프로세스가 광자(photon)나 빛 형태의 에너지를 방출하며, 이의 파장은 활성 영역 내 물질의 에너지 밴드갭에 대응한다.
발광 효율을 개선하기 위해, 방출된 빛이 장치를 즉각적으로 벗어나며, 빛이 장치 내 비활성 물질에 의해 흡수되지 않는 것이 매우 중요하다. 방출된 빛이 잘 정해진 방향으로 도파 및 전파되는 레이저 장치와 달리, LED내에서 방출된 빛이 전 방향으로 전파된다. 따라서, 빛의 일부가 특정 내부 표면에서 반사, 흡수되거나 또는, 장치 내의 불투명 물질에 의해 차단된다.
광-차단 문제가, 특히 수직 전극 구조(즉, 상부 및 하부 전극 사이에 전체 장치가 배치됨)를 가지는 LED에서 발생한다. 전극은 일반적으로 가시광에 불투명한 금속으로 만들어진다. 상부 및 하부 전극 사이가 심각하게 중첩되는(overlap) 경우에, 전극이 수직으로 방출된 상당한 양의 빛을 차단할 수 있다. 또한, 오버랩 영역과 부합하는 활성 영역에서 더 많은 캐리어가 재결합한다. 왜냐하면, 이러한 영역이 전극 사이의 저저항 경로의 일부이기 때문이다. 이러한 바람직하지 않은 위치에 있는 캐리어의 농도가 수직 광 차단 문제를 악화시킨다.
이에 따라, 수직 광 차단 문제를 완화하는 LED 구조 및 이러한 구조물의 제조 방법이 요구된다.
본 발명의 일 실시예는 반도체 발광 장치를 제공한다. 이 장치는 상부 클래딩 레이어와; 하부 클래딩 레이어와; 상기 상부 및 하부 클래딩 레이어 사이의 활성 레이어와; 상기 상부 클래딩 레이어로의 전도 경로를 형성하는 상부 옴-콘택트 레이어; 그리고 상기 하부 클래딩 레이어로의 전도 경로를 형성하는 하부 옴-콘택트 레이어를 포함한다. 상기 하부 옴-콘택트 레이어가 상기 상부 옴 콘택트 레이어의 모양과 다른 모양을 가지며, 이로써 상기 상부 및 하부 옴-콘택트 레이어에 전압이 인가될 때, 상기 상부 옴-콘택트 레이어 하부에 위치하는 상기 활성 레이어의 일부로부터 캐리어 흐름을 전환시킨다.
이 실시예의 변형 예에서, 상기 하부 옴-콘택트 레이어의 모양이 상기 상부 옴-콘택트 레이어의 모양에 상보적이며, 이로써 상기 옴-콘택트 레이어에 의해 상부방향으로 방출된 빛이 차단되지 않는, 활성 레이어의 일부에 상기 캐리어 흐름을 집중시킨다.
추가 실시예에서, 상기 하부 옴-콘택트 레이어의 일부가 상기 상부 옴-콘택트 레이어 하부의 영역에 존재하지 않는다. 상기 하부 옴-콘택트 레이어가 존재하지 않는 영역은, 고저항 물질 또는, 상기 하부 클래딩 레이어와 쇼트키 콘택트 또는 고저항 콘택트를 형성하는 물질을 포함한다.
추가 변형 예에서, 상기 하부 옴-콘택트 레이어가 존재하지 않는 영역에 포함된 물질이, SiO2, Au, Al 및 Ag 중 어느 하나를 포함한다.
상기 하부 옴-콘택트 레이어가 존재하지 않는 영역에 포함된 물질이, 상기 활성 레이어에 의해 방출된 빛의 파장을 반사한다.
이러한 실시예의 변형 예에서, 장치가 상기 하부 클래딩 레이어와 상기 하부 옴-콘택트 레이어 사이에 배치된 고저항 물질로 이루어진 레이어를 더 포함한다. 상기 고저항 물질이 상기 상부 옴-콘택트 레이어 하부의 영역에 제한됨으로써, 상부 방향으로 방출된 빛을 차단하는 상기 상부 옴-콘택트 레이어 하부에서 캐리어 재결합을 감소시킨다.
이러한 실시예의 변형 예에서, 장치가 상기 하부 옴-콘택트 레이어 하부의 접착 물질 레이어와 상기 접착 물질 레이어 하부의 저저항 기판을 더 포함하되, 상기 저저항 기판이 Si를 포함하고, 상기 상부 및 하부 클래딩 레이어가 n형 GaN 및 p형 GaN을 각각 포함한다. 추가로, 상기 활성 레이어가 InGaN/GaN 다중-양자-우물 구조물을 포함하고, 상기 접착 물질 레이어가 Au를 포함한다.
본 발명의 추가 실시예는 반도체 발광 장치를 제공한다. 이 장치는 상부 클래딩 레이어와, 하부 클래딩 레이어와, 상기 상부 및 하부 클래딩 레이어 사이의 활성 레이어와, 상기 상부 클래딩 레이어로의 전도 경로를 형성하는 상부 옴-콘택트 레이어; 그리고 상기 하부 클래딩 레이어로의 전도 경로를 형성하는 하부 옴-콘택트 레이어를 포함한다. 나아가, 상기 하부 클래딩 레이어의 일부 또는 상기 활성 레이어의 일부 또는 이들 모두가 상기 상부 옴-콘택트 레이어 하부의 영역에 존재하지 않으며, 이로써 상부 방향으로 방출된 빛이 상기 상부 옴-콘택트 레이어에 의해 차단되도록 하는 상부 옴-콘택 레이어 하부에서의 캐리어 재결합을 감소시킨다.
이 실시예의 변형 예에서, 상기 하부 클래딩 레이어의 일부 또는 상기 활성 레이어의 일부가 존재하지 않는 영역이 고저항 물질을 포함한다.
이 실시예의 변형 예에서, 상기 하부 클래딩 레이어 또는 상기 활성 레이어의 모양이 상기 상부 옴-콘택트 레이어의 모양에 상보적이다.
본 발명의 일 실시예에서, 반도체 발광 장치를 제조하는 방법을 제공한다. 상기 방법은, 성장 기판상에 반도체 레이어 구조물을 형성하는 단계를 포함하며, 상기 반도체 레이어 구조물은, n형 반도체 레이어와; 활성 레이어와; 그리고 p형 반도체 레이어를 포함한다. 상기 방법은 또한, 상기 레이어 구조물의 제 1 측면으로 전도 경로를 가지는 제 1 옴-콘택트를 형성하는 단계와; 상기 제 1 옴-콘택트 레이어의 일부를 제거하는 단계와; 상기 제 1 옴-콘택트 레이어 상부로 접착-물질을 형성하는 단계와; 상기 접착 물질 레이어 상에 저저항 기판을 부착하는 단계와; 상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고 상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함한다. 상기 제 2 옴 콘택트 레이어가, 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역에 대응하는 영역 내로 한정되고, 이로써 수직으로 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 영역 내에서 일부로부터 캐리어 흐름을 전환한다.
이 실시예의 변형 예에서, 상기 제 2 옴-콘택트 레이어의 모양이 상기 제 1 옴-콘택트 레이어의 모양에 상보적이다.
이 실시예의 변형 예에서, 상기 방법이 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는 단계를 더 포함하되, 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는데 사용되는 물질은, 고저항 물질 또는, 상기 레이어 구조물과 쇼트키 콘택트 또는 고저항 콘택트를 형성하는 물질을 포함한다.
추가 변형 예에서, 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는데 사용되는 물질은, SiO2, Au, Al 및 Ag 중 어느 하나이다.
이 실시예의 변형 예에서, 상기 제 1 옴-콘택트 레이어는 상기 활성 레이어에 의해 방출된 빛의 파장에 대해 반사 능력이 있는 물질을 포함한다.
본 발명의 일 실시예는 반도체 발광 장치 제조 방법을 제공한다. 이 방법은 성장 기판상에 반도체 레이어 구조물을 형성하는 단계를 포함하며, 상기 반도체 레이어 구조물은: n형 반도체 레이어와; 활성 레이어; 그리고 p형 반도체 레이어를 포함한다. 상기 방법은, 상기 레이어 구조물의 제 1 측면에 위치하는 영역에 한정되는 고저항 물질 영역을 형성하는 단계와; 상기 레이어 구조물의 제 1 측면으로의 전도 경로를 가지는 제 1 옴-콘택트 레이어를 형성하는 단계와; 상기 제 1 옴-콘택트 레이어 상부에 접착 물질 레이어를 형성하는 단계와; 상기 접착 물질 레이어 상에 저저항 기판을 부착하는 단계와; 상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고 상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함한다. 상기 제 2 옴-콘택트 레이어가 상기 고저항 물질 영역에 대응하는 영역 내에 한정되며, 이로써 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 레이어 내의 일부로부터 캐리어 흐름을 전환시킨다.
이 실시예의 변형 예에서, 상기 제 2 옴-콘택트 레이어의 모양이 상기 고저항 물질 영역의 모양과 동일하다.
본 발명의 일 실시예가 반도체 발광 장치를 제조하는 방법을 제공한다. 상기 방법은, 성장 기판 상부에 반도체 레이어 구조물을 형성하는 단계를 포함하되, 상기 반도체 레이어 구조물은: n형 반도체 레이어와; 활성 레이어; 그리고 p형 반도체 레이어를 포함한다. 상기 방법은 또한, 상기 p형 반도체 레이어의 일부를 제거하는 단계와; 상기 p형 반도체 레이어의 일부가 제거된 영역을 고저항 물질로 채우는 단계와; 상기 레이어 구조물의 제 1 측면으로의 전도 경로를 가지는 제 1 옴-콘택트 레이어를 형성하는 단계로서, 상기 제 1 옴-콘택트 레이어가 고저항 물질 영역을 덮고; 상기 제 1 옴-콘택트 레이어 상부에 접착 물질 레이어를 형성하는 단계와; 상기 접착 물질 레이어 상에 저저항 물질을 접착하는 단계와; 상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고 상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함한다. 상기 제 2 옴-콘택트 레이어가 상기 고저항 물질 영역에 대응하는 영역 내에 한정되고, 이로써 수직으로 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 레이어 내의 부분으로부터 캐리어 흐름을 전환한다.
이 실시예의 변형 예에서, 상기 제 2 옴 콘택트 레이어의 모양이 상기 고저항 물질 영역의 모양에 상보적이다.
이 실시예의 변형 예에서, 상기 고저항 물질 영역이 p형 레이어를 투과한다.
이 실시예의 변형 예에서, 상기 방법이, 상기 활성 레이어의 일부를 제거하고, 상기 활성 레이어가 제거된 영역을 고저항 물질로 채우는 단계를 더 포함한다.
본 발명이 온전히 이해되고 실질적인 효과를 내기 위해, 본 발명의 바람직한 실시예(이에 제한되는 것은 아님)를 첨부된 도면을 참조하여, 이하에서 설명한다.
도 1은 수직으로 방출된 광을 차단하는 수직 전극을 가지는 LED 구조를 나타 내는 도면이다.
도 2는 본 발명의 일 실시예에 따라 실질적으로 상보적인 수직 전극을 가지는 LED 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따라, 하부 클래딩 레이어와 하부 옴-콘택트 레이어 사이에 배치된 고저항 레이어를 가지는 LED 구조물을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따라, 하부 클래딩 레이어와 활성 레이어의 일부가 제거되고, 고저항 물질에 의해 대체된 LED 구조물을 나타내는 도면이다.
도 5-12는 본 발명의 실시예에 따라, 상보적인 상부 및 하부 전극을 나타내는 도면이다.
도 13은 본 발명의 일 실시예에 따라, 상보적인 전극을 가지는 LED을 제조하는 프로세스를 나타내는 도면이다.
도 14는 본 발명의 일 실시예에 따라, 전극 및 p형 클래딩 레이어 사이의 매몰된 고저항 레이어를 포함하는 LED를 제조하는 프로세스를 나타내는 도면이다.
도 15는 본 발명의 일 실시예에 따라, p형 클래딩 막과 활성 막을 투과하는 매몰된 고저항 영역을 포함하는 LED를 제조하는 프로세스를 나타내는 도면이다.
이하에서, 첨부된 도면 및 실시예와 함께 본 발명을 상세히 설명한다.
이하의 설명은 본 발명이 속하는 분야의 당업자가 본 발명을 제조 및 사용할 수 있도록 하기 위한 것이며, 특정한 애플리케이션 및 그 조건에 관해 제공된다. 게시된 실시예에 대한 다양한 변경이 가능함은 당업자에게 자명하며, 이 명세서에 정의된 일반적인 원리가, 본 발명의 범위를 벗어나지 않는 한, 다른 실시예와 애플리케이션에 적용될 수 있다. 따라서, 본 발명이 도시된 실시예에 제한되는 것이 아니며, 청구범위에 모순되지 않는 가장 넓은 범위로 이해되어야 한다.
수직으로 방출된 빛의 차단
일반적으로, LED의 두 개의 전극이 기판의 동일한 측면(측면 전극) 상이나 기판의 서로 다른 측면(수직 전극) 상에 배치될 수 있다. 수직 전극 구성(Vertical-electrode configuration)이, 패키징의 용이성 및 더 나은 신뢰성에 기인해 바람직한 디자인이다. 도 1은 수직 전극을 가지는 전형적인 LED 구조를 나타낸다.
활성 레이어(106)가 상부 레이어(104)와 하부 레이어(108) 사이에 "샌드위치" 된다. 상부 레이어(102)나 하부 레이어(108)가, n형 이나 p형의 클래딩 레이어, 기판 레이어, 또는 버퍼 레이어와 같은 추가 레이어를 포함할 수 있다. 나아가, "클래딩 레이어"가 일부 문서에서 사용되는 바와 같이, 활성 레이어에 바로 인접한 도핑된 레이어 만을 나타내나, 클래딩 레이어가 하나 이상의 물질막을 포함할 수 있다.
상부 레이어(104) 위로 상부 전극(102)이 존재하며, 이는 전도성 또는 저저항 물질로 이루어진 레이어이다. 하부 레이어(108)가 하부 전극(110)의 하부에 존재하며, 이는 전도성 또는 저저항 물질로 이루어진 막(또는 레이어)일 수 있다. 일 실시예에서, 상부 전극(102) 및 하부 전극(110)이 모두 옴-콘택트(ohmic-contact) 레이어이다. 옴-콘택트 레이어는 인접한 레이어와 옴 콘택트를 형성할 수 있으며, 일반적으로 저저항을 나타낸다. 옴-콘택트 레이어가 하나 이상의 금속, 합금 또는 화합물(가령, Pt, Ni, NiO 및 ITO(indium tin oxide))에 기반할 수 있다. 추가 실시예에서, 상부 레이어(104)가 음이온으로 도핑된 레이어(또는 n형 레이어)와 양이온으로 도핑된 레이어(또는 p형 레이어)를 포함한다.
도 1에 도시된 바와 같이, LED가 턴-온 문턱 값 이상으로 순방향 바이어스된 경우에, p형 레이어로부터의 홀(hole)이, 활성 레이어(106)에서 n형 레이어로부터의 전자와 결합하다. 결과적으로, 캐리어 흐름이 점선으로 표시된 바와 같이, 전극(102, 110) 사이에서 전류를 생성한다. 활성 레이어(106)를 가로지르는 이러한 전류의 분포(distribution)가 전극 사이의 저항 분포에 의존한다. 왜냐하면, 전류가 더 작은 저항을 가지는 위치에 집중되는 경향이 있기 때문이다. 전극 사이의 최저 저항 경로가 상부 전극(102)의 바로 아래이기 때문에, 상부 전극(102) 바로 아래의 활성 레이어(106)의 영역이 최고 전류 밀도를 가진다. 이에 따라, 대부분의 캐리어가 이 영역에서 재결합을 이룬다. 이러한 "전류 크라우딩(current crowding)" 현상은, LED의 레이어 구조가 상대적으로 얇은 경우에 더 잘 나타난다. 왜냐하면, 막구조 내의 가로 방향 저항이 수직 방향 저항보다 현저히 크기 때문이다. 이러한 "전류 크라우딩"의 결과로, 수직으로 발생된 빛의 많은 부분이 상부 전극(102)에 의해 차단된다.
하부 전극(110)은 또한 하부방향으로 전파하는 빛을 차단한다. 그러나, 하부 전극(110)에 반사 물질을 사용하여, 하부 전극(110)이 상당부분의 빛을 반사하게 하는 것이 가능하다.
저항 분포의 변경에 의한
캐리어
흐름의 조절
본 발명의 실시예는, 장치 내의 캐리어 흐름을 조절하여 수직 광 차단 문제를 완화함으로써, 수직으로 방출되는 빛이 상부 전극에 의해 차단되는 활성-레이어 영역 내에서 대부분의 캐리어 재결합이 이루어지도록 한다. 이러한 조절은 금속, 클래딩, 및/또는 활성 레이어에 걸친 저항 분포를 변경함으로써 수행할 수 있다.
본 발명의 일 실시예는, 특별한 모양을 가지는 전극을 사용하여 LED 레이어 구조에 걸친 유효 저항 분포를 변경한다. 예를 들어, 상부 및 하부 전극이 실질적으로 상보적인 모양을 가짐으로써, 수평 돌출 평면 상의 전극의 수직 돌출부들 사이의 중첩된 영역이 현격히 감소하도록 한다. 이러한 방식으로, 상부 전극에 의해 상부방향 전파 광이 차단되지 않는 활성 레이어 영역 내에서 대부분의 캐리어 재결합이 이루어질 수 있다.
도 2는 본 발명의 일 실시예에 따라 실질적으로 상보적인 수직 전극을 가지는 LED 구조를 나타낸다. 이 실시예에서, 상부 전극(202)은 링의 모양이며, 하부 전극(210)은 일부가 제거된 옴-콘택트 레이어이다. 여기서, 제거된 부분은 상부 전극(202)의 모양에 대응한다. 도 5는 이러한 전극의 상부를 나타낸다. 이 명세서에 사용된 바와 같이 "고저항 물질(high-resistance material)"은 절연 물질이나, 금속 또는 클래딩 레이어의 고유저항(resistivity)보다 실질적으로 큰 고유저항을 가지는 물질 또는 금속이나, 클래딩 레이어를 포함하는 고저항 콘택트를 형성하는 물 질을 포함한다. 일 실시예에서, 고저항 물질이, SiO2, SiN 또는 Al2O3와 같은 절연 물질일 수 있다. 추가 실시예에서, 고저항 물질은 전도성 물질(가령 Au 또는 Cr)일 수 있으며, 이는 클래딩 레이어와 쇼트키 콘택트(Schottky contant)를 형성할 수 있다.
LED가 순방향 바이어스 될 때, 캐리어 재결합이, 링 모양의 "내부" 및 "외부"에 대응하는 활성 레이어(206) 내의 영역에서 발생한다. 결과적으로, 상부 전극(202)에 의한 차단 없이 대부분의 상부 방향 광 전파가 레이어 구조의 상부 표면으로 자유로이 이루어진다.
광 차단 문제를 완화하기 위한 본 발명에서 엄격하게 상보적인 전극 모양은 선택적임을 주의한다. 일반적으로, 서로 다른 전극 모양이 유사한 결과를 성취하게 할 수 있다. 이 명세서에서 사용된 바와 같이, "실질적으로 상보적인 모양"을 가지는 것은, 수직 돌출부가 중첩되지 않는 실질적인 상부 및 하부 전극 영역을 가진다는 것을 의미한다. 일 실시예에서, 중첩된 영역이 상부 전극 영역의 100%(바람직하게는 50%)보다 작다. 추가로, 상부 및 하부 전극은, 전극이 와이어를 이용한 충분한 연결 유지하거나 LED 발광 효율을 떨어뜨리지 않는 한, 수직 돌출부가 전혀 중첩되지 않는 모양을 가질 수 있다. 일 실시예에서, 상부 및 하부 전극 사이에 중첩되지 않는 영역이 상부 전극의 영역의 5 배를 초과하지 않는다.
특정한 모양의 전극을 사용 것 이외에, LED 레이어 구조 내의 물질의 변경, 부가 또는 감소가 저항 분포를 변경시킬 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 고저항 물질(310)의 레이어가 하부 클래딩 레이어 및 하부 전극 사이에 먼저 배치된다. 그리고 나서, 고저항 레이어(310)의 일부가 제거되어, 그 모양이 상부 전극(302)의 모양에 상보적이 되도록 한다.
하부 전극(312)(일 실시예에서, 금속 레이어 임)이 증착되거나 에피텍시얼 성장을 한 후에, 이러한 옴-콘택트 레이어의 일부만이, 고저항 물질(310)에 기인하여, 하부 레이어(308)로 전도성 경로를 형성할 수 있다. 결과적으로, "쉐도우(shadow)"에 위치한 활성 레이어(306)의 영역을 통과하는 캐리어 흐름이나 상부 전극의 수직 돌출부가 감소되고, 활성 레이어(306)의 다를 연역을 통과하는 캐리어 흐름이 증가한다. 따라서, 상부 방향으로 방출된 상당한 양의 빛이, 상부 전극(302)에 의해 차단 없이, 장치의 상부 표면으로 전파되고 이를 벗어난다. 이러한 실시예에서, 상부 전극(302)이 원형 모양이며, 고저항 레이어(310)가 조금 더 큰 면적을 가지는 유사한 원형 모양을 가진다. 고저항 레이어(310)의 모양이 상부 전극(302)의 모양과 정확히 일치할 필요는 없다. 더 작거나 더 큰 고저항 레이어도 가능하다.
추가 실시예에서, 클래딩 및/또는 활성 레이어의 일부가 제거되고, 고저항 물질에 의해 대체되어 차단되지 않는 영역으로 캐리어 흐름을 전환한다. 도 4에 도시된 바와 같이, 하부 레이어(408)의 일부와 활성 레이어(406)가 제거되고, 고저항 물질(412)에 의해 대체된다. 고저항 물질(412)의 수직 돌출부가 하부 전극(402)의 수직 돌출부와 실질적으로 중첩된다. 일 실시예에서, 하부 레이어(408)의 일부만이 제거되고 고저항 물질로 대체된다. 이 경우에 활성 레이어(406)는 손상 없이 유지 된다. 추가 실시예에서, 고저항 물질(412)이 하부 레이어(408)와 활성 레이어(406) 모두를 투과할 수 있다. 또 다른 추가 실시예에서, 하부 레이어(408)가 아니라, 활성 레이어(406)의 일부만이 제거되고, 고저항 물질에 의해 대체된다. 고저항 물질(412)의 배치가 상부 전극(402) 하부의 캐리어 흐름을 줄일 수 있는 한, 다른 구성도 가능하다.
순방향 바이어스 전압이 상부 전극(402)과 하부 전극(410)을 가로질러 인가되는 경우에, 점선으로 표시된 바와 같이, 고저항 물질(412) 주변으로 캐리어가 흐른다. 결과적으로, 상부 전극(402)이 상부방향으로 전파되는 빛(즉, 상부방향 전파 광)을 차단할 수 없다.
도 5-12는 본 발명의 일 실시예에 따라 상보적인 상부 및 하부 전극의 예를 나타내는 도면이다. 이러한 모양은, 도 3 및 4에 도시된 것과 같이, 매몰된 고저항 레이를 가지는 장치 내 상부 및 하부 전극 상에 위치한 유효한 저저항 영겨의 모양을 반영할 수도 있다.
도 5는 링 모양을 가지는 상부 전극(502)과 일부가 제거된 하부 전극(504)을 도시한다. 하부 전극(504)의 제거된 부분은 실질적으로 상부 전극(502)에 대응하고, 고저항 물질로 대체된다. 점선에 의해 정의된 정역은 상부 전극 하부의 상부 레이어 또는 하부 전극 상부의 하부 레이어의 정면을 나타낸다.
도 6은 원형 모양의 상부 전극(602)과 일부가 제거된 하부 전극(604)을 나타낸다. 하부 전극(604)의 제거된 부분은 실질적으로 상부 전극(602)에 대응하고, 고저항 물질로 대체될 수 있다.
도 7은 별 모양의 상부 전극(702)과 일부가 제거된 하부 전극(704)을 나타낸다. 하부 전극(704)의 제거된 부분은 실질적으로 상부 전극(702)에 대응하고 고저항 물질로 대체된다.
도 8은 불규칙한 모양의 상부 전극(802)과 일부가 제거된 하부 전극(804)을 나타낸다. 하부 전극(804)의 제거된 부분은 실질적으로 상부 전극(802)에 대응하고 고저항 물질로 대체된다.
실질적으로 상보적인 전극이 정확히 일치하는 모양을 가져야할 필요는 없다. 도 9는 삼각형 모양의 상부 전극(902)과 다른 모양의 하부 전극(904)을 나타낸다. 하부전극(904) 주위의 영역이 고저항 물질로 채워진다.
도 10은 스트립(strip) 모양의 상부 전극(1002)과 정사각 모양의 하부 전극(1004)을 나타낸다. 상부 전극(1002)과 하부 전극(1004)의 수직 돌출부들이 전혀 중첩되지 않는 것에 주의한다. 하부 전극(1004) 주위의 영역이 고저항 물질로 채워진다.
도 11은 두 개의 스트립 모양의 금속 부분을 포함하는 상부 전극(1004)과 직사각 모양의 하부 전극(1104)을 포함한다. 하부 전극(1104)의 수직 돌출부가 상부 전극(1102)의 두 개의 스트립의 수직 돌출부 사이로 내려간다. 따라서, 상부 전극(1102)이 하부 전극(1104)과 중첩되지 않는다. 하부 전극(1104) 주위의 영역이 고저항 물질로 채워진다.
도 12는 타원형 모양의 상부 전극(1202)과 일부가 제거된 하부 전극(1204)을 나타낸다. 하부 전극(1204)의 제거된 부분이 상부 전극(1202)에 대응하고, 고저항 물질로 대체될 수 있다.
제조 공정
이하에 기술된 예시적인 제조 공정은 일 예로서 GaN 발광 장치를 사용한다. 그러나, 이 명세서에 기술된 일반적인 장치 구조는 넓은 범위의 반도체 발광 장치에 적용될 수 있다. 이하에 기술된 예에서, GaN-기반 레이어 구조가 Si 기판 상에 제조된다. 일반적으로, 버퍼 레이어가 GaN-기반 장치와 Si 기판 사이에 배치되어 래티스 및 열적 불일치(thermal mismatch)를 해결한다. 버퍼 레이어용으로 일반적으로 사용되는 화함물은 InxGayAl1 -x- yN(0≤x≤1; 0≤y≤1), InxGayAl1 -x- yP(0≤x≤1; 0≤y≤1), 그리고 InxGayAl1 -x- yAs(0≤x≤1; 0≤y≤1)를 포함한다. 나아가, 이 명세서에 기술된 장치 구조가 Si, GaAs, GaP, Cu 및 Cr과 같은, 넓은 범위의 반도체 또는 금속 기판 물질에 적용 가능하다.
도 13은 상보적인 전극을 포함하는 LED를 제조하는 공정을 나타낸다. 여기서, 상부 전극은 링 모양을 가진다. 일반적으로 알려진 InGaAlN-장치 제조 공정에 근거하여, 단계 A에서, GaN 발광 레이어 구조가 성장 Si 기판상에 먼저 제조된다. 일반적으로, 버퍼 레이어(1304)가 기판(1302) 상에서 성장된다. n형 GaN 레이어(1306)가 이후에, 버퍼 레이어(1304) 상에서 성장한다. 일 실시예에서, InGaN/GaN 다중-양자-우물 활성 막(1307) 및 p형 GaN 레이어(1308)가 n형 GaN 레이어(1306) 상에 형성된다. 화학적 기상 증착(CVD)가 이러함 레이어를 제조하는 사용 될 수 있다. 추가 실시예에서, 레이어 구조가 어닐링(annealing)을 위해 약 20분 동안 섭씨 760도의 N2 환경에 놓인다.
단계 B에서, 옴-콘택트 레이어(1310)가 p형 GaN 레이어 상에 형성된다. 일 실시예에서, 이러한 제조 단계가, 전자-빔 증착, 필라멘트 증착 또는 스퍼터 증착과 같은 물리적 기상 증착 방법을 사용한다. 옴-콘택트 레이어(1310)가 반사 물질일 수도 있다. 바람직하게는, 옴-콘택트 레이어(1310)가 30%보다 작은 반사율을 가진다. 일 실시예에서, 옴-콘택트 레이어(1310)가 Pt를 포함한다.
제조 공정의 단계 C에서, 패턴화된 옴-콘택트 레이어(1311)를 제조하도록, 포토 리소그래피를 사용하여, 옴-콘택트 레이어의 일부를 제거한다. 제거된 부분은 링의 모양에 대응한다. 구조가 후속 단계에서 뒤집힌 후에, 옴-콘택트 레이어(1311)가 하부 전극이 된다.
단계 D에서, 접착 금속 물질(1312)이 옴-콘택트 레이어(134) 상부에 적층된다. 접착 금속 물질(1323)은, 전도성 물질이기는 하지만, p형 레이어를 포함하는 고저항 콘택트를 형성한다. 일 실시예에서, 접착 금속 물질(1312)이 Au를 포함한다. 왜냐하면, Au는 p형 GaN과 함께 쇼트키 배리어(Schottky barrier)를 형성할 수 있기 때문이다.
단계 E에서, 단계 D에서 획득된 전체 레이어 구조(1314)가 뒤집히고, 저저항의 제 2 Si 기판(1318)에 부착된다. 또한, 기판(1318)의 접착면이 접착 물질(1312)와 동일한 접착 금속 물질(1316)로 코팅된다. 기판의 다른 측면 상에, 후속 에칭 단계로부터 기판(1318)을 보호하는 보호 물질(1320)로 이루어진 레이어가 배치된다. 일 실시예에서, 보호 레이어(1320)가 또한 Au를 포함할 수도 있다. 보호 레이어(1320)가 일반적으로 전도성 물질이며, 이에 따라 전도 경로가, p형 GaN 막으로부터 접착 레이어(1316), 기판(1318) 및 보호 레이어(1320)를 통과하여 형성된다.
접착 후에, 구 개의 기판을 포함하는 레이어 구조(1322)가 단계 F에서 형성된다. 단계 G에서, 성장 Si 기판(1302)이 예를 들면, KOH나 HNA에 기반한 습식 에칭 방법을 사용하여 제거된다. 부식액(etchant)에 의한 식각으로부터 기판(1318)을 보호하기 때문에, 결과적인 구조물(1324)이 기판(1318)을 포함한다.
단계 H에서, 다른 옴-콘택트(1326)가 구조물(1324)의 상부 표면에 적층된다. 옴-콘택트(1325)의 일부가 이후에, 포토 리소그래피를 사용하는 단계 I에서 제거되어, 모양을 갖춘 상부 옴-콘택트 레이어(1328)를 생성한다. 옴-콘택트 레이어(1328)는 링 모양을 가지며 하부 옴-콘택트 레이어(1311)의 제거된 부분에 대응한다. 일반적으로, 도 13에 도시된 제조 공정이 도 5-12에 도시된 바와 같은 상보적인 전극 모양을 어느 것이나 생성할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 동일한 공정이 별-모양의 상부 전극과 대응하는 하부 전극을 생성하는 데 사용될 수 있다. 또한, 하부 전극의 제거된 부분에 해당하는 영역이 상부 전극의 영역보다 더 넓을 수 있다. 일 실시예에서, 하부 전극의 제거된 부분에 해당하는 영역이 상부 전극의 영역의 1.5 배이다.
추가 실시예에서, 고저항 물질이, 하부 옴-콘택트 막이 제거된 영역을 채울 수 있다. 예를 들어, 도 13을 참조하면, 옴-콘택트 레이어(1311)의 일부가 단계 C 에서 제거된 후에, SiO2로 이루어진 막이 옴-콘택트 레이어(1311)가 제거된 간극(void)을 채울 수 있다. SiO2 레이어가 이후에 패턴화되고, 제거되지 않은 옴-콘택트 레이어(1312)를 노출하도록 식각될 수 있다. 접착 옴-콘택트 레이어(1312)가 이후에, 단계 D에서, 옴-콘택트 레이어(1311)와 SiO2 레이어의 상부에 적층된다. ㅁ물질이 p형 GaN 레이어(1308)와 쇼트키 콘택트를 형성하는 한, O2 이외에 다른 전도성 물질(가령, Au, Al 및 Ag)이 간극을 채우는데 사용될 수 있다.
도 14는 본 발명의 일 실시예에 따라, 전극 및 p형 클래딩 레이어 사이의 매몰된 고저항 레이어를 사용하여 LED를 제조하는 공정을 나타낸다. 이 경우에, 상부 전극이 링 모양이다. 단계 A에서, GaN 장치가 성장 Si 기판(1402) 상에 제조된다. 일반적으로, InGaAlN 버퍼 레이어(1404)가 기판(1402) 상에서 성장된다. 이후에, n형 GaN 레이어(1406)(일 실시예에서, Si 도핑된 GaN 임)가 버퍼 레이어(1404) 상에서 성장된다. 이어서, InGaN/GaN 다중-양자-우물 활성 레이어(1407) 및 p형 GaN 레이어(1408)가 n형 GaN 레이어(1406) 상에서 성장한다.
단계 B에서, 고저항 물질(가령, SiO2)로 이루어진 막이 예를 들면, 플라즈마 강화 화학적 기상 증착(PECVD:Plasma Enhanced Chemical Vapor Deposition)을 사용하여 적층된다. 이어서 SiO2 레이어가 패턴화 및 식각되어 링 모양의 절연 렝어(1409)을 형성한다. 절연 레이어(1409)는 이후에, p-측 전극이 p형 GaN 레이어(1408)를 포함하는 소정 영역 내의 전도 경로 형성하는 것을 방지하는 데 사용된 다.
단계 C에서, 반사형 옴-콘택트 레이어(1411)이 절연 레이어(1409)와 p형 GaN 레이어(1408)의 상부에 적층된다. p형 GaN 레이어(1408)와 옴-접촉 상태에 있는 옴-콘택트 레이어(1411)의 영역이 절연 레이어(1409)의 모양에 상보적인 모양을 가진다.
단계 D에서, 접착-옴-콘택트 레이어(1412)가 옴-콘택트 레이어(1411)의 상부에 추가로 적층된다. 이후에, 결과적인 레이어 구조(1414)가 뒤집히고, 저저항 Si 웨이퍼(1418)와 접착된다. 단계 E에 도시된 바와 같이, Si 웨이퍼(1418)의 접착면이 접착-금속 레이어(1416)로 코팅된다. 웨이퍼(1418)의 타 측면이 보호 레이어(1420)로 코팅된다. 일 실시예에서, 접착 공정이 고온 및 고압 상태에서 이루어진다. 접착 후에, 단계 F에서, 두 개의 기판을 포함하는 레이어 구조(1422)가 형성된다.
단계 G에서, 성장 기판(1402)이 습식 식각 방법을 사용하여 제거되어 구조물(1424)을 생성한다. 저저항 Si 웨이퍼(1418)가 손상되지 않으며, 이는 보호 레이어(1420)가 웨이퍼(1418)를 부식액으로부터 보호하기 때문이다.
단계 H에서, InGaAlN 버퍼 레이어(1404)가 식각되어 n 형 GaN 레이어(1406)를 노출시킨다. 이어서, 옴-접촉 레이어(1426)가 n형 GaN 레이어(1406) 상부에 적층된다. 단계 I에서, 포토 리소그래피를 사용하여, 옴-콘택트 레이어(1426)가 식각함으로써, 링 모양의 상부 전극(1428)을 형성한다.
도 15는 본 발명의 일 실시예에 따라, p형 클래딩 레이어와 활성 레이어를 투과하는 매몰된 절연물을 포함하는 LED를 제조하는 공정을 나타낸다. 이 예에서, 상부 전극이 원형 모양이며, 매몰된 절연물의 모양이 상부 전극의 모양과 일치한다.
단계 A에서, GaN-기반 발광 장치(이는 버퍼 레이어(1504)와 n형 GaN 레이어(1506)과 다중-양자-우물 활성 레이어(1507) 그리고 p형 GaN 레이어(1508)를 포함함)가 성장 Si 기판(1502) 상에 성장된다. 이어서, p형 GaN 레이어(1508) 및 활성 레이어(1507)의 일부가 식각되어 단계 B에서 간극(1509, void)이 형성된다.
SiO2와 같은 절연 물질이, 이후에, 단계 C에서 간극(1509)을 채우도록 적층된다. 단계 D 내의 초과 절연 물질을 제거하도록, 추가적인 패턴화 및 식각 단계가 적용될 수 있다.
단계 E에서, 옴-콘택트 레이어가 p형 GaN 레이어(1508)와 절연물(1511) 상부에 적층된다. 다음으로, 접착 레이어(1513)가 옴-콘택트 레이어(1511) 상부에 적층된다. 이후에, 결과적인 레이어 구조물(1514)이 뒤집히고 저저항 기판(1518)과 접착된다. 저저항 기판(1518)의 접착면 상에, 접착 레이어(1516)(일 실시예에서, 접착 레이어(1513)와 동일한 금속을 포함함)가 존재한다. 저저항 기판의 타 측면상에, 전도성 보호 레이어(1520)가 존재한다.
성장 기판(1502)이 이후에, 단계 G에서 습식 식각에 의해 제거되어, 구조물(1524)을 형성한다. 버퍼 레이어(1504)가 단계 H에서 추가로 제거되어, n형 GaN 레이어(1506)를 노출한다. 이어서, 옴-콘택트 레이어(1526)가 적층되어 n형 GaN 레 이어(1506)와 옴 콘택트를 형성한다.
단계 I에서, 옴-콘택트 레이어(1526)가 패턴화 및 식각되어 원 모양의 상부 전극(1526)을 형성한다. 절연물(1511)의 모양이 상부 전극(1526)의 모양과 일치하는 것이 주의한다.
상술한 본 발명의 실시예들은 단지 예시와 설명을 위한 것일 뿐이며, 본 발명을 설명된 형태로 한정하려는 것이 아니다. 따라서, 다양한 변화 및 변경을 할 수 있음은 본 발명이 속하는 분야의 당업자에게 자명하다. 또한, 이 명세서의 상세한 설명이 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 범위는 첨부된 청구항에 의해서 정의된다.
Claims (21)
- 상부 클래딩 레이어와;하부 클래딩 레이어와;상기 상부 및 하부 클래딩 레이어 사이의 활성 레이어와;상기 상부 클래딩 레이어로의 전도 경로를 형성하는 상부 옴-콘택트 레이어; 그리고상기 하부 클래딩 레이어로의 전도 경로를 형성하는 하부 옴-콘택트 레이어를 포함하되,상기 하부 옴-콘택트 레이어가 상기 상부 옴 콘택트 레이어의 모양과 다른 모양을 가지며, 이로써 상기 상부 및 하부 옴-콘택트 레이어에 전압이 인가될 때 상기 상부 옴-콘택트 레이어 하부에 위치하는 상기 활성 레이어의 일부로부터 캐리어 흐름을 전환시키는 것을 특징으로 하는 반도체 발광 장치.
- 제 1 항에 있어서,상기 하부 옴-콘택트 레이어의 모양이 상기 상부 옴-콘택트 레이어의 모양에 상보적이며, 이로써 상기 옴-콘택트 레이어에 의해 상부방향으로 방출된 빛이 차단되지 않는, 활성 레이어의 일부에 상기 캐리어 흐름을 집중시키는 것을 특징으로 하는 반도체 발광 장치.
- 제 2 항에 있어서,상기 하부 옴-콘택트 레이어의 일부가 상기 상부 옴-콘택트 레이어 하부의 영역에 존재하지 않으며;상기 하부 옴-콘택트 레이어가 존재하지 않는 영역은:고저항 물질 또는,상기 하부 클래딩 레이어와 쇼트키 콘택트 또는 고저항 콘택트를 형성하는 물질을 포함하는 것을 특징으로 하는 반도체 발광 장치.
- 제 3 항에 있어서,상기 하부 옴-콘택트 레이어가 존재하지 않는 영역에 포함된 물질이, SiO2, Au, Al 및 Ag 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 발광 장치.
- 제 4 항에 있어서,상기 하부 옴-콘택트 레이어가 존재하지 않는 영역에 포함된 물질이, 상기 활성 레이어에 의해 방출된 빛의 파장을 반사하는 것을 특징으로 하는 반도체 발광 장치.
- 제 1 항에 있어서,상기 하부 클래딩 레이어와 상기 하부 옴-콘택트 레이어 사이에 배치된 고저 항 물질로 이루어진 레이어를 더 포함하며,상기 고저항 물질이 상기 상부 옴-콘택트 레이어 하부의 영역에 제한됨으로써, 상부 방향으로 방출된 빛을 차단하는 상기 상부 옴-콘택트 레이어 하부에서 캐리어 재결합을 감소시키는 것을 특징으로 하는 반도체 발광 장치.
- 제 1 항에 있어서,상기 하부 옴-콘택트 레이어 하부의 접착 물질 레이어와 상기 접착 물질 레이어 하부의 저저항 기판을 더 포함하되;상기 저저항 기판이 Si를 포함하고,상기 상부 및 하부 클래딩 레이어가 n형 GaN 및 p형 GaN을 각각 포함하며,상기 활성 레이어가 InGaN/GaN 다중-양자-우물 구조물을 포함하고,상기 접착 물질 레이어가 Au를 포함하는 것을 특징으로 하는 반도체 발광 장치.
- 상부 클래딩 레이어와;하부 클래딩 레이어와;상기 상부 및 하부 클래딩 레이어 사이의 활성 레이어와;상기 상부 클래딩 레이어로의 전도 경로를 형성하는 상부 옴-콘택트 레이어; 그리고상기 하부 클래딩 레이어로의 전도 경로를 형성하는 하부 옴-콘택트 레이어 를 포함하되,상기 하부 클래딩 레이어의 일부 또는 상기 활성 레이어의 일부 또는 이들 모두가 상기 상부 옴-콘택트 레이어 하부의 영역에 존재하지 않으며, 이로써 상부 방향으로 방출된 빛이 상기 상부 옴-콘택트 레이어에 의해 차단되도록 하는 상부 옴-콘택 레이어 하부에서의 캐리어 재결합을 감소시키는 것을 특징으로 하는 반도체 발광 장치.
- 제 8 항에 있어서,상기 하부 클래딩 레이어의 일부 또는 상기 활성 레이어의 일부가 존재하지 않는 영역이 고저항 물질을 포함하는 것을 특징으로 하는 반도체 발광 장치.
- 제 8 항에 있어서,상기 하부 클래딩 레이어 또는 상기 활성 레이어의 모양이 상기 상부 옴-콘택트 레이어의 모양에 상보적인 것을 특징으로 하는 반도체 발광 장치.
- 성장 기판상에 반도체 레이어 구조물을 형성하는 단계로서, 상기 반도체 레이어 구조물은:n형 반도체 레이어와;활성 레이어와; 그리고p형 반도체 레이어를 포함하고,상기 레이어 구조물의 제 1 측면으로 전도 경로를 가지는 제 1 옴-콘택트를 형성하는 단계와;상기 제 1 옴-콘택트 레이어의 일부를 제거하는 단계와;상기 제 1 옴-콘택트 레이어 상부로 접착-물질을 형성하는 단계와;상기 접착 물질 레이어 상에 저저항 기판을 부착하는 단계와;상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함하되,상기 제 2 옴 콘택트 레이어가, 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역에 대응하는 영역 내로 한정되고, 이로써 수직으로 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 영역 내의 일부로부터 캐리어 흐름을 전환하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 11 항에 있어서,상기 제 2 옴-콘택트 레이어의 모양이 상기 제 1 옴-콘택트 레이어의 모양에 상보적인 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 11 항에 있어서,상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는 단계를 더 포함 하되, 상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는데 사용되는 물질은:고저항 물질 또는상기 레이어 구조와 쇼트키 콘택트 또는 고저항 콘택트를 형성하는 물질을 포함하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 13 항에 있어서,상기 제 1 옴-콘택트 레이어의 일부가 제거된 영역을 채우는데 사용되는 물질은, SiO2, Au, Al 및 Ag 중 어느 하나인 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 11 항에 있어서,상기 제 1 옴-콘택트 레이어는 상기 활성 레이어에 의해 방출된 빛의 파장을 반사하는 물질을 포함하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 성장 기판상에 반도체 레이어 구조물을 형성하는 단계로서, 상기 반도체 레이어 구조물은:n형 반도체 레이어와;활성 레이어; 그리고p형 반도체 레이어를 포함하며,상기 레이어 구조물의 제 1 측면에 위치한 영역에 한정되는 고저항 물질 영역을 형성하는 단계와;상기 레이어 구조물의 제 1 측면으로의 전도 경로를 가지는 제 1 옴-콘택트 레이어를 형성하는 단계와;상기 제 1 옴-콘택트 레이어 상부에 접착 물질 레이어를 형성하는 단계와;상기 접착 물질 레이어 상에 저저항 기판을 부착하는 단계와;상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함하되,상기 제 2 옴-콘택트 레이어가 상기 고저항 물질 영역에 대응하는 영역 내에 한정되며, 이로써 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 레이어 내의 일부로부터 캐리어 흐름을 전환시키는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 16 항에 있어서,상기 제 2 옴-콘택트 레이어의 모양이 상기 고저항 물질 영역의 모양과 동일한 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 성장 기판 상부에 반도체 레이어 구조물을 형성하는 단계로서, 상기 반도체 레이어 구조물은:n형 반도체 레이어와;활성 레이어; 그리고p형 반도체 레이어를 포함하며,상기 p형 반도체 레이어의 일부를 제거하는 단계와;상기 p형 반도체 레이어의 일부가 제거된 영역을 고저항 물질로 채우는 단계와;상기 레이어 구조물의 제 1 측면으로의 전도 경로를 가지는 제 1 옴-콘택트 레이어를 형성하는 단계로서, 상기 제 1 옴-콘택트 레이어가 고저항 물질 영역을 덮고;상기 제 1 옴-콘택트 레이어 상부에 접착 물질 레이어를 형성하는 단계와;상기 접착 물질 레이어 상에 저저항 물질을 접착하는 단계와;상기 레이어 구조물의 제 2 측면을 노출하도록 상기 성장 기판을 제거하는 단계; 그리고상기 레이어 구조물의 제 2 측면으로의 전도 경로를 가지는 제 2 옴-콘택트 레이어를 형성하는 단계를 포함하되, 상기 제 2 옴-콘택트 레이어가 상기 고저항 물질 영역에 대응하는 영역 내에 한정되고, 이로써 수직으로 방출된 빛이 상기 제 2 옴-콘택트 레이어에 의해 차단되는 활성 레이어 내의 영역으로부터 캐리어 흐름을 전환하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 18 항에 있어서,상기 제 2 옴 콘택트 레이어의 모양이 상기 고저항 물질 영역의 모양에 상보적인 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 18 항에 있어서,상기 고저항 물질 영역이 p형 레이어를 투과하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
- 제 18 항에 있어서,상기 활성 레이어의 일부를 제거하고 상기 활성 레이어가 제거된 영역을 고저항 물질로 채우는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 장치 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100303217A CN100388515C (zh) | 2005-09-30 | 2005-09-30 | 半导体发光器件及其制造方法 |
| CN200510030321.7 | 2005-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080049724A true KR20080049724A (ko) | 2008-06-04 |
Family
ID=36751610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087005001A KR20080049724A (ko) | 2005-09-30 | 2006-09-29 | 반도체 발광 장치 및 이의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1929545A4 (ko) |
| JP (1) | JP2009510730A (ko) |
| KR (1) | KR20080049724A (ko) |
| CN (1) | CN100388515C (ko) |
| WO (1) | WO2007036164A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101220419B1 (ko) * | 2012-04-27 | 2013-01-21 | 한국광기술원 | 수직 구조 발광 다이오드 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207869A (ja) * | 2006-01-31 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子 |
| DE102007046519A1 (de) * | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung |
| CN102017193B (zh) * | 2008-03-25 | 2012-05-30 | 晶能光电（江西）有限公司 | 具有双面钝化的半导体发光器件 |
| WO2009120044A2 (ko) * | 2008-03-27 | 2009-10-01 | Song June O | 발광소자 및 그 제조방법 |
| EP2280426B1 (en) * | 2008-04-16 | 2017-07-05 | LG Innotek Co., Ltd. | Light-emitting device |
| JP4871967B2 (ja) | 2009-02-10 | 2012-02-08 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
| JP4583487B2 (ja) | 2009-02-10 | 2010-11-17 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
| KR100999726B1 (ko) * | 2009-05-04 | 2010-12-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101154750B1 (ko) * | 2009-09-10 | 2012-06-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR100986407B1 (ko) * | 2009-10-22 | 2010-10-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101007077B1 (ko) * | 2009-11-06 | 2011-01-10 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 그 제조방법 |
| JP5733594B2 (ja) * | 2010-02-18 | 2015-06-10 | スタンレー電気株式会社 | 半導体発光装置 |
| KR101014071B1 (ko) * | 2010-04-15 | 2011-02-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
| KR101039609B1 (ko) * | 2010-05-24 | 2011-06-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 |
| US8502244B2 (en) * | 2010-08-31 | 2013-08-06 | Micron Technology, Inc. | Solid state lighting devices with current routing and associated methods of manufacturing |
| CN101997070A (zh) * | 2010-09-10 | 2011-03-30 | 北京工业大学 | 一种高反射低电压的倒装发光二极管及其制备方法 |
| JP2012253304A (ja) * | 2011-06-07 | 2012-12-20 | Toshiba Corp | 窒化物半導体発光素子の製造方法 |
| JP2013026451A (ja) * | 2011-07-21 | 2013-02-04 | Stanley Electric Co Ltd | 半導体発光素子 |
| WO2013068878A1 (en) * | 2011-11-07 | 2013-05-16 | Koninklijke Philips Electronics N.V. | Improved p-contact with more uniform injection and lower optical loss |
| JP6185786B2 (ja) * | 2012-11-29 | 2017-08-23 | スタンレー電気株式会社 | 発光素子 |
| JP6190591B2 (ja) * | 2013-01-15 | 2017-08-30 | スタンレー電気株式会社 | 半導体発光素子 |
| CN103456864B (zh) * | 2013-08-29 | 2016-01-27 | 刘晶 | 一种发光二极管芯片的制作方法、芯片及发光二极管 |
| CN110993756B (zh) * | 2019-12-18 | 2022-12-06 | 东莞市中晶半导体科技有限公司 | Led芯片及其制作方法 |
| WO2024043316A1 (ja) * | 2022-08-25 | 2024-02-29 | 国立大学法人京都大学 | ２次元フォトニック結晶レーザ |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149781A (en) * | 1981-03-11 | 1982-09-16 | Fujitsu Ltd | Semiconductor luminous device |
| JPS58140171A (ja) * | 1982-02-15 | 1983-08-19 | Nec Corp | 発光ダイオ−ド |
| JP2792781B2 (ja) * | 1992-03-03 | 1998-09-03 | シャープ株式会社 | 発光ダイオード及びその製造方法 |
| JPH0697498A (ja) * | 1992-09-17 | 1994-04-08 | Toshiba Corp | 半導体発光素子 |
| JPH07254731A (ja) * | 1994-03-15 | 1995-10-03 | Hitachi Cable Ltd | 発光素子 |
| JPH07273368A (ja) * | 1994-03-29 | 1995-10-20 | Nec Kansai Ltd | 発光ダイオード |
| JP3511213B2 (ja) * | 1994-03-30 | 2004-03-29 | スタンレー電気株式会社 | 光半導体デバイス |
| JPH08335717A (ja) * | 1995-06-06 | 1996-12-17 | Rohm Co Ltd | 半導体発光素子 |
| JP3595097B2 (ja) * | 1996-02-26 | 2004-12-02 | 株式会社東芝 | 半導体装置 |
| JP3239061B2 (ja) * | 1996-02-29 | 2001-12-17 | シャープ株式会社 | 発光ダイオード及びその製造方法 |
| JP3156756B2 (ja) * | 1997-01-10 | 2001-04-16 | サンケン電気株式会社 | 半導体発光素子 |
| US6492661B1 (en) * | 1999-11-04 | 2002-12-10 | Fen-Ren Chien | Light emitting semiconductor device having reflection layer structure |
| CN100334745C (zh) * | 1999-11-05 | 2007-08-29 | 洲磊科技股份有限公司 | 发光半导体装置及其制作方法 |
| JP3893874B2 (ja) * | 1999-12-21 | 2007-03-14 | 日亜化学工業株式会社 | 窒化物半導体発光素子の製造方法 |
| JP4310998B2 (ja) * | 2002-11-18 | 2009-08-12 | パナソニック電工株式会社 | 半導体発光素子 |
| JP4159865B2 (ja) * | 2002-12-11 | 2008-10-01 | シャープ株式会社 | 窒化物系化合物半導体発光素子の製造方法 |
| KR100452751B1 (ko) * | 2003-06-03 | 2004-10-15 | 삼성전기주식회사 | 그물망 전극이 적용된 ⅲ-질화물 반도체 발광소자 |
| JP2005116794A (ja) * | 2003-10-08 | 2005-04-28 | Mitsubishi Cable Ind Ltd | 窒化物半導体発光素子 |
| JP2005123526A (ja) * | 2003-10-20 | 2005-05-12 | Oki Data Corp | 半導体装置、ｌｅｄヘッド、及び画像形成装置 |
| KR20050051920A (ko) * | 2003-11-28 | 2005-06-02 | 삼성전자주식회사 | 플립칩형 질화물계 발광소자 및 그 제조방법 |
| CN1641893A (zh) * | 2004-01-02 | 2005-07-20 | 炬鑫科技股份有限公司 | 一种氮化镓系发光二极管结构及其制造方法 |
| JP2005277372A (ja) * | 2004-02-25 | 2005-10-06 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
-
2005
- 2005-09-30 CN CNB2005100303217A patent/CN100388515C/zh active Active
-
2006
- 2006-09-29 JP JP2008532572A patent/JP2009510730A/ja active Pending
- 2006-09-29 EP EP06791170.1A patent/EP1929545A4/en not_active Withdrawn
- 2006-09-29 KR KR1020087005001A patent/KR20080049724A/ko not_active Application Discontinuation
- 2006-09-29 WO PCT/CN2006/002584 patent/WO2007036164A1/en active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101220419B1 (ko) * | 2012-04-27 | 2013-01-21 | 한국광기술원 | 수직 구조 발광 다이오드 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009510730A (ja) | 2009-03-12 |
| CN1770486A (zh) | 2006-05-10 |
| CN100388515C (zh) | 2008-05-14 |
| EP1929545A4 (en) | 2014-03-05 |
| EP1929545A1 (en) | 2008-06-11 |
| WO2007036164A8 (en) | 2007-07-19 |
| WO2007036164A1 (en) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080049724A (ko) | 반도체 발광 장치 및 이의 제조 방법 | |
| US7919784B2 (en) | Semiconductor light-emitting device and method for making same | |
| KR100631840B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
| JP4994758B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP4777293B2 (ja) | 窒化物系半導体発光ダイオード | |
| US9362456B2 (en) | Optoelectronic semiconductor device | |
| KR101667815B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| US8692280B2 (en) | Optoelectronic semiconductor device | |
| JP5377725B1 (ja) | 半導体発光素子 | |
| US20200020839A1 (en) | Light-emitting diode device | |
| US11296258B2 (en) | Light-emitting diode | |
| KR20110077707A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
| CN116053381A (zh) | 倒装发光二极管及其制备方法 | |
| KR100674875B1 (ko) | 플립칩형 발광 장치 | |
| KR100616591B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| JP2012080104A (ja) | 半導体発光素子及びその製造方法 | |
| KR101729268B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| KR20130044909A (ko) | 발광소자 및 그 제조방법 | |
| KR101221643B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| JP2005086137A (ja) | ＧａＮ系発光ダイオード | |
| JP5865870B2 (ja) | 半導体発光素子 | |
| KR20110109497A (ko) | 고효율 발광 다이오드 및 그 제조 방법 | |
| KR101745996B1 (ko) | 발광소자 | |
| KR101976446B1 (ko) | 발광 소자 및 발광 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |