KR101039609B1 - 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101039609B1
KR101039609B1 KR1020100047833A KR20100047833A KR101039609B1 KR 101039609 B1 KR101039609 B1 KR 101039609B1 KR 1020100047833 A KR1020100047833 A KR 1020100047833A KR 20100047833 A KR20100047833 A KR 20100047833A KR 101039609 B1 KR101039609 B1 KR 101039609B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
nitride semiconductor
light emitting
conductive semiconductor
Prior art date
Application number
KR1020100047833A
Other languages
English (en)
Inventor
김성균
범희영
추성호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100047833A priority Critical patent/KR101039609B1/ko
Priority to EP11167102.0A priority patent/EP2390916B1/en
Priority to CN2011101451777A priority patent/CN102263180A/zh
Priority to US13/114,246 priority patent/US8507944B2/en
Application granted granted Critical
Publication of KR101039609B1 publication Critical patent/KR101039609B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시예는 기판 상에 형성되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부가 노출된 제 2 질화물 반도체; 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층 상에 메탈을 사이에 두고 면접하고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부가 노출된 제 1 질화물 반도체; 및 상기 제 1 질화물 반도체 내의 제2 도전형 반도체층과, 상기 노출된 제 2 질화물 반도체 내의 제1 도전형 반도체층의 일부와 제 1 질화물 반도체 내의 제1 도전형 반도체층의 일부 상에 형성된 전극을 포함하는 발광 소자를 제공한다.

Description

발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시예는 교류 전원에서 구동과 발광이 가능한 발광 소자를 제공하고자 한다.
실시예는 제 1 기판 상에, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 제 1 질화물 반도체를 형성하는 단계; 제 2 기판 상에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 제 2 질화물 반도체를 형성하는 단계; 상기 제 1 질화물 반도체 내의 제1 도전형 반도체층과 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층이 메탈을 통하여 면접하도록 접합하는 단계; 상기 제 2 질화물 반도체 내의 제1 도전형 반도체층의 일부와 상기 제 1 질화물 반도체 내의 제1 도전형 반도체층의 일부가 노출되도록 메사 식각하는 단계; 및 상기 제 1 질화물 반도체 내의 제2 도전형 반도체층과, 상기 노출된 제 2 질화물 반도체 내의 제1 도전형 반도체층의 일부와 제 1 질화물 반도체 내의 제1 도전형 반도체층의 일부 상에 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 소자의 제조방법을 제공한다.
다른 실시예는 기판 상에 형성되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부가 노출된 제 2 질화물 반도체; 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층 상에 메탈을 사이에 두고 면접하고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부가 노출된 제 1 질화물 반도체; 및 상기 제 1 질화물 반도체 내의 제2 도전형 반도체층과, 상기 노출된 제 2 질화물 반도체 내의 제1 도전형 반도체층의 일부와 제 1 질화물 반도체 내의 제1 도전형 반도체층의 일부 상에 형성된 전극을 포함하여 이루어지는 것을 특징으로 하는 발광 소자를 제공한다.
여기서, 메사 식각하는 단계는 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층의 일부를 더 노출시키고, 노출된 제 2 질화물 반도체 내의 제2 도전형 반도체층의 일부 상에 전극을 형성한다.
그리고, 제 1 기판 상에 제 1 질화물 반도체를 형성하는 단계는, 기판 상에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 차례로 적층하고, 상기 제2 도전형 반도체층 상에 제 1 기판을 접합한 후, 상기 기판을 제거한다.
그리고, 제 1 기판을 제거할 수 있다.
그리고, 제 1 질화물 반도체 내의 제1 도전형 반도체층과 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층에 CBL을 형성할 수 있다.
그리고, 제 1 질화물 반도체 내의 제1 도전형 반도체층 상에 메탈을 형성할 수 있다.
그리고, 제 1 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극을 제 1 전극에 연결할 수 있다.
그리고, 제 1 질화물 반도체 내의 제2 도전형 반도체층의 상에 형성된 전극을 제 2 전극에 연결할 수 있다.
그리고, 제 1 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극을 제 1 전극에 연결할 수 있다.
또한, 제 1 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극을 제 2 전극에 연결할 수 있다.
실시예에 따른 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지는 교류 전원에서 전류가 흘러서 구동된다.
도 1a 내지 도 1h는 발광 소자의 제조방법의 일실시예를 나타낸 도면이고,
도 2a 및 2b는 발광 소자의 일실시예를 나타낸 도면들이고,
도 3a 및 3b는 발광 소자의 다른 실시예를 나타낸 도면이고,
도 4는 발광 소자의 또 다른 실시예를 나타낸 도면이고,
도 5는 발광 소자 패키지의 일실시예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1a 내지 도 1h는 발광 소자의 제조방법의 일실시예를 나타낸 도면이다. 이하에서, 도 1a 내지 도 1h를 참조하여 발광 소자의 제조방법의 일실시예를 설명한다.
먼저 도 1a에 도시된 바와 같이, 기판(100) 상에 제 1 질화물 반도체를 적층한다. 여기서, 상기 제 1 질화물 반도체는 제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 포함하여 이루어진다.
여기서, 기판(100)은 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 갈륨 아세나이드(GaAs) 기판 등이 사용되며, 특히 사파이어 기판이 대표적으로 사용된다.
그리고, 버퍼층(110)은 기판(100)과 질화물 반도체 물질의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것으로, GaN층 또는 AlN층 등이 사용될 수 있다.
이때, 버퍼층(110)과 제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장시킬 수 있다.
그리고, 상기 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)은 700 ~ 1100 도의 온도에서 성장할 수 있다.
그리고, 제1 도전형 반도체층(120)은 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1 임)을 갖는 n-도핑된 반도체 물질로 이루어지며, 특히 n-GaN이 널리 사용된다.
그리고, 활성층(130)은 다중 양자 우물(Multi-Quantum Well : MQW) 구조를 가지며, GaN 또는 InGaN으로 이루어질 수 있다.
또한, 제2 도전형 반도체층(140)은 상기 n형 질화물 반도체층(120)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1 임)을 갖는 질화물 반도체 물질로 이루어지며, p-도핑된다.
이어서, 도 1b에 도시된 바와 같이 제2 도전형 반도체층(140) 층 상에 제 1 기판(150)을 형성한다. 여기서, 제 1 기판은 후술하는 바와 같이 기판(100)을 제거한 후에 제 1 질화물 반도체를 지지하는 역할을 하며, 도전성 물질로 형성할 경우, 실리콘(Si), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 구리(Cu) 및 텅스텐(W) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 형성할 수 있다.
그리고, 상기 제 1 기판(150)은 30~500 마이크로 미터의 두께로 형성될 수 있다.
이어서, 도 1c에 도시된 바와 같이 상기 기판(100)과 버퍼층(110)을 제거한다. 여기서, 상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
여기서, 상기 기판(100)의 제거를 레이저 리프트 오프법으로 수행할 때, 상기 사파이어 기판(100)의 에너지 밴드 갭보다는 작고, 제1 도전형 반도체층(110)의 에너지 밴드 갭보다는 큰 에너지를 갖는 레이저를 조사하면, 버퍼층(110)에서 상기 레이저광을 흡수하여 사파이어 기판(100)의 분리가 일어난다.
도 1d에, 기판(100)과 버퍼층(110)이 제거되어 제 1 기판(150) 상에 제2 도전형 반도체층(140)과 활성층(130) 및 제1 도전형 반도체층(120)이 적층된 것이 개시되어 있다.
이어서, 도 1e에 도시된 바와 같이 또 하나의 질화물 반도체 구조를 형성한다. 즉, 제 2 기판(200) 상에 제 2 질화물 반도체를 적층한다. 여기서, 상기 제 2 질화물 반도체는 제1 도전형 반도체층(220)과 활성층(230) 및 제2 도전형 반도체층(240)을 포함하여 이루어진다.
그리고, 상기 제 2 질화물 반도체 내의 각 레이어(layer)의 조성 및 적층방법은 상술한 제 1 질화물 반도체의 경우와 동일하다.
여기서, 제 2 질화물 반도체 내의 제2 도전형 반도체층(240) 상에 메탈 연결층(250)이 형성되고, 상기 메탈 연결층(250)은 후에 제 1 질화물 반도체와의 컨택 역할을 하게 된다.
그리고, 상기 메탈 연결층(250) 내에는 CBL(260, current blocking layer)이 패터닝되어 형성될 수 있다. 즉, 완성될 발광 소자에서 전류가 집중될 수 있으므로, 전류의 집중을 완화하기 위하여 금속 또는 절연성 물질로 CBL(260)을 형성할 수 있다. CBL(260)이 금속으로 형성되는 경우, 제1 질화물 반도체 또는 제2 질화물 반도체 중 전류가 공급되는 층을 형성하는 물질과 쇼트키 특성을 이루는 물질을 사용하여 형성할 수 있다.
이어서, 도 1f에 도시된 바와 같이 도 1d에 도시된 제 1 질화물 반도체와 도 1e에 도시된 제 2 질화물 반도체를 접합한다. 이때, 제 2 질화물 반도체 상에 형성된 메탈 연결층(250)을 통하여, 상기 제 1 질화물 반도체가 면접하도록 접합된다.
이어서, 도 1g에 도시된 바와 같이, 상기 제 1 질화물 반도체가 고정된 제 1 기판(150)을 제거한다. 그리고, 상기 제 1 기판(150)의 제거 방법은 상술한 기판(100)과 동일한 방법으로 수행할 수 있다.
상술한 방법으로 2개의 질화물 반도체가 메탈 연결층(250)을 사이에 두고 면접한 구조를 형성할 수 있으며, 도 1h에 도시된 바와 같이 전극을 형성한다. 여기서, 전극의 형성은 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각하여 형성할 수 있다.
즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(140, 240)과, 상기 제1 도전형 반도체층(120, 140)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보하는 것이다.
메사 식각 공정이 종료된 후, 도 1h에 도시된 바와 같이 제 2 질화물 반도체 내의 제1 도전형 반도체층(220)과 제2 도전형 반도체층(240) 및 제 1 질화물 반도체 내의 제1 도전형 반도체층(120)이 노출된다.
이때, 상기 3개의 레이어를 노출시키기 위하여 총 3회의 메사 식각 공정이 필요하다. 그리고, 제 1 질화물 반도체 내의 제2 도전형 반도체층(140)은 가장 위에 적층되어 있으므로 노출되어 있음은 당연하다.
그리고, 메사 식각 공정의 종료 후에 전극을 형성하면 도 2a 및 2b에 도시된 수평 구조의 발광 소자가 완성된다.
도 2a에 도시된 바와 같이, 제 2 질화물 반도체 내의 제1 도전형 반도체층(220) 상에는 n형 전극(270D)가 형성되고, 제2 도전형 반도체층(240) 상에는 p형 전극(270C)이 형성된다. 그리고, 제 1 질화물 반도체 내의 제1 도전형 반도체층(120) 상에는 n형 전극(270B)이 형성되며, 제2 도전형 반도체층(140) 상에는 p형 전극(270A)이 형성된다. 이때, 상기 제2 도전형 반도체층(140) 상에는 투명 전극층(280)이 형성될 수 있다.
그리고, 상기 전극들은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.
그리고, 상기 투명 전극층(280)은, 제2 도전형 반도체층(140)의 오믹 특성을 개선하기 위하여, 투명 전극 등으로 형성될 수 있다. 이때, 투명 전극층(280)에 니켈(Ni)/금(Au)의 금속 박막을 사용하는 경우, 반사율이 높아 활성층(130)으로부터 방출되는 빛을 효과적으로 반사시킬 수 있다.
도 2b에서는 도 2a의 발광 소자발광 소자를 위에서 본 상태를 도시하고 있다. 도시된 바와 같이 4개의 전극(270A, 270B, 270C, 270D)이 각각의 반도체층 상에 형성되어 있다.
그리고, 상술한 발광 소자는 교류 전원으로 구동될 수 있으며, 이때 270A 전극과 270D 전극이 공통 전극 내지 단자에 연결되어야 하며, 270C 전극과 270B 전극이 또 다른 공통 전극 내지 단자에 연결되어야 하다.
도 3a 및 3b는 발광 소자의 다른 실시예를 나타낸 도면이다. 이하에서, 도 3a 및 3b는 발광 소자의 다른 실시예를 설명한다.
본 실시예는 2개의 질화물 반도체로 이루어진 발광 소자 상에 총 3개의 전극이 형성되었다. 즉, 도 1g에 도시된 공정 후에, 도 1h와 같이 3회의 메사 식각을 하지 않고, 2개의 레이어만을 노출시키기 위하여 2회의 메사 식각 공정만을 수행한다.
도 3a에 도시된 바와 같이, 제 2 질화물 반도체 내의 제1 도전형 반도체층(220) 상에는 n형 전극(270C)가 형성된다. 그리고, 제 2 질화물 반도체 내의 제2 도전형 반도체층(240) 상에는 n형 전극(270B)이 형성되며, 제1 질화물 반도체의 제2 도전형 반도체층(140) 상에는 p형 전극(270A)이 형성된다.
이때, 상기 제2 도전형 반도체층(140) 상에는 투명 전극층(280)이 형성될 수 있음은 상술한 실시예와 동일하다. 그리고, 상기 전극들의 조성도 역시 상술한 실시예와 동일하다.
도 3b에서는 도 3a의 발광 소자발광 소자를 위에서 본 상태를 도시하고 있다. 도시된 바와 같이 3개의 전극(270A, 270B, 270C)이 각각의 반도체층 상에 형성되어 있다.
그리고, 상술한 발광 소자는 교류 전원으로 구동될 수 있으며, 이때 270A 전극과 270C 전극이 공통 전극 내지 단자에 연결되어야 하며, 270B 전극은 다른 전극 내지 단자에 연결되어야 하다.
상술한 발광 소자의 일실시예들은 2개의 전극 단자에 연결되어 교류 구동이 가능하다. 즉, 2개의 다중 양자 우물(Multi-Quantum Well: MQW) 구조의 활성층에 각각 다른 방향의 전류, 즉 교류 전류가 인가되어 구동될 수 있다. 또한, 2개의 다중 양자 우물 구조의 활성층이 구비되어 하나의 발광 소자발광 소자에서 방출되는 빛/에너지의 크기도 증가할 수 있다.
도 4는 발광 소자의 또 다른 실시예를 나타낸 도면이다.
도 4는 교류 구동이 가능한 수직형 발광 소자를 나타내고 있다. 즉, 전도성 기판(400) 상에, 제1 도전형 반도체층(410)과 활성층(420) 및 제2 도전형 반도체층(430)의 제 1 질화물 반도체가 형성되며, 상기 제2 도전형 반도체층(430) 상에 CBL(450)과 메탈 연결층(440)이 형성되어 있다.
또한, 상기 제 1 질화물 반도체 상에 상기 메탈 연결층(440)을 통하여, 제1 도전형 반도체층(510)과 활성층(520) 및 제2 도전형 반도체층(530)의 제 2 질화물 반도체가 연결되어 있다.
또한, 상기 제2 도전형 반도체층(530) 상에는 투명 전극층(460)이 형성되어 있다. 각각의 레이어(layer)의 조성은 상술한 실시예와 동일하다. 그리고, 제 2 질화물 반도체가 본래 적층된 기판은 레이저 리프트 오프 등의 방법으로 제거된 것도 상술한 실시예들과 동일하다.
단, 본 실시예에서는 단 1회의 메사 식각 공정을 통하여, 제 1 질화물 반도체 상의 제2 도전형 반도체층(430) 만이 노출되어 있다.
그리고, 2개의 전극(470A, 470B) 및 도전성 기판(400)에 전원을 연결하는데, 470A와 도전성 기판(400)이 공통 전극 내지 단자에 연결되어야 하며, 470B 전극은 다른 전극 내지 단자에 연결되어야 하다.
따라서, 본 실시예에 따른 발광 소자도 2개의 전극 단자에 연결되어 교류 구동이 가능하고, 2개의 다중 양자 우물 구조의 활성층이 구비되어 방출되는 빛/에너지의 크기도 증가할 수 있다.
도 5는 발광 소자 패키지의 일실시예의 단면도이다. 이하에서, 도 5를 참조하여 발광 소자 패키지의 일실시예를 설명한다.
도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(620)와, 상기 패키지 몸체(620)에 설치된 제 1 전극층(631) 및 제 2 전극층(632)과, 상기 패키지 몸체(620)에 설치되어 상기 제 1 전극층(631) 및 제 2 전극층(632)과 전기적으로 연결되는 실시예에 따른 발광 소자(600)와, 상기 발광 소자(600)를 포위하는 충진재(640)를 포함한다.
상기 패키지 몸체(620)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(600)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제 1 전극층(631) 및 제 2 전극층(632)은 서로 전기적으로 분리되며, 상기 발광 소자(600)에 전원을 제공한다. 또한, 상기 제 1 전극층(631) 및 제 2 전극층(632)은 상기 발광 소자(600)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(600)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(600)는 상기 패키지 몸체(620) 상에 설치되거나 상기 제 1 전극층(631) 또는 제 2 전극층(632) 상에 설치될 수 있다.
상기 발광 소자(600)는 상기 제 1 전극층(631) 및 제 2 전극층(632)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 충진재(640)는 상기 발광 소자(600)를 포위하여 보호할 수 있다. 또한, 상기 충진재(640)에는 형광체가 포함되어 상기 발광 소자(600)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판 110, 210 : 버퍼층
120, 220, 410, 510 : 제1 도전형 반도체층
130, 230, 420, 520 : 활성층
140, 240, 430, 530 : 제2 도전형 반도체층
150 : 제 1 기판 200 : 제 2 기판
250, 280, 440, 460 : 메탈 260, 450 : CBL
270A, 270B, 270C, 270D : 전극 400 : 전도성 기판
470A, 470B : 전극

Claims (10)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 각각 포함하는 제1 질화물 반도체 및 제2 질화물 반도체;
    상기 제2 질화물 반도체의 제2 도전형 반도체층과 상기 제1 질화물 반도체의 제1 도전형 반도체층 사이에 형성되는 메탈 연결층;
    상기 제 2 질화물 반도체의 제2 도전형 반도체층과 상기 제 1 질화물 반도체 내의 제1 도전형 반도체층 사이에 형성된 CBL(Current Blocking Layer); 및
    상기 제 1 질화물 반도체 내의 제 2 도전형 반도체층 상에 형성된 투명 전극층을 포함하고,
    상기 제1 질화물 반도체 및 상기 제2 질화물 반도체는 상기 메탈 연결층을 통해 연결되고, 상기 제1 질화물 반도체의 제2 도전형 반도체층의 적어도 일부 상, 상기 제2 질화물 반도체의 제1 도전형 반도체층의 적어도 일부 상 및 상기 제2 질화물 반도체의 제2 도전형 반도체층의 적어도 일부 상에 형성되는 전극을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 1 질화물 반도체 내의 제1 도전형 반도체층의 일부가 노출되고, 상기 노출된 제 1 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극을 더 포함하는 발광 소자.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극은 제 1 전극에 연결된 발광 소자.
  6. 제 5 항에 있어서,
    상기 제 2 질화물 반도체 내의 제2 도전형 반도체층의 상에 형성된 전극은 제 2 전극에 연결된 발광 소자.
  7. 제 2 항에 있어서,
    상기 제 1 질화물 반도체 내의 제1 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극은 제 1 전극에 연결된 발광 소자.
  8. 제 2 항에 있어서,
    상기 제 1 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극과 상기 제 2 질화물 반도체 내의 제2 도전형 반도체층 상에 형성된 전극은 제 2 전극에 연결된 발광 소자.
  9. 제 1 기판 상에, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 제 1 질화물 반도체를 형성하는 단계;
    제 2 기판 상에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 제 2 질화물 반도체를 형성하는 단계;
    상기 제 2 질화물 반도체의 제2 도전형 반도체층과 상기 제 1 질화물 반도체 내의 제1 도전형 반도체층 사이에 CBL(Current Blocking Layer)을 형성하는 단계;
    상기 제 1 질화물 반도체의 제1 도전형 반도체층과 상기 제 2 질화물 반도체 의 제2 도전형 반도체층이 메탈 연결층을 통하여 면접하도록 접합하는 단계;
    상기 제 2 질화물 반도체 내의 제1 도전형 반도체층의 적어도 일부와 상기 제 1 질화물 반도체 내의 제1 도전형 반도체층의 적어도 일부가 노출되도록 메사 식각하는 단계; 및
    상기 제 1 질화물 반도체 내의 제2 도전형 반도체층의 적어도 일부, 상기 노출된 제 2 질화물 반도체 내의 제1 도전형 반도체층의 적어도 일부와 상기 제 2 질화물 반도체의 제2 도전형 반도체층의 적어도 일부 상에 전극을 형성하는 단계를 포함하는 발광 소자의 제조방법.
  10. 패키지 몸체;
    상기 패키지 몸체 상에 구비된 제 1 항, 제 2 항, 제 5 항 내지 제 8 항 중 어느 한 항의 발광 소자;
    상기 패키지 몸체 상에 구비되고, 상기 발광 소자와 각각 연결되는 제 1 전극층과 제 2 전극층; 및
    상기 발광 소자를 포위하는 충진재를 포함하는 발광 소자 패키지.
KR1020100047833A 2010-05-24 2010-05-24 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 KR101039609B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100047833A KR101039609B1 (ko) 2010-05-24 2010-05-24 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
EP11167102.0A EP2390916B1 (en) 2010-05-24 2011-05-23 Stacked light emitting devices
CN2011101451777A CN102263180A (zh) 2010-05-24 2011-05-24 发光器件、制造发光器件的方法以及发光器件封装
US13/114,246 US8507944B2 (en) 2010-05-24 2011-05-24 Light emitting device, method of fabricating the same and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047833A KR101039609B1 (ko) 2010-05-24 2010-05-24 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR101039609B1 true KR101039609B1 (ko) 2011-06-09

Family

ID=44405157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047833A KR101039609B1 (ko) 2010-05-24 2010-05-24 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Country Status (4)

Country Link
US (1) US8507944B2 (ko)
EP (1) EP2390916B1 (ko)
KR (1) KR101039609B1 (ko)
CN (1) CN102263180A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD668234S1 (en) * 2001-05-24 2012-10-02 Lextar Electornics Corp. LED chip
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
JP5440674B1 (ja) * 2012-09-18 2014-03-12 ウシオ電機株式会社 Led素子及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117210A (ko) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 교류 발광 소자
WO2009015386A1 (en) * 2007-07-26 2009-01-29 The Regents Of The University Of California Light emitting diodes with a p-type surface
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
KR100970611B1 (ko) 2003-12-17 2010-07-15 우리엘에스티 주식회사 다수 파장의 광들을 방출하는 발광 다이오드 및 그의제조방법
TWI229463B (en) 2004-02-02 2005-03-11 South Epitaxy Corp Light-emitting diode structure with electro-static discharge protection
US7119374B2 (en) * 2004-02-20 2006-10-10 Supernova Optoelectronics Corp. Gallium nitride based light emitting device and the fabricating method for the same
US20060002442A1 (en) * 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7474681B2 (en) * 2005-05-13 2009-01-06 Industrial Technology Research Institute Alternating current light-emitting device
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
CN100388515C (zh) * 2005-09-30 2008-05-14 晶能光电(江西)有限公司 半导体发光器件及其制造方法
KR100793333B1 (ko) 2006-04-21 2008-01-11 삼성전기주식회사 표면실장형 발광 다이오드 소자의 제조방법
KR20080092716A (ko) 2007-04-13 2008-10-16 삼성전자주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117210A (ko) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 교류 발광 소자
WO2009015386A1 (en) * 2007-07-26 2009-01-29 The Regents Of The University Of California Light emitting diodes with a p-type surface
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법

Also Published As

Publication number Publication date
EP2390916A3 (en) 2015-06-03
EP2390916B1 (en) 2019-04-10
US20110284901A1 (en) 2011-11-24
CN102263180A (zh) 2011-11-30
EP2390916A2 (en) 2011-11-30
US8507944B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
KR101125025B1 (ko) 발광소자 및 그 제조방법
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8183576B2 (en) Light-emitting diodes including perpendicular-extending nano-rods
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR100996446B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US20130015465A1 (en) Nitride semiconductor light-emitting device
US11094865B2 (en) Semiconductor device and semiconductor device package
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
KR20120013758A (ko) 발광소자 패키지 및 그 제조방법
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101039609B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101047655B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120019598A (ko) 발광 소자
KR101125026B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102474695B1 (ko) 발광소자
KR20120046374A (ko) 발광소자
KR101700792B1 (ko) 발광 소자
KR20140019521A (ko) 발광소자
KR101642368B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR101103675B1 (ko) 발광 소자, 그 제조방법 및 발광 소자 패키지
KR20120029232A (ko) 발광소자
KR102162438B1 (ko) 발광 소자
KR20110118335A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120015623A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 9