KR20080020705A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080020705A
KR20080020705A KR1020087003558A KR20087003558A KR20080020705A KR 20080020705 A KR20080020705 A KR 20080020705A KR 1020087003558 A KR1020087003558 A KR 1020087003558A KR 20087003558 A KR20087003558 A KR 20087003558A KR 20080020705 A KR20080020705 A KR 20080020705A
Authority
KR
South Korea
Prior art keywords
wiring
film
layer
reinforcing
reinforcing insulating
Prior art date
Application number
KR1020087003558A
Other languages
English (en)
Other versions
KR101015444B1 (ko
Inventor
다카시 스즈키
기요시 오자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080020705A publication Critical patent/KR20080020705A/ko
Application granted granted Critical
Publication of KR101015444B1 publication Critical patent/KR101015444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이며, 신뢰성이나 제조 수율이 높고, 설계적인 제약이 작은 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
기판(10) 위에 형성된 배선(20, 40, 60, 80)과, 배선(20, 40, 60, 80)의 주위에 형성된 저유전율막(12, 32, 52, 72, 92)과, 저유전율막(12, 32, 52, 72, 92)의 형성 재료보다 탄성 계수가 큰 유전체 재료로 형성되고, 기판면에 수직하게 보아 배선(20, 40, 60, 80)에 겹쳐 배치된 보강용 절연막(42a, 62a, 82a, 102a)과, 배선(20, 40, 60, 80)에 교차하여 배치된 보강용 절연막(22b, 42b, 62b, 82b, 102b)을 갖도록 구성한다.
다층 배선 구조 반도체 장치, 보강용 절연막

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
CMOS-LSI 디바이스의 고집적화나 트랜지스터 소자의 축소화는 국제 반도체 기술 로드맵(ITRS; International Technology Roadmap for Semiconductors)에 따라 세대마다 진행되고 있다. 그에 수반하여, 소자 내부의 배선 미세화 및 다층 배선화도 진행되고 있다. 현재 가장 고성능인 IC 칩의 내부에 포함되는 배선은 그 총연장이 수∼10km에도 미칠 정도로 장대해져 있다. 동시에, 배선 간격이 좁아져, 배선간 용량도 증대하고 있다. 이 때문에 특히 로직 디바이스에서는, 이들 배선에서 생기는 신호 지연(배선 지연)이 CMOS-LSI 디바이스의 처리 속도의 고속화를 방해하는 요인의 하나가 되고 있다.
배선 지연은 배선 저항과 배선간 용량의 곱에 의거하여 결정된다. 이 때문에, 배선 지연을 저감하기 위해서는, 배선 금속의 저(低)저항화와 배선간 용량의 저감이 중요하게 된다. 배선 금속의 저저항화에 대하여는, 종래 사용되던 알루미늄(Al) 대신에, 보다 비저항이 낮은 구리(Cu)를 배선 금속으로서 사용하는 기술이 확립되어 있다. 배선 금속으로 Cu를 사용한 반도체 장치는 이미 대량으로 생산되고 있다. 한편, 배선간 용량의 저감화에 대하여는, 종래 사용되던 실리콘 산화막(SiO2) 대신에, 보다 비유전율이 낮은 재료를 사용하여 형성되는 저유전율막(Low-k막)을 층간 절연막으로서 사용함이 검토되어, 이미 일부 실용화되고 있다. 저유전율막의 재료로는, 알릴에테르계 유기 재료나 플루오로카르복시계 등이 사용되고 있다. 이들 재료의 비유전율은 약 3 전후이며, SiO2(비유전율 4 정도)에 비해 상당히 낮다. 그러나, 차세대 이후에 더욱 필요로 하는 저유전율화를 층간 절연막의 재질의 개량만으로 실현하기는 어렵다. 더더욱 저유전율화를 실현하기 위해서, 이들 재료에 공공(空孔)을 도입하는 방법이 유력시되어, 대규모로 개발이 진행되고 있다. 공공을 도입한 저유전율막은 일반적으로 다공질(porous) Low-k막으로 불리고 있다.
특허 문헌 1 : 일본 특개2004-119969호 공보
특허 문헌 2 : 일본 특개2002-30249호 공보
특허 문헌 3 : 일본 특개2001-67963호 공보
[발명의 개시]
[발명이 해결하고자하는 과제]
다공질(porous) Low-k막을 포함하는 저유전율막은 일반적으로 비유전율이 낮을수록 기계적인 강도가 낮다는 성질을 갖음이 알려져 있다. 도 59는 저유전율막의 성막 방법으로서 대표적인 CVD(Chemical Vapor Deposition)법, 및 SOD(Spin On Deposition)법을 이용하여 성막된 각종 저유전율막 및 SiO2막의 비유전율과 탄성 계수(영률(Young's modulus))의 관계를 나타내는 그래프이다. 그래프의 횡축은 비유전율을 나타내고, 종축은 탄성 계수(GPa)를 대수로 나타내고 있다. 도 59에 나타내는 바와 같이, 저유전율막 및 SiO2막 등의 비유전율이나 탄성 계수의 값에는 다소 편차가 있지만, 비유전율과 탄성 계수의 대수는 대략 비례 관계에 있다. 즉, 비유전율이 낮은 절연막일수록 기계적 강도가 낮음을 알 수 있다.
LSI의 제조 공정에는, 본딩 공정과 같이 기판면에 수직한 방향의 응력이 생기는 공정이나, CMP(Chemical Mechanical Polishing)법을 이용한 연마 공정과 같이 기판면내 방향의 응력이 생기는 공정이 있다. 또한, IC 칩을 잘라 나누는 다이싱 공정이나 그 후의 팩키지 상태에서는, 전단 응력을 포함하는 복잡한 응력이 소자 내부에 생긴다. 배선간 용량을 저감하기 위해서 저유전율막을 사용한 반도체 장치에서는, 이들 응력에 대한 충분한 기계적 강도를 확보하기가 곤란하다. 따라서, 저유전율막을 사용한 반도체 장치에서는 변형이나 단선 등이 생기기 쉽기 때문에, 신뢰성 및 제조 수율이 저하해 버린다는 문제가 생긴다. 차세대 CMOS-LSI 디바이스를 실현하기 위해서는, 이 문제의 해결이 필요해진다.
또한, 다공질(porous) Low-k막은 일반적으로 밀도가 낮기 때문에, 기계적 강도가 낮을 뿐만 아니라 열전도율도 낮음이 알려져 있다. 배선의 주위에 배치되는 절연막의 열전도율이 낮으면, 배선으로부터의 열이 기판이나 칩 외(外)로 방출되기 어려워진다. 이 때문에, 특히 다공질(porous) Low-k막을 사용한 반도체 장치에서 는 칩 동작시의 온도가 상승해 버린다는 문제도 생긴다.
특허 문헌 1에는, 전기 회로적 기능을 갖지 않는 기계적 보강 플러그를 마련하는 기술이 개시되어 있다. 이에 부수하여, 보강 배선층(보강 도전층, 희생 배선)을 마련하는 기술도 개시되어 있다. 보강 플러그나 보강 배선층은 Cu 등을 사용하여 형성된다. 이에 의해, 칩 전체로서의 기계적 강도나 계면에서의 밀착 강도의 향상이 요망된다. 그런데 이 경우, 보강 플러그나 보강 배선층이 통상의 배선이나 비아(via)와는 별도로 마련되기 때문에, 배선-보강 플러그 사이나 배선-보강 배선층 사이에 새로운 기생 용량이 형성되어 버리게 된다. 즉 기계적 강도를 보강함으로써 반도체 장치의 성능이 저하해 버린다. 또한, 이들 보강부는 설계 단계에서 미리 배치할 필요가 있기 때문에, 설계적인 제약도 크다.
본 발명의 목적은 신뢰성이나 제조 수율이 높고, 설계적인 제약이 작은 반도체 장치 및 그 제조 방법을 제공하는 데 있다.
[과제를 해결하기 위한 수단]
상기 목적은 기판 위에 형성된 배선과, 상기 배선의 주위에 형성된 절연층과, 상기 절연층의 형성 재료보다 탄성 계수가 큰 유전체 재료로 적어도 일부가 형성된 보강부를 갖는 것을 특징으로 하는 반도체 장치에 의해 달성된다.
상기 본 발명의 반도체 장치에서, 상기 보강부는 기판면에 수직하게 보아 상기 배선에 겹쳐 배치된 제1 보강층을 포함하는 것을 특징으로 한다. 상기 본 발명의 반도체 장치에서, 상기 제1 보강층은 상기 배선과 거의 동일한 평면 형상을 갖는 것을 특징으로 한다. 상기 본 발명의 반도체 장치에서, 상기 보강부는 기판면 에 수직하게 보아 상기 배선에 겹치지 않도록 배치된 제2 보강층을 포함하는 것을 특징으로 한다.
또한 상기 목적은 소정의 평면 형상을 갖는 보강층을 기판 위에 형성하고, 상기 보강층 위를 포함하는 영역에 상기 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하고, 상기 보강층 위의 상기 절연층을 제거하여 배선 홈을 형성하고, 상기 배선 홈 내에 배선을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해 달성된다.
또한 상기 목적은 각각 소정의 평면 형상을 갖는 제1 및 제2 보강층을 기판 위에 형성하고, 상기 제1 및 제2 보강층의 형성 영역 이외의 영역에, 상기 제1 및 제2 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하고, 상기 제1 보강층의 상층부를 제거하여 배선 홈을 형성하고, 상기 배선 홈 내에 배선을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해 달성된다.
또한 상기 목적은 제1 및 제2 보강층이 되는 박막을 기판 위에 형성하고, 상기 제1 보강층의 형성 영역의 상기 박막 상층부를 제거하여 배선 홈을 형성하고, 상기 배선 홈 내에 배선을 형성하고, 상기 박막을 패터닝하여 상기 제1 및 제2 보강층을 형성하고, 상기 제1 및 제2 보강층의 형성 영역 이외의 영역에, 상기 제1 및 제2 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해 달성된다.
[발명의 효과]
본 발명에 의하면, 신뢰성이나 제조 수율이 높고, 설계적인 제약이 작은 반 도체 장치 및 그 제조 방법을 실현할 수 있다.
[발명을 실시하기 위한 최량의 형태]
본 발명의 한 실시 형태에 의한 반도체 장치 및 그 제조 방법에 대하여 도 1∼도 58을 이용하여 설명한다. 도 1은 본 실시 형태에 의한 반도체 장치의 제1 기본 구성을 나타내고 있다. 도 2(a)는 도 1의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 2(b)는 도 1의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 3(a)은 도 1의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 3(b)은 도 1의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 여기서, 도 1의 좌우 방향으로 X축을 잡고, 우 방향을 +X 방향으로 한다. 또한, 도 1의 상하 방향으로 Y축을 잡고, 상 방향을 +Y 방향으로 한다. A-A선 및 B-B선은 X축에 평행하며, C-C선 및 D-D선은 Y축에 평행하다. 즉 도 2(a), (b)에 나타내는 단면은 Y축에 수직이며, 도 3(a), (b)에 나타내는 단면은 X축에 수직이다. 본 예의 배선 구조는 동일 패턴의 배선이 4층에 걸쳐 겹쳐 배치된 가장 단순한 다층 배선 구조로 했다.
도 1∼도 3에 나타내는 바와 같이, 반도체 장치는 MOS 트랜지스터 등의 반도체 소자가 형성된 실리콘 기판(10)을 갖고 있다. 실리콘 기판(10) 위의 전면(全面)에는, 하지 절연막으로서 실리콘 산화막(SiO2막)(11)이 형성되어 있다. SiO2막(11) 위에는, 예를 들면 서로 병렬하여 X축에 거의 평행하게 뻗은 복수의 보강용 절연막(제2 보강층)(22b)이 형성되어 있다. 보강용 절연막(22b)의 형성 재료로서 는, 예를 들면 SiO2, SiOxCy, SiCx, SiNx, 또는 이들의 조합이 사용된다. 또한 SiO2막(11) 위로서 보강용 절연막(22b)의 형성 영역 이외의 영역에는, 보강용 절연막(22b)의 형성 재료보다 비유전율이 낮고, 탄성 계수(영률)가 작은 재료를 사용하여 저유전율막(12)이 형성되어 있다. 예를 들면 보강용 절연막(22b)의 형성 재료로서 SiO2를 사용할 경우에는, SiO2보다 비유전율이 낮고, 탄성 계수가 작은 SiOC 등이 저유전율막(12)의 형성 재료로서 사용된다. 보강용 절연막(22b) 및 저유전율막(12)은 서로 거의 동일한 막두께를 갖고 있다. 저유전율막(12) 위 및 보강용 절연막(22b) 위에는, 하드 마스크막(14)이 예를 들면 SiC를 사용하여 형성되어 있다. 하드 마스크막(14), 저유전율막(12) 및 보강용 절연막(22b)에는, 예를 들면 서로 병렬하여 Y축에 평행하게 뻗은 복수의 배선 홈(16)이 형성되어 있다. 복수의 배선 홈(16)의 내벽면에는, 예를 들면 탄탈(Ta)을 사용하여 배리어 메탈층(18)이 각각 형성되어 있다. 내벽면에 배리어 메탈층(18)이 형성된 배선 홈(16) 내에는, 1층째의 배선(20)이 되는, 예를 들면 Cu층이 매립되어 있다. 하드 마스크막(14) 위 및 배선(20) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 Cu의 확산 방지막(캡막)(24)이 형성되어 있다.
캡막(24) 위에는, 기판면에 수직하게 보아 복수의 배선(20)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(제1 보강층)(42a)과, 기판면에 수직하게 보아 복수의 보강용 절연막(22b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(제2 보강층)(42b)이 형성되어 있다. 보강용 절연막(42a, 42b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 보강용 절연막(42b)의 하층부는 보강용 절연막(42a)과 동일층으로 형성되어 있다. 캡막(24) 위로서 보강용 절연막(42a, 42b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(32)이 형성되어 있다. 보강용 절연막(42a, 42b)의 형성 재료는 저유전율막(32)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(32) 위 및 보강용 절연막(42b) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(34)이 형성되어 있다. 보강용 절연막(42a) 바로 위에는, 복수의 보강용 절연막(42a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 배선 홈(36)이 형성되어 있다. 복수의 배선 홈(36)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(38)이 각각 형성되어 있다. 배리어 메탈층(38)이 형성된 배선 홈(36) 내에는, 2층째의 배선(40)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(40)은 기판면에 수직하게 보아 보강용 절연막(42a)에 겹쳐 배치되고, 보강용 절연막(42a)과 거의 동일한 평면 형상을 갖고 있다. 하드 마스크막(34) 위 및 배선(40) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(44)이 형성되어 있다.
캡막(44) 위에는, 기판면에 수직하게 보아 복수의 배선(40)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(62a)과, 기판면에 수직하게 보아 복수의 보강용 절연막(42b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(62b)이 형성되어 있다. 보강용 절연막(62a, 62b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 보강용 절연막(62b)의 하층 부는 보강용 절연막(62a)과 동일층으로 형성되어 있다. 캡막(44) 위로서 보강용 절연막(62a, 62b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(52)이 형성되어 있다. 보강용 절연막(62a, 62b)의 형성 재료는 저유전율막(52)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(52) 위 및 보강용 절연막(62b) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(54)이 형성되어 있다. 보강용 절연막(62a) 바로 위에는, 보강용 절연막(62a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(56)이 형성되어 있다. 복수의 배선 홈(56)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(58)이 각각 형성되어 있다. 배리어 메탈층(58)이 형성된 배선 홈(56) 내에는, 3층째의 배선(60)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(60)은 기판면에 수직하게 보아 보강용 절연막(62a)에 겹쳐 배치되고, 보강용 절연막(62a)과 거의 동일한 평면 형상을 갖고 있다. 하드 마스크막(54) 위 및 배선(60) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(64)이 형성되어 있다.
캡막(64) 위에는, 기판면에 수직하게 보아 복수의 배선(60)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(82a)과, 기판면에 수직하게 보아 복수의 보강용 절연막(62b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(82b)이 형성되어 있다. 보강용 절연막(82a, 82b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 보강용 절연막(82b)의 하층부는 보강용 절연막(82a)과 동일층으로 형성되어 있다. 캡막(64) 위로서 보강용 절연막(82a, 82b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(72)이 형성되어 있다. 보강용 절연막(82a, 82b)의 형성 재료는 저유전율막(72)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(72) 위 및 보강용 절연막(82b) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(74)이 형성되어 있다. 보강용 절연막(82a) 바로 위에는, 보강용 절연막(82a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(76)이 형성되어 있다. 복수의 배선 홈(76)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(78)이 각각 형성되어 있다. 배리어 메탈층(78)이 형성된 배선 홈(76) 내에는, 4층째의 배선(80)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(80)은 기판면에 수직하게 보아 보강용 절연막(82a)에 겹쳐 배치되고, 보강용 절연막(82a)과 거의 동일한 평면 형상을 갖고 있다. 하드 마스크막(74) 위 및 배선(80) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(84)이 형성되어 있다.
캡막(84) 위에는, 기판면에 수직하게 보아 배선(80)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(102a)과, 기판면에 수직하게 보아 보강용 절연막(82b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(102b)이 형성되어 있다. 보강용 절연막(102a, 102b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 보강용 절연막(102a, 102b)은 서로 동일층으로 형성되어 있다. 캡막(84) 위로서 보강용 절연막(102a, 102b)의 형성 영역 이외의 영역에는, 저유전율막(92)이 형성되어 있다.
본 실시 형태의 제1 기본 구성은 절연층으로서 기능하는 저유전율막(12, 32, 52, 72, 92)과, 저유전율막(12, 32, 52, 72, 92)의 형성 재료보다 비유전율이 높고, 탄성 계수가 큰 SiO2 등의 유전체 재료를 사용하여 형성되고, 절연층으로서 기능함과 동시에 반도체 장치의 기계적 강도를 보강하는 보강부로서 기능하는 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)이 마련되어 있다는 점에 특징을 갖고 있다. 배선(20, 40, 60, 80)의 각각 바로 아래 또는 거의 바로 위에는, 기판면에 수직하게 보아 배선(20, 40, 60, 80)에 겹쳐 배치된 보강용 절연막(42a, 62a, 82a, 102a)이 형성되어 있다. 보강용 절연막(42a, 62a, 82a, 102a)에 각각 동일면 내에서 교차하고, 기판면에 수직하게 보아 배선(20, 40, 60, 80)에 겹치지 않도록 배치된 보강용 절연막(22b, 42b, 62b, 82b, 102b)이 형성되어 있다. 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)의 형성 영역 이외의 배선(20, 40, 60, 80) 주위에는, 저유전율막(12, 32, 52, 72, 92)이 형성되어 있다.
서로 겹쳐 적층되는 보강용 절연막(42a, 62a, 82a, 102a), 및 배선(20, 40, 60, 80)은 소정 간격으로 배치된 복수의 제1 벽으로서 기능한다(도 3(b)은 제1 벽의 벽면에 평행한 단면을 나타내고 있다). 제1 벽은 하층 배선과 상층 배선을 접속하는 비아부를 포함하는 것도 있다. 또한, 배선(20, 40, 60, 80)의 배치에 따라서는, 제1 벽이 배선(20, 40, 60, 80)의 어느 하나 또는 모두를 포함할 수도 있다.
한편, 서로 겹쳐 적층되는 보강용 절연막(22b, 42b, 62b, 82b, 102b)은 제1 벽에 거의 직교하여 소정 간격으로 배치된 복수의 제2 벽으로서 기능한다(도 2(b)는 제2 벽의 벽면에 평행한 단면을 나타내고 있다). 또, 보강용 절연막(22b) 대신에, 배선(20)과 동일층으로 형성된 더미의 배선을 배치해도 좋고, 또한 보강용 절연막(42b, 62b, 82b) 위에는, 배선(40, 60, 80)과 동일층으로 형성된 더미의 배선을 배치해도 좋다. 이 경우, 더미의 배선은 보강용 절연막(22b, 42b, 62b, 82b, 102b)과 함께 제2 벽으로서 기능한다.
제1 및 제2 벽은 저유전율막(12, 32, 52, 72, 92)을 포함하지 않는다. 제1 및 제2 벽을 구성하는 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)의 형성 재료인 SiO2 등이나, 배선(20, 40, 60, 80)의 형성 재료인 Cu 등은 저유전율막(12, 32, 52, 72, 92)의 형성 재료인 SiOC 등과 비교하여 탄성 계수가 크다. 이 때문에, 서로 거의 직교하는 제1 및 제2 벽을 구조체로서 마련함으로써, 반도체 장치의 기계적 강도가 높아진다.
반도체 장치의 기계적 강도는 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b) 및 배선(20, 40, 60, 80)에 의해 확보되기 때문에, 저유전율막(12, 32, 52, 72, 92)에는 높은 기계적 강도를 필요로 하지 않는다. 따라서, 저유전율막(12, 32, 52, 72, 92)에는 더욱 탄성 계수가 작고, 비유전율이 낮은 재료를 사용할 수 있다. 또한, 저유전율막(12, 32, 52, 72, 92) 대신에 비유전율이 더욱 낮은 공기층(공극)을 절연층으로서 사용한, 소위 에어 갭 구조의 반도체 장치로서도, 높은 기계적 강도가 얻어진다.
또한, 탄성 계수가 상대적으로 큰 SiO2 등의 재료는 일반적으로 저유전율막보다도 열전도율이 높다. 따라서, SiO2를 사용하여 형성된 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)을 마련함으로써, Cu 배선으로부터의 열이 비교적 외부로 전달되기 쉬워, 높은 방열 효과가 얻어진다.
여기서, 본 실시 형태의 효과를 보다 명확히 하기 위해서, 제1 기본 구성의 배선 구조와 이하에 나타내는 2개의 비교예의 배선 구조를 비교한다.
도 4는 제1 기본 구성에 대한 비교예 1로서, 종래의 반도체 장치의 구성을 나타내고 있다. 도 5는 도 4의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 6은 도 4의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 본 실시 형태와의 비교를 용이하게 하기 위해서, 비교예 1의 배선 패턴은 도 1∼도 3에 나타낸 제1 기본 구성과 동일하게 했다. 도 4∼도 6에 나타내는 바와 같이, 비교예 1의 반도체 장치는 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)이 마련되지 않고, 층간 절연막 및 최상층의 절연막이 저유전율막(12, 32, 52, 72, 92)만으로 이루어지는 점에서 제1 기본 구성과 다르다.
도 7은 제1 기본 구성에 대한 비교예 2로서, 본원 출원인에 의한 일본국 특허 출원(특원2003-47768호; 이하「특허 출원 1」이라 한다)에 제안되어 있는 반도체 장치의 구성을 나타내고 있다. 도 8은 도 7의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 비교예 2의 배선 패턴도 제1 기본 구성과 동일하게 했다. 여기서, 특허 출원 1에 제안된 반도체 장치는 저유전율막 도입에 수반하는 기계적 강도의 저하를 억제하기 위해서, 예를 들면 Cu를 사용하여 형성된 보강용의 더미 스택(dummy stack) 비아가 배치된 구조를 갖고 있다. 이 구조에서 수직 응력에 대한 충분한 기계적 강도를 가지기 위해서는, 더미 스택 비아를 예를 들면 약 15% 이상의 면적비로 설치할 필요가 있다. 이 때문에, 설계의 자유도는 반드시 높지 않다.
도 7 및 도 8에 나타내는 바와 같이, 비교예 2에서는, 비교예 1과 동일한 구성에 더해, 4층의 비아부(88)가 겹쳐진 더미 스택 비아(86)가 복수 형성되어 있다. 각 층의 비아부(88)는 내벽면에 배리어 메탈층이 형성된 비아홀 내에 Cu층이 매립되어 형성되어 있다. 더미 스택 비아(86)는 반도체 장치의 기계적 강도를 높이기 위해서 마련되어 있다. 복수의 더미 스택 비아(86)의 단면적의 총합계는 제1 기본 구성의 제2 벽(보강용 절연막(22b, 42b, 62b, 82b, 102b))의 단면적의 총합계와 거의 동일하게 했다.
본 실시 형태의 제1 기본 구성과 비교예 1 및 2에 대하여, 외력이 가해졌을 때에 생기는 응력이나 변위량을 검증했다. 응력이나 변위량은 유한 요소법을 이용한 수치 시뮬레이션에 의해 구했다. 유한 요소법에서는, 모델의 경계를 대칭 경계 조건으로 함으로써 계산 사이즈를 작게 하는 방법을 채용한다. 그 때문에, 각 구조의 평면도(도 1, 도 4, 도 7)에서 중앙부의 일점 쇄선으로 둘러싸인 범위만을 모델화하여 계산하면 된다. 계산 모델의 사이즈를 0.98㎛□로 하고, 배선(20, 40, 60, 80) 및 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)의 폭을 최소 배선 폭과 동일한 0.14㎛로 하고, 피치를 0.98㎛로 했다. 여기서 피치라 함은, 이웃하는 배선(또는 보강용 절연막)의 중심축간의 거리이다. 또한 배선(20, 40, 60, 80)의 높이를 0.25㎛로 하고, 보강용 절연막(42a, 62a, 82a, 102a)(비아(via)층)의 높이를 0.3㎛로 했다. 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수는 2.25GPa로 하고, 푸아송(Poisson) 비는 0.25로 했다. 이 탄성 계수 및 푸아송 비의 값은 일반적으로 시판되고 있는 전형적인 저유전율막 재료의 물성값이다. 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b) 형성 재료의 탄성 계수는 70GPa로 하고, 푸아송 비는 0.17로 했다. 이 탄성 계수 및 푸아송 비의 값은 일반적인 SiO2의 물성값이다.
배선 구조에 대하여, 기판면내 방향인 +X 방향 및 +Y 방향의 각각에 단위 하중을 가한 경우와, 수직 방향으로 단위 하중을 가한 경우에 있어서의 변위량을 계산했다. 여기서 기판면내 방향의 하중은 CMP법을 이용한 연마 공정을 상정하여 배선 구조의 최상층부에 대하여 가해진 것으로 했다. 도 9∼도 11은 +X 방향(도면 중 굵은 화살표로 표시한다)으로 하중을 가한 경우의 계산 모델의 변형 상태를 나타내고 있다. 도 9는 본 실시 형태의 제1 기본 구성의 계산 모델의 변형 상태를 나타내고, 도 10은 비교예 1의 계산 모델의 변형 상태를 나타내고, 도 11은 비교예 2의 계산 모델의 변형 상태를 나타내고 있다. 도 9∼도 11에서는 이해를 용이하게 하기 위해서, 변위량에 대하여 각각 동일한 계수를 곱하여 변형을 크게 보여주고 있다. 도 12는 하중을 가하고 있지 않는 상태에서의 비교예 2의 계산 모델에 대하여, 더미 스택 비아(86)의 배치가 알기 쉽도록 저유전율막을 제외하여 나타내고 있 다.
+X 방향으로 단위 하중을 가한 경우의 최상층부의 변위량을 비교하면, 도 9∼도 12에 나타내는 바와 같이, 제1 기본 구성의 계산 모델의 변위량은 비교예 1 및 2의 계산 모델의 변위량보다 명백히 작음을 알 수 있다.
여기서, IC 팩키지에 접착된 칩 형상의 웨이퍼가 열팽창이나 열수축에 의해 휘어지는 경우를 상정하면, 계산 모델의 측면에 대하여 기판면내 방향의 하중(인장 하중 또는 압축 하중)이 가해지게 된다. 이에 대하여, 상기의 계산에서는, 단순화를 위해서 기판면내 방향의 하중을 배선 구조의 최상층부에 대하여 가하고 있기 때문에, 이와 같은 웨이퍼의 열변형에 대하여 엄밀히 해석하고 있다고는 할 수 없다. 그러나, 하중이 가해지는 방향은 동일한 기판면내 방향이므로, 열변형에 대한 구조의 영향도 상기의 계산 결과와 동일한 경향을 나타낸다고 생각해도 좋다. 즉, 본 실시 형태의 제1 기본 구성에서는, 비교예 1 및 2에 비교하여 열변형이 생기기 어렵다고 생각된다.
도 13은 각 계산 모델에 대하여 기판면내 방향(+X 방향 및 +Y 방향)과 수직 방향으로 각각 단위 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다. 그래프의 종축은 변위량의 상대값을 나타내고, 비교예 1의 기판면내 방향(+X 방향)의 변위량과 수직 방향의 변위량을 각각 1로 하고 있다. 도 13에 나타내는 바와 같이, 수직 방향으로 하중을 가한 경우에 있어서의 제1 기본 구성의 수직 방향의 변위량은 비교예 1에 비해 현저히 감소하고 있음을 알 수 있다. 또한, 비교예 2의 수직 방향의 변위량도 제1 기본 구성과 동일한 정도로 감소하고 있다. 한 편, 기판면내 방향으로 하중을 가한 경우에는, 제1 기본 구성의 기판면내 방향의 변위량이 비교예 1의 2할 정도로까지 감소함에 대하여, 비교예 2의 기판면내 방향의 변위량은 비교예 1의 7할 정도이다. 이와 같이 비교예 2의 구성에서는, 수직 방향의 하중에 대한 내성이 높지만, 기판면내 방향의 하중에 대한 내성은 그다지 높지 않다. 이것은 더미 스택 비아(86)가 기판면내 방향으로 확장된 보강이 아니므로, 기판면내 방향의 하중에 대하여 그만큼 효과가 없기 때문이다. 이에 대하여 본 실시 형태의 제1 기본 구성에서는, 각각 기판면내 방향으로 뻗어 서로 거의 수직으로 교차하는 제1 및 제2 벽이 마련되어 있음으로써, 수직 방향의 하중에 대한 내성이 높을 뿐만 아니라 기판면내 방향의 하중에 대한 내성도 높다. 이상과 같이, 본 실시 형태의 제1 기본 구성에서는, 하중의 가해지는 방향에 의하지 않고 높은 기계적 강도가 얻어짐을 알 수 있었다.
도 14는 본 실시 형태에 의한 반도체 장치의 제2 기본 구성을 나타내고 있다. 도 15(a)는 도 14의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 15(b)는 도 14의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 16(a)은 도 14의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 16(b)은 도 14의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 제2 기본 구성은 서로 거의 수직으로 뻗은 배선끼리가 동일면 내에서 교차하는 배선 구조를 갖고 있다.
도 14∼도 16에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면에는, SiO2 막(11)이 형성되어 있다. SiO2막(11) 위에는, 예를 들면 SiOC를 사용하여 저유전율막(12)이 형성되어 있다. 저유전율막(12) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(14)이 형성되어 있다. 하드 마스크막(14) 및 저유전율막(12)에는, 서로 병렬하여 Y축에 거의 평행하게 뻗은 복수의 배선 홈(16), 및 서로 병렬하여 X축에 거의 평행하게 뻗은 복수의 배선 홈(17)이 형성되어 있다. 복수의 배선 홈(16, 17)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(18, 19)이 각각 형성되어 있다. 배리어 메탈층(18)이 형성된 배선 홈(16) 내에는, 1층째의 배선(20)이 되는, 예를 들면 Cu층이 매립되어 있다. 마찬가지로, 배리어 메탈층(19)이 형성된 배선 홈(17) 내에는, 배선(21)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(20, 21)은 동일면 내에서 서로 교차하여 메시상의 배선을 구성한다. 하드 마스크막(14) 위 및 배선(20, 21) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(24)이 형성되어 있다.
캡막(24) 위에는, 기판면에 수직하게 보아 배선(20)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(42a)과, 기판면에 수직하게 보아 배선(21)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(42b)이 형성되어 있다. 보강용 절연막(42a, 42b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(24) 위로서 보강용 절연막(42a, 42b)의 형성 영역 이외의 영역에는, 저유전율막(32)이 예를 들면 SiOC를 사용하여 형성되어 있다. 보강용 절연막(42a, 42b)의 형성 재료는 저유전율막(32)의 형성 재료보다 비유전율 이 높고, 탄성 계수가 크다. 저유전율막(32) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(34)이 형성되어 있다. 보강용 절연막(42a) 바로 위에는, 보강용 절연막(42a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 배선 홈(36)이 형성되어 있다. 또한 보강용 절연막(42b) 바로 위에는, 보강용 절연막(42b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 배선 홈(37)이 형성되어 있다. 복수의 배선 홈(36, 37)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(38, 39)이 각각 형성되어 있다. 배리어 메탈층(38)이 형성된 배선 홈(36) 내에는, 2층째의 배선(40)이 되는, 예를 들면 Cu층이 매립되어 있다. 마찬가지로, 배리어 메탈층(39)이 형성된 배선 홈(37) 내에는, 배선(41)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(40)은 기판면에 수직하게 보아 보강용 절연막(42a) 및 배선(20)에 겹쳐 배치되고, 보강용 절연막(42a) 및 배선(20)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(41)은 기판면에 수직하게 보아 보강용 절연막(42b) 및 배선(21)에 겹쳐 배치되고, 보강용 절연막(42b) 및 배선(21)과 거의 동일한 평면 형상을 갖고 있다. 배선(40, 41)은 동일면 내에서 서로 교차하여 메시상의 배선을 구성한다. 하드 마스크막(34) 위 및 배선(40, 41) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(44)이 형성되어 있다.
캡막(44) 위에는, 기판면에 수직하게 보아 배선(40)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(62a)과, 기판면에 수직하게 보아 배선(41)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(62b)이 형성되어 있다. 보강용 절연막(62a, 62b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(44) 위로서 보강용 절연막(62a, 62b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(52)이 형성되어 있다. 보강용 절연막(62a, 62b)의 형성 재료는 저유전율막(52)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(52) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(54)이 형성되어 있다. 보강용 절연막(62a) 바로 위에는, 보강용 절연막(62a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 배선 홈(56)이 형성되어 있다. 또한 보강용 절연막(62b) 바로 위에는, 보강용 절연막(62b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 배선 홈(57)이 형성되어 있다. 복수의 배선 홈(56, 57)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(58, 59)이 각각 형성되어 있다. 배리어 메탈층(58)이 형성된 배선 홈(56) 내에는, 3층째의 배선(60)이 되는, 예를 들면 Cu층이 매립되어 있다. 마찬가지로, 배리어 메탈층(59)이 형성된 배선 홈(57) 내에는, 배선(61)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(60)은 기판면에 수직하게 보아 보강용 절연막(62a) 및 배선(40)에 겹쳐 배치되고, 보강용 절연막(62a) 및 배선(40)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(61)은 기판면에 수직하게 보아 보강용 절연막(62b) 및 배선(41)에 겹쳐 배치되고, 보강용 절연막(62b) 및 배선(41)과 거의 동일한 평면 형상을 갖고 있다. 배선(60, 61)은 동일면 내에서 서로 교차하여 메시상의 배선을 구성한다. 하드 마스크막(54) 위 및 배선(60, 61) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡 막(64)이 형성되어 있다.
캡막(64) 위에는, 기판면에 수직하게 보아 배선(60)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(82a)과, 기판면에 수직하게 보아 배선(61)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(82b)이 형성되어 있다. 보강용 절연막(82a, 82b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(64) 위로서 보강용 절연막(82a, 82b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(72)이 형성되어 있다. 보강용 절연막(82a, 82b)의 형성 재료는 저유전율막(72)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(72) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(74)이 형성되어 있다. 보강용 절연막(82a) 바로 위에는, 보강용 절연막(82a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 배선 홈(76)이 형성되어 있다. 또한 보강용 절연막(82b) 바로 위에는, 보강용 절연막(82b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 배선 홈(77)이 형성되어 있다. 복수의 배선 홈(76, 77)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(78, 79)이 각각 형성되어 있다. 배리어 메탈층(78)이 형성된 배선 홈(76) 내에는, 4층째의 배선(80)이 되는, 예를 들면 Cu층이 매립되어 있다. 마찬가지로, 배리어 메탈층(79)이 형성된 배선 홈(77) 내에는, 배선(81)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(80)은 기판면에 수직하게 보아 보강용 절연막(82a) 및 배선(60)에 겹쳐 배치되고, 보강용 절연막(82a) 및 배선(60)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(81)은 기판면에 수직하게 보아 보강용 절연막(82b) 및 배선(61)에 겹쳐 배치되고, 보강용 절연막(82b) 및 배선(61)과 거의 동일한 평면 형상을 갖고 있다. 배선(80, 81)은 동일면 내에서 서로 교차하여 메시상의 배선을 구성한다. 하드 마스크막(74) 위 및 배선(80, 81) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(84)이 형성되어 있다.
캡막(84) 위에는, 기판면에 수직하게 보아 배선(80)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(102a)과, 기판면에 수직하게 보아 배선(81)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(102b)이 형성되어 있다. 보강용 절연막(102a, 102b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(84) 위로서 보강용 절연막(102a, 102b)의 형성 영역 이외의 영역에는, 저유전율막(92)이 형성되어 있다.
제2 기본 구성에서는, 각 층의 배선(20, 21, 40, 41, 60, 61, 80, 81)의 각각 바로 아래 또는 거의 바로 위에는, 배선과 거의 동일폭의 보강용 절연막(42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)이 형성되어 있다. 이 중 보강용 절연막(42a, 62a, 82a, 102a)은 배선(20, 40, 60, 80)과 함께, 소정 간격으로 배치된 복수의 제1 벽으로서 기능한다(도 16(b)은 제1 벽의 벽면에 평행한 단면을 나타내고 있다). 또한 보강용 절연막(42b, 62b, 82b, 102b)은 배선(21, 41, 61, 81)과 함께, 제1 벽에 거의 직교하여 소정 간격으로 배치된 복수의 제2 벽으로서 기능한다(도 15(b)는 제2 벽의 벽면에 평행한 단면을 나타내고 있다). 제1 및 제2 벽은 저유전율막(12, 32, 52, 72, 92)을 포함하지 않는다. 보강용 절연막(42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)의 형성 재료인 SiO2 등, 및 배선(20, 21, 40, 41, 60, 61, 80, 81)의 형성 재료인 Cu 등은 저유전율막(12, 32, 52, 72, 92)의 형성 재료인 SiOC 등과 비교하여 탄성 계수가 크다. 이 때문에, 서로 거의 직교하는 제1 및 제2 벽을 구조체로서 마련함으로써, 반도체 장치의 기계적 강도가 높아진다.
도 17은 제2 기본 구성에 대한 비교예 3의 반도체 장치의 구성을 나타내고 있다. 도 18(a)은 도 17의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 18(b)은 도 17의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 19(a)는 도 17의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 19(b)는 도 17의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 본 실시 형태와의 비교를 용이하게 하기 위해서, 비교예 3의 배선 패턴은 도 14∼도 16에 나타낸 제2 기본 구성과 동일하게 했다. 도 17∼도 19에 나타내는 바와 같이, 비교예 3의 반도체 장치는 보강용 절연막(42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)이 마련되지 않고, 층간 절연막 및 최상층의 절연막이 저유전율막(12, 32, 52, 72, 92)만으로 이루어지는 점에서 제2 기본 구성과 다르다.
도 20은 제2 기본 구성 및 비교예 3의 계산 모델에 대하여 기판면내 방향 및 수직 방향으로 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다. 그래프의 종축은 변위량의 상대값을 나타내고, 상기의 비교예 1의 기판면내 방향(+X 방향)의 변위량과 수직 방향의 변위량을 각각 1로 하고 있다(도 13 참조). 도 20에 나타내는 바와 같이, 제2 기본 구성에서는, 기판면내 방향 및 수직 방향 모두에 하중이 가해져도, 비교예 1이나 비교예 3보다 변위량이 대폭 저감됨을 알 수 있다.
도 21은 본 실시 형태에 의한 반도체 장치의 제3 기본 구성을 나타내고 있다. 도 22(a)는 도 21의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 22(b)는 도 21의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 23(a)은 도 21의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 23(b)은 도 21의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 제3 기본 구성에서는, 서로 거의 수직으로 뻗은 배선이 층마다 교호(交互)로 배치되어, 1층째 및 3층째의 배선은 X축에 거의 평행하게 뻗고, 2층째 및 4층째의 배선은 Y축에 거의 평행하게 뻗어 있다. 서로 거의 수직으로 뻗은 배선끼리는 절연막을 거쳐 교차하고 있다. 또한, 각 배선 바로 아래에 배치된 보강용 절연막과, 동일면 내에서 배선에 거의 직교하는 보강용 절연막이 격자상으로 형성되어 있다.
도 21∼도 23에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면에는, SiO2막(11)이 형성되어 있다. SiO2막(11) 위에는, 서로 병렬하여 Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(22a)이 형성되어 있다. 보강용 절연막(22a)은 예를 들면 SiO2 등을 사용하여 형성된다. SiO2막(11) 위로서 보강용 절연막(22a)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(12)이 형성되어 있다. 보강용 절연막(22a)의 형성 재료는 저유전율막(12)의 형성 재료보다 비유전율 이 높고, 탄성 계수가 크다. 보강용 절연막(22a) 위 및 저유전율막(12) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(14)이 형성되어 있다. 하드 마스크막(14), 저유전율막(12) 및 보강용 절연막(22a)에는, 서로 병렬하여 X축에 거의 평행하게 뻗은 복수의 배선 홈(17)이 형성되어 있다. 복수의 배선 홈(17)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(19)이 각각 형성되어 있다. 배리어 메탈층(19)이 형성된 배선 홈(17) 내에는, 1층째의 배선(21)이 되는, 예를 들면 Cu층이 매립되어 있다. 하드 마스크막(14) 위 및 배선(21) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(24)이 형성되어 있다.
캡막(24) 위에는, 기판면에 수직하게 보아 복수의 보강용 절연막(22a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(42a)과, 기판면에 수직하게 보아 복수의 배선(21)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(42b)이 형성되어 있다. 보강용 절연막(42a, 42b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(24) 위로서 보강용 절연막(42a, 42b)의 형성 영역 이외의 영역에는, 저유전율막(32)이 예를 들면 SiOC를 사용하여 형성되어 있다. 보강용 절연막(42a, 42b)의 형성 재료는 저유전율막(32)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(32) 위 및 보강용 절연막(42b) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(34)이 형성되어 있다. 보강용 절연막(42a) 바로 위에는, 보강용 절연막(42a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(36)이 형성되어 있다. 복수의 배선 홈(36) 의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(38)이 각각 형성되어 있다. 배리어 메탈층(38)이 형성된 배선 홈(36) 내에는, 2층째의 배선(40)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(40)은 기판면에 수직하게 보아 보강용 절연막(42a)에 겹쳐 배치되고, 보강용 절연막(42a)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(40)은 보강용 절연막(42a) 및 캡막(24)을 거쳐 1층째의 배선(21)과 교차하고 있다. 하드 마스크막(34) 위 및 배선(40) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(44)이 형성되어 있다.
캡막(44) 위에는, 기판면에 수직하게 보아 복수의 배선(40)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(62a)과, 기판면에 수직하게 보아 복수의 보강용 절연막(42b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(62b)이 형성되어 있다. 보강용 절연막(62a, 62b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(44) 위로서 보강용 절연막(62a, 62b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(52)이 형성되어 있다. 보강용 절연막(62a, 62b)의 형성 재료는 저유전율막(52)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(52) 위 및 보강용 절연막(62a) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(54)이 형성되어 있다. 보강용 절연막(62b) 바로 위에는, 보강용 절연막(62b)에 겹쳐 X축에 거의 평행하게 각각 뻗은 복수의 배선 홈(57)이 형성되어 있다. 복수의 배선 홈(57)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(59)이 각각 형성되 어 있다. 배리어 메탈층(59)이 형성된 배선 홈(57) 내에는, 3층째의 배선(61)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(61)은 기판면에 수직하게 보아 보강용 절연막(62b)에 겹쳐 배치되고, 보강용 절연막(62b)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(61)은 보강용 절연막(62b) 및 캡막(44)을 거쳐 2층째의 배선(40)과 교차하고 있다. 하드 마스크막(54) 위 및 배선(61) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(64)이 형성되어 있다.
캡막(64) 위에는, 기판면에 수직하게 보아 복수의 보강용 절연막(62a)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(82a)과, 기판면에 수직하게 보아 복수의 배선(61)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(82b)이 형성되어 있다. 보강용 절연막(82a, 82b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(64) 위로서 보강용 절연막(82a, 82b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(72)이 형성되어 있다. 보강용 절연막(82a, 82b)의 형성 재료는 저유전율막(72)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(72) 위 및 보강용 절연막(82b) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(74)이 형성되어 있다. 보강용 절연막(82a) 바로 위에는, 보강용 절연막(82a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(76)이 형성되어 있다. 복수의 배선 홈(76)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(78)이 각각 형성되어 있다. 배리어 메탈층(78)이 형성된 배선 홈(76) 내에는, 4층째의 배선(80)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(80)은 기판면에 수직하게 보아 보강용 절연막(82a)에 겹쳐 배치되고, 보강용 절연막(82a)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(80)은 보강용 절연막(82a) 및 캡막(64)을 거쳐 3층째의 배선(61)과 교차하고 있다. 하드 마스크막(74) 위 및 배선(80) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(84)이 형성되어 있다.
캡막(84) 위에는, 기판면에 수직하게 보아 복수의 배선(80)에 각각 겹쳐, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(102a)과, 기판면에 수직하게 보아 복수의 보강용 절연막(82b)에 각각 겹쳐, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(102b)이 형성되어 있다. 보강용 절연막(102a, 102b)은 예를 들면 SiO2 등을 사용하여 형성되고, 동일면 내에서 서로 교차하고 있다. 캡막(84) 위로서 보강용 절연막(102a, 102b)의 형성 영역 이외의 영역에는, 저유전율막(92)이 형성되어 있다.
제3 기본 구성에서는, 배선(40, 61, 80)의 각각 바로 아래 또는 거의 바로 위에는, 배선과 거의 동일폭의 보강용 절연막(42a, 62b, 82a, 102a)이 형성되어 있다. 또한, 배선(21, 40, 61, 80)에 각각 동일면 내에서 거의 직교하여 보강용 절연막(22a, 42b, 62a, 82b)이 형성되어 있다. 배선(21, 61) 및 보강용 절연막(42b, 82b, 102b)은 소정 간격으로 배치된 복수의 제1 벽으로서 기능한다(도 22(b)는 제1 벽의 벽면에 평행한 단면을 나타내고 있다). 또한 배선(40, 80) 및 보강용 절연막(22a, 62a)은 제1 벽에 거의 직교하여 소정 간격으로 배치된 복수의 제2 벽으로 서 기능한다(도 23(b)은 제2 벽의 벽면에 평행한 단면을 나타내고 있다). 보강용 절연막(22a, 42a, 42b, 62a, 62b, 82a, 82b, 102a)의 형성 재료인 SiO2 등, 및 배선(21, 40, 61, 80)의 형성 재료인 Cu 등은 저유전율막(12, 32, 52, 72, 92)의 형성 재료인 SiOC 등과 비교하여 탄성 계수가 크다. 이 때문에, 서로 거의 직교하는 제1 및 제2 벽을 구조체로서 마련함으로써, 반도체 장치의 기계적 강도가 높아진다.
도 24는 본 실시 형태에 의한 반도체 장치의 제4 기본 구성을 나타내고 있다. 도 25(a)는 도 24의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 25(b)는 도 24의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 26(a)은 도 24의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 26(b)은 도 24의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 제4 기본 구성은 제3 기본 구성과 마찬가지로, 서로 거의 수직으로 뻗은 배선끼리가 절연막을 거쳐 교차하는 배선 구조를 갖고 있다. 단 제4 기본 구성에서는, 보강용 절연막이 각 배선 바로 아래에만 형성되어 있다.
도 24∼도 26에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면에는, SiO2막(11)이 형성되어 있다. SiO2막(11) 위에는, 예를 들면 SiOC를 사용하여 저유전율막(12)이 형성되어 있다. 저유전율막(12) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(14)이 형성되어 있다. 하드 마스크막(14) 및 저유전율막(12)에는, 서로 병렬하여 X축에 거의 평행하게 뻗은 복수의 배선 홈(17)이 형성되어 있다. 복수의 배선 홈(17)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(19)이 각각 형성되어 있다. 배리어 메탈층(19)이 형성된 배선 홈(17) 내에는, 1층째의 배선(21)이 되는, 예를 들면 Cu층이 매립되어 있다. 하드 마스크막(14) 위 및 배선(21) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(24)이 형성되어 있다.
캡막(24) 위에는, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(42a)이 형성되어 있다. 보강용 절연막(42a)은 예를 들면 SiO2 등을 사용하여 형성된다. 캡막(24) 위로서 보강용 절연막(42a)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(32)이 형성되어 있다. 보강용 절연막(42a)의 형성 재료는 저유전율막(32)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(32) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(34)이 형성되어 있다. 보강용 절연막(42a) 위에는, 보강용 절연막(42a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(36)이 형성되어 있다. 복수의 배선 홈(36)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(38)이 각각 형성되어 있다. 배리어 메탈층(38)이 형성된 배선 홈(36) 내에는, 2층째의 배선(40)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(40)은 기판면에 수직하게 보아 보강용 절연막(42a)에 겹쳐 배치되고, 보강용 절연막(42a)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(40)은 보강용 절연막(42a) 및 캡막(24)을 거쳐 1층째의 배선(21)과 교차하고 있다. 하드 마스크막(34) 위 및 배선(40) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(44)이 형성되어 있다.
캡막(44) 위에는, X축에 거의 평행하게 뻗은 복수의 보강용 절연막(62b)이 형성되어 있다. 보강용 절연막(62b)은 예를 들면 SiO2 등을 사용하여 형성된다. 캡막(44) 위로서 보강용 절연막(62b)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(52)이 형성되어 있다. 보강용 절연막(62b)의 형성 재료는 저유전율막(52)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(52) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(54)이 형성되어 있다. 보강용 절연막(62b) 위에는, 보강용 절연막(62b)에 겹쳐 X축에 거의 평행하게 각각 뻗은 복수의 배선 홈(57)이 형성되어 있다. 복수의 배선 홈(57)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(59)이 각각 형성되어 있다. 배리어 메탈층(59)이 형성된 배선 홈(57) 내에는, 3층째의 배선(61)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(61)은 기판면에 수직하게 보아 보강용 절연막(62b)에 겹쳐 배치되고, 보강용 절연막(62b)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(61)은 보강용 절연막(62b) 및 캡막(44)을 거쳐 2층째의 배선(40)과 교차하고 있다. 하드 마스크막(54) 위 및 배선(61) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(64)이 형성되어 있다.
캡막(64) 위에는, Y축에 거의 평행하게 뻗은 복수의 보강용 절연막(82a)이 형성되어 있다. 보강용 절연막(82a)은 예를 들면 SiO2 등을 사용하여 형성된다. 캡막(64) 위로서 보강용 절연막(82a)의 형성 영역 이외의 영역에는, 예를 들면 SiOC를 사용하여 저유전율막(72)이 형성되어 있다. 보강용 절연막(82a)의 형성 재 료는 저유전율막(72)의 형성 재료보다 비유전율이 높고, 탄성 계수가 크다. 저유전율막(72) 위에는, 예를 들면 SiC를 사용하여 하드 마스크막(74)이 형성되어 있다. 보강용 절연막(82a) 위에는, 보강용 절연막(82a)에 겹쳐 Y축에 거의 평행하게 각각 뻗은 복수의 배선 홈(76)이 형성되어 있다. 복수의 배선 홈(76)의 내벽면에는, 예를 들면 Ta을 사용하여 배리어 메탈층(78)이 각각 형성되어 있다. 배리어 메탈층(78)이 형성된 배선 홈(76) 내에는, 4층째의 배선(80)이 되는, 예를 들면 Cu층이 매립되어 있다. 배선(80)은 기판면에 수직하게 보아 보강용 절연막(82a)에 겹쳐 배치되고, 보강용 절연막(82a)과 거의 동일한 평면 형상을 갖고 있다. 또한 배선(80)은 보강용 절연막(82a) 및 캡막(64)을 거쳐 3층째의 배선(61)과 교차하고 있다. 하드 마스크막(74) 위 및 배선(80) 위의 기판 전면에는, 예를 들면 SiC를 사용하여 캡막(84)이 형성되어 있다. 캡막(84) 위의 전면에는, 저유전율막(92)이 형성되어 있다.
도 27은 제3 및 제4 기본 구성에 대한 비교예 4의 반도체 장치의 구성을 나타내고 있다. 도 28(a)은 도 27의 A-A선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 28(b)은 도 27의 B-B선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 도 29(a)는 도 27의 C-C선으로 절단한 반도체 장치의 단면 구성을 나타내고, 도 29(b)는 도 27의 D-D선으로 절단한 반도체 장치의 단면 구성을 나타내고 있다. 본 실시 형태와의 비교를 용이하게 하기 위해서, 비교예 4의 배선 패턴은 제3 및 제4 기본 구성과 동일하게 했다. 도 27∼도 29에 나타내는 바와 같이, 비교예 4의 반도체 장치는 보강용 절연막(22a, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)이 마련되지 않고, 층간 절연막 및 최상층의 절연막이 저유전율막(12, 32, 52, 72, 92)만으로 이루어지는 점에서 제3 및 제4 기본 구성과 다르다.
도 30은 제3 및 제4 기본 구성 및 비교예 4의 계산 모델에 대하여 기판면내 방향 및 수직 방향으로 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다. 그래프의 종축은 변위량의 상대값을 나타내고, 상기의 비교예 1의 기판면내 방향(+X 방향)의 변위량과 수직 방향의 변위량을 각각 1로 하고 있다(도 13 참조). 도 30에 나타내는 바와 같이, 제3 기본 구성에서는, 서로 거의 직교하는 제1 및 제2 벽이 구조체로서 마련되어 있기 때문에, 기판면내 방향 및 수직 방향 모두에 하중이 가해져도 변위량이 비교예 4보다 대폭 저감됨을 알 수 있다. 한편, 제4 기본 구성에서는, 변위량이 비교예 4보다 저감되지만, 제3 기본 구성과 비교하면 저감 효과가 조금 작음을 알 수 있다. 이것은 제4 기본 구성에서는 각 배선(21, 40, 61, 80)에 동일면 내에서 직교하는 보강용 절연막이 형성되지 않고, 배선(40, 61, 80) 바로 아래의 보강용 절연막(42a, 62b, 82a)만이 형성되어 있기 때문에, 구조체가 완전한 벽 형상으로 되지 않기 때문이다. 단, 제4 기본 구성에서는, 후술하는 바와 같이, 배선(40, 61, 80)(배선 홈(36, 57, 76))과 보강용 절연막(42a, 62b, 82a)을 동일한 포토 마스크를 사용하여 형성할 수 있기 때문에, 제3 기본 구성보다도 제조 공정이 간략화된다.
이상 설명한 본 실시 형태의 제1∼제4 기본 구성에 의하면, 기판면내 방향 및 수직 방향 모두에 하중이 가해져도 변위량이 대폭 저감되어, 높은 기계적 강도가 얻어진다. 도 7 및 도 8에 나타낸 비교예 2의 구성에서는, 수직 방향의 하중에 대한 기계적 강도를 확보하기 위해서 다수의 더미 스택 비아(86)(전(全)영역에 대한 면적비 약 15% 이상)를 배치할 필요가 있기 때문에, 설계의 자유도가 반드시 높지 않다. 이에 대하여, 일반적인 반도체 장치에서는, 제2 기본 구성과 같이 배선끼리가 동일면 내에서 교차하거나, 혹은 제3 및 제4 기본 구성과 같이 배선끼리가 절연막을 거쳐 교차하는 경우가 많다. 이 때문에 배선 밀도가 높은 영역에서는, 제1 기본 구성과 같은 배선에 겹치지 않는 보강용 절연막(22b, 42b, 62b, 82b)을 굳이 배치할 필요는 없다. 따라서, 본 실시 형태에서는, 설계의 자유도가 비교적 높다.
본 실시 형태의 제1 기본 구성을 이용하여, 배선(20, 40, 60, 80)에 동일면 내에서 직교하여 X축에 평행하게 배치된 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 배치 밀도를 변화시켰을 때에, X 방향의 하중에 대한 변위량이 어떻게 변화하는지를 조사했다. 도 31은 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 피치를 0.5㎛에서 3㎛까지 변화시켰을 때의 X 방향의 하중에 대한 변위량의 변화를 나타내는 그래프이다. 그래프의 횡축은 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 피치(㎛)를 나타내고 있다. 종축은 X 방향 변위량의 상대값을 나타내고, 피치가 0.98㎛일 때(도 13에 나타낸 계산 결과의 조건과 동일)의 변위량을 1로 하고 있다. 또 배선(20, 40, 60, 80)의 피치는 고정했다. 도 31에 나타내는 바와 같이, 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 피치가 약 1.5㎛ 이하이면 변위량의 저감 효과가 크지만, 피치가 1.5㎛를 초과하면 저감 효과는 비교적 작아진다. 이 계산 결과는 계산 모델의 스케일에는 의존하지 않는다. 즉, 예를 들면 전체의 사이즈가 10배가 되어도 계산 자체는 동일하며, 변위량도 동일하다. LSI의 구조는 세대가 변해도, 수직 방향, 기판면내 방향 모두 최소 배선 폭을 기준으로 스케일링되어 있다. 이것은 ITRS가 최소 배선 피치 및 최소 배선 폭으로 규정되어 있음으로도 알 수 있다. 그 때문에, 상기의 계산 결과에서 보강용 절연막을 배치할 경우의 표준으로서, 보강용 절연막의 피치를 최소 배선 폭(0.14㎛)의 대략 10배 이하로 함이 효과적임을 알 수 있다.
도 32는 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 폭을 변화시켰을 때의 X 방향의 하중에 대한 변위량의 변화를 나타내는 그래프이다. 그래프의 횡축은 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 폭(㎛)을 나타내고 있다. 종축은 X 방향 변위량의 상대값을 나타내고, 간격이 0.14㎛일 때(도 13에 나타낸 계산 결과의 조건과 동일)의 변위량을 1로 하고 있다. 도 32에 나타내는 바와 같이, 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 폭이 클수록 구조체로서 기계적으로 강고해지므로, 하중에 대한 내성이 향상한다. 단, 폭이 너무 크면 설계상의 제약이 많아지고, 또한 배선간 용량을 증대시키게 된다. 도 32에서 알 수 있는 바와 같이, 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 폭을 0.14㎛에서 0.2㎛로 크게 했을 때의 변위량 저감 효과는 상당히 크지만, 폭을 0.2㎛보다 크게 했을 때의 변위량 저감 효과는 조금 작아진다. 이 때문에, 보강용 절연막의 폭을 최소 배선 폭(0.14㎛)의 대략 1.5배 이상으로 함이 효과적이며, 최소 배선 폭의 1.5배 정도로 함이 보다 바람직함을 알 수 있다.
이들에 의거하여, 보강용 절연막(22b, 42b, 62b, 82b, 102b)의 배치 위치를 결정할 때에는, 우선 이웃하는 배선(20, 40, 60, 80)간(이웃하는 보강용 절연막(22a, 42a, 62a, 82a, 102a)간)의 거의 중앙에, 배선(20, 40, 60, 80)에 거의 평행하게 병렬하도록 삽입한다. 삽입한 보강용 절연막(22b, 42b, 62b, 82b, 102b)과 배선(20, 40, 60, 80)간의 피치가 넓을 경우에는 삽입수를 더 늘린다. 이를 반복하여 상기와 같은 규칙에 의거하여 보강용 절연막(22b, 42b, 62b, 82b, 102b)을 적당한 피치 및 폭으로 삽입한다. 마찬가지로, 배선(20, 40, 60, 80)에 직교하는 보강용 절연막(22b, 42b, 62b, 82b, 102b)도 적당한 피치 및 폭으로 배치한다. 또한, 배선(20, 40, 60, 80)이나 그것과 겹치는 보강용 절연막(42a, 62a, 82a, 102a)에 대하여는, 각 배선층에 따른 규격에 의거하여 적당한 폭으로 배치한다. 본딩 패드나 볼 그리드와 겹치는 영역에서는, 조립 공정에서 가해지는 하중이 크기 때문에, 하중에 따른 비교적 높은 배치 밀도로 보강용 절연막(22b, 42b, 62b, 82b, 102b)을 적층하여 배치함이 바람직하다.
제1 기본 구성에서는, 배선(20, 40, 60, 80)에 겹치지 않는 제2 보강층으로서, SiO2를 사용하여 형성된 보강용 절연막(22b, 42b, 62b, 82b, 102b)이 사용되고 있다. 그런데 제2 보강층은 저유전율막(12, 32, 52, 72, 92)보다도 기계적으로 강고하면 반드시 SiO2막이 사용될 필요는 없다. 그래서, 보강용 절연막(22b, 42b, 62b, 82b, 102b) 형성 재료의 탄성 계수를 바꿨을 때에, 하중에 대한 변위량이 어떻게 변화하는지를 계산했다. 도 33은 보강용 절연막(22b, 42b, 62b, 82b, 102b) 형성 재료의 탄성 계수를 변화시켰을 때의 X 방향의 하중에 대한 변위량의 변화를 나타내는 그래프이다. 그래프의 횡축은 보강용 절연막(22b, 42b, 62b, 82b, 102b) 형성 재료의 탄성 계수(GPa)를 나타내고 있다. 종축은 X 방향 변위량의 상대값을 나타내고, SiO2막(탄성 계수 70GPa)을 사용했을 때의 변위량을 1로 하고 있다. 도 33에 나타내는 바와 같이, 보강용 절연막(22b, 42b, 62b, 82b, 102b) 형성 재료의 탄성 계수가 작아질수록 하중에 대한 변형이 커져, 변위량의 저감 효과가 작아짐을 알 수 있다. 도 13에 나타낸 비교예 1의 변위량의 반 정도로 변위량을 억제하는 것으로 하면, 변위량의 상대값을 약 2이하로 하면 좋기 때문에, 보강용 절연막(22b, 42b, 62b, 82b, 102b) 형성 재료의 탄성 계수는 대략 30GPa 이상일 필요가 있다고 생각할 수 있다.
또한 제1 기본 구성에서는, 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수를 2.25GPa로 했다. 그래서, 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수를 바꿨을 때에, 하중에 대한 변위량이 어떻게 변화하는지를 계산했다. 도 34는 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수를 변화시켰을 때의 X 방향의 하중에 대한 변위량의 변화를 나타내는 그래프이다. 그래프의 횡축은 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수(GPa)를 나타내고 있다. 종축은 X 방향 변위량의 상대값을 나타내고, 전형적인 저유전율막 재료(탄성 계수 2.25GPa)를 사용했을 때의 변위량을 1로 하고 있다. 여기서 보강용 절연막으로서는 SiO2막을 사용하고, 배선 구조 등은 도 1∼도 3에 나타낸 구성과 동일하다.
도 34에 나타내는 바와 같이, 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수가 작아질수록 변위량이 커지는 경향이 있지만, 그 탄성 계수에 대한 변위량의 의존성은 그다지 크지 않다. 이것은 외부로부터의 하중은 주로 배선(20, 40, 60, 80) 및 보강용 절연막(22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b)에 의해 지탱되기 때문이다. 따라서, 본 실시 형태에서는, 저유전율막(12, 32, 52, 72, 92)의 형성 재료를 그 탄성 계수에 관계없이 비교적 자유롭게 선택할 수 있다. 이 점은 본 실시 형태의 가장 큰 장점의 하나이다. 또한, 저유전율막(12, 32, 52, 72, 92) 형성 재료의 탄성 계수가 0GPa에 가까워도, 변위량은 전형적인 저유전율막을 사용했을 때의 1.2배약(倍弱)밖에 되지 않는다. 이 때문에 본 실시 형태에서는, 저유전율막(12, 32, 52, 72, 92)을 제거한 구성이 되는 에어 갭 구조가 사용되어도, 기계적 강도에 대한 영향은 상당히 작음을 알 수 있다.
이하, 본 실시 형태에 의한 반도체 장치 및 그 제조 방법에 대하여 구체적 실시예를 이용하여 설명한다.
(실시예 1)
우선, 본 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시예에서는, 배선에 겹치지 않는 보강용 절연막(22b, 42b, 62b, 82b)을 구비한, 예를 들면 제1 기본 구성의 반도체 장치를 제작할 수는 없지만, 제4 기본 구성의 반도체 장치를 저비용으로 제작 가능하게 되어 있다.
도 35∼도 39는 본 실시예에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다. 또, 배선보다 하부의 트랜지스터 등의 제조 공정의 도시 및 그 설명은 생략한다. 우선, 도 35(a)에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면 에 하지 절연막으로서 SiO2막(11)을 성막한다. 다음으로, SiO2막(11) 위의 전면에, 예를 들면 막두께 250nm의 SiOC막을 CVD법에 의해 성막하여, 저유전율막(12)을 형성한다. 또, 저유전율막(12)에는 SiOC 이외의 재료를 사용할 수도 있고, 또한 저유전율막(12)을 형성할 때에는 SOD법을 이용할 수도 있다. 다음으로, 예를 들면 막두께 50nm의 SiC막을 저유전율막(12) 위의 전면에 성막하여, 하드 마스크막(14)을 형성한다. 다음으로, 포토리소그래피법을 이용하여 하드 마스크막(14) 및 저유전율막(12)에 배선 홈(16)을 형성한다. 다음으로, 배리어 메탈층(18) 및 시드가 되는 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(16) 내에 Cu막을 매립한다. 다음으로, CMP법을 이용하여 하드 마스크막(14)이 노출할 때까지 연마하여 표면을 평탄화하여, 배선 홈(16)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(18)을 제거한다. 이에 의해, 1층째의 배선(20)이 배선 홈(16) 내에 형성된다. 이와 같이 배선(20)은 Cu 배선의 일반적인 형성 방법인 대머신(damascene)법을 이용하여 형성된다.
다음으로, 도 35(b)에 나타내는 바와 같이, CVD법을 이용하여 막두께 50nm의 SiC막을 전면에 성막하여, 캡막(24)을 형성한다. 여기까지는 일반적인 Cu/Low-k 배선의 제조 공정과 동일하다. 다음으로 본 실시예에서는, 보강용 절연막이 되는, 예를 들면 막두께 300nm의 SiO2막(122)을 CVD법에 의해 성막한다.
다음으로, 도 36(a)에 나타내는 바와 같이, 스핀 코팅법에 의해 네가티브형 레지스트를 SiO2막(122) 위의 전면에 도포하여, 네가티브형 레지스트층(124)을 형성 한다.
다음으로, 도 36(b)에 나타내는 바와 같이, 소정의 포토 마스크를 사용하여 노광하고 현상하여, 2층째의 배선의 형성 영역에 레지스트층(126)을 형성한다.
다음으로, 도 37(a)에 나타내는 바와 같이, 레지스트층(126)을 에칭 마스크로서 사용하여 드라이 에칭 또는 웨트 에칭을 행하여, 2층째의 배선의 형성 영역 이외의 SiO2막(122)을 제거하여 보강용 절연막(22a)을 형성한다. 본 실시예에서는, 불화 가스를 사용한 드라이 에칭에 의해 SiO2막(122)을 제거했다.
다음으로, 도 37(b)에 나타내는 바와 같이, 웨트 처리에 의해 레지스트층(126)을 제거한다.
다음으로, 도 38(a)에 나타내는 바와 같이, CVD법을 이용하여, 표면이 평탄해지도록 저유전율막(32)을 기판 전면에 성막한다. 저유전율막(32)의 두께는 1층째의 배선(20)의 상단으로부터 약 550nm로 했다.
다음으로, 도 38(b)에 나타내는 바와 같이, 막두께 50nm의 SiC막을 전면에 성막하여, 하드 마스크막(34)을 형성한다. 여기에서는, 듀얼 대머신법을 이용하여 2층째의 배선(40) 및 비아부(128)를 형성한다. 즉, 포토리소그래피법을 이용하여, 예를 들면 우선, 배선(20) 위의 저유전율막(32), 보강용 절연막(22a) 및 캡막(24)을 제거하여, 배선(20)에 연결되는 비아홀(130)을 형성한다. 다음으로, 하드 마스크막(34) 위의 전면에 포지티브형 레지스트를 도포하여 포지티브형 레지스트층을 형성한다. 이어서, 보강용 절연막(22a)의 형성에 사용한 포토 마스크와 동일한 포 토 마스크를 사용하여 노광하여 현상한다. 이에 의해 배선(40)의 형성 영역 이외에 레지스트층이 형성된다. 이 레지스트층을 에칭 마스크로서 사용하여 보강용 절연막(22a) 위의 하드 마스크막(34) 및 저유전율막(32)을 에칭 제거하여, 보강용 절연막(22a) 바로 위에 배선 홈(36)을 형성한다. 다음으로, 배리어 메탈층(38) 및 시드가 되는 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(36) 내 및 비아홀(130) 내에 Cu막을 매립한다. 다음으로, CMP법을 이용하여 하드 마스크막(34)이 노출할 때까지 연마하여 표면을 평탄화하여, 배선 홈(36)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(38)을 제거한다. 이에 의해, 2층째의 배선(40)이 배선 홈(36) 내에 형성되어, 배선(20, 40)간을 접속하는 비아부(128)가 비아홀(130) 내에 형성된다.
그 후, 도 35(b)∼도 38(b)에 나타내는 공정을 반복하여, 도 39에 나타내는 4층 배선 구조를 갖는 반도체 장치를 제작했다. 본 실시예에 의해 제작된 반도체 장치는 배선(20, 40, 60, 80)의 각각 바로 아래에 SiO2막을 사용하여 형성된 보강용 절연막(22a, 42a, 62a, 82a)과, 배선(20, 40, 60, 80)의 바로 아래 이외의 주위에 형성된 저유전율막(12, 32, 52, 72)을 구비하는 점에 주된 특징을 갖고 있다.
본 실시예를 적용함으로써, 반도체 장치의 제조 수율이 종래보다도 약 20% 향상했다. 제조 수율이 향상한 원인을 조사한 바, CMP법을 이용한 연마 공정에서 발생하는 패턴 불량이 현저히 감소했기 때문으로 판명되었다. 이것은 보강용 절연막(22a, 42a, 62a, 82a)을 마련함으로써 반도체 장치의 기계적 강도(특히 기판면내 방향의 힘에 대한 강도)가 향상한 것이 주된 원인으로 생각된다. 또한, 본 실시예에 의해 제작된 반도체 장치에서는, 본딩 공정에서의 배선층의 열화도 인정되지 않았다.
또한 본 실시예에 의한 반도체 장치의 제조 방법에서는, 네가티브형 레지스트와 포지티브형 레지스트를 구분하여 사용함으로써, 배선(40, 60, 80)(배선 홈(36, 56, 76))과 그 바로 아래의 보강용 절연막(42a, 62a, 82a)을 각각 동일한 포토 마스크를 사용하여 형성할 수 있다. 즉 본 실시예에서는, 마스크 매수를 늘리지 않고 반도체 장치의 기계적 강도를 높일 수 있다. 단 본 실시예에 의한 반도체 장치의 제조 방법에서는, 제1 기본 구성의 보강용 절연막(22b, 42b, 62b, 82b)이나, 제3 기본 구성의 보강용 절연막(22a, 42b, 62a, 82b) 등의 배선 바로 아래 또는 바로 위에 없는 보강용 절연막을 더 형성할 수는 없다. 이 때문에 본 실시예는, 제조 비용의 증가를 억제하면서, 어느 정도의 보강 효과를 얻는 데 적합하다.
(실시예 2)
다음으로, 본 실시 형태인 실시예 2에 의한 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시예에서는, 포토 마스크를 추가함으로써, 제1 기본 구성의 보강용 절연막(22b, 42b, 62b, 82b)이나, 제3 기본 구성의 보강용 절연막(22a, 42b, 62a, 82b) 등의 배선 바로 아래 또는 바로 위에 없는 보강용 절연막을 형성 가능하게 되어 있다.
도 40∼도 43은 본 실시예에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다. 우선, 도 40(a)에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면 에, 막두께 150nm의 SiO2막(11), 막두께 50nm의 실리콘 질화막(SiN막)(132), 보강용 절연막이 되는 막두께 250nm의 SiO2막(134), 중간 에칭 스토퍼(MES; Middle Etch Stopper)막이 되는 막두께 50nm의 SiC막(136), 및 막두께 250nm의 SiO2막(138)을 예를 들면 모두 CVD법을 이용하여 이 순서대로 성막한다.
다음으로, 배선 및 보강용 절연막을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정에 의해, 배선 형성 영역 및 보강용 절연막 형성 영역에 레지스트층을 형성한다. 이 레지스트층을 에칭 마스크로서 사용하여 드라이 에칭을 행하여, 도 40(b)에 나타내는 바와 같이, 배선 형성 영역 및 보강용 절연막 형성 영역에 SiO2막(139), MES막(137) 및 SiO2막(135)을 형성한다. 이에 의해, SiO2막, SiC막 및 SiO2막의 적층 구조를 갖는 보강용 절연막(22b)이 형성된다.
다음으로, 도 41(a)에 나타내는 바와 같이, SiO2막(139) 위의 기판 전면에 저유전율막(12)을 형성한다. 여기서는, 저유전율막(12)으로서 스핀 코팅법에 의해 도포되는 다공질(porous) 막을 사용했다.
다음으로, 도 41(b)에 나타내는 바와 같이, 보강용 절연막(22b)의 상단보다도 위에 여분으로 형성된 저유전율막(12)을 에칭백법 또는 CMP법을 이용하여 제거한다. 이에 의해, 배선 형성 영역 및 보강용 절연막 형성 영역 이외의 영역에, 저유전율막(12)이 형성된다. 다음으로, 기판 전면에 막두께 50nm의 SiC막을 성막하여, 하드 마스크막(14)을 형성한다.
다음으로, 통상의 듀얼 대머신법에 의한 공정과 마찬가지로, 비아부를 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 도 42(a)에 나타내는 바와 같이 비아홀(130)을 형성한다. 계속해서, 배선을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해 하드 마스크막(14) 및 SiO2막(139)을 제거하여, 배선 홈(16)을 형성한다. 이에 의해, 배선 홈(16)의 바로 아래에는, SiO2막(135)(및 SiC막(136))을 사용한 보강용 절연막(22a)이 형성된다.
다음으로, 배리어 메탈층(18) 및 시드가 되는 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(16) 내 및 비아홀(130) 내에 Cu막을 매립한다. 다음으로, CMP법을 이용하여 하드 마스크막(14)이 노출할 때까지 연마하여 표면을 평탄화하여, 배선 홈(16)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(18)을 제거한다. 이에 의해, 도 42(b)에 나타내는 바와 같이, 배선(20)이 배선 홈(16) 내에 형성되어, 배선(20)과 그 아래층의 배선(본 실시예에서는 도시 및 설명을 생략하고 있다) 사이를 접속하는 비아부(128)가 비아홀(130) 내에 형성된다.
그 후, 도 40(a)∼도 42(b)에 나타내는 공정을 반복하여, 도 43에 나타내는 다층 배선 구조를 갖는 반도체 장치를 제작했다. 본 실시예에 의해 제작된 반도체 장치는 배선(20, 40, 60, 80)의 각각 바로 아래에 SiO2막(및 SiC막)을 사용하여 형성된 보강용 절연막(22a, 42a, 62a, 82a)과, SiO2막, SiC막 및 SiO2막의 적층 구조 를 갖고, 배선 바로 아래에 없는 보강용 절연막(22b, 42b, 62b, 82b)과, 배선(20, 40, 60, 80)의 바로 아래 이외의 주위에 형성된 저유전율막(12, 32, 52, 72)을 구비하는 점에 주된 특징을 갖고 있다.
본 실시예에서는, 배선(20, 40, 60, 80)을 형성하는 포토 마스크와는 달리, 배선 바로 아래에 없는 보강용 절연막(22b, 42b, 62b, 82b)을 형성하기 위한 포토 마스크가 필요해지기 때문에, 실시예 1과 비교하여 제조 비용이 약간 증가한다. 그러나 본 실시예에서는, 상기 제1 및 제3 기본 구성과 같이 서로 직교하는 제1 및 제2 벽을 형성할 수 있기 때문에, 기계적 강도가 높은 반도체 장치가 얻어진다. 또한 본 실시예에 의하면, 배선 바로 아래에 없는 보강용 절연막(22b, 42b, 62b, 82b)을 상기 비교예 2의 비아부(88)와 같이 배치함으로써, SiO2막(및 SiC막)을 사용한 보강부로서 주상(柱狀) 구조물을 형성할 수도 있다.
(실시예 3)
다음으로, 본 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법에 대하여 설명한다. 실시예 2에서는 저유전율막(12)을 형성한 후에 배선(20)을 형성하고 있음에 반해, 본 실시예에서는 배선(20)을 형성한 후에 저유전율막(12)을 형성한다.
도 44∼도 46은 본 실시예에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다. 우선, 도 44(a)에 나타내는 바와 같이, 실리콘 기판(10) 위의 전면에, 막두께 500nm의 SiO2막(11), 막두께 50nm의 SiN막(132), 막두께 250nm의 SiO2 막(134), MES막이 되는 막두께 50nm의 SiC막(136), 막두께 250nm의 SiO2막(138), 및 하드 마스크막(14)이 되는 막두께 50nm의 SiC막을 예를 들면 모두 CVD법을 이용하여 이 순서대로 성막한다.
다음으로, 통상의 듀얼 대머신법에 의한 공정과 마찬가지로, 비아부를 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 도 44(b)에 나타내는 바와 같이 비아홀(130)을 형성한다. 계속해서, 배선을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해 하드 마스크막(14) 및 SiO2막(138)을 제거하여, 배선 홈(16)을 형성한다. 다음으로, 스퍼터링법을 이용하여, 배리어 메탈층(18)이 되는 막두께 25nm의 Ta막 및 시드가 되는 막두께 50nm의 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(16) 내 및 비아홀(130) 내에 Cu막을 매립한다. 다음으로, CMP법을 이용하여 하드 마스크막(14)이 노출할 때까지 연마하여 평탄화하여, 배선 홈(16)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(18)을 제거한다. 이에 의해, 배선(20)이 배선 홈(16) 내에 형성되어, 배선(20)과 그 아래층의 배선(본 실시예에서는 도시 및 설명을 생략하고 있다) 사이를 접속하는 비아부(128)가 비아홀(130) 내에 형성된다. 다음으로, 막두께 50nm의 SiC막을 전면에 성막하여, Cu의 확산 방지의 역할을 담당하는 캡막(24)을 형성한다.
다음으로, 배선 및 보강용 절연막을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정에 의해 배선 형성 영역 및 보강용 절연막 형성 영역에 레지스트 층을 형성한다. 이 레지스트층을 에칭 마스크로서 사용하여 드라이 에칭을 행하여, 도 45(a)에 나타내는 바와 같이, 배선 형성 영역 및 보강용 절연막 형성 영역 이외의 캡막(24), 하드 마스크막(14), SiO2막(138), SiC막(136) 및 SiO2막(134)을 제거한다. 이에 의해, 배선(20)의 바로 아래에는, SiO2막(134)(및 SiC막(136))을 사용한 보강용 절연막(22a)이 형성된다. 또한, SiO2막(134), SiC막(136) 및 SiO2막(138)의 적층 구조를 갖는, 배선 바로 아래에 없는 보강용 절연막(22b)이 형성된다.
다음으로, 도 45(b)에 나타내는 바와 같이, 실시예 2와 동일한 저유전율막(12)을 기판 전면에 형성한다. 그 후, 캡막(24)의 상단보다도 위에 여분으로 형성된 저유전율막(12)을 CMP법을 이용한 연마에 의해 제거한다. 이에 의해, 보강용 절연막(22a, 22b)의 형성 영역 이외의 영역에, 저유전율막(12)이 형성된다.
도 44(a)∼도 45(b)에 나타내는 공정을 반복하여, 도 46에 나타내는 다층 배선 구조를 갖는 반도체 장치를 제작했다. 본 실시예에 의해 제작된 반도체 장치는 실시예 2에 의해 제작된 반도체 장치와 마찬가지로, 배선(20, 40, 60, 80)의 각각 바로 아래에 SiO2막(및 SiC막)을 사용하여 형성된 보강용 절연막(22a, 42a, 62a, 82a)과, SiO2막, SiC막 및 SiO2막의 적층 구조를 갖는 배선 바로 아래에 없는 보강용 절연막(22b, 42b, 62b, 82b)과, 배선(20, 40, 60, 80)의 바로 아래 이외의 주위에 형성된 저유전율막(12, 32, 52, 72)을 구비하고 있다. 본 실시예에 의해 제작 된 반도체 장치는 하드 마스크막(14, 34, 54, 74)이 보강용 절연막(22b, 42b, 62b, 82b) 위에만 형성되어 있는 점과, 캡막(24, 44, 64, 84)이 배선(20, 40, 60, 80) 위 및 보강용 절연막(22b, 42b, 62b, 82b) 위에만 형성되어 있는 점에서 실시예 2에 의해 제작된 반도체 장치와 다르다.
다음으로, 본 실시예에 의한 반도체 장치의 제조 방법의 변형례에 대하여 설명한다. 도 44∼도 46에 나타낸 반도체 장치의 제조 방법에서는, 배선 및 보강용 절연막을 형성한 후에 저유전율막을 형성하고 있지만, 본 변형례에서는 저유전율막의 형성을 배선 및 보강용 절연막의 형성보다 먼저 행한다. 또한, 본 변형례에서는 MES막을 형성하지 않을 경우를 상정하고 있다.
도 47∼도 50은 본 실시예에 의한 반도체 장치의 제조 방법의 변형례를 나타내는 공정 단면도이다. 우선, 도 47(a)에 나타내는 바와 같이, 막두께 500nm의 SiO2막(11), 막두께 50nm의 SiN막(132)을 실리콘 기판(10) 위의 전면에 성막한 후, 저유전율막(12) 및 하드 마스크막(14)을 이 순서대로 형성한다.
다음으로, 도 47(b)에 나타내는 바와 같이, 배선 및 보강용 절연막을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 배선 형성 영역 및 보강용 절연막 형성 영역의 하드 마스크막(14) 및 저유전율막(12)을 제거하여, 보강부 홈(140, 141)을 형성한다.
다음으로, 보강용 절연막이 되는 SiO2막을 기판 전면에 성막하여, 보강부 홈(140, 141) 내에 SiO2막을 매립한다. 그 후, 보강부 홈(140, 141)의 상단보다도 위에 여분으로 형성된 SiO2막을 CMP법을 이용한 연마에 의해 제거하여, 도 48(a)에 나타내는 바와 같이 보강용 절연막(22a', 22b)을 형성한다.
다음으로, 비아부를 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 도 48(b)에 나타내는 바와 같이 비아홀(130)을 형성한다. 계속해서, 배선을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해 보강용 절연막(22a')의 상층부를 제거하여, 배선 홈(16)을 형성한다. 이에 의해, 배선 홈(16) 바로 아래에는 보강용 절연막(22a)이 형성된다.
다음으로, 배리어 메탈층(18) 및 시드가 되는 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(16) 내 및 비아홀(130) 내에 Cu막을 매립한다. 다음으로, CMP법을 이용하여 하드 마스크막(14)이 노출할 때까지 연마하여 평탄화하여, 배선 홈(16)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(18)을 제거한다. 이에 의해, 도 49(a)에 나타내는 바와 같이, 배선(20)이 배선 홈(16) 내에 형성되어, 배선(20)과 그 아래층의 배선(본 예에서는 도시 및 설명을 생략하고 있다) 사이를 접속하는 비아부(128)가 비아홀(130) 내에 형성된다.
다음으로, 도 49(b)에 나타내는 바와 같이, SiC막을 기판 전면에 성막하여 캡막(24)을 형성한다.
도 47(a)∼도 49(b)에 나타내는 공정을 반복하여, 도 50에 나타내는 다층 배선 구조를 갖는 반도체 장치를 제작했다. 본 변형례에 의해 제작된 반도체 장치는 배선(20, 40, 60, 80)의 각각 바로 아래에 SiO2막을 사용하여 형성된 보강용 절연막(22a, 42a, 62a, 82a)과, 단층의 SiO2막을 사용하여 형성된 배선 바로 아래에 없는 보강용 절연막(22b, 42b, 62b, 82b)과, 배선(20, 40, 60, 80)의 바로 아래 이외의 주위에 형성된 저유전율막(12, 32, 52, 72)을 구비하고 있다. 본 변형례에 의해 제작된 반도체 장치는 하드 마스크막(14, 34, 54, 74)이 저유전율막(12, 32, 52, 72) 위에만 형성되어 있는 점과, 캡막(24, 44, 64, 84)이 전면에 형성되어 있는 점에서 도 46에 나타낸 반도체 장치와 다르다. 또한 본 변형례에서는 MES막을 형성하고 있지 않기 때문에, 보강용 절연막(22a, 22b, 42a, 42b, 62a, 62b, 82a, 82b)은 각각 단층의 SiO2막을 사용하여 형성된다.
(실시예 4)
다음으로, 본 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시예에서는, 에어 갭 구조의 반도체 장치를 제작한다. 본 실시예의 공정의 대부분은 저유전율막 대신에 에어 갭 희생막을 절연층으로서 사용하는 것을 제외하고, 도 47∼도 50에 나타낸 실시예 3의 변형례의 공정과 동일하다. 에어 갭 희생막으로서는, 산화, 용해, 분해 등 또는 이들의 조합에 의해 제거 가능한 재료가 사용된다.
도 51∼도 58은 본 실시예에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다. 우선, 도 51(a)에 나타내는 바와 같이, 막두께 500nm의 SiO2막(11), 막두께 50nm의 SiN막(132)을 실리콘 기판(10) 위의 전면에 성막한 후, 예를 들면 분해 용이성 수지를 사용하여 에어 갭 희생막(142)을 전면에 형성한다. 계속해서, 예를 들면 CVD법을 이용하여 막두께 50nm의 SiC막을 에어 갭 희생막(142) 위의 전면에 성막하여, 하드 마스크막(14)을 형성한다.
에어 갭 희생막(142)으로서 사용할 수 있는 분해 용이성 수지로서는, 폴리스티렌 수지, 셀룰로오스계 수지, 폴리에스테르계 수지, 아크릴계 수지, 및 에폭시계 수지 등을 들 수 있다. 이들 수지의 평균 분자량은 10,000∼70,000 정도로 함이 바람직하다. 그 이유의 하나는 배선 공정에서의 프로세스 온도를 고려하면 수지의 분해 온도가 약 350℃보다도 높을 필요가 있기 때문이며, 또 하나는 분자량이 커지면 도포성이 나빠지기 때문이다. 본 실시예에서는 이들 중, 폴리스티렌 수지를 사용했다. 폴리스티렌 수지를 사용하여 에어 갭 희생막(142)을 형성하는 순서는 다음과 같다. 우선, 폴리스티렌 수지를 유기 용매가 되는 시클로헥산에 용해했다. 각각의 비율은 폴리스티렌 수지 1중량에 대하여 유기 용매 5중량으로 했다. 다음으로, 유기 용매에 용해한 폴리스티렌 수지를 기판면에 도포했다. 그 후, 질소 분위기 중에서 120℃, 10분간의 가열 처리를 행하여 유기 용매를 증발시켜, 에어 갭 희생막(142)을 형성했다. 또, 수지류를 용해하는 유기 용매로서는, 케톤류, 에테르류 및 에스테르류 등을 사용할 수도 있다.
분해 용이성 수지 대신에, 가열에 의해 분해하여 가스화하는 4급암모늄계 계면활성제나 비이온성 계면활성제 등의 유기 템플레이트재, 또는 분해 용이성 수지와 유기 템플레이트재의 혼합물을 사용해도 좋다. 이 혼합물을 사용할 경우의 유기 템플레이트재의 혼합량은 0.1∼30wt% 정도임이 바람직하다. 유기 템플레이트재 로서는, 구조식[R1R2R3R4N]+Y-로 표시되는 것이 알려져 있다(특허 문헌 2 참조). 여기서, Ri는 탄화수소기를 나타내고, Y는 할로겐 원자 또는 OH기를 나타낸다.
다음으로, 도 51(b)에 나타내는 바와 같이, 배선 및 보강용 절연막을 형성하기 위한 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 배선 형성 영역 및 보강용 절연막 형성 영역의 하드 마스크막(14) 및 에어 갭 희생막(142)을 제거하여, 보강부 홈(140, 141)을 형성한다.
다음으로, CVD법을 이용하여, 보강용 절연막이 되는 SiO2막을 기판 전면에 성막하여, 보강부 홈(140, 141) 내에 SiO2막을 매립한다. 그 후, 보강부 홈(140, 141)의 상단보다도 위에 여분으로 형성된 SiO2막을 CMP법을 이용한 연마에 의해 제거하여, 도 52(a)에 나타내는 바와 같이 보강용 절연막(22a', 22b)을 형성한다.
다음으로, 비아부를 형성하기 위한, 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해, 도 52(b)에 나타내는 바와 같이 비아홀(130)을 형성한다. 계속해서, 배선을 형성하기 위한, 포토 마스크를 사용한 포토리소그래피 공정 및 에칭 공정에 의해 보강용 절연막(22a')의 상층부를 제거하여, 배선 홈(16)을 형성한다. 이에 의해, 배선 홈(16) 바로 아래에는 보강용 절연막(22a)이 형성된다.
다음으로, 배리어 메탈층(18)이 되는 막두께 25nm의 Ta막 및 시드가 되는 막두께 50nm의 Cu막을 이 순서대로 전면에 성막한다. 다음으로, 도금법을 이용하여 Cu막을 더 퇴적하여, 배선 홈(16) 내 및 비아홀(130) 내에 Cu막을 매립한다. 다음 으로, CMP법을 이용하여 하드 마스크막(14)이 노출할 때까지 연마하여 표면을 평탄화하여, 배선 홈(16)의 상단보다 위에 여분으로 퇴적된 Cu막 및 배리어 메탈층(18)을 제거한다. 이에 의해, 도 53(a)에 나타내는 바와 같이, 배선(20)이 배선 홈(16) 내에 형성되어, 배선(20)과 그 아래층의 배선(본 예에서는 도시 및 설명을 생략하고 있다) 사이를 접속하는 비아부(128)가 비아홀(130) 내에 형성된다.
다음으로, 도 53(b)에 나타내는 바와 같이, CVD법을 이용하여 막두께 50nm의 SiC막을 기판 전면에 성막하여, 캡막(24)을 형성한다.
다음으로, 도 54에 나타내는 바와 같이, 에어 갭 희생막(144)을 기판 전면에 형성한다. 계속해서, 예를 들면 CVD법을 이용하여 막두께 50nm의 SiC막을 에어 갭 희생막(144) 위의 전면에 성막하여, 하드 마스크막(34)을 형성한다.
그 후, 도 51(b)∼도 54에 나타낸 공정을 반복하여, 도 55에 나타내는 다층 배선 구조의 반도체 장치를 제작했다.
다음으로, 도 56에 나타내는 바와 같이, 포토리소그래피 공정 및 에칭 공정에 의해, 캡막(84, 64, 44, 24), 하드 마스크막(74, 54, 34, 14), 및 에어 갭 희생막(148, 146, 144, 142)을 개구하여, 예를 들면 최하층의 배선층까지 관통하는 탈가스용 구멍부(150)를 형성한다.
다음으로, 산소 함유 분위기 중에서 400℃, 30분의 열처리를 행하여 에어 갭 희생막(142, 144, 146, 148)의 적어도 일부를 가스화 제거하여, 도 57에 나타내는 바와 같이 공극(152, 154, 156, 158)을 형성한다.
다음으로, 도 58에 나타내는 바와 같이, 캡막(84) 위의 기판 전면에 보호층 으로서 SiO2막(102)을 형성한다. 이상의 공정을 거쳐, 에어 갭 구조의 반도체 장치가 제작된다.
본 실시예에서는, 하드 마스크막(14, 34, 54, 74)이나 캡막(24, 44, 64, 84)이 되는 SiC막은 CVD법을 이용하여 성막되어 있다. CVD법에 의한 SiC막의 성막 온도는 통상 400℃ 정도이지만, 본 실시예에서는 그것보다도 낮은 300∼350℃로 했다. 이것은 본 실시예에서 에어 갭 희생막(142, 144, 146, 148)으로서 사용되는 분해 용이성 수지가 넓은 분자량 분포를 갖는 고분자 재료이며, 낮은 온도에서 분해가 시작되기 때문이다. 이것은 에어 갭 희생막(142, 144, 146, 148)으로 다른 수지재를 사용했을 경우에서도 동일하다.
또한, 본 실시예에서는 에어 갭 희생막(142, 144, 146, 148)으로서 분해 용이성 수지를 사용하고 있지만, 스퍼터링법에 의해 퇴적한 탄소 박막을 에어 갭 희생막(142, 144, 146, 148)으로서 사용해도 좋다. 이 경우에는, 산화성 분위기 중에서 450℃, 60분간의 열처리를 행함으로써 에어 갭 희생막(142, 144, 146, 148)을 산화 제거하여, 공극(152, 154, 156, 158)을 형성할 수 있다. 에어 갭 희생막(142, 144, 146, 148)으로서 사용할 수 있는 다른 재료로서는, GeO2가 알려져 있다(특허 문헌 3 참조). GeO2를 사용했을 경우에는, 알칼리 수용액으로 용해함으로써 에어 갭 희생막(142, 144, 146, 148)을 제거할 수 있다. 또한, 에어 갭 희생막(142, 144, 146, 148)을 분해 제거하기 위한 방법으로서는, 본 실시예와 같은 열처리 이외에도, UV 조사나 산소 플라즈마 처리 등이 있다. 이들 열처리나 UV 조 사, 산소 플라즈마 처리 등은 병용해도 좋다. UV 조사나 산소 플라즈마 처리 등을 사용하면 처리 시간을 단축할 수 있다. 열처리나 UV 조사는 모두 산화성 분위기 중에서 행해진다.
또한 본 실시예에서는, 단일 재료를 사용하여 에어 갭 희생막(142, 144, 146, 148)을 형성하고 있다. 그러나, 듀얼 대머신법을 이용하여 배선을 형성할 경우에는, 에어 갭 희생막(142, 144, 146, 148)을 서로 다른 재료를 사용한 2층 구조로 하는 것도 생각된다. 에어 갭 희생막(142, 144, 146, 148)을 2층 구조로 함으로써, 배선 홈 및 비아홀의 가공 공정이 용이해진다. 이 경우에는, 에어 갭 희생막(142, 144, 146, 148)의 각 층의 재료에 따라, 제거하기 위한 방법(산화 제거, 용해 제거, 분해 제거 등)을 구분하여 이용해도 좋다.
이상 설명한 바와 같이, 본 실시 형태에서는, 반도체 장치의 기계적 강도를 보강하기 위해서, SiO2 등의 탄성 계수가 큰 재료를 사용하여 형성된 기계적으로 강고한 보강부가 마련되어 있다. 보강부는 배선과 함께 구조체로서 기능한다. 이에 따라, 저유전율막을 사용한 반도체 장치나 에어 갭 구조의 반도체 장치로서도, 칩 전체의 기계적 강도를 높일 수 있다. 따라서, 본 실시 형태에 의하면, 배선간 용량의 저감에 의해 배선 지연이 적은 고성능의 반도체 장치가 얻어짐과 동시에, 변형이나 단선 등이 생기기 어려워 신뢰성이나 제조 수율이 높은 반도체 장치가 얻어진다.
또한, 본 실시 형태의 보강부에 사용되는 탄성 계수가 큰 재료는 저유전율막 보다도 일반적으로 열전도율이 높아, Cu 배선으로부터의 열이 기판이나 칩 외로 전달되기 쉬워진다. 이 때문에, 본 실시 형태는 방열의 관점에서도 유리하다.
또한, 본 실시 형태를 적용하기 위한 설계적인 제약은 비교적 작으므로, 종래의 배선 설계를 거의 변경하지 않고 본 실시 형태를 적용할 수 있다.
본 발명은 상기 실시 형태에 한하지 않고 각종 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 다층 배선 구조의 반도체 장치를 예로 들었지만, 본 발명은 이에 한하지 않고, 단층 배선 구조의 반도체 장치에도 적용할 수 있다.
도 1은 본 발명의 한 실시 형태에 의한 반도체 장치의 제1 기본 구성을 나타내는 도면이다.
도 2는 본 발명의 한 실시 형태에 의한 반도체 장치의 제1 기본 구성을 나타내는 단면도이다.
도 3은 본 발명의 한 실시 형태에 의한 반도체 장치의 제1 기본 구성을 나타내는 단면도이다.
도 4는 비교예 1의 반도체 장치의 구성을 나타내는 도면이다.
도 5는 비교예 1의 반도체 장치의 구성을 나타내는 단면도이다.
도 6은 비교예 1의 반도체 장치의 구성을 나타내는 단면도이다.
도 7은 비교예 2의 반도체 장치의 구성을 나타내는 도면이다.
도 8은 비교예 2의 반도체 장치의 구성을 나타내는 단면도이다.
도 9는 본 발명의 한 실시 형태에 의한 제1 기본 구성의 계산 모델의 변형 상태를 나타내는 도면이다.
도 10은 비교예 1의 계산 모델의 변형 상태를 나타내는 도면이다.
도 11은 비교예 2의 계산 모델의 변형 상태를 나타내는 도면이다.
도 12는 저유전율막을 제외한 비교예 2의 계산 모델을 나타내는 도면이다.
도 13은 각 계산 모델에 대하여 +X 방향, +Y 방향 및 수직 방향으로 단위 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다.
도 14는 본 발명의 한 실시 형태에 의한 반도체 장치의 제2 기본 구성을 나타내는 도면이다.
도 15는 본 발명의 한 실시 형태에 의한 반도체 장치의 제2 기본 구성을 나타내는 단면도이다.
도 16은 본 발명의 한 실시 형태에 의한 반도체 장치의 제2 기본 구성을 나타내는 단면도이다.
도 17은 비교예 3의 반도체 장치의 구성을 나타내는 도면이다.
도 18은 비교예 3의 반도체 장치의 구성을 나타내는 단면도이다.
도 19는 비교예 3의 반도체 장치의 구성을 나타내는 단면도이다.
도 20은 각 계산 모델에 대하여 기판면내 방향 및 수직 방향으로 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다.
도 21은 본 발명의 한 실시 형태에 의한 반도체 장치의 제3 기본 구성을 나타내는 도면이다.
도 22는 본 발명의 한 실시 형태에 의한 반도체 장치의 제3 기본 구성을 나타내는 단면도이다.
도 23은 본 발명의 한 실시 형태에 의한 반도체 장치의 제3 기본 구성을 나타내는 단면도이다.
도 24는 본 발명의 한 실시 형태에 의한 반도체 장치의 제4 기본 구성을 나타내는 도면이다.
도 25는 본 발명의 한 실시 형태에 의한 반도체 장치의 제4 기본 구성을 나타내는 단면도이다.
도 26은 본 발명의 한 실시 형태에 의한 반도체 장치의 제4 기본 구성을 나타내는 단면도이다.
도 27은 비교예 4의 반도체 장치의 구성을 나타내는 도면이다.
도 28은 비교예 4의 반도체 장치의 구성을 나타내는 단면도이다.
도 29는 비교예 4의 반도체 장치의 구성을 나타내는 단면도이다.
도 30은 각 계산 모델에 대하여 기판면내 방향 및 수직 방향으로 하중을 가한 경우의 변위량의 계산 결과를 나타내는 그래프이다.
도 31은 보강용 절연막의 피치를 변화시켰을 때의 하중에 대한 변위량의 변화를 나타내는 그래프이다.
도 32는 보강용 절연막의 폭을 변화시켰을 때의 하중에 대한 변위량의 변화를 나타내는 그래프이다.
도 33은 보강용 절연막 형성 재료의 탄성 계수를 변화시켰을 때의 하중에 대 한 변위량의 변화를 나타내는 그래프이다.
도 34는 저유전율막 형성 재료의 탄성 계수를 변화시켰을 때의 하중에 대한 변위량의 변화를 나타내는 그래프이다.
도 35는 본 발명의 한 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 36은 본 발명의 한 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 37은 본 발명의 한 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 38은 본 발명의 한 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 39는 본 발명의 한 실시 형태인 실시예 1에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 40은 본 발명의 한 실시 형태인 실시예 2에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 41은 본 발명의 한 실시 형태인 실시예 2에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 42는 본 발명의 한 실시 형태인 실시예 2에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 43은 본 발명의 한 실시 형태인 실시예 2에 의한 반도체 장치의 제조 방 법을 나타내는 공정 단면도이다.
도 44는 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 45는 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 46은 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 47은 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법의 변형례를 나타내는 공정 단면도이다.
도 48은 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법의 변형례를 나타내는 공정 단면도이다.
도 49는 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법의 변형례를 나타내는 공정 단면도이다.
도 50은 본 발명의 한 실시 형태인 실시예 3에 의한 반도체 장치의 제조 방법의 변형례를 나타내는 공정 단면도이다.
도 51은 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 52는 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 53은 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방 법을 나타내는 공정 단면도이다.
도 54는 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 55는 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 56은 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 57은 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 58은 본 발명의 한 실시 형태인 실시예 4에 의한 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 59는 각종 저유전율막 및 SiO2막의 비유전율과 탄성 계수의 관계를 나타내는 그래프이다.
[부호의 설명]
10…실리콘 기판, 11…SiO2막, 12, 32, 52, 72, 92…저유전율막, 14, 34, 54, 74…하드 마스크막, 16, 17, 36, 37, 56, 57, 76, 77…배선 홈, 18, 19, 38, 39, 58, 59, 78, 79…배리어 메탈층, 20, 21, 40, 41, 60, 61, 80, 81…배선, 22a, 22b, 42a, 42b, 62a, 62b, 82a, 82b, 102a, 102b…보강용 절연막, 24, 44, 64, 84…캡막, 86…더미 스택 비아, 88…비아부, 122, 134, 135, 138, 139…SiO2 막, 124…네가티브형 레지스트층, 126…레지스트층, 128…비아부, 130…비아홀, 132…SiN막, 136…SiC막, 137…MES막, 140, 141…보강부 홈, 142, 144, 146, 148…에어 갭 희생막, 150…탈가스용 구멍부, 152, 154, 156, 158…공극

Claims (20)

  1. 기판 위에 형성된 배선과,
    상기 배선의 주위에 형성된 절연층과,
    상기 절연층의 형성 재료보다 탄성 계수가 큰 유전체 재료로 적어도 일부가 형성된 보강부를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 보강부는 기판면에 수직하게 보아 상기 배선에 겹쳐 배치된 제1 보강층을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제1 보강층은 상기 배선과 거의 동일한 평면 형상을 갖는 것을 특징으로 하는 반도체 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 보강층은 상기 배선의 거의 바로 아래에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 보강층은 상기 배선의 거의 바로 위에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 보강부는 기판면에 수직하게 보아 상기 배선에 겹치지 않도록 배치된 제2 보강층을 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 제2 보강층의 적어도 일부는 상기 제1 보강층과 동일층으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 제2 보강층의 일부는 상기 배선과 동일층으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2 보강층은 상기 제1 보강층에 동일면 내에서 교차하여 뻗어 있는 것을 특징으로 하는 반도체 장치.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2 보강층은 상기 제1 보강층에 동일면 내에서 병렬하여 뻗어 있는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서,
    상기 제2 보강층은 이웃하는 2개의 상기 제1 보강층 사이의 거의 중앙에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제6항 내지 제11항 중 어느 한 항에 있어서,
    상기 제2 보강층은 기판면에 수직하게 보아 본딩 패드 또는 볼 그리드에 겹쳐 배치되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 보강부의 형성 재료는 SiO2, SiOxCy, SiCx, SiNx, 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 절연층은 저유전율막 또는 공극인 것을 특징으로 하는 반도체 장치.
  15. 소정의 평면 형상을 갖는 보강층을 기판 위에 형성하고,
    상기 보강층 위를 포함하는 영역에 상기 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하고,
    상기 보강층 위의 상기 절연층을 제거하여 배선 홈을 형성하고,
    상기 배선 홈 내에 배선을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 보강층과 상기 배선 홈을 동일한 포토 마스크를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 각각 소정의 평면 형상을 갖는 제1 및 제2 보강층을 기판 위에 형성하고,
    상기 제1 및 제2 보강층의 형성 영역 이외의 영역에, 상기 제1 및 제2 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하고,
    상기 제1 보강층의 상층부를 제거하여 배선 홈을 형성하고,
    상기 배선 홈 내에 배선을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제1 및 제2 보강층이 되는 박막을 기판 위에 형성하고,
    상기 제1 보강층의 형성 영역의 상기 박막 상층부를 제거하여 배선 홈을 형성하고,
    상기 배선 홈 내에 배선을 형성하고,
    상기 박막을 패터닝하여 상기 제1 및 제2 보강층을 형성하고,
    상기 제1 및 제2 보강층의 형성 영역 이외의 영역에, 상기 제1 및 제2 보강층보다 탄성 계수가 작은 재료로 절연층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서,
    상기 배선을 형성한 후에, 산화, 용해, 분해 또는 이들의 조합에 의해 상기 절연층을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 절연층으로서, 수지, 유기 템플레이트재 또는 이들의 혼합물을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020087003558A 2005-08-17 2005-08-17 반도체 장치 및 그 제조 방법 KR101015444B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/014999 WO2007020688A1 (ja) 2005-08-17 2005-08-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080020705A true KR20080020705A (ko) 2008-03-05
KR101015444B1 KR101015444B1 (ko) 2011-02-18

Family

ID=37757360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003558A KR101015444B1 (ko) 2005-08-17 2005-08-17 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7956462B2 (ko)
JP (1) JP5157445B2 (ko)
KR (1) KR101015444B1 (ko)
CN (1) CN101238570B (ko)
WO (1) WO2007020688A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
FR2913816B1 (fr) * 2007-03-16 2009-06-05 Commissariat Energie Atomique Procede de fabrication d'une structure d'interconnexions a cavites pour circuit integre
JP5241159B2 (ja) * 2007-07-11 2013-07-17 ローム株式会社 半導体装置
JP2009141064A (ja) * 2007-12-05 2009-06-25 Renesas Technology Corp 半導体装置
US8445994B2 (en) * 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
DE102009023377B4 (de) * 2009-05-29 2017-12-28 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
JP5491077B2 (ja) * 2009-06-08 2014-05-14 キヤノン株式会社 半導体装置、及び半導体装置の製造方法
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
EP3796371A3 (en) * 2013-09-27 2021-10-06 INTEL Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
US9583380B2 (en) 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9406608B2 (en) * 2014-10-16 2016-08-02 Globalfoundries Inc. Dummy metal structure and method of forming dummy metal structure
US9443956B2 (en) 2014-12-08 2016-09-13 Globalfoundries Inc. Method for forming air gap structure using carbon-containing spacer
US9768058B2 (en) 2015-08-10 2017-09-19 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products
US10763031B2 (en) * 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
US11735541B2 (en) * 2018-06-28 2023-08-22 Murata Manufacturing Co., Ltd. Semiconductor device with protective protrusion

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471104B (en) 1999-07-26 2002-01-01 Ibm Low dielectric constant, porous film formed from regularly arrayed nanoparticles
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP4021131B2 (ja) 2000-07-14 2007-12-12 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率シリカ系被膜付基板
JP2002033318A (ja) * 2000-07-18 2002-01-31 Sony Corp 半導体装置の製造方法
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP3657576B2 (ja) * 2001-06-12 2005-06-08 株式会社東芝 半導体装置の製造方法
TW550642B (en) * 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
US6774057B1 (en) * 2002-06-25 2004-08-10 Lsi Logic Corporation Method and structure for forming dielectric layers having reduced dielectric constants
US6958542B2 (en) * 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
JP4005958B2 (ja) 2002-09-03 2007-11-14 株式会社東芝 半導体装置
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6838355B1 (en) * 2003-08-04 2005-01-04 International Business Machines Corporation Damascene interconnect structures including etchback for low-k dielectric materials
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007020688A1 (ja) 2007-02-22
JP5157445B2 (ja) 2013-03-06
CN101238570B (zh) 2013-01-02
CN101238570A (zh) 2008-08-06
US20080169542A1 (en) 2008-07-17
US7956462B2 (en) 2011-06-07
JPWO2007020688A1 (ja) 2009-02-19
KR101015444B1 (ko) 2011-02-18

Similar Documents

Publication Publication Date Title
KR101015444B1 (ko) 반도체 장치 및 그 제조 방법
JP4334589B2 (ja) 半導体装置、およびその製造方法
JP2964537B2 (ja) 半導体装置およびその製造方法
JP4102246B2 (ja) 半導体装置及びその製造方法
US7605071B2 (en) Controlling lateral distribution of air gaps in interconnects
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
JP5487469B2 (ja) 半導体装置の製造方法
US20050116348A1 (en) Semiconductor device and method of manufacturing the same
US20090278261A1 (en) Semiconductor device and method for fabricating the same
JP5696679B2 (ja) 半導体装置
JP2007294586A (ja) 半導体装置
JP5135905B2 (ja) 半導体装置の製造方法
JP5251153B2 (ja) 半導体装置
TW200409172A (en) Manufacturing method for semiconductor device and the semiconductor device
JP2000223490A (ja) 半導体装置の製造方法
JP4416595B2 (ja) エッチング方法及び絶縁膜のパターニング方法
KR20000076532A (ko) 반도체장치 및 그 제조방법
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
KR100327145B1 (ko) 반도체 장치 및 그 제조 방법
US20230058720A1 (en) Integrated circuit interconnection structure
JP4077987B2 (ja) 半導体装置の製造方法
JP2013084842A (ja) 配線構造及びその製造方法
TWI813377B (zh) 半導體元件及其製造方法
JP2008041783A (ja) 半導体装置の製造方法
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee